JP4932370B2 - 電解めっき方法、プリント配線板及び半導体ウェハー - Google Patents
電解めっき方法、プリント配線板及び半導体ウェハー Download PDFInfo
- Publication number
- JP4932370B2 JP4932370B2 JP2006205665A JP2006205665A JP4932370B2 JP 4932370 B2 JP4932370 B2 JP 4932370B2 JP 2006205665 A JP2006205665 A JP 2006205665A JP 2006205665 A JP2006205665 A JP 2006205665A JP 4932370 B2 JP4932370 B2 JP 4932370B2
- Authority
- JP
- Japan
- Prior art keywords
- plating
- hole
- plated
- pulse
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 47
- 238000009713 electroplating Methods 0.000 title claims description 26
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000007747 plating Methods 0.000 claims description 186
- 239000002184 metal Substances 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 230000008021 deposition Effects 0.000 claims description 12
- 239000000654 additive Substances 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 238000001179 sorption measurement Methods 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 230000001737 promoting effect Effects 0.000 claims description 3
- 238000003795 desorption Methods 0.000 claims description 2
- 238000009499 grossing Methods 0.000 claims description 2
- 239000004094 surface-active agent Substances 0.000 claims description 2
- 239000003795 chemical substances by application Substances 0.000 claims 1
- 230000035515 penetration Effects 0.000 claims 1
- 239000000203 mixture Substances 0.000 description 13
- 238000000151 deposition Methods 0.000 description 11
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 10
- 238000005868 electrolysis reaction Methods 0.000 description 10
- 229910000365 copper sulfate Inorganic materials 0.000 description 8
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 8
- JZCCFEFSEZPSOG-UHFFFAOYSA-L copper(II) sulfate pentahydrate Chemical compound O.O.O.O.O.[Cu+2].[O-]S([O-])(=O)=O JZCCFEFSEZPSOG-UHFFFAOYSA-L 0.000 description 7
- 239000010410 layer Substances 0.000 description 7
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 5
- 239000002202 Polyethylene glycol Substances 0.000 description 5
- 229920001223 polyethylene glycol Polymers 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 4
- 230000000996 additive effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052708 sodium Inorganic materials 0.000 description 4
- 239000011734 sodium Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- 238000004070 electrodeposition Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000003112 inhibitor Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 150000002898 organic sulfur compounds Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/18—Electroplating using modulated, pulsed or reversing current
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/60—Electroplating characterised by the structure or texture of the layers
- C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
- C25D5/611—Smooth layers
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/627—Electroplating characterised by the visual appearance of the layers, e.g. colour, brightness or mat appearance
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
- C25D7/12—Semiconductors
- C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D3/00—Electroplating: Baths therefor
- C25D3/02—Electroplating: Baths therefor from solutions
- C25D3/38—Electroplating: Baths therefor from solutions of copper
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1492—Periodical treatments, e.g. pulse plating of through-holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12229—Intermediate article [e.g., blank, etc.]
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Electroplating Methods And Accessories (AREA)
- Electroplating And Plating Baths Therefor (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
本発明は、例えば、電子機器などに用いられるプリント配線板や半導体ウェハーに適用可能な、非貫通孔を充填する新規の電解めっき方法、その方法によりめっきされたプリント配線板及び半導体ウェハーに関するものである。
近年の電子機器における高機能化、小型化の要求に対応して、半導体やチップ部品等の電子部品の軽薄小型化とともに、実装密度の高いプリント配線板の製造技術が求められている。そのための方法のひとつに、一層ごとに回路配線を形成しこれを逐次積層するとともにブラインドビアホール（これを含め、以下広義に「非貫通孔」ということがある）によって層間を電気的に接続するビルドアッププリント配線板があるが、層間の電気的接続の信頼性向上に加え、ブラインドビアホールの部位にも部品を実装して実装密度と配線密度を向上させる目的で、このブラインドビアホールを金属で充填する方法が提案され、実用化されつつある。
このような非貫通孔を金属で充填する方法として、電解めっき法は生産効率、配線金属としての電気的特性の面で極めて有望と考えられており、これまで種々のめっき法やめっき液組成が提案されてきた（特許文献１、特許文献２、特許文献３、特許文献４）。
しかるに電解めっきで非貫通孔内を充填するためには、非貫通孔の開口部よりも内部におけるめっきの成長速度が高くなるように制御する必要がある。ところが直流めっき法では、めっき析出速度は被めっき部材形状による対向電極との距離に依存するのみで、非貫通孔の開口部と内部におけるめっきの析出速度を設定電流によって電気（電気量）的に制御することができないため、非貫通孔内に空隙や凹みを残さず完全にめっきを充填することが困難である。一方パルスめっき法の場合には、非貫通孔の開口部と内部におけるめっきの析出速度の電気的な制御が原理的には可能であるが、非貫通孔内におけるめっきの充填には厳密なめっき条件の管理が必要であり、また一般にめっき表面が粗い凹凸となるため回路形成や部品実装の弊害になるという欠点がある。さらに特開２００２−１６４６５６ではパルスめっきと直流めっきとを組み合わせた電解めっき方法が提唱されているが、この場合には、直流めっきはパルスめっきの表面の凹凸を平滑化する目的だけに用いられ、めっきによる非貫通孔への充填はもっぱらパルスめっきの特性に依拠するものである。
プリント配線板や半導体ウェハーのブラインドビアホールの充填に対しては一般に硫酸銅めっきが用いられるが、これに関する従来の技術では、ブラインドビアホール内へのめっきの充填を達成するために、金属濃度の高いめっき液（通常硫酸銅・五水和物として２００ｇ／Ｌ以上）を用い低い電流密度（通常最大２Ａ／ｄｍ２）で電解めっきを行う必要がある。そのため、生産性の点で非効率的であるばかりか、スルーホール（これを含め、以下広義に「貫通孔」ということがある）が混在するようなプリント配線板ではスルーホール内での良好なめっき付き回り性を同時に達成することが困難である。すなわち従来の電解めっき法によって非貫通孔を充填する場合には、実際に適用できるめっき液の組成やめっき条件がごく限られている。
本発明は上記の点に鑑みてなされたものであり、被めっき部材上の非貫通孔内への優れためっき充填性と表面平滑性を、種々のめっき液組成やめっき条件において、効率的且つ安定的に達成することができ、なお且つ被めっき部材の表面および貫通孔内での良好なめっき付き回り性を与える電解めっき方法を提供することを目的とする。
本発明は、添加剤として界面活性剤、光沢剤、平滑化剤、及びめっき析出を促進する促進剤を含むめっき液を用いた電解めっき方法において、めっき工程が周期的に電流を反転させて被めっき部材の表面および非貫通孔内における添加剤の吸着および離脱を制御するパルスめっき工程と、これに引続いて連続的に前記パルスめっき工程と同一のめっき液を用いて、直流電流を連続で流して非貫通孔内を充填する直流めっき工程とからなることを特徴とする電解めっき方法。
本発明では、パルスめっきによって、めっき析出を促進する作用を有する成分（以下「促進剤」という）を効率的、選択的に非貫通孔内および貫通孔内（以下、両者を併せて、あるいは単独で、「ホール」ということがある）に吸着・濃縮させると同時に、被めっき部材表面の促進剤濃度をホール内と比較して低くなるように制御し、次工程の直流めっきにおいて、被めっき部材の表面よりも非貫通孔内におけるめっきの析出速度を高くすることによって、非貫通孔内を平滑性の高いめっきによって完全に充填し、同時に貫通孔内における良好なめっき付き回り性を与えることができる。
さらに本発明では、被めっき部材の表面、ホール内の促進剤吸着量を制御するために、非貫通孔や貫通孔の形状（径、深さ、など）、およびホール内や被めっき部材表面におけるめっきの付き回り性に対する要求に応じて、めっき液組成（金属濃度など）の選定や、パルスめっきおよび直流めっきの電流密度およびめっきの厚さ構成における条件設定の選択自由度が極めて高く、その結果非貫通孔に対する電解めっきによる充填を効率的且つ安定的に達成することができる。
本発明において、めっき液に添加する促進剤とは、一般に光沢剤、アクセレレーターなどと呼ばれ、電気化学的な非分極作用によってめっきの析出を促進する作用がある化合物全般を指し、本発明においては、これらのひとつまたは複数を任意に選択することができる。
例えば、本発明方法を用いて、プリント配線板や半導体ウェハーのブラインドビアホールを充填する場合には、通常硫酸銅めっきを使用し、その場合の促進剤は一般に、分子中に−ＳＯ３−、−Ｓ−、−Ｓ−Ｓ−、＝Ｓなどの構造を含む有機硫黄化合物であって、分子中に炭素、酸素、水素の他に窒素原子を有するものや金属の塩が好ましく用いられる。
パルスめっきにおいて、被めっき部材が陽極となる場合を正電解、陰極となる場合を逆電解とすれば、これらの促進剤は、正電解によって被めっき部材上に吸着するが、電流を反転させて逆電解すると離脱する。このとき、被めっき部材表面は非貫通孔や貫通孔の内面に比べ電流が流れやすいので、促進剤はより容易に離脱する。したがってパルスめっきによって、正電解と短時間の逆電解を繰り返すことにより、被めっき部材表面の促進剤吸着量を少なくし、ホール内の吸着量を多くすることができる。その結果、次工程の直流めっきにおいて、非貫通孔内のめっき析出速度が表面における析出速度よりも大きくなり、めっき析出物による非貫通孔の充填が可能になる。
貫通孔においても、パルスめっきによってホール内、特にアスペクト比の大きいホール内において、促進剤が吸着・濃縮されるので、単に直流めっきした場合に比べてめっきの析出速度を大きくすることができ、高い均一電着性を得ることができる。
パルスめっきについては、正電解時の電流密度を正電流密度（以下「ＩＦ」ということがある）、逆電解時の電流密度を逆電流密度（以下「ＩＲ」ということがある）と定義した場合、電流密度は、電流密度比がＩＲ／ＩＦ＞１となるよう任意に設定できるが、好ましくはＩＦ＝０．１〜１０Ａ／ｄｍ２、ＩＲ＝０．１〜２００Ａ／ｄｍ２、ＩＲ／ＩＦ＝１〜２０であり、より好ましくはＩＦ＝０．５〜３Ａ／ｄｍ２、ＩＲ＝１〜３０Ａ／ｄｍ２、ＩＲ／ＩＦ＝２〜１０である。
正電解と逆電解の時間（それぞれ「ｔＦ」「ｔＲ」という）は、ｔＦ＞ｔＲおよび
（ＩＦ×ｔＦ−ＩＲ×ｔＲ）／（ｔＦ＋ｔＲ）＞０となるよう任意に設定できるが、好ましくはｔＦ＝１〜１００ｍｓｅｃ、ｔＲ＝０．１〜５ｍｓｅｃであり、より好ましくはｔＦ＝１０〜５０ｍｓｅｃ、ｔＲ＝０．５〜３ｍｓｅｃである。
（ＩＦ×ｔＦ−ＩＲ×ｔＲ）／（ｔＦ＋ｔＲ）＞０となるよう任意に設定できるが、好ましくはｔＦ＝１〜１００ｍｓｅｃ、ｔＲ＝０．１〜５ｍｓｅｃであり、より好ましくはｔＦ＝１０〜５０ｍｓｅｃ、ｔＲ＝０．５〜３ｍｓｅｃである。
被めっき部材のホール内に吸着・濃縮される促進剤の量はパルス電流の流れやすさによって変化し、ホール壁の導電性が低いほど、したがってパルスめっき工程で析出するめっきの厚さが小さいほどホール内の促進剤吸着量を多くすることができる。
このとき、次工程の直流めっきで非貫通孔を充填することができるために必要なパルスめっきの最大厚さ（Ｔｐ：単位μｍ）は、経験的に下式で求めることができる。
Ｔｐ／ＲＨ＝Ｌ−０．１ｌｏｇＲＨ
ＲＨ：非貫通孔の開口径（単位：μｍ）
Ｌ：直流めっきの電流密度、被めっき部材表面におけるめっきの厚さ、めっき液組成によって決まる定数
Ｔｐ／ＲＨ＝Ｌ−０．１ｌｏｇＲＨ
ＲＨ：非貫通孔の開口径（単位：μｍ）
Ｌ：直流めっきの電流密度、被めっき部材表面におけるめっきの厚さ、めっき液組成によって決まる定数
上式においてＬは、本発明方法による非貫通孔の充填が可能な限りにおいては０．５以下であり、直流めっきの電流密度が大きいほど、被めっき部材表面のめっき厚さが小さいほど、めっき液の金属濃度が低いほど、小さくなる。Ｌが０．５を超える場合には、非貫通孔内の促進剤濃度を制御するためのパルスめっきを必要とせず、直流めっきのみによって非貫通孔を充填できる可能性を示している。この場合には、極めて低い電流密度でめっきする、めっき厚を非常に大きくする、めっき液の金属濃度を高くする、などの条件が必要である。
一方、上記の式は、Ｌの条件によっては、次工程の直流めっきを必要とすることなくパルスめっきのみで充填可能な開口径や、いくらパルスめっきのめっき厚を小さくしても次工程の直流めっきで充填することのできない開口径が存在することを示している。上記の式によれば、非貫通孔の開口径が大きいほど、次工程の直流めっきによる非貫通孔の充填を可能にするパルスめっきの最大厚さが大きくなるが、開口径に対するパルスめっきの厚さの比率Ｔｐ／ＲＨは逆に小さくなる。したがって開口径の大きい非貫通孔では、開口径に対するパルスめっきの厚さの比率を小さくしないと、本発明の電解めっき方法による非貫通孔の充填は困難となり、例えばＬ＝０．３の場合には開口径１ｍｍ以上の非貫通孔に対して、本発明の電解めっき方法による充填が不可能となる。
例えば、プリント配線板のブラインドビアホールを硫酸銅めっきを用いて充填する場合には、表面のめっき厚さを通常２５μｍないしはそれ以下とすることが要求されるが、一般的な開口径１００μｍのブラインドビアホールを充填する場合には、パルスめっきの最大厚さは約１５μｍであり、好ましくは５μｍ以下とするのが望ましい。
被めっき部材の一部または全部が絶縁体または半導体である場合には、無電解めっき法、ダイレクトプレーティング法、気相法など公知の導電化処理法によって予め電解めっきの下地として導体層（以下「下地導体層」ということがある）を形成するが、上記と同様の理由で、下地導体層の導電性も著しく高くないことが好ましく、したがって下地導体層の厚さは次工程の電解めっきが可能な限りにおいて小さいことが望ましい。
通常ホール壁が絶縁体であるプリント配線板に形成されるブラインドビアホールでは、付与される電解めっき下地としての導体層の厚さは、プリント配線板表面に予め形成された銅配線の厚さに比べて十分に小さいために、めっき液中の促進剤はパルスめっきによってホール壁表面近傍に効率的に吸着・濃縮される。その結果、次工程の直流めっきでは、電流の流れにくいホール側壁、特にホール壁低端部におけるめっきの析出が速く、ホール内は底端部および側壁から充填されるため、ホール内に空隙を形成することなく完全充填することができる。
半導体ウェハーのブラインドビアホールに適用した場合も同様である。
半導体ウェハーのブラインドビアホールに適用した場合も同様である。
パルスめっきの後に直流めっきを行う場合、本発明では引き続き同一のめっき液を用いて、連続的または断続的に直流めっきを行うことができる。すなわち、被めっき部材固定式のめっき装置では、同一の整流器でパルスめっきを行い、引き続き直流めっきすればよく、また被めっき部材可動式（コンベアによる搬送など）の装置では、前段にパルス整流器、後段に直流整流器を、それぞれ設定した目標めっき厚が達成できるよう、配列すればよい。このような電流条件設定以外の方式において、本発明は、固定式、可動式の従来の一般的なめっき装置のいずれにも適用することができる。
直流めっきの電流密度は任意に設定できるが、硫酸銅めっきの場合には０．１〜２０Ａ／ｄｍ２、好ましくは０．１〜５Ａｄｍ２である。電流密度が０．１Ａ／ｄｍ２より低い場合にはめっきの析出に長時間が必要で非効率的であり、２０Ａ／ｄｍ２より高い場合にはめっき充填性が低下する他、ヤケが発生しやすくなるので、不適切である。
上記に示したパルスめっきおよび直流めっきは、それぞれ単一の条件を組み合わせてもよいが、それぞれの単一および、または複数の条件を組み合わせることもできる。またそれぞれの条件におけるめっきを連続して行ってもよいし、それぞれの条件のめっきの間に停止時間を設けてもよい。
硫酸銅めっきによって非貫通孔内の充填を行う場合、本発明方法は、種々の組成の硫酸銅めっき液、すなわち硫酸銅、硫酸、塩化物イオンを含む一般的に電解めっきに使用されるめっき液に広く適用することができる。
例えば、一般に、めっき液中の銅濃度が低い場合（例えば硫酸銅・五水和物として１００ｇ／Ｌ以下の場合）めっきの均一電着性は高いが非貫通孔内へのめっき充填性が低くなる、一方銅濃度が高い場合（例えば硫酸銅・五水和物として２００ｇ／Ｌ以上の場合）には非貫通孔内へのめっき充填性はよいが被めっき部材の表面や貫通孔内での均一電着性が劣る、など、めっきの付き回り性はめっき液組成によって特性が異なるが、本発明は、パルスめっきの条件によって非貫通孔の充填性を制御できるので、次工程の直流めっきによるめっきの付き回り性に対する要求に応じて、めっき液組成を任意に選択することができる。
本発明では、被めっき部材の対向電極として、可溶性、不溶性のいずれでも使用することができるが、不溶性電極を使用することにより、より広いめっき条件やめっき液条件において、良好なめっき充填性を安定的に得ることが可能である。不溶性電極を使用した場合、めっき液添加剤と可溶性電極との反応によって生成するような副生成物の発生がなく、パルスめっきにおける促進剤の吸着や直流めっきにおける促進剤の作用に影響を及ぼさないためと考えられる。
パルスめっきの析出物は通常微細な凹凸のある無光沢ないしは半光沢の表面となるが、本発明では、パルスめっきで析出した金属の厚さが小さく、電解めっきされる金属の表層または大部分が直流めっきによって構成されるので、光沢のある平滑なめっき表面を得ることができる。
本発明の電解めっき方法により、非貫通孔内に空隙を残すことなく完全且つ効率的に金属を充填することができる。特に、非貫通孔の充填を実現するために従来技術では実際的に適用が困難であった、金属濃度の低いめっき液や高いめっき電流密度を用いた場合でも、非貫通孔内への良好な充填性を達成することが可能である。
上記においては、主に硫酸銅めっきを例に説明したが、本発明の電解めっき方法により、他の金属の場合にも同様に、非貫通孔を安定的に充填し、且つ平滑な表面を得ることができる。本発明の目的が達成される限りにおいては、めっきされる金属およびめっき液の組成は、通常の電解めっきに使用されるものであれば特に制限なく使用することができる。
以下、実施例により本発明の詳細を説明するが、かかる実施例は例示にすぎず、本発明の範囲を何ら制限するものではない。
以下、実施例により本発明の詳細を説明するが、かかる実施例は例示にすぎず、本発明の範囲を何ら制限するものではない。
以下に示す実施例では、いずれも、開口径１００μｍ、表面銅箔の厚さを加えた深さ７０μｍのブラインドビアホールを有するプリント配線板を被めっき部材として用い、パルスめっきを行った後、引き続き同じめっき液・めっき槽内で直流めっきを行った。
（非貫通孔のめっき充填性に対するパルスめっきの影響）
めっき液組成
硫酸銅・５水和物 ８０ｇ／Ｌ
硫酸 ２００ｇ／Ｌ
塩化物イオン ６０ｍｇ／Ｌ
ポリエチレングリコール ８００ｍｇ／Ｌ
ＳＰＳ（ｓｏｄｉｕｍ ｂｉｓ−３−ｓｕｌｆｏｐｒｏｐｙｌ ｄｉｓｕｌｆｉｄｅ）
５ｍｇ／Ｌ
めっき液組成
硫酸銅・５水和物 ８０ｇ／Ｌ
硫酸 ２００ｇ／Ｌ
塩化物イオン ６０ｍｇ／Ｌ
ポリエチレングリコール ８００ｍｇ／Ｌ
ＳＰＳ（ｓｏｄｉｕｍ ｂｉｓ−３−ｓｕｌｆｏｐｒｏｐｙｌ ｄｉｓｕｌｆｉｄｅ）
５ｍｇ／Ｌ
対向電極 可溶性電極
パルスめっき条件
電流密度 １．０Ａ／ｄｍ２
ＩＲ／ＩＦ比 ３／１
正電流時間 ２０ｍｓｅｃ
逆電流時間 １ｍｓｅｃ
めっき時間 ０〜１１２分
直流めっき条件
電流密度 １．０Ａ／ｄｍ２
時間 ０〜１１２分
総めっき厚 ２５μｍ
パルスめっき条件
電流密度 １．０Ａ／ｄｍ２
ＩＲ／ＩＦ比 ３／１
正電流時間 ２０ｍｓｅｃ
逆電流時間 １ｍｓｅｃ
めっき時間 ０〜１１２分
直流めっき条件
電流密度 １．０Ａ／ｄｍ２
時間 ０〜１１２分
総めっき厚 ２５μｍ
図１に実施例１でめっきしたブラインドビアホール断面を示す。表面の総めっき厚を２５μｍとしたとき、パルスめっきのみ、および直流めっきのみでは、ホール内を充填することができなかったのに対して、パルスめっきした後に引続き直流めっきを行った場合にはホール内をめっきで充填することが可能であった。しかもパルスめっきの厚さが小さいほど、充填性は良好であった。本発明方法では、本実施例で使用したような金属濃度の低い組成のめっき液を用いても、非貫通孔を充填できることがわかる。
（非貫通孔のめっき充填性に対するめっき液添加剤の影響）
めっき液組成
硫酸銅・５水和物 １５０ｇ／Ｌ
硫酸 １００ｇ／Ｌ
塩化物イオン ６０ｍｇ／Ｌ
ポリエチレングリコール ０または８００ｍｇ／Ｌ
ＳＰＳ（ｓｏｄｉｕｍ ｂｉｓ−３−ｓｕｌｆｏｐｒｏｐｙｌ ｄｉｓｕｌｆｉｄｅ）
０または５ｍｇ／Ｌ
めっき液組成
硫酸銅・５水和物 １５０ｇ／Ｌ
硫酸 １００ｇ／Ｌ
塩化物イオン ６０ｍｇ／Ｌ
ポリエチレングリコール ０または８００ｍｇ／Ｌ
ＳＰＳ（ｓｏｄｉｕｍ ｂｉｓ−３−ｓｕｌｆｏｐｒｏｐｙｌ ｄｉｓｕｌｆｉｄｅ）
０または５ｍｇ／Ｌ
対向電極 可溶性電極
パルスめっき条件
電流密度 ２．０Ａ／ｄｍ２
ＩＲ／ＩＦ比 ３／１
正電流時間 ２０ｍｓｅｃ
逆電流時間 １ｍｓｅｃ
めっき時間 １０分
直流めっき条件
電流密度 ２．０Ａ／ｄｍ２
時間 ４６分
総めっき厚 ２５μｍ
パルスめっき条件
電流密度 ２．０Ａ／ｄｍ２
ＩＲ／ＩＦ比 ３／１
正電流時間 ２０ｍｓｅｃ
逆電流時間 １ｍｓｅｃ
めっき時間 １０分
直流めっき条件
電流密度 ２．０Ａ／ｄｍ２
時間 ４６分
総めっき厚 ２５μｍ
ブラインドビアホールの断面を図２に示す。めっき液添加剤のうち、ポリエチレングリコールは抑制剤（サプレッサー、ウェッター、キャリアーなどともいう）であり、ＳＰＳが促進剤である。ＳＰＳを添加しためっき液では、ブラインドビアホールを完全にめっきで充填することができたが、ＳＰＳを添加しない場合には充填できなかった。
（非貫通孔のめっき充填性に対する直流めっき厚さの影響）
めっき液組成
硫酸銅・５水和物 １５０ｇ／Ｌ
硫酸 １００ｇ／Ｌ
塩化物イオン ６０ｍｇ／Ｌ
ポリエチレングリコール ８００ｍｇ／Ｌ
ＳＰＳ（ｓｏｄｉｕｍ ｂｉｓ−３−ｓｕｌｆｏｐｒｏｐｙｌ ｄｉｓｕｌｆｉｄｅ）
５ｍｇ／Ｌ
めっき液組成
硫酸銅・５水和物 １５０ｇ／Ｌ
硫酸 １００ｇ／Ｌ
塩化物イオン ６０ｍｇ／Ｌ
ポリエチレングリコール ８００ｍｇ／Ｌ
ＳＰＳ（ｓｏｄｉｕｍ ｂｉｓ−３−ｓｕｌｆｏｐｒｏｐｙｌ ｄｉｓｕｌｆｉｄｅ）
５ｍｇ／Ｌ
対向電極 不溶性電極
パルスめっき条件
電流密度 １．０Ａ／ｄｍ２
ＩＲ／ＩＦ比 ３／１
正電流時間 ２０ｍｓｅｃ
逆電流時間 １ｍｓｅｃ
めっき時間 １０分
直流めっき条件
電流密度 １．０Ａ／ｄｍ２
時間 ０〜９０分
めっき厚 ０〜２０μｍ
パルスめっき条件
電流密度 １．０Ａ／ｄｍ２
ＩＲ／ＩＦ比 ３／１
正電流時間 ２０ｍｓｅｃ
逆電流時間 １ｍｓｅｃ
めっき時間 １０分
直流めっき条件
電流密度 １．０Ａ／ｄｍ２
時間 ０〜９０分
めっき厚 ０〜２０μｍ
ブラインドビアホールの断面を図３に示す。直流めっきは、ブラインドビアホールの低端部から成長するので、ホール内に空隙を形成することなく完全に充填できることがわかる。本実施例の条件では、プリント配線板表面における直流めっきのめっき厚が１２μｍで、ブラインドビアホール内をほぼ充填することができた。
（非貫通孔のめっき充填性に対する電流密度の影響）
めっき液組成
硫酸銅・５水和物 １５０ｇ／Ｌ
硫酸 １００ｇ／Ｌ
塩化物イオン ６０ｍｇ／Ｌ
ポリエチレングリコール ８００ｍｇ／Ｌ
ＳＰＳ（ｓｏｄｉｕｍ ｂｉｓ−３−ｓｕｌｆｏｐｒｏｐｙｌ ｄｉｓｕｌｆｉｄｅ）
５ｍｇ／Ｌ
めっき液組成
硫酸銅・５水和物 １５０ｇ／Ｌ
硫酸 １００ｇ／Ｌ
塩化物イオン ６０ｍｇ／Ｌ
ポリエチレングリコール ８００ｍｇ／Ｌ
ＳＰＳ（ｓｏｄｉｕｍ ｂｉｓ−３−ｓｕｌｆｏｐｒｏｐｙｌ ｄｉｓｕｌｆｉｄｅ）
５ｍｇ／Ｌ
対向電極 不溶性電極
パルスめっき条件
電流密度 １．０Ａ／ｄｍ２
ＩＲ／ＩＦ比 ３／１
正電流時間 ２０ｍｓｅｃ
逆電流時間 １ｍｓｅｃ
めっき時間 １０分
直流めっき条件
電流密度 １．０〜４．０Ａ／ｄｍ２
時間 ２５〜１０２分
総めっき厚 ２５μｍ
パルスめっき条件
電流密度 １．０Ａ／ｄｍ２
ＩＲ／ＩＦ比 ３／１
正電流時間 ２０ｍｓｅｃ
逆電流時間 １ｍｓｅｃ
めっき時間 １０分
直流めっき条件
電流密度 １．０〜４．０Ａ／ｄｍ２
時間 ２５〜１０２分
総めっき厚 ２５μｍ
ブラインドビアホールの断面を図４に示す。本実施例では、直流めっきの電流密度が１．０〜４．０Ａ／ｄｍ２においてブラインドビアホールの充填が可能であった。対向電極として不溶性電極を用いることで、非貫通孔を充填することのできる条件範囲が広がること、本発明方法は高い電流密度においても非貫通孔を充填でき、極めて効率的な方法を提供できることを示している。
Claims (7)
- 添加剤として界面活性剤、光沢剤、平滑化剤、及びめっき析出を促進する促進剤を含むめっき液を用いた電解めっき方法において、めっき工程が周期的に電流を反転させて被めっき部材の表面および非貫通孔内における添加剤の吸着および離脱を制御するパルスめっき工程と、これに引続いて連続的に前記パルスめっき工程と同一のめっき液を用いて、直流電流を連続で流して非貫通孔内を充填する直流めっき工程とからなることを特徴とする電解めっき方法。
- 前記パルスめっきによって形成される前記被めっき部材の表面におけるめっきの厚さが１５μｍ以下である、請求項１に記載の電解めっき方法。
- 前記パルスめっき工程は、前記被めっき部材の非貫通孔内に吸着する促進剤の量が前記被めっき部材の表面に吸着する促進剤の量より多くなるように制御する工程である、請求項１又は２に記載の電解めっき方法。
- 被めっき部材の対向電極に不溶性電極を用いる、請求項１から３のいずれか１項に記載の電解めっき方法。
- めっきとして析出する金属が銅である、請求項１から４のいずれか１項に記載の電解めっき方法。
- 請求項１から５のいずれか１項に記載の方法により電解めっきされた、少なくとも１つの非貫通孔を有するプリント配線板。
- 請求項１から５のいずれか１項に記載の方法により電解めっきされた半導体ウェハー。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006205665A JP4932370B2 (ja) | 2006-07-28 | 2006-07-28 | 電解めっき方法、プリント配線板及び半導体ウェハー |
| US11/726,992 US20080023218A1 (en) | 2006-07-28 | 2007-03-23 | Electrolytic plating method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006205665A JP4932370B2 (ja) | 2006-07-28 | 2006-07-28 | 電解めっき方法、プリント配線板及び半導体ウェハー |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008031516A JP2008031516A (ja) | 2008-02-14 |
| JP4932370B2 true JP4932370B2 (ja) | 2012-05-16 |
Family
ID=38984994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006205665A Expired - Fee Related JP4932370B2 (ja) | 2006-07-28 | 2006-07-28 | 電解めっき方法、プリント配線板及び半導体ウェハー |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20080023218A1 (ja) |
| JP (1) | JP4932370B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11737210B2 (en) | 2020-07-24 | 2023-08-22 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5631281B2 (ja) * | 2010-08-31 | 2014-11-26 | 京セラ株式会社 | 配線基板の製造方法及びその実装構造体の製造方法 |
| FR2974582A1 (fr) * | 2011-04-27 | 2012-11-02 | Commissariat Energie Atomique | Procede de croissance de particules metalliques par electrodeposition avec inhibition in situ |
| US10508357B2 (en) * | 2016-02-15 | 2019-12-17 | Rohm And Haas Electronic Materials Llc | Method of filling through-holes to reduce voids and other defects |
| US10512174B2 (en) * | 2016-02-15 | 2019-12-17 | Rohm And Haas Electronic Materials Llc | Method of filling through-holes to reduce voids and other defects |
| CN106793576B (zh) * | 2016-12-27 | 2019-04-02 | 江门崇达电路技术有限公司 | 一种pcb中盲孔的填孔方法 |
| CN106982521B (zh) * | 2017-03-22 | 2019-05-14 | 深圳崇达多层线路板有限公司 | 一种高厚径比印制电路板通孔镀铜的制作方法 |
| US11746433B2 (en) | 2019-11-05 | 2023-09-05 | Macdermid Enthone Inc. | Single step electrolytic method of filling through holes in printed circuit boards and other substrates |
| CN111270277B (zh) * | 2020-03-23 | 2021-05-25 | 东莞市康迈克电子材料有限公司 | 盲孔填孔电镀工艺及采用该工艺得到的镀件、镀件的应用、电子产品 |
| CN112030204B (zh) * | 2020-08-28 | 2021-10-15 | 生益电子股份有限公司 | 一种通孔电镀填平方法及印制电路板的制备方法 |
| CN112030203B (zh) * | 2020-08-28 | 2021-10-26 | 生益电子股份有限公司 | 一种通孔电镀填孔方法及印制电路板的制备方法 |
| CN115835530A (zh) * | 2021-09-17 | 2023-03-21 | 无锡深南电路有限公司 | 一种电路板的加工方法及电路板 |
| CN114513898A (zh) * | 2022-02-15 | 2022-05-17 | 深圳崇达多层线路板有限公司 | 一种提升填孔电镀时通孔深镀能力的方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3424528A1 (de) * | 1984-07-04 | 1986-01-09 | Hoechst Ag, 6230 Frankfurt | Verfahren zum gleichzeitigen aufrauhen und verchromen von stahlplatten als traeger fuer lithographische anwendungen |
| US5972192A (en) * | 1997-07-23 | 1999-10-26 | Advanced Micro Devices, Inc. | Pulse electroplating copper or copper alloys |
| JPH1143797A (ja) * | 1997-07-25 | 1999-02-16 | Hideo Honma | ビアフィリング方法 |
| JP3641372B2 (ja) * | 1998-10-21 | 2005-04-20 | 株式会社荏原製作所 | 電解めっき方法及び電解めっき装置 |
| JP2000173949A (ja) * | 1998-12-09 | 2000-06-23 | Fujitsu Ltd | 半導体装置及びその製造方法並びにめっき方法及び装置 |
| US6297155B1 (en) * | 1999-05-03 | 2001-10-02 | Motorola Inc. | Method for forming a copper layer over a semiconductor wafer |
| JP2002004083A (ja) * | 2000-04-18 | 2002-01-09 | Shinko Electric Ind Co Ltd | ヴィアフィリング方法 |
| US6913680B1 (en) * | 2000-05-02 | 2005-07-05 | Applied Materials, Inc. | Method of application of electrical biasing to enhance metal deposition |
| US6527920B1 (en) * | 2000-05-10 | 2003-03-04 | Novellus Systems, Inc. | Copper electroplating apparatus |
| JP3976564B2 (ja) * | 2001-12-20 | 2007-09-19 | 日本リーロナール有限会社 | ビアフィリング方法 |
| US7316772B2 (en) * | 2002-03-05 | 2008-01-08 | Enthone Inc. | Defect reduction in electrodeposited copper for semiconductor applications |
| JP2004323971A (ja) * | 2003-04-25 | 2004-11-18 | Rohm & Haas Electronic Materials Llc | 改良された浴分析 |
| US7128822B2 (en) * | 2003-06-04 | 2006-10-31 | Shipley Company, L.L.C. | Leveler compounds |
| JP2005019577A (ja) * | 2003-06-25 | 2005-01-20 | Hitachi Cable Ltd | 半導体装置用テープキャリアの製造方法 |
| TW200613586A (en) * | 2004-07-22 | 2006-05-01 | Rohm & Haas Elect Mat | Leveler compounds |
| JP2006283072A (ja) * | 2005-03-31 | 2006-10-19 | Atotech Deutsche Gmbh | マイクロビアやスルーホールをめっきする方法 |
| US8784634B2 (en) * | 2006-03-30 | 2014-07-22 | Atotech Deutschland Gmbh | Electrolytic method for filling holes and cavities with metals |
-
2006
- 2006-07-28 JP JP2006205665A patent/JP4932370B2/ja not_active Expired - Fee Related
-
2007
- 2007-03-23 US US11/726,992 patent/US20080023218A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11737210B2 (en) | 2020-07-24 | 2023-08-22 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080023218A1 (en) | 2008-01-31 |
| JP2008031516A (ja) | 2008-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4932370B2 (ja) | 電解めっき方法、プリント配線板及び半導体ウェハー | |
| Dow et al. | Filling mechanism in microvia metallization by copper electroplating | |
| JP4740632B2 (ja) | 改善されたメッキ方法 | |
| JP6111241B2 (ja) | 銅の電解析出用水性酸浴、当該浴の使用、当該浴中のルテニウムイオンの使用、および、当該浴を用いた加工対象物上への銅の電解析出方法 | |
| KR100877923B1 (ko) | 전해 구리 도금법 | |
| US6444110B2 (en) | Electrolytic copper plating method | |
| EP3439441B1 (en) | Method for failure-free copper filling of a hole in a component carrier | |
| JP2003113490A (ja) | 基体上に金属層を堆積させるためのメッキ浴および方法 | |
| JP2012518084A5 (ja) | ||
| JP2009531542A (ja) | 孔及びキャビティの金属による電解充填法 | |
| JP2023501301A (ja) | プリント回路基板及び他の基板の孔を介して充填する単一工程電解方法 | |
| US20080087549A1 (en) | Additive For Copper Plating And Process For Producing Electronic Circiut Substrate Therewith | |
| WO2017204246A1 (ja) | 溶解性銅陽極、電解銅めっき装置、電解銅めっき方法、及び酸性電解銅めっき液の保存方法 | |
| JP2004250791A (ja) | 電気めっき組成物 | |
| KR102381835B1 (ko) | 전해 구리 도금용 양극 및 그것을 이용한 전해 구리 도금 장치 | |
| KR20120095888A (ko) | 구리 전기 도금 조성물 | |
| JP2014224304A (ja) | プリント基板用銅メッキ液組成物およびこれを用いたビアホール充填方法 | |
| JP3853671B2 (ja) | 電解銅めっき方法 | |
| KR20240027012A (ko) | 전해질 도금을 위한 복합 파형 | |
| US20030188974A1 (en) | Homogeneous copper-tin alloy plating for enhancement of electro-migration resistance in interconnects | |
| JP4894990B2 (ja) | 酸性電気銅めっき液 | |
| US20140262800A1 (en) | Electroplating Chemical Leveler | |
| JP2006339483A (ja) | 配線基板の製造方法及び配線基板 | |
| KR20030071955A (ko) | 비아 홀 충전용 산성 동도금 첨가제 조성물 및 이를이용한 비아 홀 충전방법 | |
| Brown | Electroplating |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090715 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111004 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111202 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20111202 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20111202 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120117 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120215 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150224 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |