JP4931710B2 - ウエハにおける良品チップ分類方法、それを用いたチップ品質判定方法、ならびにチップ分類プログラム、チップ品質判定プログラム、マーキング機構及び半導体装置の製造方法 - Google Patents
ウエハにおける良品チップ分類方法、それを用いたチップ品質判定方法、ならびにチップ分類プログラム、チップ品質判定プログラム、マーキング機構及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4931710B2 JP4931710B2 JP2007172725A JP2007172725A JP4931710B2 JP 4931710 B2 JP4931710 B2 JP 4931710B2 JP 2007172725 A JP2007172725 A JP 2007172725A JP 2007172725 A JP2007172725 A JP 2007172725A JP 4931710 B2 JP4931710 B2 JP 4931710B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- defective
- chips
- determination
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2894—Aspects of quality control [QC]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
ウエハテスト結果を加工する方法では、専用のソフトウエア(プログラム)で画面上に展開されたウエハテストデータを見て、問題のありそうなチップに対して追加インク打ち作業が行なわれる。
また、近年、不良チップを認識するための印を付けず、ウエハテスト結果の電子情報を元に次工程の処理を行なうインクレスの手法が用いられることがある。インクレスの場合は、ウエハテスト結果の電子情報において、品質の保証が困難な良品チップの電子情報を不良チップを示す情報に変更する作業も追加インク打ちと称す。
図38に示すように、ウエハテストで良品チップと判定されたチップは良品チップ203,205,207のように無印、不良チップと判定されたチップは不良チップ209のように×印で示されている。
このような不具合は、良品チップを品質低下の危惧の程度に応じて分類することができれば解消する。
このような不具合は、近傍のチップを品質低下の危惧の程度に応じて分類することができれば解消する。
これにより、良品チップを、不良グループに属する不良チップに囲まれている度合い、すなわち品質低下の危惧の程度に応じて分類することができる。
また、上記分類ステップにおいて、不良チップに対しても、チップ指標に分類してもよい。
例を2つ挙げるとすると、まず第1の方法として、判定対象チップに対してX軸方向及びY軸方向での4方向について1チップずつ座標をずらし、不良グループに属する不良チップの有無を確認する方法を挙げることができる。
X軸方向及びY軸方向での4方向に斜め45度方向を加えた8方向についても、8方向について1チップずつ座標をずらし不良グループに属する不良チップの有無を確認すればよい。
不良グループ近傍領域を矩形に設定しマトリクス状に配列したチップに対して各行をまず左から右へ1チップずつ移動し、不良グループに属する不良チップの有無を確認していく。このとき各チップに指数を設け、各行共に不良グループに属する不良チップを見つけるに至るまでに確認したチップの指数を0とする。そして、不良グループに属する不良チップを見つけた後のチップに関しては指数を1とする。
次に各行を右から左へ1チップずつ移動し、不良グループに属する不良チップの有無を確認する。各行共に不良グループに属する不良チップが見つかるまで移動する。そして、不良グループに属する不良チップを見つけた後のその行のチップは前述の指数に1を足す。
次に各列を上から下へ1チップずつ移動し、不良グループに属する不良チップの有無を確認する。各列共に不良グループに属する不良チップが見つかるまで移動する。そして、不良グループに属する不良チップを見つけた後のその列のチップは前述の指数に1を足す。
次に各列を下から上へ1チップずつ移動し、不良グループに属する不良チップの有無を確認する。各列共に不良グループに属する不良チップが見つかるまで移動する。そして、不良グループに属する不良チップを見つけた後のその列のチップは前述の指数に1を足す。
X軸方向及びY軸方向での4方向に斜め45度方向を加えた8方向についても、座標上を45度の斜めに移動して指数を加算すればよい。
そこで、本発明の良品チップ分類方法において、各不良グループについて、その不良グループに属する不良チップ数と予め設定された不良チップ数しきい値を比較し、不良チップ数が不良チップ数しきい値以上のときにその不良グループを集中不良分布と判定する集中不良分布判定ステップを含み、上記分類ステップは、上記集中不良分布判定ステップで集中不良分布と判定された不良グループのみに対して判定対象チップをチップ指標に分類するようにしてもよい。
そこで、不良グループに属する全ての不良チップ及び近傍の良品チップを含む不良グループ近傍領域を設定する不良グループ近傍領域設定ステップを含み、上記分類ステップは、上記不良グループ近傍領域設定ステップで設定された不良グループ近傍領域内の良品チップを判定対象チップとしてチップ指標に分類するようにしてもよい。
ここで、4方向判定対象チップ分別ステップは上記分類ステップの前であってもよいし後であってもよい。また、上記第2分類ステップを含む場合には、上記第2分類ステップは、4方向判定対象チップ分別ステップの前であってもよいし、4方向判定対象チップ分別ステップと第3分類ステップの間であってもよいし、第3分類ステップの後であってもよい。また、上記集中不良分布判定ステップもしくは上記不良グループ近傍領域設定ステップ又はその両方を含み、4方向判定対象チップ分別ステップを上記分類ステップの前に行なう場合には、4方向判定対象チップ分別ステップ、集中不良分布判定ステップ、不良グループ近傍領域設定ステップを行なう順序は任意である。
さらに、上記併合する作業を繰り返し処理するようにしてもよい。
一般に、同一製造工程の同一異常の場合、ほとんど同じテスト項目で不良と判定される傾向がある。よって、本発明のチップ品質判定方法においてウエハテストのテスト項目ごとに判定を行なった方が判定精度を向上させることができる場合がある。しかし、テスト項目ごとの処理は時間がかかりすぎ、また、複数のテスト項目がある場合、ウエハテストにかかる時間を短縮するために通常はあるテスト項目で不良と判定された時点で以後のテスト項目についてはテストされない。そこで、テスト項目をグループ化し、テスト項目グループごとのウエハテスト結果を本発明のチップ品質判定方法に用いるようにしてもよい。テスト項目のグループ化については項目の重複があってもよい。むしろ項目を重複させることにより不良と判定された時点で以後の項目についてはテストされないことによる不具合を緩和できる。
さらに、上記判定妥当性確認ステップは、不良グループに属する不良チップの個数に応じて判定基準を異ならせるようにしてもよい。
さらに、上記判定妥当性確認ステップは、チップ指標に応じて判定基準を異ならせるようにしてもよい。
これにより、判定用チップ指標やしきい値等の判定条件を予め入力しておけば、一部に不良チップがあるウエハにおいて品質を保証しつつチップの品質を判定し、不良チップと判定されたチップに対して自動で印を付けることができる。
ここで、チップ切出し工程は、ウエハテスト工程の前に行なってもよいし、ウエハテスト工程とチップ品質判定工程の間で行なってもよいし、チップ品質判定工程の後で行なってもよい。切出し工程をウエハテスト工程の前に行なう場合は、切出し工程後、チップをダイシング用粘着シートに貼り付けた状態でウエハテストを行なう例を挙げることができる。また、「ウエハからチップを切り出す」とは、ウエハ上に配列された複数のチップを個々のチップに分割することを意味する。
また、不良チップ又は追加不良チップと判定されたチップに対応するウエハ位置に印を付けるマーキング工程を含んでもよい。
ここで「チップをパッケージングする」とは、ウエハから切り出されたチップの電極をワイヤーボンディング技術等によってリード端子等の他の電極に電気的に接続した後、モールド樹脂等の封止樹脂によってチップを封止することを意味する。
なお、本発明の半導体装置の製造方法はパッケージング工程を含むものに限定されるものではなく、ウエハから切り出したチップをそのまま出荷したり、製造ラインに乗せたりする場合には上記パッケージング工程は実施されない。例えば、ウエハレベルCSP(Chip Scale Package)は、ウエハから切り出される前にチップが封止されるので、ウエハから切り出した後にパッケージングされることなく使用される。また、封止されていないベアチップの状態で出荷したり製造ラインに乗せたりすることもある。
さらに、判定妥当性確認ステップは、不良グループに属する不良チップの個数に応じて判定基準を異ならせるようにすれば、集中不良分布の規模に応じて判定妥当性確認ステップを行なうことができ、判定ステップの判定の妥当性を適切に確認することができる。
さらに、判定妥当性確認ステップはチップ指標に応じて判定基準を異ならせるようにすれば、判定妥当性の確認をより精度よく行なうことができる。
ウエハ101上で複数のチップがX軸方向及びY軸方向にマトリクス状に配置されている。ウエハテストで良品チップと判定されたチップは良品チップ107のように無印、不良チップと判定されたチップは不良チップ103,105のように×印で示されている。
なお、図1に示したウエハテスト結果において、X軸方向及びY軸方向での4方向での不良チップの連続性に基づいて不良チップを不良グループに分別した場合、不良チップは10個の不良グループに分類される。
このように、集中不良分布Aに属する不良チップから所定範囲内にある良品チップについて追加不良チップと判定する際、上記チップ指標を用いることにより適切な追加インク対象チップ判定が可能となる。
する不良チップが存在する判定対象チップを追加不良チップと判定する(判定ステップ)。一例として、この実施例では、判定用範囲を、チップ指標「0」、「1」、「2」については「周囲1チップ分の矩形領域」、チップ指標「3」については「周囲2チップ分の矩形領域」、チップ指標「4」については「周囲3チップ分の矩形領域」、チップ指標「5」については「周囲4チップ分の矩形領域」、とした。図8に追加不良チップをシボで表示した結果を示す。追加不良チップは追加インク打ち対象チップとして処理される。
この実施例によれば、4方向不良チップはウエハテストで良品と判定されても異常の影響を受けている可能性が高いので、4方向不良チップを追加インク打ちの対象とすることができ、より適切な追加インク打ち対象チップ判定が可能になる。
この実施例によれば、不良チップに取り囲まれている度合いの高い判定対象チップを検出でき、それらの判定対象チップを別のチップ指標に分類して、より適切な追加インク打ち対象チップ判定が可能になる。
この実施例によれば、不良チップに取り囲まれている判定対象チップを検出でき、その判定対象チップを別のチップ指標に分類して、より適切な追加インク打ち対象チップ判定が可能になる。
また、第2、第3、第4の分類ステップにおいて、理論上最大番号となるチップ指標に属する判定対象チップがないときは、以降の分類ステップを試みても結果は同じである。
したがって、さらに次元の高い分類ステップを用いる前に理論上最大番号となるチップ指標に属する判定対象チップの有無を確認すれば情報処理に要する時間を短縮することができる。
このような不具合を解消するためには、判定ステップの後に、判定ステップの判定結果の妥当性を確認する判定妥当性確認ステップを行なうことが好ましい。
なお、判定妥当性確認ステップによって不適当と判断されれば、別のアルゴリズムで追加不良チップを求めればいい。
この判定妥当性確認ステップは、チップ指標別に追加不良チップを連続性によりグループ化し、グループ指定で追加インク打ち対象とする場合に有効な手法である。
チップ指標グループ「a」に対する判定妥当性確認用の矩形領域Cにおいて、集中不良分布Aに属する不良チップ数は「42」、追加不良チップ数は「36」である。ステップS8では、例えば、集中不良分布に属する不良チップ数と追加不良チップ数の差がしきい値「5」以上のチップ指標グループは妥当であると判断する。チップ指標グループ「a」に対する判定妥当性確認用の矩形領域Cでは集中不良分布Aに属する不良チップ数と追加不良チップ数の差は「6」なので、チップ指標グループ「a」に対する判定ステップの判定は妥当と判断できる。
このようにチップ指標グループごとに判定の妥当性確認を行なうことはより精度の高い妥当性確認へとつながる。
また、判定妥当性確認ステップS8で、すべてのチップ指標グループの判定妥当性を判断が終了する前に、いずれかのチップ指標グループで判定ステップの判定が不当であると判断した場合には、残りのチップ指標グループの判定妥当性確認処理を行なわなくてもよい。
ウエハテストで良品チップと判定されたチップは無印、不良チップと判定されたチップは×印で示されている。また、チップ配列で最外周に位置しているチップをウエハ周辺チップMとする。ウエハ周辺チップMは強制マークチップである。なお、ウエハ周辺チップは必ずしも強制マークチップとされるものではなく、ウエハ周辺チップを判定対象チップとすることもできる。
ここで、8個の不良チップからなる不良グループ「G1」はウエハ中央部に分布している。したがって、8チップ程度の規模であれば特に集中不良分布として処理する必要はない。
また、ウエハ周辺隣接チップ又はウエハ周辺チップであるかの判断は、チップレイアウトで予め識別しておかなくても、例えば特許文献1に開示されたアルゴリズム1Aにより簡単に求めることができる。
図27から図29において、ウエハテストで良品チップと判定されたチップは無印、不良チップと判定されたチップは×印、強制マークチップであるウエハ周辺チップはMで示されている。
集中不良分布判定ステップにより、不良グループ「G3」,「G4」,「G5」について判定すると、上述のように、不良グループ「G3」のみが集中不良分布と判定される。
なお、これらの不具合解消方法は、図2を参照して説明したアルゴリズム以外の上記アルゴリズムにも適用できる。
図30は、品質判定システムの一例を示す概略構成図である。この品質判定システムは、テスト時プローバーに備えられたインカー機能を用いないで、マーキングプローバーを用いてインク打ちを行なうものである。
情報管理用ワークステーション17にパーソナルコンピュータ20が接続されている。パーソナルコンピュータ20には、本発明のチップ品質判定方法をコンピュータに実行させるための品質判定プログラムを組み込んだアプリケーションソフトがインストールされている。その他の構成は図30に示した品質判定システムと同様である。図30に示した品質判定システムと同様に、ウエハテスト結果はプローバー16から情報管理用ワークステーション17に送られる。
図33は、集中不良分布検出ステップS13について説明するためのフローチャートである。
ウエハ周辺近傍のチップは異物によるパターン欠陥が多い。つまり、ウエハ周辺近傍とウエハ中央部では状況が異なるのである。このような理由により、この実施例では不良グループをウエハ周辺隣接とウエハ周辺近傍とそれ以外(ウエハ中央部)に分類する。
ステップS36で不良グループを併合しない選択をしたとき(No)、又はステップS37で不良グループの併合を行なうことにより、集中不良分布の検出処理は終わる。
図34は、チップ指標分類ステップS14を説明するためのフローチャートである。
なお、集中不良分布近傍領域内に位置する、集中不良分布に属さない不良チップは、基本分類ステップS42及び拡張分類ステップS43において良品チップと仮定して処理を行なう。
以上で集中不良分布近傍領域の設定及びチップ指標分類の処理は終わる。
チップ指標分類の説明において使われた所定の範囲等は、定数でもよいし、先に述べた基礎情報の一部としてもよい。
この実施例では、チップ品質判定、チップ品質判定の妥当性確認及び妥当性判定を集中不良分布近傍領域ごとに、かつチップ指標グループごとに行なうが、これは限定されたものではなく、集中不良分布近傍領域ごとに行なってもよい。
判定妥当性確認方法としては、追加不良チップと判定されたチップ数と、追加不良チップと判定された全てのチップを含む最小の矩形領域より予め定められた分だけ広い矩形領域に含まれる集中不良分布に属する不良チップ数の差又は比率を予め定められたしきい値と比較してチップ品質判定結果の妥当性を確認する方法を挙げることができる。
また、妥当性確認ステップS54で不適当と判定されていると判断したときであってもチップ品質判定方法の他のパターンが設定されていないときは次チップ指標グループ確認ステップS56に進む(次設定なし)。
次チップ指標確認ステップS57で、同じ集中不良分布近傍領域で未判定のチップ指標がないと判断したとき(なし)、妥当性確認ステップS58に進む。
妥当性判定ステップS59により、妥当性確認ステップS58で不適当と判定されていると判断したとき(NG)、判定領域の選択ステップS51に戻り、チップ品質判定法の他のパターンで再判定が行なわれる。
また、妥当性確認ステップS58で不適当と判定されていると判断したときであってもチップ品質判定方法の他のパターンが設定されていないときは次集中不良分布近傍領域確認ステップS60に進む(次設定なし)。
次集中不良分布近傍領域確認ステップS60で、未判定の集中不良分布近傍領域がないと判断したとき(なし)、ウエハ全体でのチップ品質判定の妥当性確認ステップS16(図32参照)に進む。
妥当性判定ステップS17により、妥当性確認ステップS16で不適当と判定されていると判断したとき(NG)、ステップS14に戻り、集中不良分布ごとに集中不良分布近傍領域を設定し、集中不良分布近傍領域の分類を他の設定で行なう。ここで、ステップS13に戻って集中不良分布の検出を他の設定で行なってもよい。
また、妥当性確認ステップS16で不適当と判定されていると判断したときであっても、ステップS14又はステップS13で他の設定がされていないときは次ウエハ確認ステップS18に進む(次設定なし)。
次ウエハ確認ステップS18で、未判定のウエハがないと判断したとき(なし)、結果を画面に表示し、オペレータの確認を待つ(画面表示ステップS19)。
しかし、本発明を構成する集中不良分布近傍領域設定ステップにより設定される集中不良分布近傍領域はこれに限定されるものではない。
この集中不良分布近傍領域Dは、図4と同じ集中不良分布Aに対して、集中不良分布Aの外周に2チップ分加えた領域である。このような集中不良分布近傍領域Dであっても、分類ステップ、第2、第3、第4の分類ステップ、判定ステップ、妥当性確認ステップは上記実施例と同様に行なえることは容易に推測できる。
この分類ステップによれば、集中不良分布近傍領域B内の判定対象チップはチップ指標「1」〜「8」のいずれかに必ず属することとなる。図4に示した場合に比べてチップ指標の種類が増えるが、第2、第3、第4の分類ステップ、判定ステップ、妥当性確認ステップは上記実施例と同様に行なえることは容易に推測できる。
まず、複数のチップがX軸方向及びY軸方向にマトリクス状に配置されたウエハに対してチップの良品と不良品を判定する(ウエハテスト工程)。
そのウエハテスト結果を用い、本発明のチップ品質判定方法により、追加不良チップを検出する(チップ品質判定工程)。
切り出したチップのうち、良品チップのみをパッケージング(パッケージング工程)する。ここで、ウエハテスト工程で不良チップと判定されたチップ、及び上記チップ品質判定工程で追加不良チップと判定されたチップについてはパッケージングしない。これにより、パッケージングされた半導体装置の信頼性の向上を図ることができる。
103,105 不良チップ
107,109,111 良品チップ
A 集中不良分布
B,D 集中不良分布近傍領域
C 判定ステップの判定妥当性を確認するための矩形領域
G1,G2,G3,G4,G5 不良グループ
M ウエハ周辺チップ
a,b,c,d,e グループ
Claims (29)
- ウエハ上でX軸方向及びY軸方向にマトリクス状に配置されたチップの良品と不良品を判定したウエハテスト結果に基づいて、X軸方向及びY軸方向での4方向又はそれに斜め45度方向を加えた8方向での不良チップの連続性の確認を行ない、連続する不良チップは同じグループに属するように不良チップを不良グループに分別する不良チップ分別ステップと、
少なくとも良品チップを判定対象チップとし、各不良グループに対して、判定対象チップを、X軸方向及びY軸方向での4方向又はそれに斜め45度方向を加えた8方向について対象の不良グループに属する不良チップが存在する方向の数に基づいて複数のチップ指標に分類する分類ステップと、を含む、ウエハにおける良品チップ分類方法。 - 各不良グループについて、その不良グループに属する不良チップ数と予め設定された不良チップ数しきい値を比較し、不良チップ数が不良チップ数しきい値以上のときにその不良グループを集中不良分布と判定する集中不良分布判定ステップを含み、
前記分類ステップは、前記集中不良分布判定ステップで集中不良分布と判定された不良グループのみに対して判定対象チップをチップ指標に分類する請求項1に記載の良品チップ分類方法。 - 前記集中不良分布判定ステップは、不良グループに属する不良チップの少なくとも1つがウエハ周辺チップから所定範囲内に位置している不良グループに対し、不良グループに属する不良チップの全部がウエハ周辺チップから所定範囲内に位置していない不良グループに対して用いる不良チップ数しきい値よりも小さい不良チップ数しきい値を用いる請求項2に記載の良品チップ分類方法。
- 不良グループに属する全ての不良チップ及び近傍の良品チップを含む不良グループ近傍領域を設定する不良グループ近傍領域設定ステップを含み、
前記分類ステップは、前記不良グループ近傍領域設定ステップで設定された不良グループ近傍領域内の良品チップを判定対象チップとしてチップ指標に分類する請求項1、2又は3のいずれか一項に記載の良品チップ分類方法。 - 前記不良グループ近傍領域設定ステップは、不良グループに属する全ての不良チップを少なくとも含む矩形領域を前記不良グループ近傍領域とする請求項4に記載の良品チップ分類方法。
- 前記分類ステップで前記4方向とも対象の不良グループに属する不良チップが存在すると分類された判定対象チップである4方向不良チップに対して前記4方向について対象の不良グループに属する不良チップとの間に他の判定対象チップの存在及び他の4方向不良チップの存在を判定し、その集中不良分布に属する不良チップとの間に他の判定対象チップが存在しない又は他の4方向不良チップのみが存在すると前記4方向の全部について判定された4方向不良チップを別のチップ指標に分類する第2分類ステップをさらに含む請求項1から5のいずれか一項に記載の良品チップ分類方法。
- 判定対象チップをX軸方向及びY軸方向の4方向での連続性に基づいて4方向良品グループに分別する4方向判定対象チップ分別ステップと、
前記分類ステップで前記4方向とも集中不良分布に属する不良チップが存在すると分類された判定対象チップである4方向不良チップのみを含む4方向良品グループに属する判定対象チップを別のチップ指標に分類する第3分類ステップと、をさらに含む請求項1から6のいずれか一項に記載の良品チップ分類方法。 - 判定対象チップをX軸方向及びY軸方向での4方向に斜め45度方向を加えた8方向での連続性に基づいて8方向良品グループに分別する8方向判定対象チップ分別ステップと、
前記分類ステップで前記4方向とも集中不良分布に属する不良チップが存在すると分類された判定対象チップである4方向不良チップのみを含む8方向良品グループに属する判定対象チップを別のチップ指標に分類する第4分類ステップと、をさらに含む請求項1から7のいずれか一項に記載の良品チップ分類方法。 - 前記不良チップ分別ステップは、各不良チップについて所定範囲内にある他の不良チップの存在の確認を行ない、連続する不良チップのみならず所定範囲内に位置する不良チップも同じグループに属するように不良チップを不良グループに分別する請求項1から8のいずれか一項に記載の良品チップ分類方法。
- 不良グループから所定範囲内に位置する不良チップもしくは他の不良グループ又はその両方を併合して不良グループと判定する不良グループ併合ステップを含む請求項1から9のいずれか一項に記載の良品チップ分類方法。
- 前記不良グループ併合ステップは、予め設定された第1不良チップ数併合しきい値以上の個数の不良チップからなる不良グループのみに対し、予め設定された第2不良チップ数併合しきい値以上の個数の不良チップからなる他の不良グループのみを併合する請求項10に記載の良品チップ分類方法。
- 前記不良グループ併合ステップは併合する作業を繰り返し処理する請求項11に記載の良品チップ分類方法。
- 前記不良グループ併合ステップは、予め設定された第1不良チップ数併合しきい値以上の個数の不良チップからなる不良グループのみに対し、予め設定された第2不良チップ数併合しきい値以上の個数の不良チップからなる他の不良グループのみを併合し、併合した不良グループから所定範囲内に位置する不良グループに対しても予め設定された第2不良チップ数併合しきい値以上の個数の不良チップからなる他の不良グループのみを併合する請求項10又は11に記載の良品チップ分類方法。
- 前記ウエハテスト結果は、1つ以上のウエハテスト不良項目郡である請求項1から13のいずれか一項に記載の良品チップ分類方法。
- 請求項1から14のいずれか一項に記載の良品チップ分類方法の全ステップと、その全ステップの後に、チップ指標が付される際に対象となった不良グループに属する不良チップがチップ指標ごとに予め定められた判定用範囲内に存在する判定対象チップを追加不良チップと判定する判定ステップを含むチップ品質判定方法。
- 請求項1から14のいずれか一項に記載の良品チップ分類方法の全ステップと、その全ステップの後に、予め定められた判定用チップ指標と同じチップ指標をもつ判定対象チップを追加不良チップと判定する判定ステップを含むチップ品質判定方法。
- 請求項1から14のいずれか一項に記載の良品チップ分類方法の全ステップと、
判定対象チップごとに、判定対象チップから所定範囲内かつチップ指標が付される際に対象となった不良グループに属する不良チップの個数を算出し、その個数を近傍不良チップ指数とする近傍不良チップ指数算出ステップと、
前記全ステップ及び前記近傍不良チップ指数算出ステップの後に、チップ指標ごとに予め設定された近傍不良チップ指数しきい値以上の近傍不良チップ指数をもつ判定対象チップを追加不良チップと判定する判定ステップを含むチップ品質判定方法。 - 請求項1から14のいずれか一項に記載の良品チップ分類方法の全ステップと、
判定対象チップごとに、チップ指標が付される際に対象となった不良グループに属する不良チップまでの最短距離を算出し、その最短距離を不良チップまでの距離指数とする不良チップまでの距離指数算出ステップと、
前記全ステップ及び前記不良チップまでの距離指数算出ステップの後に、チップ指標ごとに予め設定された不良チップまでの距離指数しきい値以下の不良チップまでの距離指数をもつ判定対象チップを追加不良チップと判定する判定ステップを含むチップ品質判定方法。 - 前記判定ステップは、不良グループに属する不良チップに隣接する良品チップをチップ指標にかかわらず追加不良チップと判定する請求項15から18いずれか一項に記載のチップ品質判定方法。
- 前記判定ステップは、追加不良チップと判定した判定対象チップから所定範囲内にある良品チップも追加不良チップと判定する請求項15から19のいずれか一項に記載のチップ品質判定方法。
- 前記判定ステップの後に、不良グループに属する全ての不良チップ及び近傍の良品チップを含む不良グループ近傍領域内にある、対象の不良グループに属する不良チップ数と追加不良チップ数の差又は比率に基づいて前記判定ステップの判定の妥当性を確認する判定妥当性確認ステップを含む請求項15から20のいずれか一項に記載のチップ品質判定方法。
- 前記判定妥当性確認ステップは、不良グループに属する不良チップの個数に応じて判定基準を異ならせる請求項21に記載のチップ品質判定方法。
- 前記分類ステップの後に、同一の不良グループに対して同一のチップ指標をもつ判定対象チップをX軸方向及びY軸方向での4方向又はそれに斜め45度方向を加えた8方向での連続性に基づいてチップ指標グループに分別するチップ指標グループ分別ステップと、
前記判定ステップの後に、チップ指標グループごとに、そのチップ指標グループに属する全ての追加不良チップを含みかつ最小の矩形の領域の外周に1チップ分以上加えた矩形領域内にある不良チップ数と追加不良チップ数の差又は比率に基づいて前記判定ステップの判定の妥当性を確認する判定妥当性確認ステップを含む請求項15から20のいずれか一項に記載のチップ品質判定方法。 - 前記判定妥当性確認ステップは、チップ指標に応じて判定基準を異ならせる請求項23に記載のチップ品質判定方法。
- 請求項1から13のいずれか一項に記載の各ステップをコンピュータに実行させるための良品チップ分類プログラム。
- 請求項15から24のいずれか一項に記載の各ステップをコンピュータに実行させるためのチップ品質判定プログラム。
- ウエハの目的の位置に印を付けるためのマーキング部と、前記マーキング部の動作を制御するための制御部を備え、前記制御部は請求項26に記載のチップ品質判定プログラムを備えており、前記チップ品質判定プログラムが不良チップ又は追加不良チップと判定したチップに対応するウエハ位置に印を付けるように前記マーキング部を動作させるマーキング機構。
- ウエハ上でX軸方向及びY軸方向にマトリクス状に配置されたチップの良品と不良品を判定するウエハテスト工程と、
請求項15から24のいずれか一項に記載のチップ品質判定方法を用いて追加不良チップを検出するチップ品質判定工程と、
前記ウエハからチップを切り出すチップ切出し工程と、を含む半導体装置の製造方法。 - 前記チップ品質判定工程で良品チップと認識されたチップのみをパッケージングするパッケージング工程を含む請求項28に記載の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007172725A JP4931710B2 (ja) | 2007-06-29 | 2007-06-29 | ウエハにおける良品チップ分類方法、それを用いたチップ品質判定方法、ならびにチップ分類プログラム、チップ品質判定プログラム、マーキング機構及び半導体装置の製造方法 |
US12/145,367 US8372663B2 (en) | 2007-06-29 | 2008-06-24 | Good chip classifying method on wafer, and chip quality judging method, marking mechanism, and manufacturing method of semiconductor device using the good chip classifying method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007172725A JP4931710B2 (ja) | 2007-06-29 | 2007-06-29 | ウエハにおける良品チップ分類方法、それを用いたチップ品質判定方法、ならびにチップ分類プログラム、チップ品質判定プログラム、マーキング機構及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009010303A JP2009010303A (ja) | 2009-01-15 |
JP4931710B2 true JP4931710B2 (ja) | 2012-05-16 |
Family
ID=40159085
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007172725A Expired - Fee Related JP4931710B2 (ja) | 2007-06-29 | 2007-06-29 | ウエハにおける良品チップ分類方法、それを用いたチップ品質判定方法、ならびにチップ分類プログラム、チップ品質判定プログラム、マーキング機構及び半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8372663B2 (ja) |
JP (1) | JP4931710B2 (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013055092A (ja) * | 2011-09-01 | 2013-03-21 | Renesas Electronics Corp | スクリーニング方法、スクリーニング装置およびプログラム |
JP4820389B2 (ja) | 2008-07-22 | 2011-11-24 | 株式会社リコー | チップ品質判定方法、チップ品質判定プログラム及びそれを用いたマーキング機構 |
EP2246708A1 (de) * | 2009-04-30 | 2010-11-03 | Micronas GmbH | Verfahren zur Erstellung einer Defektkarte von auf einem Träger, insbesondere einem Halbleiter-Wafer, befindliche Einzelkomponenten, insbesondere Halbleiter-Bauelementen |
JP5533091B2 (ja) | 2010-03-18 | 2014-06-25 | 株式会社リコー | 座標平面におけるデータ点分布領域の識別方法及びその識別プログラム |
JP5533092B2 (ja) | 2010-03-18 | 2014-06-25 | 株式会社リコー | 座標平面におけるデータ点分布領域の識別方法及びその識別プログラム |
JP5533196B2 (ja) | 2010-04-27 | 2014-06-25 | 株式会社リコー | 座標平面におけるデータ点分布領域の識別方法及びその識別プログラム |
JP5745981B2 (ja) | 2011-09-26 | 2015-07-08 | 三菱電機株式会社 | 半導体チップテスト方法、半導体チップテスト装置 |
US20130191685A1 (en) | 2012-01-19 | 2013-07-25 | International Business Machines Corporation | Per-rank channel marking in a memory system |
US8843806B2 (en) | 2012-01-19 | 2014-09-23 | International Business Machines Corporation | Dynamic graduated memory device protection in redundant array of independent memory (RAIM) systems |
US8782485B2 (en) | 2012-01-19 | 2014-07-15 | International Business Machines Corporation | Hierarchical channel marking in a memory system |
JP5941982B2 (ja) * | 2012-04-27 | 2016-06-29 | シャープ株式会社 | チップソーティング装置およびチップソーティング方法、制御プログラム、可読記憶媒体 |
CN102806206B (zh) * | 2012-08-17 | 2013-08-21 | 秦皇岛视听机械研究所 | 一种玻璃钝化工艺二极管裸芯粒分选机测试调节机构 |
CN103811298B (zh) * | 2012-11-15 | 2016-11-09 | 上海华虹宏力半导体制造有限公司 | 测试对准使用芯片的制作方法 |
US10338004B2 (en) * | 2014-03-27 | 2019-07-02 | KLA—Tencor Corp. | Production sample shaping that preserves re-normalizability |
CN110038811B (zh) * | 2015-06-17 | 2021-10-26 | 晶元光电股份有限公司 | 半导体元件分类方法 |
KR102031842B1 (ko) * | 2017-12-29 | 2019-10-15 | 주식회사 비스텔 | 웨이퍼 맵의 처리 방법 및 이를 위한 컴퓨터 프로그램 |
CN112180230A (zh) * | 2020-08-31 | 2021-01-05 | 全芯智造技术有限公司 | 芯片测试参数异常的侦测方法、存储介质、终端 |
US11798826B2 (en) * | 2020-09-18 | 2023-10-24 | Nanya Technology Corporation | Wafer-measuring apparatus and wafer-transferring method thereof |
CN114461457A (zh) * | 2020-11-10 | 2022-05-10 | 长鑫存储技术有限公司 | 晶圆测试机台的侦测方法及侦测装置 |
CN113096113B (zh) * | 2021-04-27 | 2024-06-14 | 上海华虹宏力半导体制造有限公司 | 芯片标记方法、系统、电子设备及计算机可读存储介质 |
CN113488402B (zh) * | 2021-07-02 | 2024-02-13 | 先进光电器材(深圳)有限公司 | 一种分波段固晶找晶方法 |
CN114076891B (zh) * | 2021-11-18 | 2024-08-30 | 中大智能科技股份有限公司 | 一种芯片检测系统 |
CN117532757A (zh) * | 2023-12-25 | 2024-02-09 | 江苏福旭科技有限公司 | 一种单晶硅切割装置及控制系统 |
CN117878025B (zh) * | 2024-03-11 | 2024-05-28 | 江苏芯德半导体科技有限公司 | 一种自动卡控晶圆图谱上缺陷芯片的方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5497381A (en) * | 1993-10-15 | 1996-03-05 | Analog Devices, Inc. | Bitstream defect analysis method for integrated circuits |
US5761064A (en) * | 1995-10-06 | 1998-06-02 | Advanced Micro Devices, Inc. | Defect management system for productivity and yield improvement |
US6265232B1 (en) * | 1998-08-21 | 2001-07-24 | Micron Technology, Inc. | Yield based, in-line defect sampling method |
US6377898B1 (en) * | 1999-04-19 | 2002-04-23 | Advanced Micro Devices, Inc. | Automatic defect classification comparator die selection system |
JP4570719B2 (ja) * | 2000-01-25 | 2010-10-27 | セイコーインスツル株式会社 | 半導体選別装置 |
JP3767677B2 (ja) * | 2000-10-24 | 2006-04-19 | 富士通株式会社 | 半導体試験データ処理方法 |
US7167811B2 (en) | 2001-05-24 | 2007-01-23 | Test Advantage, Inc. | Methods and apparatus for data analysis |
ATE483186T1 (de) | 2001-05-24 | 2010-10-15 | Test Advantage Inc | Verfahren und vorrichtung zum prüfen von halbleitern |
JP2003257843A (ja) * | 2002-03-06 | 2003-09-12 | Canon Inc | チップ配置決定装置及び方法 |
JP3888938B2 (ja) * | 2002-07-09 | 2007-03-07 | 株式会社リコー | チップ品質判定方法、チップ品質判定プログラム及びそれを用いたマーキング機構、並びにウエハの異常発生解析方法 |
US7079960B2 (en) * | 2002-11-02 | 2006-07-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Auto classification shipping system |
US7105364B2 (en) * | 2004-09-14 | 2006-09-12 | Atmel Corporation | Method of increasing reliability of packaged semiconductor integrated circuit dice |
US7415387B2 (en) * | 2006-12-19 | 2008-08-19 | Qimonda North America Corp. | Die and wafer failure classification system and method |
JP4925200B2 (ja) * | 2007-05-31 | 2012-04-25 | ルネサスエレクトロニクス株式会社 | 半導体ウェハ検査装置 |
-
2007
- 2007-06-29 JP JP2007172725A patent/JP4931710B2/ja not_active Expired - Fee Related
-
2008
- 2008-06-24 US US12/145,367 patent/US8372663B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009010303A (ja) | 2009-01-15 |
US8372663B2 (en) | 2013-02-12 |
US20090000995A1 (en) | 2009-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4931710B2 (ja) | ウエハにおける良品チップ分類方法、それを用いたチップ品質判定方法、ならびにチップ分類プログラム、チップ品質判定プログラム、マーキング機構及び半導体装置の製造方法 | |
JP4077951B2 (ja) | 欠陥解析方法、記録媒体及び工程管理方法 | |
JP6106743B2 (ja) | パターン測定装置、及び半導体計測システム | |
US20020121915A1 (en) | Automated pattern clustering detection for wafer probe maps | |
JP4820389B2 (ja) | チップ品質判定方法、チップ品質判定プログラム及びそれを用いたマーキング機構 | |
JP3888938B2 (ja) | チップ品質判定方法、チップ品質判定プログラム及びそれを用いたマーキング機構、並びにウエハの異常発生解析方法 | |
CN113342906B (zh) | 一种对晶圆量测数据分布形态的分类方法以及装置 | |
JP4950946B2 (ja) | 欠陥解析装置及び欠陥解析方法 | |
JP4611369B2 (ja) | デバイスの製造方法 | |
JP5533196B2 (ja) | 座標平面におけるデータ点分布領域の識別方法及びその識別プログラム | |
JP2007235108A (ja) | 半導体検査装置、半導体検査方法 | |
US6872582B2 (en) | Selective trim and wafer testing of integrated circuits | |
JP2005333128A (ja) | プローブパッド、半導体素子の搭載された基板、半導体素子検査方法及び半導体素子テスター | |
JP2007188968A (ja) | ウエーハマップデータの解析方法および解析プログラム | |
JP4926352B2 (ja) | 欠陥解析方法、チップ分類データ検証方法及びプログラム | |
JP5024162B2 (ja) | 半導体装置の製造方法及び半導体試験装置 | |
JP5155938B2 (ja) | パターン輪郭検出方法 | |
US7855088B2 (en) | Method for manufacturing integrated circuits by guardbanding die regions | |
US7079966B2 (en) | Method of qualifying a process tool with wafer defect maps | |
US7035770B2 (en) | Fuzzy reasoning model for semiconductor process fault detection using wafer acceptance test data | |
TW202328665A (zh) | 分析缺陷的方法 | |
JP2007095953A (ja) | 半導体装置の選別方法及び半導体装置の選別装置 | |
JP2009302246A (ja) | 半導体装置の選別方法 | |
TW201925804A (zh) | 診斷半導體晶圓的方法 | |
CN113625149B (zh) | 异常芯片检测方法与异常芯片检测系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090805 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120214 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150224 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |