[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN117878025B - 一种自动卡控晶圆图谱上缺陷芯片的方法 - Google Patents

一种自动卡控晶圆图谱上缺陷芯片的方法 Download PDF

Info

Publication number
CN117878025B
CN117878025B CN202410268468.2A CN202410268468A CN117878025B CN 117878025 B CN117878025 B CN 117878025B CN 202410268468 A CN202410268468 A CN 202410268468A CN 117878025 B CN117878025 B CN 117878025B
Authority
CN
China
Prior art keywords
defect
chips
chip
categories
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202410268468.2A
Other languages
English (en)
Other versions
CN117878025A (zh
Inventor
段福来
孟乐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Silicon Integrity Semiconductor Technology Co Ltd
Original Assignee
Jiangsu Silicon Integrity Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Silicon Integrity Semiconductor Technology Co Ltd filed Critical Jiangsu Silicon Integrity Semiconductor Technology Co Ltd
Priority to CN202410268468.2A priority Critical patent/CN117878025B/zh
Publication of CN117878025A publication Critical patent/CN117878025A/zh
Application granted granted Critical
Publication of CN117878025B publication Critical patent/CN117878025B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67271—Sorting devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67294—Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种自动卡控晶圆图谱上缺陷芯片的方法，该方法包括在晶圆复判设备中设置缺陷判断系统和图谱流转系统；缺陷判断系统识别待测晶圆图谱中缺陷芯片的位置，如果缺陷芯片的位置位于哪些缺陷类别中，则锁定这些缺陷类别，并标记这些缺陷类别为关键缺陷类别，且操作人员无法将这些关键缺陷类别修改为非缺陷芯片类别；将含有关键缺陷类别的待测晶圆图谱传输给图谱流转系统，对关键缺陷类别进行外扩卡控。本发明能够有效避免人工复判缺陷芯片时出现误判，也通过本发明能够保证缺陷芯片全部复判到位。

Description

一种自动卡控晶圆图谱上缺陷芯片的方法
技术领域
本发明涉及半导体检测技术领域，更具体涉及一种自动卡控晶圆图谱上缺陷芯片的方法。
背景技术
晶圆（Wafer）是一个圆形硅片，其上建立了许多独立的电路，单个独立电路被称为芯片(Die)。在晶圆完成凸块工艺后，需要使用自动表面缺陷检验设备对晶圆的表面进行100%的检验，检验完成后需要人工按照缺陷判别规范进行复判，认为好的判为合格芯片，对应的代码是00，认为有缺陷的判为失效芯片，对应代码是01~99（16进制）。
现有设备检验的原理：第一步是灰阶对比，灰阶差异大的像素会被软件标记，第二步是统计坏的像素是否超过设定的可接受的尺寸和面积，两者满足后会被设备当成缺陷reject。机台判断的限制就是当缺陷的像素灰阶与golden image像素的灰阶差异不大时，或者缺陷尺寸小于机台的检测能力时，机台就无法侦测到缺陷，此时需要指定规则去自动ink。由于设备检验原理的限制，对于某些缺陷会存在检测不全的问题，或者检测出来后被人为的复判成合格芯片，这样就会把有问题的芯片流向客户端，造成质量问题。
因此，亟需提供一种能够自动卡控晶圆图谱上缺陷芯片的方法。
发明内容
为了解决上述问题，本发明提供了自动卡控晶圆图谱上缺陷芯片的方法，该方法能够有效避免人工复判缺陷芯片时出现误判，也通过本发明能够保证缺陷芯片全部复判到位；极大的提高芯片检测的准确性最大可能的保证交期与节约成本。
本发明公开了一种自动卡控晶圆图谱上缺陷芯片的方法，该方法包括以下步骤：
S1、获取待测晶圆图谱，所述图谱记录待测晶圆的表面图像，表面图像中包括缺陷芯片；将所述图谱传输至晶圆复判设备中；
S2、在晶圆复判设备中设置缺陷判断系统和图谱流转系统；
所述缺陷判断系统在建立扫描程序时，设置多个特殊关注区域，每个特殊关注区域对应一缺陷类别；特殊关注区域包括易出现缺陷芯片的位置，缺陷类别记载了缺陷芯片的原因；
所述缺陷判断系统识别待测晶圆图谱中缺陷芯片的位置，如果缺陷芯片的位置位于哪些缺陷类别中，则锁定这些缺陷类别，并标记这些缺陷类别为关键缺陷类别，且操作人员无法将这些关键缺陷类别修改为非缺陷芯片类别；
将含有关键缺陷类别的待测晶圆图谱传输给图谱流转系统，对关键缺陷类别进行外扩卡控，具体外扩卡控规则为：
规则a，标记第一层合围在关键缺陷类别四周的缺陷类别；
或者，
规则b，在图谱流转系统中设定特殊标记程序，所述特殊标记程序中预先设定多种特殊图形；如果关键缺陷类别组成了某种特殊图形，则分别标记第一层合围在各个芯片四周的芯片。
在一些实施方式中，规则a中，
如果关键缺陷类别对应的是独立的一颗芯片，标记第一层合围在该芯片四周的芯片；或者，
如果关键缺陷类别对应的是相邻的两颗芯片，则将两颗芯片看作一个整体，标记第一层合围在两个芯片四周的芯片；或者，
如果关键缺陷类别对应的芯片之间有合格芯片，则分别标记第一层合围在各个芯片四周的芯片。
在一些实施方式中，规则b中，特殊图形包括：关键缺陷类别形成条状分布的连续型缺陷、斜向分布的连续型缺陷、环状分布的连续型缺陷或者间隔合格芯片分布的连续型缺陷。
与现有技术相比，本发明的有益效果是：
一般有关键缺陷的芯片的周围芯片可能也会存在一定的失效风险，需要挑选出来，以保证产出芯片的质量；而本发明通过外扩卡控规则把可能存在风险的芯片都从晶圆图谱上卡控出来，把有关键缺陷失效的芯片四周的芯片都判定为坏的；保证产出的芯片是100%好的。
本发明实现了自动卡控晶圆图谱上缺陷芯片，能够有效避免人工复判缺陷芯片时出现误判，也通过本发明能够保证缺陷芯片全部复判到位；极大的提高芯片检测的准确性最大可能的保证交期与节约成本。
附图说明
图1为本发明中单颗缺陷芯片的自动卡控前后的图谱示意图；
图2为本发明中相邻的两颗缺陷芯片的自动卡控前后的图谱示意图；
图3为本发明中缺陷芯片之间有合格芯片的自动卡控前后的图谱示意图；
图4为本发明中条状分布的连续型缺陷芯片的自动卡控前后的图谱示意图；
图5为本发明中斜向分布的连续型缺陷芯片的自动卡控前后的图谱示意图；
图6为本发明中环状分布的连续型缺陷芯片的自动卡控前后的图谱示意图；
图7为本发明中间隔合格芯片分布的连续型缺陷芯片的自动卡控前后的图谱示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。
实施例1
本实施例公开了一种自动卡控晶圆图谱上缺陷芯片的方法，该方法包括以下步骤：
S1、获取待测晶圆图谱，图谱记录待测晶圆的表面图像，表面图像中包括缺陷芯片；将所述图谱传输至晶圆复判设备中；
S2、在晶圆复判设备中设置缺陷判断系统和图谱流转系统；
缺陷判断系统在建立扫描程序时，设置多个特殊关注区域，每个特殊关注区域对应一缺陷类别；特殊关注区域包括易出现缺陷芯片的位置，缺陷类别记载了缺陷芯片的原因。
根据日常生产经验在芯片的某些特定位置会容易产生某种缺陷，芯片上的一些特定位置出现缺陷必然会影响到产品的质量，把这些特定位置规定为特殊关注区域。
缺陷类别记载了不同的特殊关注区域中出现的缺陷芯片的原因，比如有的芯片的缺陷是“金属残留”，有的芯片的缺陷是“bump缺失”。
缺陷判断系统识别待测晶圆图谱中缺陷芯片的位置，如果缺陷芯片的位置位于哪些缺陷类别中，则锁定这些缺陷类别，并标记这些缺陷类别为关键缺陷类别，且操作人员无法将这些关键缺陷类别修改为非缺陷芯片类别。
在本实施例中，一方面通过缺陷判断系统在源头避免针对缺陷芯片的人为误判。
另一方面通过图谱流转系统实现对缺陷芯片的自动卡控。
将含有关键缺陷类别的待测晶圆图谱传输给图谱流转系统，对关键缺陷类别进行外扩卡控，具体外扩卡控规则为：
规则a，标记第一层合围在关键缺陷类别四周的缺陷类别；
或者，
规则b，在图谱流转系统中设定特殊标记程序，特殊标记程序中预先设定多种特殊图形；如果关键缺陷类别组成了某种特殊图形，则分别标记第一层合围在各个芯片四周的芯片。
具体实施规则a时，如果关键缺陷类别对应的是独立的一颗芯片，标记第一层合围在该芯片四周的芯片；原始图谱和自动卡控后的图谱如图1所示，图1中红色底的02是单颗缺陷芯片，黄色底的02是卡控后的外扩缺陷芯片。
或者，如果关键缺陷类别对应的是相邻的两颗芯片，则将两颗芯片看作一个整体，标记第一层合围在两个芯片四周的芯片；原始图谱和自动卡控后的图谱如图2所示，图2中红色底的02是单颗缺陷芯片，黄色底的02是卡控后的外扩缺陷芯片。
或者，如果关键缺陷类别对应的芯片之间有合格芯片，则分别标记第一层合围在各个芯片四周的芯片。原始图谱和自动卡控后的图谱如图3所示，图3中红色底的02是单颗缺陷芯片，黄色底的02是卡控后的外扩缺陷芯片。
具体实施规则b时，特殊标记程序中预先设定多种特殊图形；如果关键缺陷类别组成了某种特殊图形，则分别标记第一层合围在各个芯片四周的芯片。特殊图形可以是包括：关键缺陷类别形成条状分布的连续型缺陷、斜向分布的连续型缺陷、环状分布的连续型缺陷或者间隔合格芯片分布的连续型缺陷。
关键缺陷类别形成条状分布的连续型缺陷的，原始图谱和自动卡控后的图谱如图4所示，图4中红色底的01是单颗缺陷芯片，黄色底的01是卡控后的外扩缺陷芯片。
关键缺陷类别形成斜向分布的连续型缺陷的，原始图谱和自动卡控后的图谱如图5所示，图5中红色底的01是单颗缺陷芯片，黄色底的01是卡控后的外扩缺陷芯片。
关键缺陷类别形成环状分布的连续型缺陷的，原始图谱和自动卡控后的图谱如图6所示，图6中红色底的01是单颗缺陷芯片，黄色底的01是卡控后的外扩缺陷芯片。
关键缺陷类别形成间隔合格芯片分布的连续型缺陷的，原始图谱和自动卡控后的图谱如图7所示，图7中红色底的01是单颗缺陷芯片，黄色底的01是卡控后的外扩缺陷芯片。
图4-图7中，左边的是原始图谱，右边的是自动卡控后的图谱。
本发明实现了自动卡控晶圆图谱上缺陷芯片，能够有效避免人工复判缺陷芯片时出现误判，也通过本发明能够保证缺陷芯片全部复判到位；极大的提高芯片检测的准确性最大可能的保证交期与节约成本。
以上所述的仅是本发明的一些实施方式，应当指出，对于本领域的普通技术人员来说，在不脱离本发明的创造构思的前提下，还可以做出其它变形和改进，这些都属于本发明的保护范围。

Claims (1)

1.一种自动卡控晶圆图谱上缺陷芯片的方法，其特征在于，所述方法包括以下步骤：
S1、获取待测晶圆图谱，所述图谱记录待测晶圆的表面图像，表面图像中包括缺陷芯片；将所述图谱传输至晶圆复判设备中；
S2、在晶圆复判设备中设置缺陷判断系统和图谱流转系统；
所述缺陷判断系统在建立扫描程序时，设置多个特殊关注区域，每个特殊关注区域对应一缺陷类别；所述特殊关注区域包括易出现缺陷芯片的位置，所述缺陷类别记载了缺陷芯片的原因；
所述缺陷判断系统识别待测晶圆图谱中缺陷芯片的位置，如果缺陷芯片的位置位于哪些缺陷类别中，则锁定这些缺陷类别，并标记这些缺陷类别为关键缺陷类别，且操作人员无法将这些关键缺陷类别修改为非缺陷芯片类别；通过缺陷判断系统在源头避免针对缺陷芯片的人为误判；
将含有关键缺陷类别的待测晶圆图谱传输给图谱流转系统，对关键缺陷类别进行外扩卡控，通过外扩卡控规则把可能存在风险的芯片都从晶圆图谱上卡控出来，把有关键缺陷失效的芯片四周的芯片都判定为坏的；保证产出的芯片是100%好的；
具体外扩卡控规则为：
规则a，标记第一层合围在关键缺陷类别四周的缺陷类别；
如果关键缺陷类别对应的是独立的一颗芯片，标记第一层合围在该芯片四周的芯片；或者，
如果关键缺陷类别对应的是相邻的两颗芯片，则将两颗芯片看作一个整体，标记第一层合围在两个芯片四周的芯片；或者，
如果关键缺陷类别对应的芯片之间有合格芯片，则分别标记第一层合围在各个芯片四周的芯片；
或者，
规则b，在图谱流转系统中设定特殊标记程序，所述特殊标记程序中预先设定多种特殊图形；如果关键缺陷类别组成了某种特殊图形，则分别标记第一层合围在各个芯片四周的芯片；
特殊图形包括：关键缺陷类别形成条状分布的连续型缺陷、斜向分布的连续型缺陷、环状分布的连续型缺陷或者间隔合格芯片分布的连续型缺陷。
CN202410268468.2A 2024-03-11 2024-03-11 一种自动卡控晶圆图谱上缺陷芯片的方法 Active CN117878025B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410268468.2A CN117878025B (zh) 2024-03-11 2024-03-11 一种自动卡控晶圆图谱上缺陷芯片的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410268468.2A CN117878025B (zh) 2024-03-11 2024-03-11 一种自动卡控晶圆图谱上缺陷芯片的方法

Publications (2)

Publication Number Publication Date
CN117878025A CN117878025A (zh) 2024-04-12
CN117878025B true CN117878025B (zh) 2024-05-28

Family

ID=90579641

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410268468.2A Active CN117878025B (zh) 2024-03-11 2024-03-11 一种自动卡控晶圆图谱上缺陷芯片的方法

Country Status (1)

Country Link
CN (1) CN117878025B (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243794A (ja) * 1999-02-24 2000-09-08 Toshiba Corp 半導体ウエハの解析方法
US6151695A (en) * 1998-02-13 2000-11-21 Mitsubishi Denki Kabushiki Kaisha Test method of chips in a semiconductor wafer employing a test algorithm
CN1677636A (zh) * 2004-03-29 2005-10-05 力晶半导体股份有限公司 缺陷原因分析的方法
JP2006352173A (ja) * 2001-04-10 2006-12-28 Hitachi Ltd 欠陥データ解析方法およびその装置
JP2007188968A (ja) * 2006-01-11 2007-07-26 Fujifilm Corp ウエーハマップデータの解析方法および解析プログラム
JP2009071230A (ja) * 2007-09-18 2009-04-02 Elpida Memory Inc 欠陥分布解析システム、方法およびプログラム
WO2018008512A1 (ja) * 2016-07-05 2018-01-11 キヤノンマシナリー株式会社 欠陥検出装置、欠陥検出方法、ウェハ、半導体チップ、半導体装置、ダイボンダ、ボンディング方法、半導体製造方法、および半導体装置製造方法
CN111912379A (zh) * 2020-07-24 2020-11-10 福建晶安光电有限公司 晶圆被加工面加工质量及切割表面切割质量的检验方法
CN114565558A (zh) * 2022-01-18 2022-05-31 合肥图迅电子科技有限公司 一种cmos芯片表面缺陷检测方法及系统
CN115953388A (zh) * 2023-02-08 2023-04-11 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 芯片缺陷检测方法、装置、设备、存储介质和程序产品
CN116223519A (zh) * 2022-12-09 2023-06-06 视睿（杭州）信息科技有限公司 晶圆检测设备、检测方法、系统及可读存储介质
CN117046735A (zh) * 2023-10-12 2023-11-14 江苏芯德半导体科技有限公司 一种晶圆中多种芯片的图谱合并、分发方法及系统
CN117054445A (zh) * 2023-08-11 2023-11-14 匠岭科技(上海)有限公司 晶圆缺陷检测的方法、系统、装置及其计算机程序产品

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6408219B2 (en) * 1998-05-11 2002-06-18 Applied Materials, Inc. FAB yield enhancement system
KR100389135B1 (ko) * 2001-02-20 2003-06-25 삼성전자주식회사 웨이퍼 디펙트 소스의 성분별 불량칩수 표시 방법
JP4931710B2 (ja) * 2007-06-29 2012-05-16 株式会社リコー ウエハにおける良品チップ分類方法、それを用いたチップ品質判定方法、ならびにチップ分類プログラム、チップ品質判定プログラム、マーキング機構及び半導体装置の製造方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6151695A (en) * 1998-02-13 2000-11-21 Mitsubishi Denki Kabushiki Kaisha Test method of chips in a semiconductor wafer employing a test algorithm
JP2000243794A (ja) * 1999-02-24 2000-09-08 Toshiba Corp 半導体ウエハの解析方法
JP2006352173A (ja) * 2001-04-10 2006-12-28 Hitachi Ltd 欠陥データ解析方法およびその装置
CN1677636A (zh) * 2004-03-29 2005-10-05 力晶半导体股份有限公司 缺陷原因分析的方法
JP2007188968A (ja) * 2006-01-11 2007-07-26 Fujifilm Corp ウエーハマップデータの解析方法および解析プログラム
JP2009071230A (ja) * 2007-09-18 2009-04-02 Elpida Memory Inc 欠陥分布解析システム、方法およびプログラム
WO2018008512A1 (ja) * 2016-07-05 2018-01-11 キヤノンマシナリー株式会社 欠陥検出装置、欠陥検出方法、ウェハ、半導体チップ、半導体装置、ダイボンダ、ボンディング方法、半導体製造方法、および半導体装置製造方法
CN111912379A (zh) * 2020-07-24 2020-11-10 福建晶安光电有限公司 晶圆被加工面加工质量及切割表面切割质量的检验方法
CN114565558A (zh) * 2022-01-18 2022-05-31 合肥图迅电子科技有限公司 一种cmos芯片表面缺陷检测方法及系统
CN116223519A (zh) * 2022-12-09 2023-06-06 视睿（杭州）信息科技有限公司 晶圆检测设备、检测方法、系统及可读存储介质
CN115953388A (zh) * 2023-02-08 2023-04-11 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 芯片缺陷检测方法、装置、设备、存储介质和程序产品
CN117054445A (zh) * 2023-08-11 2023-11-14 匠岭科技(上海)有限公司 晶圆缺陷检测的方法、系统、装置及其计算机程序产品
CN117046735A (zh) * 2023-10-12 2023-11-14 江苏芯德半导体科技有限公司 一种晶圆中多种芯片的图谱合并、分发方法及系统

Also Published As

Publication number Publication date
CN117878025A (zh) 2024-04-12

Similar Documents

Publication Publication Date Title
US8089058B2 (en) Method for establishing a wafer testing recipe
US6757621B2 (en) Process management system
US6766208B2 (en) Automatic production quality control method and system
JP2012049503A (ja) 半導体装置の検査装置及び半導体装置の検査方法
CN110739240A (zh) 基板检查方法和基板检查装置
CN111554588B (zh) 晶圆缺陷监控系统及其监控方法
JP3907874B2 (ja) 欠陥検査方法
US20020085746A1 (en) Semiconductor wafer on which recognition marks are formed and method for sawing the wafer using the recognition marks
CN117878025B (zh) 一种自动卡控晶圆图谱上缺陷芯片的方法
CN112330590B (zh) 晶圆缺陷的验证方法
CN108039326B (zh) 根据电路设计图形设置扫描阈值的方法
CN110515966B (zh) 缺陷扫描机台间高匹配度扫描程式的快速建立方法
KR20010039251A (ko) 정상패턴과 칩의 패턴을 비교하므로써 레티클 패턴의 결함을 검사하는 방법
CN107221507B (zh) 一种自适应定义缺陷扫描方程式扫描区域的方法
CN113643995B (zh) 一种检测方法和装置
JP4866263B2 (ja) 電子デバイスの品質管理方法および電子デバイスの品質管理システム
CN114354491A (zh) 一种基于机器视觉的dcb陶瓷基板缺陷检测方法
CN116230576B (zh) 快速建立暗场缺陷扫描检测体系的方法
WO2024190191A1 (ja) 画像処理方法
KR100472776B1 (ko) 반도체 장치의 웨이퍼 결함 검사 방법
CN113916903B (zh) 缺陷检测方法及系统
US20240112323A1 (en) Method for detecting defects on wafers, system for detecting defects on wafers
CN118587150A (zh) 一种晶圆缺陷检测方法
KR20100062528A (ko) 에피택셜 웨이퍼의 에피 적층결함 검출방법
KR0165319B1 (ko) 포토리소그래피 공정에서의 공정 마진 평가 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 210000 No. 8, Linchun Road, Pukou Economic Development Zone, Pukou District, Nanjing, Jiangsu Province

Patentee after: Jiangsu Xinde Semiconductor Technology Co.,Ltd.

Country or region after: China

Address before: 210000 No. 8, Linchun Road, Pukou Economic Development Zone, Pukou District, Nanjing, Jiangsu Province

Patentee before: Jiangsu Xinde Semiconductor Technology Co.,Ltd.

Country or region before: China