[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4926346B2 - Light emitting device - Google Patents

Light emitting device Download PDF

Info

Publication number
JP4926346B2
JP4926346B2 JP2001244358A JP2001244358A JP4926346B2 JP 4926346 B2 JP4926346 B2 JP 4926346B2 JP 2001244358 A JP2001244358 A JP 2001244358A JP 2001244358 A JP2001244358 A JP 2001244358A JP 4926346 B2 JP4926346 B2 JP 4926346B2
Authority
JP
Japan
Prior art keywords
tft
tfts
light emitting
line
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001244358A
Other languages
Japanese (ja)
Other versions
JP2003058107A5 (en
JP2003058107A (en
Inventor
和隆 犬飼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001244358A priority Critical patent/JP4926346B2/en
Publication of JP2003058107A publication Critical patent/JP2003058107A/en
Publication of JP2003058107A5 publication Critical patent/JP2003058107A5/ja
Application granted granted Critical
Publication of JP4926346B2 publication Critical patent/JP4926346B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Control Of El Displays (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、基板上に形成された有機発光素子（ＯＬＥＤ：Organic Light Emitting Diode）を、該基板とカバー材の間に封入したＯＬＥＤパネルに関する。また、該ＯＬＥＤパネルにコントローラを含むＩＣ等を実装した、ＯＬＥＤモジュールに関する。なお本明細書において、ＯＬＥＤパネル及びＯＬＥＤモジュールを共に発光装置と総称する。本発明はさらに、該発光装置の駆動方法及び該発光装置を用いた電子機器に関する。
【０００２】
【従来の技術】
ＯＬＥＤは自ら発光するため視認性が高く、液晶表示装置（ＬＣＤ）で必要なバックライトが要らず薄型化に最適であると共に、視野角にも制限が無い。そのため、近年ＯＬＥＤを用いた発光装置は、ＣＲＴやＬＣＤに代わる表示装置として注目されている。発光装置は有機ＥＬディスプレイ（ＯＥＬＤ：Organic EL Display）又は有機ライトエミッティングダイオードとも呼ばれている。
【０００３】
ＯＬＥＤは、電場を加えることで発生するルミネッセンス（Electroluminescence）が得られる有機化合物（有機発光材料）を含む層（以下、有機発光層と記す）と、陽極層と、陰極層とを有している。有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とがあるが、本発明の発光装置は、上述した発光のうちの、いずれか一方の発光を用いていても良いし、または両方の発光を用いていても良い。
【０００４】
なお、本明細書では、ＯＬＥＤの陽極と陰極の間に設けられた全ての層を有機発光層と定義する。有機発光層には具体的に、発光層、正孔注入層、電子注入層、正孔輸送層、電子輸送層等が含まれる。基本的にＯＬＥＤは、陽極／発光層／陰極が順に積層された構造を有しており、この構造に加えて、陽極／正孔注入層／発光層／陰極や、陽極／正孔注入層／発光層／電子輸送層／陰極等の順に積層した構造を有していることもある。
【０００５】
ところで、発光装置の駆動方法の１つに、アナログ方式の駆動方法（アナログ駆動法）がある。以下、発光装置のアナログ駆動法について説明する。
【０００６】
図１８に、一般的な発光装置の画素部１８００の構造を示す。画素部１８００は走査線Ｇ１〜Ｇｙと、電源線Ｖ１〜Ｖｘと、信号線Ｓ１〜Ｓｘとを有している。走査線Ｇ１〜Ｇｙは、各画素が有するスイッチング用ＴＦＴ１８０１のゲート電極にそれぞれ接続されている。また各画素の有するスイッチング用ＴＦＴ１８０１のソース領域とドレイン領域は、一方が信号線Ｓ１〜Ｓｘのいずれか１つに、もう一方が各画素が有する駆動用ＴＦＴ１８０４のゲート電極及び各画素が有するコンデンサ１８０８にそれぞれ接続されている。
【０００７】
なお、本明細書において接続とは、特に記載のない限り電気的な接続を意味する。
【０００８】
各画素が有する駆動用ＴＦＴ１８０４のソース領域は電源線Ｖ１〜Ｖｘのいずれか１つに接続されており、ドレイン領域はＯＬＥＤ１８０６の画素電極に接続されている。電源線Ｖ１〜Ｖｘは、各画素が有するコンデンサ１８０８に接続されている。
【０００９】
ＯＬＥＤ１８０６は陽極と、陰極と、陽極と陰極の間に設けられた有機発光層とを有する。ＯＬＥＤ１８０６の陽極が駆動用ＴＦＴ１８０４のソース領域またはドレイン領域と接続している場合、ＯＬＥＤ１８０６の陽極が画素電極となる。逆にＯＬＥＤ１８０６の陰極が駆動用ＴＦＴ１８０４のソース領域またはドレイン領域と接続している場合、ＯＬＥＤ１８０６の陰極が画素電極となる。本明細書では、陽極を画素電極として用いる場合は陰極を対向電極と呼び、陰極を画素電極として用いる場合は陽極を対向電極と呼ぶ。
【００１０】
画素電極の電圧と対向電極の電圧の電圧差が、ＯＬＥＤ駆動電圧として有機発光層にかかる。なお、本明細書において電圧とは、特に記載のない限りグラウンドとの電位差を意味する。
【００１１】
図１８で示した発光装置を、アナログ駆動法で駆動させたときの各画素の動作について説明する。
【００１２】
まず電源線Ｖ１〜Ｖｘの電圧は一定の高さに保たれている。そして対向電極の電圧も一定の高さに保たれている。電源線Ｖ１〜Ｖｘの電圧と対向電極の電圧は、電源線Ｖ１〜Ｖｘの電圧がＯＬＥＤの画素電極に与えられたときに、ＯＬＥＤが発光する程度に電源電圧との間に電圧差を有している。
【００１３】
走査線駆動回路によって走査線Ｇ１〜Ｇｙが順に選択される。本明細書において走査線が選択されるとは、該走査線にゲート電極が接続された薄膜トランジスタが全てオンの状態になることを意味する。よって、各走査線にゲート電極が接続されているスイッチング用ＴＦＴ１８０１が順にオンになる。
【００１４】
そして、信号線Ｓ１〜Ｓｘに順にアナログのビデオ信号が入力される。信号線Ｓ１〜Ｓｘに入力されたアナログのビデオ信号は、スイッチング用ＴＦＴ１８０１を介して駆動用ＴＦＴ１８０４のゲート電極に入力される。
【００１５】
駆動用ＴＦＴ１８０４のチャネル形成領域を流れる電流の量は、駆動用ＴＦＴ１８０４のゲート電極に入力される信号の電圧によって制御される。よって、ＯＬＥＤ１８０６の画素電極にかかる電圧は、駆動用ＴＦＴ１８０４のゲート電極に入力されたアナログのビデオ信号の電圧によって決まる。よって、ＯＬＥＤ１８０６はアナログのビデオ信号の電圧に制御されて発光する。
【００１６】
全ての画素において上述した動作が行われることで、１つの画像が形成される。なお、アナログのビデオ信号によって全ての画素のＯＬＥＤの発光量が制御されるまでの期間を１フレーム期間と呼ぶ。
【００１７】
以上のように、アナログのビデオ信号によってＯＬＥＤの発光量が制御され、その発光量の制御によって階調表示がなされる。
【００１８】
【発明が解決しようとする課題】
上述したアナログ駆動法において、ＯＬＥＤに供給される電流量が駆動用ＴＦＴのゲート電圧によって制御される様子を図１９（Ａ）、（Ｂ）を用いて詳しく説明する。
【００１９】
図１９（Ａ）は、ゲート／ソース間の電圧（ゲート電圧）ＶGSを変化させたときの、駆動用ＴＦＴのソース／ドレイン間電圧ＶDSと、ドレイン電流ＩDSの関係を示すグラフである。このグラフにより任意のゲート電圧に対して流れる電流量を知ることができる。
【００２０】
アナログ駆動法において階調表示を行う場合、駆動用ＴＦＴは飽和領域を用いて駆動する。飽和領域は、しきい値電圧をＶTHとすると、｜ＶGS−ＶTH｜＜｜ＶDS｜を満たすようなゲート電圧である領域を指す。この領域を使ってゲート電圧による電流制御を行う。
【００２１】
スイッチング用ＴＦＴがオンとなって画素内に入力されたアナログのビデオ信号の電圧は、駆動用ＴＦＴのゲート電圧となる。このとき、図１９（Ａ）（Ｂ）に示した特性に従って、ゲート電圧に対するドレイン電流が１対１で決まる。即ち、駆動用ＴＦＴのゲート電極に入力されるアナログのビデオ信号の電圧に対応して、ドレイン領域の電圧が定まり、所定のドレイン電流がＯＬＥＤに流れ、その電流量に対応した発光量で前記ＯＬＥＤが発光する。
【００２２】
以上のように、ビデオ信号によってＯＬＥＤの発光量が制御され、その発光量の制御によって階調表示がなされる。
【００２３】
しかしながら、上記アナログ駆動法はＴＦＴの特性のバラツキに非常に弱いという欠点がある。また図１９（Ｂ）に、閾値電圧ＶTHを変化させたときの、ゲート電圧ＶGSと、ドレイン電流ＩDSの関係を示すグラフである。仮に各画素の駆動用ＴＦＴに等しいゲート電圧がかかったとしても、駆動用ＴＦＴの特性にバラツキがあれば、同じドレイン電流を出力することはできない。なお、図１９（Ｂ）では、閾値電圧ＶTHを変化させたときのＩDS−ＶGS特性を示すグラフであるが、閾値電圧の他に、移動度やゲート容量などにバラツキがある場合も、出力されるドレイン電流の値は異なってくる。
【００２４】
さらに、図１９（Ａ）、（Ｂ）からも明らかなように、特性が僅かでもずれれば、等しいゲート電圧がかかっても出力される電流量は大きく異なるといった事態が生じうる。こうなってしまうと、僅かな特性のバラツキによって、同じ電圧の信号を入力してもＯＬＥＤの発光量が隣接画素で大きく異なってしまう。
【００２５】
このように、アナログ駆動法は駆動用ＴＦＴの特性バラツキに対して極めて敏感であり、その点が従来のアクティブマトリクス型の発光装置の階調表示における障害となっていた。
【００２６】
また、図１８に示した画素を用いた従来のアナログ駆動では、各画素毎に次に書き換えられるまでずっと画像が表示されつづけるという、いわゆるホールド型表示となり、動画がぼける（滑らかな動きにならない）という問題もあった。
【００２７】
本発明は上記問題点を鑑みてなされたものであり、鮮明な階調表示の可能なアクティブマトリクス型の発光装置を提供することを課題とする。そして、そのようなアクティブマトリクス型発光装置を表示装置として具備する高性能な電子機器を提供することを課題とする。
【００２８】
【課題を解決するための手段】
本発明者は、駆動用ＴＦＴの特性のばらつきを大幅に軽減すると同時に、動画がぼけるのを防止するために、ビデオ信号を画素に書き込むためのスイッチング用ＴＦＴと、書き込まれたビデオ信号の電圧に基づいて電流をＯＬＥＤに流す複数の駆動用ＴＦＴと、画素に書き込まれたビデオ信号を消去するためのＴＦＴ（以下、消去用ＴＦＴと呼ぶ）とを各画素に設けた。さらに、複数の駆動用ＴＦＴは、直列に接続された複数の駆動用ＴＦＴが、複数並列に接続されている。そして、全ての駆動用ＴＦＴはゲート電極が互いに接続されている。以下、本明細書では、各画素に設けられた複数の駆動用ＴＦＴを、駆動用ＴＦＴ群と総称する。
【００２９】
各画素に上述した駆動用ＴＦＴ群を設けることで、本発明では、駆動用ＴＦＴのＩDS−ＶGS特性に多少のばらつきがあっても、同じ電圧の信号を入力したときにＯＬＥＤの発光量が隣接画素で大きく異なってしまうという事態を避けることが可能になる。
【００３０】
【発明の実施の形態】
以下に、本発明の発光装置の構造と、その駆動方法を２つ例を挙げて説明する。１つはデジタルビデオ信号を用いる方式であり、もう１つはアナログビデオ信号を用いる方式である。
（実施の形態１）
まず、ｎビットのデジタルビデオ信号により２n階調の表示を行う場合について説明する。
【００３１】
図１は本発明の駆動方法を用いる発光装置のブロック図であり、１００は画素部、１０２は信号線駆動回路、１０３は第１走査線駆動回路、１０４は第２走査線駆動回路である。
【００３２】
図示しないが、画素部１００は信号線Ｓ１〜Ｓｘと、第１走査線Ｇａ１〜Ｇａｙと、第２走査線Ｇｅ１〜Ｇｅｙと、電源線Ｖ１〜Ｖｘとを有している。
【００３３】
信号線、第１走査線、第２走査線、電源線を、それぞれ１つずつ有する領域が画素１０１である。画素部１００には、マトリクス状に複数の画素１０１が設けられている。
【００３４】
なお図１では信号線駆動回路１０２と第１走査線駆動回路１０３と第２走査線駆動回路１０４が、画素部１００と同じ基板上に形成されているが、本発明はこの構成に限定されない。信号線駆動回路１０２、第１走査線駆動回路１０３、第２走査線駆動回路１０４が、画素部１００と異なる基板上に形成され、ＦＰＣ等のコネクターを介して、画素部１００と接続されていても良い。また、図１では信号線駆動回路１０２と第１走査線駆動回路１０３と第２走査線駆動回路１０４は１つずつ設けられているが、本発明はこの構成に限定されない。信号線駆動回路１０２と第１走査線駆動回路１０３と第２走査線駆動回路１０４の数は設計者が任意に設定することができる。
【００３５】
図２に本発明の画素の構成を示す。図２に示す画素１０１は、信号線Ｓｉ（Ｓ１〜Ｓｘのうちの１つ）、第１走査線Ｇａｊ（Ｇａ１〜Ｇａｙのうちの１つ）、第２走査線Ｇｅｊ（Ｇｅ１〜Ｇｅｙのうちの１つ）及び電源線Ｖｉ（Ｖ１〜Ｖｘのうちの１つ）を有している。
【００３６】
なお信号線と電源線の数は必ずしも同じであるとは限らない。また、第１走査線と、第２走査線の数は必ずしも同じであるとは限らない。またこれらの配線を必ず全て有していなくとも良く、これらの配線の他に、別の異なる配線が設けられていても良い。
【００３７】
画素１０１は、スイッチング用ＴＦＴ１０７、消去用ＴＦＴ１０９、ＯＬＥＤ１１０、コンデンサ１１２を有している。さらに画素１０１は、複数の駆動用ＴＦＴを含んでいる駆動用ＴＦＴ群１０８を有している。
【００３８】
本発明の発光装置では、駆動用ＴＦＴ群１０８はｓ×ｔ個の駆動用ＴＦＴを有している。図２ではｓ＝ｔ＝２の場合の駆動用ＴＦＴ群１０８について示している。ｓ×ｔ個の駆動用ＴＦＴは、電源線ＶｉとＯＬＥＤ１１０の間においてｓ個ずつ直列に接続されている。つまり、電源線ＶｉとＯＬＥＤ１１０の間に、直列に接続されたｓ個のチャネル形成領域が、ｔ個分並列に接続されている。そして、全ての駆動用ＴＦＴはゲート電極が互いに接続されている。
【００３９】
なお、ｓとｔの値は共に２以上であれば、設計者が任意に設定することができる。
【００４０】
スイッチング用ＴＦＴ１０７のゲート電極は、第１走査線Ｇａｊに接続されている。スイッチング用ＴＦＴ１０７のソース領域とドレイン領域は、一方が信号線Ｓｉに接続されており、もう一方が駆動用ＴＦＴ群１０８が有する全ての駆動用ＴＦＴのゲート電極に接続されている。
【００４１】
なお本明細書では、ｎチャネル型トランジスタのソース領域に与えられる電圧は、ドレイン領域に与えられる電圧よりも低いものとする。また、ｐチャネル型トランジスタのソース領域に与えられる電圧は、ドレイン領域に与えられる電圧よりも高いものとする。
【００４２】
コンデンサ１１２は、電源線Ｖｉと、駆動用ＴＦＴ群１０８が有する全ての駆動用ＴＦＴのゲート電極との間に形成されている。スイッチング用ＴＦＴ１０７が非選択状態（オフの状態）にある時、駆動用ＴＦＴ群１０８群が有する全ての駆動用ＴＦＴのゲート電圧を保持するために設けられている。なお本実施の形態ではコンデンサ１１２を設ける構成を示したが、本発明はこの構成に限定されず、コンデンサ１１２を設けない構成にしても良い。本発明の発光装置は、駆動用ＴＦＴが２×２以上設けられているため、駆動用ＴＦＴ群のゲート電極と活性層の間に形成される容量（ゲート容量）が、駆動用ＴＦＴが１つの場合比べて大きく、ゲート容量によりゲート電圧を保持することは十分可能である。
【００４３】
消去用ＴＦＴ１０９のゲート電極は、第２走査線Ｇｅｊに接続されている。また消去用ＴＦＴ１０９のソース領域とドレイン領域は、一方は電源線Ｖｉに、もう一方は、駆動用ＴＦＴ群１０８の全ての駆動用ＴＦＴのゲート電極に接続されている。
【００４４】
ＯＬＥＤ１１０は陽極と陰極と、陽極と陰極の間に設けられた有機発光層とからなる。
【００４５】
ＯＬＥＤ１１０の対向電極には、画素部１０１を有する基板の外部に設けられた電源から、所定の電圧が与えらる。また電源線Ｖ１〜Ｖｘには、画素部１０１を有する基板の外部に設けられた電源から、所定の電圧が与えらる。そして対向電極と電源線の電圧差は、電源線の電圧が画素電極に与えられたときにＯＬＥＤが発光する程度の大きさに保たれている。
【００４６】
なお図１及び図２ではモノクロの画像を表示する発光装置の構成を示しているが、本発明はカラーの画像を表示する発光装置であっても良い。その場合、電源線Ｖ１〜Ｖｘの電圧の高さを全て同じに保たなくても良く、対応する色毎に変えるようにしても良い。
【００４７】
現在の典型的な発光装置は、画素部の面積あたりの発光量が２００ｃｄ／ｍ2の場合、画素部の面積あたりの電流が数ｍＡ／ｃｍ2程度必要となる。そのため画素部のサイズが大きくなると、ＩＣ等に設けられた電源から電源線に与えられる電圧のオンオフをスイッチで制御することが難しくなる。本発明においては、電源線と対向電極の間の電圧差は常に一定に保たれており、ＩＣに設けられた電源から与えられる電圧をスイッチで制御する必要がないので、より大きな画面サイズのパネルの実現に有用である。
【００４８】
スイッチング用ＴＦＴ１０７、駆動用ＴＦＴ群１０８、消去用ＴＦＴ１０９は、ｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでもどちらでも用いることができる。ただし、駆動用ＴＦＴ群１０８が有する全ての駆動用ＴＦＴは同じ極性を有している。そして、陽極を画素電極として用い、陰極を対向電極として用いる場合、全ての駆動用ＴＦＴはｐチャネル型トランジスタであるのが望ましい。逆に、陽極を対向電極として用い、陰極を画素電極として用いる場合、全ての駆動用ＴＦＴはｎチャネル型トランジスタであるのが望ましい。
【００４９】
またスイッチング用ＴＦＴ１０７、消去用ＴＦＴ１０９は、シングルゲート構造ではなく、マルチゲート構造（直列に接続された二つ以上のチャネル形成領域を有する活性層を含む構造）を有していても良い。
【００５０】
次に図１、図２で示した本発明の発光装置の駆動方法について説明する。
【００５１】
本発明の発光装置の駆動は、書き込み期間Ｔａと、表示期間Ｔｒと、非表示期間Ｔｄとに分けて説明することができる。書き込み期間Ｔａと、表示期間Ｔｒと、非表示期間Ｔｄとが出現するタイミングは、各ラインの画素ごとに時間差を有している。
【００５２】
図４に、書き込み期間Ｔａと、表示期間Ｔｒと、非表示期間Ｔｄとが出現するタイミングを示す。横軸は時間を示しており、縦軸は画素が有する第１走査線及び第２走査線の位置を示している。ただし、書き込み期間Ｔａは短いので、図を見やすくするために、各ビットに対応する書き込み期間Ｔａ１〜Ｔａｎの開始されるタイミングを矢印で示した。また、対応するビットごとに、１ライン目の画素の書き込み期間が開始されてから、ｙライン目の画素の書き込み期間が終了するまでの期間をΣＴａ１〜ΣＴａｎとして示す。
【００５３】
まず、１ライン目の画素において書き込み期間Ｔａ１が開始される。書き込み期間Ｔａ１が開始されると、第１走査線駆動回路１０３によって１ライン目の第１走査線Ｇａ１が選択され、１ライン目の画素のスイッチング用ＴＦＴ１０７が全てオンになる。なおこのとき、１ライン目の第２走査線Ｇｅ１は選択されていないので、消去用ＴＦＴ１０９はオフの状態になっている。
【００５４】
図３（Ａ）に、書き込み期間Ｔａにおける各画素の回路素子の接続を簡単に示す。
【００５５】
そして、信号線Ｓ１〜Ｓｘに１ビット目のデジタルのビデオ信号（以下、デジタルビデオ信号と呼ぶ）が入力され、デジタルのビデオ信号の電圧が駆動用ＴＦＴ群１０８の全ての駆動用ＴＦＴのゲート電極に与えられる。
【００５６】
なお本明細書において、ビデオ信号の電圧がスイッチング用ＴＦＴ１０７を介して駆動用ＴＦＴ群１０８のゲート電極に与えられることを、画素にビデオ信号が入力されるとする。
【００５７】
デジタルビデオ信号は「０」または「１」の情報を有しており、「０」と「１」のデジタルビデオ信号は、一方がＨｉ、一方がＬｏの電圧を有する信号である。デジタルビデオ信号が有する電圧に従って、駆動用ＴＦＴ群１０８が有する全ての駆動用ＴＦＴがオンになるかオフになるかが選択される。
【００５８】
駆動用ＴＦＴ群１０８がオフのとき、言い換えると駆動用ＴＦＴ群１０８が有する全ての駆動用ＴＦＴがオフのとき、画素電極に電源線の電圧が与えられないので、ＯＬＥＤ１１０は発光しない。
【００５９】
駆動用ＴＦＴ群１０８がオンのとき、言い換えると駆動用ＴＦＴ群１０８が有する全ての駆動用ＴＦＴがオンのとき、画素電極に電源線の電圧が与えられ、ＯＬＥＤ１１０は発光する。
【００６０】
このように、１ライン目の画素にデジタルビデオ信号が入力されると同時に、ＯＬＥＤ１１０が発光、または非発光の状態になり、１ライン目の画素は表示を行う。
【００６１】
そして１ライン目の画素において書き込み期間が終了し、２ライン目の画素において書き込み期間Ｔａ１が開始される。２ライン目の画素において書き込み期間Ｔａ１が開始されると、第１走査線Ｇａ２が選択される。そして、１ライン目の画素と同様に１ビット目のデジタルビデオ信号が２ライン目の画素に入力され、２ライン目の画素が表示を行う。
【００６２】
そして、２ライン目の画素において書き込み期間Ｔａ１が終了すると、同様に３ライン目以降の画素においても順に書き込み期間Ｔａ１が開始され、第１走査線Ｇａ３〜Ｇａｙが順に選択される。そして各ラインの画素に１ビット目のデジタルビデオ信号が入力され、各ラインの画素が表示を行う。
【００６３】
一方、１ライン目の画素において書き込み期間Ｔａ１が終了すると、次に表示期間Ｔｒ１が開始される。
【００６４】
図３（Ｂ）に、表示期間Ｔｒにおける各画素の回路素子の接続を簡単に示す。
【００６５】
表示期間Ｔｒ１では、第１走査線Ｇａ１及び第２走査線Ｇｅ１が非選択の状態にあるので、書き込み期間において駆動用ＴＦＴ群１０８のゲート電極に与えられた電圧が保持されている。そのため、書き込み期間Ｔａ１において駆動用ＴＦＴ群１０８がオンになった場合、表示期間Ｔｒ１においても駆動用ＴＦＴ群１０８はオンのままであり、ＯＬＥＤ１１０は発光しつづける。逆に、書き込み期間Ｔａ１において駆動用ＴＦＴ群１０８がオフになった場合、表示期間Ｔｒ１においても駆動用ＴＦＴ群１０８はオフのままであり、ＯＬＥＤ１１０は非発光の状態のままである。
【００６６】
次に、２ライン目の画素において書き込み期間Ｔａ１が終了すると、表示期間Ｔｒ１が開始され、１ライン目の画素と同様に２ライン目の画素においても、書き込み期間Ｔａ１において画素に入力されたデジタルビデオ信号の電圧に従って、画素の表示が維持される。
【００６７】
そして、３ライン目以降の画素においても順に表示期間Ｔｒ１が開始される。そして、１ライン目の画素と同様に、各ラインの画素においても、書き込み期間Ｔａ１において画素に入力されたデジタルビデオ信号の電圧に従って、画素の表示が維持される。
【００６８】
一方、全てのラインの画素において表示期間Ｔｒ１が開始される前に、１ライン目の画素において表示期間Ｔｒ１が終了し、非表示期間Ｔｄ１が開始される。
【００６９】
非表示期間Ｔｄ１が開始されると、１ライン目の第２走査線Ｇｅ１が選択され、１ライン目の画素の消去用ＴＦＴ１０９がオンになる。なお、非表示期間Ｔｄ１においては第１走査線Ｇａ１は非選択の状態のままである。
【００７０】
図３（Ｃ）に、非表示期間Ｔｄにおける各画素の回路素子の接続を簡単に示す。
【００７１】
消去用ＴＦＴ１０９がオンになると、駆動用ＴＦＴ群１０８のゲート電極に電源線の電圧が与えられる。そのため、駆動用ＴＦＴ群１０８のうち、電源線の電圧がソース領域に与えられている駆動用ＴＦＴのゲート電圧が０に近くなり、該駆動用ＴＦＴ１０８はオフになる。従って、ＯＬＥＤ１１０の画素電極に電源線の電圧が与えられなくなり、ＯＬＥＤ１１０は発光しない。
【００７２】
次に、２ライン目以降の画素においても順に非表示期間Ｔｄ１が出現し、各画素のＯＬＥＤ１１０が発光しなくなる。
【００７３】
次に、１ライン目の画素において書き込み期間Ｔａ２が開始され、第１走査線Ｇａ１が選択される。そして、１ライン目の画素に２ビット目のデジタルビデオ信号が入力され、２ライン目の画素が表示を行う。
【００７４】
そして、２ライン目以降の画素においても、順に書き込み期間Ｔａ２が開始される。
【００７５】
一方、１ライン目の画素において書き込み期間Ｔａ２が終了すると、次に表示期間Ｔｒ２が開始され、画素の表示が維持される。そして、２ライン目以降の画素においても書き込み期間Ｔａ２が終了し、表示期間Ｔｒ２が順に開始される。
【００７６】
上述した動作は、表示期間Ｔａｍ（ｍは１〜ｎの任意の自然数）が開始されるまで繰り返され、書き込み期間Ｔａと、表示期間Ｔｒと、非表示期間Ｔｄとが繰り返し出現する。
【００７７】
説明をわかりやすくするために、図４ではｍ＝ｎ−２の場合を示しているが、本発明はこれに限定されないのは言うまでもない。本発明においてｍは、１からｎまでの値を任意に選択することが可能である。
【００７８】
Ｔａｍ〔ｎ−２（以下、括弧内はｍ＝ｎ−２の場合を示す）〕が開始されると、ｍビット目のデジタル信号が１ライン目の画素に入力され、表示が行われる。そして１ライン目の画素において書き込み期間Ｔａｍが終了すると、２ライン目以降の画素において、順に書き込み期間Ｔａｍが開始され、ｍビット目のデジタル信号が各ラインの画素に入力される。
【００７９】
一方、１ライン目の画素において書き込み期間Ｔａｍが終了すると、次に表示期間Ｔｒｍが開始され、１ライン目の画素の表示が維持される。そして、２ライン目以降の画素においても、書き込み期間Ｔａｍがそれぞれ終了すると、順に表示期間Ｔｒｍが開始され、各ラインの画素の表示が維持される。
【００８０】
次に、全てのラインの画素の表示期間Ｔｒｍが開始された後、１ライン目の画素において書き込み期間Ｔａ（ｍ＋１）〔ｎ−１〕が開始され、（ｍ＋１）〔ｎ−１〕ビット目のデジタルビデオ信号が１ライン目の画素に入力される。
【００８１】
一方、１ライン目の画素において書き込み期間Ｔａ（ｍ＋１）〔ｎ−１〕が終了すると、次に表示期間Ｔｒ（ｍ＋１）〔ｎ−１〕が開始され、１ライン目の画素の表示が維持される。そして、２ライン目以降の画素においても、書き込み期間Ｔａ（ｍ＋１）〔ｎ−１〕がそれぞれ終了すると、順に表示期間Ｔｒ（ｍ＋１）〔ｎ−１〕が開始され、各ラインの画素の表示が維持される。
【００８２】
上述した動作は、全ての画素において表示期間Ｔｒｎが終了するまで繰り返される。
【００８３】
全ての表示期間Ｔｒ１〜Ｔｒｎが終了すると、１つの画像を表示することができる。本発明において、１つの画像が表示される期間を１フレーム期間（Ｆ）と呼ぶ。
【００８４】
そして１フレーム期間終了後、次のフレーム期間が開始され、再び１ライン目の画素において書き込み期間Ｔａ１が開始され、再び上述した動作が繰り返される。
【００８５】
発光装置は１秒間に６０以上のフレーム期間を設けることが好ましい。１秒間に表示される画像の数が６０より少なくなると、視覚的に画像のちらつきが目立ち始めることがある。
【００８６】
また本発明では、全ての書き込み期間の長さの和が１フレーム期間よりも短いことが重要である。なおかつ表示期間の長さをＴｒ１：Ｔｒ２：Ｔｒ３：…：Ｔｒ（ｎ−１）：Ｔｒｎ＝２0：２1：２2：…：２(n-2)：２(n-1)とすることが必要である。この表示期間の組み合わせで２n階調のうち所望の階調表示を行うことができる。
【００８７】
１フレーム期間中にＯＬＥＤが発光した表示期間の長さの総和を求めることによって、当該フレーム期間におけるその画素の表示した階調がきまる。例えば、ｎ＝８のとき、全部の表示期間で画素が発光した場合の輝度を１００％とすると、Ｔｒ１とＴｒ２において画素が発光した場合には１％の輝度が表現でき、Ｔｒ３とＴｒ５とＴｒ８を選択した場合には６０％の輝度が表現できる。
【００８８】
なお、１ライン目の画素の書き込み期間Ｔａｍが開始されてから、ｙライン目の画素の書き込み期間Ｔａｍが終了するまでの期間ΣＴａｍは、表示期間Ｔｒｍの長さよりも短い。
【００８９】
また表示期間Ｔｒ１〜Ｔｒｎは、どのような順序で出現させても良い。例えば１フレーム期間中において、Ｔｒ１の次にＴｒ３、Ｔｒ５、Ｔｒ２、…という順序で表示期間を出現させることも可能である。ただし、表示期間Ｔｒ１〜Ｔｒｎが互いに重ならない順序の方がより好ましい。また非表示期間Ｔｄ１〜Ｔｄｎも、互いに重ならない順序の方がより好ましい。
【００９０】
なお、本発明では、発光時において駆動用ＴＦＴは飽和領域で動作させるものとする。飽和領域で動作させることにより、ＯＬＥＤが多少劣化し、あるいは環境温度が変化することにより、ＯＬＥＤの輝度−電圧特性が変化したとしても、輝度−電流特性に変化がなければ発光輝度が経時的に変化するのを防ぐことができる。
【００９１】
そして、本発明では複数の駆動用ＴＦＴを格子状に複数配する点において、本出願人によって出願された、図２０に示す特願２０００−３５９０３２号に記載の画素と異なる。なお、図２０において、各画素は信号線７０１、第１走査線７０２、第２走査線７０３、電源線７０４、スイッチング用ＴＦＴ７０５、駆動用ＴＦＴ７０６、消去用ＴＦＴ７０７、ＯＬＥＤ７０８を有している。図２０に示した画素と異なり、本発明では、駆動用ＴＦＴが２×２以上の駆動用ＴＦＴが直列及び並列に接続されているので、駆動用ＴＦＴの活性層を流れる電流によって発生した熱の放射を効率的に行うことができ、駆動用ＴＦＴの劣化を抑えることができる。さらに本発明は複数の駆動用ＴＦＴを格子状に複数配することにより、個別の駆動用ＴＦＴのＩDS−ＶGS特性に多少のばらつきがあっても、駆動用ＴＦＴ群に等しいゲート電圧がかかったときに出力される電流量のばらつきを抑えることができる。よってＩDS−ＶGS特性のバラツキによって、同じ電圧の信号を入力してもＯＬＥＤの発光量が隣接画素で大きく異なってしまうという事態を避けることが可能になる。
【００９２】
また、本発明では、表示を行わない非表示期間を設けることができる。これにより、ホールド型駆動とは異なり、動画がぼけるのを回避することができる。
【００９３】
（実施の形態２）
本実施の形態では、アナログビデオ信号を用いた、インパルス型の駆動方法について説明する。発光装置のブロック図及び画素の構成は、図１及び図２を参照する。
【００９４】
アナログビデオ信号を用いる場合もデジタルビデオ信号を用いる場合と同様に、書き込み期間Ｔａと、表示期間Ｔｒと、非表示期間Ｔｄとに分けて本発明の発光装置の駆動を説明することができる。ただし、アナログビデオ信号を用いた駆動の場合、１フレーム期間に、書き込み期間Ｔａと、表示期間Ｔｒと、非表示期間Ｔｄとが１つづつ出現する。
【００９５】
また、書き込み期間Ｔａと、表示期間Ｔｒと、非表示期間Ｔｄとが出現するタイミングは、各ラインの画素ごとに時間差を有している。
【００９６】
各画素において書き込み期間Ｔａが開始されると、第１走査線Ｇａが選択され、スイッチング用ＴＦＴ１０７がオンになる。このとき、第２走査線Ｇｅは選択されておらず、消去用ＴＦＴ１０９はオフの状態になっている。書き込み期間Ｔａにおける各画素の回路素子の接続は、図３（Ａ）を参照することができる。
【００９７】
そして、信号線にアナログビデオ信号が入力され、アナログビデオ信号の電圧が駆動用ＴＦＴ群１０８の全ての駆動用ＴＦＴのゲート電極に与えられる。各駆動用ＴＦＴは、ゲート電極に入力されたアナログビデオ信号の電圧に見合った大きさのドレイン電流を、ＯＬＥＤ１１０に流す。よって、アナログビデオ信号の電圧に従ってＯＬＥＤ１１０の発光輝度が定められ、階調が表示される。
【００９８】
書き込み期間Ｔａが終了すると、次に表示期間Ｔｒが開始される。表示期間Ｔｒでは、第１走査線Ｇａ及び第２走査線Ｇｅが非選択の状態にあるので、書き込み期間Ｔａにおいて駆動用ＴＦＴ群１０８のゲート電極に与えられた電圧が保持されている。表示期間Ｔｒにおける各画素の回路素子の接続は、図３（Ｂ）を参照することができる。よって、ＯＬＥＤ１１０は、書き込み期間Ｔａにおいて定められた発光輝度を保ち続ける。
【００９９】
表示期間Ｔｒが終了すると、次に非表示期間Ｔｄが開始される。非表示期間Ｔｄが開始されると、第２走査線Ｇｅが選択され消去用ＴＦＴ１０９がオンになる。第１走査線Ｇａは非選択の状態のままである。非表示期間Ｔｄにおける各画素の回路素子の接続は、図３（Ｃ）を参照することができる。
【０１００】
消去用ＴＦＴ１０９がオンになると、駆動用ＴＦＴ群１０８のゲート電極に電源線の電圧が与えられる。そのため、駆動用ＴＦＴ群１０８のうち、電源線の電圧がソース領域に与えられている駆動用ＴＦＴのゲート電圧が０に近くなり、該駆動用ＴＦＴ１０８はオフになる。従って、ＯＬＥＤ１１０の画素電極に電源線の電圧が与えられなくなり、ＯＬＥＤ１１０は発光しなくなる。
【０１０１】
全ての画素において上述した動作が行われる。各ラインの画素において、書きこみ期間Ｔａと、表示期間Ｔｒと、非表示期間Ｔｄとが全て出現すると１フレーム期間が終了する。
【０１０２】
このように、インパルス型の駆動方法の場合、各画素毎に、次にビデオ信号が書き込まれるまでに、いったん表示が消去されるため、各画素において発光と非発光が繰り返される。このようなインパルス型の駆動方法では、ホールド型の駆動方法とは異なり、動画がぼけるのを防止することができる。
【０１０３】
なお、本発明の発光装置は、本発明では複数の駆動用ＴＦＴを格子状に複数配するので、駆動用ＴＦＴのしきい値や移動度などの特性のばらつきによって生じるドレイン電流のばらつきを抑えることができる。よって、デジタルビデオ信号を用いたデジタル駆動法に限られず、アナログのビデオ信号を用いたアナログ駆動法にも適している。
【０１０４】
【実施例】
以下に、本発明の実施例について説明する。
【０１０５】
（実施例１）
本実施例では、実施の形態１に示した駆動方法における、表示期間の出現する順序について説明する。本実施例では６ビットのデジタルビデオ信号を用いた場合に、表示期間Ｔｒ１〜Ｔｒ６の出現する順序を例に挙げてて説明する。ただし本実施例ではｍ＝５の場合について説明する。なお、対応するデジタルビデオ信号のビット数やｍの値については、本発明は本実施例の構成に限定されない。なお本実施例の構成はデジタルビデオ信号のビット数が３以上の場合において有効である。
【０１０６】
図５に、本実施例の駆動方法において、書き込み期間Ｔａと、表示期間Ｔｒと、非表示期間Ｔｄとが出現するタイミングを示す。横軸は時間を示しており、縦軸は画素が有する第１走査線及び第２走査線の位置を示している。ただし、書き込み期間は短いので、図を見やすくするために、各ビットに対応する書き込み期間Ｔａ１〜Ｔａ６の開始されるタイミングを矢印で示した。また、対応するビットごとに、１ライン目の画素の書き込み期間が開始されてから、ｙライン目の画素の書き込み期間が終了するまでの期間を、それぞれΣＴａ１〜ΣＴａ６と示す。
【０１０７】
また、画素の詳しい動作については、実施の形態において既に説明してあるので、ここでは説明を省略する。
【０１０８】
本実施例の駆動方法では、１フレーム期間中で１番長い表示期間（本実施例ではＴｒ６）を、１フレーム期間の最初及び最後に設けない。言い換えると、１フレーム期間中で１番長い表示期間の前後に、同じフレーム期間に含まれる他の表示期間が出現するような構成にしている。
【０１０９】
ただし、表示期間の直前に、必ず同じビットに対応する書き込み期間が出現するようにする。
【０１１０】
上記構成によって、中間階調の表示を行ったときに、隣り合うフレーム期間同士で発光する表示期間が隣接することによって起きていた表示むらを、人間の目に認識されずらくすることができる。
【０１１１】
なお本実施例の構成はｎ≧３の場合において有効である。
【０１１２】
（実施例２）
本実施例では、実施の形態１に示した駆動方法の、別の実施例について説明する。本実施例では、ｎビットのデジタルビデオ信号を用いた。ただし本実施例ではｍ＝ｎ−２の場合について説明する。
【０１１３】
本実施例の駆動方法では、最上位ビットのデジタルビデオ信号に対応する表示期間Ｔｒｎを第１表示期間Ｔｒｎ＿１と第２表示期間Ｔｒｎ＿２とに分割している。そして、第１表示期間Ｔｒｎ＿１と第２表示期間Ｔｒｎ＿２のそれぞれに対応して、第１書き込み期間Ｔａｎ＿１と第２書き込み期間Ｔａｎ＿２とが設けられている。
【０１１４】
図６に、本実施例の駆動方法において、書き込み期間Ｔａと、表示期間Ｔｒと、非表示期間Ｔｄとが出現するタイミングを示す。横軸は時間を示しており、縦軸は画素が有する第１走査線及び第２走査線の位置を示している。ただし、書き込み期間は短いので、図を見やすくするために、各ビットに対応する書き込み期間Ｔａ１〜Ｔａ（ｎ−１）、Ｔａｎ＿１、Ｔａｎ＿２の開始されるタイミングを矢印で示した。また、対応するビットごとに、１ライン目の画素の書き込み期間が開始されてから、ｙライン目の画素の書き込み期間が終了するまでの期間をΣＴａ１〜ΣＴａ（ｎ−１）、ΣＴａｎ＿１、ΣＴａｎ＿２と示す。
【０１１５】
また、画素の詳しい動作については、実施の形態において既に説明してあるので、ここでは説明を省略する。
【０１１６】
本実施例では、同じビットのデジタルビデオ信号に対応する表示期間（本実施例では第１表示期間Ｔｒｎ＿１と第２表示期間Ｔｒｎ＿２の間）に、他のビットに対応する表示期間が設けられている。
【０１１７】
表示期間Ｔｒ１〜Ｔｒｎ、Ｔｒｎ＿１、Ｔｒｎ＿２の長さは、Ｔｒ１：Ｔｒ２：…：Ｔｒ（ｎ−１）：（Ｔｒｎ＿１＋Ｔｒｎ＿２）＝２0：２1：…：２n-1を満たす。
【０１１８】
本発明の駆動方法では、１フレーム期間中における発光する表示期間の長さの和を制御することで、階調を表示する。
【０１１９】
本実施例は上記構成によって、中間階調の表示を行ったときに、隣り合うフレーム期間同士で発光する表示期間が隣接することによって起きていた表示むらを、実施の形態や実施例１の場合に比べて人間の目により認識されずらくすることができる。
【０１２０】
なお本実施例では、同じビットに対応する表示期間が２つある場合について説明したが、本発明はこれに限定されない。１フレーム期間内に同じビットに対応する表示期間が３つ以上設けられていても良い。
【０１２１】
また、本実施例では最上位ビットのデジタルビデオ信号に対応する表示期間を複数設けたが、本発明はこれに限定されない。最上位ビット以外のビットに対応する表示期間を複数設けても良い。また、対応する表示期間が複数設けられたビットは１つだけに限られず、いくつかのビットのそれぞれに複数の表示期間が対応するような構成にしても良い。
【０１２２】
なお本実施例の構成はｎ≧２の場合において有効である。また、本実施例は実施例１と組み合わせて実施することが可能である。
【０１２３】
（実施例３）
本実施例では、本発明の発光装置における画素部のＴＦＴを作製する方法について説明する。但し、説明を簡単にするために、駆動用ＴＦＴ群は、２×２ある駆動用ＴＦＴのうち、２つだけを示して説明する。また、本実施例では画素部のＴＦＴの作製方法についてのみ説明するが、画素部とその周辺に設けられる駆動回路（信号線駆動回路、第１走査線駆動回路、第２走査線駆動回路）のＴＦＴを同時に作製することも可能である。
【０１２４】
まず、図７（Ａ）に示すように、コーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスから成る基板５００１上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜５００２を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜５００２ａを１０〜２００ｎｍ（好ましくは５０〜１００ｎｍ）形成し、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化水素化シリコン膜５００２ｂを５０〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）の厚さに積層形成する。本実施例では下地膜５００２を２層構造として示したが、前記絶縁膜の単層膜または２層以上積層させた構造として形成しても良い。
【０１２５】
島状半導体膜５００３〜５００５は、非晶質構造を有する半導体膜をレーザー結晶化法や公知の熱結晶化法を用いて作製した結晶質半導体膜で形成する。この島状半導体膜５００３〜５００５の厚さは２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。
【０１２６】
レーザー結晶化法で結晶質半導体膜を作製するには、パルス発振型または連続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用いる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し、半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３００Ｈｚとし、レーザーエネルギー密度を１００〜４００ｍＪ／ｃｍ2(代表的には２００〜３００ｍＪ／ｃｍ2)とする。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス発振周波数３０〜３００ｋＨｚとし、レーザーエネルギー密度を３００〜６００ｍＪ／ｃｍ2(代表的には３５０〜５００ｍＪ／ｃｍ2)とすると良い。そして幅１００〜１０００μm、例えば４００μmで線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を５０〜９０％として行う。
【０１２７】
次いで、島状半導体膜５００３〜５００５を覆うゲート絶縁膜５００７を形成する。ゲート絶縁膜５００７はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとしてシリコンを含む絶縁膜で形成する。本実施例では、１２０ｎｍの厚さで酸化窒化シリコン膜で形成する。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。例えば、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2とを混合し、反応圧力４０Ｐａ、基板温度３００〜４００℃とし、高周波（１３．５６ＭＨｚ）、電力密度０．５〜０．８Ｗ／ｃｍ2で放電させて形成することができる。このようにして作製される酸化シリコン膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【０１２８】
そして、ゲート絶縁膜５００７上にゲート電極を形成するための第１の導電膜５００８と第２の導電膜５００９とを形成する。本実施例では、第１の導電膜５００８をＴａで５０〜１００ｎｍの厚さに形成し、第２の導電膜５００９をＷで１００〜３００ｎｍの厚さに形成する。
【０１２９】
Ｔａ膜はスパッタ法で、ＴａのターゲットをＡｒでスパッタすることにより形成する。この場合、Ａｒに適量のＸｅやＫｒを加えると、Ｔａ膜の内部応力を緩和して膜の剥離を防止することができる。また、α相のＴａ膜の抵抗率は２０μΩｃｍ程度でありゲート電極に使用することができるが、β相のＴａ膜の抵抗率は１８０μΩｃｍ程度でありゲート電極とするには不向きである。α相のＴａ膜を形成するために、Ｔａのα相に近い結晶構造をもつ窒化タンタルを１０〜５０ｎｍ程度の厚さでＴａの下地に形成しておくとα相のＴａ膜を容易に得ることができる。
【０１３０】
Ｗ膜を形成する場合には、Ｗをターゲットとしたスパッタ法で形成する。その他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度９９．９９または９９．９９９９％のＷターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができる。
【０１３１】
なお、本実施例では、第１の導電膜５００８をＴａ、第２の導電膜５００９をＷとしたが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。本実施例以外の他の組み合わせの一例は、第１の導電膜を窒化タンタル（ＴａＮ）で形成し、第２の導電膜をＷとする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）で形成し、第２の導電膜をＡｌとする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）で形成し、第２の導電膜をＣｕとする組み合わせで形成することが好ましい。また、第１の導電膜及び第２の導電膜としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、、ＡｇＰｄＣｕ合金を用いてもよい。
【０１３２】
また、２層構造に限定されず、例えば、タングステン膜、アルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、窒化チタン膜を順次積層した３層構造としてもよい。また、３層構造とする場合、タングステンに代えて窒化タングステンを用いてもよいし、アルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウムとチタンの合金膜（Ａｌ−Ｔｉ）を用いてもよいし、窒化チタン膜に代えてチタン膜を用いてもよい。
【０１３３】
なお、導電膜の材料によって、適宜最適なエッチングの方法や、エッチャントの種類を選択することが重要である。
【０１３４】
次に、レジストによるマスク５０１０を形成し、電極及び配線を形成するための第１のエッチング処理を行う。本実施例ではＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2を混合し、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成して行う。基板側（試料ステージ）にも１００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した場合にはＷ膜及びＴａ膜とも同程度にエッチングされる。
【０１３５】
上記エッチング条件では、レジストによるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。テーパー部の角度は１５〜４５°となる。ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。Ｗ膜に対する酸化窒化シリコン膜の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０ｎｍ程度エッチングされることになる。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層５０１１〜５０１４（第１の導電層５０１１ａ〜５０１４ａと第２の導電層５０１１ｂ〜５０１４ｂ）を形成する。このとき、ゲート絶縁膜５００７においては、第１の形状の導電層５０１１〜５０１４で覆われない領域は２０〜５０ｎｍ程度エッチングされ薄くなった領域が形成される。（図７（Ａ））
【０１３６】
そして、第１のドーピング処理を行いＮ型を付与する不純物元素を添加する。（図７（Ｂ））ドーピングの方法はイオンドープ法もしくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０14ａｔｏｍｓ／ｃｍ2とし、加速電圧を６０〜１００ｋｅＶとして行う。Ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いる。この場合、導電層５０１１〜５０１４がＮ型を付与する不純物元素に対するマスクとなり、自己整合的に第１の不純物領域５０１７〜５０２３が形成される。第１の不純物領域５０１７〜５０２３には１×１０20〜１×１０21ａｔｏｍｓ／ｃｍ3の濃度範囲でＮ型を付与する不純物元素を添加する。
【０１３７】
次に、図７（Ｃ）に示すように第２のエッチング処理を行う。同様にＩＣＰエッチング法を用い、エッチングガスにＣＦ4とＣｌ2とＯ2を混合して、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ(１３．５６ＭＨｚ)電力を供給し、プラズマを生成して行う。基板側（試料ステージ）には５０ＷのＲＦ(１３．５６ＭＨｚ)電力を投入し、第１のエッチング処理に比べ低い自己バイアス電圧を印加する。このような条件によりＷ膜を異方性エッチングし、かつ、それより遅いエッチング速度で第１の導電層であるＴａを異方性エッチングして第２の形状の導電層５０２４〜５０２７（第１の導電層５０２４ａ〜５０２７ａと第２の導電層５０２４ｂ〜５０２７ｂ）を形成する。このとき、ゲート絶縁膜５００７においては、第２の形状の導電層５０２４〜５０２７で覆われない領域はさらに２０〜５０ｎｍ程度エッチングされ薄くなった領域が形成される。
【０１３８】
Ｗ膜やＴａ膜のＣＦ4とＣｌ2の混合ガスによるエッチング反応は、生成されるラジカルまたはイオン種と反応生成物の蒸気圧から推測することができる。ＷとＴａのフッ化物と塩化物の蒸気圧を比較すると、Ｗのフッ化物であるＷＦ6が極端に高く、その他のＷＣｌ5、ＴａＦ5、ＴａＣｌ5は同程度である。従って、ＣＦ4とＣｌ2の混合ガスではＷ膜及びＴａ膜共にエッチングされる。しかし、この混合ガスに適量のＯ2を添加するとＣＦ4とＯ2が反応してＣＯとＦになり、ＦラジカルまたはＦイオンが多量に発生する。その結果、フッ化物の蒸気圧が高いＷ膜のエッチング速度が増大する。一方、ＴａはＦが増大しても相対的にエッチング速度の増加は少ない。また、ＴａはＷに比較して酸化されやすいので、Ｏ2を添加することでＴａの表面が酸化される。Ｔａの酸化物はフッ素や塩素と反応しないためさらにＴａ膜のエッチング速度は低下する。従って、Ｗ膜とＴａ膜とのエッチング速度に差を作ることが可能となりＷ膜のエッチング速度をＴａ膜よりも大きくすることが可能となる。
【０１３９】
そして、図８（Ａ）に示すように第２のドーピング処理を行う。この場合、第１のドーピング処理よりもドーズ量を下げて高い加速電圧の条件としてＮ型を付与する不純物元素をドーピングする。例えば、加速電圧を７０〜１２０ｋｅＶとし、１×１０13ａｔｏｍｓ／ｃｍ2のドーズ量で行い、図７（Ｂ）で島状半導体膜に形成された第１の不純物領域の内側に新たな不純物領域を形成する。ドーピングは、第２の形状の導電層５０２４〜５０２７を不純物元素に対するマスクとして用い、第２の導電層５０２４ａ〜５０２７ａの下側の領域にも不純物元素が添加されるようにドーピングする。こうして、第２の導電層５０２４ａ〜５０２７ａと重なる第３の不純物領域５０３０〜５０３７と、第１の不純物領域と第３の不純物領域との間の第２の不純物領域５０４０〜５０４７とを形成する。Ｎ型を付与する不純物元素は、第２の不純物領域で１×１０17〜１×１０19ａｔｏｍｓ／ｃｍ3の濃度となるようにし、第３の不純物領域で１×１０16〜１×１０18ａｔｏｍｓ／ｃｍ3の濃度となるようにする。
【０１４０】
そして、図８（Ｂ）に示すように、Ｐチャネル型ＴＦＴを形成する島状半導体膜５００４に第1の導電型とは逆の導電型の第４の不純物領域５０５０〜５０６０を形成する。第２の導電層５０２４ｂ〜５０２７ｂを不純物元素に対するマスクとして用い、自己整合的に不純物領域を形成する。このとき、Ｎチャネル型ＴＦＴを形成する島状半導体膜５００３、５００５はレジストマスク５２００で全面を被覆しておく。不純物領域５０５０〜５０６０にはそれぞれ異なる濃度でリンが添加されているが、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成し、そのいずれの領域においても不純物濃度を２×１０20〜２×１０21ａｔｏｍｓ／ｃｍ3となるようにする。
【０１４１】
以上までの工程でそれぞれの島状半導体膜に不純物領域が形成される。島状半導体膜と重なる第２の導電層５０２４〜５０２７がゲート電極として機能する。
【０１４２】
こうして導電型の制御を目的として、それぞれの島状半導体膜に添加された不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。熱アニール法では酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５００℃で４時間の熱処理を行う。ただし、５０２４〜５０２７に用いた配線材料が熱に弱い場合には、配線等を保護するため層間絶縁膜（シリコンを主成分とする）を形成した後で活性化を行うことが好ましい。
【０１４３】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体膜を水素化する工程を行う。この工程は熱的に励起された水素により半導体膜のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【０１４４】
次いで、図８（Ｃ）に示すように、第１の層間絶縁膜５０６１を酸化窒化シリコン膜から１００〜２００ｎｍの厚さで形成する。その上に有機絶縁物材料から成る第２の層間絶縁膜５０６２を形成した後、第１の層間絶縁膜５０６１、第２の層間絶縁膜５０６２、およびゲート絶縁膜５００７に対してコンタクトホールを形成し、各配線（接続配線、信号線を含む）５０６５〜５０６９をパターニング形成する。
【０１４５】
第２の層間絶縁膜５０６２としては、有機樹脂を材料とする膜を用い、その有機樹脂としてはポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を使用することが出来る。特に、第２の層間絶縁膜５０６２は平坦化の意味合いが強いので、平坦性に優れたアクリルが好ましい。本実施例ではＴＦＴによって形成される段差を十分に平坦化しうる膜厚でアクリル膜を形成する。好ましくは１〜５μm（さらに好ましくは２〜４μm）とすれば良い。
【０１４６】
コンタクトホールの形成は、ドライエッチングまたはウエットエッチングを用い、Ｎ型の不純物領域５０１７、５０１８、５０２２、５０２３またはＰ型の不純物領域５０５０、５０６０に達するコンタクトホールをそれぞれ形成する。
【０１４７】
また、配線（接続配線、信号線を含む）５０６５〜５０６９として、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜を３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続形成した３層構造の積層膜を所望の形状にパターニングしたものを用いる。勿論、他の導電膜を用いても良い。
【０１４８】
次に、図９（Ａ）に示すように、有機樹脂からなる第３層間絶縁膜５０７１を形成する。有機樹脂としてはポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。特に、第３層間絶縁膜５０７１は平坦化の意味合いが強いので、平坦性に優れたアクリルが好ましい。本実施例ではＴＦＴによって形成される段差を十分に平坦化しうる膜厚でアクリル膜を形成する。好ましくは１〜５μm（さらに好ましくは２〜４μm）とすれば良い。
【０１４９】
次に第３層間絶縁膜５０７１に、配線５０６８に達するコンタクトホールを形成し、画素電極５０７３を形成する。本実施例では酸化インジウム・スズ（ＩＴＯ）膜を１１０ｎｍの厚さに形成し、パターニングを行って画素電極５０７３を形成する。また、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いても良い。この画素電極５０７３がＯＬＥＤの陽極に相当する（図９（Ａ））。
【０１５０】
図９（Ａ）の状態における画素の上面図を図１０に示す。なお、図１０の破線Ａ−Ａ’、Ｂ−Ｂ’、Ｃ−Ｃ’における断面図が図９（Ａ）に相当する。
【０１５１】
５０８０はスイッチング用ＴＦＴ、５０８１〜５０８４は駆動用ＴＦＴ、５０８５は消去用ＴＦＴに相当する。
【０１５２】
信号線Ｓｉに相当する配線５０６５は、スイッチング用ＴＦＴ５０８０が有する島状半導体膜（活性層）５００３の第１の不純物領域５０１７に接続されている。また、スイッチング用ＴＦＴ５０８０のゲート電極に相当する第２の形状の導電層５０２４は、第１の走査線Ｇａｊ５０９０に接続されている。また、スイッチング用ＴＦＴ５０８０が有する島状半導体膜（活性層）５００３の第１の不純物領域５０１８は、配線５０６６を介してゲート配線５０９１に接続されている。
【０１５３】
ゲート配線５０９１の一部は、駆動用ＴＦＴ５０８１のゲート電極に相当する第２の形状の導電層５０２５、駆動用ＴＦＴ５０８２のゲート電極に相当する第２の形状の導電層５０２６、駆動用ＴＦＴ５０８３のゲート電極に相当する第２の形状の導電層、駆動用ＴＦＴ５０８２のゲート電極に相当する第２の形状の導電層を含んでいる。駆動用ＴＦＴ５０８１〜５０８４は島状半導体膜５００４を有しており、島状半導体膜５００４が有する第３の不純物領域５０５０は、電源線Ｖｉに相当する配線５０６７に接続されている。また、島状半導体膜５００４が有する第３の不純物領域５０６０は配線５０６８に接続されている。
【０１５４】
ゲート配線５０９１は、配線５０６９を介して、消去用ＴＦＴ５０８５が有する島状半導体膜５００５の第１の不純物領域５０２３に接続されている。また、消去用ＴＦＴ５０８５が有する島状半導体膜５００５の第１の不純物領域５０２２は、電源線５０６７に接続されている。消去用ＴＦＴ５０８５のゲート電極に相当する第２の形状の導電層５０２７は、第２の走査線Ｇｅｊ５０９２に接続されている。
【０１５５】
配線５０６８は画素電極５０７３に接続されている。
【０１５６】
次に、図９（Ｂ）に示すように、珪素を含む絶縁膜（本実施例では酸化珪素膜）を５００ｎｍの厚さに形成し、画素電極５０７３に対応する位置に開口部を形成して第４の層間絶縁膜５０７４を形成する。開口部を形成する際、ウエットエッチング法を用いることで容易にテーパー形状の側壁とすることが出来る。開口部の側壁が十分になだらかでないと段差に起因する有機発光層の劣化が顕著な問題となってしまう。
【０１５７】
次に、有機発光層５０７５および陰極（ＭｇＡｇ電極）５０７６を、真空蒸着法を用いて大気解放しないで連続形成する。なお、有機発光層５０７５の膜厚は８０〜２００ｎｍ（典型的には１００〜１２０ｎｍ）、陰極５０７６の厚さは１８０〜３００ｎｍ（典型的には２００〜２５０ｎｍ）とすれば良い。
【０１５８】
この工程では、赤色に対応する画素、緑色に対応する画素および青色に対応する画素に対して順次、有機発光層および陰極を形成する。但し、有機発光層は溶液に対する耐性に乏しいためフォトリソグラフィ技術を用いずに各色個別に形成しなくてはならない。そこでメタルマスクを用いて所望の画素以外を隠し、必要箇所だけ選択的に有機発光層および陰極を形成するのが好ましい。
【０１５９】
即ち、まず赤色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて赤色発光の有機発光層を選択的に形成する。次いで、緑色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて緑色発光の有機発光層を選択的に形成する。次いで、同様に青色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて青色発光の有機発光層を選択的に形成する。なお、ここでは全て異なるマスクを用いるように記載しているが、同じマスクを使いまわしても構わない。また、全画素に有機発光層を形成するまで真空を破らずに処理することが好ましい。
【０１６０】
ここではＲＧＢに対応した３種類のＯＬＥＤを形成する方式を用いたが、白色発光のＯＬＥＤとカラーフィルタを組み合わせた方式、青色または青緑発光のＯＬＥＤと蛍光体（蛍光性の色変換層：ＣＣＭ）とを組み合わせた方式、陰極（対向電極）に透明電極を利用してＲＧＢに対応したＯＬＥＤを重ねる方式などを用いても良い。
【０１６１】
なお、有機発光層５０７５としては公知の材料を用いることが出来る。公知の材料としては、駆動電圧を考慮すると有機材料を用いるのが好ましい。例えば正孔注入層、正孔輸送層、発光層および電子注入層でなる４層構造を有機発光層とすれば良い。
【０１６２】
次に陰極５０７６を形成する。本実施例ではＯＬＥＤの陰極としてＭｇＡｇ電極を用いた例を示すが、公知の他の材料であっても良い。
【０１６３】
次いで、有機発光層および陰極を覆って保護電極５０７７を形成する。保護電極５０７７が有機発光層を水分等から保護し、ＯＬＥＤの信頼性を高めることが出来る。この保護電極５０７７としてはアルミニウムを主成分とする導電膜を用いれば良い。保護電極５０７７は有機発光層および陰極を形成した時とは異なるマスクを用いて真空蒸着法で形成すれば良い。また、有機発光層および陰極を形成した後で大気解放しないで連続的に形成することが好ましい。
【０１６４】
こうして図９（Ｂ）に示すような構造のアクティブマトリクス型発光装置が完成する。
【０１６５】
ところで、本実施例の作製方法で作製されたＴＦＴは、画素部だけでなく駆動回路に用いることで、非常に高い信頼性を示し、動作特性も向上しうる。また結晶化工程においてＮｉ等の金属触媒を添加し、結晶性を高めることも可能である。それによって、信号線駆動回路の駆動周波数を１０ＭＨｚ以上にすることが可能である。
【０１６６】
まず、極力動作速度を落とさないようにホットキャリア注入を低減させる構造を有するＴＦＴを、駆動回路を形成するＣＭＯＳ回路のＮチャネル型ＴＦＴとして用いる。なお、ここでいう駆動回路としては、シフトレジスタ、バッファ、レベルシフタ、線順次駆動におけるラッチ、点順次駆動におけるトランスミッションゲートなどが含まれる。
【０１６７】
本実施例の場合、Ｎチャネル型ＴＦＴの活性層は、ソース領域、ドレイン領域、ＧＯＬＤ領域、ＬＤＤ領域およびチャネル形成領域を含み、ＧＯＬＤ領域はゲート絶縁膜を介してゲート電極と重なっている。
【０１６８】
また、ＣＭＯＳ回路のＰチャネル型ＴＦＴは、ホットキャリア注入による劣化が殆ど気にならないので、特にＬＤＤ領域を設けなくても良い。勿論、Ｎチャネル型ＴＦＴと同様にＬＤＤ領域を設け、ホットキャリア対策を講じることも可能である。
【０１６９】
その他、駆動回路において、チャネル形成領域を双方向に電流が流れるようなＣＭＯＳ回路、即ち、ソース領域とドレイン領域の役割が入れ替わるようなＣＭＯＳ回路が用いられる場合、ＣＭＯＳ回路を形成するＮチャネル型ＴＦＴは、チャネル形成領域の両サイドにチャネル形成領域を挟む形でＬＤＤ領域を形成することが好ましい。このような例としては、点順次駆動に用いられるトランスミッションゲートなどが挙げられる。また駆動回路において、オフ電流値を極力低く抑える必要のあるＣＭＯＳ回路が用いられる場合、ＣＭＯＳ回路を形成するＮチャネル型ＴＦＴは、ＬＤＤ領域の一部がゲート絶縁膜を介してゲート電極と重なる構成を有していることが好ましい。このような例としては、やはり、点順次駆動に用いられるトランスミッションゲートなどが挙げられる。
【０１７０】
なお、実際には図９（Ｂ）の状態まで完成したら、さらに外気に曝されないように、気密性が高く、脱ガスの少ない保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィルム等）や透光性のシーリング材でパッケージング（封入）することが好ましい。その際、シーリング材の内部を不活性雰囲気にしたり、内部に吸湿性材料（例えば酸化バリウム）を配置したりするとＯＬＥＤの信頼性が向上する。
【０１７１】
また、パッケージング等の処理により気密性を高めたら、基板上に形成された素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクタ（フレキシブルプリントサーキット：ＦＰＣ）を取り付けて製品として完成する。
【０１７２】
なお本実施例ではスイッチング用ＴＦＴと消去用ＴＦＴとがシングルゲート構造を有する場合について示したが、スイッチング用ＴＦＴと消去用ＴＦＴとがマルチゲート構造を有していても良い。マルチゲート構造を有するＴＦＴは、シングルゲート構造を有するＴＦＴに比べてオフ電流を抑えることができる。そのため、スイッチング用ＴＦＴをマルチゲート構造にすることは、スイッチング素子として用いるのにより望ましい。
【０１７３】
なお本実施例は、実施例１または実施例２と組み合わせて実施することが可能である。
【０１７４】
（実施例４）
実施例３では、陽極を画素電極として用い、陰極を対向電極として用いた例について説明したが、本実施例では、陰極を画素電極として用い、陽極を対向電極として用いた画素の構成について説明する。
【０１７５】
図１１に本実施例の画素の断面図を示す。図１１において、５３００はスイッチング用ＴＦＴ、５３０１、５３０２は駆動用ＴＦＴ、５３０３は消去用ＴＦＴである。なお本実施例では駆動用ＴＦＴが２×２個設けられた画素の構成について説明するが、図１１ではそのうち２つの駆動用ＴＦＴのみ図示した。
【０１７６】
図１１において、スイッチング用ＴＦＴ５３００と、消去用ＴＦＴ５３０３はｎチャネル型ＴＦＴを用いている。スイッチング用ＴＦＴ５３００と、消去用ＴＦＴ５３０３は、ｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでもどちらでも良い。
【０１７７】
また図１１において、駆動用ＴＦＴ５３０１、５３０２はｎチャネル型ＴＦＴである。本実施例ではＯＬＥＤの陰極を画素電極として用い、陽極を対向電極として用いており、駆動用ＴＦＴは全てｎチャネル型ＴＦＴであることが望ましい。
【０１７８】
５３１０はＯＬＥＤに相当する。ＯＬＥＤ５３１０は、陰極である画素電極５３１１と、有機発光層５３１２と、陽極である対向電極５３１３を有している。
【０１７９】
本実施例では画素電極５３１１として３００ｎｍ厚のアルミニウム合金膜（１wt%のチタンを含有したアルミニウム膜）を用いた。
【０１８０】
また図示しないが、有機発光層５３１２は、陰極に近い側に発光層と、陽極に近い側に正孔注入層を有している。なお、これはほんの一例であり、本実施例の有機発光層の構成はこれに限定されない。有機発光層の組み合わせは、既に様々な例が報告されており、そのいずれの構成を用いても構わない。
【０１８１】
対向電極５３１３は、透明導電膜でなる陽極を１２０ｎｍの厚さに形成する。
本実施例では、酸化インジウムに１０〜２０ｗｔ％の酸化亜鉛を添加した透明導電膜を用いる。成膜方法は、有機発光層５３１２を劣化させないように、室温で蒸着法により形成することが好ましい。
【０１８２】
対向電極５３１３を形成したら、プラズマＣＶＤ法により窒化酸化珪素膜でなる第２パッシベーション膜５３１４を３００ｎｍの厚さに形成する。このときも成膜温度に留意する必要がある。成膜温度を下げるにはリモートプラズマＣＶＤ法を用いると良い。
【０１８３】
本実施例の発光装置は、ＯＬＥＤ５３１０において発せられた光が、画素電極５３１１を透過せずに、対向電極５３１３側に透過される。そのため、基板上に形成されたＴＦＴによって光が遮られることがない。したがって、画素電極に陽極を用い、対向電極に陰極を用いる場合に比べて、ＯＬＥＤに流れる電流を増やさなくとも、ＯＬＥＤパネルの輝度を高くすることが可能である。また、各画素におけるＴＦＴの配置および数に、ＯＬＥＤパネルの発光輝度が左右されることがない。
【０１８４】
なお本実施例ではスイッチング用ＴＦＴと消去用ＴＦＴとがシングルゲート構造を有する場合について示したが、スイッチング用ＴＦＴと消去用ＴＦＴとがマルチゲート構造を有していても良い。マルチゲート構造を有するＴＦＴは、シングルゲート構造を有するＴＦＴに比べてオフ電流を抑えることができる。そのため、スイッチング用ＴＦＴをマルチゲート構造にすることは、スイッチング素子として用いるのにより望ましい。
【０１８５】
本実施例は、実施例１または実施例２と組み合わせて実施することが可能である。
【０１８６】
（実施例５）
本実施例では、ボトムゲート型のＴＦＴを用いた、本発明の発光装置の画素の構成について説明する。但し、説明を簡単にするために、駆動用ＴＦＴ群は、２×２ある駆動用ＴＦＴのうち、２つだけを示して説明する。また、本実施例では画素部のＴＦＴの作製方法についてのみ説明するが、画素部とその周辺に設けられる駆動回路（信号線駆動回路、第１走査線駆動回路、第２走査線駆動回路）のＴＦＴを同時に作製することも可能である。
【０１８７】
図１２に、本実施例の発光装置の画素の断面図を示す。
【０１８８】
５４００はスイッチング用ＴＦＴ、５４０１、５４０２は駆動用ＴＦＴ、５４０３は消去用ＴＦＴである。
【０１８９】
スイッチング用ＴＦＴ５４００は、ゲート電極５４１０と、ゲート電極５４１０に接するゲート絶縁膜５４１１と、ゲート絶縁膜５４１１に接する島状の半導体膜５４１２とを有している。半導体膜５４１２は、チャネル形成領域５４１３と、チャネル形成領域５４１３に接している、ＬＤＤ領域に相当する第２の不純物領域５４１４、５４１５と、ＬＤＤ領域５４１４、５４１５に接する第１の不純物領域５４１６、５４１７とを有している。
【０１９０】
駆動用ＴＦＴ５４０１、５４０２は、ゲート電極５４２０、５４２１と、ゲート電極５４２０、５４２１に接するゲート絶縁膜５４１１と、ゲート絶縁膜５４１１に接する島状の半導体膜５４２２とを有している。半導体膜５４２２は、チャネル形成領域５４２３、５４２４と、チャネル形成領域５４２３、５４２４に接している不純物領域５４２５〜５４２７とを有している。
【０１９１】
消去用ＴＦＴ５４０３は、ゲート電極５４３０と、ゲート電極５４３０に接するゲート絶縁膜５４１１と、ゲート絶縁膜５４１１に接する島状の半導体膜５４３２とを有している。半導体膜５４３２は、チャネル形成領域５４３３と、チャネル形成領域５４３３に接している、ＬＤＤ領域に相当する第２の不純物領域５４３４、５４３５と、ＬＤＤ領域５４３４、５４３５に接する第１の不純物領域５４３６、５４３７とを有している。
【０１９２】
駆動用ＴＦＴ５４０２が有する不純物領域５４２７は、ＯＬＥＤ５４５０が有する画素電極５４５１に配線５４５２を介して接続されている。
【０１９３】
なお本実施例ではスイッチング用ＴＦＴと消去用ＴＦＴとがシングルゲート構造を有する場合について示したが、スイッチング用ＴＦＴと消去用ＴＦＴとがマルチゲート構造を有していても良い。マルチゲート構造を有するＴＦＴは、シングルゲート構造を有するＴＦＴに比べてオフ電流を抑えることができる。そのため、スイッチング用ＴＦＴをマルチゲート構造にすることは、スイッチング素子として用いるのにより望ましい。
【０１９４】
また本実施例では、陽極を画素電極として用いた場合について説明したが、陰極を画素電極として用いても良い。この場合、駆動用ＴＦＴ５４０１、５４０２はｎチャネル型ＴＦＴであることが望ましい。
【０１９５】
なお本実施例は、実施例１または実施例２と組み合わせて実施することが可能である。
【０１９６】
（実施例６）
本実施例では、実施の形態１に示した駆動方法に対応した、発光装置の駆 動回路（信号線駆動回路、第１及び第２走査線駆動回路）の構成につい
て説明する。
【０１９７】
図１４に本実施例の自発光装置の駆動回路のブロック図を示す。図１４（Ａ）は信号線駆動回路６０１であり、シフトレジスタ６０２、ラッチ（Ａ）６０３、ラッチ（Ｂ）６０４を有している。
【０１９８】
信号線駆動回路６０１において、シフトレジスタ６０２にクロック信号（ＣＬＫ）およびスタートパルス（ＳＰ）が入力される。シフトレジスタ６０２は、これらのクロック信号（ＣＬＫ）およびスタートパルス（ＳＰ）に基づきタイミング信号を順に発生させ、バッファ等（図示せず）を通して後段の回路へタイミング信号を順次入力する。
【０１９９】
シフトレジスタ６０２からのタイミング信号は、バッファ等によって緩衝増幅される。タイミング信号が入力される配線には、多くの回路あるいは素子が接続されているために負荷容量（寄生容量）が大きい。この負荷容量が大きいために生ずるタイミング信号の立ち上がりまたは立ち下がりの”鈍り”を防ぐために、このバッファが設けられる。なおバッファは必ずしも設ける必要はない。
【０２００】
バッファによって緩衝増幅されたタイミング信号は、ラッチ（Ａ）６０３に入力される。ラッチ（Ａ）６０３は、ｎビットのデジタルビデオ信号を処理する複数のステージのラッチを有している。ラッチ（Ａ）６０３は、前記タイミング信号が入力されると、信号線駆動回路６０１の外部から入力されるｎビットのデジタルビデオ信号を順次取り込み、保持する。
【０２０１】
なお、ラッチ（Ａ）６０３にデジタルビデオ信号を取り込む際に、ラッチ（Ａ）６０３が有する複数のステージのラッチに、順にデジタルビデオ信号を入力しても良い。しかし本発明はこの構成に限定されない。ラッチ（Ａ）６０３が有する複数のステージのラッチをいくつかのグループに分け、各グループごとに並行して同時にデジタルビデオ信号を入力する、いわゆる分割駆動を行っても良い。なおこのときのグループの数を分割数と呼ぶ。例えば４つのステージごとにラッチをグループに分けた場合、４分割で分割駆動すると言う。
【０２０２】
ラッチ（Ａ）６０３の全てのステージのラッチにデジタルビデオ信号の書き込みが一通り終了するまでの時間を、ライン期間と呼ぶ。実際には、上記ライン期間に水平帰線期間が加えられた期間をライン期間に含むことがある。
【０２０３】
１ライン期間が終了すると、ラッチ（Ｂ）６０４にラッチシグナル（Latch Signal）が入力される。この瞬間、ラッチ（Ａ）６０３に書き込まれ保持されているデジタルビデオ信号は、ラッチ（Ｂ）６０４に一斉に送出され、ラッチ（Ｂ）６０４の全ステージのラッチに書き込まれ、保持される。
【０２０４】
デジタルビデオ信号をラッチ（Ｂ）６０４に送出し終えたラッチ（Ａ）６０３には、シフトレジスタ６０２からのタイミング信号に基づき、デジタルビデオ信号の書き込みが順次行われる。
【０２０５】
この２順目の１ライン期間中には、ラッチ（Ｂ）６０３に書き込まれ、保持されているデジタルビデオ信号が信号線に入力される。
【０２０６】
なお、シフトレジスタの代わりにデコーダ回路等の別の回路を用いて、ラッチ回路に順にデジタルビデオ信号を書きこむようにしても良い。
【０２０７】
図１４（Ｂ）は第１走査線駆動回路の構成を示すブロック図である。
【０２０８】
第１走査線駆動回路６０５は、それぞれシフトレジスタ６０６、バッファ６０７を有している。また場合によってはレベルシフトを有していても良い。
【０２０９】
第１走査線駆動回路６０５において、シフトレジスタ６０６からのタイミング信号がバッファ６０７に入力され、対応する第１走査線に入力される。第１走査線には、１ライン分の画素のスイッチング用ＴＦＴのゲート電極が接続されている。そして、１ライン分の画素のスイッチング用ＴＦＴを一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なものが用いられる。
【０２１０】
なお第２走査線駆動回路は第１走査線駆動回路の構成と同じであるので、図１４（Ｂ）を参考にする。ただし第２走査線駆動回路の場合、バッファからの出力は第２走査線に入力される。また第２走査線には、１ライン分の画素の消去用ＴＦＴのゲート電極が接続されている。そして、１ライン分の画素の消去用ＴＦＴを一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なものが用いられる。
【０２１１】
なお、シフトレジスタの代わりにデコーダ回路等の別の回路を用いて、ゲート信号を選択し、タイミング信号を供給するようにしても良い。
【０２１２】
本発明において用いられる駆動回路は、本実施例で示した構成に限定されない。本実施例は、実施例１〜実施例５と自由に組み合わせて実施することが可能である。
【０２１３】
（実施例７）
本実施例では、実施の形態１に示した駆動方法に対応する、図１３で示した信号線駆動回路６０１の詳しい構成について説明する。
【０２１４】
図１４に本実施例の信号線駆動回路の回路図を示す。シフトレジスタ８０１、ラッチ（Ａ）（８０２）、ラッチ（Ｂ）（８０３）、が図１４に示すように配置されている。なお本実施例では、１組のラッチ（Ａ）（８０２）と１組のラッチ（Ｂ）（８０３）が、４本の信号線Ｓｔ〜Ｓ（ｔ＋３）に対応している。また本実施例では信号が有する電圧の振幅の幅を変えるレベルシフトを設けなかったが、設計者が適宜設けるようにしても良い。
【０２１５】
クロック信号ＣＬＫ、ＣＬＫの極性が反転したクロック信号ＣＬＫＢ、スタートパルス信号ＳＰ、駆動方向切り替え信号ＳＬ／Ｒはそれぞれ図に示した配線からシフトレジスタ８０１に入力される。また外部から入力されるデジタルビデオ信号ＶＤは図に示した配線からラッチ（Ａ）（８０２）に入力される。ラッチ信号Ｓ＿ＬＡＴ、Ｓ＿ＬＡＴの極性が反転した信号Ｓ＿ＬＡＴｂはそれぞれ図に示した配線からラッチ（Ｂ）（８０３）に入力される。
【０２１６】
ラッチ（Ａ）（８０２）の詳しい構成について、信号線Ｓｔに対応するラッチ（Ａ）（８０２）の一部８０４を例にとって説明する。ラッチ（Ａ）（８０２）の一部８０４は２つのクロックドインバーターと２つのインバーターを有している。
【０２１７】
ラッチ（Ａ）（８０２）の一部８０４の上面図を図１７に示す。８３１ａ、８３１ｂはそれぞれ、ラッチ（Ａ）（８０２）の一部８０４が有するインバーターの１つを形成するＴＦＴの活性層であり、８３６は該インバータの１つを形成するＴＦＴの共通のゲート電極である。また８３２ａ、８３２ｂはそれぞれ、ラッチ（Ａ）（８０２）の一部８０４が有するもう１つのインバーターを形成するＴＦＴの活性層であり、８３７ａ、８３７ｂは活性層８３２ａ、８３２ｂ上にそれぞれ設けられたゲート電極である。なおゲート電極８３７ａ、８３７ｂは電気的に接続されている。
【０２１８】
８３３ａ、８３３ｂはそれぞれ、ラッチ（Ａ）（８０２）の一部８０４が有するクロックドインバーターの１つを形成するＴＦＴの活性層である。活性層８３３ａ上にはゲート電極８３８ａ、８３８ｂが設けられており、ダブルゲート構造となっている。また活性層８３３ｂ上にはゲート電極８３８ｂ、８３９が設けられており、ダブルゲート構造となっている。
【０２１９】
８３４ａ、８３４ｂはそれぞれ、ラッチ（Ａ）（８０２）の一部８０４が有するもう１つのクロックドインバーターを形成するＴＦＴの活性層である。活性層８３４ａ上にはゲート電極８３９、８４０が設けられており、ダブルゲート構造となっている。また活性層８３４ｂ上にはゲート電極８４０、８４１が設けられており、ダブルゲート構造となっている。
【０２２０】
本実施例は、実施例１〜実施例６と組み合わせて実施することが可能である。
【０２２１】
（実施例８）
本実施例では、ＯＬＥＤが形成された基板を、ＯＬＥＤが大気に触れないように封止して、本発明の発光装置を作製する工程について説明する。なお、図１６（Ａ）は本発明の発光装置の上面図であり、図１６（Ｂ）は図１６（Ａ）のＡ−Ａ’における断面図その断面図である。図１６（Ｃ）は図１６（Ａ）のＢ−Ｂ’における断面図その断面図である。
【０２２２】
基板４００１上に設けられた画素部４００２と、信号線駆動回路４００３と、第１及び第２の走査線駆動回路４００４ａ、ｂとを囲むようにして、シール材４００９が設けられている。また画素部４００２と、信号線駆動回路４００３と、第１及び第２の走査線駆動回路４００４ａ、ｂとの上にシーリング材４００８が設けられている。よって画素部４００２と、信号線駆動回路４００３と、第１及び第２の走査線駆動回路４００４ａ、ｂとは、基板４００１とシール材４００９とシーリング材４００８とによって、充填材４２１０で密封されている。
【０２２３】
また基板４００１上に設けられた画素部４００２と、信号線駆動回路４００３と、第１及び第２の走査線駆動回路４００４ａ、ｂとは、複数のＴＦＴを有している。図１６（Ｂ）では代表的に、下地膜４０１０上に形成された、信号線駆動回路４００３に含まれる駆動回路用ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを図示する）４２０１及び画素部４００２に含まれる駆動用ＴＦＴの１つ４２０２を図示した。
【０２２４】
本実施例では、駆動回路用ＴＦＴ４２０１には公知の方法で作製されたｐチャネル型ＴＦＴまたはｎチャネル型ＴＦＴが用いられ、駆動用ＴＦＴ４２０２には公知の方法で作製されたｐチャネル型ＴＦＴが用いられる。また、画素部４００２には駆動用ＴＦＴ４２０２のゲートに接続された保持容量（図示せず）が設けられる。
【０２２５】
駆動回路用ＴＦＴ４２０１及び駆動用ＴＦＴ４２０２上には層間絶縁膜（平坦化膜）４３０１が形成され、その上に駆動用ＴＦＴ４２０２のドレインと電気的に接続する画素電極（陽極）４２０３が形成される。画素電極４２０３としては仕事関数の大きい透明導電膜が用いられる。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、前記透明導電膜にガリウムを添加したものを用いても良い。
【０２２６】
そして、画素電極４２０３の上には絶縁膜４３０２が形成され、絶縁膜４３０２は画素電極４２０３の上に開口部が形成されている。この開口部において、画素電極４２０３の上には有機発光層４２０４が形成される。有機発光層４２０４は公知の有機発光材料または無機発光材料を用いることができる。また、有機発光材料には低分子系（モノマー系）材料と高分子系（ポリマー系）材料があるがどちらを用いても良い。
【０２２７】
有機発光層４２０４の形成方法は公知の蒸着技術もしくは塗布法技術を用いれば良い。また、有機発光層の構造は正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層を自由に組み合わせて積層構造または単層構造とすれば良い。
【０２２８】
有機発光層４２０４の上には遮光性を有する導電膜（代表的にはアルミニウム、銅もしくは銀を主成分とする導電膜またはそれらと他の導電膜との積層膜）からなる陰極４２０５が形成される。また、陰極４２０５と有機発光層４２０４の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、有機発光層４２０４を窒素または希ガス雰囲気で形成し、酸素や水分に触れさせないまま陰極４２０５を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。そして陰極４２０５は所定の電圧が与えられている。
【０２２９】
以上のようにして、画素電極（陽極）４２０３、有機発光層４２０４及び陰極４２０５からなるＯＬＥＤ４３０３が形成される。そしてＯＬＥＤ４３０３を覆うように、絶縁膜４３０２上に保護膜４３０３が形成されている。保護膜４３０３は、ＯＬＥＤ４３０３に酸素や水分等が入り込むのを防ぐのに効果的である。
【０２３０】
４００５ａは電源線に接続された引き回し配線であり、駆動用ＴＦＴ４２０２のソース領域に電気的に接続されている。引き回し配線４００５ａはシール材４００９と基板４００１との間を通り、異方導電性フィルム４３００を介してＦＰＣ４００６が有するＦＰＣ用配線４３０１に電気的に接続される。
【０２３１】
シーリング材４００８としては、ガラス材、金属材（代表的にはステンレス材）、セラミックス材、プラスチック材（プラスチックフィルムも含む）を用いることができる。プラスチック材としては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることもできる。
【０２３２】
但し、ＯＬＥＤからの光の放射方向がカバー材側に向かう場合にはカバー材は透明でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透明物質を用いる。
【０２３３】
また、充填材４１０３としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。本実施例では充填材として窒素を用いた。
【０２３４】
また充填材４１０３を吸湿性物質（好ましくは酸化バリウム）もしくは酸素を吸着しうる物質にさらしておくために、シーリング材４００８の基板４００１側の面に凹部４００７を設けて吸湿性物質または酸素を吸着しうる物質４２０７を配置する。そして、吸湿性物質または酸素を吸着しうる物質４２０７が飛び散らないように、凹部カバー材４２０８によって吸湿性物質または酸素を吸着しうる物質４２０７は凹部４００７に保持されている。なお凹部カバー材４２０８は目の細かいメッシュ状になっており、空気や水分は通し、吸湿性物質または酸素を吸着しうる物質４２０７は通さない構成になっている。吸湿性物質または酸素を吸着しうる物質４２０７を設けることで、ＯＬＥＤ４３０３の劣化を抑制できる。
【０２３５】
図１６（Ｃ）に示すように、画素電極４２０３が形成されると同時に、引き回し配線４００５ａ上に接するように導電性膜４２０３ａが形成される。
【０２３６】
また、異方導電性フィルム４３００は導電性フィラー４３００ａを有している。基板４００１とＦＰＣ４００６とを熱圧着することで、基板４００１上の導電性膜４２０３ａとＦＰＣ４００６上のＦＰＣ用配線４３０１とが、導電性フィラー４３００ａによって電気的に接続される。
【０２３７】
なお本実施例は、実施例１〜７と組み合わせて実施することが可能である。
【０２３８】
（実施例９）
本発明の発光装置において、ＯＬＥＤが有する有機発光層に用いられる材料は、有機発光材料に限定されず、無機発光材料を用いても実施できる。但し、現在の無機発光材料は非常に駆動電圧が高いため、そのような駆動電圧に耐えうる耐圧特性を有するＴＦＴを用いなければならない。
【０２３９】
または、将来的にさらに駆動電圧の低い無機発光材料が開発されれば、本発明に適用することは可能である。
【０２４０】
また、本実施例の構成は、実施例１〜８と組み合わせて実施することが可能である。
【０２４１】
（実施例１０）
本発明において、三重項励起子からの燐光を発光に利用できる有機発光材料を用いることで、外部発光量子効率を飛躍的に向上させることができる。これにより、ＯＬＥＤの低消費電力化、長寿命化、および軽量化が可能になる。
【０２４２】
ここで、三重項励起子を利用し、外部発光量子効率を向上させた報告を示す。
(T.Tsutsui, C.Adachi, S.Saito, Photochemical Processes in Organized Molecular Systems, ed.K.Honda, (Elsevier Sci.Pub., Tokyo,1991) p.437.)
【０２４３】
上記の論文により報告された有機発光材料（クマリン色素）の分子式を以下に示す。
【０２４４】
【化１】

Figure 0004926346
【０２４５】
(M.A.Baldo, D.F.O'Brien, Y.You, A.Shoustikov, S.Sibley, M.E.Thompson, S.R.Forrest, Nature 395 (1998) p.151.)
【０２４６】
上記の論文により報告された有機発光材料（Ｐｔ錯体）の分子式を以下に示す。
【０２４７】
【化２】
Figure 0004926346
【０２４８】
(M.A.Baldo, S.Lamansky, P.E.Burrrows, M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75 (1999) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys., 38 (12B) (1999) L1502.)
【０２４９】
上記の論文により報告された有機発光材料（Ｉｒ錯体）の分子式を以下に示す。
【０２５０】
【化３】
Figure 0004926346
【０２５１】
以上のように三重項励起子からの燐光発光を利用できれば原理的には一重項励起子からの蛍光発光を用いる場合より３〜４倍の高い外部発光量子効率の実現が可能となる。
【０２５２】
なお本実施例は、実施例１〜９と組み合わせて実施することが可能である。
【０２５３】
（実施例１１）
ＯＬＥＤに用いられる有機発光材料は低分子系と高分子系に大別される。本発明の発光装置は、低分子系の有機発光材料でも高分子系の有機発光材料でも用いることができる。
【０２５４】
低分子系の有機発光材料は、蒸着法により成膜される。したがって積層構造をとりやすく、ホール輸送層、電子輸送層などの機能が異なる膜を積層することで高効率化しやすい。
【０２５５】
低分子系の有機発光材料としては、キノリノールを配位子としたアルミニウム錯体Ａｌｑ3、トリフェニルアミン誘導体（ＴＰＤ）等が挙げられる。
【０２５６】
一方、高分子系の有機発光材料は低分子系に比べて物理的強度が高く、素子の耐久性が高い。また塗布により成膜することが可能であるので、素子の作製が比較的容易である。
【０２５７】
高分子系の有機発光材料を用いた発光素子の構造は、低分子系の有機発光材料を用いたときと基本的には同じであり、陰極／有機発光層／陽極となる。しかし、高分子系の有機発光材料を用いた有機発光層を形成する際には、低分子系の有機発光材料を用いたときのような積層構造を形成させることは難しく、知られている中では２層の積層構造が有名である。具体的には、陰極／発光層／正孔輸送層／陽極という構造である。なお、高分子系の有機発光材料を用いた発光素子の場合には、陰極材料としてＣａを用いることも可能である。
【０２５８】
なお、素子の発光色は、発光層を形成する材料で決まるため、これらを選択することで所望の発光を示す発光素子を形成することができる。発光層の形成に用いることができる高分子系の有機発光材料は、ポリパラフェニレンビニレン系、ポリパラフェニレン系、ポリチオフェン系、ポリフルオレン系が挙げられる。
【０２５９】
ポリパラフェニレンビニレン系には、ポリ（パラフェニレンビニレン） [ＰＰＶ] の誘導体、ポリ（２，５−ジアルコキシ−１，４−フェニレンビニレン） [ＲＯ−ＰＰＶ]、ポリ（２−（２'−エチル−ヘキソキシ）−５−メトキシ−１，４−フェニレンビニレン）[ＭＥＨ−ＰＰＶ]、ポリ（２−（ジアルコキシフェニル）−１,４−フェニレンビニレン）[ＲＯＰｈ−ＰＰＶ]等が挙げられる。
【０２６０】
ポリパラフェニレン系には、ポリパラフェニレン［ＰＰＰ］の誘導体、ポリ（２，５−ジアルコキシ−１，４−フェニレン）[ＲＯ−ＰＰＰ]、ポリ（２，５−ジヘキソキシ−１，４−フェニレン）等が挙げられる。
【０２６１】
ポリチオフェン系には、ポリチオフェン［ＰＴ］の誘導体、ポリ（３−アルキルチオフェン）［ＰＡＴ］、ポリ（３−ヘキシルチオフェン）［ＰＨＴ］、ポリ（３−シクロヘキシルチオフェン）［ＰＣＨＴ］、ポリ（３−シクロヘキシル−４−メチルチオフェン）［ＰＣＨＭＴ］、ポリ（３，４−ジシクロヘキシルチオフェン）［ＰＤＣＨＴ］、ポリ［３−（４−オクチルフェニル）−チオフェン］［ＰＯＰＴ］、ポリ［３−（４−オクチルフェニル）−２，２ビチオフェン］［ＰＴＯＰＴ］等が挙げられる。
【０２６２】
ポリフルオレン系には、ポリフルオレン［ＰＦ］の誘導体、ポリ（９，９−ジアルキルフルオレン）［ＰＤＡＦ］、ポリ（９，９−ジオクチルフルオレン）［ＰＤＯＦ］等が挙げられる。
【０２６３】
なお、正孔輸送性の高分子系の有機発光材料を、陽極と発光性の高分子系有機発光材料の間に挟んで形成すると、陽極からの正孔注入性を向上させることができる。一般にアクセプター材料と共に水に溶解させたものをスピンコート法などで塗布する。また、有機溶媒には不溶であるため、上述した発光性の有機発光材料との積層が可能である。
【０２６４】
正孔輸送性の高分子系の有機発光材料としては、ＰＥＤＯＴとアクセプター材料としてのショウノウスルホン酸（ＣＳＡ）の混合物、ポリアニリン［ＰＡＮＩ］とアクセプター材料としてのポリスチレンスルホン酸［ＰＳＳ］の混合物等が挙げられる。
【０２６５】
なお、本実施例の構成は、実施例１〜実施例１０のいずれの構成とも自由に組み合わせて実施することが可能である。
【０２６６】
（実施例１２）
発光装置は自発光型であるため、液晶ディスプレイに比べ、明るい場所での視認性に優れ、視野角が広い。従って、様々な電子機器の表示部に用いることができる。
【０２６７】
本発明の発光装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ（ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｃ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるため、発光装置を用いることが望ましい。それら電子機器の具体例を図１７に示す。
【０２６８】
図１７（Ａ）は表示装置であり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明の発光装置は表示部２００３に用いることができる。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、表示装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【０２６９】
図１７（Ｂ）はデジタルスチルカメラであり、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。本発明の発光装置は表示部２１０２に用いることができる。
【０２７０】
図１７（Ｃ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。本発明の発光装置は表示部２２０３に用いることができる。
【０２７１】
図１７（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明の発光装置は表示部２３０２に用いることができる。
【０２７２】
図１７（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示するが、本発明の発光装置はこれら表示部Ａ、Ｂ２４０３、２４０４に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【０２７３】
図１７（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体２５０１、表示部２５０２、アーム部２５０３を含む。本発明の発光装置は表示部２５０２に用いることができる。
【０２７４】
図１７（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９等を含む。本発明の発光装置は表示部２６０２に用いることができる。
【０２７５】
ここで図１７（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。本発明の発光装置は表示部２７０３に用いることができる。なお、表示部２７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電力を抑えることができる。
【０２７６】
なお、将来的に有機発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
【０２７７】
また、上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。有機発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。
【０２７８】
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
【０２７９】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例の電子機器は実施例１〜１１に示したいずれの構成の発光装置を用いても良い。
【０２８０】
【発明の効果】
本発明は上記構成により、ＴＦＴによってＩDS−ＶGS特性に多少のばらつきがあっても、等しいゲート電圧がかかったときに出力される電流量のばらつきを抑えることができる。よってＩDS−ＶGS特性のバラツキによって、同じ電圧の信号を入力してもＯＬＥＤの発光量が隣接画素で大きく異なってしまうという現象を抑制することが可能になる。
【０２８１】
また、本発明では、表示を行わない非表示期間を設けることができる。従来のデューティー比（画素が発光して階調表示を行う期間の１フレーム期間に占める割合）が１００％であるホールド型のアナログ駆動法の場合、動画がぼけてしまい、高速応答で動画表示に向いているというＯＬＥＤの特徴を十分に生かしきれなかった。しかし、本発明の発光装置では、非表示期間を設けてインパルス型の駆動をすることができるので、動画がぼけるのを回避することができる。
【図面の簡単な説明】
【図１】 本発明の発光装置の回路構成を示すブロック図。
【図２】 本発明の発光装置の画素の回路図。
【図３】 各期間における画素の電気的接続を示す図。
【図４】 本発明の発光装置の駆動方法を示す図。
【図５】 本発明の発光装置の駆動方法を示す図。
【図６】 本発明の発光装置の駆動方法を示す図。
【図７】 本発明の発光装置の作製行程を示す図。
【図８】 本発明の発光装置の作製行程を示す図。
【図９】 本発明の発光装置の作製行程を示す図。
【図１０】 本発明の発光装置の画素上面図。
【図１１】 本発明の発光装置の断面図。
【図１２】 本発明の発光装置の断面図。
【図１３】 本発明の発光装置の駆動回路の構成を示すブロック図。
【図１４】 本発明の発光装置の信号線駆動回路の回路図。
【図１５】 本発明の発光装置の信号線駆動回路のラッチ上面図。
【図１６】 本発明の発光装置の外観図及び断面図。
【図１７】 本発明の発光装置を用いた電子機器。
【図１８】 従来の発光装置の画素部の回路図。
【図１９】 ＴＦＴのＩDS−ＶGS特性を示す図。
【図２０】 特願２０００−３５９０３２号に記載の画素の回路図。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an OLED panel in which an organic light emitting diode (OLED) formed on a substrate is enclosed between the substrate and a cover material. The present invention also relates to an OLED module in which an IC including a controller is mounted on the OLED panel. In this specification, the OLED panel and the OLED module are collectively referred to as a light emitting device. The present invention further relates to a driving method of the light emitting device and an electronic apparatus using the light emitting device.
[0002]
[Prior art]
The OLED emits light by itself and has high visibility, is not required for a backlight necessary for a liquid crystal display device (LCD), is optimal for thinning, and has no restriction on the viewing angle. Therefore, in recent years, light emitting devices using OLEDs have attracted attention as display devices that replace CRTs and LCDs. The light emitting device is also called an organic EL display (OELD) or an organic light emitting diode.
[0003]
The OLED has a layer (hereinafter, referred to as an organic light emitting layer) containing an organic compound (organic light emitting material) capable of obtaining luminescence generated by applying an electric field, an anode layer, and a cathode layer. . Luminescence in organic compounds includes light emission (fluorescence) when returning from the singlet excited state to the ground state and light emission (phosphorescence) when returning from the triplet excited state to the ground state. Any one of the above-described light emission may be used, or both light emission may be used.
[0004]
In this specification, all layers provided between the anode and the cathode of the OLED are defined as organic light emitting layers. Specifically, the organic light emitting layer includes a light emitting layer, a hole injection layer, an electron injection layer, a hole transport layer, an electron transport layer, and the like. Basically, the OLED has a structure in which an anode / light emitting layer / cathode is laminated in this order. In addition to this structure, the anode / hole injection layer / light emitting layer / cathode and the anode / hole injection layer / The light emitting layer / electron transport layer / cathode may be stacked in this order.
[0005]
Incidentally, as one of the driving methods of the light emitting device, there is an analog driving method (analog driving method). Hereinafter, an analog driving method of the light emitting device will be described.
[0006]
FIG. 18 illustrates a structure of a pixel portion 1800 of a general light emitting device. The pixel portion 1800 includes scanning lines G1 to Gy, power supply lines V1 to Vx, and signal lines S1 to Sx. The scanning lines G1 to Gy are respectively connected to the gate electrodes of the switching TFT 1801 included in each pixel. One of the source region and the drain region of the switching TFT 1801 included in each pixel is one of the signal lines S1 to Sx, and the other is the gate electrode of the driving TFT 1804 included in each pixel and the capacitor 1808 included in each pixel. Are connected to each.
[0007]
In the present specification, the connection means an electrical connection unless otherwise specified.
[0008]
The source region of the driving TFT 1804 included in each pixel is connected to any one of the power supply lines V1 to Vx, and the drain region is connected to the pixel electrode of the OLED 1806. The power supply lines V1 to Vx are connected to a capacitor 1808 included in each pixel.
[0009]
The OLED 1806 includes an anode, a cathode, and an organic light emitting layer provided between the anode and the cathode. When the anode of the OLED 1806 is connected to the source region or the drain region of the driving TFT 1804, the anode of the OLED 1806 becomes a pixel electrode. Conversely, when the cathode of the OLED 1806 is connected to the source region or drain region of the driving TFT 1804, the cathode of the OLED 1806 becomes a pixel electrode. In this specification, when the anode is used as a pixel electrode, the cathode is called a counter electrode, and when the cathode is used as a pixel electrode, the anode is called a counter electrode.
[0010]
The voltage difference between the pixel electrode voltage and the counter electrode voltage is applied to the organic light emitting layer as an OLED drive voltage. Note that the voltage in this specification means a potential difference from the ground unless otherwise specified.
[0011]
The operation of each pixel when the light-emitting device shown in FIG. 18 is driven by an analog driving method will be described.
[0012]
First, the voltages of the power supply lines V1 to Vx are kept at a constant height. The voltage of the counter electrode is also maintained at a constant height. The voltage of the power supply lines V1 to Vx and the voltage of the counter electrode have a voltage difference with the power supply voltage to such an extent that the OLED emits light when the voltages of the power supply lines V1 to Vx are applied to the pixel electrodes of the OLED. ing.
[0013]
The scanning lines G1 to Gy are sequentially selected by the scanning line driving circuit. In this specification, the selection of a scanning line means that all thin film transistors whose gate electrodes are connected to the scanning line are turned on. Therefore, the switching TFT 1801 having the gate electrode connected to each scanning line is turned on in order.
[0014]
Then, analog video signals are sequentially input to the signal lines S1 to Sx. Analog video signals input to the signal lines S1 to Sx are input to the gate electrode of the driving TFT 1804 via the switching TFT 1801.
[0015]
The amount of current flowing through the channel formation region of the driving TFT 1804 is controlled by the voltage of a signal input to the gate electrode of the driving TFT 1804. Therefore, the voltage applied to the pixel electrode of the OLED 1806 is determined by the voltage of the analog video signal input to the gate electrode of the driving TFT 1804. Therefore, the OLED 1806 emits light under the control of the voltage of the analog video signal.
[0016]
One image is formed by performing the above-described operation on all the pixels. Note that a period until the light emission amount of the OLED of all pixels is controlled by an analog video signal is referred to as one frame period.
[0017]
As described above, the light emission amount of the OLED is controlled by the analog video signal, and gradation display is performed by controlling the light emission amount.
[0018]
[Problems to be solved by the invention]
The manner in which the amount of current supplied to the OLED is controlled by the gate voltage of the driving TFT in the analog driving method described above will be described in detail with reference to FIGS.
[0019]
FIG. 19A shows the gate-source voltage (gate voltage) V. GS The voltage V between the source and drain of the driving TFT when V is changed DS And drain current I DS It is a graph which shows the relationship. From this graph, the amount of current flowing for an arbitrary gate voltage can be known.
[0020]
When gradation display is performed in the analog driving method, the driving TFT is driven using a saturation region. In the saturation region, the threshold voltage is V TH Then | V GS -V TH | <| V DS A region having a gate voltage satisfying |. This region is used for current control by gate voltage.
[0021]
The voltage of the analog video signal input into the pixel when the switching TFT is turned on becomes the gate voltage of the driving TFT. At this time, according to the characteristics shown in FIGS. 19A and 19B, the drain current with respect to the gate voltage is determined on a one-to-one basis. That is, the voltage of the drain region is determined corresponding to the voltage of the analog video signal input to the gate electrode of the driving TFT, a predetermined drain current flows through the OLED, and the OLED emits light with a light emission amount corresponding to the current amount Emits light.
[0022]
As described above, the light emission amount of the OLED is controlled by the video signal, and gradation display is performed by controlling the light emission amount.
[0023]
However, the above-mentioned analog driving method has a drawback that it is very vulnerable to variations in TFT characteristics. In FIG. 19B, the threshold voltage V TH The gate voltage V when V is changed GS And drain current I DS It is a graph which shows the relationship. Even if a gate voltage equal to the driving TFT of each pixel is applied, the same drain current cannot be output if the characteristics of the driving TFT vary. In FIG. 19B, the threshold voltage V TH When I change DS -V GS Although it is a graph showing characteristics, the drain current value to be output also differs when there are variations in mobility, gate capacitance, etc. in addition to the threshold voltage.
[0024]
Further, as is apparent from FIGS. 19A and 19B, if the characteristics are slightly shifted, a situation may occur in which the amount of output current is greatly different even when an equal gate voltage is applied. If this happens, the amount of light emitted from the OLED will be greatly different between adjacent pixels even if signals of the same voltage are input due to slight variations in characteristics.
[0025]
As described above, the analog driving method is extremely sensitive to the variation in characteristics of the driving TFT, and this point has been an obstacle in the gradation display of the conventional active matrix light emitting device.
[0026]
Further, in the conventional analog drive using the pixels shown in FIG. 18, a so-called hold-type display in which an image continues to be displayed for each pixel until the next rewriting is performed, and a moving image is blurred (does not move smoothly). There was also a problem.
[0027]
The present invention has been made in view of the above problems, and an object thereof is to provide an active matrix light-emitting device capable of displaying a clear gradation. It is another object of the present invention to provide a high-performance electronic device including such an active matrix light-emitting device as a display device.
[0028]
[Means for Solving the Problems]
The present inventor has greatly reduced the variation in characteristics of the driving TFTs, and at the same time, in order to prevent blurring of moving images, the switching TFT for writing the video signal to the pixel and the voltage of the written video signal Based on this, a plurality of driving TFTs for passing current to the OLED and TFTs for erasing video signals written in the pixels (hereinafter referred to as erasing TFTs) are provided in each pixel. Further, the plurality of driving TFTs are connected in parallel with a plurality of driving TFTs connected in series. All the driving TFTs have their gate electrodes connected to each other. Hereinafter, in this specification, a plurality of driving TFTs provided in each pixel are collectively referred to as a driving TFT group.
[0029]
By providing the above-described driving TFT group in each pixel, in the present invention, the driving TFT I DS -V GS Even if there is some variation in characteristics, it is possible to avoid a situation in which the light emission amount of the OLED greatly differs between adjacent pixels when a signal of the same voltage is input.
[0030]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the structure of the light emitting device of the present invention and the driving method thereof will be described with two examples. One is a method using a digital video signal, and the other is a method using an analog video signal.
(Embodiment 1)
First, 2 with an n-bit digital video signal. n A case where gradation display is performed will be described.
[0031]
FIG. 1 is a block diagram of a light-emitting device using the driving method of the present invention, in which 100 is a pixel portion, 102 is a signal line driving circuit, 103 is a first scanning line driving circuit, and 104 is a second scanning line driving circuit.
[0032]
Although not shown, the pixel unit 100 includes signal lines S1 to Sx, first scanning lines Ga1 to Gay, second scanning lines Ge1 to Gey, and power supply lines V1 to Vx.
[0033]
A pixel 101 is a region having one signal line, one first scanning line, two second scanning lines, and one power supply line. The pixel unit 100 is provided with a plurality of pixels 101 in a matrix.
[0034]
In FIG. 1, the signal line driver circuit 102, the first scan line driver circuit 103, and the second scan line driver circuit 104 are formed over the same substrate as the pixel portion 100; however, the present invention is not limited to this structure. The signal line driver circuit 102, the first scan line driver circuit 103, and the second scan line driver circuit 104 are formed on a different substrate from the pixel unit 100, and are connected to the pixel unit 100 through a connector such as an FPC. Also good. In FIG. 1, the signal line driver circuit 102, the first scan line driver circuit 103, and the second scan line driver circuit 104 are provided one by one, but the present invention is not limited to this configuration. The number of the signal line driving circuit 102, the first scanning line driving circuit 103, and the second scanning line driving circuit 104 can be arbitrarily set by a designer.
[0035]
FIG. 2 shows the configuration of the pixel of the present invention. 2 includes a signal line Si (one of S1 to Sx), a first scanning line Gaj (one of Ga1 to Gay), and a second scanning line Gej (Ge1 to Gey). 1) and a power supply line Vi (one of V1 to Vx).
[0036]
Note that the number of signal lines and power supply lines is not necessarily the same. Further, the number of the first scanning lines and the number of the second scanning lines are not necessarily the same. Further, it is not always necessary to have all of these wirings, and other different wirings may be provided in addition to these wirings.
[0037]
The pixel 101 includes a switching TFT 107, an erasing TFT 109, an OLED 110, and a capacitor 112. Further, the pixel 101 has a driving TFT group 108 including a plurality of driving TFTs.
[0038]
In the light emitting device of the present invention, the driving TFT group 108 has s × t driving TFTs. FIG. 2 shows the driving TFT group 108 when s = t = 2. The s × t driving TFTs are connected in series between the power supply line Vi and the OLED 110. That is, s channel formation regions connected in series are connected in parallel between the power supply line Vi and the OLED 110. All the driving TFTs have their gate electrodes connected to each other.
[0039]
If the values of s and t are both 2 or more, the designer can arbitrarily set them.
[0040]
The gate electrode of the switching TFT 107 is connected to the first scanning line Gaj. One of the source region and the drain region of the switching TFT 107 is connected to the signal line Si, and the other is connected to the gate electrodes of all the driving TFTs included in the driving TFT group 108.
[0041]
Note that in this specification, the voltage applied to the source region of the n-channel transistor is lower than the voltage applied to the drain region. The voltage applied to the source region of the p-channel transistor is higher than the voltage applied to the drain region.
[0042]
The capacitor 112 is formed between the power supply line Vi and the gate electrodes of all the driving TFTs included in the driving TFT group 108. When the switching TFT 107 is in a non-selected state (off state), it is provided to hold the gate voltages of all the driving TFTs included in the driving TFT group 108 group. Note that although a structure in which the capacitor 112 is provided is described in this embodiment mode, the present invention is not limited to this structure, and a structure without the capacitor 112 may be employed. Since the light emitting device of the present invention is provided with 2 × 2 or more driving TFTs, the capacity (gate capacity) formed between the gate electrode and the active layer of the driving TFT group is one driving TFT. It is larger than the case, and the gate voltage can be sufficiently held by the gate capacitance.
[0043]
The gate electrode of the erasing TFT 109 is connected to the second scanning line Gej. One of the source region and the drain region of the erasing TFT 109 is connected to the power supply line Vi, and the other is connected to the gate electrodes of all the driving TFTs of the driving TFT group 108.
[0044]
The OLED 110 includes an anode, a cathode, and an organic light emitting layer provided between the anode and the cathode.
[0045]
A predetermined voltage is applied to the counter electrode of the OLED 110 from a power source provided outside the substrate having the pixel portion 101. A predetermined voltage is applied to the power supply lines V1 to Vx from a power supply provided outside the substrate including the pixel portion 101. The voltage difference between the counter electrode and the power supply line is maintained at such a magnitude that the OLED emits light when the voltage of the power supply line is applied to the pixel electrode.
[0046]
1 and 2 show the configuration of a light emitting device that displays a monochrome image, the present invention may be a light emitting device that displays a color image. In that case, the voltage levels of the power supply lines V1 to Vx need not be kept all the same, and may be changed for each corresponding color.
[0047]
The current typical light emitting device has a light emission amount of 200 cd / m per area of the pixel portion. 2 In this case, the current per area of the pixel portion is several mA / cm. 2 A degree is required. Therefore, when the size of the pixel portion is increased, it becomes difficult to control on / off of a voltage applied to a power supply line from a power supply provided in an IC or the like with a switch. In the present invention, the voltage difference between the power supply line and the counter electrode is always kept constant, and it is not necessary to control the voltage supplied from the power supply provided in the IC with a switch. It is useful for realizing.
[0048]
As the switching TFT 107, the driving TFT group 108, and the erasing TFT 109, either an n-channel TFT or a p-channel TFT can be used. However, all the driving TFTs included in the driving TFT group 108 have the same polarity. When the anode is used as the pixel electrode and the cathode is used as the counter electrode, it is desirable that all the driving TFTs are p-channel transistors. On the contrary, when the anode is used as the counter electrode and the cathode is used as the pixel electrode, it is desirable that all the driving TFTs are n-channel transistors.
[0049]
The switching TFT 107 and the erasing TFT 109 may have a multi-gate structure (a structure including an active layer having two or more channel formation regions connected in series) instead of a single gate structure.
[0050]
Next, a method for driving the light emitting device of the present invention shown in FIGS. 1 and 2 will be described.
[0051]
The driving of the light emitting device of the present invention can be described by being divided into a writing period Ta, a display period Tr, and a non-display period Td. The timing at which the writing period Ta, the display period Tr, and the non-display period Td appear has a time difference for each pixel of each line.
[0052]
FIG. 4 shows the timing when the writing period Ta, the display period Tr, and the non-display period Td appear. The horizontal axis indicates time, and the vertical axis indicates the positions of the first scanning line and the second scanning line that the pixel has. However, since the writing period Ta is short, the start timing of the writing periods Ta1 to Tan corresponding to each bit is indicated by an arrow in order to make the drawing easier to see. For each corresponding bit, the period from the start of the pixel writing period for the first line to the end of the pixel writing period for the y-th line is denoted as ΣTa1 to ΣTan.
[0053]
First, the writing period Ta1 starts in the pixels on the first line. When the writing period Ta1 is started, the first scanning line driving circuit 103 selects the first scanning line Ga1 of the first line, and all the switching TFTs 107 of the pixels of the first line are turned on. At this time, since the second scanning line Ge1 of the first line is not selected, the erasing TFT 109 is turned off.
[0054]
FIG. 3A simply shows connection of circuit elements of each pixel in the writing period Ta.
[0055]
Then, a digital video signal of the first bit (hereinafter referred to as a digital video signal) is input to the signal lines S1 to Sx, and the voltage of the digital video signal is the gate electrode of all the driving TFTs of the driving TFT group 108. Given to.
[0056]
Note that in this specification, a video signal is input to a pixel when a voltage of a video signal is applied to the gate electrode of the driving TFT group 108 via the switching TFT 107.
[0057]
The digital video signal has information of “0” or “1”, and the digital video signals of “0” and “1” are signals having one voltage of Hi and one of Lo. According to the voltage of the digital video signal, it is selected whether all the driving TFTs included in the driving TFT group 108 are turned on or off.
[0058]
When the driving TFT group 108 is off, in other words, when all the driving TFTs included in the driving TFT group 108 are off, the voltage of the power supply line is not applied to the pixel electrode, so the OLED 110 does not emit light.
[0059]
When the driving TFT group 108 is on, in other words, when all the driving TFTs included in the driving TFT group 108 are on, the voltage of the power supply line is applied to the pixel electrode, and the OLED 110 emits light.
[0060]
As described above, simultaneously with the input of the digital video signal to the pixels on the first line, the OLED 110 emits light or does not emit light, and the pixels on the first line perform display.
[0061]
Then, the writing period ends at the pixels on the first line, and the writing period Ta1 starts at the pixels on the second line. When the writing period Ta1 is started in the pixels on the second line, the first scanning line Ga2 is selected. Similarly to the pixels on the first line, the digital video signal of the first bit is input to the pixels on the second line, and the pixels on the second line perform display.
[0062]
When the writing period Ta1 ends in the pixels on the second line, similarly, the writing period Ta1 starts in the pixels on and after the third line, and the first scanning lines Ga3 to Gay are sequentially selected. Then, a 1-bit digital video signal is input to the pixels of each line, and the pixels of each line perform display.
[0063]
On the other hand, when the writing period Ta1 ends in the pixels on the first line, the display period Tr1 starts next.
[0064]
FIG. 3B simply shows connection of circuit elements of each pixel in the display period Tr.
[0065]
In the display period Tr1, since the first scanning line Ga1 and the second scanning line Ge1 are in a non-selected state, the voltage applied to the gate electrode of the driving TFT group 108 is held in the writing period. Therefore, when the driving TFT group 108 is turned on in the writing period Ta1, the driving TFT group 108 remains on in the display period Tr1 and the OLED 110 continues to emit light. On the other hand, when the driving TFT group 108 is turned off during the writing period Ta1, the driving TFT group 108 remains off and the OLED 110 remains in a non-light emitting state even during the display period Tr1.
[0066]
Next, when the writing period Ta1 ends in the pixels on the second line, the display period Tr1 starts. Similarly to the pixels on the first line, the digital video input to the pixels in the writing period Ta1 also on the pixels on the second line. The display of the pixel is maintained according to the voltage of the signal.
[0067]
The display period Tr1 is also started in order for the pixels on and after the third line. Similarly to the pixels on the first line, the display of the pixels is maintained in the pixels on each line in accordance with the voltage of the digital video signal input to the pixels in the writing period Ta1.
[0068]
On the other hand, before the display period Tr1 is started in the pixels of all lines, the display period Tr1 is ended and the non-display period Td1 is started in the pixels of the first line.
[0069]
When the non-display period Td1 is started, the second scanning line Ge1 of the first line is selected, and the erasing TFT 109 of the pixel of the first line is turned on. In the non-display period Td1, the first scanning line Ga1 remains in a non-selected state.
[0070]
FIG. 3C simply shows connection of circuit elements of each pixel in the non-display period Td.
[0071]
When the erasing TFT 109 is turned on, the voltage of the power supply line is applied to the gate electrode of the driving TFT group 108. Therefore, in the driving TFT group 108, the gate voltage of the driving TFT in which the voltage of the power supply line is applied to the source region becomes close to 0, and the driving TFT 108 is turned off. Accordingly, the voltage of the power supply line is not applied to the pixel electrode of the OLED 110, and the OLED 110 does not emit light.
[0072]
Next, the non-display period Td1 also appears in order in the pixels on and after the second line, and the OLED 110 of each pixel stops emitting light.
[0073]
Next, the writing period Ta2 is started in the pixels on the first line, and the first scanning line Ga1 is selected. Then, a 2-bit digital video signal is input to the pixels on the first line, and the pixels on the second line perform display.
[0074]
The writing period Ta2 is also started in order for the pixels on and after the second line.
[0075]
On the other hand, when the writing period Ta2 ends in the pixels on the first line, the display period Tr2 starts next, and the display of the pixels is maintained. In addition, the writing period Ta2 ends in the pixels on and after the second line, and the display period Tr2 starts in order.
[0076]
The operation described above is repeated until the display period Tam (m is an arbitrary natural number of 1 to n) is started, and the writing period Ta, the display period Tr, and the non-display period Td appear repeatedly.
[0077]
For ease of explanation, FIG. 4 shows a case where m = n−2, but it goes without saying that the present invention is not limited to this. In the present invention, m can be arbitrarily selected from 1 to n.
[0078]
When Tam [n-2 (hereinafter, m = n-2 is shown in parentheses)] is started, an m-bit digital signal is input to the pixels on the first line, and display is performed. Then, when the writing period Tam ends in the pixels on the first line, the writing period Tam starts sequentially in the pixels on and after the second line, and the m-bit digital signal is input to the pixels on each line.
[0079]
On the other hand, when the writing period Tam ends in the pixels on the first line, the display period Trm starts next, and the display of the pixels on the first line is maintained. In the pixels on and after the second line, when the writing period Tam ends, the display period Trm starts in order, and the display of the pixels on each line is maintained.
[0080]
Next, after the display period Trm of the pixels of all lines is started, the writing period Ta (m + 1) [n−1] is started in the pixels of the first line, and the (m + 1) [n−1] -th bit is started. A digital video signal is input to the pixels on the first line.
[0081]
On the other hand, when the writing period Ta (m + 1) [n−1] ends in the pixels on the first line, the display period Tr (m + 1) [n−1] starts next, and the display of the pixels on the first line is maintained. The In the pixels on and after the second line, when the writing period Ta (m + 1) [n−1] ends, the display period Tr (m + 1) [n−1] is started in order, and the display of the pixels in each line is performed. Maintained.
[0082]
The above-described operation is repeated until the display period Trn ends in all pixels.
[0083]
When all the display periods Tr1 to Trn are completed, one image can be displayed. In the present invention, a period during which one image is displayed is referred to as one frame period (F).
[0084]
Then, after the end of one frame period, the next frame period is started, the writing period Ta1 is started again in the pixels on the first line, and the above-described operation is repeated again.
[0085]
The light emitting device preferably has 60 or more frame periods per second. When the number of images displayed per second is less than 60, flickering of images may start to be noticeable visually.
[0086]
In the present invention, it is important that the sum of the lengths of all the writing periods is shorter than one frame period. In addition, the length of the display period is Tr1: Tr2: Tr3:...: Tr (n−1): Trn = 2. 0 : 2 1 : 2 2 : ...: 2 (n-2) : 2 (n-1) Is necessary. 2 in combination with this display period n Of the gradations, a desired gradation display can be performed.
[0087]
By obtaining the sum of the lengths of the display periods during which the OLED emits light during one frame period, the gradation displayed by the pixel in the frame period is determined. For example, when n = 8 and the luminance when the pixel emits light in the entire display period is 100%, 1% luminance can be expressed when the pixel emits light in Tr1 and Tr2, and Tr3, Tr5, and Tr8 can be expressed. When is selected, a luminance of 60% can be expressed.
[0088]
Note that a period ΣTam from the start of the pixel writing period Tam for the first line to the end of the pixel writing period Tam for the y-th line is shorter than the length of the display period Trm.
[0089]
The display periods Tr1 to Trn may appear in any order. For example, in one frame period, it is possible to cause the display period to appear in the order of Tr3, Tr5, Tr2,. However, the order in which the display periods Tr1 to Trn do not overlap each other is more preferable. In addition, the non-display periods Td1 to Tdn are more preferably in an order that does not overlap each other.
[0090]
In the present invention, the driving TFT is operated in the saturation region during light emission. By operating in the saturation region, even if the luminance-voltage characteristics of the OLED change due to a slight deterioration of the OLED or a change in environmental temperature, if the luminance-current characteristic does not change, the emission luminance will change over time. It can be prevented from changing.
[0091]
The present invention is different from the pixel described in Japanese Patent Application No. 2000-359032 shown in FIG. 20 filed by the present applicant in that a plurality of driving TFTs are arranged in a grid pattern. In FIG. 20, each pixel includes a signal line 701, a first scanning line 702, a second scanning line 703, a power supply line 704, a switching TFT 705, a driving TFT 706, an erasing TFT 707, and an OLED 708. Unlike the pixel shown in FIG. 20, in the present invention, since driving TFTs having a driving TFT of 2 × 2 or more are connected in series and in parallel, the heat generated by the current flowing through the active layer of the driving TFT is reduced. Radiation can be performed efficiently and deterioration of the driving TFT can be suppressed. Further, according to the present invention, a plurality of driving TFTs are arranged in a lattice pattern so that each driving TFT I DS -V GS Even if there is some variation in characteristics, variation in the amount of current output when an equal gate voltage is applied to the driving TFT group can be suppressed. So I DS -V GS Due to the variation in characteristics, it is possible to avoid a situation in which the light emission amount of the OLED greatly differs between adjacent pixels even when signals of the same voltage are input.
[0092]
In the present invention, a non-display period in which no display is performed can be provided. Thereby, unlike the hold-type drive, it is possible to avoid blurring of moving images.
[0093]
(Embodiment 2)
In this embodiment mode, an impulse-type driving method using an analog video signal will be described. 1 and 2 are referred to for a block diagram of the light-emitting device and a pixel structure.
[0094]
In the case of using an analog video signal, similarly to the case of using a digital video signal, driving of the light emitting device of the present invention can be described by being divided into a writing period Ta, a display period Tr, and a non-display period Td. However, in the case of driving using an analog video signal, one writing period Ta, one display period Tr, and one non-display period Td appear in one frame period.
[0095]
Further, the timing at which the writing period Ta, the display period Tr, and the non-display period Td appear has a time difference for each pixel of each line.
[0096]
When the writing period Ta is started in each pixel, the first scanning line Ga is selected, and the switching TFT 107 is turned on. At this time, the second scanning line Ge is not selected, and the erasing TFT 109 is off. For connection of circuit elements of each pixel in the writing period Ta, FIG. 3A can be referred to.
[0097]
An analog video signal is input to the signal line, and the voltage of the analog video signal is applied to the gate electrodes of all the driving TFTs in the driving TFT group 108. Each driving TFT supplies a drain current having a magnitude corresponding to the voltage of the analog video signal input to the gate electrode to the OLED 110. Therefore, the light emission luminance of the OLED 110 is determined according to the voltage of the analog video signal, and gradation is displayed.
[0098]
When the writing period Ta ends, the display period Tr starts next. In the display period Tr, since the first scanning line Ga and the second scanning line Ge are in a non-selected state, the voltage applied to the gate electrode of the driving TFT group 108 is held in the writing period Ta. Connection of circuit elements of each pixel in the display period Tr can be referred to FIG. Therefore, the OLED 110 continues to maintain the light emission luminance determined in the writing period Ta.
[0099]
When the display period Tr ends, the non-display period Td starts next. When the non-display period Td is started, the second scanning line Ge is selected and the erasing TFT 109 is turned on. The first scanning line Ga remains in a non-selected state. For connection of circuit elements of each pixel in the non-display period Td, FIG. 3C can be referred to.
[0100]
When the erasing TFT 109 is turned on, the voltage of the power supply line is applied to the gate electrode of the driving TFT group 108. Therefore, in the driving TFT group 108, the gate voltage of the driving TFT in which the voltage of the power supply line is applied to the source region becomes close to 0, and the driving TFT 108 is turned off. Therefore, the voltage of the power supply line is not applied to the pixel electrode of the OLED 110, and the OLED 110 does not emit light.
[0101]
The above-described operation is performed in all pixels. When the writing period Ta, the display period Tr, and the non-display period Td all appear in the pixels of each line, one frame period ends.
[0102]
In this manner, in the case of the impulse type driving method, the display is once erased until the next video signal is written for each pixel, and thus light emission and non-light emission are repeated in each pixel. Unlike the hold-type driving method, such an impulse-type driving method can prevent a moving image from being blurred.
[0103]
In the light-emitting device of the present invention, a plurality of driving TFTs are arranged in a lattice shape in the present invention, so that variations in drain current caused by variations in characteristics such as threshold values and mobility of the driving TFTs are suppressed. Can do. Therefore, the present invention is not limited to a digital driving method using a digital video signal, and is suitable for an analog driving method using an analog video signal.
[0104]
【Example】
Examples of the present invention will be described below.
[0105]
Example 1
In this example, the order in which display periods appear in the driving method described in Embodiment Mode 1 will be described. In the present embodiment, when a 6-bit digital video signal is used, the order in which the display periods Tr1 to Tr6 appear will be described as an example. However, in this embodiment, a case where m = 5 will be described. Note that the present invention is not limited to the configuration of this embodiment with respect to the number of bits of the corresponding digital video signal and the value of m. The configuration of this embodiment is effective when the number of bits of the digital video signal is 3 or more.
[0106]
FIG. 5 shows the timing when the writing period Ta, the display period Tr, and the non-display period Td appear in the driving method of this embodiment. The horizontal axis indicates time, and the vertical axis indicates the positions of the first scanning line and the second scanning line that the pixel has. However, since the writing period is short, the start timing of the writing periods Ta1 to Ta6 corresponding to each bit is indicated by an arrow in order to make the drawing easier to see. In addition, for each corresponding bit, the period from the start of the pixel writing period of the first line to the end of the pixel writing period of the y line is denoted by ΣTa1 to ΣTa6, respectively.
[0107]
Further, since detailed operation of the pixel has already been described in the embodiment, description thereof is omitted here.
[0108]
In the driving method of this embodiment, the longest display period (Tr6 in this embodiment) in one frame period is not provided at the beginning and end of one frame period. In other words, another display period included in the same frame period appears before and after the longest display period in one frame period.
[0109]
However, a writing period corresponding to the same bit always appears immediately before the display period.
[0110]
With the above-described configuration, it is possible to make it difficult for human eyes to recognize display unevenness that occurs due to adjacent display periods that emit light between adjacent frame periods when intermediate grayscale display is performed.
[0111]
The configuration of this embodiment is effective when n ≧ 3.
[0112]
(Example 2)
In this example, another example of the driving method described in Embodiment Mode 1 will be described. In this embodiment, an n-bit digital video signal is used. However, in this embodiment, a case where m = n−2 will be described.
[0113]
In the driving method of the present embodiment, the display period Trn corresponding to the most significant bit digital video signal is divided into a first display period Trn_1 and a second display period Trn_2. A first writing period Tan_1 and a second writing period Tan_2 are provided corresponding to the first display period Trn_1 and the second display period Trn_2, respectively.
[0114]
FIG. 6 shows the timing at which the writing period Ta, the display period Tr, and the non-display period Td appear in the driving method of this embodiment. The horizontal axis indicates time, and the vertical axis indicates the positions of the first scanning line and the second scanning line that the pixel has. However, since the writing period is short, in order to make the drawing easier to see, the start timings of the writing periods Ta1 to Ta (n-1), Tan_1, and Tan_2 corresponding to each bit are indicated by arrows. For each corresponding bit, the period from the start of the pixel writing period of the first line to the end of the pixel writing period of the y-th line is represented by ΣTa1 to ΣTa (n−1), ΣTan_1, and ΣTan_2. Show.
[0115]
Further, since detailed operation of the pixel has already been described in the embodiment, description thereof is omitted here.
[0116]
In this embodiment, display periods corresponding to other bits are provided in the display period corresponding to the digital video signal of the same bit (between the first display period Trn_1 and the second display period Trn_2 in this embodiment). .
[0117]
The lengths of the display periods Tr1 to Trn, Trn_1, Trn_2 are Tr1: Tr2:...: Tr (n-1) :( Trn_1 + Trn_2) = 2. 0 : 2 1 : ...: 2 n-1 Meet.
[0118]
In the driving method of the present invention, gradation is displayed by controlling the sum of the lengths of the display periods during which light is emitted in one frame period.
[0119]
In the present embodiment, the display unevenness caused by the adjacent display periods emitting light in the adjacent frame periods when the intermediate gradation is displayed by the above configuration is the case of the embodiment and the first embodiment. It can be made difficult to be recognized by human eyes compared to.
[0120]
In this embodiment, the case where there are two display periods corresponding to the same bit has been described, but the present invention is not limited to this. Three or more display periods corresponding to the same bit may be provided in one frame period.
[0121]
In this embodiment, a plurality of display periods corresponding to the most significant bit digital video signal are provided. However, the present invention is not limited to this. A plurality of display periods corresponding to bits other than the most significant bit may be provided. In addition, the number of bits provided with a plurality of corresponding display periods is not limited to one, and a configuration in which a plurality of display periods correspond to some of the bits may be employed.
[0122]
The configuration of this embodiment is effective when n ≧ 2. This embodiment can be implemented in combination with the first embodiment.
[0123]
(Example 3)
In this example, a method for manufacturing a TFT of a pixel portion in a light-emitting device of the present invention will be described. However, in order to simplify the description, the drive TFT group will be described by showing only two of the 2 × 2 drive TFTs. In this embodiment, only a method for manufacturing a TFT in a pixel portion will be described. However, driving circuits (a signal line driving circuit, a first scanning line driving circuit, and a second scanning line driving circuit) provided in the pixel portion and the periphery thereof are used. It is also possible to manufacture TFTs at the same time.
[0124]
First, as shown in FIG. 7A, a silicon oxide film is formed on a substrate 5001 made of glass such as barium borosilicate glass represented by Corning # 7059 glass or # 1737 glass, or aluminoborosilicate glass, A base film 5002 made of an insulating film such as a silicon nitride film or a silicon oxynitride film is formed. For example, SiH by plasma CVD method Four , NH Three , N 2 A silicon oxynitride film 5002a made of O is formed to 10 to 200 nm (preferably 50 to 100 nm), and similarly SiH Four , N 2 A silicon oxynitride silicon nitride film 5002b formed from O is stacked to a thickness of 50 to 200 nm (preferably 100 to 150 nm). Although the base film 5002 is shown as a two-layer structure in this embodiment, it may be formed as a single-layer film of the insulating film or a structure in which two or more layers are stacked.
[0125]
The island-shaped semiconductor films 5003 to 5005 are formed using a crystalline semiconductor film in which a semiconductor film having an amorphous structure is formed using a laser crystallization method or a known thermal crystallization method. The island-like semiconductor films 5003 to 5005 are formed to a thickness of 25 to 80 nm (preferably 30 to 60 nm). There is no limitation on the material of the crystalline semiconductor film, but the crystalline semiconductor film is preferably formed of silicon or a silicon germanium (SiGe) alloy.
[0126]
In order to fabricate a crystalline semiconductor film by laser crystallization, a pulse oscillation type or continuous emission type excimer laser, YAG laser, YVO Four Use a laser. In the case of using these lasers, it is preferable to use a method in which laser light emitted from a laser oscillator is linearly collected by an optical system and irradiated onto a semiconductor film. Crystallization conditions are appropriately selected by the practitioner, but when an excimer laser is used, the pulse oscillation frequency is 300 Hz and the laser energy density is 100 to 400 mJ / cm. 2 (Typically 200-300mJ / cm 2 ). When a YAG laser is used, the second harmonic is used and the pulse oscillation frequency is set to 30 to 300 kHz, and the laser energy density is set to 300 to 600 mJ / cm. 2 (Typically 350-500mJ / cm 2 ) Then, laser light condensed linearly with a width of 100 to 1000 μm, for example 400 μm, is irradiated over the entire surface of the substrate, and the superposition rate (overlap rate) of the linear laser light at this time is 50 to 90%.
[0127]
Next, a gate insulating film 5007 is formed to cover the island-shaped semiconductor films 5003 to 5005. The gate insulating film 5007 is formed of an insulating film containing silicon with a thickness of 40 to 150 nm by a plasma CVD method or a sputtering method. In this embodiment, a silicon oxynitride film is formed with a thickness of 120 nm. Needless to say, the gate insulating film is not limited to such a silicon oxynitride film, and another insulating film containing silicon may be used as a single layer or a stacked structure. For example, when a silicon oxide film is used, TEOS (Tetraethyl Orthosilicate) and O 2 And a reaction pressure of 40 Pa, a substrate temperature of 300 to 400 ° C., a high frequency (13.56 MHz), and a power density of 0.5 to 0.8 W / cm. 2 And can be formed by discharging. The silicon oxide film thus manufactured can obtain good characteristics as a gate insulating film by subsequent thermal annealing at 400 to 500 ° C.
[0128]
Then, a first conductive film 5008 and a second conductive film 5009 for forming a gate electrode are formed over the gate insulating film 5007. In this embodiment, the first conductive film 5008 is formed with Ta to a thickness of 50 to 100 nm, and the second conductive film 5009 is formed with W to a thickness of 100 to 300 nm.
[0129]
The Ta film is formed by sputtering, and a Ta target is sputtered with Ar. In this case, when an appropriate amount of Xe or Kr is added to Ar, the internal stress of the Ta film can be relieved and peeling of the film can be prevented. The resistivity of the α-phase Ta film is about 20 μΩcm and can be used as a gate electrode, but the resistivity of the β-phase Ta film is about 180 μΩcm and is not suitable for a gate electrode. In order to form an α-phase Ta film, tantalum nitride having a crystal structure close to Ta's α-phase is formed on a Ta base with a thickness of about 10 to 50 nm, so that an α-phase Ta film can be easily obtained. be able to.
[0130]
When forming a W film, it is formed by sputtering using W as a target. In addition, tungsten hexafluoride (WF 6 It can also be formed by a thermal CVD method using In any case, in order to use as a gate electrode, it is necessary to reduce the resistance, and the resistivity of the W film is desirably 20 μΩcm or less. The resistivity of the W film can be reduced by increasing the crystal grains. However, when there are many impurity elements such as oxygen in W, crystallization is hindered and the resistance is increased. Therefore, when sputtering is used, a W target having a purity of 99.99 or 99.9999% is used, and a W film is formed with sufficient consideration so that impurities are not mixed in the gas phase during film formation. Thus, a resistivity of 9 to 20 μΩcm can be realized.
[0131]
Note that in this example, the first conductive film 5008 is Ta and the second conductive film 5009 is W, but there is no particular limitation, and any of these is selected from Ta, W, Ti, Mo, Al, and Cu. You may form with an element or the alloy material or compound material which has the said element as a main component. Alternatively, a semiconductor film typified by a polycrystalline silicon film doped with an impurity element such as phosphorus may be used. An example of another combination other than the present embodiment is a combination in which the first conductive film is formed of tantalum nitride (TaN), the second conductive film is W, and the first conductive film is formed of tantalum nitride (TaN). Preferably, the second conductive film is formed using a combination of Al, the first conductive film is formed using tantalum nitride (TaN), and the second conductive film is formed using a combination of Cu. Alternatively, a semiconductor film typified by a polycrystalline silicon film doped with an impurity element such as phosphorus, or an AgPdCu alloy may be used as the first conductive film and the second conductive film.
[0132]
The structure is not limited to the two-layer structure, and for example, a three-layer structure in which a tungsten film, an aluminum-silicon alloy (Al-Si) film, and a titanium nitride film are sequentially stacked may be employed. In the case of a three-layer structure, tungsten nitride may be used instead of tungsten, or an aluminum-titanium alloy film (Al-Ti) is used instead of an aluminum-silicon alloy film (Al-Si) film. Alternatively, a titanium film may be used instead of the titanium nitride film.
[0133]
Note that it is important to select an optimum etching method and etchant type depending on the material of the conductive film.
[0134]
Next, a resist mask 5010 is formed, and a first etching process is performed to form electrodes and wirings. In this embodiment, an ICP (Inductively Coupled Plasma) etching method is used, and CF is used as an etching gas. Four And Cl 2 And 500 W of RF (13.56 MHz) power is applied to the coil-type electrode at a pressure of 1 Pa to generate plasma. 100 W RF (13.56 MHz) power is also applied to the substrate side (sample stage), and a substantially negative self-bias voltage is applied. CF Four And Cl 2 When W is mixed, the W film and the Ta film are etched to the same extent.
[0135]
Under the above etching conditions, by making the shape of the resist mask suitable, the end portions of the first conductive layer and the second conductive layer are tapered due to the effect of the bias voltage applied to the substrate side. The angle of the tapered portion is 15 to 45 °. In order to perform etching without leaving a residue on the gate insulating film, it is preferable to increase the etching time at a rate of about 10 to 20%. Since the selection ratio of the silicon oxynitride film to the W film is 2 to 4 (typically 3), the surface where the silicon oxynitride film is exposed is etched by about 20 to 50 nm by the overetching process. Thus, the first shape conductive layers 5011 to 5014 (the first conductive layers 5011a to 5014a and the second conductive layers 5011b to 5014b) formed of the first conductive layer and the second conductive layer by the first etching process. Form. At this time, in the gate insulating film 5007, a region which is not covered with the first shape conductive layers 5011 to 5014 is etched and thinned by about 20 to 50 nm. (Fig. 7 (A))
[0136]
Then, an impurity element imparting N-type is added by performing a first doping process. (FIG. 7B) The doping method may be an ion doping method or an ion implantation method. The condition of the ion doping method is a dose of 1 × 10 13 ~ 5x10 14 atoms / cm 2 The acceleration voltage is set to 60 to 100 keV. As an impurity element imparting N-type, an element belonging to Group 15, typically phosphorus (P) or arsenic (As) is used. Here, phosphorus (P) is used. In this case, the conductive layers 5011 to 5014 serve as a mask for the impurity element imparting N-type, and the first impurity regions 5017 to 5023 are formed in a self-aligning manner. The first impurity regions 5017 to 5023 have 1 × 10 20 ~ 1x10 twenty one atoms / cm Three An impurity element imparting N-type is added in a concentration range of.
[0137]
Next, as shown in FIG. 7C, a second etching process is performed. Similarly, using the ICP etching method, the etching gas is CF. Four And Cl 2 And O 2 And 500 W of RF (13.56 MHz) power is supplied to the coil-type electrode at a pressure of 1 Pa to generate plasma. 50 W RF (13.56 MHz) power is applied to the substrate side (sample stage), and a lower self-bias voltage is applied than in the first etching process. Under such conditions, the W film is anisotropically etched, and Ta, which is the first conductive layer, is anisotropically etched at a slower etching rate to form the second shape conductive layers 5024 to 5027 (first Conductive layers 5024a to 5027a and second conductive layers 5024b to 5027b) are formed. At this time, in the gate insulating film 5007, a region that is not covered with the second shape conductive layers 5024 to 5027 is further etched by about 20 to 50 nm to form a thinned region.
[0138]
CF of W film and Ta film Four And Cl 2 The etching reaction by the mixed gas can be estimated from the generated radicals or ion species and the vapor pressure of the reaction product. Comparing the vapor pressure of fluoride and chloride of W and Ta, WF, which is fluoride of W 6 Is extremely high, other WCl Five , TaF Five , TaCl Five Are comparable. Therefore, CF Four And Cl 2 With this mixed gas, both the W film and the Ta film are etched. However, an appropriate amount of O is added to this mixed gas. 2 When CF is added Four And O 2 Reacts to CO and F, and a large amount of F radicals or F ions are generated. As a result, the etching rate of the W film having a high fluoride vapor pressure is increased. On the other hand, the increase in etching rate of Ta is relatively small even when F increases. Further, since Ta is more easily oxidized than W, O 2 When Ta is added, the surface of Ta is oxidized. Since the Ta oxide does not react with fluorine or chlorine, the etching rate of the Ta film further decreases. Therefore, it is possible to make a difference in the etching rate between the W film and the Ta film, and the etching rate of the W film can be made larger than that of the Ta film.
[0139]
Then, a second doping process is performed as shown in FIG. In this case, the impurity amount imparting N-type is doped as a condition of a high acceleration voltage by lowering the dose than the first doping treatment. For example, the acceleration voltage is 70 to 120 keV and 1 × 10 13 atoms / cm 2 A new impurity region is formed inside the first impurity region formed in the island-shaped semiconductor film in FIG. Doping is performed using the second shape conductive layers 5024 to 5027 as masks against the impurity elements, so that the impurity elements are also added to the lower regions of the second conductive layers 5024a to 5027a. Thus, third impurity regions 5030 to 5037 overlapping with the second conductive layers 5024a to 5027a and second impurity regions 5040 to 5047 between the first impurity region and the third impurity region are formed. An impurity element imparting N-type conductivity is 1 × 10 6 in the second impurity region. 17 ~ 1x10 19 atoms / cm Three 1 × 10 in the third impurity region. 16 ~ 1x10 18 atoms / cm Three So that the concentration becomes.
[0140]
Then, as shown in FIG. 8B, fourth impurity regions 5050 to 5060 having a conductivity type opposite to the first conductivity type are formed in the island-shaped semiconductor film 5004 forming the P-channel TFT. The second conductive layers 5024b to 5027b are used as masks against the impurity element, and impurity regions are formed in a self-aligning manner. At this time, the island-shaped semiconductor films 5003 and 5005 forming the N-channel TFT are covered with the resist mask 5200 in advance. The impurity regions 5050 to 5060 are doped with phosphorus at different concentrations, but diborane (B 2 H 6 ) And an impurity concentration of 2 × 10 6 in any region. 20 ~ 2x10 twenty one atoms / cm Three To be.
[0141]
Through the above steps, impurity regions are formed in each island-like semiconductor film. The second conductive layers 5024 to 5027 overlapping with the island-shaped semiconductor film function as gate electrodes.
[0142]
Thus, for the purpose of controlling the conductivity type, a step of activating the impurity element added to each island-like semiconductor film is performed. This step is performed by a thermal annealing method using a furnace annealing furnace. In addition, a laser annealing method or a rapid thermal annealing method (RTA method) can be applied. In the thermal annealing method, the oxygen concentration is 1 ppm or less, preferably 0.1 ppm or less in a nitrogen atmosphere at 400 to 700 ° C., typically 500 to 600 ° C. In this example, the temperature is 500 ° C. for 4 hours. Heat treatment is performed. However, in the case where the wiring material used for 5024 to 5027 is weak against heat, activation is preferably performed after an interlayer insulating film (having silicon as a main component) is formed in order to protect the wiring and the like.
[0143]
Further, a heat treatment is performed at 300 to 450 ° C. for 1 to 12 hours in an atmosphere containing 3 to 100% hydrogen to perform a step of hydrogenating the island-shaped semiconductor film. This step is a step of terminating dangling bonds in the semiconductor film with thermally excited hydrogen. As another means of hydrogenation, plasma hydrogenation (using hydrogen excited by plasma) may be performed.
[0144]
Next, as shown in FIG. 8C, a first interlayer insulating film 5061 is formed with a thickness of 100 to 200 nm from a silicon oxynitride film. After a second interlayer insulating film 5062 made of an organic insulating material is formed thereon, contact holes are formed in the first interlayer insulating film 5061, the second interlayer insulating film 5062, and the gate insulating film 5007. Each wiring (including connection wiring and signal lines) 5065 to 5069 is formed by patterning.
[0145]
As the second interlayer insulating film 5062, a film made of an organic resin is used, and polyimide, polyamide, acrylic, BCB (benzocyclobutene), or the like can be used as the organic resin. In particular, since the second interlayer insulating film 5062 has a strong meaning of flattening, acrylic having excellent flatness is preferable. In this embodiment, the acrylic film is formed with a film thickness that can sufficiently flatten the step formed by the TFT. The thickness is preferably 1 to 5 μm (more preferably 2 to 4 μm).
[0146]
The contact holes are formed by dry etching or wet etching, and contact holes reaching N-type impurity regions 5017, 5018, 5022, 5023 or P-type impurity regions 5050, 5060 are formed.
[0147]
Further, as wirings (including connection wirings and signal lines) 5065 to 5069, a laminated film having a three-layer structure in which a Ti film is formed to 100 nm, an aluminum film containing Ti is 300 nm, and a Ti film 150 nm is continuously formed by a sputtering method has a desired shape The one patterned is used. Of course, other conductive films may be used.
[0148]
Next, as shown in FIG. 9A, a third interlayer insulating film 5071 made of an organic resin is formed. As the organic resin, polyimide, polyamide, acrylic, BCB (benzocyclobutene), or the like can be used. In particular, since the third interlayer insulating film 5071 has a strong meaning of flattening, acrylic having excellent flatness is preferable. In this embodiment, the acrylic film is formed with a film thickness that can sufficiently flatten the step formed by the TFT. The thickness is preferably 1 to 5 μm (more preferably 2 to 4 μm).
[0149]
Next, a contact hole reaching the wiring 5068 is formed in the third interlayer insulating film 5071, and a pixel electrode 5073 is formed. In this embodiment, an indium tin oxide (ITO) film having a thickness of 110 nm is formed and patterned to form a pixel electrode 5073. Alternatively, a transparent conductive film in which 2 to 20% zinc oxide (ZnO) is mixed with indium oxide may be used. This pixel electrode 5073 corresponds to the anode of the OLED (FIG. 9A).
[0150]
FIG. 10 is a top view of the pixel in the state of FIG. A cross-sectional view taken along broken lines AA ′, BB ′, and CC ′ in FIG. 10 corresponds to FIG.
[0151]
5080 is a switching TFT, 5081 to 5084 are driving TFTs, and 5085 is an erasing TFT.
[0152]
A wiring 5065 corresponding to the signal line Si is connected to the first impurity region 5017 of the island-shaped semiconductor film (active layer) 5003 included in the switching TFT 5080. Further, the second shape conductive layer 5024 corresponding to the gate electrode of the switching TFT 5080 is connected to the first scanning line Gaj 5090. In addition, the first impurity region 5018 of the island-shaped semiconductor film (active layer) 5003 included in the switching TFT 5080 is connected to the gate wiring 5091 through the wiring 5066.
[0153]
Part of the gate wiring 5091 includes a second shape conductive layer 5025 corresponding to the gate electrode of the driving TFT 5081, a second shape conductive layer 5026 corresponding to the gate electrode of the driving TFT 5082, and the gate electrode of the driving TFT 5083. And a second shape conductive layer corresponding to the gate electrode of the driving TFT 5082. The driving TFTs 5081 to 5084 each include an island-shaped semiconductor film 5004. A third impurity region 5050 included in the island-shaped semiconductor film 5004 is connected to a wiring 5067 corresponding to the power supply line Vi. The third impurity region 5060 included in the island-shaped semiconductor film 5004 is connected to the wiring 5068.
[0154]
The gate wiring 5091 is connected to the first impurity region 5023 of the island-shaped semiconductor film 5005 included in the erasing TFT 5085 through the wiring 5069. In addition, the first impurity region 5022 of the island-shaped semiconductor film 5005 included in the erasing TFT 5085 is connected to the power supply line 5067. A second shape conductive layer 5027 corresponding to the gate electrode of the erasing TFT 5085 is connected to the second scanning line Gej5092.
[0155]
The wiring 5068 is connected to the pixel electrode 5073.
[0156]
Next, as shown in FIG. 9B, an insulating film containing silicon (in this embodiment, a silicon oxide film) is formed to a thickness of 500 nm, and an opening is formed at a position corresponding to the pixel electrode 5073. A fourth interlayer insulating film 5074 is formed. When the opening is formed, a tapered sidewall can be easily formed by using a wet etching method. If the side wall of the opening is not sufficiently smooth, the deterioration of the organic light emitting layer due to the step becomes a significant problem.
[0157]
Next, the organic light emitting layer 5075 and the cathode (MgAg electrode) 5076 are continuously formed by using a vacuum deposition method without being released to the atmosphere. Note that the thickness of the organic light emitting layer 5075 may be 80 to 200 nm (typically 100 to 120 nm), and the thickness of the cathode 5076 may be 180 to 300 nm (typically 200 to 250 nm).
[0158]
In this step, an organic light emitting layer and a cathode are sequentially formed for a pixel corresponding to red, a pixel corresponding to green, and a pixel corresponding to blue. However, since the organic light emitting layer has poor resistance to a solution, it must be formed for each color individually without using a photolithography technique. Therefore, it is preferable to use a metal mask to hide other than the desired pixels and to selectively form the organic light emitting layer and the cathode only at necessary portions.
[0159]
That is, first, a mask that hides all pixels other than those corresponding to red is set, and an organic light emitting layer that emits red light is selectively formed using the mask. Next, a mask that hides all but the pixels corresponding to green is set, and an organic light emitting layer that emits green light is selectively formed using the mask. Next, similarly, a mask for hiding all but the pixels corresponding to blue is set, and a blue light emitting organic light emitting layer is selectively formed using the mask. Note that although all the different masks are described here, the same mask may be used. Moreover, it is preferable to process without breaking a vacuum until an organic light emitting layer is formed on all pixels.
[0160]
Here, a method of forming three types of OLEDs corresponding to RGB is used, but a method of combining a white light emitting OLED and a color filter, a blue or blue green light emitting OLED and a phosphor (fluorescent color conversion layer: CCM). ), A method of superimposing OLEDs corresponding to RGB using a transparent electrode as a cathode (counter electrode), or the like may be used.
[0161]
A known material can be used for the organic light emitting layer 5075. As the known material, it is preferable to use an organic material in consideration of the driving voltage. For example, a four-layer structure including a hole injection layer, a hole transport layer, a light emitting layer, and an electron injection layer may be used as the organic light emitting layer.
[0162]
Next, a cathode 5076 is formed. In this embodiment, an example in which an MgAg electrode is used as a cathode of an OLED is shown, but other known materials may be used.
[0163]
Next, a protective electrode 5077 is formed covering the organic light emitting layer and the cathode. The protective electrode 5077 can protect the organic light emitting layer from moisture and the like, and can improve the reliability of the OLED. As the protective electrode 5077, a conductive film containing aluminum as a main component may be used. The protective electrode 5077 may be formed by a vacuum evaporation method using a mask different from that used when the organic light emitting layer and the cathode are formed. In addition, it is preferable to continuously form the organic light emitting layer and the cathode without releasing them to the atmosphere after forming them.
[0164]
Thus, an active matrix light-emitting device having a structure as shown in FIG. 9B is completed.
[0165]
By the way, a TFT manufactured by the manufacturing method of this embodiment can be used not only for a pixel portion but also for a driver circuit, thereby exhibiting very high reliability and improving operating characteristics. In addition, it is possible to increase the crystallinity by adding a metal catalyst such as Ni in the crystallization step. Accordingly, the driving frequency of the signal line driver circuit can be 10 MHz or more.
[0166]
First, a TFT having a structure that reduces hot carrier injection so as not to reduce the operating speed as much as possible is used as an N-channel TFT of a CMOS circuit that forms a driving circuit. Note that the driving circuit here includes a shift register, a buffer, a level shifter, a latch in line sequential driving, a transmission gate in dot sequential driving, and the like.
[0167]
In this embodiment, the active layer of the N-channel TFT includes a source region, a drain region, a GOLD region, an LDD region, and a channel formation region, and the GOLD region overlaps with the gate electrode through the gate insulating film.
[0168]
In addition, since the P-channel TFT of the CMOS circuit is hardly concerned about deterioration due to hot carrier injection, it is not particularly necessary to provide an LDD region. Of course, it is also possible to provide an LDD region as in the case of the N-channel TFT and take measures against hot carriers.
[0169]
In addition, when the driving circuit uses a CMOS circuit in which a current flows bidirectionally in the channel formation region, that is, a CMOS circuit in which the roles of the source region and the drain region are switched, an N-channel TFT that forms the CMOS circuit In this case, it is preferable to form the LDD region in such a manner that the channel formation region is sandwiched between both sides of the channel formation region. An example of this is a transmission gate used for dot sequential driving. Further, in the case where a CMOS circuit that needs to keep the off-current value as low as possible is used in the driver circuit, the N-channel TFT forming the CMOS circuit has a configuration in which a part of the LDD region overlaps with the gate electrode through the gate insulating film. It is preferable to have. As such an example, there is a transmission gate used for dot sequential driving.
[0170]
Actually, when the state shown in FIG. 9B is completed, a protective film (laminate film, ultraviolet curable resin film, etc.) or a light-transmitting material having high hermeticity and low degassing so as not to be exposed to the outside air. It is preferable to package (enclose) with a sealing material. At that time, if the inside of the sealing material is made an inert atmosphere or a hygroscopic material (for example, barium oxide) is arranged inside, the reliability of the OLED is improved.
[0171]
In addition, when the airtightness is improved by processing such as packaging, a connector (flexible printed circuit: FPC) for connecting the terminal drawn from the element or circuit formed on the substrate and the external signal terminal is attached. Completed as a product.
[0172]
In this embodiment, the switching TFT and the erasing TFT have a single gate structure. However, the switching TFT and the erasing TFT may have a multi-gate structure. A TFT having a multi-gate structure can suppress off-state current as compared with a TFT having a single gate structure. For this reason, it is more preferable to use a multi-gate structure for the switching TFT as a switching element.
[0173]
Note that this embodiment can be implemented in combination with Embodiment 1 or Embodiment 2.
[0174]
Example 4
In the third embodiment, an example in which the anode is used as the pixel electrode and the cathode is used as the counter electrode has been described. In this embodiment, a configuration of a pixel in which the cathode is used as the pixel electrode and the anode is used as the counter electrode will be described. .
[0175]
FIG. 11 shows a cross-sectional view of the pixel of this embodiment. In FIG. 11, 5300 is a switching TFT, 5301 and 5302 are driving TFTs, and 5303 is an erasing TFT. In this embodiment, the structure of a pixel provided with 2 × 2 driving TFTs will be described, but only two driving TFTs are shown in FIG.
[0176]
In FIG. 11, the switching TFT 5300 and the erasing TFT 5303 are n-channel TFTs. The switching TFT 5300 and the erasing TFT 5303 may be either an n-channel TFT or a p-channel TFT.
[0177]
In FIG. 11, driving TFTs 5301 and 5302 are n-channel TFTs. In this embodiment, the cathode of the OLED is used as the pixel electrode, the anode is used as the counter electrode, and it is desirable that all the driving TFTs are n-channel TFTs.
[0178]
5310 corresponds to an OLED. The OLED 5310 includes a pixel electrode 5311 that is a cathode, an organic light emitting layer 5312, and a counter electrode 5313 that is an anode.
[0179]
In this embodiment, an aluminum alloy film (aluminum film containing 1 wt% titanium) having a thickness of 300 nm was used as the pixel electrode 5311.
[0180]
Although not shown, the organic light emitting layer 5312 has a light emitting layer near the cathode and a hole injection layer near the anode. This is only an example, and the configuration of the organic light emitting layer of this embodiment is not limited to this. Various examples of the combination of the organic light emitting layers have already been reported, and any of the configurations may be used.
[0181]
For the counter electrode 5313, an anode made of a transparent conductive film is formed to a thickness of 120 nm.
In this embodiment, a transparent conductive film in which 10 to 20 wt% zinc oxide is added to indium oxide is used. The film forming method is preferably formed by vapor deposition at room temperature so that the organic light emitting layer 5312 is not deteriorated.
[0182]
After the counter electrode 5313 is formed, a second passivation film 5314 made of a silicon nitride oxide film is formed to a thickness of 300 nm by a plasma CVD method. At this time, it is necessary to pay attention to the film formation temperature. Remote plasma CVD may be used to lower the film formation temperature.
[0183]
In the light emitting device of this embodiment, light emitted from the OLED 5310 is transmitted to the counter electrode 5313 side without passing through the pixel electrode 5311. Therefore, light is not blocked by the TFT formed on the substrate. Therefore, it is possible to increase the luminance of the OLED panel without increasing the current flowing through the OLED as compared with the case where the anode is used for the pixel electrode and the cathode is used for the counter electrode. Further, the light emission luminance of the OLED panel is not affected by the arrangement and number of TFTs in each pixel.
[0184]
In this embodiment, the switching TFT and the erasing TFT have a single gate structure. However, the switching TFT and the erasing TFT may have a multi-gate structure. A TFT having a multi-gate structure can suppress off-state current as compared with a TFT having a single gate structure. For this reason, it is more preferable to use a multi-gate structure for the switching TFT as a switching element.
[0185]
This embodiment can be implemented in combination with Embodiment 1 or Embodiment 2.
[0186]
(Example 5)
In this embodiment, a structure of a pixel of a light emitting device of the present invention using a bottom gate type TFT will be described. However, in order to simplify the description, the drive TFT group will be described by showing only two of the 2 × 2 drive TFTs. In this embodiment, only a method for manufacturing a TFT in a pixel portion will be described. However, driving circuits (a signal line driving circuit, a first scanning line driving circuit, and a second scanning line driving circuit) provided in the pixel portion and the periphery thereof are used. It is also possible to manufacture TFTs at the same time.
[0187]
FIG. 12 is a cross-sectional view of a pixel of the light emitting device of this example.
[0188]
Reference numeral 5400 denotes a switching TFT, 5401 and 5402 denote driving TFTs, and 5403 denotes an erasing TFT.
[0189]
The switching TFT 5400 includes a gate electrode 5410, a gate insulating film 5411 in contact with the gate electrode 5410, and an island-shaped semiconductor film 5412 in contact with the gate insulating film 5411. The semiconductor film 5412 includes a channel formation region 5413, second impurity regions 5414 and 5415 corresponding to the LDD region, which are in contact with the channel formation region 5413, and first impurity regions 5416 and 5417 which are in contact with the LDD regions 5414 and 5415. And have.
[0190]
The driving TFTs 5401 and 5402 include gate electrodes 5420 and 5421, a gate insulating film 5411 in contact with the gate electrodes 5420 and 5421, and an island-shaped semiconductor film 5422 in contact with the gate insulating film 5411. The semiconductor film 5422 includes channel formation regions 5423 and 5424 and impurity regions 5425 to 5427 in contact with the channel formation regions 5423 and 5424.
[0191]
The erasing TFT 5403 includes a gate electrode 5430, a gate insulating film 5411 in contact with the gate electrode 5430, and an island-shaped semiconductor film 5432 in contact with the gate insulating film 5411. The semiconductor film 5432 includes a channel formation region 5433, second impurity regions 5434 and 5435 corresponding to the LDD region, which are in contact with the channel formation region 5433, and first impurity regions 5436 and 5437 which are in contact with the LDD regions 5434 and 5435. And have.
[0192]
An impurity region 5427 included in the driving TFT 5402 is connected to a pixel electrode 5451 included in the OLED 5450 through a wiring 5452.
[0193]
In this embodiment, the switching TFT and the erasing TFT have a single gate structure. However, the switching TFT and the erasing TFT may have a multi-gate structure. A TFT having a multi-gate structure can suppress off-state current as compared with a TFT having a single gate structure. For this reason, it is more preferable to use a multi-gate structure for the switching TFT as a switching element.
[0194]
In this embodiment, the case where the anode is used as the pixel electrode has been described. However, the cathode may be used as the pixel electrode. In this case, the driving TFTs 5401 and 5402 are preferably n-channel TFTs.
[0195]
Note that this embodiment can be implemented in combination with Embodiment 1 or Embodiment 2.
[0196]
(Example 6)
In this example, the configuration of the driving circuit (signal line driving circuit, first and second scanning line driving circuits) of the light-emitting device corresponding to the driving method described in Embodiment Mode 1 is described.
I will explain.
[0197]
FIG. 14 is a block diagram of a driving circuit of the self-light emitting device of this embodiment. FIG. 14A illustrates a signal line driver circuit 601 which includes a shift register 602, a latch (A) 603, and a latch (B) 604.
[0198]
In the signal line driver circuit 601, the clock signal (CLK) and the start pulse (SP) are input to the shift register 602. The shift register 602 sequentially generates timing signals based on the clock signal (CLK) and the start pulse (SP), and sequentially inputs the timing signals to subsequent circuits through a buffer or the like (not shown).
[0199]
The timing signal from the shift register 602 is buffered and amplified by a buffer or the like. A wiring to which a timing signal is input has a large load capacitance (parasitic capacitance) because many circuits or elements are connected thereto. This buffer is provided in order to prevent “blunting” of the rising edge or falling edge of the timing signal caused by the large load capacity. Note that the buffer is not necessarily provided.
[0200]
The timing signal buffered and amplified by the buffer is input to the latch (A) 603. The latch (A) 603 includes a plurality of stages of latches for processing an n-bit digital video signal. When the timing signal is input, the latch (A) 603 sequentially captures and holds n-bit digital video signals input from the outside of the signal line driver circuit 601.
[0201]
Note that when a digital video signal is taken into the latch (A) 603, the digital video signal may be sequentially input to latches of a plurality of stages included in the latch (A) 603. However, the present invention is not limited to this configuration. A plurality of stages of latches included in the latch (A) 603 may be divided into several groups, and so-called division driving may be performed in which digital video signals are input simultaneously in parallel for each group. Note that the number of groups at this time is called the number of divisions. For example, when the latches are divided into groups for every four stages, it is said that the driving is divided into four.
[0202]
The time until the writing of the digital video signal to all the latches of the latch (A) 603 is completed is called a line period. Actually, the line period may include a period in which a horizontal blanking period is added to the line period.
[0203]
When one line period ends, a latch signal (Latch Signal) is input to the latch (B) 604. At this moment, the digital video signals written and held in the latch (A) 603 are sent all at once to the latch (B) 604, and are written and held in the latches of all stages of the latch (B) 604.
[0204]
The digital video signal is sequentially written into the latch (A) 603 that has finished sending the digital video signal to the latch (B) 604 based on the timing signal from the shift register 602.
[0205]
During the second line of one line, the digital video signal written and held in the latch (B) 603 is input to the signal line.
[0206]
Note that another circuit such as a decoder circuit may be used instead of the shift register, and the digital video signal may be sequentially written into the latch circuit.
[0207]
FIG. 14B is a block diagram illustrating a configuration of the first scan line driver circuit.
[0208]
The first scan line driver circuit 605 includes a shift register 606 and a buffer 607, respectively. In some cases, it may have a level shift.
[0209]
In the first scan line driver circuit 605, the timing signal from the shift register 606 is input to the buffer 607 and input to the corresponding first scan line. A gate electrode of a switching TFT of a pixel for one line is connected to the first scanning line. Since the switching TFTs for the pixels for one line must be turned on all at once, a buffer that can flow a large current is used.
[0210]
Note that since the second scan line driver circuit has the same structure as the first scan line driver circuit, FIG. 14B is referred to. However, in the case of the second scanning line driving circuit, the output from the buffer is input to the second scanning line. Further, the gate electrode of the erasing TFT of the pixel for one line is connected to the second scanning line. Since the erasing TFTs for the pixels for one line must be turned on all at once, a buffer capable of flowing a large current is used.
[0211]
Note that another circuit such as a decoder circuit may be used instead of the shift register to select the gate signal and supply the timing signal.
[0212]
The drive circuit used in the present invention is not limited to the configuration shown in this embodiment. This embodiment can be implemented by freely combining with Embodiments 1 to 5.
[0213]
(Example 7)
In this example, a detailed structure of the signal line driver circuit 601 shown in FIG. 13 corresponding to the driving method shown in Embodiment Mode 1 is described.
[0214]
FIG. 14 shows a circuit diagram of the signal line driver circuit of this embodiment. The shift register 801, latches (A) (802), and latches (B) (803) are arranged as shown in FIG. In this embodiment, one set of latches (A) (802) and one set of latches (B) (803) correspond to four signal lines St to S (t + 3). In this embodiment, the level shift for changing the amplitude range of the voltage of the signal is not provided. However, the designer may appropriately provide it.
[0215]
The clock signal CLKB, the clock signal CLKB in which the polarity of the CLK is inverted, the start pulse signal SP, and the drive direction switching signal SL / R are input to the shift register 801 from the wirings shown in the drawing, respectively. The digital video signal VD input from the outside is input to the latch (A) (802) from the wiring shown in the drawing. The signals S_LATb in which the polarities of the latch signals S_LAT and S_LAT are inverted are respectively input to the latches (B) (803) from the wirings shown in the drawing.
[0216]
A detailed configuration of the latches (A) and (802) will be described by taking a part 804 of the latches (A) and (802) corresponding to the signal line St as an example. A portion 804 of the latch (A) (802) has two clocked inverters and two inverters.
[0217]
A top view of a portion 804 of the latch (A) (802) is shown in FIG. Reference numerals 831a and 831b are active layers of TFTs forming one of the inverters included in a part 804 of the latch (A) (802), and 836 is a common gate electrode of the TFTs forming one of the inverters. is there. 832a and 832b are active layers of TFTs that form another inverter included in a part 804 of the latch (A) (802), and 837a and 837b are gates provided on the active layers 832a and 832b, respectively. Electrode. Note that the gate electrodes 837a and 837b are electrically connected.
[0218]
Reference numerals 833a and 833b denote active layers of TFTs that form one of the clocked inverters included in the part 804 of the latch (A) (802). Gate electrodes 838a and 838b are provided on the active layer 833a to form a double gate structure. Gate electrodes 838b and 839 are provided on the active layer 833b to form a double gate structure.
[0219]
Reference numerals 834a and 834b denote active layers of TFTs that form another clocked inverter included in a part 804 of the latch (A) (802). Gate electrodes 839 and 840 are provided on the active layer 834a to form a double gate structure. Further, gate electrodes 840 and 841 are provided on the active layer 834b to form a double gate structure.
[0220]
This embodiment can be implemented in combination with the first to sixth embodiments.
[0221]
(Example 8)
In this example, a process of manufacturing a light-emitting device of the present invention by sealing a substrate on which an OLED is formed so that the OLED is not exposed to the air will be described. 16A is a top view of the light-emitting device of the present invention, and FIG. 16B is a cross-sectional view taken along line AA ′ in FIG. 16A. FIG. 16C is a cross-sectional view taken along the line BB ′ of FIG.
[0222]
A sealant 4009 is provided so as to surround the pixel portion 4002 provided over the substrate 4001, the signal line driver circuit 4003, and the first and second scan line driver circuits 4004a and 4004b. In addition, a sealing material 4008 is provided over the pixel portion 4002, the signal line driver circuit 4003, and the first and second scan line driver circuits 4004a and 4004b. Therefore, the pixel portion 4002, the signal line driver circuit 4003, and the first and second scan line driver circuits 4004 a and 400 b are sealed with the filler 4210 by the substrate 4001, the sealant 4009, and the sealant 4008. .
[0223]
The pixel portion 4002, the signal line driver circuit 4003, and the first and second scan line driver circuits 4004a and 4004b provided over the substrate 4001 include a plurality of TFTs. In FIG. 16B, typically, a driver circuit TFT included in the signal line driver circuit 4003 formed over the base film 4010 (here, an n-channel TFT and a p-channel TFT are illustrated) 4201. One driving TFT 4202 included in the pixel portion 4002 is illustrated.
[0224]
In this embodiment, a p-channel TFT or an n-channel TFT manufactured by a known method is used for the driving circuit TFT 4201, and a p-channel TFT manufactured by a known method is used for the driving TFT 4202. . Further, the pixel portion 4002 is provided with a storage capacitor (not shown) connected to the gate of the driving TFT 4202.
[0225]
An interlayer insulating film (planarization film) 4301 is formed over the driver circuit TFT 4201 and the driver TFT 4202, and a pixel electrode (anode) 4203 electrically connected to the drain of the driver TFT 4202 is formed thereon. As the pixel electrode 4203, a transparent conductive film having a large work function is used. As the transparent conductive film, a compound of indium oxide and tin oxide, a compound of indium oxide and zinc oxide, zinc oxide, tin oxide, or indium oxide can be used. Moreover, you may use what added the gallium to the said transparent conductive film.
[0226]
An insulating film 4302 is formed over the pixel electrode 4203, and an opening is formed over the pixel electrode 4203 in the insulating film 4302. In this opening, an organic light emitting layer 4204 is formed on the pixel electrode 4203. A known organic light emitting material or inorganic light emitting material can be used for the organic light emitting layer 4204. The organic light emitting material includes a low molecular (monomer) material and a high molecular (polymer) material, either of which may be used.
[0227]
As a method for forming the organic light emitting layer 4204, a known vapor deposition technique or coating technique may be used. The structure of the organic light emitting layer may be a laminated structure or a single layer structure by freely combining a hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer, or an electron injection layer.
[0228]
On the organic light emitting layer 4204, a cathode 4205 made of a light-shielding conductive film (typically a conductive film containing aluminum, copper or silver as a main component or a laminated film of these with another conductive film) is formed. The In addition, it is desirable to remove moisture and oxygen present at the interface between the cathode 4205 and the organic light emitting layer 4204 as much as possible. Therefore, it is necessary to devise a method in which the organic light emitting layer 4204 is formed in a nitrogen or rare gas atmosphere and the cathode 4205 is formed without being exposed to oxygen or moisture. In this embodiment, the above-described film formation is possible by using a multi-chamber type (cluster tool type) film formation apparatus. The cathode 4205 is given a predetermined voltage.
[0229]
As described above, the OLED 4303 including the pixel electrode (anode) 4203, the organic light emitting layer 4204, and the cathode 4205 is formed. A protective film 4303 is formed on the insulating film 4302 so as to cover the OLED 4303. The protective film 4303 is effective in preventing oxygen, moisture, and the like from entering the OLED 4303.
[0230]
Reference numeral 4005 a denotes a lead wiring connected to the power supply line, and is electrically connected to the source region of the driving TFT 4202. The lead wiring 4005 a passes between the sealant 4009 and the substrate 4001 and is electrically connected to the FPC wiring 4301 included in the FPC 4006 through the anisotropic conductive film 4300.
[0231]
As the sealing material 4008, a glass material, a metal material (typically a stainless steel material), a ceramic material, or a plastic material (including a plastic film) can be used. As the plastic material, an FRP (Fiberglass-Reinforced Plastics) plate, a PVF (polyvinyl fluoride) film, a mylar film, a polyester film, or an acrylic resin film can be used. A sheet having a structure in which an aluminum foil is sandwiched between PVF films or mylar films can also be used.
[0232]
However, when the emission direction of light from the OLED is directed toward the cover material, the cover material must be transparent. In that case, a transparent material such as a glass plate, a plastic plate, a polyester film or an acrylic film is used.
[0233]
Further, as the filler 4103, in addition to an inert gas such as nitrogen or argon, an ultraviolet curable resin or a thermosetting resin can be used. PVC (polyvinyl chloride), acrylic, polyimide, epoxy resin, silicone resin, PVB (Polyvinyl butyral) or EVA (ethylene vinyl acetate) can be used. In this example, nitrogen was used as the filler.
[0234]
Further, in order to expose the filler 4103 to a hygroscopic substance (preferably barium oxide) or a substance capable of adsorbing oxygen, a recess 4007 is provided on the surface of the sealing material 4008 on the substrate 4001 side to adsorb the hygroscopic substance or oxygen. A possible substance 4207 is placed. In order to prevent the hygroscopic substance or the substance 4207 capable of adsorbing oxygen from scattering, the concave part cover material 4208 holds the hygroscopic substance or the substance 4207 capable of adsorbing oxygen in the concave part 4007. Note that the concave cover material 4208 has a fine mesh shape, and is configured to allow air and moisture to pass therethrough but not a hygroscopic substance or a substance 4207 capable of adsorbing oxygen. By providing the hygroscopic substance or the substance 4207 capable of adsorbing oxygen, deterioration of the OLED 4303 can be suppressed.
[0235]
As shown in FIG. 16C, the conductive film 4203a is formed so as to be in contact with the lead wiring 4005a at the same time as the pixel electrode 4203 is formed.
[0236]
The anisotropic conductive film 4300 has a conductive filler 4300a. By thermally pressing the substrate 4001 and the FPC 4006, the conductive film 4203a on the substrate 4001 and the FPC wiring 4301 on the FPC 4006 are electrically connected by the conductive filler 4300a.
[0237]
In addition, a present Example can be implemented in combination with Examples 1-7.
[0238]
Example 9
In the light-emitting device of the present invention, the material used for the organic light-emitting layer of the OLED is not limited to the organic light-emitting material, and can also be implemented using an inorganic light-emitting material. However, since current inorganic light-emitting materials have a very high driving voltage, a TFT having a withstand voltage characteristic that can withstand such a driving voltage must be used.
[0239]
Alternatively, if an inorganic light-emitting material with a lower driving voltage is developed in the future, it can be applied to the present invention.
[0240]
Moreover, the structure of a present Example can be implemented in combination with Examples 1-8.
[0241]
(Example 10)
In the present invention, by using an organic light emitting material that can utilize phosphorescence from triplet excitons for light emission, the external light emission quantum efficiency can be dramatically improved. Thereby, low power consumption, long life, and light weight of the OLED can be achieved.
[0242]
Here, a report of using triplet excitons to improve the external emission quantum efficiency is shown.
(T. Tsutsui, C. Adachi, S. Saito, Photochemical Processes in Organized Molecular Systems, ed. K. Honda, (Elsevier Sci. Pub., Tokyo, 1991) p.437.)
[0243]
The molecular formula of the organic light-emitting material (coumarin dye) reported by the above paper is shown below.
[0244]
[Chemical 1]
Figure 0004926346
[0245]
(MABaldo, DFO'Brien, Y.You, A.Shoustikov, S.Sibley, METhompson, SRForrest, Nature 395 (1998) p.151.)
[0246]
The molecular formula of the organic light-emitting material (Pt complex) reported by the above paper is shown below.
[0247]
[Chemical formula 2]
Figure 0004926346
[0248]
(MABaldo, S. Lamansky, PEBurrrows, METhompson, SRForrest, Appl.Phys.Lett., 75 (1999) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys., 38 (12B) (1999) L1502.)
[0249]
The molecular formula of the organic light-emitting material (Ir complex) reported by the above paper is shown below.
[0250]
[Chemical 3]
Figure 0004926346
[0251]
As described above, if phosphorescence emission from triplet excitons can be used, in principle, it is possible to realize an external emission quantum efficiency that is 3 to 4 times higher than that in the case of using fluorescence emission from singlet excitons.
[0252]
In addition, a present Example can be implemented in combination with Examples 1-9.
[0253]
(Example 11)
Organic light-emitting materials used for OLEDs are roughly classified into low molecular weight systems and high molecular weight systems. The light emitting device of the present invention can be used with either a low molecular weight organic light emitting material or a high molecular weight organic light emitting material.
[0254]
The low molecular weight organic light emitting material is formed by a vapor deposition method. Therefore, it is easy to take a laminated structure, and it is easy to increase the efficiency by laminating films having different functions such as a hole transport layer and an electron transport layer.
[0255]
Low molecular weight organic light-emitting materials include aluminum complex Alq with quinolinol as a ligand. Three , Triphenylamine derivatives (TPD) and the like.
[0256]
On the other hand, a high molecular organic light emitting material has higher physical strength and higher device durability than a low molecular material. In addition, since the film can be formed by coating, the device can be manufactured relatively easily.
[0257]
The structure of a light emitting element using a high molecular weight organic light emitting material is basically the same as that when a low molecular weight organic light emitting material is used, and is a cathode / organic light emitting layer / anode. However, when forming an organic light emitting layer using a high molecular weight organic light emitting material, it is difficult to form a laminated structure as in the case of using a low molecular weight organic light emitting material. The two-layer structure is famous. Specifically, the structure is cathode / light-emitting layer / hole transport layer / anode. In the case of a light emitting element using a polymer organic light emitting material, Ca can also be used as a cathode material.
[0258]
Note that since the color of light emitted from the element is determined by the material for forming the light-emitting layer, a light-emitting element exhibiting desired light emission can be formed by selecting them. Examples of the polymer organic light emitting material that can be used for forming the light emitting layer include polyparaphenylene vinylene, polyparaphenylene, polythiophene, and polyfluorene.
[0259]
The polyparaphenylene vinylene system includes derivatives of poly (paraphenylene vinylene) [PPV], poly (2,5-dialkoxy-1,4-phenylene vinylene) [RO-PPV], poly (2- (2′- Ethyl-hexoxy) -5-methoxy-1,4-phenylenevinylene) [MEH-PPV], poly (2- (dialkoxyphenyl) -1,4-phenylenevinylene) [ROPh-PPV] and the like.
[0260]
The polyparaphenylene series includes derivatives of polyparaphenylene [PPP], poly (2,5-dialkoxy-1,4-phenylene) [RO-PPP], poly (2,5-dihexoxy-1,4-phenylene). ) And the like.
[0261]
The polythiophene series includes polythiophene [PT] derivatives, poly (3-alkylthiophene) [PAT], poly (3-hexylthiophene) [PHT], poly (3-cyclohexylthiophene) [PCHT], poly (3-cyclohexyl). -4-methylthiophene) [PCHMT], poly (3,4-dicyclohexylthiophene) [PDCHT], poly [3- (4-octylphenyl) -thiophene] [POPT], poly [3- (4-octylphenyl) -2,2 bithiophene] [PTOPT] and the like.
[0262]
Examples of the polyfluorene series include polyfluorene [PF] derivatives, poly (9,9-dialkylfluorene) [PDAF], poly (9,9-dioctylfluorene) [PDOF], and the like.
[0263]
Note that when a hole-transporting polymer-based organic light-emitting material is sandwiched between an anode and a light-emitting polymer-based organic light-emitting material, hole injection properties from the anode can be improved. In general, an acceptor material dissolved in water is applied by spin coating or the like. In addition, since it is insoluble in an organic solvent, it can be stacked with the above-described light-emitting organic light-emitting material.
[0264]
Examples of the hole-transporting polymer organic light emitting material include a mixture of PEDOT and camphor sulfonic acid (CSA) as an acceptor material, a mixture of polyaniline [PANI] and polystyrene sulfonic acid [PSS] as an acceptor material, and the like. It is done.
[0265]
In addition, the structure of a present Example can be implemented in combination with any structure of Example 1- Example 10 freely.
[0266]
(Example 12)
Since the light-emitting device is a self-luminous type, it has excellent visibility in a bright place and a wide viewing angle compared to a liquid crystal display. Therefore, it can be used for display portions of various electronic devices.
[0267]
As an electronic device using the light emitting device of the present invention, a video camera, a digital camera, a goggle type display (head mounted display), a navigation system, a sound reproduction device (car audio, audio component, etc.), a notebook type personal computer, a game device, Play back a recording medium such as a portable information terminal (mobile computer, mobile phone, portable game machine or electronic book), an image playback device (specifically a DVD (digital versatile disc)) equipped with a recording medium, A device having a display capable of displaying). In particular, it is desirable to use a light-emitting device for a portable information terminal that often has an opportunity to see a screen from an oblique direction because the wide viewing angle is important. Specific examples of these electronic devices are shown in FIGS.
[0268]
FIG. 17A illustrates a display device, which includes a housing 2001, a support base 2002, a display portion 2003, a speaker portion 2004, a video input terminal 2005, and the like. The light emitting device of the present invention can be used for the display portion 2003. Since the light-emitting device is a self-luminous type, a backlight is not necessary and a display portion thinner than a liquid crystal display can be obtained. The display devices include all information display devices for personal computers, for receiving TV broadcasts, for displaying advertisements, and the like.
[0269]
FIG. 17B illustrates a digital still camera, which includes a main body 2101, a display portion 2102, an image receiving portion 2103, operation keys 2104, an external connection port 2105, a shutter 2106, and the like. The light emitting device of the present invention can be used for the display portion 2102.
[0270]
FIG. 17C illustrates a laptop personal computer, which includes a main body 2201, a housing 2202, a display portion 2203, a keyboard 2204, an external connection port 2205, a pointing mouse 2206, and the like. The light-emitting device of the present invention can be used for the display portion 2203.
[0271]
FIG. 17D illustrates a mobile computer, which includes a main body 2301, a display portion 2302, a switch 2303, operation keys 2304, an infrared port 2305, and the like. The light emitting device of the present invention can be used for the display portion 2302.
[0272]
FIG. 17E illustrates a portable image reproducing device (specifically, a DVD reproducing device) provided with a recording medium, which includes a main body 2401, a housing 2402, a display portion A2403, a display portion B2404, and a recording medium (DVD or the like). A reading unit 2405, operation keys 2406, a speaker unit 2407, and the like are included. Although the display portion A 2403 mainly displays image information and the display portion B 2404 mainly displays character information, the light-emitting device of the present invention can be used for the display portions A, B 2403, and 2404. Note that an image reproducing device provided with a recording medium includes a home game machine and the like.
[0273]
FIG. 17F illustrates a goggle type display (head mounted display), which includes a main body 2501, a display portion 2502, and an arm portion 2503. The light emitting device of the present invention can be used for the display portion 2502.
[0274]
FIG. 17G illustrates a video camera, which includes a main body 2601, a display portion 2602, a housing 2603, an external connection port 2604, a remote control receiving portion 2605, an image receiving portion 2606, a battery 2607, an audio input portion 2608, operation keys 2609, and the like. . The light-emitting device of the present invention can be used for the display portion 2602.
[0275]
Here, FIG. 17H shows a cellular phone, which includes a main body 2701, a housing 2702, a display portion 2703, an audio input portion 2704, an audio output portion 2705, operation keys 2706, an external connection port 2707, an antenna 2708, and the like. The light emitting device of the present invention can be used for the display portion 2703. Note that the display portion 2703 can reduce power consumption of the mobile phone by displaying white characters on a black background.
[0276]
If the light emission luminance of the organic light emitting material is increased in the future, the light including the output image information can be enlarged and projected by a lens or the like and used in a front type or rear type projector.
[0277]
In addition, the electronic devices often display information distributed through electronic communication lines such as the Internet and CATV (cable television), and in particular, opportunities to display moving image information are increasing. Since the organic light emitting material has a very high response speed, the light emitting device is preferable for displaying moving images.
[0278]
In addition, since the light emitting device consumes power in the light emitting portion, it is desirable to display information so that the light emitting portion is minimized. Therefore, when a light emitting device is used for a display unit mainly including character information, such as a portable information terminal, particularly a mobile phone or a sound reproduction device, it is driven so that character information is formed by the light emitting part with the non-light emitting part as the background. It is desirable to do.
[0279]
As described above, the applicable range of the present invention is so wide that it can be used for electronic devices in various fields. In addition, the electronic device of this embodiment may use the light emitting device having any structure shown in Embodiments 1 to 11.
[0280]
【Effect of the invention】
According to the above configuration, the present invention uses a TFT to provide I DS -V GS Even if there is some variation in characteristics, variation in the amount of current output when equal gate voltage is applied can be suppressed. So I DS -V GS Due to the variation in characteristics, it is possible to suppress the phenomenon that the light emission amount of the OLED greatly differs between adjacent pixels even when the same voltage signal is input.
[0281]
In the present invention, a non-display period in which no display is performed can be provided. In the case of the hold type analog driving method in which the conventional duty ratio (the ratio of the period in which the pixel emits light and performs gradation display in one frame period) is 100%, the moving image is blurred, and the moving image is displayed with high-speed response. I couldn't make full use of the characteristics of OLED. However, in the light-emitting device of the present invention, the non-display period can be provided and the impulse-type driving can be performed, so that it is possible to avoid blurring of moving images.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating a circuit configuration of a light-emitting device of the present invention.
FIG. 2 is a circuit diagram of a pixel of a light emitting device of the present invention.
FIG. 3 is a diagram showing electrical connection of pixels in each period.
4A and 4B illustrate a driving method of a light-emitting device of the present invention.
FIG. 5 is a diagram showing a driving method of a light emitting device of the present invention.
6A and 6B illustrate a driving method of a light-emitting device of the present invention.
7 is a diagram showing a manufacturing process of a light-emitting device of the present invention. FIG.
FIG. 8 is a diagram showing a manufacturing process of a light-emitting device of the present invention.
9 is a diagram showing a manufacturing process of a light-emitting device of the present invention. FIG.
FIG. 10 is a top view of a pixel of a light-emitting device according to the present invention.
FIG. 11 is a cross-sectional view of a light-emitting device of the present invention.
FIG. 12 is a cross-sectional view of a light-emitting device of the present invention.
FIG. 13 is a block diagram illustrating a configuration of a driving circuit of a light emitting device according to the present invention.
FIG. 14 is a circuit diagram of a signal line driver circuit of a light emitting device of the present invention.
FIG. 15 is a top view of a latch of a signal line driver circuit of a light-emitting device according to the present invention.
16A and 16B are an external view and a cross-sectional view of a light-emitting device of the present invention.
FIG. 17 shows an electronic device using the light-emitting device of the present invention.
FIG. 18 is a circuit diagram of a pixel portion of a conventional light emitting device.
FIG. 19 TFT I DS -V GS The figure which shows a characteristic.
FIG. 20 is a circuit diagram of a pixel described in Japanese Patent Application No. 2000-359032.

Claims (8)

複数の画素を有する発光装置であって、
前記画素は、第１のＴＦＴと、第２のＴＦＴと、複数の第３のＴＦＴと、画素電極を有する有機発光素子と、信号線と、電源線と、を有し、
前記第１のＴＦＴのソースまたはドレインの一方は前記信号線に接続され、他方は全ての前記複数の第３のＴＦＴのゲートに接続され、
前記第２のＴＦＴのソースまたはドレインの一方は前記電源線に接続され、他方は全ての前記複数の第３のＴＦＴのゲートに接続され、
前記画素電極と前記電源線との間に、前記第３のＴＦＴが少なくとも２つ直列に接続されてなる経路を有し、かつ前記経路が少なくとも２つ並列に設けられており、
前記複数の第３のＴＦＴは前記電源線と重なっており、
前記複数の第３のＴＦＴの接続配線として、前記電源線を用いていることを特徴とする発光装置。A light emitting device having a plurality of pixels,
The pixel includes a first TFT, a second TFT, a plurality of third TFTs, an organic light emitting element having a pixel electrode, a signal line, and a power line.
One of the source and drain of the first TFT is connected to the signal line, and the other is connected to the gates of all the plurality of third TFTs.
One of the source or drain of the second TFT is connected to the power supply line, and the other is connected to the gates of all the plurality of third TFTs.
Between the pixel electrode and the power supply line, there is a path in which at least two third TFTs are connected in series, and at least two paths are provided in parallel.
The plurality of third TFTs overlap with the power supply line ,
A light-emitting device using the power supply line as a connection wiring of the plurality of third TFTs . 複数の画素を有する発光装置であって、
前記画素は、第１のＴＦＴと、第２のＴＦＴと、複数の第３のＴＦＴと、画素電極を有する有機発光素子と、信号線と、電源線と、第１の走査線と、第２の走査線と、を有し、
前記第１のＴＦＴのゲートは前記第１の走査線に接続され、
前記第２のＴＦＴのゲートは前記第２の走査線に接続され、
前記第１のＴＦＴのソースまたはドレインの一方は前記信号線に、他方は全ての前記複数の第３のＴＦＴのゲートに接続され、
前記第２のＴＦＴのソースまたはドレインの一方は前記電源線に、他方は全ての前記複数の第３のＴＦＴのゲートに接続され、
前記画素電極と前記電源線との間に、前記第３のＴＦＴが少なくとも２つ直列に接続されてなる経路を有し、かつ前記経路が少なくとも２つ並列に設けられており、
前記複数の第３のＴＦＴは前記電源線と重なっており、
前記複数の第３のＴＦＴの接続配線として、前記電源線を用いていることを特徴とする発光装置。A light emitting device having a plurality of pixels,
The pixel includes a first TFT, a second TFT, a plurality of third TFTs, an organic light emitting element having a pixel electrode, a signal line, a power supply line, a first scanning line, and a second scanning line. A scanning line, and
A gate of the first TFT is connected to the first scanning line;
A gate of the second TFT is connected to the second scanning line;
One of the source and the drain of the first TFT is connected to the signal line, and the other is connected to the gates of all the plurality of third TFTs.
One of the source and drain of the second TFT is connected to the power supply line, and the other is connected to the gates of all the plurality of third TFTs.
Between the pixel electrode and the power supply line, there is a path in which at least two third TFTs are connected in series, and at least two paths are provided in parallel.
The plurality of third TFTs overlap with the power supply line ,
A light-emitting device using the power supply line as a connection wiring of the plurality of third TFTs . 請求項１または請求項２において、前記複数の第３のＴＦＴは、全て極性が同じであることを特徴とする発光装置。  3. The light emitting device according to claim 1, wherein the plurality of third TFTs have the same polarity. 請求項１乃至請求項３のいずれか一において、前記第１のＴＦＴのソースまたはドレインの他方と前記第２のＴＦＴのソースまたはドレインの他方は、前記複数の第３のＴＦＴに共通するゲート電極を介して電気的に接続されていることを特徴とする発光装置。In any one of claims 1 to 3, wherein the source or drain the other of the first source or drain while said second TFT of the TFT includes a gate electrode common to the plurality of third TFT A light-emitting device, which is electrically connected via 複数の画素を有する発光装置であって、A light emitting device having a plurality of pixels,
前記画素は、第１のＴＦＴと、第２のＴＦＴと、複数の第３のＴＦＴと、画素電極を有する有機発光素子と、信号線と、電源線と、を有し、The pixel includes a first TFT, a second TFT, a plurality of third TFTs, an organic light emitting element having a pixel electrode, a signal line, and a power line.
前記第１のＴＦＴのソースまたはドレインの一方は前記信号線に接続され、他方は全ての前記複数の第３のＴＦＴのゲートに接続され、One of the source and drain of the first TFT is connected to the signal line, and the other is connected to the gates of all the plurality of third TFTs.
前記第２のＴＦＴのソースまたはドレインの一方は前記電源線に接続され、他方は全ての前記複数の第３のＴＦＴのゲートに接続され、One of the source or drain of the second TFT is connected to the power supply line, and the other is connected to the gates of all the plurality of third TFTs.
前記画素電極と前記電源線との間に、前記第３のＴＦＴが少なくとも２つ直列に接続されてなる経路を有し、かつ前記経路が少なくとも２つ並列に設けられており、Between the pixel electrode and the power supply line, there is a path in which at least two third TFTs are connected in series, and at least two paths are provided in parallel.
前記複数の第３のＴＦＴは前記電源線と重なっており、The plurality of third TFTs overlap with the power supply line,
前記第１のＴＦＴのソースまたはドレインの他方と前記第２のＴＦＴのソースまたはドレインの他方は、前記複数の第３のＴＦＴに共通するゲート電極を介して電気的に接続されていることを特徴とする発光装置。The other of the source and drain of the first TFT and the other of the source and drain of the second TFT are electrically connected through a gate electrode common to the plurality of third TFTs. A light emitting device. 複数の画素を有する発光装置であって、A light emitting device having a plurality of pixels,
前記画素は、第１のＴＦＴと、第２のＴＦＴと、複数の第３のＴＦＴと、画素電極を有する有機発光素子と、信号線と、電源線と、第１の走査線と、第２の走査線と、を有し、The pixel includes a first TFT, a second TFT, a plurality of third TFTs, an organic light emitting element having a pixel electrode, a signal line, a power supply line, a first scanning line, and a second scanning line. A scanning line, and
前記第１のＴＦＴのゲートは前記第１の走査線に接続され、A gate of the first TFT is connected to the first scanning line;
前記第２のＴＦＴのゲートは前記第２の走査線に接続され、A gate of the second TFT is connected to the second scanning line;
前記第１のＴＦＴのソースまたはドレインの一方は前記信号線に、他方は全ての前記複数の第３のＴＦＴのゲートに接続され、One of the source and the drain of the first TFT is connected to the signal line, and the other is connected to the gates of all the plurality of third TFTs.
前記第２のＴＦＴのソースまたはドレインの一方は前記電源線に、他方は全ての前記複数の第３のＴＦＴのゲートに接続され、One of the source and drain of the second TFT is connected to the power supply line, and the other is connected to the gates of all the plurality of third TFTs.
前記画素電極と前記電源線との間に、前記第３のＴＦＴが少なくとも２つ直列に接続されてなる経路を有し、かつ前記経路が少なくとも２つ並列に設けられており、Between the pixel electrode and the power supply line, there is a path in which at least two third TFTs are connected in series, and at least two paths are provided in parallel.
前記複数の第３のＴＦＴは前記電源線と重なっており、The plurality of third TFTs overlap with the power supply line,
前記第１のＴＦＴのソースまたはドレインの他方と前記第２のＴＦＴのソースまたはドレインの他方は、前記複数の第３のＴＦＴに共通するゲート電極を介して電気的に接続されていることを特徴とする発光装置。The other of the source and drain of the first TFT and the other of the source and drain of the second TFT are electrically connected through a gate electrode common to the plurality of third TFTs. A light emitting device. 請求項５または請求項６において、前記複数の第３のＴＦＴは、全て極性が同じであることを特徴とする発光装置。7. The light-emitting device according to claim 5, wherein the plurality of third TFTs all have the same polarity. 請求項５乃至請求項７のいずれか一において、前記複数の第３のＴＦＴの接続配線として、前記電源線を用いていることを特徴とする発光装置。In any one of claims 5 to 7, as a connecting wire of said plurality of third TFT, a light-emitting device characterized in that it uses the power line.
JP2001244358A 2001-08-10 2001-08-10 Light emitting device Expired - Fee Related JP4926346B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001244358A JP4926346B2 (en) 2001-08-10 2001-08-10 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001244358A JP4926346B2 (en) 2001-08-10 2001-08-10 Light emitting device

Publications (3)

Publication Number Publication Date
JP2003058107A JP2003058107A (en) 2003-02-28
JP2003058107A5 JP2003058107A5 (en) 2008-08-07
JP4926346B2 true JP4926346B2 (en) 2012-05-09

Family

ID=19074301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001244358A Expired - Fee Related JP4926346B2 (en) 2001-08-10 2001-08-10 Light emitting device

Country Status (1)

Country Link
JP (1) JP4926346B2 (en)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4815727B2 (en) * 2001-09-14 2011-11-16 セイコーエプソン株式会社 EL display device and electronic apparatus
JP2004361424A (en) 2003-03-19 2004-12-24 Semiconductor Energy Lab Co Ltd Element substrate, light emitting device and driving method of light emitting device
JP4790070B2 (en) * 2003-03-19 2011-10-12 株式会社半導体エネルギー研究所 Light emitting device and driving method of light emitting device
WO2004086343A1 (en) 2003-03-26 2004-10-07 Semiconductor Energy Laboratory Co., Ltd. Device substrate and light-emitting device
US7250720B2 (en) 2003-04-25 2007-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device
US8552933B2 (en) 2003-06-30 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and driving method of the same
US7683860B2 (en) 2003-12-02 2010-03-23 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method thereof, and element substrate
TWI255150B (en) 2003-12-22 2006-05-11 Lg Philips Lcd Co Ltd Organic electroluminescent device and method of fabricating the same
KR101066414B1 (en) 2004-05-19 2011-09-21 재단법인서울대학교산학협력재단 Driving element and driving method of organic light emitting device, and display panel and display device having the same
US7332742B2 (en) 2004-06-29 2008-02-19 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
EP1777691A3 (en) * 2005-10-21 2010-08-11 Semiconductor Energy Laboratory Co., Ltd. Display device and method of driving the same
JP4456129B2 (en) 2007-01-31 2010-04-28 シャープ株式会社 Semiconductor device, liquid crystal display device and electronic apparatus
JP5381836B2 (en) 2010-03-17 2014-01-08 カシオ計算機株式会社 Pixel circuit board, display device, electronic apparatus, and display device manufacturing method
JP5970758B2 (en) * 2011-08-10 2016-08-17 セイコーエプソン株式会社 Electro-optical device, driving method of electro-optical device, and electronic apparatus
WO2020107337A1 (en) * 2018-11-29 2020-06-04 深圳市柔宇科技有限公司 Display panel and display device
JP7508336B2 (en) 2020-10-26 2024-07-01 株式会社ジャパンディスプレイ Semiconductor substrate and display device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000221903A (en) * 1999-01-29 2000-08-11 Sanyo Electric Co Ltd Electro-luminescence display device
JP4229513B2 (en) * 1999-03-10 2009-02-25 三洋電機株式会社 Active EL display device
JP4651777B2 (en) * 1999-06-02 2011-03-16 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
JP4092857B2 (en) * 1999-06-17 2008-05-28 ソニー株式会社 Image display device
US6859193B1 (en) * 1999-07-14 2005-02-22 Sony Corporation Current drive circuit and display device using the same, pixel circuit, and drive method
JP2001042822A (en) * 1999-08-03 2001-02-16 Pioneer Electronic Corp Active matrix type display device

Also Published As

Publication number Publication date
JP2003058107A (en) 2003-02-28

Similar Documents

Publication Publication Date Title
JP6676735B2 (en) Display device
JP6651587B2 (en) Display device
JP5030993B2 (en) Light emitting device, semiconductor device, display module, and electronic device
JP4827883B2 (en) Semiconductor device and light emitting device
JP4831889B2 (en) Display device
US6809482B2 (en) Light emitting device and method of driving the same
JP4485119B2 (en) Display device
JP5089782B2 (en) Manufacturing method of semiconductor device, manufacturing method of light emitting device, manufacturing method of module, manufacturing method of electronic device
JP4926346B2 (en) Light emitting device
JP4954380B2 (en) Light emitting device, semiconductor device
KR100945467B1 (en) Switching element, display device, light emitting device using the switching element, and semiconductor device
JP2002014653A (en) Electronic device and its driving method
JP3813555B2 (en) LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE
JP3810724B2 (en) LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE
JP4447202B2 (en) Light emitting device
JP3917494B2 (en) Driving method of light emitting device
JP4163225B2 (en) Semiconductor device and light emitting device
JP3583413B2 (en) Switch element, display device and semiconductor device using the same
JP4159844B2 (en) Information terminal, mobile phone, digital still camera and video camera provided with light emitting device and display unit using light emitting element
JP5639988B2 (en) Light emitting device
JP4164048B2 (en) Switch element, display device using the same, and semiconductor device
JP2004128374A6 (en) Light emitting device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080625

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4926346

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees