JP4923486B2 - 電子デバイス、電子デバイスの製造方法 - Google Patents
電子デバイス、電子デバイスの製造方法 Download PDFInfo
- Publication number
- JP4923486B2 JP4923486B2 JP2005253624A JP2005253624A JP4923486B2 JP 4923486 B2 JP4923486 B2 JP 4923486B2 JP 2005253624 A JP2005253624 A JP 2005253624A JP 2005253624 A JP2005253624 A JP 2005253624A JP 4923486 B2 JP4923486 B2 JP 4923486B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electronic device
- sealing member
- protective resin
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
Landscapes
- Dicing (AREA)
Description
Claims (11)
- 第1の面と第2の面とを備え、該第1の面に集積回路部および/または微小電気機械システムを有する集積機能部が作り込まれた第1の基板たる半導体チップと、
前記第1の基板の前記第1の面の前記集積機能部を取り囲む位置に設けられた密封部材と、
前記密封部材を介して前記第1の基板に対向して設けられた第2の基板と、
前記第1の基板と前記第2の基板との隙間であって前記密封部材の外側領域に少なくとも設けられた保護樹脂と、を具備し、
前記密封部材が金属を素材とし、
前記第1の基板が、該第1の基板の前記第1の面上に該第1の基板と前記密封部材とを接続するメタライズ層を有すること
を特徴とする電子デバイス。 - 前記第2の基板が、半導体基板であり、かつ該第2の基板の前記第1の基板に対向する側の面上に該第2の基板と前記密封部材とを接続する第2のメタライズ層を有することを特徴とする請求項1記載の電子デバイス。
- 前記第2の基板が、半導体基板、ガラス基板、セラミックス基板、または金属基板であることを特徴とする請求項1記載の電子デバイス。
- 前記保護樹脂が、前記第1、第2の基板の側面をも覆って設けられていることを特徴とする請求項1記載の電子デバイス。
- 前記第1の基板が、該第1の基板を貫通する導電性の貫通ビアと、該貫通ビアに電気的導通するように該第1の基板の前記第2の面に設けられた端子とを有し、該端子が、前記貫通ビアを介して前記集積機能部の信号入出力端子となることを特徴とする請求項1記載の電子デバイス。
- 前記第1の基板と前記第2の基板との隙間に挟設された導電性のバンプをさらに具備し、
前記第2の基板が、該第2の基板を貫通する導電性の貫通ビアと、該貫通ビアに電気的導通するように該第2の基板の前記第1の基板に対向する側とは反対の側の面に設けられた端子とを有し、該端子が、前記貫通ビアおよび前記バンプを介して前記集積機能部の信号入出力端子となること
を特徴とする請求項1記載の電子デバイス。 - 第1の面上に集積回路部および/または微小電気機械システムを有する集積機能部が複数作り込まれ、該複数の集積機能部のそれぞれを取り囲むようにメタライズ層が形成された第1の基板たる半導体ウェーハの前記メタライズ層上に金属素材の密封部材を位置させて該密封部材を介し第2の基板を貼り合わせる工程と、
前記第1の基板と前記第2の基板との隙間であって前記密封部材の前記集積機能部が存する側ではない側の空間に保護樹脂を充填し硬化させる工程と、
前記第1の基板と前記第2の基板とが貼り合わされたものを前記複数の集積機能部それぞれに対応して個片化する工程と
を具備することを特徴とする電子デバイスの製造方法。 - 個片化する前記工程が、保護樹脂を充填し硬化させる前記工程より後に行われ、
保護樹脂を充填し硬化させる該工程が、前記第1の基板または前記第2の基板に列設された貫通穴であって、前記第1の基板と前記第2の基板との隙間であって前記密封部材の前記集積機能部が存する側ではない側の前記空間に連通する前記貫通穴を介してなされること
を特徴とする請求項7記載の電子デバイスの製造方法。 - 個片化する前記工程が、保護樹脂を充填し硬化させる前記工程より前に行われ、
保護樹脂を充填し硬化させる該工程が、前記個片化された貼り合わされたものを積層状に複数重ね合わせ形成された積層側面に対して前記保護樹脂を塗り込むことによってなされること
を特徴とする請求項7記載の電子デバイスの製造方法。 - 第2の基板を貼り合わせる前記工程が、該第2の基板上に第2のメタライズ層を形成させかつ該第2のメタライズ層上に前記密封部材を設けておき、該密封部材を前記第1の基板上に形成させておいた前記メタライズ層に対する接続層として作用させなされることを特徴とする請求項7記載の電子デバイスの製造方法。
- 第2の基板を貼り合わせる前記工程が、前記第1の基板と前記第2の基板との間に導電性のバンプが挟設・固定されるようになされることを特徴とする請求項7記載の電子デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005253624A JP4923486B2 (ja) | 2005-09-01 | 2005-09-01 | 電子デバイス、電子デバイスの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005253624A JP4923486B2 (ja) | 2005-09-01 | 2005-09-01 | 電子デバイス、電子デバイスの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007067277A JP2007067277A (ja) | 2007-03-15 |
JP4923486B2 true JP4923486B2 (ja) | 2012-04-25 |
Family
ID=37929096
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005253624A Expired - Fee Related JP4923486B2 (ja) | 2005-09-01 | 2005-09-01 | 電子デバイス、電子デバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4923486B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008294783A (ja) * | 2007-05-25 | 2008-12-04 | Epson Toyocom Corp | 圧電振動子及びその製造方法 |
JP4863935B2 (ja) * | 2007-06-20 | 2012-01-25 | パナソニック株式会社 | 電子部品パッケージおよびその製造方法 |
DE102007035788A1 (de) * | 2007-07-31 | 2009-02-05 | Robert Bosch Gmbh | Waferfügeverfahren, Waferverbund sowie Chip |
JP5123080B2 (ja) * | 2008-06-30 | 2013-01-16 | 京セラクリスタルデバイス株式会社 | 電子部品用の蓋体及び圧電振動子並びに圧電発振器 |
JP5123081B2 (ja) * | 2008-06-30 | 2013-01-16 | 京セラクリスタルデバイス株式会社 | 電子部品用の蓋体及び圧電振動子並びに圧電発振器 |
US7833829B2 (en) * | 2008-10-28 | 2010-11-16 | Honeywell International Inc. | MEMS devices and methods of assembling micro electromechanical systems (MEMS) |
JP5553694B2 (ja) * | 2010-06-30 | 2014-07-16 | 京セラクリスタルデバイス株式会社 | 圧電振動子の製造方法 |
JP5900135B2 (ja) * | 2012-05-07 | 2016-04-06 | 株式会社大真空 | 圧電振動デバイス |
US10196745B2 (en) * | 2014-10-31 | 2019-02-05 | General Electric Company | Lid and method for sealing a non-magnetic package |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5448014A (en) * | 1993-01-27 | 1995-09-05 | Trw Inc. | Mass simultaneous sealing and electrical connection of electronic devices |
JP4846910B2 (ja) * | 2001-02-06 | 2011-12-28 | オリンパス株式会社 | 固体撮像装置 |
JP4271904B2 (ja) * | 2002-06-24 | 2009-06-03 | 富士フイルム株式会社 | 固体撮像装置の製造方法 |
-
2005
- 2005-09-01 JP JP2005253624A patent/JP4923486B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007067277A (ja) | 2007-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9337165B2 (en) | Method for manufacturing a fan-out WLP with package | |
JP5579402B2 (ja) | 半導体装置及びその製造方法並びに電子装置 | |
US7211934B2 (en) | Electronic device and method of manufacturing the same | |
JP5052130B2 (ja) | 三次元積層構造を持つ半導体装置及びその製造方法 | |
US7413925B2 (en) | Method for fabricating semiconductor package | |
US6552426B2 (en) | Semiconductor device and method of manufacturing same | |
JP4757398B2 (ja) | 半導体装置の製造方法 | |
TWI652780B (zh) | 封裝結構及其製造方法 | |
US20020004258A1 (en) | Semiconductor device and method of fabricating the same, circuit board, and electronic equipment | |
US20060131731A1 (en) | Midair semiconductor device and manufacturing method of the same | |
US9312212B2 (en) | Method for housing an electronic component in a device package and an electronic component housed in the device package | |
US9735128B2 (en) | Method for incorporating stress sensitive chip scale components into reconstructed wafer based modules | |
KR20120010616A (ko) | 적층 패키지, 반도체 패키지 및 적층 패키지의 제조 방법 | |
TWI464835B (zh) | 半導體封裝體及其製造方法 | |
US7192801B2 (en) | Printed circuit board and fabrication method thereof | |
JP2015119077A (ja) | 半導体装置およびその製造方法 | |
JP3654116B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
US8692361B2 (en) | Electric device package comprising a laminate and method of making an electric device package comprising a laminate | |
JP4923486B2 (ja) | 電子デバイス、電子デバイスの製造方法 | |
JP2012074497A (ja) | 回路基板 | |
JP2014099781A (ja) | 圧電部品 | |
JP2008182014A (ja) | パッケージ基板及びその製造方法 | |
US8872318B2 (en) | Through interposer wire bond using low CTE interposer with coarse slot apertures | |
CN113707639A (zh) | 封装结构及其制造方法 | |
JP2006237406A (ja) | 樹脂封止型電子部品装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080416 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111025 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120123 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4923486 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |