JP4904825B2 - Manufacturing method of chip resistor - Google Patents
Manufacturing method of chip resistor Download PDFInfo
- Publication number
- JP4904825B2 JP4904825B2 JP2006010914A JP2006010914A JP4904825B2 JP 4904825 B2 JP4904825 B2 JP 4904825B2 JP 2006010914 A JP2006010914 A JP 2006010914A JP 2006010914 A JP2006010914 A JP 2006010914A JP 4904825 B2 JP4904825 B2 JP 4904825B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- substrate
- electrode
- plating
- chip resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Details Of Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Description
本発明はチップ抵抗器の製造方法に関するものであり、特に抵抗値が低くTCRの良好なチップ抵抗器の製造方法に関するものである。 The present invention relates to a method of manufacturing a chip resistor, and more particularly to a method of manufacturing a chip resistor having a low resistance value and a good TCR.
以下、従来のチップ抵抗器について、図面を参照しながら説明する。 Hereinafter, a conventional chip resistor will be described with reference to the drawings.
図13は従来のチップ抵抗器の断面図を示したもので、この図13に基づいて、その製造方法を以下に説明する。 FIG. 13 is a cross-sectional view of a conventional chip resistor, and the manufacturing method thereof will be described below based on FIG.
まず、絶縁性を有するアルミナ等からなる基板1の下面の両端部と基板1の上面の両端部に裏面電極2と上面電極3をスクリーン印刷工法で形成し、ピーク温度850℃のプロファイルで焼成することにより裏面電極2と上面電極3を安定な膜とする。
First, the
次に、両端部が上面電極3と電気的に接続されるようにスクリーン印刷工法で抵抗体4を形成し、ピーク温度850℃のプロファイルで焼成することにより抵抗体4を安定な膜とする。
Next, the
次に、抵抗体4の全部と上面電極3の一部を覆うように樹脂からなる保護膜5を形成し、そして前記裏面電極2と上面電極3を電気的に接続するように基板1の両端面に端面電極6を形成する。
Next, a
最後に、裏面電極2、上面電極3、端面電極6の表面にバレルめっき法を用いてニッケルめっき層7aおよびはんだめっき層7bを形成することにより従来のチップ抵抗器を製造していた。
Finally, a conventional chip resistor has been manufactured by forming a nickel plating layer 7a and a solder plating layer 7b on the surfaces of the
なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献1が知られている。
上記した従来のチップ抵抗器においては、例えば銀パラジウム合金のようなTCRが数10ppm/℃と低い材料を抵抗体4に用いたとしても、上面電極3の形成に用いられる材料が銀を主成分とする電極ペーストであるため、そのTCRは数千ppm/℃と抵抗体4に比べて高く、これをピーク温度850℃で焼成した場合、上面電極3と抵抗体4が重なっている部分付近で相互に拡散が生じ、そしてこの拡散によってTCRの低い抵抗体4にTCRの高い上面電極3の影響が及ぶため、TCRの低い安定した抵抗器を得ることが困難であった。
In the conventional chip resistor described above, even if a material such as a silver palladium alloy having a low TCR of several tens ppm / ° C. is used for the
一方、特許文献1には、銀を主成分とする第1表電極層の上層と下層で抵抗体を挟み、そして第1表電極層上に膜厚30μm以上の銅めっき膜を形成することにより、低抵抗化と良好なTCRの確保を可能にした技術が開示されているが、この銅めっき膜は抵抗体と直接接していないため、ピーク温度850℃で焼成した場合、銀を主成分とする第1表電極層と抵抗体とが重なっている部分で相互に拡散が生じてTCRに悪影響を及ぼすものである。また製造工程が煩雑であるため、コスト的にも有利なものであった。
On the other hand, in
本発明は上記従来の課題を解決するもので、抵抗値が低く、かつTCRも良好なチップ抵抗器の製造方法を提供することを目的とするものである。 The present invention solves the above-described conventional problems, and an object of the present invention is to provide a method for manufacturing a chip resistor having a low resistance value and a good TCR.
上記目的を達成するために、本発明は以下の構成を有するものである。 In order to achieve the above object, the present invention has the following configuration.
本発明の請求項1に記載の発明は、個片状の基板の上面の一方の端部から他方の端部まで設けられた抵抗体と、前記個片状の基板の両端面に設けられた一対の端面電極と、前記抵抗体の一部を覆う保護膜と、前記抵抗体と前記一対の端面電極とを電気的に接続する一対のめっき層を備えたチップ抵抗器の製造方法において、シート状の基板の上面に複数の抵抗体を形成する工程と、前記抵抗体にトリミング検針を位置させて前記抵抗体にトリミングを施す工程と、前記抵抗体におけるトリミング検針位置を端部とするように前記抵抗体の一部を保護膜で覆う工程と、前記保護膜で覆う工程の後に前記シート状の基板を短冊状基板に分割する工程と、前記短冊状基板の端面に前記抵抗体と電気的に接続される端面電極を形成する工程と、前記端面電極を形成する工程の後に前記短冊状基板を分割して個片状の基板を得る工程と、前記個片状の基板を得る工程の後に前記抵抗体と端面電極の表面を覆うようにバレルめっき法によりめっき層を形成する工程とを備え、前記抵抗体に上面電極を形成する工程を有さないものである。この製造方法によれば、抵抗体と短冊状基板の端面に設けられた端面電極に電気的に接続されるようにめっき層を形成する工程を設けるとともに、高温での焼成が必要な上面電極を設けていないため、TCRの高い上面電極とTCRの低い抵抗体との相互拡散の影響はなくなり、これにより、抵抗値が低く、かつTCRも良好なチップ抵抗器が得られるという作用効果を有するものである。さらに、抵抗体をトリミングする際のトリミング検針位置を保護膜の端部と略同一位置にしたので、この製造方法によれば、トリミング後の抵抗値がチップ抵抗器完成品の抵抗値と略同一となるため、抵抗値精度の高いチップ抵抗器が得られるという作用効果を有するものである。 According to the first aspect of the present invention, there is provided a resistor provided from one end portion to the other end portion of the upper surface of the piece-like substrate, and both end faces of the piece-like substrate. In a method for manufacturing a chip resistor, comprising: a pair of end face electrodes; a protective film that covers a part of the resistor; and a pair of plating layers that electrically connect the resistor and the pair of end face electrodes. Forming a plurality of resistors on the upper surface of the substrate, trimming the resistor with a trimming meter positioned on the resistor, and trimming metering position on the resistor as an end. A step of covering a part of the resistor with a protective film, a step of dividing the sheet-like substrate into a strip-like substrate after the step of covering with the protective film, and an electrical connection between the resistor and the end surface of the strip-like substrate. forming an end surface electrode connected to the end Barrel plating so as to cover the surface of the resistor and the end face electrode after the step of forming the electrode, dividing the strip-shaped substrate to obtain a piece-like substrate, and the step of obtaining the piece-like substrate Forming a plating layer by a method, and not having a step of forming an upper surface electrode on the resistor . According to this manufacturing method, the step of forming the plating layer so as to be electrically connected to the resistor and the end surface electrode provided on the end surface of the strip-shaped substrate is provided, and the upper surface electrode that requires firing at a high temperature is provided. Since it is not provided, the influence of mutual diffusion between the upper electrode having a high TCR and the resistor having a low TCR is eliminated, and thereby a chip resistor having a low resistance value and a good TCR can be obtained. It is. Furthermore, since the trimming meter reading position when trimming the resistor is made substantially the same position as the end of the protective film, according to this manufacturing method, the resistance value after trimming is almost the same as the resistance value of the finished chip resistor product. Therefore, the chip resistor having high resistance value accuracy can be obtained.
以上のように本発明のチップ抵抗器の製造方法は、高温での焼成が必要な上面電極を設けていないため、TCRの高い上面電極とTCRの低い抵抗体との相互拡散の影響はなくなり、これにより、抵抗値が低く、かつTCRも良好なチップ抵抗器が得られるという効果を有し、さらに、トリミング後の抵抗値がチップ抵抗器完成品の抵抗値と略同一となるため、抵抗値精度の高いチップ抵抗器が得られるという効果を有する。 As described above, the manufacturing method of the chip resistor according to the present invention does not include the upper surface electrode that needs to be fired at a high temperature, so there is no influence of mutual diffusion between the upper surface electrode having a high TCR and the resistor having a low TCR, As a result, a chip resistor having a low resistance value and a good TCR can be obtained, and further, the resistance value after trimming becomes substantially the same as the resistance value of the finished chip resistor. This has the effect of obtaining a highly accurate chip resistor.
(参考例1)
以下、本発明の実施の形態の説明をする前に、参考例1について説明する。
( Reference Example 1)
Hereinafter, prior to the description of the embodiments of the present invention will be described with the reference example 1.
図1は参考例1におけるチップ抵抗器の断面図、図2(a)〜(d)および図3(a)〜(g)は同チップ抵抗器の製造方法を示す製造工程図である。 FIG. 1 is a sectional view of a chip resistor in Reference Example 1 , and FIGS. 2A to 2D and FIGS. 3A to 3G are manufacturing process diagrams showing a manufacturing method of the chip resistor.
以下に、その製造方法を図2(a)〜(d)および図3(a)〜(g)に示す製造工程図に基づいて説明する。 Below, the manufacturing method is demonstrated based on the manufacturing-process figure shown to Fig.2 (a)-(d) and Fig.3 (a)-(g).
まず、図2(a)に示すように、アルミナ等の磁器からなる絶縁性を有するシート状の基板11を用意する。そしてこのシート状の基板11の裏面に、銀を主成分とする電極ペーストをスクリーン印刷し、ピーク温度850℃の焼成プロファイルで焼成することにより、複数対の裏面電極12を一次分割溝11aを跨ぐように升目状に並べて形成する。なお、この裏面電極12は必ずしも形成する必要はない。そしてこの裏面電極12を形成しない場合は、後述する端面電極18が基板11の裏面に回り込んで裏面電極12の役割を担うものである。
First, as shown in FIG. 2A, an insulating sheet-
次に、図2(b)に示すように、シート状の基板11の上面に、銀パラジウム合金等からなる比抵抗ならびにTCRの低い材料を用いて、複数本の抵抗体13を一次分割溝11aを跨ぐように基板11の一方の端から他方の端にかけて形成し、抵抗体13が多数平行に並んだ状態とする。
Next, as shown in FIG. 2 (b), a plurality of
次に、図2(c)に示すように、必要に応じてプリコートガラス(図示せず)を抵抗体13の上面の一部を覆うようにスクリーン印刷工法で形成し、ピーク温度600℃の焼成プロファイルで焼成することにより、プリコートガラスを安定な膜とした後に、合成樹脂等の耐酸性ならびに耐熱性に優れた材料からなるめっきレジスト14を升目状に並べて、抵抗体13の一部をめっきレジスト14で被覆する。なお、この場合、一次分割溝11aの上にもめっきレジスト14を形成しておいて、この一次分割溝11aの上にめっき層を形成しないようにすると、一次分割時にめっき層を切断することによるバリの発生がなくなるため、製造が容易になるものである。
Next, as shown in FIG. 2 (c), a pre-coated glass (not shown) is formed by screen printing so as to cover a part of the upper surface of the
次に、図2(d)に示すように、電気めっき法により抵抗体13のうちめっきレジスト14で覆われていない部分に、銀等の抵抗値の低い金属材料からなる電極15をめっきにより形成する。この場合、めっきにより構成される電極15の厚みを30μm以上にすると、接続信頼性が向上し、かつTCRが良好となるものである。
Next, as shown in FIG. 2D, an
次に、図3(a)に示すように、基板11を洗浄した後、剥離剤を用いてめっきレジスト14を除去する。
Next, as shown in FIG. 3A, after the
次に、図3(b)に示すように、複数の抵抗体13の抵抗値を一定の値に調整するために、レーザトリミング工法により抵抗体13あるいはプリコートガラス(図示せず)の上から抵抗体13にトリミングを行って、トリミング溝16を形成する。
Next, as shown in FIG. 3B, in order to adjust the resistance values of the plurality of
なお、上記図2(c)においては、めっきレジスト14を形成するようにしていたが、このめっきレジスト14を形成する工程を省略して、プリコートガラス(図示せず)で抵抗体13を直接覆い、そしてこのプリコートガラス(図示せず)をめっきレジスト14として用いてもよいものである。この場合、プリコートガラス(図示せず)は耐酸性ならびに耐熱性に優れた材料であるため、めっきレジスト14と同様の作用を有するものである。そしてこの状態からプリコートガラス(図示せず)で覆われた部分以外の抵抗体13に電気めっき法を用いてめっきにより構成される電極15を形成する。この後は、基板11を洗浄し、そしてその後、プリコートガラス(図示せず)の上からトリミング溝16を形成するもので、このように、プリコートガラス(図示せず)をめっきレジスト14として用いれば、めっきレジスト14を剥離する工程を省略することができるため、製造工程が簡略化されてコスト的に有利となるものである。
In FIG. 2C, the
次に、図3(c)に示すように、複数の抵抗体13とプリコートガラス(図示せず)を覆うように、スクリーン印刷工法によりエポキシ系樹脂を主成分とする保護膜17を形成し、ピーク温度200℃の硬化プロファイルで硬化させることにより、保護膜17を安定な膜とする。
Next, as shown in FIG. 3C, a
次に、図3(d)に示すように、シート状の基板11を一次分割溝11aに沿って分割することにより、短冊状基板11cを得る。
Next, as shown in FIG. 3D, a strip-shaped substrate 11c is obtained by dividing the sheet-
次に、図3(e)に示すように、短冊状基板11cの端面に、めっきにより構成される電極15と裏面電極12(図示せず)を電気的に接続するように端面電極18を導電性ペースト塗布または薄膜スパッタによって形成する。なお、ここで裏面電極12を形成していない場合は、端面電極18が短冊状基板11cの裏面に回り込んで裏面電極12の役割を担うことになる。
Next, as shown in FIG. 3 (e), the
次に、図3(f)に示すように、短冊状基板11cを二次分割溝11bに沿って分割することにより、個片状基板11dを得る。
Next, as shown in FIG. 3F, the strip-shaped substrate 11c is divided along the secondary dividing grooves 11b to obtain the
最後に、図3(g)に示すように、個片状基板11dの端面に、めっきにより構成される電極15と端面電極18および裏面電極12(図示せず)の表面を覆うように、すなわち、これらと電気的に接続されるようにめっき層19をバレルめっき法により形成し、参考例1におけるチップ抵抗器を得る。このめっき層19は、図1に示すように、通常ニッケルからなる第1のめっき層19aとはんだまたは錫からなる第2のめっき層19bの2層構造で構成されるものである。
Finally, as shown in FIG. 3 (g), the end face of the
上記の参考例1におけるチップ抵抗器は、図1に示すように抵抗体13の上面の両端部に設けられ、かつめっきにより構成される一対の電極15と基板11の両端面に設けられた一対の端面電極18に一対のめっき層19を電気的に接続するとともに、高温での焼成が必要な上面電極を設けていないため、図9に示すように従来の抵抗器よりもTCRの良好なチップ抵抗器が得られるものである。
The chip resistor in the reference example 1 is provided at both end portions of the upper surface of the
なお、上記の参考例1においては、基板11の上面に抵抗体13を形成したものについて説明したが、この構成に限定されるものではなく、例えば、基板11の裏面に抵抗体13を形成した場合、あるいは図10に示すように基板11の上面と裏面の両面に抵抗体13を形成した場合でも、参考例1と同様の作用効果が得られるものである。
In the reference example 1 described above , the
(参考例2)
以下、参考例2について説明する。
( Reference Example 2 )
Hereinafter, Reference Example 2 will be described.
図4は参考例2におけるチップ抵抗器の断面図、図5(a)〜(f)および図6(a)〜(f)は同チップ抵抗器の製造方法を示す製造工程図である。 4 is a cross-sectional view of the chip resistor in Reference Example 2, and FIGS. 5A to 5F and FIGS. 6A to 6F are manufacturing process diagrams showing a manufacturing method of the chip resistor.
以下に、その製造方法を図5(a)〜(f)および図6(a)〜(f)に示す製造工程図に基づいて説明する。 Below, the manufacturing method is demonstrated based on the manufacturing-process figure shown to Fig.5 (a)-(f) and Fig.6 (a)-(f).
まず、図5(a)に示すように、アルミナ等の磁器からなる絶縁性を有するシート状の基板21を用意する。そしてこのシート状の基板21の裏面に、銀を主成分とする電極ペーストをスクリーン印刷し、ピーク温度850℃の焼成プロファイルで焼成することにより、複数対の裏面電極22を一次分割溝21aを跨ぐように升目状に並べて形成する。なお、この裏面電極22は必ずしも形成する必要はない。そしてこの裏面電極22を形成しない場合は、後述する端面電極28が基板21の裏面に回り込んで裏面電極22の役割を担うものである。
First, as shown in FIG. 5A, an insulating sheet-
次に、図5(b)に示すように、シート状の基板21の上面に、銀を主成分とする電極ペーストをスクリーン印刷し、ピーク温度850℃の焼成プロファイルで焼成することにより、複数対の上面電極20を一次分割溝21aを跨ぐように升目状に並べて形成する。
Next, as shown in FIG. 5B, an electrode paste mainly composed of silver is screen-printed on the upper surface of the sheet-
次に、図5(c)に示すように、シート状の基板21の上面に、銀パラジウム合金等からなる比抵抗ならびにTCRの低い材料を用いて、隣接する上面電極20を橋絡するように複数の抵抗体23を形成する。ここで、上記図5(a)から図5(c)までの工程の順序、すなわち裏面電極22、上面電極20、抵抗体23を形成する順序は上記順序に限定されるものではなく、上面電極20と裏面電極22の焼成は別個に実施してもあるいは同時に実施してもよいものである。
Next, as shown in FIG. 5C, the
次に、図5(d)に示すように、必要に応じてプリコートガラス(図示せず)を抵抗体23の上面の一部を覆うようにスクリーン印刷工法で形成し、ピーク温度600℃の焼成プロファイルで焼成することにより、プリコートガラスを安定な膜とした後に、合成樹脂等の耐酸性ならびに耐熱性に優れた材料からなるめっきレジスト24を升目状に並べて、抵抗体23の一部をめっきレジスト24で被覆する。この場合、めっきレジスト24は、少なくとも上面電極20の露出部分および上面電極20と抵抗体23の重なり部分を覆わないように形成する。また、この場合、一次分割溝21aの上にもめっきレジスト24を形成しておいて、この一次分割溝21aの上にめっきにより構成される電極25を形成しないようにしておくと、一次分割時に電極25を切断することによるバリの発生がなくなるため、製造が容易になるものである。
Next, as shown in FIG. 5 (d), a precoat glass (not shown) is formed by a screen printing method so as to cover a part of the upper surface of the
次に、図5(e)に示すように、電気めっき法により上面電極20と抵抗体23のうちめっきレジスト24で覆われていない部分に、銀等の抵抗値の低い金属材料からなる電極25をめっきにより形成する。この場合、めっきにより構成される電極25の厚みを30μm以上にすると、接続信頼性が向上し、かつTCRが良好となるものである。
Next, as shown in FIG. 5E, an
次に、図5(f)に示すように、基板21を洗浄した後、剥離剤を用いてめっきレジスト24を除去する。
Next, as shown in FIG. 5F, after the
次に、図6(a)に示すように、複数の抵抗体23の抵抗値を一定の値に調整するために、レーザトリミング工法により抵抗体23あるいはプリコートガラス(図示せず)の上から抵抗体23にトリミングを行って、トリミング溝26を形成する。
Next, as shown in FIG. 6A, in order to adjust the resistance value of the plurality of
なお、上記図5(d)においては、めっきレジスト24を形成するようにしていたが、このめっきレジスト24を形成する工程を省略して、プリコートガラス(図示せず)で抵抗体23を直接覆い、そしてこのプリコートガラス(図示せず)をめっきレジスト24として用いてもよいものである。この場合、プリコートガラス(図示せず)は耐酸性ならびに耐熱性に優れた材料であるため、めっきレジスト24と同様の作用を有するものである。そしてこの状態からプリコートガラス(図示せず)で覆われた部分以外の抵抗体23に電気めっき法を用いてめっきにより構成される電極25を形成する。この後は、基板21を洗浄し、そしてその後、プリコートガラス(図示せず)の上からトリミング溝26を形成することができるもので、このように、プリコートガラス(図示せず)をめっきレジスト24として用いれば、めっきレジスト24を剥離する工程を省略することができるため、製造工程が簡略化されてコスト的に有利となるものである。
In FIG. 5D, the plating resist 24 is formed. However, the step of forming the plating resist 24 is omitted, and the
次に、図6(b)に示すように、複数の抵抗体23とプリコートガラス(図示せず)を覆うように、スクリーン印刷工法によりエポキシ系樹脂を主成分とする保護膜27を形成し、ピーク温度200℃の硬化プロファイルで硬化させることにより、保護膜27を安定な膜とする。
Next, as shown in FIG. 6B, a
次に、図6(c)に示すように、シート状の基板21を一次分割溝21aに沿って分割することにより、短冊状基板21cを得る。
Next, as shown in FIG. 6C, the strip-shaped
次に、図6(d)に示すように、短冊状基板21cの端面にめっきにより構成される電極25と裏面電極22(図示せず)を電気的に接続するように端面電極28を導電性ペースト塗布または薄膜スパッタによって形成する。なお、ここで裏面電極22を形成していない場合は、端面電極28が短冊状基板21cの裏面に回り込んで裏面電極22の役割を担うことになる。
Next, as shown in FIG. 6 (d), the
次に、図6(e)に示すように、短冊状基板21cを二次分割溝21bに沿って分割することにより、個片状基板21dを得る。
Next, as shown in FIG. 6E, the strip-shaped
最後に、図6(f)に示すように、個片状基板21dの端面にめっきにより構成される電極25と端面電極28および裏面電極22(図示せず)の表面を覆うように、すなわち、これらと電気的に接続されるようにめっき層29をバレルめっき法により形成し、参考例2におけるチップ抵抗器を得る。このめっき層29は、図4に示すように、通常ニッケルからなる第1のめっき層29aとはんだまたは錫からなる第2のめっき層29bの2層構造で構成されるものである。
Finally, as shown in FIG. 6 (f), the end face of the
上記の参考例2におけるチップ抵抗器は、図4に示すように、めっきにより構成される一対の電極25を一対の上面電極20と抵抗体23との重なり部分23aよりも基板21の中央部側に延伸させているため、電流は上面電極20と抵抗体23との重なり部分23aを避けるように、すなわちTCRの高い上面電極20とTCRの低い抵抗体23との相互拡散により抵抗体23のTCRが悪化した部分を避けるように流れることになり、これにより、図9に示すように従来の抵抗器よりもTCRの良好なチップ抵抗器が得られるものである。
As shown in FIG. 4, the chip resistor in the reference example 2 includes a pair of
なお、上記の参考例2においては、基板21の上面に抵抗体23を形成したものについて説明したが、この構成に限定されるものではなく、例えば、基板21の裏面に抵抗体23を形成した場合、あるいは図11に示すように基板21の上面と裏面の両面に抵抗体23を形成した場合でも、参考例2と同様の作用効果が得られるものである。
In the reference example 2 described above, the case where the
(一実施の形態)
以下、一実施の形態を用いて、本発明について説明する。
( One embodiment )
Hereinafter, the present invention will be described using an embodiment .
図7は本発明の一実施の形態におけるチップ抵抗器の断面図、図8(a)〜(h)は同チップ抵抗器の製造方法を示す製造工程図である。 FIG. 7 is a cross-sectional view of a chip resistor according to an embodiment of the present invention, and FIGS. 8A to 8H are manufacturing process diagrams showing a manufacturing method of the chip resistor.
以下に、その製造方法を図8(a)〜(h)に示す製造工程図に基づいて説明する。 Below, the manufacturing method is demonstrated based on the manufacturing-process figure shown to Fig.8 (a)-(h).
まず、図8(a)に示すように、アルミナ等の磁器からなる絶縁性を有するシート状の基板31を用意する。そしてこのシート状の基板31の裏面に、銀を主成分とする電極ペーストをスクリーン印刷し、ピーク温度850℃の焼成プロファイルで焼成することにより、複数対の裏面電極32を一次分割溝31aを跨ぐように升目状に並べて形成する。なお、この裏面電極32は必ずしも形成する必要はない。そしてこの裏面電極32を形成しない場合は、後述する端面電極38が基板31の裏面に回り込んで裏面電極32の役割を担うものである。
First, as shown in FIG. 8A, an insulating sheet-
次に、図8(b)に示すように、シート状の基板31の上面に、銀パラジウム合金等からなる比抵抗ならびにTCRの低い材料を用いて、複数の抵抗体33を一次分割溝31aを横断するように複数本形成する。ここで、図8(a)と図8(b)の工程の順序、すなわち裏面電極32と抵抗体33を形成する順序は上記順序に限定されるものではなく、抵抗体33を先に形成し、そして裏面電極32を後から形成してもよいものである。
Next, as shown in FIG. 8B, a plurality of
次に、図8(c)に示すように、プリコートガラス34を抵抗体33の一部を覆うようにスクリーン印刷工法で形成し、ピーク温度600℃の焼成プロファイルで焼成することにより、プリコートガラス34を安定な膜とした後に、複数の抵抗体33の抵抗値を一定の値に調整するために、レーザトリミング工法によりプリコートガラス34の上から抵抗体33にトリミングを行って、トリミング溝36を形成する。この時、抵抗体33をトリミングする際のトリミング検針位置35を後述する保護膜37の端部と略同一位置にすることにより、トリミング後の抵抗値がチップ抵抗器完成品の抵抗値と略同一となるため、抵抗値精度が向上し、製品歩留まりが良くなるものである。
Next, as shown in FIG. 8C, the
次に、図8(d)に示すように、複数の抵抗体33とプリコートガラス34を覆うように、スクリーン印刷工法によりエポキシ系樹脂を主成分とする保護膜37を形成し、ピーク温度200℃の硬化プロファイルで硬化させることにより、保護膜37を安定な膜とする。
Next, as shown in FIG. 8D, a
次に、図8(e)に示すように、シート状の基板31を一次分割溝31aに沿って分割することにより、短冊状基板31cを得る。
Next, as shown in FIG. 8E, a strip-shaped
次に、図8(f)に示すように、短冊状基板31cの端面に抵抗体33と裏面電極32(図示せず)を電気的に接続するように端面電極38を導電性ペースト塗布または薄膜スパッタによって形成する。なお、ここで裏面電極32を形成していない場合は、端面電極38が短冊状基板31cの裏面に回り込んで裏面電極32の役割を担うことになる。
Next, as shown in FIG. 8 (f), the
次に、図8(g)に示すように、短冊状基板31cを二次分割溝31bに沿って分割することにより、個片状基板31dを得る。
Next, as shown in FIG. 8G, the strip-shaped
最後に、図8(h)に示すように、個片状基板31dの端面に抵抗体33と端面電極38および裏面電極32(図示せず)の表面を覆うように、すなわち、これらと電気的に接続されるようにめっき層39をバレルめっき法により形成し、本発明の一実施の形態におけるチップ抵抗器を得る。このめっき層39は、図7に示すように、通常ニッケルからなる第1のめっき層39aとはんだまたは錫からなる第2のめっき層39bの2層構造で構成されるものである。
Finally, as shown in FIG. 8H, the end surfaces of the individual substrate 31d are covered with the surfaces of the
上記した本発明の一実施の形態におけるチップ抵抗器は、図7に示すように、基板31の上面の一方の端部から他方の端部まで設けられた抵抗体33と基板31の両端面に設けられた一対の端面電極38に一対のめっき層39を電気的に接続するとともに、高温での焼成が必要な上面電極を設けていないため、TCRの高い上面電極とTCRの低い抵抗体との相互拡散の影響はなくなり、これにより、図9に示すように従来の抵抗器よりもTCRの良好なチップ抵抗器が得られるものである。
As shown in FIG. 7, the chip resistor according to the embodiment of the present invention described above is provided between the
なお、上記本発明の一実施の形態においては、基板31の上面に抵抗体33を形成したものについて説明したが、この構成に限定されるものではなく、例えば、基板31の裏面に抵抗体33を形成した場合、あるいは図12に示すように基板31の上面と裏面の両面に抵抗体33を形成した場合でも、本発明の一実施の形態と同様の作用効果が得られるものである。
In the embodiment of the present invention described above, the
また、参考例1および2並びに一実施の形態においては、めっき層19、29、39をニッケルからなる第1のめっき層19a、29a、39aとはんだまたは錫からなる第2のめっき層19b、29b、39bの2層構造で構成したものについて説明したが、ニッケルからなる第1のめっき層19a、29a、39aの前に銅めっき層を形成した3層構造で構成してもよく、この場合は、チップ抵抗器の電極部分の抵抗値を低減させることができるため、チップ抵抗器のTCRをより一層良好にすることができるものである。 In Reference Examples 1 and 2 and one embodiment, the plating layers 19, 29, 39 are made of the first plating layers 19 a, 29 a, 39 a made of nickel and the second plating layers 19 b, 29 b made of solder or tin. , 39b has been described as having a two-layer structure, but may be configured with a three-layer structure in which a copper plating layer is formed in front of the first plating layers 19a, 29a, 39a made of nickel. Since the resistance value of the electrode portion of the chip resistor can be reduced, the TCR of the chip resistor can be further improved.
本発明に係るチップ抵抗器の製造方法は、抵抗体の上面に位置する電極を高温で焼成せずにめっきで形成することにより、従来における上面電極と抵抗体との相互拡散の影響を少なくしてTCRの低いチップ抵抗器を得たものであり、特に高い信頼性が要求される低抵抗タイプのチップ抵抗器に適用することにより有用となるものである。 The manufacturing method of the chip resistor according to the present invention reduces the influence of the conventional interdiffusion between the upper surface electrode and the resistor by forming the electrode located on the upper surface of the resistor by plating without firing at a high temperature. Thus, a chip resistor having a low TCR is obtained, and it is useful when applied to a low-resistance type chip resistor that requires particularly high reliability.
11,21,31 基板
11a,21a,31a 一次分割溝
11b,21b,31b 二次分割溝
11c,21c,31c 短冊状基板
11d,21d,31d 個片状基板
13,23,33 抵抗体
14,24 めっきレジスト
15,25 電極
16,26,36 トリミング溝
17,27,37 保護膜
18,28,38 端面電極
19,29,39 めっき層
19a,29a,39a 第1のめっき層
19b,29b,39b 第2のめっき層
20 上面電極
34 プリコートガラス
35 トリミング検針位置
11, 21, 31
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006010914A JP4904825B2 (en) | 2006-01-19 | 2006-01-19 | Manufacturing method of chip resistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006010914A JP4904825B2 (en) | 2006-01-19 | 2006-01-19 | Manufacturing method of chip resistor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007194399A JP2007194399A (en) | 2007-08-02 |
JP4904825B2 true JP4904825B2 (en) | 2012-03-28 |
Family
ID=38449857
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006010914A Active JP4904825B2 (en) | 2006-01-19 | 2006-01-19 | Manufacturing method of chip resistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4904825B2 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009028984A (en) | 2007-07-26 | 2009-02-12 | Brother Ind Ltd | Image forming apparatus |
CN102473494B (en) * | 2009-08-11 | 2015-11-25 | 釜屋电机株式会社 | Low-resistance chip resistor and manufacture method thereof |
JP6120629B2 (en) * | 2013-03-22 | 2017-04-26 | ローム株式会社 | Chip resistor and manufacturing method of chip resistor |
JP6274789B2 (en) * | 2013-08-30 | 2018-02-07 | ローム株式会社 | Chip resistor |
JP6181500B2 (en) * | 2013-09-30 | 2017-08-16 | Koa株式会社 | Chip resistor and manufacturing method thereof |
KR101670140B1 (en) | 2014-12-15 | 2016-10-27 | 삼성전기주식회사 | Resistor element, manufacturing method of the same ans board having the same mounted thereon |
CN108666057B (en) * | 2018-04-03 | 2024-04-30 | 广东风华高新科技股份有限公司 | Chip resistor and preparation method thereof |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5810843B2 (en) * | 1980-04-22 | 1983-02-28 | 松下電器産業株式会社 | How to manufacture chip resistors |
JPH03215902A (en) * | 1990-01-19 | 1991-09-20 | Matsushita Electric Ind Co Ltd | Square plate type chip resistor |
JPH03218001A (en) * | 1990-01-24 | 1991-09-25 | Taiyo Yuden Co Ltd | Chip type resistor and its manufacture |
JPH0590003A (en) * | 1991-09-30 | 1993-04-09 | Nec Corp | Chip resistor |
JP3763161B2 (en) * | 1996-05-27 | 2006-04-05 | 松下電器産業株式会社 | Resistor and its manufacturing method |
JP3567144B2 (en) * | 2001-06-04 | 2004-09-22 | 釜屋電機株式会社 | Chip type resistor and method of manufacturing the same |
JP2003045703A (en) * | 2001-07-31 | 2003-02-14 | Koa Corp | Chip resistor and manufacturing method therefor |
JP2004140285A (en) * | 2002-10-21 | 2004-05-13 | Kamaya Denki Kk | Chip type resistor built in substrate |
-
2006
- 2006-01-19 JP JP2006010914A patent/JP4904825B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007194399A (en) | 2007-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4904825B2 (en) | Manufacturing method of chip resistor | |
US7782173B2 (en) | Chip resistor | |
RU2402088C1 (en) | Manufacturing method of precision chip resistors as per hybrid technology | |
WO2018123419A1 (en) | Chip resistor and method for manufacturing same | |
KR20060002939A (en) | Chip Resistor and Manufacturing Method Thereof | |
JP2001118701A (en) | Low-resistance resistor for detecting current and its manufacturing method | |
CN107359033A (en) | Chip resister and its manufacture method | |
US8854175B2 (en) | Chip resistor device and method for fabricating the same | |
JP5261947B2 (en) | Low resistance chip resistor and manufacturing method thereof | |
JP2000306711A (en) | Multiple chip resistor and production thereof | |
JP2010062407A (en) | Method for manufacturing thin-film chip resistor | |
JP5166140B2 (en) | Chip resistor and manufacturing method thereof | |
JP4542608B2 (en) | Manufacturing method of current detection resistor | |
JP5262159B2 (en) | Method for manufacturing thin film chip resistor | |
JP4867487B2 (en) | Manufacturing method of chip resistor | |
JP5820294B2 (en) | Collective substrate for chip resistor and manufacturing method of chip resistor | |
JP4295035B2 (en) | Manufacturing method of chip resistor | |
JP5135745B2 (en) | Chip component and manufacturing method thereof | |
JP3134067B2 (en) | Low resistance chip resistor and method of manufacturing the same | |
JP3608569B2 (en) | Resistor manufacturing method | |
JP2005191406A (en) | Chip resistor, and manufacturing method thereof | |
JP2007335488A5 (en) | ||
JP3905030B2 (en) | Resistor manufacturing method | |
JP2000299203A (en) | Resistor and manufacture thereof | |
JP4875327B2 (en) | Manufacturing method of chip resistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081209 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100608 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110329 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110525 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111213 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111226 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4904825 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |