JP4904623B2 - 光半導体素子 - Google Patents
光半導体素子 Download PDFInfo
- Publication number
- JP4904623B2 JP4904623B2 JP2001019953A JP2001019953A JP4904623B2 JP 4904623 B2 JP4904623 B2 JP 4904623B2 JP 2001019953 A JP2001019953 A JP 2001019953A JP 2001019953 A JP2001019953 A JP 2001019953A JP 4904623 B2 JP4904623 B2 JP 4904623B2
- Authority
- JP
- Japan
- Prior art keywords
- base material
- optical semiconductor
- substrate
- semiconductor element
- sealing resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Led Device Packages (AREA)
Description
【発明の属する技術分野】
本件発明は、光半導体チップを樹脂により基材上に封止してなる光半導体素子の信頼性及び放熱性の向上に関する。
【0002】
【従来の技術】
図5(a)及び(b)に、従来の一般的な光半導体素子の一例として特開平2000−49384号公報に記載された光半導体素子を示す。図5に示す光半導体素子は、基材5の上に載置された光半導体チップ7を封止樹脂9で覆った表面実装型光半導体素子である。基材5は、正負一対の導電パターン3及び4を各々上面から下面に連続して形成した絶縁基板1からなり、基材5の上に、LEDチップや半導体レーザチップなどの光半導体チップ7が、一方の導電パターン3を介して接続されている。また、光半導体チップ7は、金属ワイヤ7によって他方の導電パターン4にも接続されている。
【0003】
【発明が解決しようとする課題】
図5に示すような従来の光半導体素子では、封止樹脂9は基材5の上面にのみ接着されていた。しかし、光半導体素子の小型化が進むと、封止樹脂9と基材5の接着面積が減少するため、封止部の冷熱サイクルに対する信頼性の低下が問題とる。特に、いわゆる25125サイズ以下の小型素子において、信頼性の低下が顕著である。即ち、冷熱サイクル中、封止樹脂9と基材5の界面には互いの熱膨張係数の不一致による応力が加わり、さらに、界面に侵入した水分の熱膨張による力が加わるため、冷熱サイクルによって封止樹脂と基材5の界面が破壊される、いわゆるポップコーン現象が発生する。
【0004】
また、光半導体素子が小型化すると、光半導体チップ7の放熱効率の低下も問題となる。光半導体チップ7は、基材5に形成された導電パターン3及び4を介して、光半導体素子が実装される親基板に対して放熱する。しかし、基材5は、一般に、両面に銅箔を張ったガラスエポキシ板(=絶縁基板)に周期的に矩形又は長円形の穴を形成し、ガラスエポキシ板の全体に銅メッキを施した後に、上下両面を所定の形状にエッチングし、矩形又は長円形の穴の直線部に沿って素子単位に分割することにより形成される。したがって、ガラスエポキシ板の側壁部分において導電パターン3は銅メッキ分の厚さしかなく、熱抵抗が比較的高い。しかも、導電パターン3は絶縁基板1であるガラスエポキシ板のいずれかの側面に形成されているため、半導体素子の小型化に伴い基材5の寸法が減少すると、熱抵抗の高い導電パターン側壁部分の幅も減少してしまう。このため、光半導体チップ7が小型化すると、それに応じて放熱効率も低下する問題があった。
【0005】
銅メッキ厚を厚くすれば熱抵抗を低減させることができるが、細かいパターンのエッチング加工が困難となり、特に正負の導電性パターンが対向する位置のギャップの制御が困難となる。
【0006】
そこで、本件発明は、光半導体素子の小型化による信頼性と放熱効率の低下を抑制することのできる新たな素子構造を提供することを目的とする。
【0007】
【課題を解決するための手段】
上記目的を達成するために、本件発明に係る光半導体素子は、絶縁基板の表面に正負一対の導電パターンをその各々が絶縁基板の上面から側面を経て下面に連続的するように形成して成る基材と、前記正負一対の導電パターンを介して前記基材の上面に電気接続された半導体チップと、前記半導体チップを覆う封止樹脂とを備えた光半導体素子において、前記封止樹脂が、前記基材上面と前記基材側面の少なくとも一部とに接着していることを特徴とする。即ち、本件発明によれば、基材の側面を封止樹脂の接着領域として利用することにより封止樹脂の接着面積を増加させ、小型であっても冷熱サイクルに対する信頼性の高い光半導体素子を得ることができる。尚、本件発明において、基材の「側面」とは基材の上面と下面とを接続する全ての面をいい、例えば、基材が貫通孔を有する場合は貫通孔内の側面も含む。
【0008】
また、前記基材の外周にある側面の少なくとも1つが、前記基材の上面より見て非直線状に形成され、その非直線状に形成された側面に前記導電パターンが形成され、かつ、前記封止樹脂が接着していることが好ましい。例えば、絶縁基板の側面を上面より見て円弧状、V字状、又は波状に形成することができる。これにより、基材の絶対的な幅は一定としながら、放熱経路となる導電パターンの幅を実効的に広げることができ、さらに、封止樹脂の接着面積を拡大することができる。したがって、光半導体素子の小型化による信頼性及び放熱効率の低下を同時に抑制することができる。
【0009】
また、基材側面を非直線状にする代わりに、基材に貫通孔を形成し、その貫通孔内の側面を介して上面と下面の導電パターンを連続させ、さらに、貫通孔の側面において基材と封止樹脂を接着させることもできる。これにより、封止樹脂の接着面積を拡大することができ、また、貫通孔の寸法を適切に設定すれば、基材側面に形成した場合よりも導電パターンの実効的な幅を広げることができる。したがって、この実施形態によっても光半導体素子の小型化による信頼性及び放熱効率の低下を同時に抑制することができる。
【0010】
尚、本件発明において、光半導体素子とは、発光或いは受光機能を有する半導体素子を言い、LED,半導体レーザ、フォトダイオードなどを指す。光半導体素子は、適当な基板上に半導体層を積層した半導体チップと、その半導体チップを固定し、実装基板との間の電気接続を行うための基材とからなる。また、封止樹脂とは、透光性を有し、光半導体チップを外力、湿度及び腐蝕環境より保護するものを指す。
【0011】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。尚、ここでは、光半導体素子がLED素子である場合を例に説明する。以下に説明する図において、図5と同一の符号を付した部材は同一又は対応する部材を示す。
実施の形態1.
図1は、本発明の実施の形態1に係る光半導体素子を示す概略断面図である。GaN系LEDチップ(=光半導体チップ)7を基材5の上に載置して封止樹脂9で覆った表面実装型光半導体素子を示す。LEDチップ7は、サファイア等の透光性部材20の上に窒化ガリウムを主成分としたn型半導体層21a及びp型半導体層21bが積層された構造を有し、各々の半導体層に形成されたnパッド電極23及びpパッド電極22を介して基材5の導電パターンと接続されている。パッド電極22及び23以外の領域の半導体層を覆うように、酸化ケイ素、ポリイミド又はその複合積層膜よりなる絶縁保護膜24が形成されている。各パッド電極22及び23と導電パターン3及び4との間は、接合部材3によって接合されている。接合部材には、例えば、はんだ、金バンプを導電パターンとパッド電極の間に超音波接合したもの、銀、金、パラジウムなどの導電性ペースト、異方性導電性ペーストなどを用いることができる。
【0012】
基材5は、正負一対の導電パターン3及び4を各々上面1aから側面1b及び1b’を経て下面1cに連続して形成した絶縁基板1からなり、基材5の上に、LEDチップ7が、導電パターン3及び4を介して接続されている。絶縁性基板には、例えば、ガラスエポキシ積層基板、液晶ポリマ基板、ポリイミド樹脂基板、セラミックス基板等を用いることができる。また、導電パターンには、例えば、銅、リン青銅、鉄、ニッケル等の電気良導体を用いることができる。さらに、導電パターン3及び4の表面に銀、金、パラジウムなどの貴金属めっきを行うと、接合部材3との接合性向上及び導体保護のために好ましい。負側の導電パターン3は、絶縁基板の上面1aから左側面1bを経て下面1cへと連続し、正側の導電パターン4は絶縁基板1の上面1aから右側面1b’を経て下面1cへと連続している。導電パターン3及び4の絶縁基板上面側の間隔(ギャップ)は、LEDチップ7の電極22及び23のピッチに合わせて0.05から0.3mm程度に形成されている。
【0013】
封止樹脂9は、LEDチップ7を封止するように塗布されており、エポキシ、シリコーン、変性アクリル樹脂等の透光性を有する絶縁樹脂を用いることができる。封止樹脂9は、従来と同様に基材5の上面5aを覆うだけでなく、さらに、基材5の側面のうち導電パターン3及び4が形成された面5b、5b’を覆うように形成されている。
【0014】
図2は、図1に示す光半導体素子を上面より見た概略平面図である。基材5の側面のうち導電パターン3及び4が形成された面5b、5b’は、図に示すように、基材上面より見て円弧状に、即ち、円柱側壁を一部切り取ったような凹形状に形成されている。導電パターン3及び4は一般に薄膜であるため、基材5の形状は絶縁性基板1の形状によってほぼ決まる。基材5の側面を、このように基材上面から見て非直線上に、即ち、基材上下方向に平行なストライプ状の凹部を有する形状とすることにより、基材5の絶対的を幅は一定にしながら、基材5側面に形成された導電パターン3及び4の実効的な幅を広げ、それにより導電パターンからの放熱効率を高めることができる。
【0015】
また、封止樹脂9は、基材5の上面5aだけでなく、非直線状に湾曲するように加工した基材側面5b及び5b’をも覆うように塗布されている。このため、封止樹脂9の剥離に対する抵抗力は、封止樹脂9と基材の上面5aとの接着だけでなく、封止樹脂9と基材の側面5b及び5b’との接着によっても得られることになる。しかも、基材の側面5b及び5b’は湾曲しているため接着面積が広く、また、単純な平面に比べて剥離が進行しにくいため、封止樹脂9と基材5の剥離を効果的に抑制することができる。封止樹脂9の基材側面を覆う部分9aは、湾曲して形成された基材5の側面5b及び5b’の凹部を埋めて平坦化するように形成すると、従来と同様に矩形のチップ形状とすることができる。
【0016】
図1及び図2において基材5の側面が基材上面から見て単一の円弧状である場合について説明したが、基材5の好ましい側面形状はこれに限られない。例えば、側面の全面を円弧状にする代わりに、平らなの側面の一部に円弧状断面をもつ凹部を形成しても良い。また、基材5の側面を基材上面から見てV字状に形成しても良く、複数の円弧又はV字が集合にしたような波状に形成しても良い。また、図1及び図2に示す実施形態では、後述する加工法の制約から、基材の上面から下面まで同一の断面形状を有する形状について説明したが、基材の上面から下面にかけて基材5の断面形状を変化させても良い。例えば、基材5の側面のうち導電パターン3及び4が形成された面5b及び5b’を、基材上面及び正面の双方から見て円弧状となるように、即ち、すり鉢状に形成しても良い。
【0017】
本実施の形態におけるLED素子の大きさは、特に限定されないが、例えば平面寸法が約1×5mmから約2.5×1.25mm程度の大きさのものを用いることが好ましい。LED素子がこの程度の大きさの場合に、封止樹脂接着強度の向上及び放熱抵抗の低減という効果が顕著となるからである。
【0018】
以下、本実施の形態に係るLED素子の製造方法について説明する。尚、ここでは、絶縁基板1にガラスエポキシ基板を用い、導電パターン3及び4が銅から成る場合を例に説明する。まず、両面に銅箔を貼った大面積のガラスエポキシ積層板を準備し、基材の境界にあたる位置に基材幅に合わせたピッチで周期的な貫通孔を開ける。この貫通孔の内壁が、基材完成時に基材側面となる。貫通孔の形状は、所望の側壁形状に合わせて適宜形成する。例えば、基材上面より見て円状の側面を形成する場合には円形又は楕円形、上面より見てV字状の側面を形成する場合には菱形、上面より見て波状の側面を形成する場合には複数の円形又は菱形が連続した形の貫通孔を形成すれば良い。
【0019】
次に、貫通孔を形成した両面銅箔貼りガラスエポキシ積層板の全面に、銅メッキを施す。この銅メッキによって貫通孔の内面にも銅が付着し、ガラスエポキシ積層板の上面及び下面に貼りつけられた銅箔を互いに連結することができる。銅メッキ後、表裏の銅箔を所定の形状にエッチングして、各基材の正負導電パターン3及び4に対応したパターンを形成する。
【0020】
次に、導電パターンが形成されたガラスエポキシ積層板に銀、金、パラジウム等の貴金属めっきを施し、導電パターンの表面を貴金属で覆う。こうして、複数の基材5が配列した部材が完成する(以下、基材集合部材と称す)。
【0021】
次に、基材集合部材に配列している基材5の各々に、LEDチップ7を接合する。LEDチップ7の接合には、上記の通り金バンプ、はんだ、導電性ペースト、異方導電性ペーストなどの適当な接合材3を用いることができる。
【0022】
次に、基材集合部材の裏面のみをマスキングし、封止樹脂を全面に塗布する。これにより、各基材に分離したときに基材側面5b及び5b’にあたる部分である貫通穴の内面にも封止樹脂が浸透する。次に、封止樹脂を硬化させると、基材5の上面5aと側面5b及び5b’とに封止樹脂を形成することができる。そして、基材集合部材を貫通孔の中心を通過する線に沿ってLED素子の大きさに割断するとLED素子が完成する。
【0023】
実施の形態2.
実施の形態1では、導電性パターンを従来と同様に基材の側面に形成していた。本実施の形態においては、基材にスルーホールを設け、その内面に導電性パターンを形成する。その他の構成及び材料は、実施の形態1と同様である。
【0024】
図3及び図4は、本発明の実施の形態2に係る光半導体素子の概略を示す断面図及び平面図である。GaN系LEDチップ7が、nパッド電極23及びpパッド電極22を介して基材5の導電パターン3及び4と接続されている。基材5は、正負一対の導電パターン3及び4を各々上面1aから貫通孔10及び10’を経て下面1cに連続して形成した絶縁基板1からなる。負側の導電パターン3は、絶縁基板の上面1aから左側貫通孔10の内面を経て下面1cへと連続し、正側の導電パターン4は絶縁基板1の上面1aから右側貫通孔10’の内面を経て下面1cへと連続している。貫通孔10及び10’は、その円周が絶縁基板の側面よりも長くなるように、かつ、導電パターン3及び4によって埋められることのない十分な直径に形成することが好ましい。封止樹脂9は、LEDチップ7を封止するように塗布されており、従来と同様に基材5の上面5aを覆う部分だけでなく、さらに、基材5に設けられた貫通孔10及び10’の内部の充填された部分9cにも形成されている。
【0025】
このように、絶縁基板1の内側に設けた貫通孔10及び10’を介して上下の導電パターンを連結することにより、光半導体チップの外形寸法を従来と変えることなく、導電パターンの上下連結部分の幅を実質的に広げ、その部分の熱抵抗を低減することができる。この効果は、導電パターン3及び4の間のギャップが狭く、導電パターンの厚さを厚くできないフリップチップ型素子及び25125サイズ以下の素子において顕著である。また、封止樹脂9が貫通孔10及び10’の内面にも接着していることにより、封止樹脂9と基材5の間の接着面積を拡大して剥離に対する抵抗力を高めることができる。
【0026】
本実施の形態においては、貫通孔10及び10’が円形である場合を示したが、矩形など他の形状であっても構わない。また、貫通孔10及び10’は、正及び負の導電パターンの形成領域の各々に2箇所以上設けても良い。
【0027】
次に、実施の形態2に係る光半導体素子の製造方法について説明する。実施の形態1と同様に、絶縁基板1にガラスエポキシ基板を用い、導電パターン3及び4が銅から成る場合を例に説明する。まず、両面に銅箔を貼った大面積のガラスエポキシ積層板を複数の基材の区画に分け、各基材の正電極及び負電極上に相当する位置に貫通孔10及び10’を開ける。次に、貫通孔10及び10’を形成した両面銅箔貼りガラスエポキシ積層板の全面に、銅メッキを施す。この銅メッキによって貫通孔の内面にも銅が付着し、ガラスエポキシ積層板の上面及び下面に貼りつけられた銅箔を互いに連結することができる。銅メッキ後、表裏の銅箔を所定の形状にエッチングして、各基材の正負導電パターン3及び4に対応したパターンを形成する。導電パターンの表面に貴金属メッキを施し、複数の基材5が配列した基材集合部材が完成する。
【0028】
次に、基材集合部材に配列している基材5の各々に、LEDチップ7を接合した後、基材集合部材の裏面のみをマスキングし、封止樹脂を全面に塗布する。これにより、貫通穴10及び10’の内面にも封止樹脂が浸透する。次に、封止樹脂を硬化させると、基材5の上面5aと貫通孔10及び10’の内面とに封止樹脂を形成することができる。そして、基材集合部材を予め定めた基材の区画に沿って沿って割断するとLED素子が完成する。
【0029】
尚、本実施の形態においては、半導体チップの半導体層面を基材導体に対向して固定するフリップチップ方式で実装した光半導体素子について説明したが、半導体チップの基板面を基材導体に対向して固定し金線などによるワイヤーボンディングで導電パターンと電気接続させる方式で実装した光半導体素子においても、上記実施の形態と同様にして本件発明を適用することができる。
【0030】
【発明の効果】
本発明によれば、封止樹脂と基材の接着面積を増加させて接着強度を向上させ、冷熱サイクルに対する耐性に優れた高信頼性の光半導体素子を提供することができる。また、基材の上下面を連結する導電パターンの実効的な幅を拡大して、素子の放熱効率を向上することができる。
【図面の簡単な説明】
【図1】 図1は、本発明の実施の形態1に係る光半導体素子を示す断面図である。
【図2】 図2は、図1に示す光半導体素子を示す平面図である。
【図3】 図3は、本発明の実施の形態2に係る光半導体素子を示す断面図である。
【図4】 図4は、図3に示す光半導体素子を示す平面図である。
【図5】 図5(a)及び(b)は、従来の光半導体素子を示す平面図及び断面図である。
【符号の説明】
1 絶縁基板、3及び4 導電パターン、5 基材、5b及び5b’基材側面、10及び10’貫通孔、7 光半導体チップ、9 封止樹脂。
Claims (2)
- 絶縁基板の表面に正負一対の導電パターンをその各々が絶縁基板の上面から側面を経て下面に連続的するように形成して成る基材と、前記正負一対の導電パターンを介して前記基材の上面に電気接続された半導体チップと、前記半導体チップを覆う封止樹脂とを備え、前記導電パターンから当該光半導体素子が実装される基板に放熱する光半導体素子であって、
前記半導体チップが、前記基材にフリップチップ接続され、
前記基材の内側に貫通孔が形成されており、前記正負一対の導電パターンの各々が前記基材の上面から前記貫通孔内の側面を経て下面に連続する共に、前記封止樹脂が前記基材上面と前記貫通孔内の側面に接着しており、上面視において、前記貫通孔の周長は、前記絶縁基板の側面のうち少なくとも一辺よりも長いことを特徴とする光半導体素子。 - 前記貫通孔が、正又は負の前記導電パターンに2箇所以上設けられたことを特徴とする請求項1に記載の光半導体素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001019953A JP4904623B2 (ja) | 2001-01-29 | 2001-01-29 | 光半導体素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001019953A JP4904623B2 (ja) | 2001-01-29 | 2001-01-29 | 光半導体素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002222998A JP2002222998A (ja) | 2002-08-09 |
JP4904623B2 true JP4904623B2 (ja) | 2012-03-28 |
Family
ID=18885734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001019953A Expired - Fee Related JP4904623B2 (ja) | 2001-01-29 | 2001-01-29 | 光半導体素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4904623B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3910144B2 (ja) | 2003-01-06 | 2007-04-25 | シャープ株式会社 | 半導体発光装置およびその製造方法 |
JP2006049442A (ja) | 2004-08-02 | 2006-02-16 | Sharp Corp | 半導体発光装置およびその製造方法 |
JP4744178B2 (ja) | 2005-04-08 | 2011-08-10 | シャープ株式会社 | 発光ダイオード |
JP5457187B2 (ja) | 2006-10-11 | 2014-04-02 | ライト、サイエンシーズ、オンコロジー、インコーポレイテッド | 光送達システム |
US8604506B2 (en) | 2007-02-22 | 2013-12-10 | Sharp Kabushiki Kaisha | Surface mounting type light emitting diode and method for manufacturing the same |
US8421088B2 (en) | 2007-02-22 | 2013-04-16 | Sharp Kabushiki Kaisha | Surface mounting type light emitting diode |
DE102014112540A1 (de) * | 2014-09-01 | 2016-03-03 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauteil |
JP7189413B2 (ja) * | 2017-07-06 | 2022-12-14 | 日亜化学工業株式会社 | 発光装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2770947B2 (ja) * | 1988-02-05 | 1998-07-02 | シチズン時計株式会社 | 樹脂封止型半導体装置及びその製造方法 |
JPH0484452A (ja) * | 1990-07-27 | 1992-03-17 | Citizen Watch Co Ltd | 樹脂封止型半導体装置 |
JPH06140563A (ja) * | 1992-10-23 | 1994-05-20 | Rohm Co Ltd | 半導体装置 |
JPH06350206A (ja) * | 1993-06-04 | 1994-12-22 | Osaka Shinku Kagaku Kk | 立体回路基板及びその製造方法 |
JP2540478B2 (ja) * | 1993-11-04 | 1996-10-02 | 株式会社後藤製作所 | 半導体装置用放熱板及びその製造方法 |
JPH10135839A (ja) * | 1996-09-05 | 1998-05-22 | Seiko Epson Corp | 音声符号化方法およびその装置 |
JP3432113B2 (ja) * | 1997-07-07 | 2003-08-04 | シャープ株式会社 | 光半導体装置 |
JP3501927B2 (ja) * | 1997-10-31 | 2004-03-02 | シャープ株式会社 | 発光表示器およびその製造方法 |
JP3784976B2 (ja) * | 1998-12-22 | 2006-06-14 | ローム株式会社 | 半導体装置 |
JP3553405B2 (ja) * | 1999-03-03 | 2004-08-11 | ローム株式会社 | チップ型電子部品 |
JP2001024237A (ja) * | 1999-07-05 | 2001-01-26 | Rohm Co Ltd | Led及びそれを用いた表示装置 |
-
2001
- 2001-01-29 JP JP2001019953A patent/JP4904623B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002222998A (ja) | 2002-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10084117B2 (en) | Light emitting device | |
US8178955B2 (en) | Semiconductor device | |
TWI675497B (zh) | 發光裝置封裝及搭載發光裝置之封裝 | |
JP4516320B2 (ja) | Led基板 | |
WO2006030671A1 (ja) | Led用反射板およびled装置 | |
JP4910220B1 (ja) | Ledモジュール装置及びその製造方法 | |
JP2012186450A (ja) | Ledモジュール | |
JP4904604B1 (ja) | Ledモジュール装置及びその製造方法 | |
JP6736256B2 (ja) | Ledパッケージ | |
JP4904623B2 (ja) | 光半導体素子 | |
JP2004288937A (ja) | 発光素子収納用パッケージおよび発光装置 | |
JPH09129811A (ja) | 樹脂封止型半導体装置 | |
JP5745784B2 (ja) | 発光ダイオード | |
JP2005353802A (ja) | 発光ダイオード | |
JP7022510B2 (ja) | 半導体発光装置および半導体発光装置の製造方法 | |
JP5912471B2 (ja) | 半導体デバイス | |
JP5995579B2 (ja) | 半導体発光装置及びその製造方法 | |
JP2008205395A (ja) | 表面実装型発光ダイオードおよびその製造方法 | |
JP6679799B2 (ja) | 発光装置 | |
JP2003060240A (ja) | 発光ダイオード及びその製造方法 | |
JP2008021738A (ja) | 発光素子 | |
JP2002158323A (ja) | 半導体装置の製造方法および半導体装置 | |
JPH01143344A (ja) | 樹脂封止型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20051104 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051104 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060206 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071128 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100629 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111213 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111226 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4904623 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |