[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4977450B2 - 薄膜トランジスタ表示板及びその製造方法 - Google Patents

薄膜トランジスタ表示板及びその製造方法 Download PDF

Info

Publication number
JP4977450B2
JP4977450B2 JP2006301741A JP2006301741A JP4977450B2 JP 4977450 B2 JP4977450 B2 JP 4977450B2 JP 2006301741 A JP2006301741 A JP 2006301741A JP 2006301741 A JP2006301741 A JP 2006301741A JP 4977450 B2 JP4977450 B2 JP 4977450B2
Authority
JP
Japan
Prior art keywords
film
capacitor line
line
transistor array
array panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006301741A
Other languages
English (en)
Other versions
JP2007133399A (ja
Inventor
柱 善 尹
碩 濟 成
眞 ソク 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007133399A publication Critical patent/JP2007133399A/ja
Application granted granted Critical
Publication of JP4977450B2 publication Critical patent/JP4977450B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、薄膜トランジスタ表示板及びその製造方法に関する。
液晶表示装置は、現在、最も広く使用されている平板表示装置のうちの一つであって、電界生成電極が形成されている二枚の表示板とその間に挿入されている液晶層とからなり、電極に電圧を印加して液晶層の液晶分子を再配列させることによって、液晶層を通過する光の透過率を調節する表示装置である。
このような二枚の表示板と液晶層とからなる表示板部には、複数のゲートＦＰＣ（ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）基板及び複数のデータＦＰＣ基板が付着されており、ゲート及びデータＦＰＣ基板には印刷回路基板（ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ、ＰＣＢ）が付着されている。
ゲートＦＰＣ基板とデータＦＰＣ基板には各々ゲート駆動集積回路（ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ：ＩＣ）とデータ駆動集積回路がチップの形態で装着されており、駆動集積回路と外部との電気的連結のための複数の引出し線が形成されている。このようなＦＰＣ基板はポリイミド（ｐｏｌｙｉｍｉｄｅ）やポリエステル（ｐｏｌｙｅｓｔｅｒ）などからなる。
しかし、ゲート及びデータＦＰＣ基板上に装着される集積回路チップまたは駆動キャパシタによって、液晶表示装置の厚さはさらに厚くなる。また、集積回路チップまたはキャパシタが多くなる場合には、ゲート及びデータＦＰＣを複数の層で形成するか、またはゲート及びデータＦＰＣの大きさを増加させる必要がある。従って、液晶表示装置の製造原価及びその形状がさらに大きくなる。
そこで、本発明は上記従来の液晶表示装置における表示板の問題点に鑑みてなされたものであって、本発明の目的は、ゲート及びデータＦＰＣに装着される駆動キャパシタを表示板部に形成した薄膜トランジスタ表示板を提供することにある。
また、本発明の他の目的は、ゲート線及びデータ線の重畳によって駆動キャパシタを形成した薄膜トランジスタ表示板を提供することにある。
上記目的を達成するためになされた本発明の一特徴による薄膜トランジスタ表示板は、表示領域及び周辺領域を有する絶縁基板、前記絶縁基板上に形成されるゲート線、前記ゲート線と同一物質で形成され、前記絶縁基板の周辺領域に形成される第１キャパシタ線、前記ゲート線及び第１キャパシタ線上に形成されるゲート絶縁膜、前記ゲート絶縁膜上に形成される半導体層、前記半導体層上に形成され、前記絶縁基板の表示領域に形成されるデータ線及びドレイン電極、前記データ線と同一の物質で形成され、前記絶縁基板の周辺領域に形成される第２キャパシタ線、及び前記ドレイン電極と連結される画素電極を備え、前記第１キャパシタ線及び前記第２キャパシタ線は互いに重畳する。
また、前記半導体層と前記データ線との間にオーミックコンタクト部材をさらに含むことが好ましい。
また、前記第１キャパシタ線は、下部膜、中間膜、及び上部膜を含むことが好ましい。
また、前記第１キャパシタ線の下部膜はアルミニウム（Ａｌ）を含むアルミニウム系金属であり、前記第１キャパシタ線の中間膜はクロム（Ｃｒ）、チタニウム（Ｔｉ）、モリブデン（Ｍｏ）、モリブデン−タングステン（ＭｏＷ）のうちから選択されたいずれか一つを含み、前記第１キャパシタ線の上部膜は前記中間膜の窒化物であることが好ましい。
また、前記第１キャパシタ線の上部膜は、クロム窒化物（ＣｒＮｘ）、チタニウム窒化物（ＴｉＮｘ）、モリブデン窒化物（ＭｏＮｘ）、モリブデン−タングステン窒化物（ＭｏＷＮｘ）のうちから選択されたいずれか一つを含むことが好ましい。
また、前記第２キャパシタ線は下部膜、中間膜、及び上部膜を含み、前記第２キャパシタ線の下部膜はアルミニウム（Ａｌ）を含むアルミニウム系金属であり、前記第２キャパシタ線の中間膜はクロム（Ｃｒ）、チタニウム（Ｔｉ）、モリブデン（Ｍｏ）、モリブデン−タングステン（ＭｏＷ）のうちから選択されたいずれか一つを含み、前記第２キャパシタ線の上部膜は前記中間膜の窒化物であることが好ましい。
また、前記第２キャパシタ線の上部膜は、クロム窒化物（ＣｒＮｘ）、チタニウム窒化物（ＴｉＮｘ）、モリブデン窒化物（ＭｏＮｘ）、モリブデン−タングステン窒化物（ＭｏＷＮｘ）のうちから選択されたいずれか一つを含むことが好ましい。
また、前記半導体層と前記第２キャパシタ線との間にはバッファ膜が形成されており、前記バッファ膜は、モリブデン（Ｍｏ）、モリブデンタングステン（ＭｏＷ）、チタニウム（Ｔｉ）、タングステン（Ｗ）、窒化モリブデン（ＭｏＮｘ）、モリブデン−タングステン窒化物（ＭｏＷＮｘ）、チタニウム−窒化物（ＴｉＮｘ）、タングステン−窒化物（ＷＮｘ）のうちから選択されたいずれか一つを含むことが好ましい。
また、上記目的を達成するためになされた本発明の一特徴による薄膜トランジスタ表示板の製造方法は、表示領域及び周辺領域を有する絶縁基板上にゲート線及び第１キャパシタ線を形成する段階、前記ゲート線及び第１キャパシタ線上にゲート絶縁膜を形成する段階、前記ゲート絶縁膜上に半導体層を形成する段階、前記半導体層上にデータ線、ドレイン電極、及び第２キャパシタ線を形成する段階、及び前記ドレイン電極と連結される画素電極を形成する段階を有し、前記絶縁基板の周辺領域に形成される第１キャパシタ線及び前記第２キャパシタ線は互いに重畳する。
また、前記ゲート線及び第１キャパシタ線を形成する段階は、前記絶縁基板上に下部膜、中間膜、及び上部膜を順次に積層する段階、前記上部膜及び中間膜を第１エッチングする段階、前記下部膜を第２エッチングする段階、及び前記上部膜及び中間膜を第３エッチングして、前記上部膜及び中間膜の幅が前記下部膜の幅より狭くなる段階を含むことが好ましい。
また、前記第１キャパシタ線の下部膜はアルミニウム（Ａｌ）を含むアルミニウム系金属であり、前記第１キャパシタ線の中間膜はクロム（Ｃｒ）、チタニウム（Ｔｉ）、モリブデン（Ｍｏ）、モリブデン−タングステン（ＭｏＷ）のうちから選択されたいずれか一つを含み、前記第１キャパシタ線の上部膜は前記中間膜の窒化物で形成されることが好ましい。
また、前記データ線及び第２キャパシタ線を形成する段階は、前記半導体層上に下部膜、中間膜及び上部膜を順次に積層する段階、前記上部膜及び中間膜を第１エッチングする段階、前記下部膜を第２エッチングする段階、及び前記上部膜及び中間膜を第３エッチングして、前記上部膜及び中間膜の幅が前記下部膜の幅より狭くなる段階を含むことが好ましい。
また、前記第２キャパシタ線の下部膜はアルミニウム（Ａｌ）を含むアルミニウム系金属であり、前記第２キャパシタ線の中間膜はクロム（Ｃｒ）、チタニウム（Ｔｉ）、モリブデン（Ｍｏ）、モリブデン−タングステン（ＭｏＷ）のうちから選択されたいずれか一つを含み、前記第２キャパシタ線の上部膜は前記中間膜の窒化物で形成されることが好ましい。
また、前記半導体層上にバッファ膜を形成する段階をさらに含み、前記バッファ膜は前記第２キャパシタ線の下部膜と同時にエッチングされることが好ましい。
本発明による薄膜トランジスタ表示板及びその製造方法によれば、従来はＦＰＣ基板上に形成された駆動キャパシタを薄膜トランジスタ表示板の周辺領域に形成することによって、ＦＰＣを一つの層で形成することができ、また、ＦＰＣの大きさを小さくすることができるので、スリムで小さい大きさの液晶表示装置を製造することができる。
また、駆動キャパシタを形成する第１キャパシタ線及び第２キャパシタ線を、全て低抵抗のアルミニウム合金下部膜、クロム中間膜、及びクロム窒化膜上部膜で形成することによって、駆動キャパシタが一定の電圧を維持できるようになる。
また、ゲート線及びデータ線の上部膜及び中間膜の側面の一部を再びエッチングする第３ウェットエッチング工程を進行し、下部膜の一部が露出するようにすることによって、第２ウェットエッチングによって下部膜が過度にエッチングされ上部膜及び中間膜の幅より下部膜の幅がさらに狭くなって発生するオーバーハング現象を防止することができる。
さらに、データ線の下部膜とオーミックコンタクト部材との間にバッファ膜を形成することによって、アルミニウム系金属で作られた下部膜によるオーミックコンタクト部材の損傷を防止し、これらの間の接触抵抗を低くすることができる。
以下、本発明が属する技術分野における通常の知識を有する者が容易に実施できるように、本発明の実施形態について添付した図面を参照して詳細に説明する。しかし、本発明は多様な相異な形態で実現でき、ここに説明する実施形態に限定されない。
図面において、いろいろな層及び領域を明確に表現するために厚さを拡大して示した。明細書全体にわたって類似な部分については同一の図面符号を付けた。層、膜、領域、板などの部分が他の部分の“上”にあるとする時、これは他の部分の“すぐ上”にある場合だけでなく、その中間に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上”にあるとする時には、中間に他の部分がないことを意味する。
次に、本発明による薄膜トランジスタ表示板及びその製造方法を実施するための最良の形態の具体例を、図面を参照しながら詳細に説明する。
図１は、本発明の一実施形態による液晶表示装置の概略図である。
図１に示したように、本発明の一実施形態による液晶表示装置は、下部表示板１００及び上部表示板２００からなる表示板部３００と、これに付着されている複数のゲートＦＰＣ基板４１０及び複数のデータＦＰＣ基板５１０と、ゲートＦＰＣ基板４１０及びデータＦＰＣ基板５１０に付着されている印刷回路基板５５０とを含む。
ゲートＦＰＣ基板４１０及びデータＦＰＣ基板５１０には、各々ゲート駆動集積回路４４０及びデータ駆動集積回路５４０がチップの形態で装着されており、ゲート駆動集積回路４４０及びデータ駆動集積回路５４０と外部との電気的連結のための引出し線４２０、５２０が形成されている。このようなゲートＦＰＣ基板４１０及びデータＦＰＣ基板５１０はポリイミド（ｐｏｌｙｉｍｉｄｅ）やポリエステル（ｐｏｌｙｅｓｔｅｒ）などからなる。
印刷回路基板５５０には表示板部３００を駆動及び制御するための各種回路要素が備えられている。これとは異なって、ゲート駆動集積回路４４０やデータ駆動集積回路５５０を表示板部３００の下部表示板１００上に直接装着することもでき、この場合には、ゲートＦＰＣ基板４１０又はデータＦＰＣ基板５１０が不要となる。
表示板部３００の下部表示板１００は、画像が表示される表示領域（ｄｉｓｐｌａｙ ａｒｅａ）Ｄと、その外側に位置し、表示領域内の表示信号線（図示せず）とゲートＦＰＣ基板４１０及びデータＦＰＣ基板５１０、またはゲート駆動集積回路４４０及びデータ駆動集積回路５４０との物理的、電気的連結が行われる周辺領域（ｐｅｒｉｐｈｅｒａｌａｒｅａ）Ｐとに区分することができる。
次に、下部表示板１００である液晶表示装置に用いる薄膜トランジスタ表示板１００について、図２乃至図４を参照して詳細に説明する。
図２は、本発明の一実施形態による液晶表示装置に用いる薄膜トランジスタ表示板の配置図であり、図３及び図４は、各々図２の薄膜トランジスタ表示板のＩＩＩ−ＩＩＩ線及びＩＶ−ＩＶ線に沿った断面図である。
透明なガラスまたはプラスチックなどで作られた絶縁基板１１０上に、表示信号線である複数のゲート線（ｇａｔｅ ｌｉｎｅ）１２１、複数の維持電極線（ｓｔｏｒａｇｅ ｅｌｅｃｔｒｏｄｅ ｌｉｎｅ）１３１、及び複数の第１キャパシタ線（ｃａｐａｃｉｔｏｒｌｉｎｅ）１２７が形成されている。
ゲート線１２１はゲート信号を伝達し、主に横方向にのびている。各ゲート線１２１は、下に突出した複数のゲート電極（ｇａｔｅ ｅｌｅｃｔｒｏｄｅ）１２４と、他の層または外部駆動回路との接続のために面積が広いその端部１２９とを含む。ゲート信号を生成するゲート駆動集積回路４４０は、基板１１０上に付着されるゲートＦＰＣ基板４１０上に装着されている。
維持電極線１３１は、所定の電圧の印加を受け、ゲート線１２１とほとんど並んでのびた幹線と、これから分かれた複数対の第１及び第２維持電極１３３ａ、１３３ｂとを含む。維持電極線１３１の各々は隣接した二つのゲート線１２１の間に位置し、幹線は二つのゲート線１２１のうちの下側に近い。第１及び第２維持電極１３３ａ、１３３ｂの各々は、幹線と連結された固定端と、その反対方向の自由端を有している。第１維持電極１３３ａの固定端は面積が広く、その自由端は直線部分と曲がった部分の二股に分かれる。しかし、維持電極線１３１の形状及び配置は多様に変更することができる。
第１キャパシタ線１２７は、ゲート駆動集積回路４４０及びデータ駆動集積回路５４０と連結されて周辺領域Ｐに形成されており、表示領域Ｄの外郭部に沿って長く形成されており、多様な形状で形成することができる。
ゲート線１２１、維持電極線１３１、及び第１キャパシタ線１２７は、下部膜、中間膜、及び上部膜を含む三重膜構造を有する。
下部膜は、信号遅延や電圧降下を減らすことができるように比抵抗が低い金属、例えば、アルミニウム（Ａｌ）やアルミニウム合金などのアルミニウム系金属、銀（Ａｇ）や銀合金などの銀系金属、銅（Ｃｕ）や銅合金などの銅系金属などで作られる。そして、中間膜は、ＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）またはＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）との物理的、化学的、電気的接触特性に優れた物質、金属、例えば、クロム（Ｃｒ）、チタニウム（Ｔｉ）、モリブデン（Ｍｏ）やモリブデン合金などモリブデン系金属、タンタル（Ｔａ）などで作られる。そして、上部膜は、中間膜の接触抵抗を低くするために中間膜の窒化物、つまり、クロム窒化物（ＣｒＮｘ）、チタニウム窒化物（ＴｉＮｘ）、モリブデン窒化物（ＭｏＮｘ）、モリブデン−タングステン窒化物（ＭｏＷＮｘ）などで作られる。上部膜は薄い厚さで形成されて中間膜のエネルギー障壁を低くすることによって、中間膜の接触抵抗を低くする。
このような三重膜構造の例としては、アルミニウム（合金）下部膜、クロム中間膜、及びクロム窒化物上部膜がある。
図３及び図４において、ゲート電極１２４、ゲート線の端部１２９、維持電極線１３１、第１及び第２維持電極１３３ａ、１３３ｂ、及び第１キャパシタ線１２７に対し、下部膜は英文字ｐを、中間膜は英文字ｑを、上部膜は英文字ｒを図面符号に付け加えて表記した。
ゲート線１２１、維持電極線１３１、及び第１キャパシタ線１２７の側面は基板１１０面に対して傾斜しており、その傾斜角は約３０度乃至８０度の範囲内に設定されることが好ましい。そして、ゲート電極１２４、維持電極線１３１、第１及び第２維持電極１３３ａ、１３３ｂ、第１キャパシタ線１２７、及びゲート線の端部１２９の上部膜及び中間膜の側面の一部が除去され、ゲート電極１２４、維持電極線１３１、第１及び第２維持電極１３３ａ、１３３ｂ、第１キャパシタ線１２７、及びゲート線の端部１２９のそれぞれの下部膜１２４ｐ、１３１ｐ、１３３ａｐ、１３３ｂｐ、１２７ｐ、１２９ｐの一部２１が露出している。
ゲート線１２１及び維持電極線１３１上には、窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯｘ）などで作られたゲート絶縁膜（ｇａｔｅ ｉｎｓｕｌａｔｉｎｇ ｌａｙｅｒ）１４０が形成されている。
ゲート絶縁膜１４０上には水素化非晶質シリコン（ｈｙｄｒｏｇｅｎａｔｅｄ ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）（非晶質シリコンは、略してａ−Ｓｉと記す）または多結晶シリコン（ｐｏｌｙｓｉｌｉｃｏｎ）などで作られた複数の線状の半導体１５１が形成されている。線状の半導体１５１は、主に縦方向にのびていて、ゲート電極１２４に向かってのび出た複数の突出部（ｐｒｏｊｅｃｔｉｏｎ）１５４を含む。線状の半導体１５１は、ゲート線１２１及び維持電極線１３１付近で幅が広くなっており、これらを幅広く覆っている。
半導体１５１上には複数の線状及び島型のオーミックコンタクト部材（ｏｈｍｉｃ ｃｏｎｔａｃｔ）１６１、１６５が形成されている。オーミックコンタクト部材１６１、１６５は、リンなどのｎ型不純物が高濃度にドーピングされているｎ＋水素化非晶質シリコンなどの物質、またはシリサイド（ｓｉｌｉｃｉｄｅ）で作ることができる。線状オーミックコンタクト部材１６１は、複数の突出部１６３を有していて、この突出部１６３と島型のオーミックコンタクト部材１６５とは対をなして半導体１５１の突出部１５４上に配置されている。
半導体１５１とオーミックコンタクト部材１６１、１６５の側面も基板１１０面に対して傾斜しており、その傾斜角は３０度乃至８０度程度の範囲内に設定される。
オーミックコンタクト部材１６１、１６５及びゲート絶縁膜１４０上には、表示信号線である複数のデータ線（ｄａｔａ ｌｉｎｅ）１７１、複数のドレイン電極（ｄｒａｉｎｅｌｅｃｔｒｏｄｅ）１７５、及び複数の第２キャパシタ線１７７が形成されている。
データ線１７１は、データ信号を伝達し、主に縦方向にのびてゲート線１２１と交差する。各データ線１７１は、また、維持電極線１３１と交差し、隣接した第１及び第２維持電極１３３ａ、１３３ｂの集合間を走る。各データ線１７１は、ゲート電極１２４に向かってのびてＪ字状に曲がった複数のソース電極（ｓｏｕｒｃｅ ｅｌｅｃｔｒｏｄｅ）１７３と、他の層または外部駆動回路との接続のために面積が広い端部１７９とを含む。
データ信号を生成するデータ駆動集積回路５４０は、基板１１０上に付着されるデータＦＰＣ基板５１０上に装着されている。
ドレイン電極１７５は、データ線１７１と分離されていて、ゲート電極１２４を中心にソース電極１７３と対向する。各ドレイン電極１７５は、広い一端部と、棒状の他端部とを含む。広い端部は維持電極線１３１と重畳し、棒状の端部は曲がったソース電極１７３によって一部取り囲まれている。
一つのゲート電極１２４、一つのソース電極１７３、及び一つのドレイン電極１７５は、半導体１５１の突出部１５４と共に一つの薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）をなし、薄膜トランジスタのチャネル（ｃｈａｎｎｅｌ）はソース電極１７３とドレイン電極１７５との間の突出部１５４に形成される。
第２キャパシタ線１７７は、第１キャパシタ線１２７と重畳して周辺領域Ｐに形成されており、表示領域Ｄの外郭部に沿って長く形成されている。第１及び第２キャパシタ線１２７、１７７は駆動キャパシタをなし、印刷回路基板５５０からゲート駆動集積回路４４０及びデータ駆動集積回路５４０に伝えられる信号などの緩衝または保存などの機能を有する。
データ線１７１、ドレイン電極１７５、及び第２キャパシタ線１７７は、それぞれ下部膜１７１ｐ、１７５ｐ、１７７ｐ、中間膜１７１ｑ、１７５ｑ、１７７ｑ、及び上部膜１７１ｒ、１７５ｒ、１７７ｒを含む三重膜構造を有する。
データ線１７１、ドレイン電極１７５、及び第２キャパシタ線１７７のそれぞれの下部膜１７１ｐ、１７５ｐ、１７７ｐは、信号遅延や電圧降下を減らすことができるように比抵抗が低い金属、例えば、アルミニウム（Ａｌ）やアルミニウム合金などのアルミニウム系金属、銀（Ａｇ）や銀合金などの銀系金属、銅（Ｃｕ）や銅合金などの銅系金属などで作られる。中間膜１７１ｑ、１７５ｑ、１７７ｑは、ＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）またはＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）との物理的、化学的、電気的接触特性に優れた物質、金属、例えば、クロム（Ｃｒ）、チタニウム（Ｔｉ）、モリブデン（Ｍｏ）やモリブデン合金などモリブデン系金属、タンタル（Ｔａ）などで作られる。上部膜１７１ｒ、１７５ｒ、１７７ｒは、中間膜の接触抵抗を低くするために中間膜の窒化物、つまり、クロム窒化物（ＣｒＮｘ）、チタニウム窒化物（ＴｉＮｘ）、モリブデン窒化物（ＭｏＮｘ）、モリブデンタングステン窒化物（ＭｏＷＮｘ）などで作られる。
このような三重膜構造の例としては、アルミニウム（合金）下部膜とクロム中間膜とクロム窒化物上部膜とがある。
図３及び図４において、ソース電極１７３及びデータ線の端部１７９に対し、下部膜は英文字ｐを、中間膜は英文字ｑを、上部膜は英文字ｒを図面符号に付け加えて表記した。
このように、駆動キャパシタを形成する第１キャパシタ線１２７及び第２キャパシタ線１７７を全てアルミニウム合金下部膜、クロム中間膜、及びクロム窒化膜上部膜で形成することによって、第１キャパシタ線１２７及び第２キャパシタ線１７７の線抵抗が低くなってＤＣ−ＤＣコンバータを使用する際の昇圧効率が向上する。また、第１キャパシタ線１２７及び第２キャパシタ線１７７の線抵抗が低いため電圧損失がなく、これによってゲートオン電圧とゲートオフ電圧間の電圧差が一定に維持される。
データ線１７１、ドレイン電極１７５、及び第２キャパシタ線１７７も、その側面が基板１１０面に対して３０度乃至８０度程度の範囲内の傾斜角で傾斜していることが好ましい。
そして、データ線１７１、ドレイン電極１７５、及び第２キャパシタ線１７７の上部膜及び中間膜の側面一部が除去されて、それぞれの下部膜１７１ｐ、１７３ｐ、１７５ｐ、１７７ｐ、１７９ｐの一部７１が露出している。
データ線１７１、ソース電極１７３、及びドレイン電極１７５のそれぞれの下部膜１７１ｐ、１７３ｐ、１７５ｐとオーミックコンタクト部材１６１、１６３、１６５との間にはバッファ膜１７６が形成されているので、他の膜との接着性（ａｄｈｅｓｉｏｎ）が良好でなく他の膜に容易に拡散する特性を有するアルミニウム系金属で作られたそれぞれの下部膜１７１ｐ、１７３ｐ、１７５ｐによるオーミックコンタクト部材１５１の損傷を防止し、これらの間の接触抵抗を低くする。
データ線の端部１７９の下部膜１７９ｐ及び第２キャパシタ線１７７の下部膜１７７ｐとゲート絶縁膜１４０との間にもバッファ膜１７６が形成されている。
バッファ膜１７６は、物理的、化学的、電気的接触特性に優れた物質、金属、例えば、モリブデン（Ｍｏ）、モリブデンタングステン（ＭｏＷ）、チタニウム（Ｔｉ）、タングステン（Ｗ）、またはそれぞれの窒化物（ＭｏＮｘ、ＭｏＷＮｘ、ＴｉＮｘ、ＷＮｘ）などで作られる。また、バッファ膜１７６は、モリブデン下部膜及びその窒化物の上部膜、モリブデンタングステン下部膜及びその窒化物の上部膜で作ることができる。
オーミックコンタクト部材１６１、１６５は、その下の半導体１５１とその上のデータ線１７１及びドレイン電極１７５との間にだけ存在し、これらの間の接触抵抗を低くする。大部分の所では線状半導体１５１がデータ線１７１より狭いが、上述したように、ゲート線１２１と合う部分で幅が広くなって表面のプロファイルをスムースにすることによって、データ線１７１が断線することを防止する。半導体１５１には、ソース電極１７３とドレイン電極１７５との間をはじめとしてデータ線１７１及びドレイン電極１７５によって覆われずに露出した部分がある。
データ線１７１、ドレイン電極１７５、第２キャパシタ線１７７、及び露出した半導体１５１部分上には保護膜（ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ）１８０が形成されている。保護膜１８０は、無機絶縁物または有機絶縁物などで作られ、表面が平坦であり得る。無機絶縁物の例としては、窒化ケイ素と酸化ケイ素がある。有機絶縁物は感光性（ｐｈｏｔｏｓｅｎｓｉｔｉｖｉｔｙ）を有することができ、その誘電定数（ｄｉｅｌｅｃｔｒｉｃ ｃｏｎｓｔａｎｔ）は約４．０以下であることが好ましい。しかし、保護膜１８０は、有機膜の優れた絶縁特性を生かしながらも露出した半導体１５１部分に損傷を与えないように、下部無機膜と上部有機膜との二重膜構造を有することができる。
保護膜１８０には、データ線１７１の端部１７９とドレイン電極１７５を各々露出する複数のコンタクトホール（ｃｏｎｔａｃｔ ｈｏｌｅ）１８２、１８５が形成されており、保護膜１８０とゲート絶縁膜１４０には、ゲート線１２１の端部１２９を露出する複数のコンタクトホール１８１、第１維持電極１３３ａの固定端付近の維持電極線１３１の一部を露出する複数のコンタクトホール１８３ａ、及び第１維持電極１３３ａの自由端の突出部を露出する複数のコンタクトホール１８３ｂが形成されている。
保護膜１８０上には、複数の画素電極（ｐｉｘｅｌ ｅｌｅｃｔｒｏｄｅ）１９１、複数の連結橋（ｏｖｅｒｐａｓｓ）８３、及び複数のコンタクト補助部材（ｃｏｎｔａｃｔ ａｓｓｉｓｔａｎｔ）８１、８２が形成されている。これらはＩＴＯまたはＩＺＯなどの透明な導電物質やアルミニウム、銀、クロムまたはその合金などの反射性金属で作ることができる。
画素電極１９１は、コンタクトホール１８５を通じてドレイン電極１７５と物理的、電気的に連結されており、ドレイン電極１７５からデータ電圧の印加を受ける。データ電圧が印加された画素電極１９１は、共通電圧（ｃｏｍｍｏｎ ｖｏｌｔａｇｅ）の印加を受ける上部表示板２００の共通電極（ｃｏｍｍｏｎ ｅｌｅｃｔｒｏｄｅ）（図示せず）と共に電場を生成することによって、二つの電極間の液晶層（図示せず）の液晶分子（図示せず）の方向を決定する。このように決定された液晶分子の方向によって液晶層を通過する光の偏光が変わる。画素電極１９１と共通電極は、キャパシタ［以下、“液晶キャパシタ（ｌｉｑｕｉｄ、ｃｒｙｓｔａｌ、ｃａｐａｃｉｔｏｒ）”と言う］を構成し、薄膜トランジスタがターンオフされた後にも印加された電圧を維持する。
画素電極１９１及びこれと連結されたドレイン電極１７５は第１及び第２維持電極１３３ａ、１３３ｂをはじめとする維持電極線１３１と重畳し、画素電極１９１の左側及び右側辺は第１及び第２維持電極１３３ａ、１３３ｂよりデータ線１７１に隣接する。画素電極１９１及びこれと電気的に連結されたドレイン電極１７５が維持電極線１３１と重畳してなすキャパシタをストレージキャパシタ（ｓｔｏｒａｇｅ ｃａｐａｃｉｔｏｒ）と言い、ストレージキャパシタは液晶キャパシタの電圧維持能力を強化する。
コンタクト補助部材８１、８２はそれぞれのコンタクトホール１８１、１８２を通じてゲート線１２１の端部１２９及びデータ線１７１の端部１７９と連結される。コンタクト補助部材８１、８２はゲート線１２１の端部１２９及びデータ線１７１の端部１７９と外部装置との接着性を補完し、これらを保護する。
連結橋８３は、ゲート線１２１を横切って、ゲート線１２１を間に置いて反対側に位置するコンタクトホール１８３ａ、１８３ｂを通じ、維持電極線１３１の露出した部分と維持電極１３３ｂの自由端の露出した端部に連結されている。第１及び第２維持電極１３３ａ、１３３ｂをはじめとする維持電極線１３１は、連結橋８３と共にゲート線１２１やデータ線１７１または薄膜トランジスタの欠陥の修理に使用することができる。
以下、図１乃至図４に示した本発明の一実施形態による薄膜トランジスタ表示板を製造する方法について、図５乃至図２０を参照して詳細に説明する。
図５、図１０、図１３、及び図１８は、本発明の一実施形態による薄膜トランジスタ表示板の製造方法を順次に示した配置図であり、図６及び図７は、各々図５の薄膜トランジスタ表示板のＶＩ−ＶＩ線及びＶＩＩ−ＶＩＩ線に沿った断面図であり、図８及び図９は、各々図５及び図７の次の段階の断面図であり、図１１及び図１２は、図１０の薄膜トランジスタ表示板のＸＩ−ＸＩ線及びＸＩＩ−ＸＩＩ線に沿った断面図であり、図１４及び図１５は、図１３の薄膜トランジスタ表示板のＸＩＶ−ＸＩＶ線及びＸＶ−ＸＶ線に沿った断面図であり、図１６及び図１７は、各々図１４及び図１５の次の段階の断面図であり、図１９及び図２０は、図１８の薄膜トランジスタ表示板のＸＩＶ−ＸＩＶ線及びＸＸ−ＸＸ線に沿った断面図である。
先ず、透明ガラスまたはプラスチックなどからなる絶縁基板１１０上にアルミニウム（合金）下部膜、クロム中間膜、及びクロム窒化物上部膜を順次に積層する。
図５乃至図７に示したように、上部膜及び中間膜を第１ウェットエッチング（ｗｅｔ ｅｔｃｈｉｎｇ）し、下部膜を第２ウェットエッチングして、ゲート電極１２４及びゲート線の端部１２９を含む複数のゲート線１２１、第１及び第２維持電極１３３ａ、１３３ｂを含む複数の維持電極線１３１、及び複数の第１キャパシタ線１２７を形成する。
次に、図８及び図９に示したように、再び上部膜及び中間膜の側面の一部を第３ウェットエッチングして、ゲート電極１２４、維持電極線１３１、第１及び第２維持電極１３３ａ、１３３ｂ、第１キャパシタ線１２７、及びゲート線の端部１２９のそれぞれの下部膜１２４ｐ、１３１ｐ、１３３ａｐ、１３３ｂｐ、１２７ｐ、１２９ｐの一部２１が露出するようにする。これは、第２ウェットエッチングによって下部膜が過度にエッチングされ、上部膜及び中間膜の幅より下部膜の幅がさらに狭くなって発生するオーバーハング（ｏｖｅｒｈａｎｇ）現象を防止するためである。従って、第３ウェットエッチングによって上部膜及び中間膜の幅が下部膜の幅より狭くなる。
次いで、ゲート線１２１及び維持電極線１３１上に窒化ケイ素（ＳｉＮｘ）などで作られたゲート絶縁膜１４０、不純物がドーピングされていない真性非晶質シリコン（ａ−Ｓｉ）層及び不純物がドーピングされた非晶質シリコン（ｎ＋ａ−Ｓｉ）層をプラズマ化学気相蒸着（ＰＥＣＶＤ）によって形成する。
図１０乃至図１２に示したように、不純物がドーピングされた非晶質シリコン及び真性非晶質シリコンをフォトエッチングして、ゲート絶縁膜１４０、複数の半導体の突出部１５４を含む線状真性半導体層からなる半導体１５１、及び複数の不純物半導体パターン１６４を含む不純物がドーピングされた非晶質シリコン層からなるオーミックコンタクト部材１６１を形成する。
次に、不純物がドーピングされた非晶質シリコン層からなるオーミックコンタクト部材１６１上に、モリブデン（Ｍｏ）、モリブデンタングステン（ＭｏＷ）、チタニウム（Ｔｉ）、タングステン（Ｗ）またはそれぞれの窒化物（ＭｏＮｘ、ＭｏＷＮｘ、ＴｉＮｘ、ＷＮｘ）などでバッファ膜１７６を積層する。そして、バッファ膜上にアルミニウム（合金）下部膜、クロム中間膜、及びクロム窒化物上部膜を順次に積層する。
図１３乃至図１５に示したように、上部膜及び中間膜を第１ウェットエッチングし、下部膜及びバッファ膜を第２ウェットエッチングして、ソース電極１７３及びデータ線の端部１７９を含むデータ線１７１、ドレイン電極１７５、及び第２キャパシタ線１７７を形成する。この時、バッファ膜は、モリブデン（Ｍｏ）、モリブデンタングステン（ＭｏＷ）、チタニウム（Ｔｉ）、タングステン（Ｗ）またはそれぞれの窒化物（ＭｏＮｘ、ＭｏＷＮｘ、ＴｉＮｘ、ＷＮｘ）などで形成され、下部膜と同時に２次ウェットエッチングされる。
次に、図１６及び図１７に示したように、再び上部膜及び中間膜の側面の一部を第３ウェットエッチングして、ソース電極１７３及びデータ線の端部１７９を含むデータ線１７１、ドレイン電極１７５、及び第２キャパシタ線１７７のそれぞれの下部膜１７３ｐ、１７９ｐ、１７１ｐ、１７５ｐ、１７７ｐの一部７１が露出するようにする。これは、第２ウェットエッチングによって下部膜が過度にエッチングされ、上部膜及び中間膜の幅より下部膜の幅がさらに狭くなって発生するオーバーハングまたはアンダーカット（ｕｎｄｅｒｃｕｔ）現象を防止するためである。従って、第３ウェットエッチングによって上部膜及び中間膜の幅が下部膜の幅より狭くなる。
次いで、ソース電極１７３及びドレイン電極１７５によって覆われずに露出した不純物半導体パターン１６４を除去することで、複数のオーミックコンタクト部材の突出部１６３を含む複数の線状抵抗性接触層からなるオーミックコンタクト部材１６１と複数の島型抵抗性接触層からなるオーミックコンタクト部材１６５を完成する一方、その下の真性半導体からなる半導体の突出部１５４の部分を露出させる。
図１８乃至図２０に示したように、平坦化特性が優れていて感光性を有する有機物質、例えば、窒化ケイ素（ＳｉＮｘ）などをプラズマ化学気相蒸着（ＰＥＣＶＤ）によって保護膜１８０を形成する。
次いで、保護膜１８０上に感光膜をコーティングした後、光マスクを通じて感光膜に光を照射した後現像して、複数のコンタクトホール１８１、１８２、１８３ａ、１８３ｂ、１８５を形成する。
次に、図２乃至図４に示したように、保護膜１８０上にＩＴＯなどの透明導電層をスパッタリングによって積層した後パターニングして、画素電極１９１、コンタクト補助部材８１、８２及び連結橋８３を形成する。
以上、本発明を実施するための最良の形態について詳細に説明したが、当該技術分野における通常の知識を有する者であれば、これらから多様な変形及び均等な他の実施形態が可能であるという点を理解することができる。従って、本発明の権利範囲はこれに限定されるわけではなく、添付した請求範囲で定義している本発明の基本概念を利用した当業者の種々の変形及び改良形態も本発明の権利範囲に属するものである。
本発明の一実施形態による液晶表示装置の概略図である。 本発明の一実施形態による液晶表示装置に用いる薄膜トランジスタ表示板の配置図である。 図２の薄膜トランジスタ表示板のＩＩＩ−ＩＩＩ線に沿った断面図である。 図２の薄膜トランジスタ表示板のＩＶ−ＩＶ線に沿った断面図である。 本発明の一実施形態による薄膜トランジスタ表示板の製造方法を順次に示した配置図である。 図５の薄膜トランジスタ表示板のＶＩ−ＶＩ線に沿った断面図である。 図５の薄膜トランジスタ表示板のＶＩＩ−ＶＩＩ線に沿った断面図である。 図５の次の段階の断面図である。 図７の次の段階の断面図である。 本発明の一実施形態による薄膜トランジスタ表示板の製造方法を順次に示した配置図である。 図１０の薄膜トランジスタ表示板のＸＩ−ＸＩ線に沿った断面図である 図１０の薄膜トランジスタ表示板のＸＩＩ−ＸＩＩ線に沿った断面図である。 本発明の一実施形態による薄膜トランジスタ表示板の製造方法を順次に示した配置図である。 図１３の薄膜トランジスタ表示板のＸＩＶ−ＸＩＶ線に沿った断面図である。 図１３の薄膜トランジスタ表示板のＸＶ−ＸＶ線に沿った断面図である。 図１４の次の段階の断面図である。 図１５の次の段階の断面図である。 本発明の一実施形態による薄膜トランジスタ表示板の製造方法を順次に示した配置図である。 図１８の薄膜トランジスタ表示板のＸＩＶ−ＸＩＶ線に沿った断面図である。 図１８の薄膜トランジスタ表示板のＸＸ−ＸＸ線に沿った断面図である。
符号の説明
２１、７１ 下部膜の一部
８１、８２ コンタクト補助部材
８３ 連結橋
１００ 下部表示板（薄膜トランジスタ表示板）
１１０ 基板
１２１ ゲート線
１２４ ゲート電極
１２７ 第１キャパシタ線
１２９ ゲート線の端部
１３１ 維持電極線
１３３ａ、１３３ｂ 維持電極
１４０ ゲート絶縁膜
１５１ 半導体
１５４ 半導体の突出部
１６１、１６５ オーミックコンタクト部材
１６３ オーミックコンタクト部材の突出部
１６４ 不純物半導体パターン
１７１ データ線
１７３ ソース電極
１７５ ドレイン電極
１７６ バッファ膜
１７７ 第２キャパシタ線
１７９ データ線の端部
１８０ 保護膜
１８１、１８２、１８３ａ、１８３ｂ、１８５ コンタクトホール
１９１ 画素電極
２００ 上部表示板
３００ 表示板部
４１０ ゲートＦＰＣ基板
４２０、５２０ 引出し線
４４０ ゲート駆動集積回路
５１０ データＦＰＣ基板
５４０ データ駆動集積回路
５５０ 印刷回路基板

Claims (21)

  1. 表示領域及び周辺領域を有する絶縁基板と、
    前記絶縁基板上に形成されるゲート線と、
    前記ゲート線と同一物質で形成され、前記絶縁基板の周辺領域に形成される第１キャパシタ線と、
    前記ゲート線及び第１キャパシタ線上に形成されるゲート絶縁膜と、
    前記ゲート絶縁膜上に形成される半導体層と、
    前記半導体層上に形成され、前記絶縁基板の表示領域に形成されるデータ線及びドレイン電極と、
    前記データ線と同一物質で形成され、前記絶縁基板の周辺領域に形成される第２キャパシタ線と、
    前記ドレイン電極と連結される画素電極と、を備え、
    前記第１キャパシタ線及び前記第２キャパシタ線は互いに重畳することを特徴とする薄膜トランジスタ表示板。
  2. 前記半導体層と前記データ線との間にオーミックコンタクト部材をさらに含むことを特徴とする請求項１に記載の薄膜トランジスタ表示板。
  3. 前記第１キャパシタ線は、下部膜、中間膜、及び上部膜を含むことを特徴とする請求項１に記載の薄膜トランジスタ表示板。
  4. 前記第１キャパシタ線の下部膜は、アルミニウム（Ａｌ）を含むアルミニウム系金属であることを特徴とする請求項３に記載の薄膜トランジスタ表示板。
  5. 前記第１キャパシタ線の中間膜は、クロム（Ｃｒ）、チタニウム（Ｔｉ）、モリブデン（Ｍｏ）、モリブデン−タングステン（ＭｏＷ）のうちから選択されたいずれか一つを含むことを特徴とする請求項３に記載の薄膜トランジスタ表示板。
  6. 前記第１キャパシタ線の上部膜は、前記中間膜の窒化物であることを特徴とする請求項３に記載の薄膜トランジスタ表示板。
  7. 前記第１キャパシタ線の上部膜は、クロム窒化物（ＣｒＮｘ）、チタニウム窒化物（ＴｉＮｘ）、モリブデン窒化物（ＭｏＮｘ）、モリブデン−タングステン窒化物（ＭｏＷＮｘ）のうちから選択されたいずれか一つを含むことを特徴とする請求項３に記載の薄膜トランジスタ表示板。
  8. 前記第２キャパシタ線は、下部膜、中間膜、及び上部膜を含むことを特徴とする請求項１に記載の薄膜トランジスタ表示板。
  9. 前記第２キャパシタ線の下部膜は、アルミニウム（Ａｌ）を含むアルミニウム系金属であることを特徴とする請求項８に記載の薄膜トランジスタ表示板。
  10. 前記第２キャパシタ線の中間膜は、クロム（Ｃｒ）、チタニウム（Ｔｉ）、モリブデン（Ｍｏ）、モリブデン−タングステン（ＭｏＷ）のうちから選択されたいずれか一つを含むことを特徴とする請求項８に記載の薄膜トランジスタ表示板。
  11. 前記第２キャパシタ線の上部膜は、前記中間膜の窒化物であることを特徴とする請求項８に記載の薄膜トランジスタ表示板。
  12. 前記第２キャパシタ線の上部膜は、クロム窒化物（ＣｒＮｘ）、チタニウム窒化物（ＴｉＮｘ）、モリブデン窒化物（ＭｏＮｘ）、モリブデン−タングステン窒化物（ＭｏＷＮｘ）のうちから選択されたいずれか一つを含むことを特徴とする請求項８に記載の薄膜トランジスタ表示板。
  13. 前記半導体層と前記第２キャパシタ線との間にはバッファ膜が形成されることを特徴とする請求項１に記載の薄膜トランジスタ表示板。
  14. 前記バッファ膜は、モリブデン（Ｍｏ）、モリブデンタングステン（ＭｏＷ）、チタニウム（Ｔｉ）、タングステン（Ｗ）、窒化モリブデン（ＭｏＮｘ）、モリブデン−タングステン窒化物（ＭｏＷＮｘ）、チタニウム−窒化物（ＴｉＮｘ）、タングステン−窒化物（ＷＮｘ）のうちから選択されたいずれか一つを含むことを特徴とする請求項１３に記載の薄膜トランジスタ表示板。
  15. 表示領域及び周辺領域を有する絶縁基板上にゲート線及び第１キャパシタ線を形成する段階と、
    前記ゲート線及び第１キャパシタ線上にゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜上に半導体層を形成する段階と、
    前記半導体層上にデータ線、ドレイン電極、及び第２キャパシタ線を形成する段階と、
    前記ドレイン電極と連結される画素電極を形成する段階と、を有し、
    前記絶縁基板の周辺領域に形成される第１キャパシタ線及び前記第２キャパシタ線は互いに重畳することを特徴とする薄膜トランジスタ表示板の製造方法。
  16. 前記ゲート線及び第１キャパシタ線を形成する段階は、
    前記絶縁基板上に下部膜、中間膜、及び上部膜を順次に積層する段階と、
    前記上部膜及び中間膜を第１エッチングする段階と、
    前記下部膜を第２エッチングする段階と、
    前記上部膜及び中間膜を第３エッチングして、前記上部膜及び中間膜の幅が前記下部膜の幅より狭くなる段階と、を含むことを特徴とする請求項１５に記載の薄膜トランジスタ表示板の製造方法。
  17. 前記第１キャパシタ線の下部膜はアルミニウム（Ａｌ）を含むアルミニウム系金属であり、前記第１キャパシタ線の中間膜はクロム（Ｃｒ）、チタニウム（Ｔｉ）、モリブデン（Ｍｏ）、モリブデン−タングステン（ＭｏＷ）のうちから選択されたいずれか一つを含み、前記第１キャパシタ線の上部膜は前記中間膜の窒化物で形成されることを特徴とする請求項１６に記載の薄膜トランジスタ表示板の製造方法。
  18. 前記データ線及び第２キャパシタ線を形成する段階は、
    前記半導体層上に下部膜、中間膜、及び上部膜を順次に積層する段階と、
    前記上部膜及び中間膜を第１エッチングする段階と、
    前記下部膜を第２エッチングする段階と、
    前記上部膜及び中間膜を第３エッチングして、前記上部膜及び中間膜の幅が前記下部膜の幅より狭くなる段階と、を含むことを特徴とする請求項１５に記載の薄膜トランジスタ表示板の製造方法。
  19. 前記第２キャパシタ線の下部膜はアルミニウム（Ａｌ）を含むアルミニウム系金属であり、前記第２キャパシタ線の中間膜はクロム（Ｃｒ）、チタニウム（Ｔｉ）、モリブデン（Ｍｏ）、モリブデン−タングステン（ＭｏＷ）のうちから選択されたいずれか一つを含み、前記第２キャパシタ線の上部膜は前記中間膜の窒化物で形成されることを特徴とする請求項１８に記載の薄膜トランジスタ表示板の製造方法。
  20. 前記半導体層上にバッファ膜を形成する段階をさらに含むことを特徴とする請求項１６又は１８に記載の薄膜トランジスタ表示板の製造方法。
  21. 前記バッファ膜は、前記第２キャパシタ線の下部膜と同時にエッチングされることを特徴とする請求項２０に記載の薄膜トランジスタ表示板の製造方法。
JP2006301741A 2005-11-07 2006-11-07 薄膜トランジスタ表示板及びその製造方法 Active JP4977450B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2005-0105939 2005-11-07
KR1020050105939A KR101171187B1 (ko) 2005-11-07 2005-11-07 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치

Publications (2)

Publication Number Publication Date
JP2007133399A JP2007133399A (ja) 2007-05-31
JP4977450B2 true JP4977450B2 (ja) 2012-07-18

Family

ID=38003372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006301741A Active JP4977450B2 (ja) 2005-11-07 2006-11-07 薄膜トランジスタ表示板及びその製造方法

Country Status (4)

Country Link
US (1) US7535520B2 (ja)
JP (1) JP4977450B2 (ja)
KR (1) KR101171187B1 (ja)
CN (1) CN1963649B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101414043B1 (ko) * 2007-12-04 2014-07-21 삼성디스플레이 주식회사 박막 트랜지스터 기판
TWI413257B (zh) * 2008-01-03 2013-10-21 Au Optronics Corp 薄膜電晶體、主動元件陣列基板以及液晶顯示面板
KR20090123247A (ko) * 2008-05-27 2009-12-02 삼성전자주식회사 표시 장치
US8373814B2 (en) * 2009-07-14 2013-02-12 Samsung Display Co., Ltd. Display panel and display panel device including the transistor connected to storage capacitor
US9551910B2 (en) * 2009-10-02 2017-01-24 Unified Innovative Technology, Llc Active matrix substrate and display device
KR101100959B1 (ko) * 2010-03-10 2011-12-29 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 표시 장치
US8486780B2 (en) * 2011-08-29 2013-07-16 Intermolecular, Inc. Doped electrode for dram applications
KR102210524B1 (ko) 2013-11-13 2021-02-03 삼성디스플레이 주식회사 표시패널
KR102245497B1 (ko) 2014-08-08 2021-04-29 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2081018B (en) * 1980-07-31 1985-06-26 Suwa Seikosha Kk Active matrix assembly for display device
US5162933A (en) * 1990-05-16 1992-11-10 Nippon Telegraph And Telephone Corporation Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
JP3113669B2 (ja) * 1990-05-31 2000-12-04 京セラ株式会社 液晶表示装置
JP2988399B2 (ja) * 1996-11-28 1999-12-13 日本電気株式会社 アクティブマトリクス基板
JPH10173191A (ja) 1996-12-06 1998-06-26 Mitsubishi Electric Corp 薄膜トランジスタおよびその製造方法並びにこれを搭載した液晶表示装置
JPH10339885A (ja) * 1997-06-09 1998-12-22 Hitachi Ltd アクティブマトリクス型液晶表示装置
KR20000014689A (ko) 1998-08-24 2000-03-15 김영환 액정 표시 소자
JP2000098428A (ja) 1998-09-28 2000-04-07 Hitachi Ltd 液晶表示装置およびその製造方法
JP3916334B2 (ja) 1999-01-13 2007-05-16 シャープ株式会社 薄膜トランジスタ
KR100599954B1 (ko) 1999-08-16 2006-07-12 비오이 하이디스 테크놀로지 주식회사 액정 표시 장치 및 그 제조방법
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
JP2001223365A (ja) 2000-02-10 2001-08-17 Fujitsu Ltd 薄膜トランジスタ及びその製造方法
JP4612153B2 (ja) * 2000-05-31 2011-01-12 東芝モバイルディスプレイ株式会社 平面表示装置
KR100695301B1 (ko) 2000-07-12 2007-03-14 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
US7095460B2 (en) * 2001-02-26 2006-08-22 Samsung Electronics Co., Ltd. Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same
KR100844804B1 (ko) 2001-10-19 2008-07-07 엘지디스플레이 주식회사 액정표시패널의 어레이기판
JP4073239B2 (ja) * 2002-04-24 2008-04-09 三洋電機株式会社 表示装置
JP2004118089A (ja) 2002-09-27 2004-04-15 Sharp Corp 液晶表示装置
KR100512623B1 (ko) 2002-12-31 2005-09-02 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR100488156B1 (ko) * 2002-12-31 2005-05-06 엘지.필립스 엘시디 주식회사 액정표시소자
JP4269700B2 (ja) * 2003-01-24 2009-05-27 ソニー株式会社 表示装置
JP2004317748A (ja) 2003-04-15 2004-11-11 Seiko Epson Corp 電気光学装置用基板、電気光学装置用基板の製造方法、電気光学装置、電気光学装置の製造方法および電子機器
JP4306330B2 (ja) * 2003-06-02 2009-07-29 セイコーエプソン株式会社 電気光学装置及び電子機器
KR20050003515A (ko) 2003-06-27 2005-01-12 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20050014980A (ko) 2003-08-01 2005-02-21 삼성전자주식회사 박막 트랜지스터 표시판
KR100981621B1 (ko) 2003-09-05 2010-09-10 삼성전자주식회사 액정 표시 장치의 박막 트랜지스터 기판 및 이의 제조방법
US7675582B2 (en) * 2004-12-03 2010-03-09 Au Optronics Corporation Stacked storage capacitor structure for a thin film transistor liquid crystal display

Also Published As

Publication number Publication date
US20070103614A1 (en) 2007-05-10
KR101171187B1 (ko) 2012-08-06
JP2007133399A (ja) 2007-05-31
KR20070048889A (ko) 2007-05-10
CN1963649B (zh) 2010-09-01
US7535520B2 (en) 2009-05-19
CN1963649A (zh) 2007-05-16

Similar Documents

Publication Publication Date Title
JP4977450B2 (ja) 薄膜トランジスタ表示板及びその製造方法
JP5106762B2 (ja) 薄膜トランジスタ表示板及びその製造方法
JP4921997B2 (ja) 薄膜トランジスタ表示パネル及びその製造方法
JP4241391B2 (ja) 液晶表示装置及び薄膜トランジスタ表示板
KR101293573B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20090096226A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2007294951A (ja) 薄膜トランジスタ表示板及びその製造方法
JP5153999B2 (ja) 薄膜トランジスタ表示板の製造方法
KR20080078093A (ko) 신호선의 제조 방법, 박막 트랜지스터 표시판 및 그의 제조방법
KR20070045824A (ko) 박막 트랜지스터, 표시판 및 그 제조 방법
JP2006201789A (ja) 薄膜トランジスタ表示板及びその製造方法
JP2007086789A (ja) 可撓性表示装置用表示板の製造方法
JP4888629B2 (ja) 薄膜トランジスタ表示板の製造方法
JP5250739B2 (ja) 表示装置及びその製造方法
KR101184640B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101219041B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2007142411A (ja) 薄膜トランジスタ表示板及びその製造方法
JP5229775B2 (ja) 液晶表示装置の製造方法
KR20060028519A (ko) 박막트랜지스터 표시판 및 그 제조 방법
JP2005026690A (ja) 薄膜トランジスタ表示板及びその製造方法
KR20080028571A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070014336A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060122119A (ko) 표시 장치용 배선의 제조 방법 및 박막 트랜지스터표시판의 제조 방법
KR20070014335A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20080034595A (ko) 박막 트랜지스터 표시 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120410

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120416

R150 Certificate of patent or registration of utility model

Ref document number: 4977450

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250