[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4967388B2 - セラミック積層デバイスの製造方法およびセラミック積層デバイス - Google Patents

セラミック積層デバイスの製造方法およびセラミック積層デバイス Download PDF

Info

Publication number
JP4967388B2
JP4967388B2 JP2006070599A JP2006070599A JP4967388B2 JP 4967388 B2 JP4967388 B2 JP 4967388B2 JP 2006070599 A JP2006070599 A JP 2006070599A JP 2006070599 A JP2006070599 A JP 2006070599A JP 4967388 B2 JP4967388 B2 JP 4967388B2
Authority
JP
Japan
Prior art keywords
ceramic
less
internal electrode
electrode
firing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006070599A
Other languages
English (en)
Other versions
JP2007250728A5 (ja
JP2007250728A (ja
Inventor
隆一 齊藤
交市 茂野
博司 加賀田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2006070599A priority Critical patent/JP4967388B2/ja
Priority to CNA200780008539XA priority patent/CN101401495A/zh
Priority to EP07737831A priority patent/EP1986481A4/en
Priority to PCT/JP2007/054281 priority patent/WO2007119312A1/ja
Priority to US12/161,901 priority patent/US7826196B2/en
Publication of JP2007250728A publication Critical patent/JP2007250728A/ja
Publication of JP2007250728A5 publication Critical patent/JP2007250728A5/ja
Application granted granted Critical
Publication of JP4967388B2 publication Critical patent/JP4967388B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • H01G4/0085Fried electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/129Ceramic dielectrics containing a glassy phase, e.g. glass ceramic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01Frequency selective two-port networks
    • H03H7/0115Frequency selective two-port networks comprising only inductors and capacitors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021Constructional details
    • H03H2001/0085Multilayer, e.g. LTCC, HTCC, green sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • Y10T29/435Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Description

本発明は、セラミック積層デバイスの製造方法およびセラミック積層デバイスに関するものである。
近年、携帯電話やワイヤレスLAN等で使用されるマイクロ波領域の電磁波を利用する通信技術の発展に伴い、機器の小型化への要望がますます高くなっている。これら端末機器の小型化を実現するためには、機器を構成する高周波フィルタや共振器などの高周波デバイスを小型化する必要がある。
このような高周波デバイスの内のひとつに積層誘電体フィルタがある。積層誘電体フィルタは誘電体磁器からなるセラミック積層体の内層部分にコンデンサやストリップラインを形成する内部電極を適宜配置することにより形成されるものであり、高周波デバイスの大きさにおいて同じ共振モードを利用する場合、使用する誘電体材料の比誘電率(εr)の平方根に逆比例するため、小型の共振デバイスを作製するには、高い比誘電率を有する材料が必要となる。
また、誘電体磁器材料に求められる他の特性としては、高周波領域で低損失であること、すなわちQ値が高いことや周波数の温度特性TCFが小さいことなどがあげられる。ここでQ値とは、誘電損失tanδの逆数を言う。これにより、挿入損失が小さく、温度安定性に優れた、高性能なフィルタを実現することが可能となる。
一方、高周波デバイスの小型化を図るために、導体と誘電体磁器組成物を積層構造にし、なおかつ高性能なデバイスを得ようとする試みが行われている。この時、導体は特にマイクロ波領域で使用する場合、高い導電率が必要であるため、Agまたはそれらの合金等を使用することが主流となっている。Agは金属中で最も高い導電率を有するため、高周波用途で使用する場合においては非常に有利である。しかし、上記のように導体と誘電体磁器組成物とを積層構造にする場合、内部電極と誘電体磁器とを同時に焼成する必要がある為、誘電体磁器においては、内部電極を形成する導体金属が溶融せず、かつ酸化しない焼成条件で緻密に焼結する材料が要求される。すなわち、用いる導体金属の融点以下、Agを用いる場合であればAgの融点(961℃)以下の温度で焼結可能であることが求められる。このような材料の一例として、従来よりBa−Re−Ti−O系(ただし、Reは希土類元素)に各種添加物やガラス等を添加することによって焼結温度を下げつつ、高誘電率、高Q値、TCFが小さい誘電体磁器が得られることはよく知られている(例えば特許文献1、2、3参照)。
特開平8−55518号公報 特開平11−209172号公報 特許第2786977号公報
しかしながら、前記従来例に示すようにBa−Re−Ti−Bi−O系磁器は添加物やガラス等を添加することにより、Agと同時焼成可能な900℃程度で焼結できるものの、セラミック積層デバイスを形成した場合、焼成時にAgと反応した結果、電極幅や厚みが設計値より小さくなり、十分に特性が得られなかったり、ガラスや添加物の成分であるSiやZn、またはそれらの複合酸化物等が電極近傍に偏析することで、デバイスとしてのQ値が低下し、損失が大きくなりやすいという問題点を有していた。
そこで、本発明はこれらの上記課題を解決するため、誘電体磁器とAg電極との反応をできるだけ抑制するとともに、ガラスや添加物の成分であるSiやZn、またはそれらの複合酸化物等が電極近傍に偏析することを抑制することによって、Q値が高く、低損失のセラミック積層デバイスの製造方法およびセラミック積層デバイスを提供することを目的とする。
上記目的を達成するために本発明は、少なくともBa−希土類元素−Ti−Bi−Oを含むセラミック粉末である第一成分と、Si−アルカリ土類金属−La−O系のガラス粉末である第二成分とを混合して混合粉を得る混合工程と、前記混合粉にバインダおよび可塑剤を加えて混合、分散してセラミックスラリーを得る混合分散工程と、前記セラミックスラリーからなるセラミックグリーンシートを成形するシート成形工程と、前記セラミックグリーンシートの上面にAgペーストを所望のパターンで印刷するAgペースト印刷工程と、前記セラミックグリーンシートを所望枚数積層して積層体を得る積層工程と、前記積層体を10vol%以下の酸素濃度で、かつ900℃以上940℃以下の温度で焼成する焼成工程とを備えたセラミック積層デバイスの製造方法としたものである。
本発明のセラミック積層デバイスの製造方法およびセラミック積層デバイスによれば、900℃前後の低温で焼結でき、比誘電率およびQ値が高い誘電体磁器において、Agを内部電極としてセラミック積層デバイスを形成した場合においても、焼成時のAgとの反応性を低く抑えられるため、デバイスとして高いQ値を保つことができ、低損失化が可能となる。その結果、小型で優れた特性を有し、特性ばらつきの少ないセラミック積層デバイスを安定して得ることができる。
以下、本発明の一実施の形態におけるセラミック積層デバイスの構成および製造方法について説明する。
出発原料には化学的に高純度(99重量%以上)であるBaCO3、Nd23、TiO2およびBi23を用いた。原料の純度補正を行った後、組成をxBaO−yNd23−zTiO2−wBi23(x+y+z+w=100、x、y、z、wはそれぞれモル比である)で表した場合、12≦x≦16、12≦y≦16、65≦z≦69、2≦w≦5の組成範囲であることが好ましい。なお、ここでは希土類として、Nd23を使用したがNd以外の酸化物であるLa23、Sm23等、他の希土類酸化物を使用してもよい。またNdの一部を他の希土類元素で置換することも可能である。上記粉末と純水とを、ボールミル中で18時間混合した。混合後、スラリーを乾燥し、アルミナ坩堝にいれ、1200℃〜1400℃の温度で2時間仮焼した。この仮焼粉を解砕した後、前述のボールミルで粉砕、乾燥させ、第1成分の粉末とした。
次に第2成分として用いるガラス粉末の合成について述べる。出発原料にはSiO2、H3BO3、Al(OH)3、MgO、BaCO3、CaCO3、SrCO3、La23、Li2CO3、ZnO等の原料を用いた。原料の純度補正を行った後、所定の組成となるように秤量した。これらの粉体をVブレンダーにより混合した後、白金または白金ロジウム坩堝にいれ、1400℃〜1600℃の温度で溶融し、ツインローラーにより急冷を行い、ガラスカレットを作製した。得られたカレットをボールミルで8時間粉砕し、乾燥後、第2成分の粉末とした。合成した第2成分の組成はSi−アルカリ土類金属−La−O系のガラスであって、SiO2が33〜46重量%、BaOが30〜37重量%、La23が8〜12重量%の組成であることが好ましい。なお、上記BaOはCaO、MgO、SrO等であってもよい。また、上記以外にAl23、Li2O、B23、ZnO等を含有していてもよい。上記組成範囲にすることにより、焼成中に結晶化し、第二相としてBaSi25やBa2(Si410)等の結晶相が析出することにより、焼成後の材料のQ値が高くなるばかりでなく、Laを含有していることで高温における粘性が低く、その結果ガラスの流動性が増すため液相焼結がすすみやすくなるという特徴を備えている。また、ここでは一例として上記ガラス組成系を示したが、これ以外のガラスであっても、類似する効果を示すものならば使用可能である。
なお、第1成分、第2成分の粉末を80:20の重量比になるように秤量した後、さらにこの混合粉末に第3成分としてZnOを混合粉100に対して5重量部添加し、ボールミルで湿式混合・粉砕し、粉砕粉を作製した。なお、ZnOを第2成分であるガラス中に添加することも可能である。そうすることにより、ガラス自身の軟化点を下げることが可能となり、低温焼成化に寄与する。また、場合によっては第3成分の添加が不要となる。第1、2成分を上記組成範囲にすることにより、比誘電率が高く、Q値が大きく、TCFが0ppm/℃に近く、かつ900℃程度の温度で焼成可能なセラミック磁器組成物とすることが可能となる。
上記第1成分、第2成分および第3成分よりなる粉砕粉に、ポリビニルブチラールやアクリル樹脂等のバインダおよび可塑剤さらには有機溶剤を加えて混合・分散してセラミックスラリーとし、ドクターブレード法やダイコーティング法等によりPETフィルム等のベースフィルムの上に前記セラミックスラリーを塗布することによってセラミックグリーンシートを作製した。上記セラミックグリーンシート上にAgペーストを用いてスクリーン印刷により所望の電極パターンを印刷し、これらを所望枚数積層し、熱圧着することによって、内層もしくは表層に電極パターンを有するグリーンシート積層体を形成した。この積層体を10vol%以下の酸素含有雰囲気において、900℃〜940℃の温度で焼成することによって、焼成後の寸法が横2.5mm、縦2.0mm、厚み1mmのセラミック積層デバイスを形成した。焼成の雰囲気については、N2、Ar、CO2、O2、H2等のガスにより調節する。なお、酸素濃度についてはジルコニアセンサ等でモニタを行った。このようにして作製したセラミック積層体を断面研磨し、波長分散型X線マイクロアナライザ(WDS)の点分析によって、Si、Znの元素分析を行った。焼成前のセラミック積層体の分解斜視図を図1に、焼成後のセラミック積層体の断面図を図2に示した。ただし、外部電極等は省略している。図1は、本デバイスの積層構成の一例としてストリップライン電極3を誘電体層であるセラミックグリーンシート1で挟み、シールド電極2と入出力結合、あるいは周波数調整用のキャパシタ等を形成している内部電極4を内蔵したトリプレート型の構造を有する積層誘電体フィルタの例を示した。単独では共振器としてしか機能しないストリップライン電極を相互に電磁界結合させることでバンドパスフィルタを形成している。図2において、ストリップライン電極6は同一形状であるならば、厚みができるだけ厚い方が共振器のQ値が高くなり、フィルタとしてのロスは小さくなることが知られている。しかし、セラミック積層デバイスにおいて、内部電極の厚みを厚くすると、誘電体層との熱膨張係数の差により、誘電体素体中にクラックが生じたり、誘電体層と内部電極との間に隙間が生じたりするため、デバイス信頼性の面で不具合が生じる。素体のクラック抑制と、フィルタの電気特性とを両立させるためには、電極厚み15μm以上35μm以下であることが好ましい。
一方、シールド電極7は上記ストリップライン電極とは対照的にできる限り薄くすることが好ましい。シールド電極の役割としては、これにより電磁界的にフィルタ全体がシールドされているため、外部の影響等によりフィルタ特性の変化を防ぐことができるというものである。よって、上記性質上、非常に大面積を必要とする。しかしながら、この電極の厚みが厚いと、積層圧着時にセラミックグリーンシートが電極厚みを吸収できずに積層不良が生じてしまい、焼成後のデラミネーション等の原因となる場合が非常に多い。本発明によるセラミック積層デバイスにおいてはシールド電極の焼成後厚みを7μmと薄く形成した場合に、焼成後にデラミネーション等は見られず、デバイスとしての十分なシールド効果も得ることが確認できた。なお、積層時の積層性とシールド効果を両方満足するためには、電極厚みは1μm以上10μm以下であることが好ましい。
図3には図2における電極近傍の拡大図とWDSによる分析箇所8の一例を示した。分析箇所8は電極端部より5μm以下の範囲と5μmより離れた範囲で、それぞれ5箇所測定を行った。なお、このときの測定箇所は無作為に抽出するものとし、特に電極近傍のみに偏ったり、電極より5μm離れた位置のみに偏ったりする場合においては本発明の主旨からは外れるものとする。また、焼成時の酸素濃度とWDSによる分析結果であるAg電極からの距離が5μm以下の位置におけるSi元素濃度(A)とAg電極からの距離が5μmより離れた位置におけるSi元素濃度(B)の比(A)/(B)とフィルタの損失の最小値(Top loss)を(表1)に、さらにはAg電極からの距離が5μm以下の位置におけるZn元素濃度(C)とAg電極からの距離が5μmより離れた位置におけるZn元素濃度(D)の比(C)/(D)の値とフィルタの損失の最小値(Top loss)を(表2)にそれぞれ示した。表中の(A)/(B)比、(C)/(D)比の値はそれぞれ測定箇所5点の平均値をとったものである。
Figure 0004967388
Figure 0004967388
(表1)より、Ag電極からの距離が5μm以下の位置におけるSi元素濃度(A)とAg電極からの距離が5μmより離れた位置におけるSi元素濃度(B)の比(A)/(B)が2以下の場合にはフィルタのTop lossも小さく、フィルタとして良好な特性を示しているが、(A)/(B)が2より大きくなると、2以下の場合と比較してフィルタlossが約0.3dB以上低下する結果となった。また、(表2)についても同様にAg電極からの距離が5μm以下の位置におけるZn元素濃度(C)とAg電極からの距離が5μmより離れた位置におけるZn元素濃度(D)の比(C)/(D)の値が4より大きくなった場合に、4以下の場合と比較してフィルタlossは約0.3dB以上低下することが明らかになった。また、この時の酸素濃度はいずれにおいても10vol%以下であった。なお、電極近傍に偏析物が存在するような場合は、電極に近くなるほど(A)/(B)、(C)/(D)比は大きくなる傾向にある。上記同サンプルにおいて、Ag電極からの距離が2μm以下の位置におけるSi元素濃度(A)とAg電極からの距離が2μmより離れた位置におけるSi元素濃度(B)の比(A)/(B)について(表3)に、Ag電極からの距離が2μm以下の位置におけるZn元素濃度(C)とAg電極からの距離が2μmより離れた位置におけるZn元素濃度(D)の比(C)/(D)について(表4)にそれぞれ示した。
Figure 0004967388
Figure 0004967388
(表3)、(表4)より分析範囲をより電極に近づけた場合に、(A)/(B)比が4以下となる場合や、(C)/(D)比が5以下になる場合がより好ましい。
上記より、焼成時の酸素濃度が低いと、Ag電極近傍にSiまたはZn、あるいはこれらの複合酸化物等の偏析が少なくなる。これら偏析物がAg電極近傍に偏析すると、熱膨張差によって生じるクラックやAg電極と素体の密着力低下によって生じる隙間や欠陥が生じやすい状態となる。逆に、上記偏析物の極めて少ない状態を得ることによって、Ag電極と素体との間に隙間や欠陥のない、密着性良好な界面状態が形成され、その結果として、Q値の向上、ひいてはフィルタ損失の低下につながったものと考えられる。
本発明は内部電極にAgを用い、セラミックとSiを含有するガラスとから成る誘電体磁器からなるセラミック積層デバイスにおいて、低温で焼結できるとともに、比誘電率およびQ値が高く、さらにはAgとの反応性が低く、電極近傍においてSiの偏析が少ない状況を実現することによって、高いQ値、低い損失を有するデバイスが安定して得ることができるという効果を有し、高周波領域で使用されるフィルタ等のデバイスを形成する上で非常に有用である。
本発明の一実施形態におけるグリーンシート積層体の分解斜視図 本発明の一実施形態におけるセラミック積層デバイスの断面図 本発明の一実施形態におけるセラミック積層デバイスの内部電極近傍の拡大図
符号の説明
1 セラミックグリーンシート
2 シールド電極
3 ストリップライン電極
4 内部電極
5 セラミック磁器
6 ストリップライン電極
7 シールド電極
8 分析箇所

Claims (7)

  1. 少なくともBa−希土類元素−Ti−Bi−Oを含むセラミック粉末である第一成分と、
    Si−アルカリ土類金属−La−O系のガラス粉末である第二成分とを混合して混合粉を得る混合工程と、
    前記混合粉にバインダおよび可塑剤を加えて混合、分散してセラミックスラリーを得る混合分散工程と、
    前記セラミックスラリーからなるセラミックグリーンシートを成形するシート成形工程と、
    前記セラミックグリーンシートにAgペーストを所望のパターンで印刷するAgペースト印刷工程と、
    前記セラミックグリーンシートを所望枚数積層して積層体を得る積層工程と、
    前記積層体を10vol%以下の酸素濃度で、かつ900℃以上940℃以下の温度で焼成する焼成工程とを備えたセラミック積層デバイスの製造方法。
  2. 前記混合工程において、第三成分としてZnOを添加する請求項1に記載のセラミック積層デバイスの製造方法。
  3. 少なくともセラミックと、Siを含有するガラスとを含み、Agを含む内部電極を有したセラミック積層体を焼結してなるセラミック積層デバイスであって、
    前記セラミック積層体が10vol%以下の酸素濃度で、かつ900℃以上940℃以下の温度で焼結されることにより、
    前記Agを含む内部電極からの距離が5μm以下の範囲におけるSi元素濃度(A)と、前記Agを含む内部電極からの距離が5μmより離れた範囲におけるSi元素濃度(B)の比である(A)/(B)が、2以下になるように構成されたことを特徴とするセラミック積層デバイス。
  4. 少なくともセラミックと、Siを含有するガラスと、ZnOとを含み、Agを含む内部電極を有したセラミック積層体を焼結してなるセラミック積層デバイスであって、
    前記セラミック積層体が10vol%以下の酸素濃度で、かつ900℃以上940℃以下の温度で焼結されることにより、
    前記Agを含む内部電極からの距離が5μm以下の範囲におけるZn元素濃度(A)と、前記Agを含む内部電極からの距離が5μmより離れた範囲におけるZn元素濃度(B)の比である(A)/(B)が、4以下になるように構成されたことを特徴とするセラミック積層デバイス。
  5. 前記Agを含む内部電極の焼成後の厚みが15μm以上の電極層を少なくとも一層以上含むことを特徴とする請求項3または請求項4に記載のセラミック積層デバイス。
  6. 前記Agを含む内部電極の焼成後の厚みが10μm以下の電極層を少なくとも一層以上含むことを特徴とする請求項5記載のセラミック積層デバイス。
  7. 前記ガラス中にZnOを含有することを特徴とした請求項3または請求項4に記載のセラミック積層デバイス。
JP2006070599A 2006-03-15 2006-03-15 セラミック積層デバイスの製造方法およびセラミック積層デバイス Expired - Fee Related JP4967388B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006070599A JP4967388B2 (ja) 2006-03-15 2006-03-15 セラミック積層デバイスの製造方法およびセラミック積層デバイス
CNA200780008539XA CN101401495A (zh) 2006-03-15 2007-03-06 陶瓷叠层器件及其制造方法
EP07737831A EP1986481A4 (en) 2006-03-15 2007-03-06 CERAMIC LAMINATE DEVICE AND METHOD FOR MANUFACTURING THE SAME
PCT/JP2007/054281 WO2007119312A1 (ja) 2006-03-15 2007-03-06 セラミック積層デバイスおよびその製造方法
US12/161,901 US7826196B2 (en) 2006-03-15 2007-03-06 Ceramic laminated device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006070599A JP4967388B2 (ja) 2006-03-15 2006-03-15 セラミック積層デバイスの製造方法およびセラミック積層デバイス

Publications (3)

Publication Number Publication Date
JP2007250728A JP2007250728A (ja) 2007-09-27
JP2007250728A5 JP2007250728A5 (ja) 2009-03-26
JP4967388B2 true JP4967388B2 (ja) 2012-07-04

Family

ID=38594717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006070599A Expired - Fee Related JP4967388B2 (ja) 2006-03-15 2006-03-15 セラミック積層デバイスの製造方法およびセラミック積層デバイス

Country Status (5)

Country Link
US (1) US7826196B2 (ja)
EP (1) EP1986481A4 (ja)
JP (1) JP4967388B2 (ja)
CN (1) CN101401495A (ja)
WO (1) WO2007119312A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107465395A (zh) * 2014-04-03 2017-12-12 深圳振华富电子有限公司 一种叠层片式陶瓷射频低通滤波器及其制备方法
JP6297914B2 (ja) * 2014-05-01 2018-03-20 日本特殊陶業株式会社 感温素子および温度センサ
CN107113986B (zh) * 2015-01-13 2019-11-19 日本特殊陶业株式会社 陶瓷基板及其制造方法
US20180374646A1 (en) * 2017-06-26 2018-12-27 Vishay Israel Ltd. Wideband coupling capacitor
CN112408975B (zh) * 2019-08-23 2022-11-04 兴勤电子工业股份有限公司 陶瓷组成物、陶瓷烧结体、叠层型陶瓷电子元件及其制法
CN113443908A (zh) * 2020-03-27 2021-09-28 兴勤电子工业股份有限公司 陶瓷组成物、陶瓷烧结体及叠层型陶瓷电子元件

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2613722B2 (ja) * 1991-09-27 1997-05-28 日本碍子株式会社 低温焼成用誘電体磁器組成物の製造法
JP2786977B2 (ja) 1991-09-27 1998-08-13 日本碍子株式会社 低温焼成用誘電体磁器組成物及びその製法
JPH0855518A (ja) 1994-08-12 1996-02-27 Ube Ind Ltd 誘電体磁器組成物
CA2280865C (en) * 1997-02-24 2008-08-12 Superior Micropowders Llc Aerosol method and apparatus, particulate products, and electronic devices made therefrom
JPH11171645A (ja) * 1997-12-09 1999-06-29 Hitachi Metals Ltd 電子部品
JPH11189894A (ja) * 1997-12-24 1999-07-13 Murata Mfg Co Ltd Sn合金メッキ皮膜、電子部品およびチップ型セラミック電子部品
JPH11209172A (ja) 1998-01-22 1999-08-03 Matsushita Electric Ind Co Ltd 誘電体磁器組成物および複合誘電体磁器組成物
JP2000165048A (ja) 1998-11-26 2000-06-16 Kyocera Corp 積層回路基板及びその製造方法
JP3917770B2 (ja) * 1999-01-22 2007-05-23 日本碍子株式会社 低温焼成磁器およびこれを備えた電子部品
JP3741556B2 (ja) * 1999-01-22 2006-02-01 日本碍子株式会社 低温焼成磁器およびこれを備えた電子部品
JP2001035741A (ja) * 1999-07-22 2001-02-09 Tdk Corp 電子部品の製造方法
US6876537B2 (en) * 1999-10-07 2005-04-05 Matsushita Electric Industrial Co., Ltd. Ceramic electronic component and method for manufacturing the same
JP3838541B2 (ja) * 2001-03-09 2006-10-25 日本碍子株式会社 低温焼成磁器および電子部品
JP2002338353A (ja) * 2001-05-17 2002-11-27 Aiomu Technology:Kk 誘電体磁器組成物
JP2004203646A (ja) * 2002-12-24 2004-07-22 Ngk Insulators Ltd 低温焼成磁器および電子部品
US7230316B2 (en) * 2002-12-27 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having transferred integrated circuit
JP4308062B2 (ja) * 2004-03-30 2009-08-05 三洋電機株式会社 積層セラミック基板及びその製造方法
JP2005289701A (ja) 2004-03-31 2005-10-20 Taiyo Yuden Co Ltd セラミックス組成物及びそれを使用したセラミックス配線基板
TW200706513A (en) * 2005-04-27 2007-02-16 Murata Manufacturing Co Dielectric ceramic, process for producing the same, and laminated ceramic capacitor

Also Published As

Publication number Publication date
US20090034157A1 (en) 2009-02-05
JP2007250728A (ja) 2007-09-27
EP1986481A4 (en) 2012-11-28
WO2007119312A1 (ja) 2007-10-25
US7826196B2 (en) 2010-11-02
CN101401495A (zh) 2009-04-01
EP1986481A1 (en) 2008-10-29

Similar Documents

Publication Publication Date Title
KR101215920B1 (ko) 세라믹 다층 기판
JP4883228B2 (ja) 低温焼結セラミック焼結体および多層セラミック基板
JP5332807B2 (ja) 誘電体磁器組成物
JP5104761B2 (ja) セラミック基板およびその製造方法
KR101290089B1 (ko) 저온 소결 세라믹 재료 및 세라믹 기판
JP5321066B2 (ja) セラミック組成物およびセラミック基板
JP6458863B2 (ja) 低温焼結セラミック材料、セラミック焼結体およびセラミック電子部品
US10262797B2 (en) Multilayer body and electronic component
KR20070061794A (ko) 유전체 자기 조성물 및 그 제조방법
JP5533674B2 (ja) 低温焼結セラミック材料およびセラミック基板
JP4967388B2 (ja) セラミック積層デバイスの製造方法およびセラミック積層デバイス
JP3903781B2 (ja) 複合積層セラミック電子部品及びその製造方法
JP2010052970A (ja) セラミック組成物、セラミックグリーンシート、及びセラミック電子部品
JP2009096671A (ja) 誘電体セラミックス及び積層セラミックコンデンサ
JP2000239061A (ja) 誘電体磁器組成物
JP2007084353A (ja) セラミック焼結助剤組成物、セラミック焼結助剤、低温焼成セラミック組成物、低温焼成セラミック、およびセラミック電子部品
JP2005217170A (ja) 複合積層セラミック電子部品
JP4802490B2 (ja) 電子部品、誘電体磁器組成物およびその製造方法
JP2010109133A (ja) セラミックス電子部品、及びこれを用いた電子機器
JP2004253757A (ja) 積層セラミック電子部品およびその製造方法
JP2001284818A (ja) 回路基板およびその製法
JP2006277968A (ja) 導体ペーストおよび電子部品
JP2004203645A (ja) 低温焼成磁器および電子部品
JP2006069822A (ja) 誘電体セラミック組成物およびセラミック多層基板

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090206

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120306

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120319

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees