JP4962565B2 - 共振素子および、その製造方法 - Google Patents

Description

この発明は、誘電体基板にストリップライン型の共振器を設けた共振素子と、その製造方法に関する。

誘電体からなる基板にストリップライン型の共振器を設け、フィルタやバランなどを構成した共振素子が利用されている(例えば、特許文献１，２参照。）。

上記文献の共振素子は、複数の誘電体基板層を積層し、誘電体基板層間に主面電極を形成してなる。これらの共振素子には、誘電体基板層を介して複数の主面電極に対向する結合調整用電極が形成されて、共振器間の結合度が高められていた。特許文献１の構成では、誘電体基板層それぞれが同一の誘電率であり、結合調整用電極と主面電極との間の容量により結合度の殆どを設定していた。また、特許文献２の構成では、積層された複数の誘電体基板層の誘電率を互いに異ならせることがあり、この誘電率の調整により結合度を調整していた。このような共振素子は、複数の誘電体グリーンシートと電極ペーストとが複数回積層され、一度に焼結することにより製造されていた。また、製造ロットごとに、複数の共振素子を一枚の広大な積層シートに形成し、積層シートを焼結した後に各共振素子を切り出していた。
特開２０００−２２４０４号公報 特開２００４−１４７３００号公報

上記焼結により誘電体グリーンシート各層の収縮度のばらつきや各層の組成のばらつきが生じ、製造ロットごとの品質がばらついて同一の製造ロットの共振素子全てが所望の周波数特性を満足できないことがあった。特に、複数段の共振器を結合させた共振素子では、共振器間の結合度のばらつきなどにより製造後の周波数特性が、必要とされる周波数特性からばらつく問題があり、上記周波数特性のばらつきを製造ロット間で抑制することが望まれていた。

そこで本発明は、製造工程における品質安定化と良品率の改善とが可能で、共振器間の周波数特性のばらつきを低減できる共振素子の製造方法と、その製造方法に適した構成の共振素子を提供することを目的とする。

この発明の共振素子の製造方法は、設定ステップと形成ステップとを順に含む。共振素子は、基板と接地電極と主面電極と電極保護層と結合調整用電極とを備える。ここで、基板は誘電体からなる。接地電極は、基板の裏主面側に形成されている。主面電極は、基板の表主面側に形成されていて、接地電極および誘電体とともに共振器を構成する。電極保護層は主面電極および基板の、表主面側の略全面に形成されている。結合調整用電極は、電極保護層の表主面側に形成されていて、両端が複数の共振器の主面電極に対向する。

設定ステップでは、結合調整用電極の形状を製造ロットごとに設定する。形成ステップでは、予め焼結された基板および電極保護層の表主面側に、製造ロットごと設定ステップで設定された形状で結合調整用電極を形成し、結合調整用電極を電極保護層に焼き付ける。したがって、設定ステップの段階では接地電極と主面電極と電極保護層とが予め生成されている基板を用いるので、共振器間結合度を除く特性変数が殆ど定まっていて、結合調整用電極の形状を適切に設定することができる。これにより特性変数の設計値からのばらつきを校正でき、製造ロット間での周波数特性のばらつきを低減できる。

設定ステップでは、各製造ロットにおける共振器の所定の特性を測定し、その結果に基づいて、結合調整用電極の形成サイズを設定してもよい。

形成ステップでは、フォトリソグラフィプロセスにより、結合調整用電極を形成してもよい。その場合、設定ステップでは、フォトリソグラフィプロセスにおける、露光時間または、露光マスクの開口形状を製造ロットごとに設定すると好適である。

電極保護層がセラミック親基板よりも誘電率の低いものであると、結合調整用電極の形状精度に対する、共振器間結合度の感度が同誘電率の電極保護層を用いる場合よりも低くなる。したがって、結合調整用電極が大きくてもよくなり、その形状精度のばらつきが問題とならなくなる。電極保護層としてＳｉＯ_２を主成分とすると、一般的なセラミック基板よりも誘電率が低く好適である。

この発明によれば、共振器間の結合度のばらつきを低減して共振素子を製造でき、良品率が高まる。

本発明に係る共振素子の構成例を示す斜視図である。 同共振素子の製造工程を説明するフローである。 同共振素子の展開図である。 他の構成例の共振素子の展開図である。 他の構成例の共振素子の展開図である。 シミュレーションを説明する図である。

符号の説明

１…バラン
２…厚膜ガラス層
３Ａ，３Ｂ…結合調整用電極
４Ａ…はみ出し電極
１０…基板
１１Ａ，１１Ｂ，１２Ａ，１２Ｂ，１２Ｃ，１８…側面電極
１３Ａ，１３Ｂ，１４…主面電極
１５…接地電極
１６Ａ，１６Ｂ，１６Ｃ…端子電極
３１，５１…フィルタ
３２Ａ，３２Ｂ，５２Ａ，５２Ｂ，５２Ｃ…結合調整用電極
３８Ａ，３３Ａ，３４，３３Ｂ，３８Ｂ，５３Ａ，５４Ａ，５４Ｂ，５３Ｂ…主面電極
３９Ａ，５９Ａ…はみ出し電極

各図に示す直交座標系（Ｘ−Ｙ−Ｚ軸）は、各共振素子の向きを示す共通のものである。

まず、共振素子としてバランを構成する例を説明する。このバランは、ＵＷＢ(Ultra Wide Band)通信に用いる小型直方体状の共振素子である。バランは、２つの１／４波長共振器と１つの１／２波長共振器とを結合させ、また、各共振器に対して、２つの平衡端子のいずれか、または１つの不平衡端子を結合させて構成している。

図１（Ａ）は、このバランの表主面側の斜視図である。

バラン１は、誘電体からなる矩形平板状の基板１０の表主面側に、厚膜ガラス層２を積層した構成である。基板１０の厚み(Ｚ軸寸法）は約５００μｍ、厚膜ガラス層２の厚み(Ｚ軸寸法）は１５〜３０μｍであり、バラン１の外形寸法はＸ軸寸法が約２．５ｍｍ、Ｙ軸寸法が約２．０ｍｍである。

この例での基板１０は、比誘電率が約１１０であり、ＳｉＯ_２を含有しない、または１ｗｔ％未満のみ含有し、酸化チタン等のセラミックの高誘電率誘電体を主成分とするものを用いている。なお、基板１０の組成はこの例に限ることなく、基板１０は高誘電率誘電体を主成分としセラミックを５０ｗｔ％より多く含むならば、ＳｉＯ_２が１ｗｔ％より多く含有されていてもよい。

また、この例での厚膜ガラス層２は透光性のある絶縁体で比誘電率が約１０のものであり、フィラーとガラスとを含むものである。

ガラスはＳｉＯ_２を５０ｗｔ％より多く含み、Ｂ_２Ｏ_３やＢｉ_２Ｏ_３などを添加したガラス転移現象を生じることが可能なものである。なお、ガラスは軟化温度が低すぎると、厚膜ガラス層２の焼成時に厚膜ガラス層２の形状保持が十分にできないため、所定量以上にＳｉＯ_２を含有することが望ましい。例えば焼成時の最高温度が８５０℃であれば、ＳｉＯ_２を５５ｗｔ％より多く含むと軟化温度が低くなり過ぎず好適である。また軟化温度が高すぎると、厚膜ガラス層２の焼成時に厚膜ガラス層２が緻密に焼けないため、所定量未満にＳｉＯ_２を含有することが望ましい。例えば焼成時の最高温度が８５０℃であれば、ＳｉＯ_２を７５ｗｔ％より少なく含むと軟化温度が高くなり過ぎず好適である。

また、フィラーはクォーツやアルミナなどの、厚膜ガラス層２の焼成時に軟化しにくい結晶質のものであり、フィラーを用いることで、厚膜ガラス層２に形状流動が生じることを抑制している。

この例では、厚膜ガラス層２にこれらの組成を採用することで、厚膜ガラス層２の形状流動を抑制し、厚膜ガラス層２の表主面側に形成する電極形状を精緻に設定できるようにしている。

バラン１の表主面、即ち厚膜ガラス層２の表主面には、はみ出し電極４Ａ〜４Ｆと結合調整用電極３Ａ，３Ｂとを形成している。結合調整用電極３Ａ，３Ｂは、各共振器の主面電極に対向するように配置された長方形状で電極厚み(Ｚ軸寸法）約６μｍの銀電極である。はみ出し電極４Ａ〜４Ｆは、側面電極の印刷時に主面に電極ペーストがはみ出すことで形成される電極である。はみ出し電極４Ａ〜４Ｆは、印刷条件によっては生じない場合もある。

厚膜ガラス層２により、側面電極の印刷時にはみ出し電極４Ａ〜４Ｆが主面電極の接続不要部分に短絡してしまうことが防げる。また、厚膜ガラス層２により、基板１０上の回路パターンの剥離が防げ、耐環境性能が高まる。なお、図示するバラン１の表主面側にさらに、図示しない無機顔料を含有させた遮光性厚膜ガラス層を積層してもよい。遮光性厚膜ガラス層を設ければ、バラン１表面への印字を行う際の視認性を高めることができ、さらには内部の回路パターンの機密を保持できる。

バラン１の側面には、側面電極１１Ａ，１１Ｂ，１２Ａ，１２Ｂ，１２Ｃ，１８を形成している。側面電極１１Ａ，１１Ｂは、各共振器の接地端を構成する。側面電極１２Ａ，１２Ｂ，１２Ｃは、各共振器と端子電極（平衡端子または不平衡端子の電極）とを接続する。側面電極１８は、平衡不平衡特性の調整用の電極である。各側面電極は、それぞれ基板１０の裏主面から厚膜ガラス層２の表主面にかけてＺ軸方向に延びる長方形状の銀電極である。各側面電極は、厚み(Ｘ軸寸法）約１５μｍの電極である。

同図（Ｂ）は、バラン１から厚膜ガラス層２を取り除いた状態での表主面側の斜視図である。

基板１０と厚膜ガラス層２との層間にあたる基板１０の表主面には、３段のストリップライン共振器を構成する主面電極１３Ａ，１３Ｂ，１４を設けている。主面電極１３Ａ，１３Ｂ，１４は電極厚み(Ｚ軸寸法）約６μｍの銀電極である。

主面電極１３Ａと主面電極１３ＢはそれぞれＩ字形状の電極であり、それぞれ接地電極１５と側面電極１１Ａ，１１Ｂとともに一端開放、一端短絡の１／４波長共振器を構成している。主面電極１３Ａと主面電極１３Ｂは、それぞれ基板１０の背面側で短絡用側面電極１１Ａ，１１Ｂに接続し、それぞれ短絡用側面電極１１Ａ，１１Ｂを介して接地電極１５に導通している。また、主面電極１３Ａは正面側でタップ接続用引出電極１２Ａに接続し、タップ接続用引出電極１２Ａを介して端子電極１６Ａに導通する。また、主面電極１３Ｂも正面側でタップ接続用引出電極１２Ｂに接続し、タップ接続用引出電極１２Ｂを介して端子電極１６Ｂに導通している。

主面電極１４は、背面側の辺が開いた略Ｃ字形状の電極であり、背面中央から左側面側にかけて背面に沿って延びる線路部１４Ａと、その部位の左側面側の端から正面側に延びる線路部１４Ｂと、その部位の正面側の端から右側面側に延びる線路部１４Ｃと、その右側面側の端から背面側に延びる線路部１４Ｄとにより構成している。線路部１４Ｂは、主面電極１３Ａと平行に配置されている。また、線路部１４Ｄは、主面電極１３Ｂと平行に配置されていて、その背面側の端で終端している。線路部１４Ａは、背面中央に設けたタップ接続用引出電極１２Ｃに接続し、タップ接続用引出電極１２Ｃを介して端子電極１６Ｃに導通している。

同図（Ｃ）は、バラン１から厚膜ガラス層２を取り除いた状態での裏主面側の斜視図である。同図（Ｃ）は同図（Ｂ）からＸ軸を中心にバラン１を回転させた状態である。

基板１０の裏主面、即ちバラン１の裏主面には接地電極１５と端子電極１６Ａ，１６Ｂ，１６Ｃとを設けている。接地電極１５はストリップライン共振器の接地電極であり、バラン１を実装基板に実装する電極を兼ねる。これら端子電極１６Ａ，１６Ｂ，１６Ｃはバラン１を実装基板に実装する際に高周波信号入出力端子に接続される。端子電極１６Ａ，１６Ｂが平衡端子、端子電極１６Ｃが不平衡端子として用いられる。接地電極１５は基板１０の裏主面の略全面に設けている。端子電極１６Ａ，１６Ｂは正面側の側面に接する角付近に接地電極１５からは分離して配置している。端子電極１６Ｃは背面側の側面に接する中心付近に接地電極１５とは分離して配している。接地電極１５と端子電極１６Ａ，１６Ｂ，１６Ｃとはそれぞれ、厚み(Ｚ軸方向）約１５μｍの電極である。なお、バラン１の裏主面にも、側面電極印刷時に電極ペーストがはみ出すが、この裏主面のはみ出し電極は、接地電極１５や端子電極１６Ａ，１６Ｂ，１６Ｃに一体化する。

次に、このバラン１の製造工程を説明する。

図２は、バラン１の製造ロットごとの製造工程を示すフローチャートである。

(Ｓ１）まず、いずれの面にも電極を形成していない、焼結済みの１枚の広大な親基板を用意する。

(Ｓ２）次に、親基板に対して、裏主面側に電極ペーストをスクリーン印刷し、乾燥、焼成を経て接地電極および端子電極を形成する。

(Ｓ３）次に、親基板に対して、表主面側に感光性電極ペーストを印刷し、乾燥、露光、現像というフォトリソグラフィプロセスと焼成とにより各主面電極を形成する。

(Ｓ４）次に、親基板の表主面側にガラスペーストを印刷し、乾燥、焼成を経て厚膜ガラス層を形成する。

(Ｓ５）次に、親基板に対して特性測定用の入出力ループにより、非接触で所定特性の測定を行う。測定する特性は、結合度を観測または推定できるものであれば、どのようなものでも良い。そして、その製造ロットでの結合度を、必要とされる設計結合度の大きさにするために必要な、結合調整用電極の形状を設定する。

なお、この工程を厚膜ガラス層の形成前に行っても良い。その場合、例えば主面電極に測定端子を接続して接触式の特性測定を行うことも可能である。

(Ｓ６）次に、厚膜ガラス層の表主面側に感光性電極ペーストを印刷し、乾燥、露光、現像というフォトリソグラフィプロセスと焼成とにより各結合調整用電極を形成する。この露光に際して、例えば、上記設定した形状を実現するように露光時間の調整がなされたり、露光マスクの選定がなされたりする。

(Ｓ７）次に、上記のようにして構成した親基板からダイシングなどにより多数の素子素体を切り出す。切り出し後に一部の素子素体の上面パターンに対して電気特性の予備測定を行う。

(Ｓ８）次に、切り出した複数の素子素体に対して、側面に側面電極を印刷し、乾燥、焼成により各側面電極を形成する。

この製造方法により、表主面への主面電極の形成後に、結合調整用電極を適切なサイズで形成して、必要とする共振器間結合度を得た複数のバラン１を製造する。

図３は、切り出されたバラン１の平面図であり、厚膜ガラス層２の下に配置される主面電極を透過して示している。

主面電極１３Ａと主面電極１４の線路部１４Ｂとは隣接する。したがって、両主面電極１３Ａ，１４間には容量が生じ、この容量により共振器間が電磁界結合する。この両主面電極１３Ａ，１４間の容量は、基板１０の誘電率による影響を受け易く、仮に製造ロットごとに基板１０の誘電率にばらつきがある場合、この容量も製造ロットごとに大きくばらついてしまう。

ところで、結合調整用電極３Ａは、部分的に主面電極１３Ａに対向するとともに、部分的に主面電極１４の線路部１４Ｂにも対向する。したがって、この結合調整用電極３Ａは、それぞれが対向する２つの主面電極１３Ａ，１４間に容量を備え、２つの共振器間の電磁界結合を強めるように働く。バラン１は、基板１０の比誘電率が約１１０で、厚膜ガラス層２の比誘電率が約１０であり、この比が１１：１である。したがって、主面電極１３Ａ，１４間に生じる容量に比べて、結合調整用電極３Ａと主面電極１３Ａおよび結合調整用電極３Ａと主面電極１４との間に生じる容量はそれぞれ極めて小さい。

したがって、この構成では、結合調整用電極３Ａの形状を適切に設定することで、主面電極１３Ａ，１４間に生じる容量のばらつきを吸収して、２つの共振器間の結合度を校正することが可能である。例えば、結合調整用電極３Ａの面積が大きくても、厚膜ガラス層２の比誘電率が極めて低いため付与される容量は小さく、結合調整用電極３Ａの面積の調整により、結合度を極めて精緻に設定することが可能になる。以上の関係は、結合調整用電極３Ｂおよび主面電極１３Ｂ，１４の間でも成り立ち、結合調整用電極３Ｂの形状を適切に設定することで、主面電極１３Ａ，１４による２つの共振器間の結合度を校正することが可能である。したがって、製造ロットごとの結合調整用電極の形成時に、形状の調整を行うことにより、所望の共振器間結合度を得ることができる。

なお、結合調整用電極の形状を調整して、各主面電極との対向面積や、結合調整用電極と両主面電極との対向面積の偏りや、結合調整用電極の対向位置を調整すれば、隣接する共振器間の結合度を精緻に設定できる。具体的には、結合調整用電極と各主面電極との対向面積が大きいほど、また、対向面積の偏りが小さいほど、隣接する共振器間の結合度が強まる。

次に、共振素子として互いにインターディジタル結合する５段の共振器を備えたフィルタを構成する例を説明する。この例は、上述の構成例と電極の形状と配置が主に異なり、その他の構成は略同一である。

図４は、フィルタ３１の平面図であり、厚膜ガラス層の下に配置される主面電極を透過して示している。

基板と厚膜ガラス層との層間には、５段のストリップライン共振器を構成する主面電極３８Ａ，３３Ａ，３４，３３Ｂ，３８Ｂを設けている。フィルタ３１の表主面には、はみ出し電極３９Ａ〜３９Ｆと結合調整用電極３２Ａ，３２Ｂとを形成している。結合調整用電極３２Ａは、主面電極３８Ａと主面電極３３Ａに対向するように配置された矩形状の銀電極である。結合調整用電極３２Ｂは、主面電極３８Ｂと主面電極３３Ｂに対向するように配置された矩形状の銀電極である。はみ出し電極３９Ａ〜３９Ｆは、側面電極の印刷時に主面に電極ペーストがはみ出すことで形成される電極である。

主面電極３８Ａと主面電極３８ＢはそれぞれＩ字形状の電極であり、それぞれ接地電極と側面電極とともに下端開放、上端短絡の１／４波長共振器を構成している。主面電極３３Ａと主面電極３３Ｂはそれぞれ、隣接する主面電極３８Ａまたは主面電極３８Ｂ側が閉じたＣ字形状の電極であり、それぞれ接地電極と側面電極とともに上端開放、下端短絡の１／４波長共振器を構成している。主面電極３４は、下側の辺が開いた略Ｃ字形状の電極であり、両端開放の１／２波長共振器を構成している。したがって、主面電極３８Ａ，３３Ａ，３４，３３Ｂ，３８Ｂそれぞれを含む共振器は互いにインターディジタル結合する。

ここで、主面電極３８Ａと主面電極３３Ａとは隣接する。したがって、両主面電極３８Ａ，３３Ａ間には容量が生じ、この容量により共振器間が電磁界結合する。この両主面電極３８Ａ，３３Ａ間の容量は、基板の誘電率による影響を受け易く、仮に製造ロットごとに基板の誘電率にばらつきがある場合、この容量も製造ロットごとに大きくばらついてしまう。

ところで、結合調整用電極３２Ａは、部分的に主面電極３８Ａに対向するとともに、部分的に主面電極３３Ａにも対向する。したがって、この結合調整用電極３２Ａは、対向する２つの主面電極３８Ａ，３３Ａ間に容量を備え、２つの共振器間の電磁界結合を強めるように働く。

したがって、このフィルタ３１でも、結合調整用電極３２Ａの形状を適切に設定することで、主面電極３８Ａ，３３Ａ間に生じる容量のばらつきを吸収して、２つの共振器間の結合度を校正することが可能である。また、結合調整用電極３２Ｂおよび主面電極３８Ａ，３３Ａも同様である。したがって、製造ロットごとの結合調整用電極の形成時に、形状の調整を行うことにより、所望の共振器間結合度を得ることができる。

次に、共振素子として４段の共振器をコムライン結合させてフィルタを構成する例を説明する。この例は、上述の構成例と電極の形状と配置が主に異なり、その他の構成は略同一である。

図５（Ａ）は、フィルタ５１の平面図であり、厚膜ガラス層の下に配置される主面電極を透過して示している。

基板と厚膜ガラス層との層間には、４段のストリップライン共振器を構成する主面電極５３Ａ，５４Ａ，５４Ｂ，５３Ｂを設けている。フィルタ５１の表主面には、はみ出し電極５９Ａ〜５９Ｊと結合調整用電極５２Ａとを形成している。結合調整用電極５２Ａは、主面電極５３Ａと主面電極５３Ｂに対向するように配置された下側が開いたＣ字状の銀電極である。はみ出し電極５９Ａ〜５９Ｊは、側面電極の印刷時に主面に電極ペーストがはみ出すことで形成される電極である。

主面電極５３Ａ，５４Ａ，５４Ｂ，５３Ｂはそれぞれ略Ｉ字形状の電極であり、それぞれ接地電極と側面電極とともに下端開放、上端短絡の１／４波長共振器を構成している。したがって、主面電極５３Ａ，５４Ａ，５４Ｂ，５３Ｂそれぞれを含む共振器は互いにコムライン結合する。

結合調整用電極５２Ａは、部分的に主面電極５３Ａに対向するとともに、部分的に主面電極５３Ｂにも対向する。したがって、この結合調整用電極５２Ａは、対向する２つの主面電極５３Ａ，５３Ｂ間に容量を備え、２つの共振器間の電磁界結合を強めるように働く。

したがって、このフィルタ５１でも、結合調整用電極５２Ａの形状を適切に設定することで、製造ロットごとの結合調整用電極の形成時に、形状の調整を行うことにより、所望の共振器間結合度を得ることができる。

なお、同図（Ｂ）に示すようにフィルタ５１の表主面側に、さらに結合調整用電極５２Ｂ，５２Ｃを設けても良い。このような構成の場合、結合調整用電極５２Ｂは、主面電極５３Ａと主面電極５４Ａに対向するように配置され、結合調整用電極５２Ｃは、主面電極５３Ｂと主面電極５４Ｂに対向するように配置される。

結合調整用電極５２Ｂ，５２Ｃは、それぞれ部分的に主面電極５３Ａまたは主面電極５３Ｂに対向するとともに、部分的に主面電極５４Ａまたは主面電極５４Ｂにも対向する。したがって、結合調整用電極５２Ｂ，５２Ｃは、対向する２つの主面電極間に容量を備え、２つの共振器間の電磁界結合を強めるように働く。

したがって、結合調整用電極５２Ｂ，５２Ｃの形状を適切に設定することでも、製造ロットごとの結合調整用電極の形成時に、形状の調整を行うことにより、所望の共振器間結合度を得ることができる。

ここで、厚膜ガラス層による効果をシミュレーションにて確認した結果を示す。

図６は、シミュレーションの設定を説明する図である。

ここでは、セラミック基板１０１Ｂに厚膜１０１Ａを積層している。セラミック基板１０１Ｂと厚膜１０１Ａとの長さ寸法は２．０ｍｍ、幅寸法は２．５ｍｍであり、セラミック基板１０１Ｂの厚み寸法は０．３ｍｍ、厚膜１０１Ａの厚み寸法は２０μｍである。セラミック基板１０１Ｂの底面全面にはアース電極１０４を形成している。セラミック基板１０１Ｂと厚膜１０１Ａとの層間には主面電極１０２Ａ，１０２Ｂを形成している。厚膜１０１Ａの天面には結合調整用電極１０３を形成している。主面電極１０２Ａ，１０２Ｂはそれぞれ線路長１．８ｍｍ、線路幅０．３ｍｍであり、互いに幅方向０．１５ｍｍの間隔で配置されている。結合調整用電極１０３は線路長が０．７５ｍｍであり、線路幅を変数Ｘｍｍとしている。主面電極１０２Ａ，１０２Ｂは、図示しない側面電極によりアース電極１０４に短絡させ、インターディジタル結合する２つの共振器を構成している。結合調整用電極１０３はその２つの共振器の結合度を調整する。

セラミック基板１０１Ｂの比誘電率が１１０、厚膜１０１Ａの比誘電率がＳｉＯ_２を主成分とするガラスに一般的な７、の場合、２つの共振器の結合度をシミュレーションした結果、結合調整用電極１０３を設けなければ結合度（結合係数）は約３４％になった。また、結合調整用電極１０３の線路幅Ｘを０．２〜０．６ｍｍまで変化させて設けた場合には、結合度は約４０％〜約５０％となり、結合度３４％から６％〜１６％程度、高まることになった。

このことから、共振器間の結合度設計値は、ある程度低く設定しておき、製造工程における設定ステップＳ４により結合度の実測値と設定値との差を調べて、その差を校正するように結合調整用電極の形状を設定すれば良いことがわかる。

なお、比較例として厚膜１０１Ａを比誘電率１１０のセラミック基板としてシミュレーションした結果、結合調整用電極１０３を設けなければ結合度（結合係数）は約４０％になった。また、結合調整用電極１０３の線路幅Ｘを０．２〜０．６ｍｍまで変化させて設けた場合に、結合度は約６８％〜９６％となり、結合度約４０％から２８％〜５６％程度、高まることになった。

このことから、厚膜１０１Ａの比誘電率が、セラミック基板と同程度まで高い場合には、共振器間の結合度を精緻に設定することが困難であるといえる。例えば、厚膜１０１Ａの比誘電率が、セラミック基板と同程度まで高い上記比較例で、結合度の設計値５０％で許容ずれ約１％とする場合、結合度４９％〜５１％とするためには結合調整用電極１０３の線路幅Ｘの範囲は、約０．０５６ｍｍ〜０．０７１ｍｍになり、その差である線路幅Ｘの設定可能範囲が約０．０１５ｍｍと狭く、極めて高精度に線路幅Ｘを設定する必要が生じ、調整が困難になる。

一方、厚膜１０１Ａの比誘電率が７である本発明の対象例では、結合度の設計値５０％で許容ずれ約１％とする場合、結合度４９％〜５１％とするためには結合調整用電極１０３の線路幅Ｘの範囲は、約０．５５０ｍｍ〜０．７２０ｍｍになり、その差である線路幅Ｘの設定可能範囲が約０．１７０ｍｍと広く、線路幅Ｘに有る程度のばらつきが生じてもよく、調整が容易である。

以上のシミュレーション結果から、本発明の製造方法を適用することで、線路幅Ｘの設定可能範囲が広くなり、容易に結合度を設計範囲内にできることがわかる。したがって、本発明によれば共振器間結合度の調整が高精度に行える。

なお、上記した各実施形態での主面電極や結合調整用電極の配置形状や位置は製品仕様に応じたものであり、製品仕様に応じたどのような形状であっても良い。本発明は上記構成以外であっても適用でき、多様な共振素子のパターン形状に採用できる。また、この共振素子に、他の構成（高周波回路など）をさらに配しても良い。

Claims (7)

1. 誘電体からなる基板と、前記基板の裏主面側に形成した接地電極と、前記基板の表主面に形成した、前記接地電極および前記誘電体とともに共振器を構成する主面電極と、前記基板および前記主面電極の、表主面側の略全面に形成した電極保護層と、前記電極保護層の表主面側に形成した、両端が２つの共振器の主面電極に対向する結合調整用電極と、を備える共振素子の製造方法であって、
   前記結合調整用電極の形状を製造ロットごとに設定する設定ステップと、
   予め焼結された前記基板および前記電極保護層の表主面側に、製造ロットごとに前記設定ステップで設定された形状で前記結合調整用電極を形成し、前記結合調整用電極を前記電極保護層に焼き付ける形成ステップと、
   を順に含む共振素子の製造方法。
2. 前記設定ステップは、各製造ロットにおける前記共振器の所定の特性を測定し、その結果に基づいて、前記結合調整用電極の形成サイズを設定する工程である請求項１に記載の共振素子の製造方法。
3. 前記形成ステップは、フォトリソグラフィプロセスにより前記結合調整用電極を形成するステップであり、
   前記設定ステップは、前記フォトリソグラフィプロセスにおける露光時間または、露光マスクの開口形状を製造ロットごとに設定するステップである請求項２に記載の共振素子の製造方法。
4. 前記電極保護層は、前記親基板よりも誘電率の低いものである請求項１〜３のいずれかに記載の共振素子の製造方法。
5. 前記電極保護層はＳｉＯ₂を主成分とする厚膜ガラスである請求項４に記載の共振素子の製造方法。
6. 誘電体からなるセラミック基板と、前記セラミック基板の裏主面側に形成した接地電極と、前記セラミック基板の表主面に形成した、前記接地電極および前記誘電体とともに共振器を構成する主面電極と、前記セラミック基板および前記主面電極の、表主面側の略全面に形成した電極保護層と、前記電極保護層の表主面側に形成した、両端が２つの共振器の主面電極に対向する結合調整用電極と、を備える共振素子であって、
   前記電極保護層は、ＳｉＯ_２を主成分とする焼結された厚膜ガラスであることを特徴とする共振素子。
7. 前記結合調整用電極は、予め焼成された前記セラミック基板および前記電極保護層の表主面側にパターン形成されてから、前記電極保護層に焼き付けられてなることを特徴とする請求項６に記載の共振素子。

Images