JP4948077B2 - 送受信装置及びそれを用いた通信システム - Google Patents
送受信装置及びそれを用いた通信システム Download PDFInfo
- Publication number
- JP4948077B2 JP4948077B2 JP2006213219A JP2006213219A JP4948077B2 JP 4948077 B2 JP4948077 B2 JP 4948077B2 JP 2006213219 A JP2006213219 A JP 2006213219A JP 2006213219 A JP2006213219 A JP 2006213219A JP 4948077 B2 JP4948077 B2 JP 4948077B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- transmission
- reception
- detector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000006854 communication Effects 0.000 title claims description 100
- 238000004891 communication Methods 0.000 title claims description 100
- 230000005540 biological transmission Effects 0.000 claims description 340
- 238000001228 spectrum Methods 0.000 claims description 111
- 238000001514 detection method Methods 0.000 claims description 99
- 238000005259 measurement Methods 0.000 claims description 31
- 239000000919 ceramic Substances 0.000 claims description 23
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 20
- 230000007175 bidirectional communication Effects 0.000 claims description 19
- 230000007480 spreading Effects 0.000 claims description 6
- 238000000605 extraction Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 30
- 238000000034 method Methods 0.000 description 25
- 239000004065 semiconductor Substances 0.000 description 25
- 230000007704 transition Effects 0.000 description 24
- 230000008569 process Effects 0.000 description 15
- 239000000284 extract Substances 0.000 description 12
- 230000008859 change Effects 0.000 description 11
- 238000012545 processing Methods 0.000 description 10
- 239000013078 crystal Substances 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 6
- 230000010355 oscillation Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000032683 aging Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000011144 upstream manufacturing Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013065 commercial product Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W56/00—Synchronisation arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/10—Arrangements for initial synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Information Transfer Systems (AREA)
Description
Ftx=Fref×N
となるように制御される。ここで、Frefは外付け発振子3によって提供される基準信号、Nは周波数発生器18の分周数である。
DevA< DevB
となると、デバイス1は、送信信号(TX)に許される周波数偏差DevAに収まる送信信号(TX)を生成することができなくなるため、ホスト2とデバイス1の通信を確立することができなくなる。
DevA > DevB
が満たされていなければならず、常に高価な水晶発振子が用いられていた。
デバイスには、上記の通り汎用性が求められるゆえに様々なホストとの接続の可能な装置が要求される。このような様々なホストとの接続を前提とした汎用性のあるデバイスでは、特許文献1に開示されたように上流側にあるホストの基本クロックの周波数を下流側のデバイスのローカルクロックの周波数に同期させることは不可能であり、ホストと各デバイスとが一体的なクローズドシステムの関係にあるような特殊な場合のみ可能である。また、仮にこのようなシステムのデバイスに安価な発振子を用いることを想定すると、ホストの周波数偏差も大きくなり、高精度の基準信号を必要とする高速伝送システムへの対応が困難であると考えられる。
該送受信装置は、同期制御ユニット、送信信号を生成する周波数発生器及び基準信号を生成する基準信号生成源を具備して成り、
前記同期制御ユニットは、前記ホストから受信した受信信号に対する前記送信信号の周波数誤差を検出すると共に、前記受信信号に対する前記誤差を低減する周波数調整信号を出力し、
前記周波数発生器は、前記基準信号に基づいて前記送信信号の周波数を決定すると共に、前記周波数調整信号によって前記送信信号の周波数を調整する、
ことを特徴とする。
図1は、本実施例1になる伝送信号の自動調整機能を具備した通信システムの全体的な構成を説明するためのブロック図である。
本実施例の通信システムは、送受信機能を有する送受信装置を具備したデバイス1と、送受信機能を有する送受信装置を具備したホスト2により、相互の伝送信号の自動調整を行って双方向通信を行うように構成されている。すなわち、この通信装置は、デバイス1にRXを出力して、デバイス1からTXを受信するホスト2と、ホスト2からRXを受信して受信データDTを出力し、送信データDRを受信してホスト2にTXを送信するデバイス1と、デバイス1に基準信号(Fref)を入力する基準信号生成源3から構成されている。この実施例では、基準信号生成源3として、セラミック共振子等の発振子を用いている。
Fref×N=20MHz×50=1.0GHz
である。
このとき、周波数誤差検出器12において、受信信号(RX)と送信信号(TS)の周波数差(ErN)は、
1.2GHz-1.0GHz=200MHz
である。
N=50+FCS=50+10=60
となり、分周数Nを変更後の送信信号(TS)の周波数は、
Fref×N=20MHz×60=1.2GHz
となる。
この動作によって、受信信号(RS)と送信信号(TS)の周波数差は0となり、RXとTXの周波数差も0となる。
誤差検出回路(DD)1232は、図5Aに示すような、R、Tの比較結果と周波数調整信号(FCS)の関係を与えるFCSテーブル500を備えている。このFCSテーブル500は、発振子3の周波数偏差DevBと周波数調整信号(FCS)の関係を予め設定したテーブルである。例えば、受信信号(RX)と送信信号(TS)の周波数差(ErN)がCのとき、周波数調整信号(FCS)としてNcが与えられる。
さらに、セラミック共振子は、その稼動時間に略比例して温度が上昇する。したがって、使用状態にあるセラミック共振子の発振周波数(Fref)は、図9Cに示すように、稼動時間に略比例して変化する。なお、図9Cの複数の特性(F0〜F4)は、上記経年変化の影響や製造工程に起因する周波数のばらつきを示している。
DevA<DevC
の関係にあるかを判定する(S1004)。
図13は、本実施例2における通信システムの全体の構成を説明するためのブロック図である。
本実施例の通信システムは、デバイス1にRXを出力して、デバイス1からTXを受信するホスト2と、ホスト2からRXを受信して受信データDTを出力し、送信データDRを受信してホスト2にTXを送信するデバイス1と、デバイス1に基準信号(Fref)を入力する発振子3から構成されており、シリアルATAなどで行われるスペクトラム拡散(SSC)などの送受信信号周波数が一定でない場合を含む送受信装置から成っている。
ホスト2から、RXとして一定同期信号がデバイス1に送信される(S1901)。デバイス1はRXとして送信された当該一定同期信号を受信して、同期確立部11において受信信号(RS)、同期確立信号(SCS)を出力する(S1902)。当該受信信号(RS)、同期確立信号(SCS)を入力した周波数誤差検出器42は、当該受信信号(RS)の上限周波数(UF)と下限周波数(DF)を検出して、スペクトラム拡散の有無を判定した信号であるSSCモード判定信号(SSD)と、周波数発生器43から出力される送信信号(TS)と当該受信信号(RS)の周波数を比較して比較結果から周波数調整信号(FCS)を出力する(S1903)。受信信号(RS)と送信信号(TS)はそれぞれ独立にスペクトラム拡散モードの有無を決定することができる。つまり、受信信号(RS)がスペクトラム拡散をしていない場合でも、送信信号(TS)はスペクトラム拡散をして構わない。またその逆も可である。
(2)ホストは、デバイスが出力したD10.2信号を認識することができたら、自身もD10.2に遷移する。
(3)ホストは、D10.2信号をデバイスに出力する。
(4)デバイスは、ホストのD10.2信号を認識することができたらAlignに遷移し、Align信号をホストに出力する。
(5)ホストは、デバイスが出力するAlign信号を認識することができたら、自身もAlignに遷移する。
(6)ホストは、Align信号をデバイスに出力する。
(7)デバイスは、ホストが出力するAlign信号を認識することができたらSYNCに遷移する。
(8)デバイスは、SYNC信号をホストに出力する。
(9)ホストは、デバイスが出力するSYNC信号を認識することができたらSYNCに遷移する。
まず、ホストから出力されているRX信号は、1.5GHz〜1.4925GHzの周波数精度がある。一方、デバイスは、Fref=20MHz、周波数発生器43の分周数がN=80+(0〜-0.375)をとるものとする。ここで、周波数発生器43は分周数Nを変化させることで送信信号(TS)にスペクトラム拡散をさせるフラクショナル分周型のPLLであるとする。今、送信信号(TS)の周波数は、1.6GHz〜1.5925GHzである。このとき、受信信号(RS)の上限周波数(UF)、平均周波数(AF)、下限周波数(DF)は、それぞれ、UF=1.5GHz、AF=1.49625GHz、DF=1.4925GHzである。一方、送信信号(TS)の上限周波数(UF)、平均周波数(AF)、下限周波数(DF)は、それぞれ、UF=1.6GHz、AF=1.59625GHz、DF=1.5925GHzである。受信信号(RS)の平均周波数(AF)と送信信号(TS)の平均周波数(AF)の周波数差は、0.1GHzである。
図25は、本実施形態5における通信システムの全体の構成を説明するためのブロック図である。
本実施形態の通信システムは、デバイス4にRXを出力して、デバイス4からTXを受信するホスト2と、ホスト2からRXを受信して受信データDTを出力し、送信データDRを受信してホスト2にTXを送信するデバイス4と、デバイス4に基準信号(Fref)を入力する発振子3から構成されており、シリアルATAなどで行われるスペクトラム拡散(SSC)などの送受信信号周波数が一定でない場合を含む送受信装置から成っている。
ホスト2から、RXとして一定同期信号がデバイス4に送信される(S3101)。デバイス4はRXとして送信された当該一定同期信号を受信して、同期確立部11において受信信号(RS)、同期確立信号(SCS)を出力する(S3102)。当該受信信号(RS)、同期確立信号(SCS)を入力した周波数誤差検出器45は、当該受信信号(RS)の上限周波数(UF)と下限周波数(DF)を検出して、スペクトラム拡散の有無を判定した信号であるSSCモード判定信号(SSD)を出力する。
シリアルATA1.0aに規定されているパワーオンシーケンスは、図20に示す通りである。ホスト(Host)とデバイス(Device)は、wake信号(COMRESET、COMINIT、COMWAKE)を出力して双方認識しあうことでパワーオンシーケンスを進み、D10.2という状態まで遷移する。D10.2以降の状態遷移は、拡大図を参照して以下に説明する。
(2)ホストは、デバイスが出力したD10.2信号を認識することができたら、自身もD10.2に遷移する。
(4)デバイスは、ホストのD10.2信号を認識することができたらAlignに遷移し、Align信号をホストに出力する。
(5)ホストは、デバイスが出力するAlign信号を認識することができたら、自身もAlignに遷移する。
(6)ホストは、Align信号をデバイスに出力する。
(7)デバイスは、ホストが出力するAlign信号を認識することができたらSYNCに遷移する。
(8)デバイスは、SYNC信号をホストに出力する。
(9)ホストは、デバイスが出力するSYNC信号を認識することができたらSYNCに遷移する。
ホスト2は、当該通信データ(SYNC信号)を認識できたらAlignからSYNCに遷移して(S3309)、通信データ(SYNC信号)を出力する(S3310)。
11、17・・・同期確立部
111・・・位相比較器
112・・・デシリアライザ
113、132・・・ループフィルタ
114、133・・・電圧制御発振器
12、42・・・周波数誤算検出器
121、421・・・信号検出器
122、422・・・シーケンサ
123、423・・・誤差検出調整器
1231・・・周波数検出器
1232、4233・・・誤差検出回路
13、43、18・・・周波数発生器
131・・・位相周波数比較器
1331、15・・・電圧電流変換回路
13311、13326、13327、13333、13334、13335、165、166、167・・・NMOSトランジスタ
13312、13321、13322、13323、13324、13325、13331、13332、161、162、163、164・・・PMOSトランジスタ
1332・・・遅延回路
1333・・・差動シングル変換回路
134・・・可変分周器
1341・・・プリスケーラ
1342・・・プログラマブルカウンタ
1343・・・スワロカウンタ
1345・・・変調器
1346・・・波形生成部
14・・・シリアライザ
16・・・基準電圧生成回路
168・・・抵抗
2・・・ホスト
3・・・発振子
4231・・・送信周波数検出器
42311、42321・・・計測時間生成器
42312、42322・・・SSCモード検出器
4232・・・受信周波数検出器
44、19・・・デジタル信号生成器
5・・・メディア
6・・・ピックアップ
7・・・LSI
8・・・記録再生部
81・・・記録用論理回路
82・・・位相同期回路
83・・・再生用論理回路
84・・・信号処理回路
45・・・周波数誤差検出器
453・・・誤差検出調整器
4531・・・送信信号周波数検出器
4532・・・受信信号周波数検出器
45312、45322・・・SSCモード検出器。
Claims (24)
- ホストとの双方向通信を行う送受信機能を備え、
同期制御ユニット、送信信号を生成する周波数発生器及び基準信号を生成する基準信号生成源を具備して成り、
前記同期制御ユニットは、前記ホストから受信した受信信号に対する前記送信信号の周波数誤差を検出すると共に、前記受信信号に対する前記誤差を低減する周波数調整信号を出力し、
前記周波数発生器は、前記基準信号に基づいて前記送信信号の周波数を決定すると共に、前記周波数調整信号によって前記送信信号の周波数を調整する
ことを特徴とする送受信装置。 - 請求項1において、
前記同期制御ユニットは、同期確立部、周波数誤差検出器、周波数発生器を具備してなり、
前記同期確立部は、前記ホストから前記送受信装置に送信される信号をデータとクロックに変換し、同期確立信号と前記受信信号と及び受信データとして出力し、
前記周波数誤差検出器は、前記同期確立信号によって制御され、前記受信信号と前記送信信号の周波数誤差を検出して、前記周波数調整信号を前記周波数発生器に出力する
ことを特徴とする送受信装置。 - 請求項2において、
前記同期確立部は、位相比較器、ループフィルタ及び電圧制御発振器を具備して成り、
前記位相比較器は、前記ホストから前記送受信装置に送信される信号と前記受信信号の位相差を検出して、検出結果に基づき前記同期確立信号を出力し、
前記ループフィルタは、前記検出結果を直流信号に変換して制御電圧として出力し、
前記電圧制御発振器は、前記制御電圧によって制御された周波数を有する信号を出力する
ことを特徴とする送受信装置。 - 請求項2において、
前記周波数誤差検出器は、信号検出器、誤差検出調整器を具備してなり、
前記信号検出器は、前記同期確立信号を入力とし、同期を確立できたかどうかを判定して出力し、
前記誤差検出調整器は、前記判定結果に基づいて制御され、同期を確立できなかった場合、前記基準信号で生成された検出時間で前記受信信号と前記送信信号の周波数差を検出し、周波数調整信号を出力する
ことを特徴とする送受信装置。 - 請求項4おいて、
前記周波数誤差検出器は、シーケンサを具備してなり、
該シーケンサは、前記判定結果をもとにシーケンスを認識して、シーケンス信号を出力し、
前記誤差検出調整器は、前記シーケンス信号で制御され、前記基準信号で生成された検出時間で前記受信信号と前記送信信号の周波数差を検出し、前記周波数調整信号を出力する
ことを特徴とする送受信装置。 - 請求項5において、
前記誤差検出調整器は、周波数検出器及び誤差検出回路を具備してなり、
前記周波数検出器は、その動作を前記シーケンス信号によって制御され、前記基準信号によって定められた時間で、前記送信信号と前記受信信号のクロックをカウントすることで前記送信信号と前記受信信号の周波数を抽出し、該抽出結果を前記誤差検出回路に出力し、
前記誤差検出回路は、前記抽出された周波数差をもとに前記周波数調整信号を出力することを特徴とする送受信装置。 - 請求項2において、
前記周波数発生器は、位相周波数比較器、ループフィルタ、電圧制御発振器、可変分周器を具備してなり、
前記位相周波数比較器は、位相差と周波数差に応じた出力信号をループフィルタに出力して、前記基準信号と前記可変分周器の出力信号を直流信号にして、制御信号として前記電圧制御発振器に出力し、
前記電圧制御発振器は、前記制御信号によって出力周波数を制御された発振器であり、前記送信信号を出力し、
前記可変分周器は、前記周波数調整信号によってその分周数が制御され、前記送信信号を分周した結果を前記位相周波数比較器に出力し、前記周波数調整信号に基づいて前記送信信号の周波数を制御する
ことを特徴とする送受信装置。 - 請求項7において、
前記可変分周器は、前記分周数によって決定される波形または一定値を生成し、前記周波数調整信号と加算して変調器に出力する波形生成部を具備して成り、
前記変調器は、前記波形生成部の出力信号を入力して変調結果を出力するΣΔ変調器で構成されている
ことを特徴とする送受信装置。 - 請求項1において、
前記基準信号生成源は前記ホストに対して独立して形成されて成り、
該基準信号生成源としてセラミック共振子を具備して成る
ことを特徴とする送受信装置。 - 請求項1において、
前記基準信号生成源は前記ホストに対して独立して形成されて成り、
該基準信号生成源として、基準電圧生成回路と電圧制御発振器を具備し、
前記基準電圧生成回路によって生成された制御電圧を入力として前記電圧制御発振器が発振する出力信号を前記基準信号とする
ことを特徴とする送受信装置。 - ホストとの双方向通信を行う送受信機能を備えた送受信装置であって、
該送受信装置は、同期制御ユニット、送信信号を生成する周波数発生器及び基準信号を生成する基準信号生成源を具備して成り、
該基準信号生成源は前記ホストに対して独立して形成されて成り、
前記同期制御ユニットは、前記ホストから受信した受信信号に対する前記送信信号の周波数誤差を検出し、前記受信信号に対する前記誤差を低減する周波数調整信号を出力すると共にスペクトラム拡散選択信号を出力し、
前記周波数発生器は、前記基準信号に基づいて前記送信信号の周波数を決定し、前記スペクトラム拡散選択信号によって出力する前記送信信号の拡散モードを制御すると共に、前記周波数調整信号によって前記送信信号の周波数を調整する
ことを特徴とする送受信装置。 - 請求項11において、
前記同期制御ユニットは、同期確立部、周波数誤差検出器、周波数発生器を具備してなり、
前記同期確立部は、前記ホストから前記デバイスに送信される信号をデータとクロックに変換し、同期確立信号と受信信号と受信データとして出力し、
前記周波数誤差検出器は、前記基準信号と前記同期確立信号と前記受信信号と、前記周波数発生器が出力する送信信号を入力とし、前記同期確立信号によって制御され、前記受信信号と前記送信信号の周波数誤差を検出して、周波数調整信号とスペクトラム拡散選択信号を出力し、
前記周波数発生器は、前記基準信号と前記周波数調整信号と前記スペクトラム拡散選択信号を入力とし、前記周波数調整信号と前記スペクトラム拡散選択信号によって出力する送信信号の拡散モードと周波数を制御する
ことを特徴とする送受信装置。 - 請求項12において、
前記周波数誤差検出器は、信号検出器、シーケンサ、誤差検出調整器を具備してなり、
前記同期確立信号を入力した前記信号検出器は、同期を確立できたかどうかを判定して、判定結果を前記シーケンサに出力し、
前記シーケンサは前記判定結果をもとにシーケンスを認識して、シーケンス信号を前記誤差検出調整器に出力し、
前記受信信号と前記送信信号と前記基準信号と前記シーケンス信号を入力される前記誤差検出調整器は、前記シーケンス信号で動作が制御され、前記基準信号で生成された検出時間で前記受信信号と前記送信信号の周波数差を検出し、周波数調整信号と前記スペクトラム拡散選択信号を出力する
ことを特徴とする送受信装置。 - 請求項13において、
前記誤差検出調整器は、送信周波数検出器、受信周波数検出器、誤差検出回路を具備してなり、
前記基準信号と前記シーケンス信号と前記送信信号を入力する前記送信周波数検出器は、その動作を前記シーケンス信号によって制御され、前記基準信号によって定められた時間で、前記送信信のクロックをカウントすることで前記送信信号の上限周波数と平均周波数と下限周波数を抽出し、前記上限周波数と前記平均周波数と前記下限周波数を前記誤差検出回路に出力し、
前記基準信号と前記シーケンス信号と前記受信信号を入力する前記受信周波数検出器は、その動作を前記シーケンス信号によって制御され、前記基準信号によって定められた時間で、前記送信信のクロックをカウントすることで前記送信信号の上限周波数と平均周波数と下限周波数とスペクトラム拡散モード判定信号を抽出し、前記上限周波数と前記平均周波数と前記下限周波数と前記スペクトラム拡散モード判定信号を前記誤差検出回路に出力し、
前記誤差検出回路は、前記送信信号の前記上限周波数と前記平均周波数と前記下限周波数と前記受信信号の前記上限周波数と前記平均周波数と前記下限周波数と前記スペクトラム拡散モード判定信号を入力して、これらの信号をもとに前記周波数調整信号と前記スペクトラム拡散選択信号を出力する
ことを特徴とする送受信装置。 - 請求項14において、
前記送信周波数検出器は、計測時間生成器、スペクトラム拡散モード検出器を具備してなり、
前記計測時間生成器は、前記基準信号を入力されて、前記スペクトラム拡散モード検出器の計測時間を生成して、スペクトラム拡散モード検出器に出力し、前記スペクトラム拡散モード検出器は、前記送信信号と前記計測時間と前記シーケンス信号を入力されて、その動作を前記シーケンス信号で制御されて、前記計測時間で規定された区間、前記送信信号のクロックをカウントすることで、前記上限周波数と前記平均周波数と前記下限周波数を生成し、出力する
ことを特徴とする送受信装置。 - 請求項14において、
前記受信周波数検出器は、計測時間生成器、スペクトラム拡散モード検出器を具備してなり、
前記計測時間生成器は、前記基準信号を入力されて、前記スペクトラム拡散モード検出器の計測時間を生成して、スペクトラム拡散モード検出器に出力し、前記スペクトラム拡散モード検出器は、前記受信信号と前記計測時間と前記シーケンス信号を入力されて、その動作を前記シーケンス信号で制御されて、前記計測時間で規定された区間、前記受信信号のクロックをカウントすることで、前記上限周波数と前記平均周波数と前記下限周波数と前記スペクトラム拡散モード判定信号を生成し、出力する
ことを特徴とする送受信装置。 - ホストとの双方向通信を行う通信システムであって、
前記通信システムは、前記ホストとの双方向通信を行う送受信機能を備えたインターフェース部を具備して成り、
該インターフェース部は、同期制御ユニット、送信信号を生成する周波数発生器及び基準信号を生成する基準信号生成源を具備して成り、
該基準信号生成源は前記ホストに対して独立して形成されて成り、
前記同期制御ユニットは、前記ホストから受信した受信信号に対する前記送信信号の周波数誤差を検出すると共に、前記受信信号に対する前記誤差を低減する周波数調整信号を出力する機能を具備して成り、
前記周波数発生器は、前記基準信号に基づいて前記送信信号の周波数を決定すると共に、前記周波数調整信号によって前記送信信号の周波数を調整する機能を備えて成る
ことを特徴とする通信システム。 - 請求項17において、
記録再生部と前記インターフェース部から成り、記録メディアとの記録再生情報の伝達を行う
ことを特徴とする通信システム。 - 請求項1において、
該基準信号生成源は前記ホストに対して独立して形成されて成り、
前記同期制御ユニットは、前記ホストから受信した受信信号に対する前記送信信号の周波数誤差を検出し、前記受信信号に対する前記誤差を低減する周波数調整信号を出力すると共にスペクトラム拡散選択信号を出力し、かつ前記受信信号に対する前記送信信号の周波数変調度を検出し、前記受信信号に対する前記誤差を低減する周波数変調度調整信号を出力し、
前記周波数発生器は、前記基準信号に基づいて前記送信信号の周波数を決定し、前記スペクトラム拡散選択信号によって出力する前記送信信号の拡散モードを制御し、前記周波数調整信号によって前記送信信号の周波数を調整すると共に、前記周波数変調度調整信号によって前記送信信号の周波数変調度を調整する
ことを特徴とする送受信装置。 - 請求項19において、
前記同期制御ユニットの同期確立部は、前記ホストから前記送受信装置に送信される信号をデータとクロックに変換し、同期確立信号と受信信号と受信データとして出力し、
前記同期制御ユニットの周波数誤差検出器は、前記基準信号と前記同期確立信号と前記受信信号と、前記周波数発生器が出力する送信信号を入力とし、前記同期確立信号によって制御され、前記受信信号と前記送信信号の周波数誤差と周波数変調度差を検出して、周波数調整信号とスペクトラム拡散選択信号と周波数変調度調整信号を出力し、
前記周波数発生器は、前記基準信号と前記周波数調整信号と前記スペクトラム拡散選択信号と前記周波数変調度調整信号を入力とし、前記周波数調整信号と前記スペクトラム拡散選択信号と前記周波数変調度調整信号によって出力する送信信号の拡散モードと周波数を制御する
ことを特徴とする送受信装置。 - 請求項20において、
前記周波数誤差検出器は、信号検出器、シーケンサ、誤差検出調整器を具備してなり、
前記同期確立信号を入力した前記信号検出器は、同期を確立できたかどうかを判定して、判定結果を前記シーケンサに出力し、
前記シーケンサは前記判定結果をもとにシーケンスを認識して、シーケンス信号を前記誤差検出調整器に出力し、
前記受信信号と前記送信信号と前記基準信号と前記シーケンス信号を入力される前記誤差検出調整器は、前記シーケンス信号で動作が制御され、前記基準信号で生成された検出時間で前記受信信号と前記送信信号の周波数差を検出し、周波数調整信号と前記スペクトラム拡散選択信号と前記周波数変調度調整信号を出力する
ことを特徴とする送受信装置。 - 請求項21において、
前記誤差検出調整器は、送信周波数検出器、受信周波数検出器、誤差検出回路を具備してなり、
前記基準信号と前記シーケンス信号と前記送信信号を入力する前記送信周波数検出器は、その動作を前記シーケンス信号によって制御され、前記基準信号によって定められた時間で、前記送信信号のクロックをカウントすることで前記送信信号の上限周波数と下限周波数を抽出し、前記上限周波数と前記下限周波数を前記誤差検出回路に出力し、
前記基準信号と前記シーケンス信号と前記受信信号を入力する前記受信周波数検出器は、その動作を前記シーケンス信号によって制御され、前記基準信号によって定められた時間で、前記送信信号のクロックをカウントすることで前記送信信号の上限周波数と下限周波数とスペクトラム拡散モード判定信号を抽出し、前記上限周波数と前記下限周波数と前記スペクトラム拡散モード判定信号を前記誤差検出回路に出力し、
前記誤差検出回路は、前記送信信号の前記上限周波数と前記下限周波数と前記受信信号の前記上限周波数と前記下限周波数と前記スペクトラム拡散モード判定信号を入力して、これらの信号をもとに前記周波数調整信号と前記スペクトラム拡散選択信号と前記周波数変調度調整信号を出力する
ことを特徴とする送受信装置。 - 請求項22において、
前記送信周波数検出器は、計測時間生成器、スペクトラム拡散モード検出器を具備してなり、
前記計測時間生成器は、前記基準信号を入力されて、前記スペクトラム拡散モード検出器の計測時間を生成して、スペクトラム拡散モード検出器に出力し、前記スペクトラム拡散モード検出器は、前記送信信号と前記計測時間と前記シーケンス信号を入力されて、その動作を前記シーケンス信号で制御されて、前記計測時間で規定された区間、前記送信信号のクロックをカウントすることで、前記上限周波数と前記下限周波数を生成し、出力する
ことを特徴とする送受信装置。 - 請求項22において、
前記受信周波数検出器は、計測時間生成器、スペクトラム拡散モード検出器を具備してなり、
前記計測時間生成器は、前記基準信号を入力されて、前記スペクトラム拡散モード検出器の計測時間を生成して、スペクトラム拡散モード検出器に出力し、前記スペクトラム拡散モード検出器は、前記受信信号と前記計測時間と前記シーケンス信号を入力されて、その動作を前記シーケンス信号で制御されて、前記計測時間で規定された区間、前記受信信号のクロックをカウントすることで、前記上限周波数と前記下限周波数と前記スペクトラム拡散モード判定信号を生成し、出力する
ことを特徴とする送受信装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006213219A JP4948077B2 (ja) | 2005-10-14 | 2006-08-04 | 送受信装置及びそれを用いた通信システム |
TW095136729A TW200721767A (en) | 2005-10-14 | 2006-10-03 | Transmitting/receiving device and communication system using the same |
CN200610132246XA CN1949703B (zh) | 2005-10-14 | 2006-10-12 | 收发装置和使用了该收发装置的通信系统 |
US11/548,991 US7787528B2 (en) | 2005-10-14 | 2006-10-12 | Transmitting/receiving device and communication system using the same |
KR1020060099660A KR20070041377A (ko) | 2005-10-14 | 2006-10-13 | 송수신장치 및 그것을 이용한 통신 시스템 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005299863 | 2005-10-14 | ||
JP2005299863 | 2005-10-14 | ||
JP2006213219A JP4948077B2 (ja) | 2005-10-14 | 2006-08-04 | 送受信装置及びそれを用いた通信システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007135189A JP2007135189A (ja) | 2007-05-31 |
JP4948077B2 true JP4948077B2 (ja) | 2012-06-06 |
Family
ID=38156443
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006213219A Expired - Fee Related JP4948077B2 (ja) | 2005-10-14 | 2006-08-04 | 送受信装置及びそれを用いた通信システム |
Country Status (5)
Country | Link |
---|---|
US (1) | US7787528B2 (ja) |
JP (1) | JP4948077B2 (ja) |
KR (1) | KR20070041377A (ja) |
CN (1) | CN1949703B (ja) |
TW (1) | TW200721767A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11876487B2 (en) | 2022-03-08 | 2024-01-16 | Samsung Electronics Co., Ltd. | Oscillator using sampling PLL-based injection |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100849222B1 (ko) * | 2006-04-10 | 2008-07-31 | 삼성전자주식회사 | 직렬 전송 방식에 사용되는 전송주파수 제어 방법, 이를기록한 기록매체 및 장치 |
JP5102603B2 (ja) * | 2007-12-21 | 2012-12-19 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
JP4880068B2 (ja) * | 2008-03-28 | 2012-02-22 | パイオニア株式会社 | 送信装置、受信装置、及びコンテンツ再生システム |
JP2009303012A (ja) * | 2008-06-16 | 2009-12-24 | Olympus Corp | 固体撮像装置 |
US8938042B2 (en) * | 2009-05-27 | 2015-01-20 | Stmicroelectronics, Inc. | Automatically synchronizing ring oscillator frequency of a receiver |
KR101654218B1 (ko) * | 2010-01-13 | 2016-09-06 | 삼성전자주식회사 | 스프레드 스펙트럼 클럭 발생기 |
JP5100783B2 (ja) * | 2010-04-27 | 2012-12-19 | シャープ株式会社 | 受信機器及び画像形成装置 |
JP2012049863A (ja) | 2010-08-27 | 2012-03-08 | Renesas Electronics Corp | 半導体装置 |
US9276800B2 (en) * | 2011-09-14 | 2016-03-01 | Electronics And Telecommunications Research Institute | Single frequency synthesizer based FDD transceiver |
CN102970742B (zh) * | 2012-11-28 | 2016-06-01 | 广州杰赛科技股份有限公司 | 无线通信系统频率控制方法及装置 |
TWI505642B (zh) * | 2012-12-21 | 2015-10-21 | Nat Univ Chung Cheng | All - digital Spread Spectrum Clock Generation Circuit with Electromagnetic Interference Effect Decay and Its Control Method |
JP6209065B2 (ja) * | 2013-11-15 | 2017-10-04 | シナプティクス・ジャパン合同会社 | 通信装置および双方向通信システム |
US9608800B2 (en) | 2013-12-03 | 2017-03-28 | Qualcomm Incorporated | Frequency aided clock recovery based on low speed information exchange mechanism |
JP6360386B2 (ja) * | 2014-08-12 | 2018-07-18 | ルネサスエレクトロニクス株式会社 | スペクトラム拡散クロック生成回路 |
US10003345B2 (en) * | 2014-12-11 | 2018-06-19 | Research & Business Foundation Sungkyunkwan University | Clock and data recovery circuit using digital frequency detection |
DE102016009197B3 (de) * | 2016-04-26 | 2017-07-27 | Diehl Metering Systems Gmbh | Verfahren und Einrichtung zu bidirektionaler Kommunikation zwischen Messgeräten und Datensammler |
DE102016014375B4 (de) * | 2016-12-03 | 2018-06-21 | Diehl Metering Systems Gmbh | Verfahren zur Verbesserung der Übertragungsqualität zwischen einem Datensammler und einer Mehrzahl autonomer Messeinheiten sowie Kommunikationssystem |
JP6307655B1 (ja) | 2017-10-23 | 2018-04-04 | イメージニクス株式会社 | 映像信号処理装置 |
EP3474270A1 (en) * | 2017-10-23 | 2019-04-24 | Imagenics Co., Ltd. | Video signal processing apparatus |
CN110677226B (zh) * | 2018-07-03 | 2022-05-10 | 中国移动通信有限公司研究院 | 参考信号发送、接收方法及通信设备 |
JP7420537B2 (ja) * | 2019-11-26 | 2024-01-23 | ローム株式会社 | 位相ロックループ回路 |
US11165432B1 (en) * | 2020-11-06 | 2021-11-02 | Movellus Circuits, Inc. | Glitch-free digital controlled delay line apparatus and method |
CN113792005B (zh) * | 2021-08-12 | 2024-04-19 | 芯海科技(深圳)股份有限公司 | Type-c接口通信电路、方法、集成电路以及电子设备 |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5291515A (en) * | 1990-06-14 | 1994-03-01 | Clarion Co., Ltd. | Spread spectrum communication device |
KR950011625B1 (ko) * | 1993-12-14 | 1995-10-06 | 재단법인한국전자통신연구소 | 데이타 및 클럭 복원회로 |
JP3705842B2 (ja) * | 1994-08-04 | 2005-10-12 | 株式会社ルネサステクノロジ | 半導体装置 |
JP2840569B2 (ja) | 1995-06-07 | 1998-12-24 | 日本無線株式会社 | 局間クロック同期回路 |
JPH09270779A (ja) | 1996-04-01 | 1997-10-14 | Fuji Electric Co Ltd | データ同期方式 |
JP3179344B2 (ja) | 1996-06-28 | 2001-06-25 | 静岡日本電気株式会社 | 無線通信端末における自動周波数補正方法及び通信制御方法 |
JPH10257041A (ja) | 1997-03-11 | 1998-09-25 | Sony Corp | フェイズロックドループ回路及び再生装置 |
JP3088368B2 (ja) * | 1997-12-10 | 2000-09-18 | 静岡日本電気株式会社 | ダイレクトコンバージョン受信機 |
GB2335322B (en) * | 1998-03-13 | 2002-04-24 | Ericsson Telefon Ab L M | Phase detector |
JPH11284638A (ja) | 1998-03-31 | 1999-10-15 | Oki Electric Ind Co Ltd | 通信システム |
JP3351407B2 (ja) * | 1999-11-24 | 2002-11-25 | 日本電気株式会社 | 光受信器用cdr回路 |
JP2001230750A (ja) | 2000-02-17 | 2001-08-24 | Matsushita Electric Ind Co Ltd | ストリーム送信装置とその受信装置、及び基本周波数同期方法 |
JP2001244919A (ja) | 2000-03-02 | 2001-09-07 | Nec Eng Ltd | データ伝送装置 |
JP3461484B2 (ja) * | 2000-04-05 | 2003-10-27 | 埼玉日本電気株式会社 | 無線通信装置及びその無線周波数補正方式 |
JP3630092B2 (ja) * | 2000-10-19 | 2005-03-16 | 日本電気株式会社 | 位相周波数比較回路 |
US6768362B1 (en) * | 2001-08-13 | 2004-07-27 | Cypress Semiconductor Corp. | Fail-safe zero delay buffer with automatic internal reference |
US7133647B2 (en) * | 2002-09-23 | 2006-11-07 | Ericsson Inc. | Chiprate correction in digital transceivers |
JP2004260677A (ja) * | 2003-02-27 | 2004-09-16 | Renesas Technology Corp | 通信装置 |
JP3982464B2 (ja) * | 2003-06-24 | 2007-09-26 | 株式会社デンソー | 通信装置 |
JP2005049970A (ja) * | 2003-07-30 | 2005-02-24 | Renesas Technology Corp | 半導体集積回路 |
US7551591B2 (en) * | 2003-09-11 | 2009-06-23 | Infineon Technologies Ag | Method for data transmission within a wireless local area network |
JP3968525B2 (ja) * | 2004-03-04 | 2007-08-29 | ソニー株式会社 | 位相同期回路および情報再生装置 |
JP2006033488A (ja) * | 2004-07-16 | 2006-02-02 | Renesas Technology Corp | 通信用半導体集積回路 |
US7558357B1 (en) * | 2004-10-26 | 2009-07-07 | Pmc-Sierra, Inc. | Systems and methods for reducing frequency-offset induced jitter |
JP2006157767A (ja) * | 2004-12-01 | 2006-06-15 | Renesas Technology Corp | 発振回路を内蔵した通信用半導体集積回路および通信システム並びに半導体集積回路の製造方法 |
JP4676792B2 (ja) * | 2005-03-17 | 2011-04-27 | 株式会社リコー | データリカバリ方法、データリカバリ回路、データ送受信装置及び情報処理装置 |
TWI302784B (en) * | 2005-10-25 | 2008-11-01 | Holtek Semiconductor Inc | Auto-adjusting high accuracy oscillator |
KR20070068821A (ko) * | 2005-12-27 | 2007-07-02 | 삼성전자주식회사 | 직교주파수 분할 다중화 수신기에서 초기 반송파 주파수오프셋의 추정 장치 및 방법 |
-
2006
- 2006-08-04 JP JP2006213219A patent/JP4948077B2/ja not_active Expired - Fee Related
- 2006-10-03 TW TW095136729A patent/TW200721767A/zh unknown
- 2006-10-12 CN CN200610132246XA patent/CN1949703B/zh not_active Expired - Fee Related
- 2006-10-12 US US11/548,991 patent/US7787528B2/en not_active Expired - Fee Related
- 2006-10-13 KR KR1020060099660A patent/KR20070041377A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11876487B2 (en) | 2022-03-08 | 2024-01-16 | Samsung Electronics Co., Ltd. | Oscillator using sampling PLL-based injection |
Also Published As
Publication number | Publication date |
---|---|
US7787528B2 (en) | 2010-08-31 |
CN1949703A (zh) | 2007-04-18 |
JP2007135189A (ja) | 2007-05-31 |
KR20070041377A (ko) | 2007-04-18 |
CN1949703B (zh) | 2010-08-04 |
US20070153129A1 (en) | 2007-07-05 |
TW200721767A (en) | 2007-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4948077B2 (ja) | 送受信装置及びそれを用いた通信システム | |
US10727842B2 (en) | Bi-directional interface for device feedback | |
US9025715B1 (en) | Systems and methods for compensating a phase of a local clock of a storage device | |
US20110037505A1 (en) | Transceiver and operating method thereof | |
JP5792582B2 (ja) | 半導体装置、受信機、送信機、送受信機及び通信システム | |
JP4351941B2 (ja) | 試験装置及び試験方法 | |
US9065607B2 (en) | Clock data recovery circuit, data reception apparatus, and data transmission and reception system | |
JP2013102372A (ja) | クロックデータリカバリ回路およびそれを内蔵する送受信半導体集積回路 | |
US9521636B2 (en) | Synchronization circuitry, common public radio interface enable device, and a method of synchronizing a synchronized clock signal of a second transceiver to a clock of a first transceiver | |
US8243867B2 (en) | Receiver and communication system having the same | |
JPWO2004098120A1 (ja) | クロックデータリカバリー回路 | |
JPWO2011004580A1 (ja) | クロックデータリカバリ回路 | |
CN103580713A (zh) | 电子装置和时钟产生方法 | |
JP4484629B2 (ja) | クロックデータリカバリ回路及び電圧制御発振回路 | |
KR101858471B1 (ko) | 지연고정루프 | |
EP1965537B1 (en) | Clock recovery apparatus | |
Park et al. | A 27.1 mW, 7.5-to-11.1 Gb/s single-loop referenceless CDR with direct Up/dn control | |
JP2005086789A (ja) | クロックデータリカバリ回路 | |
EP1816748A1 (en) | Phase control circuit | |
US10031881B1 (en) | USB controller with automatic clock generation and method thereof | |
CN108572937B (zh) | 自动产生时脉的通用串行总线控制器及其使用方法 | |
JP2006186548A (ja) | 位相同期回路 | |
US8339207B2 (en) | System and method for effectively implementing a loop filter device | |
KR101408919B1 (ko) | 통신시스템에서의 프레임 싱크 트래킹 장치 및 방법 | |
JP2005045734A (ja) | フレーム位相同期回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090206 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100510 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110819 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120221 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120306 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |