JP4835892B2 - 小型両面回路の形成方法 - Google Patents
小型両面回路の形成方法 Download PDFInfo
- Publication number
- JP4835892B2 JP4835892B2 JP2001222560A JP2001222560A JP4835892B2 JP 4835892 B2 JP4835892 B2 JP 4835892B2 JP 2001222560 A JP2001222560 A JP 2001222560A JP 2001222560 A JP2001222560 A JP 2001222560A JP 4835892 B2 JP4835892 B2 JP 4835892B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- bumps
- chip
- pair
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
- Credit Cards Or The Like (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は小型両面回路の形成方法に関し、更に詳しくは基材の片面に第１の回路を備え、反対側の面に第２の回路を備え、両回路はＩＣ回路を介して連続している小型両面回路の形成方法に関する。
【０００２】
【従来の技術】
従来よりＲＦＩＤデータキャリアはコイル状のアンテナ回路とアンテナ回路に搭載したＩＣたチップにより構成される。その場合において、一般にコイル状に形成した回線の始端と終端を基材の裏面を接続して回路の形成すると共に回路の途中にＩＣチップ搭載部を形成しアンテナ回路とＩＣ回路を電気的に接続してＲＦＩＤデータキャリアパターンを形成していた。
【０００３】
また、基材の両面にコイル状の回線を形成する場合には、表裏のコイル状回線を直列に接続し、直列に接続した回線の始端と終端を電気的に接続して回路を形成すると共に回路の途中にＩＣチップ搭載部を形成しアンテナ回路とＩＣ回路を電気的に接続してＲＦＩＤデータキャリアパターンを形成していた。
【０００４】
また、ＩＣチップの搭載はベアチップ実装、即ち、ベア（裸）のＩＣを実装基板に実装する実装技術によりアンテナ回路に接続されていた。ベアチップ実装の接続技術は、ワイヤボンディング方式とフリップチップ方式がある。接続後に信頼性を確保するために樹脂封止が行われる。
【０００５】
ベアチップ実装は、電子部品を小型、薄型、軽量化するために使用される。さらにベアチップ実装は、パッケージ品と比べ高密度実装が可能である。ＩＣと回路基板の接続距離を短くでき、より高速なシステムへ対応できる。従って、電卓、時計、携帯機器などの汎用品から、高速のコンピュータ向けまでの幅広い範囲で適用されている。
【０００６】
しかしながら従来のフリップチップは、ＩＣチップの電極パッド上に突起状電極（バンプ）を形成し、相対する基板上の電極パッドに対して位置合わせして実装するように構成されたもので、ＩＣチップを回路に接続する手段しか備えていないもので、基材の表裏に形成した２つの回線を電気的に接続する手段は備えていない。
【０００７】
【発明が解決しようとする課題】
本発明の目的は表裏の回線を接続してアンテナ回路を形成することと、アンテナ回路にＩＣ回路を接続することを同時に行うことができる小型両面回路の形成方法を提供することである。
【０００８】
【課題を解決するための手段】
請求項１に記載の発明は、上記の課題の解決するもので、基材の片面に第１の回路を備え、反対側の面に第２の回路を備え、両回路はＩＣ回路を介して連続している小型両面回路の形成方法であって、４つのバンプ（Ａ，Ｂ，イ，ロ）を備え、そのうちの一対のバンプ（イ，ロ）は互いに電気的に接続されており、残り一対のバンプ（Ａ，Ｂ）の各々はその端子部につながるＩＣチップを用い、第１の回路の一方の端末をＩＣチップの端子部につながる一対のバンプのうちの一つ（Ａ）に接続し、他方の端末を前記互いに電気的に接続された一対のバンプのうちの一つ（イ）に接続し、第２の回路の一方の端末をＩＣチップの端子部につながる一対のバンプのうちの残りの一つ（Ｂ）に接続し、他方の端末を前記互いに電気的に接続された一対のバンプのうちの残りの一つ（Ｂ）に接続することを特徴とする。
【０００９】
本発明の方法において、フレキシブル基板の両面に金属層を積層してなる母材を用意し、フォトエッチング法により一方の面に第１の回路を形成すると共に反対側の面に第２の回路を形成し、第１の回路の両端末に対応する位置に反対面側から前記端末に至るスルーホールをドライエッチングまたはウェットエッチングのうちの何れかの方法により形成し、第２の回路を設けた側からＩＣチップを、ＩＣチップの電極パッド上に形成されたバンプの一つはスルーホールを介して第１の回路の端末に接続し、もう一つは第２の回路の端末につながるように位置合わせして搭載し、前記バンプをそれぞれ第１の回路の端末及び第２の回路の端末に接続し、第１の回路のもう一つの端末及び第２の回路のもう一つの端末は前記互いに電気的に接続された一対のバンプに夫々接続することにより、表裏の回線の接続とアンテナ回路にＩＣチップを接続することを同時に行うことができる。
【００１０】
【発明の実施の形態】
以下図面を用いて本発明について詳細に説明する。
【００１１】
図１は本発明の方法において用いるＩＣチップ１の背面図を示す。このＩＣチップ１は４つのバンプ（Ａ，Ｂ，イ，ロ）を備え、そのうちの一対のバンプ（イ，ロ）は互いにワイヤ２を介して電気的に接続されており、残り一対のバンプ（Ａ，Ｂ）はＩＣチップの端子部につながるものである。尚、イとロの接続はＩＣ回路内の導通によってもよい。
【００１２】
図２は図１に示すＩＣチップを用いて表裏の回線を接続してアンテナ回路を形成することと、アンテナ回路にＩＣ回路を接続することを同時に行った状態を示す。ＩＣチップ１のバンプ（Ａ）は第１の回路（表回路）の一方の端末４ａにスルーホール６を通して接続され、バンプ（Ｂ）は第２の回路（裏回路）の端末５ａに接続されている。また、第２の回路の他方の端末（図示せず）は図示しないバンプ（イ）に接続される。一方、第１の回路の他方の端末４ｂはバンプ（イ）に電気的に接続されたバンプ（ロ）にスルーホール７を通して接続され、図３に示すような回路が形成される。
【００１３】
図４及び図５は第１の回路及び第２の回路の一例を示す。尚、図面において８はアンテナコイルの内側の領域を示す。
【００１４】
以上述べたように本発明の方法によればＩＣチップを搭載し、接続するだけで表裏の回線を接続してアンテナ回路を形成することと、アンテナ回路にＩＣ回路を接続することを同時に行うことができる。
【００１５】
図６は基材の表裏に第１の回路及び第２の回路を形成する過程を示す。
ＰＥＴ、ＰＩ等の絶縁性プラスチックフィルムからなる基材３の両面に銅箔、アルミニウム箔等の金属２１を積層した母材２２を用意する（図６（ａ））。次いで、この母材２２の両面にレジストパターン２３，２４を取り付け（図６（ｂ））、ウエットエッチングによりエッチングした後レジストを剥離して第１の回路４及び第２の回路５を形成する（図６（ｃ））。最後に、エキシマレーザ、インパクト炭酸ガスレーザによりスルーホール６、７を形成する（図６（ｄ））。
【００１６】
【発明の効果】
以上詳細に説明したように、本発明の方法によれば、４つのバンプ（Ａ，Ｂ，イ，ロ）を備え、そのうちの一対のバンプ（イ，ロ）は互いに電気的に接続されており、残り一対のバンプ（Ａ，Ｂ）の各々はその端子部につながるＩＣチップを用い、第１の回路の一方の端末をＩＣチップの端子部につながる一対のバンプのうちの一つ（Ａ）に接続し、他方の端末を前記互いに電気的に接続された一対のバンプのうちの一つ（イ）に接続し。第２の回路の一方の端末をＩＣチップの端子部につながる一対のバンプのうちの残りの一つ（Ｂ）に接続し、他方の端末を前記互いに電気的に接続された一対のバンプのうちの残りの一つ（Ｂ）に接続することにより、表裏の回線を接続してアンテナ回路を形成することと、アンテナ回路にＩＣチップを接続することを同時に行うことができる。
【図面の簡単な説明】
【図１】 本発明の方法において用いるＩＣチップの背面図である。
【図２】 本発明の方法によって表裏の回線を接続してアンテナ回路を形成し、同時にアンテナ回路にＩＣチップを接続した状態を示す略図である。
【図３】 本発明の方法により形成した回路の回路図である。
【図４】 第１の回路の平面図である。
【図５】 第２の回路の平面図である。
【図６】 第１及び第２の回路の形成過程を示す。
【符号の説明】
１ ＩＣチップ
Ａ，Ｂ，イ，ロ バンプ
２ ワイヤ
３ 基材
４ａ、４ｂ 第１の回路の端末
５ａ、５ｂ 第２の回路の端末
６、７ スルーホール
３ 基材
２１ 金属
２２ 母材
２３、２４ レジストパターン
４ 第１の回路
５ 第２の回路
【発明の属する技術分野】
本発明は小型両面回路の形成方法に関し、更に詳しくは基材の片面に第１の回路を備え、反対側の面に第２の回路を備え、両回路はＩＣ回路を介して連続している小型両面回路の形成方法に関する。
【０００２】
【従来の技術】
従来よりＲＦＩＤデータキャリアはコイル状のアンテナ回路とアンテナ回路に搭載したＩＣたチップにより構成される。その場合において、一般にコイル状に形成した回線の始端と終端を基材の裏面を接続して回路の形成すると共に回路の途中にＩＣチップ搭載部を形成しアンテナ回路とＩＣ回路を電気的に接続してＲＦＩＤデータキャリアパターンを形成していた。
【０００３】
また、基材の両面にコイル状の回線を形成する場合には、表裏のコイル状回線を直列に接続し、直列に接続した回線の始端と終端を電気的に接続して回路を形成すると共に回路の途中にＩＣチップ搭載部を形成しアンテナ回路とＩＣ回路を電気的に接続してＲＦＩＤデータキャリアパターンを形成していた。
【０００４】
また、ＩＣチップの搭載はベアチップ実装、即ち、ベア（裸）のＩＣを実装基板に実装する実装技術によりアンテナ回路に接続されていた。ベアチップ実装の接続技術は、ワイヤボンディング方式とフリップチップ方式がある。接続後に信頼性を確保するために樹脂封止が行われる。
【０００５】
ベアチップ実装は、電子部品を小型、薄型、軽量化するために使用される。さらにベアチップ実装は、パッケージ品と比べ高密度実装が可能である。ＩＣと回路基板の接続距離を短くでき、より高速なシステムへ対応できる。従って、電卓、時計、携帯機器などの汎用品から、高速のコンピュータ向けまでの幅広い範囲で適用されている。
【０００６】
しかしながら従来のフリップチップは、ＩＣチップの電極パッド上に突起状電極（バンプ）を形成し、相対する基板上の電極パッドに対して位置合わせして実装するように構成されたもので、ＩＣチップを回路に接続する手段しか備えていないもので、基材の表裏に形成した２つの回線を電気的に接続する手段は備えていない。
【０００７】
【発明が解決しようとする課題】
本発明の目的は表裏の回線を接続してアンテナ回路を形成することと、アンテナ回路にＩＣ回路を接続することを同時に行うことができる小型両面回路の形成方法を提供することである。
【０００８】
【課題を解決するための手段】
請求項１に記載の発明は、上記の課題の解決するもので、基材の片面に第１の回路を備え、反対側の面に第２の回路を備え、両回路はＩＣ回路を介して連続している小型両面回路の形成方法であって、４つのバンプ（Ａ，Ｂ，イ，ロ）を備え、そのうちの一対のバンプ（イ，ロ）は互いに電気的に接続されており、残り一対のバンプ（Ａ，Ｂ）の各々はその端子部につながるＩＣチップを用い、第１の回路の一方の端末をＩＣチップの端子部につながる一対のバンプのうちの一つ（Ａ）に接続し、他方の端末を前記互いに電気的に接続された一対のバンプのうちの一つ（イ）に接続し、第２の回路の一方の端末をＩＣチップの端子部につながる一対のバンプのうちの残りの一つ（Ｂ）に接続し、他方の端末を前記互いに電気的に接続された一対のバンプのうちの残りの一つ（Ｂ）に接続することを特徴とする。
【０００９】
本発明の方法において、フレキシブル基板の両面に金属層を積層してなる母材を用意し、フォトエッチング法により一方の面に第１の回路を形成すると共に反対側の面に第２の回路を形成し、第１の回路の両端末に対応する位置に反対面側から前記端末に至るスルーホールをドライエッチングまたはウェットエッチングのうちの何れかの方法により形成し、第２の回路を設けた側からＩＣチップを、ＩＣチップの電極パッド上に形成されたバンプの一つはスルーホールを介して第１の回路の端末に接続し、もう一つは第２の回路の端末につながるように位置合わせして搭載し、前記バンプをそれぞれ第１の回路の端末及び第２の回路の端末に接続し、第１の回路のもう一つの端末及び第２の回路のもう一つの端末は前記互いに電気的に接続された一対のバンプに夫々接続することにより、表裏の回線の接続とアンテナ回路にＩＣチップを接続することを同時に行うことができる。
【００１０】
【発明の実施の形態】
以下図面を用いて本発明について詳細に説明する。
【００１１】
図１は本発明の方法において用いるＩＣチップ１の背面図を示す。このＩＣチップ１は４つのバンプ（Ａ，Ｂ，イ，ロ）を備え、そのうちの一対のバンプ（イ，ロ）は互いにワイヤ２を介して電気的に接続されており、残り一対のバンプ（Ａ，Ｂ）はＩＣチップの端子部につながるものである。尚、イとロの接続はＩＣ回路内の導通によってもよい。
【００１２】
図２は図１に示すＩＣチップを用いて表裏の回線を接続してアンテナ回路を形成することと、アンテナ回路にＩＣ回路を接続することを同時に行った状態を示す。ＩＣチップ１のバンプ（Ａ）は第１の回路（表回路）の一方の端末４ａにスルーホール６を通して接続され、バンプ（Ｂ）は第２の回路（裏回路）の端末５ａに接続されている。また、第２の回路の他方の端末（図示せず）は図示しないバンプ（イ）に接続される。一方、第１の回路の他方の端末４ｂはバンプ（イ）に電気的に接続されたバンプ（ロ）にスルーホール７を通して接続され、図３に示すような回路が形成される。
【００１３】
図４及び図５は第１の回路及び第２の回路の一例を示す。尚、図面において８はアンテナコイルの内側の領域を示す。
【００１４】
以上述べたように本発明の方法によればＩＣチップを搭載し、接続するだけで表裏の回線を接続してアンテナ回路を形成することと、アンテナ回路にＩＣ回路を接続することを同時に行うことができる。
【００１５】
図６は基材の表裏に第１の回路及び第２の回路を形成する過程を示す。
ＰＥＴ、ＰＩ等の絶縁性プラスチックフィルムからなる基材３の両面に銅箔、アルミニウム箔等の金属２１を積層した母材２２を用意する（図６（ａ））。次いで、この母材２２の両面にレジストパターン２３，２４を取り付け（図６（ｂ））、ウエットエッチングによりエッチングした後レジストを剥離して第１の回路４及び第２の回路５を形成する（図６（ｃ））。最後に、エキシマレーザ、インパクト炭酸ガスレーザによりスルーホール６、７を形成する（図６（ｄ））。
【００１６】
【発明の効果】
以上詳細に説明したように、本発明の方法によれば、４つのバンプ（Ａ，Ｂ，イ，ロ）を備え、そのうちの一対のバンプ（イ，ロ）は互いに電気的に接続されており、残り一対のバンプ（Ａ，Ｂ）の各々はその端子部につながるＩＣチップを用い、第１の回路の一方の端末をＩＣチップの端子部につながる一対のバンプのうちの一つ（Ａ）に接続し、他方の端末を前記互いに電気的に接続された一対のバンプのうちの一つ（イ）に接続し。第２の回路の一方の端末をＩＣチップの端子部につながる一対のバンプのうちの残りの一つ（Ｂ）に接続し、他方の端末を前記互いに電気的に接続された一対のバンプのうちの残りの一つ（Ｂ）に接続することにより、表裏の回線を接続してアンテナ回路を形成することと、アンテナ回路にＩＣチップを接続することを同時に行うことができる。
【図面の簡単な説明】
【図１】 本発明の方法において用いるＩＣチップの背面図である。
【図２】 本発明の方法によって表裏の回線を接続してアンテナ回路を形成し、同時にアンテナ回路にＩＣチップを接続した状態を示す略図である。
【図３】 本発明の方法により形成した回路の回路図である。
【図４】 第１の回路の平面図である。
【図５】 第２の回路の平面図である。
【図６】 第１及び第２の回路の形成過程を示す。
【符号の説明】
１ ＩＣチップ
Ａ，Ｂ，イ，ロ バンプ
２ ワイヤ
３ 基材
４ａ、４ｂ 第１の回路の端末
５ａ、５ｂ 第２の回路の端末
６、７ スルーホール
３ 基材
２１ 金属
２２ 母材
２３、２４ レジストパターン
４ 第１の回路
５ 第２の回路
Claims (3)
- 基材の片面に第１の回路を備え、反対側の面に第２の回路を備え、両回路はＩＣ回路を介して連続している小型両面回路の形成方法であって、４つのバンプ（Ａ，Ｂ，イ，ロ）を備え、そのうちの一対のバンプ（イ，ロ）は互いに電気的に接続されており、残り一対のバンプ（Ａ，Ｂ）の各々はその端子部につながるＩＣチップを用い、第１の回路の一方の端末をＩＣチップの端子部につながる一対のバンプのうちの一つ（Ａ）に接続し、他方の端末を前記互いに電気的に接続された一対のバンプのうちの一つ（イ）に接続し、第２の回路の一方の端末をＩＣチップの端子部につながる一対のバンプのうちの残りの一つ（Ｂ）に接続し、他方の端末を前記互いに電気的に接続された一対のバンプのうちの残りの一つ（Ｂ）に接続することを特徴とする小型両面回路の形成方法。
- フレキシブル基板の両面に金属層を積層してなる母材を用意し、フォトエッチング法により一方の面に第１の回路を形成すると共に反対側の面に第２の回路を形成し、第１の回路の両端末に対応する位置に反対面側から前記端末に至るスルーホールをドライエッチングまたはウェットエッチングのうちの何れかの方法により形成し、第２の回路を設けた側からＩＣチップを、ＩＣチップの電極パッド上に形成されたバンプの一つはスルーホールを介して第１の回路の端末に接続し、もう一つは第２の回路の端末につながるように位置合わせして搭載し、前記バンプをそれぞれ第１の回路の端末及び第２の回路の端末に接続し、第１の回路のもう一つの端末及び第２の回路のもう一つの端末は前記互いに電気的に接続された一対のバンプに夫々接続することを特徴とする請求項１に記載の小型両面回路の形成方法。
- 第１および第２の回路が直列につながるアンテナ回路であることを特徴とする請求項１または２に記載の小型両面回路の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001222560A JP4835892B2 (ja) | 2001-07-24 | 2001-07-24 | 小型両面回路の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001222560A JP4835892B2 (ja) | 2001-07-24 | 2001-07-24 | 小型両面回路の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003036423A JP2003036423A (ja) | 2003-02-07 |
| JP4835892B2 true JP4835892B2 (ja) | 2011-12-14 |
Family
ID=19056024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001222560A Expired - Fee Related JP4835892B2 (ja) | 2001-07-24 | 2001-07-24 | 小型両面回路の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4835892B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1154546A (ja) * | 1997-08-01 | 1999-02-26 | Mitsubishi Heavy Ind Ltd | 非接触タグ製造時のｉｃチップ電極接続方法 |
| JP2000048153A (ja) * | 1998-07-31 | 2000-02-18 | Sony Corp | 非接触ｉｃカード |
| JP2001084348A (ja) * | 1999-09-09 | 2001-03-30 | Mitsui High Tec Inc | 非接触型記録媒体 |
-
2001
- 2001-07-24 JP JP2001222560A patent/JP4835892B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003036423A (ja) | 2003-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100546374B1 (ko) | 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법 | |
| KR100603799B1 (ko) | 범프를 갖는 금속 호일, 금속 호일을 갖는 회로 기판 및회로 기판을 갖는 반도체 장치 | |
| JP3838331B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| WO2001026155A1 (fr) | Dispositif a semi-conducteur, procede et dispositif permettant d'obtenir ce dernier, carte de circuit imprime et equipement electronique | |
| EP1571706B1 (en) | Electronic device | |
| US7772107B2 (en) | Methods of forming a single layer substrate for high capacity memory cards | |
| JP2008288553A (ja) | 集積回路を実装するラベル型フレキシブル回路基板の製作方法およびその構造 | |
| JPH0656873B2 (ja) | 集積回路モジュールの機能を変更する方法および装置 | |
| JP3886307B2 (ja) | フレキシブル配線板パッケージ及びその製造方法 | |
| JPH0394460A (ja) | 半導体装置およびその製造方法 | |
| JP4835892B2 (ja) | 小型両面回路の形成方法 | |
| JPH11175676A (ja) | 非接触式ｉｃカード | |
| JP3879803B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2541494B2 (ja) | 半導体装置 | |
| KR0173931B1 (ko) | 센터 본딩패드를 갖는 적층칩 패키지용 기판 | |
| US20020137326A1 (en) | Method for manufacturing a low-profile semiconductor device | |
| JP2001358182A (ja) | 配線基板の製造方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH08167676A (ja) | 半導体装置 | |
| JP2002043507A (ja) | 半導体装置およびその製造方法 | |
| JP2003044807A (ja) | 非接触ｉｃカードと非接触ｉｃカード用インレット及びその検査方法 | |
| JPH05226518A (ja) | 混成集積回路装置 | |
| JPH1126632A (ja) | Ｂｇａ型半導体装置 | |
| JP2004207303A (ja) | 配線基板及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 | |
| JP2004185229A (ja) | 非接触型ｉｃカード及びその製造方法 | |
| JP2002183696A (ja) | Ｉｃカードのコイル製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080312 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110422 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110901 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110914 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141007 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |