[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4828515B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4828515B2
JP4828515B2 JP2007335688A JP2007335688A JP4828515B2 JP 4828515 B2 JP4828515 B2 JP 4828515B2 JP 2007335688 A JP2007335688 A JP 2007335688A JP 2007335688 A JP2007335688 A JP 2007335688A JP 4828515 B2 JP4828515 B2 JP 4828515B2
Authority
JP
Japan
Prior art keywords
metal layer
internal connection
layer
connection terminal
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007335688A
Other languages
English (en)
Other versions
JP2009158741A (ja
JP2009158741A5 (ja
Inventor
孝治 山野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007335688A priority Critical patent/JP4828515B2/ja
Priority to US12/336,854 priority patent/US7964493B2/en
Priority to EP08172649A priority patent/EP2075833A2/en
Priority to TW097150393A priority patent/TW200941604A/zh
Priority to KR1020080133197A priority patent/KR20090071444A/ko
Priority to CNA2008101892195A priority patent/CN101471269A/zh
Publication of JP2009158741A publication Critical patent/JP2009158741A/ja
Publication of JP2009158741A5 publication Critical patent/JP2009158741A5/ja
Application granted granted Critical
Publication of JP4828515B2 publication Critical patent/JP4828515B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02319—Manufacturing methods of the redistribution layers by using a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置の製造方法に係り、半導体チップが配線パターンにフリップチップ接続されると共に、平面視した状態で半導体チップと略同じ大きさとされた半導体装置の製造方法に関する。
従来の半導体装置には、平面視した状態で半導体チップと略同じ大きさとされたチップサイズパッケージと呼ばれる半導体装置（例えば、図１参照）がある。
図１は、従来の半導体装置の断面図である。
図１を参照するに、従来の半導体装置２００は、半導体チップ２０１と、内部接続端子２０２と、樹脂層２０３と、配線パターン２０４と、ソルダーレジスト層２０６と、外部接続端子２０７とを有する。
半導体チップ２０１は、薄板化された半導体基板２１０と、半導体集積回路２１１と、複数の電極パッド２１２と、保護膜２１３とを有する。半導体集積回路２１１は、半導体基板２１０の表面２１０Ａ側に設けられている。半導体集積回路２１１は、図示していない拡散層、絶縁層、ビア、及び配線等から構成されている。複数の電極パッド２１２は、半導体集積回路２１１上に設けられている。複数の電極パッド２１２は、半導体集積回路２１１に設けられた配線及びビア（図示せず）と電気的に接続されている。保護膜２１３は、半導体集積回路２１１上に設けられている。保護膜２１３は、半導体集積回路２１１を保護するための膜である。
内部接続端子２０２は、電極パッド２１２上に設けられている。これにより、内部接続端子２０２は、半導体集積回路２１１と電気的に接続されている。内部接続端子２０２の面２０２Ａ（上面）は、樹脂層２０３の上面２０３Ａと略面一になるように構成されている。内部接続端子２０２の面２０２Ａは、略平坦な面とされている。内部接続端子２０２の上端は、配線パターン２０４と接触している。樹脂層２０３は、内部接続端子２０２の側面を覆うように、内部接続端子２０２が設けられた側の半導体基板２０１の面に設けられている。
配線パターン２０４は、内部接続端子２０２の面２０２Ａ及び樹脂層２０３の上面２０３Ａに設けられている。これにより、配線パターン２０４は、内部接続端子２０２と電気的に接続されている。配線パターン２０４は、外部接続端子２０７が配設される外部接続端子配設領域２０４Ａを有する。ソルダーレジスト層２０６は、外部接続端子配設領域２０４Ａを除いた部分の配線パターン２０４を覆うように、樹脂層２０３の上面２０３Ａに設けられている。ソルダーレジスト層２０６は、外部接続端子配設領域２０４Ａの上面を露出する開口部を有する。
外部接続端子２０７は、外部接続端子配設領域２０４Ａに設けられている。外部接続端子２０７は、半導体装置２００をマザーボード等の実装基板（図示せず）に実装するための端子である。
図２〜図９は、従来の半導体装置の製造工程を示す図である。図２〜図９において、従来の半導体装置２００と同一構成部分には同一符号を付す。
図２〜図９を参照して、従来の半導体装置の製造方法について説明する。始めに、図２に示す工程では、薄板化される前の半導体基板２１０の表面２１０Ａ側に、半導体集積回路２１１、複数の電極パッド２１２、及び保護膜２１３を有した半導体チップ２０１を形成する。
次いで、図３に示す工程では、複数の電極パッド２１２上に内部接続端子２０２を形成する。この段階では、複数の内部接続端子２０２間には、高さばらつきが存在する。
次いで、図４に示す工程では、内部接続端子２０２が設けられた側の電極パッド２１２及び保護膜２１３に、内部接続端子２０２を覆う樹脂層２０３を形成する。その後、樹脂層２０３の上面２０３Ａに金属層２１５を形成する。金属層２１５は、後述する図６に示す工程において、パターニングされることにより、配線パターン２０４となる部材である。
次いで、図５に示す工程では、図４に示す構造体を加熱した状態で、金属層２１５を押圧して、金属層２１５の下面と内部接続端子２０２の上端とを接触させる。これにより、金属層２１５と内部接続端子２０２とが電気的に接続されると共に、内部接続端子２０２の上端に略平坦な面２０２Ａが形成される。また、内部接続端子２０２の面２０２Ａは、樹脂層２０３の上面２０３Ａと略面一となるように形成する。
このように、金属層２１５を押圧して金属層２１５と複数の内部接続端子２０２とを接触させることにより、複数の内部接続端子２０２の高さを揃える工程や複数の内部接続端子２０２の上端を樹脂層２０３から露出させるための研磨工程等が不要となるため、半導体装置２００の製造コストを低減することができる。
次いで、図６に示す工程では、図５に示す金属層２１５をパターニングすることで、配線パターン２０４を形成する。次いで、図７に示す工程では、樹脂層２０３の上面２０３Ａに、外部接続端子配設領域２０４Ａを除いた部分の配線パターン２０４を覆うようにソルダーレジスト層２０６を形成する。
次いで、図８に示す工程では、半導体基板２１０の裏面側から半導体基板２１０を研磨して、半導体基板２１０を薄板化する。次いで、図９に示す工程では、外部接続端子配設領域２０４Ａに外部接続端子２０７を形成する。これにより、半導体装置２００が製造される（例えば、特許文献１参照。）。
特開平１０−３３５５２８号公報
図１０は、従来の半導体装置の製造方法の問題点を説明するため断面図である。図１０において、従来の半導体装置２００と同一構成部分には同一符号を付す。
しかしながら、従来の半導体装置２００の製造方法では、内部接続端子２０２の面２０２Ａ（上面）と配線パターン２０４の下面とを接触させることで、内部接続端子２０２と配線パターン２０４との電気的に接続していたため、例えば、樹脂層２０３が変形した場合（具体的には、水分や熱の影響により樹脂層２０３が膨張した場合）、図１０に示すように、樹脂層２０３の上面２０３Ａと共に、配線パターン２０４が内部接続端子２０２の上方に移動してしまう。これにより、配線パターン２０４が内部接続端子２０２から離間して、内部接続端子２０２と配線パターン２０４と間の電気的な接続信頼性を確保することができないという問題があった。
そこで本発明は、上述した問題点に鑑みなされたものであり、内部接続端子が接続される配線パターンと内部接続端子との間の電気的な接続信頼性を十分に確保することのできる半導体装置の製造方法を提供することを目的とする。
本発明の一観点によれば、複数の半導体チップが形成される半導体基板と、電極パッドを有した前記複数の半導体チップと、前記電極パッドに設けられた内部接続端子と、前記内部接続端子と電気的に接続された配線パターンと、を備えた半導体装置の製造方法であって、前記内部接続端子が設けられた側の前記複数の半導体チップと前記内部接続端子とを覆うように樹脂層を形成する樹脂層形成工程と、前記樹脂層の上面に金属層を形成する金属層形成工程と、前記金属層を押圧して、前記金属層と前記内部接続端子とを接触させる接触工程と、前記接触工程後に、レーザ溶接法、超音波溶接法、及び抵抗溶接法からなる群のうちの少なくとも１つの方法により、前記内部接続端子と接触している部分の前記金属層と、前記金属層と接触している部分の前記内部接続端子とを接合させ、前記金属層と前記内部接続端子との接合部分に合金層を形成する接合工程と、前記接合工程後に、前記金属層をパターニングして前記配線パターンを形成する配線パターン形成工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、樹脂層の上面に形成された金属層（配線パターンの母材）を押圧して、金属層と内部接続端子とを接触させた後、内部接続端子と接触している部分の金属層と、金属層と接触している部分の内部接続端子とを接合させることにより、樹脂層が変形した場合（例えば、水分や熱の影響により樹脂層が膨張した場合）でも、内部接続端子と金属層（配線パターンに対応する部分の金属層）との接合部分が離間することがなくなるため、内部接続端子と配線パターンとの間の電気的な接続信頼性を十分に確保することができる。
本発明の他の観点によれば、複数の半導体チップが形成される半導体基板と、電極パッドを有した前記複数の半導体チップと、前記電極パッドに設けられた内部接続端子と、前記内部接続端子と電気的に接続された配線パターンと、を備えた半導体装置の製造方法であって、前記内部接続端子が設けられた側の前記複数の半導体チップと前記内部接続端子とを覆うように樹脂層を形成する樹脂層形成工程と、前記樹脂層の上面に金属層を形成する金属層形成工程と、前記金属層を押圧して、前記金属層と前記内部接続端子とを接触させる接触工程と、前記接触工程後に、前記金属層をパターニングして前記配線パターンを形成する配線パターン形成工程と、前記配線パターン形成工程後に、レーザ溶接法、超音波溶接法、及び抵抗溶接法からなる群のうちの少なくとも１つの方法により、前記内部接続端子と接触している部分の前記配線パターンと、前記配線パターンと接触している部分の前記内部接続端子とを接合させ、前記配線パターンと前記内部接続端子との接合部分に合金層を形成する接合工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、樹脂層の上面に形成された金属層を押圧して、金属層と内部接続端子とを接触させ、その後、金属層をパターニングして配線パターンを形成し、その後、内部接続端子と接触している部分の配線パターンと、配線パターンと接触している部分の内部接続端子とを接合させることにより、樹脂層が変形した場合（例えば、水分や熱の影響により樹脂層が膨張した場合）でも、内部接続端子と配線パターンとの接合部分が離間することがなくなるため、内部接続端子と配線パターンと間の電気的な接続信頼性を十分に確保することができる。
本発明のその他の観点によれば、複数の半導体チップが形成される半導体基板と、電極パッドを有した前記複数の半導体チップと、前記電極パッドに設けられた内部接続端子と、前記内部接続端子と電気的に接続された配線パターンと、を備えた半導体装置の製造方法であって、前記内部接続端子が設けられた側の前記複数の半導体チップと前記内部接続端子とを覆うように樹脂層を形成する樹脂層形成工程と、前記樹脂層上に第１の金属層と、第２の金属層とを順次積層させる金属層積層工程と、前記第２の金属層を押圧して、前記第１の金属層と前記内部接続端子とを接触させる接触工程と、前記接触工程後に、レーザ溶接法、超音波溶接法、及び抵抗溶接法からなる群のうちの、少なくとも１つの方法により、前記内部接続端子と接触している部分の前記第１の金属層と、前記第１の金属層と接触している部分の前記内部接続端子とを接合させ、前記第１の金属層と前記内部接続端子との接合部分に合金層を形成する接合工程と、前記第２の金属層をエッチングして接続パッドを形成する接続パッド形成工程と、前記第１の金属層をエッチングして前記配線パターンを形成する配線パターン形成工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、樹脂層上に第１の金属層（配線パターンの母材）と、第２の金属層（接続パッドの母材）とを順次積層させ、次いで、第２の金属層を押圧して、第１の金属層と内部接続端子とを接触させた後、内部接続端子と接触している部分の第１の金属層と、第１の金属層と接触している部分の内部接続端子とを接合させることにより、樹脂層が変形した場合（例えば、水分や熱の影響により樹脂層が膨張した場合）でも、内部接続端子と配線パターンとの接合部分が離間することがなくなるため、内部接続端子と配線パターンと間の電気的な接続信頼性を十分に確保することができる。
本発明のその他の観点によれば、複数の半導体チップが形成される半導体基板と、電極パッドを有した前記複数の半導体チップと、前記電極パッドに設けられた内部接続端子と、前記内部接続端子と電気的に接続された配線パターンと、を備えた半導体装置の製造方法であって、前記内部接続端子が設けられた側の前記複数の半導体チップと前記内部接続端子とを覆うように樹脂層を形成する樹脂層形成工程と、前記樹脂層上に第１の金属層と、第２の金属層と、前記第２の金属層を保護する保護層とを順次積層させる積層工程と、前記保護層を押圧して、前記第１の金属層と前記内部接続端子とを接触させる接触工程と、レーザ溶接法、超音波溶接法、及び抵抗溶接法からなる群のうちの、少なくとも１つの方法により、前記内部接続端子と接触している部分の前記第１の金属層と、前記第１の金属層と接触している部分の前記内部接続端子とを接合させ、前記第１の金属層と前記内部接続端子との接合部分に合金層を形成する接合工程と、前記接触工程後に、前記保護層を除去する保護層除去工程と、前記第２の金属層をエッチングして接続パッドを形成する接続パッド形成工程と、前記第１の金属層をエッチングして前記配線パターンを形成する配線パターン形成工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、樹脂層上に第１の金属層（配線パターンの母材）と、第２の金属層（接続パッドの母材）と、第２の金属層を保護する保護層とを順次積層させ、次いで、保護層を押圧して、第１の金属層と内部接続端子とを接触させた後、内部接続端子と接触している部分の第１の金属層と、第１の金属層と接触している部分の内部接続端子とを接合させることにより、樹脂層が変形した場合（例えば、水分や熱の影響により樹脂層が膨張した場合）でも、内部接続端子と配線パターンとの接合部分が離間することがなくなるため、内部接続端子と配線パターンと間の電気的な接続信頼性を十分に確保することができる。
また、第２の金属層上に積層された保護層を介して、第２の金属層を押圧することにより、接触工程において、第２の金属層が損傷することを防止できる。
本発明のその他の観点によれば、複数の半導体チップが形成される半導体基板と、電極パッドを有した前記複数の半導体チップと、前記電極パッドに設けられた内部接続端子と、前記内部接続端子と電気的に接続された配線パターンと、を備えた半導体装置の製造方法であって、前記内部接続端子が設けられた側の前記複数の半導体チップと前記内部接続端子とを覆うように樹脂層を形成する樹脂層形成工程と、前記樹脂層上に第１の金属層と、第２の金属層と、第３の金属層とを順次積層させる金属層積層工程と、前記第３の金属層を押圧して、前記第１の金属層と前記内部接続端子とを接触させる接触工程と、レーザ溶接法、超音波溶接法、及び抵抗溶接法からなる群のうちの、少なくとも１つの方法により、前記内部接続端子と接触している部分の前記第１の金属層と、前記第１の金属層と接触している部分の前記内部接続端子とを接合させ、前記第１の金属層と前記内部接続端子との接合部分に合金層を形成する接合工程と、前記第３の金属層をエッチングしてメタルポストを形成するメタルポスト形成工程と、前記第２の金属層をエッチングして接続パッドを形成する接続パッド形成工程と、前記第１の金属層をエッチングして前記配線パターンを形成する配線パターン形成工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、樹脂層上に第１の金属層（配線パターンの母材）と、第２の金属層（接続パッドの母材）と、第３の金属層（メタルポストの母材）とを順次積層させ、次いで、第３の金属層を押圧して、第１の金属層と内部接続端子とを接触させた後、内部接続端子と接触している部分の第１の金属層と、第１の金属層と接触している部分の内部接続端子とを接合させることにより、樹脂層が変形した場合（例えば、水分や熱の影響により樹脂層が膨張した場合）でも、内部接続端子と配線パターンとの接合部分が離間することがなくなるため、内部接続端子と配線パターンと間の電気的な接続信頼性を十分に確保することができる。
また、接合工程後に、第３の金属層をエッチングしてメタルポストを形成し、その後、第２の金属層をエッチングして接続パッドを形成することにより、接続パッド上にメタルポストが配置されるため、例えば、メタルポスト上にマザーボード等の実装基板と接続される外部接続端子を設けた場合、外部接続端子にかかるストレス（応力）を緩和することができる。
本発明によれば、内部接続端子が接続される配線パターンと内部接続端子との間の電気的な接続信頼性を十分に確保することができる。
次に、図面に基づいて本発明の実施の形態について説明する。
（第１の実施の形態）
図１１は、本発明の第１の実施の形態に係る半導体装置の断面図である。
図１１を参照するに、第１の実施の形態の半導体装置１０は、半導体チップ１１と、内部接続端子１２と、樹脂層１３と、配線パターン１４，１５と、ソルダーレジスト層１６と、外部接続端子１７とを有する。
半導体チップ１１は、半導体基板２１と、半導体集積回路２２と、電極パッド２３と、保護膜２４とを有する。半導体基板２１は、半導体集積回路２２を形成するための基板である。半導体基板２１は、薄板化されている。半導体基板２１の厚さは、例えば、２００μｍ〜３００μｍとすることができる。半導体基板２１としては、例えば、薄板化されたシリコンウエハが個片化されたものを用いることができる。
半導体集積回路２２は、半導体基板２１の表面２１Ａ側に形成されている。半導体集積回路２２は、半導体基板２１に形成された拡散層（図示せず）、半導体基板２１の表面２１Ａに積層された複数の絶縁層（図示せず）、及び積層された複数の絶縁層に設けられたビア（図示せず）及び配線（図示せず）等から構成されている。
電極パッド２３は、半導体集積回路２２上に複数設けられている。電極パッド２３は、半導体集積回路２２に設けられた配線（図示せず）及びビア（図示せず）と電気的に接続されている。電極パッド２３の材料としては、例えば、Ａｌを用いることができる。
保護膜２４は、半導体集積回路２２の面２２Ａ（半導体基板２１と接触する面とは反対側に位置する半導体集積回路２２の面）に設けられている。保護膜２４は、半導体集積回路２２を保護するための膜である。保護膜２４としては、例えば、絶縁膜を用いることができる。保護膜２４となる絶縁膜としては、例えば、ＳｉＮ膜やＰＳＧ膜等を用いることができる。
内部接続端子１２は、電極パッド２３上に設けられており、半導体集積回路２２と電気的に接続されている。内部接続端子１２は、半導体集積回路２２と配線パターン１４とを電気的に接続するための端子である。内部接続端子１２の上端１２Ａは、合金層２５を介して、配線パターン１４と電気的に接続されている。
合金層２５は、内部接続端子１２と配線パターン１４とを接触させた後、レーザ溶接法、超音波溶接法、及び抵抗溶接法からなる群のうちの少なくとも１つの方法により、内部接続端子１２の上端１２Ａと配線パターン１４の下部とを接合させた際に形成される層である。合金層２５は、内部接続端子１２を構成する金属材料と、配線パターン１４を構成する金属材料との合金である。合金層２５としては、例えば、結合力の強いＣｕ−Ａｕ合金層を用いることができる。合金層２５としてＣｕ−Ａｕ合金層を用いた場合、合金層２５の厚さは、例えば、０．５μｍ〜１．０μｍとすることができる。
このように、内部接続端子１２を構成する金属材料と、配線パターン１４を構成する金属材料とで構成された合金層２５を介して、内部接続端子１２と配線パターン１４とを電気的に接続することにより、樹脂層１３が変形した場合（例えば、水分や熱の影響により樹脂層１３が膨張した場合）でも、内部接続端子１２と配線パターン１４との接合部分（具体的には、合金層２５及び合金層２５と接触している部分の内部接続端子１２及び配線パターン１４）が離間することがなくなるため、内部接続端子１２と配線パターン１４と間の電気的な接続信頼性を十分に確保する（向上させる）ことができる。
内部接続端子１２としては、例えば、Ａｕバンプ、Ａｕめっき膜、及び無電解めっき法により形成されたＮｉ膜とこれを覆うＡｕ膜とから構成される金属積層膜等を用いることができる。Ａｕバンプは、例えば、ボンディング法やめっき法により形成することができる。内部接続端子１２の高さは、例えば、１０μｍ〜６０μｍとすることができる。
内部接続端子１２を構成する金属材料としてＡｕを用いる場合、配線パターン１４を構成する金属材料としては、例えば、Ｃｕを用いるとよい。
このように、内部接続端子１２を構成する金属材料としてＡｕを用いると共に、配線パターン１４を構成する金属材料としてＣｕを用いることにより、内部接続端子１２と配線パターン１４との間に、合金層２５として結合力の強いＣｕ−Ａｕ合金層を形成することができる。
樹脂層１３は、内部接続端子１２の側面を覆うように、半導体チップ１１の上面（具体的には、電極パッド２３及び保護膜２４の上面）に設けられている。樹脂層１３としては、例えば、絶縁樹脂層又は異方性導電性樹脂層を用いることができる。樹脂層１３として絶縁樹脂層を用いる場合、絶縁樹脂層としては、例えば、粘着性を有したシート状の樹脂層（例えば、ＮＣＦ（Non Conductive Film））や、ペースト状の樹脂層（例えば、ＮＣＰ（Non Conductive Paste））等を用いることができる。この場合、樹脂層１３の厚さは、例えば、１０μｍ〜６０μｍとすることができる。
樹脂層１３として異方性導電性樹脂層を用いる場合、異方性導電性樹脂層としては、例えば、粘着性を有したシート状の異方性導電樹脂層（例えば、ＡＣＦ（Anisotropic Conductive Film））や、ペースト状の異方性導電樹脂層（例えば、ＡＣＰ（Anisotropic Conductive Paste））等を用いることができる。この場合、樹脂層１３の厚さは、例えば、２０μｍ〜１００μｍとすることができる。ＡＣＰ及びＡＣＦは、エポキシ系樹脂をベースとする絶縁樹脂にＮｉ／Ａｕ積層膜に被膜された小径球状の樹脂が分散されたものであり、鉛直方向に対しては導電性を有し、水平方向には絶縁性を有する樹脂である。
配線パターン１４は、樹脂層１３の上面１３Ａに設けられており、合金層２５を介して、内部接続端子１２と電気的に接続されている。配線パターン１４は、外部接続端子１７が配設される外部接続端子配設領域１４Ａを有する。配線パターン１４の材料としては、例えば、Ｃｕを用いることができる。この場合、配線パターン１４の厚さは、例えば、１２μｍとすることができる。
配線パターン１５は、樹脂層１３の上面１３Ａに設けられている。配線パターン１５は、外部接続端子１７が配設される外部接続端子配設領域１５Ａを有する。配線パターン１５の材料としては、例えば、Ｃｕを用いることができる。この場合、配線パターン１５の厚さは、例えば、１２μｍとすることができる。
ソルダーレジスト層１６は、外部接続端子配設領域１４Ａ，１５Ａを除いた部分の配線パターン１４，１５を覆うように、樹脂層１３の上面１３Ａに設けられている。ソルダーレジスト層１６は、外部接続端子配設領域１４Ａを露出する開口部１６Ａと、外部接続端子配設領域１５Ａを露出する開口部１６Ｂとを有する。
外部接続端子１７は、配線パターン１４，１５の外部接続端子配設領域１４Ａ，１５Ａに配設されている。外部接続端子１７は、マザーボード等の実装基板（図示せず）に設けられたパッド（図示せず）と電気的に接続される端子である。外部接続端子１７としては、例えば、はんだバンプを用いることができる。
本実施の形態の半導体装置によれば、内部接続端子１２を構成する金属材料と、配線パターン１４を構成する金属材料とで構成された合金層２５を介して、内部接続端子１２と配線パターン１４とを電気的に接続することにより、樹脂層１３が変形した場合（例えば、水分や熱の影響により樹脂層１３が膨張した場合）でも、内部接続端子１２と配線パターン１４との接合部分（具体的には、合金層２５及び合金層２５と接触している部分の内部接続端子１２及び配線パターン１４）が離間することがなくなるため、内部接続端子１２と配線パターン１４と間の電気的な接続信頼性を十分に確保することができる。
図１２〜図２３は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す図である。また、図２４は、複数の半導体装置が形成される半導体基板の平面図である。図１２〜図２４において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。また、図１２〜図２４において、Ｃはダイサーが半導体基板３１を切断する位置（以下、「切断位置Ｃ」とする）を示している。
図１２〜図２４を参照して、第１の実施の形態の半導体装置１０の製造方法について説明する。始めに、図１２に示す工程では、複数の半導体装置形成領域Ａと、複数の半導体装置形成領域Ａを分離するスクライブ領域Ｂとを有した半導体基板３１を準備する（図２４参照）。半導体装置形成領域Ａは、半導体装置１０が形成される領域である。半導体基板３１は、この段階では薄板化されておらず、半導体基板３１の厚さは、例えば、５００μｍ〜７７５μｍとすることができる。半導体基板３１は、後述する図２１に示す工程において薄板化され、その後、後述する図２３に示す工程において切断位置Ｃに沿って切断されることにより、複数の半導体基板２１（図１１参照）となる基板である。半導体基板３１としては、例えば、シリコンウエハを用いることができる。
次いで、図１３に示す工程では、半導体装置形成領域Ａに対応する部分の半導体基板３１の表面３１Ａ側に、周知の手法により、半導体集積回路２２、電極パッド２３、及び保護膜２４を有した半導体チップ１１を形成する。これにより、半導体基板３１に複数の半導体チップ１１が形成される。電極パッド２３の材料としては、例えば、Ａｌを用いることができる。保護膜２４としては、例えば、絶縁膜を用いることができる。保護膜２４となる絶縁膜としては、例えば、ＳｉＮ膜やＰＳＧ膜等を用いることができる。
次いで、図１４に示す工程では、複数の半導体チップ１１の電極パッド２３上にそれぞれ内部接続端子１２を形成する。内部接続端子１２としては、例えば、Ａｕバンプ、Ａｕめっき膜、及び無電解めっき法により形成されたＮｉ膜とこれを覆うＡｕ膜とから構成される金属積層膜等を用いることができる。Ａｕバンプは、例えば、ボンディング法やめっき法により形成することができる。内部接続端子１２の高さは、例えば、１０μｍ〜６０μｍとすることができる。なお、図１４に示す工程で形成された複数の内部接続端子１２には、高さばらつきが存在する。
次いで、図１５に示す工程では、内部接続端子１２が設けられた側の複数の半導体チップ１１（複数の半導体チップ１１の上面側）と、内部接続端子１２とを覆うように樹脂層１３を形成する（樹脂層形成工程）。樹脂層１３としては、例えば、絶縁樹脂層又は異方性導電性樹脂層を用いることができる。樹脂層１３として絶縁樹脂層を用いる場合、絶縁樹脂層としては、例えば、粘着性を有したシート状の樹脂層（例えば、ＮＣＦ（Non Conductive Film））や、ペースト状の樹脂層（例えば、ＮＣＰ（Non Conductive Paste））等を用いることができる。粘着性を有したシート状の絶縁樹脂を用いる場合は、図１４に示す構造体の上面側にシート状の絶縁樹脂を貼り付けることで樹脂層１３を形成する。また、樹脂層１３としてペースト状の絶縁樹脂を用いる場合は、図１４に示す構造体の上面側に印刷法によりペースト状の絶縁樹脂を形成し、その後、プリベークして絶縁樹脂を半硬化させることで樹脂層１３を形成する。この半硬化した絶縁樹脂層は、接着性を有する樹脂である。樹脂層１３として絶縁樹脂層を用いる場合、樹脂層１３の厚さは、例えば、１０μｍ〜６０μｍとすることができる。
樹脂層１３として異方性導電性樹脂層を用いる場合、異方性導電性樹脂層としては、例えば、粘着性を有したシート状の異方性導電樹脂層（例えば、ＡＣＦ（Anisotropic Conductive Film））や、ペースト状の異方性導電樹脂層（例えば、ＡＣＰ（Anisotropic Conductive Paste））等を用いることができる。ＡＣＰ及びＡＣＦは、エポキシ系樹脂をベースとする絶縁樹脂にＮｉ／Ａｕ積層膜に被膜された小径球状の樹脂が分散されたものであり、鉛直方向に対しては導電性を有し、水平方向には絶縁性を有する樹脂である。
樹脂層１３としてペースト状の異方性導電樹脂（例えば、ＡＣＰ（Anisotropic Conductive Paste））を用いる場合、例えば、印刷法によりペースト状の異方性導電樹脂層を形成後、ペースト状の異方性導電樹脂層をプリベークして半硬化させることで樹脂層１３を形成する。また、半硬化した異方性導電樹脂層は、接着剤としての機能を有する。この場合、樹脂層１３の厚さは、例えば、２０μｍ〜２００μｍとすることができる。
このように、内部接続端子１２が設けられた側の複数の半導体チップ１１及び内部接続端子１２を覆うと共に、配線パターン１４，１５が形成される樹脂層１３として異方性導電樹脂層を用いることにより、後述する図１７に示す工程（接触工程）において、配線パターン１４，１５の母材となる金属層３３を押圧する際の圧力を小さくすることが可能となるため、半導体装置１０を容易に製造することができる。
次いで、図１６に示す工程では、樹脂層１３の上面１３Ａに金属層３３を形成する（金属層形成工程）。金属層３３は、後述する図１９に示す工程（配線パターン形成工程）において、エッチングされて配線パターン１４，１５となるものである。言い換えれば、金属層３３は、配線パターン１４，１５の母材である。金属層３３は、例えば、金属箔（例えば、Ｃｕ箔）を用意し、この金属箔を樹脂層１３の上面１３Ａに貼り付けることで形成する。この場合、金属層３３の厚さは、例えば、１０μｍとすることができる。また、内部接続端子１２を構成する金属材料としてＡｕを用いる場合、金属層３３（金属箔）の材料としては、例えば、Ｃｕを用いるとよい。
このように、内部接続端子１２を構成する金属材料としてＡｕを用いると共に、金属層３３（金属箔）の材料としてＣｕを用いることにより、後述する図１８に示す工程（接合工程）において、金属層３３（配線パターン１４，１５の母材）と内部接続端子１２との間に、結合力の強い合金層２５（この場合、Ｃｕ−Ａｕ合金層）を形成することが可能となるため、Ｃｕ−Ａｕ合金層以外の他の合金層を介して、内部接続端子１２と配線パターン１４とを電気的に接続した場合と比較して、内部接続端子１２と配線パターン１４と間の電気的な接続信頼性を十分に向上させることができる。
次いで、図１７に示す工程では、図１６に示す構造体を加熱した状態で、金属層３３の上面３３Ａ側から金属層３３を押圧して、金属層３３の下面３３Ｂと複数の内部接続端子１２の上端１２Ａとを接触させると共に、金属層３３の下面３３Ｂと接触する部分の複数の内部接続端子１２に略平坦な面とされた上面１２Ｂを形成する（接触工程）。このとき、図１７に示す構造体を加熱することにより、樹脂層１３は硬化する。金属層３３の下面３３Ｂと複数の内部接続端子１２とが接触した後の樹脂層１３の厚さは、例えば、１０μｍ〜６０μｍとすることができる。
このように、樹脂層１３の上面１３Ａに配線パターン１４，１５の母材となる金属層３３を形成し、その後、金属層３３を押圧することで、金属層３３の下面３３Ｂと複数の内部接続端子１２の上端１２Ａとを接触させて、複数の内部接続端子１２に略平坦な面とされた上面１２Ｂを形成することにより、複数の内部接続端子１２の高さを揃える工程や複数の内部接続端子１２の上端部を樹脂層１３から露出させるための樹脂層１３を研磨する工程等が不要となり、半導体装置１０の製造工程数を削減することが可能となるため、半導体装置１０の製造コストを低減することができる。
次いで、図１８に示す工程では、内部接続端子１２の上端１２Ａと接触している部分の金属層３３（配線パターン１４に対応する部分の金属層３３）と、金属層３３の下面３３Ｂと接触している部分の内部接続端子１２の上端１２Ａとを接合させて、内部接続端子１２と金属層３３との接合部分に合金層２５を形成する（接合工程）。接合工程では、例えば、レーザ溶接法、超音波溶接法、及び抵抗溶接法からなる群のうちの少なくとも１つの方法を用いることで、内部接続端子１２と金属層３３とを接合させて、内部接続端子１２と金属層３３との接合部分に合金層２５を形成する。
このように、樹脂層１３の上面１３Ａに形成された金属層３３（配線パターン１４，１５の母材）を押圧して、金属層３３の下面３３Ｂと複数の内部接続端子１２の上端１２Ａとを接触させた後、内部接続端子１２と接触している部分の金属層３３（配線パターン１４に対応する部分の金属層３３）と、金属層３３と接触している部分の内部接続端子１２の上端１２Ａとを接合させることにより、樹脂層１３が変形した場合（例えば、水分や熱の影響により樹脂層１３が膨張した場合）でも、内部接続端子１２と金属層３３（配線パターン１４に対応する部分の金属層３３）との接合部分が離間することがなくなるため、内部接続端子１２と配線パターン１４と間の電気的な接続信頼性を十分に確保することができる。
また、内部接続端子１２を構成する金属材料としてＡｕを用いると共に、金属層３３の材料としてＣｕを用いることにより、配線パターン１４に対応する部分の金属層３３と内部接続端子１２との間に、結合力の強い合金層２５（この場合、Ｃｕ−Ａｕ合金層）を形成することが可能となるため、内部接続端子１２と配線パターン１４と間の電気的な接続信頼性をさらに向上させることができる。合金層２５としてＣｕ−Ａｕ合金層を用いた場合、合金層２５の厚さは、例えば、０．５μｍ〜１．０μｍとすることができる。
次いで、図１９に示す工程では、金属層３３をパターニングして、複数の半導体装置形成領域Ａに配線パターン１４，１５を形成（配線パターン形成工程）し、その後、配線パターン１４，１５の表面を粗化する（粗化工程）。具体的には、配線パターン形成工程では、例えば、金属層３３上に、配線パターン１４，１５の形状に対応するようにパターニングされたレジスト膜を形成し、次いで、このレジスト膜をマスクとして、金属層３３をエッチングすることで、配線パターン１４，１５を形成する。配線パターン１４，１５の表面の粗化（粗化工程）は、黒化処理又は粗化エッチング処理のいずれかの方法により行うことができる。
このように、配線パターン１４，１５の表面を粗化することにより、配線パターン１４，１５の表面（配線パターン１４，１５の上面及び側面）に形成されるソルダーレジスト層１６と配線パターン１４，１５との密着性を向上できる。
次いで、図２０に示す工程では、樹脂層１３の上面１３Ａに、外部接続端子配設領域１４Ａ，１５Ａを除いた部分の配線パターン１４，１５を覆うように、開口部１６Ａ，１６Ｂを有したソルダーレジスト層１６を形成する。このとき、開口部１６Ａは、外部接続端子配設領域１４Ａを露出するように形成する。また、開口部１６Ｂは、外部接続端子配設領域１５Ａを露出するように形成する。
次いで、図２１に示す工程では、半導体基板３１の裏面３１Ｂ側から半導体基板３１を研磨及び／又は研削して、半導体基板３１を薄板化する。半導体基板３１は、例えば、バックサイドグラインダーを用いて薄板化することができる。薄板化後の半導体基板３１の厚さは、例えば、２００μｍ〜３００μｍとすることができる。
次いで、図２２に示す工程では、外部接続端子配設領域１４Ａ，１５Ａに対応する部分の配線パターン１４，１５に外部接続端子１７を形成する。これにより、薄板化された半導体基板３１に複数の半導体装置１０が製造される。外部接続端子１７としては、例えば、はんだバンプを用いることができる。
次いで、図２３に示す工程では、図２２に示す構造体を切断位置Ｃに沿って切断する。これにより、複数の半導体装置１０が個片化される。
本実施の形態の半導体装置の製造方法によれば、樹脂層１３の上面１３Ａに形成された金属層３３（配線パターン１４，１５の母材）を押圧して、金属層３３の下面３３Ｂと複数の内部接続端子１２の上端１２Ａとを接触させた後、内部接続端子１２と接触している部分の金属層３３（配線パターン１４に対応する部分の金属層３３）と、金属層３３と接触している部分の内部接続端子１２の上端１２Ａとを接合させることにより、樹脂層１３が変形した場合（例えば、水分や熱の影響により樹脂層１３が膨張した場合）でも、内部接続端子１２と金属層３３（配線パターン１４に対応する部分の金属層３３）との接合部分が離間することがなくなるため、内部接続端子１２と配線パターン１４と間の電気的な接続信頼性を十分に確保することができる。
また、内部接続端子１２を構成する金属材料としてＡｕを用いると共に、金属層３３の材料としてＣｕを用いることにより、配線パターン１４に対応する部分の金属層３３と内部接続端子１２との間に、結合力の強い合金層２５（この場合、Ｃｕ−Ａｕ合金層）を形成することが可能となるため、内部接続端子１２と配線パターン１４と間の電気的な接続信頼性をさらに向上させることができる。
図２５及び図２６は、本発明の第１の実施の形態に係る半導体装置の製造工程の変形例を示す図である。図２５及び図２６において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
図２５及び図２６を参照して、第１の実施の形態の半導体装置１０の他の製造方法について説明する。始めに、先に説明した図１２〜図１７に示す工程（樹脂層形成工程、金属層形成工程、及び接触工程を含む）と同様な処理を行って、図１７に示す構造体を形成する。次いで、図２５に示す工程では、内部接続端子１２の上面１２Ｂと接触した金属層３３をパターニングして、複数の半導体装置形成領域Ａに配線パターン１４，１５を形成する（配線パターン形成工程）。
次いで、図２６に示す工程では、内部接続端子１２の上端１２Ａと接触している部分の配線パターン１４と、配線パターン１４の下面と接触している部分の内部接続端子１２の上端１２Ａとを接合させて、内部接続端子１２と配線パターン１４との接合部分に合金層２５を形成する（接合工程）。接合工程では、例えば、レーザ溶接法、超音波溶接法、及び抵抗溶接法からなる群のうちの少なくとも１つの方法を用いることで、内部接続端子１２と配線パターン１４とを接合させて、内部接続端子１２と配線パターン１４との接合部分に合金層２５を形成する。内部接続端子１２を構成する金属材料としてＡｕを用いる場合、配線パターン１４の材料としては、例えば、Ｃｕを用いるとよい。これにより、配線パターン１４と内部接続端子１２との間に、結合力の強い合金層２５（この場合、Ｃｕ−Ａｕ合金層）を形成することが可能となる。
その後（接合工程後）、配線パターン１４，１５の表面の粗化を行う（粗化工程）。粗化工程では、例えば、黒化処理又は粗化エッチング処理等の処理により、配線パターン１４，１５の表面を粗化する。その後（粗化処理後）、先に説明した図２０〜図２３に示す工程と同様な処理を行うことで、半導体基板３１に形成された複数の半導体装置１０が個片化される。
本実施の形態の半導体装置の他の製造方法によれば、樹脂層１３の上面１３Ａに形成された金属層３３を押圧して、金属層３３の下面３３Ｂと複数の内部接続端子１２の上端１２Ａとを接触させた後、金属層３３をパターニングして配線パターン１４，１５を形成し、その後、内部接続端子１２と接触している部分の配線パターン１４と、配線パターン１４と接触している部分の内部接続端子１２とを接合させることにより、樹脂層１３が変形した場合（例えば、水分や熱の影響により樹脂層１３が膨張した場合）でも、内部接続端子１２と配線パターン１４との接合部分が離間することがなくなるため、内部接続端子１２と配線パターン１４と間の電気的な接続信頼性を十分に確保することができる。
また、内部接続端子１２を構成する金属材料としてＡｕを用いると共に、金属層３３の材料としてＣｕを用いることにより、配線パターン１４に対応する部分の金属層３３と内部接続端子１２との間に、結合力の強い合金層２５（この場合、Ｃｕ−Ａｕ合金層）を形成することが可能となるため、内部接続端子１２と配線パターン１４と間の電気的な接続信頼性をさらに向上させることができる。
（第２の実施の形態）
図２７は、本発明の第２の実施の形態に係る半導体装置の断面図である。図２７において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
図２７を参照するに、第２の実施の形態の半導体装置４０は、第１の実施の形態の半導体装置１０の構成に、さらに接続パッド４１を設けた以外は半導体装置１０と同様に構成される。
接続パッド４１は、配線パターン１４，１５の外部接続端子配設領域１４Ａ，１５Ａを覆うように設けられている。接続パッド４１は、ソルダーレジスト層１６の開口部１６Ａ，１６Ｂから露出されている。開口部１６Ａ，１６Ｂから露出された部分の接続パッド４１には、外部接続端子１７が配設されている。接続パッド４１は、配線パターン１４と外部接続端子１７とを電気的に接続するためのパッドである。接続パッド４１としては、例えば、Ｓｎ層、Ｎｉ層、Ｔｉ層等を用いることができる。接続パッド４１の厚さは、例えば、２μｍとすることができる。
図２８〜図３４は、本発明の第２の実施の形態に係る半導体装置の製造工程を示す図である。図２８〜図３４において、第２の実施の形態の半導体装置４０と同一構成部分には同一符号を付す。
図２８〜図３４を参照して、第２の実施の形態の半導体装置４０の製造方法について説明する。始めに、第１の実施の形態で説明した図１２〜図１５に示す工程（樹脂層形成工程を含む）と同様な処理を行って、図１５に示す構造体を形成する。
次いで、図２８に示す工程では、樹脂層１３の上面１３Ａに第１の金属層４４と、第２の金属層４５とを順次積層する（金属層積層工程）。第１の金属層４４は、配線パターン１４，１５の母材となる金属層である。第１の金属層４４は、第２の金属層４５（接続パッド４１の母材）をエッチングする際のエッチング液又はエッチングガスに対してエッチングされにくい金属材料により構成されている。具体的には、第２の金属層４５として、例えば、Ｓｎ層、Ｎｉ層、Ｔｉ層等を用いた場合、第１の金属層４４としては、例えば、Ｃｕ層やＣｕ箔等を用いることができる。
このように、第２の金属層４５をエッチングする際のエッチング液又はエッチングガスに対してエッチングされにくい金属材料により第１の金属層４４を構成することにより、第２の金属層４５をエッチングして接続パッド４１を形成する際（図３１参照）、配線パターン１４，１５の母材である第１の金属層４４がエッチングされることを防止できる。
金属層積層工程では、具体的には、例えば、第１の金属層４４となるＣｕ箔上に、第２の金属層４５となるＳｎ層が形成されたシート状の積層部材を樹脂層１３の上面１３Ａに貼り付けることで、第１及び第２の金属層４４，４５を形成する。第１の金属層４４としてＣｕ箔を用いる場合、第１の金属層４４の厚さは、例えば、１０μｍとすることができる。また、第２の金属層４５としてＳｎ層を用いる場合、第２の金属層４５の厚さは、例えば、２μｍとすることができる。
次いで、図２９に示す工程では、図２８に示す構造体を加熱した状態で、第２の金属層４５を押圧して、第１の金属層４４の下面４４Ａと複数の内部接続端子１２の上端１２Ａとを接触させると共に、第１の金属層４４の下面４４Ａと接触する部分の複数の内部接続端子１２に略平坦な面とされた上面１２Ｂを形成する（接触工程）。このとき、図２８に示す構造体を加熱することにより、樹脂層１３は硬化する。第１の金属層４４の下面４４Ａと複数の内部接続端子１２とが接触した後の樹脂層１３の厚さは、例えば、１０μｍ〜６０μｍとすることができる。
このように、第２の金属層４５を押圧して、配線パターン１４，１５の母材である第１の金属層４４と複数の内部接続端子１２とを接触させることにより、複数の内部接続端子１２の高さを揃える工程や複数の内部接続端子１２の上端を樹脂層１３から露出させるための樹脂層１３を研磨する工程等が不要となり、半導体装置４０の製造工程数を削減することが可能となるため、半導体装置４０の製造コストの低減を図ることができる。
次いで、図３０に示す工程では、内部接続端子１２の上端１２Ａと接触している部分の第１の金属層４４（配線パターン１４に対応する部分の第１の金属層４４）と、第１の金属層４４の下面４４Ａと接触している部分の内部接続端子１２の上端１２Ａとを接合させて、内部接続端子１２と第１の金属層４４との接合部分に合金層２５を形成する（接合工程）。
接合工程では、例えば、レーザ溶接法、超音波溶接法、及び抵抗溶接法からなる群のうちの少なくとも１つの方法を用いることで、内部接続端子１２と第１の金属層４４とを接合させて、内部接続端子１２と第１の金属層４４との接合部分に合金層２５を形成する。
このように、樹脂層１３の上面１３Ａに形成された第１の金属層４４（配線パターン１４，１５の母材）を押圧して、第１の金属層４４の下面４４Ａと複数の内部接続端子１２の上端１２Ａとを接触させた後、内部接続端子１２と接触している部分の第１の金属層４４（配線パターン１４に対応する部分の第１の金属層４４）と、第１の金属層４４と接触している部分の内部接続端子１２の上端１２Ａとを接合させることにより、樹脂層１３が変形した場合（例えば、水分や熱の影響により樹脂層１３が膨張した場合）でも、内部接続端子１２と第１の金属層４４（配線パターン１４に対応する部分の第１の金属層４４）との接合部分が離間することがなくなるため、内部接続端子１２と配線パターン１４と間の電気的な接続信頼性を十分に確保することができる。
また、内部接続端子１２を構成する金属材料としてＡｕを用いると共に、第１の金属層４４の材料としてＣｕを用いてもよい。このように、内部接続端子１２を構成する金属材料としてＡｕを用いると共に、第１の金属層４４の材料としてＣｕを用いることにより、配線パターン１４に対応する部分の第１の金属層４４と内部接続端子１２との間に、結合力の強い合金層２５（この場合、Ｃｕ−Ａｕ合金層）を形成することが可能となるため、内部接続端子１２と配線パターン１４と間の電気的な接続信頼性をさらに向上させることができる。合金層２５としてＣｕ−Ａｕ合金層を用いた場合、合金層２５の厚さは、例えば、０．５μｍ〜１．０μｍとすることができる。
次いで、図３１に示す工程では、第２の金属層４５をエッチングによりパターニングして、外部接続端子配設領域１４Ａ，１５Ａに対応する部分の第１の金属層４４上に接続パッド４１を形成する（接続パッド形成工程）。具体的には、第２の金属層４５上にパターニングされたレジスト膜を形成し、このレジスト膜をマスクとする異方性エッチングにより、第２の金属層４５をエッチングして接続パッド４１を形成する。
次いで、図３２に示す工程では、図３１に示す構造体上にパターニングされたレジスト膜４７を形成する。レジスト膜４７は、第１の金属膜４４をエッチングして配線パターン１４，１５を形成するためのマスクである。
次いで、図３３に示す工程では、レジスト膜４７をマスクとして、第１の金属層４４をエッチングして、配線パターン１４，１５を形成する（配線パターン形成工程）。
次いで、図３４に示す工程では、図３３に示すレジスト膜４７を除去する。その後、第１の実施の形態で説明した図２０〜図２３に示す工程と同様な処理を行うことにより、半導体基板３１に製造された複数の半導体装置４０が個片化される。
本実施の形態の半導体装置の製造方法によれば、樹脂層１３の上面１３Ａに形成された第１の金属層４４（配線パターン１４，１５の母材）を押圧して、第１の金属層４４の下面４４Ａと複数の内部接続端子１２の上端１２Ａとを接触させた後、内部接続端子１２と接触している部分の第１の金属層４４（配線パターン１４に対応する部分の第１の金属層４４）と、第１の金属層４４と接触している部分の内部接続端子１２の上端１２Ａとを接合させることにより、樹脂層１３が変形した場合（例えば、水分や熱の影響により樹脂層１３が膨張した場合）でも、内部接続端子１２と第１の金属層４４（配線パターン１４に対応する部分の第１の金属層４４）との接合部分が離間することがなくなるため、内部接続端子１２と配線パターン１４と間の電気的な接続信頼性重を十分に確保することができる。
また、内部接続端子１２を構成する金属材料としてＡｕを用いると共に、第１の金属層４４の材料としてＣｕを用いることにより、配線パターン１４に対応する部分の第１の金属層４４と内部接続端子１２との間に、結合力の強い合金層２５（この場合、Ｃｕ−Ａｕ合金層）を形成することが可能となるため、内部接続端子１２と配線パターン１４と間の電気的な接続信頼性をさらに向上させることができる。
なお、本実施の形態の半導体装置４０の製造方法では、接触工程後に接合工程を行う場合を例に挙げて説明したが、接合工程は、接続パッド形成工程後に行ってもよいし、配線パターン形成工程後に行ってもよく、これらの場合、本実施の形態の半導体装置４０の製造方法と同様な効果を得ることができる。
図３５〜図３７は、本発明の第２の実施の形態に係る半導体装置の製造工程の変形例を示す図である。図３５〜図３７において、第２の実施の形態の半導体装置４０と同一構成部分には同一符号を付す。
図３５〜図３７を参照して、第２の実施の形態の半導体装置４０の他の製造方法について説明する。始めに、先に説明した図１２〜図１５に示す工程（樹脂層形成工程を含む）と同様な処理を行って、図１５に示す構造体を形成する。次いで、図３５に示す工程では、樹脂層１３の上面１３Ａに、第１の金属層４４と、第２の金属層４５と、保護層５１とを順次積層する（積層工程）。保護層５１は、第２の金属層４５を保護するためのものである。保護層５１は、第２の金属層４５に対して接着力の弱い接着剤で貼り付けられている。これにより、保護層５１は、第２の金属層４５から容易に剥がすことが可能な構成とされている。保護層５１としては、例えば、金属箔（例えば、Ｃｕ箔）を用いることができる。保護層５１としてＣｕ箔を用いた場合、保護層５１の厚さは、例えば、３５μｍ〜２００μｍとすることができる。
次いで、図３６に示す工程では、図３５に示す構造体を加熱した状態で、保護層５１を押圧して、第１の金属層４４の下面４４Ａと複数の内部接続端子１２の上端１２Ａとを接触させると共に、第１の金属層４４の下面４４Ａと接触する部分の複数の内部接続端子１２に略平坦な面とされた上面１２Ｂを形成する（接触工程）。このとき、図３５に示す構造体を加熱することにより、樹脂層１３は硬化する。第１の金属層４４の下面４４Ａと複数の内部接続端子１２とが接触した後の樹脂層１３の厚さは、例えば、１０μｍ〜６０μｍとすることができる。
このように、第２の金属層４５上に形成した保護層５１を押圧して、配線パターン１４に対応する部分の第１の金属層４４と複数の内部接続端子１２とを接触させることにより、接触工程において、第２の金属層４５が損傷することを防止できる。なお、第２の金属層４５上に保護層５１を形成し、その後、保護層５１を押圧して、配線パターン１４に対応する部分の第１の金属層４４と複数の内部接続端子１２とを接触させることは、第２の金属層４５の厚さの薄い場合に特に有効である。
次いで、図３７に示す工程では、図３６に示す保護層５１を除去する（保護層除去工程）。その後、先に説明した図３０〜図３４に示す工程（接合工程、接続パッド形成工程、及び配線パターン形成工程を含む）と同様な処理を行い、続いて、第１の実施の形態で説明した図２０〜図２３に示す工程と同様な処理を行うことにより、半導体基板３１に製造された複数の半導体装置４０が個片化される。
本実施の形態の半導体装置の製造方法の変形例によれば、第２の金属層４５上に形成した保護層５１を押圧して、配線パターン１４に対応する部分の第１の金属層４４と複数の内部接続端子１２とを接触させることにより、接触工程において、第２の金属層４５が損傷することを防止できる。
また、本実施の形態の半導体装置の製造方法の変形例は、第２の実施の形態の半導体装置４０の製造方法と同様な効果を得ることができる。
なお、本実施の形態の半導体装置４０の製造方法の変形例では、保護層除去工程後に接合工程を行う場合を例に挙げて説明したが、接合工程は、接触工程と保護層除去工程との間で行ってもよいし、接続パッド形成工程後に行ってもよいし、配線パターン形成工程後に行ってもよい。これらの場合、本実施の形態の半導体装置４０の製造方法と同様な効果を得ることができる。また、接触工程と保護層除去工程との間で接合工程を行った場合、接合工程において、第２の金属層４５が損傷することを防止できる。
（第３の実施の形態）
図３８は、本発明の第３の実施の形態に係る半導体装置の断面図である。図３８において、第２の実施の形態の半導体装置６０と同一構成部分には同一符号を付す。
図３８を参照するに、第３の実施の形態の半導体装置６０は、第２の実施の形態の半導体装置４０に設けられたソルダーレジスト層１６の代わりに封止樹脂６２を設けると共に、さらにメタルポスト６１を設けた以外は半導体装置４０と同様に構成される。
メタルポスト６１は、接続パッド４１上に設けられている。これにより、メタルポスト６１は、接続パッド４１と電気的に接続されている。メタルポスト６１の側面は、封止樹脂６２により覆われている。メタルポスト６１の上面６１Ａは、封止樹脂６２から露出されている。メタルポスト６１の上面６１Ａは、封止樹脂６２の上面６２Ａと略面一とされている。メタルポスト６１の上面６１Ａには、外部接続端子１７が設けられている。メタルポスト６１は、外部接続端子１７と接続パッド４１とを電気的に接続している。
このように、外部接続端子１７と接続パッド４１との間にメタルポスト６１を設けることにより、外部接続端子１７がマザーボード等の実装基板（図示せず）に設けられたパッド（図示せず）と接続された際、メタルポスト６１により、外部接続端子１７が受けるストレス（応力）を緩和することができる。メタルポスト６１の材料としては、例えば、Ｃｕを用いることができる。また、メタルポスト６１の高さは、例えば、５０μｍ〜２００μｍとすることができる。
封止樹脂６２は、配線パターン１４，１５及び接続パッド４１と、メタルポスト６１の側面とを覆うように、樹脂層１３の上面１３Ａに設けられている。封止樹脂６２としては、例えば、トランスファーモールド法やコンプレッションモールド法等の方法により形成されたエポキシ樹脂を用いることができる。
図３９〜図５０は、本発明の第３の実施の形態に係る半導体装置の製造工程を示す図である。図３９〜図５０において、第３の実施の形態の半導体装置６０と同一構成部分には同一符号を付す。
図３９〜図５０を参照して、第３の実施の形態の半導体装置６０の製造方法について説明する。始めに、第１の実施の形態で説明した図１２〜図１５に示す工程（樹脂層形成工程も含む）と同様な処理を行って、図１５に示す構造体を形成する。
次いで、図３９に示す工程では、樹脂層１３の上面１３Ａに第１の金属層４４と、第２の金属層４５と、第３の金属層６４とを順次積層する（金属層積層工程）。第１の金属層４４は、配線パターン１４，１５の母材である。また、第１の金属層４４は、第２の金属層４５（接続パッド４１の母材）をエッチングする際のエッチング液又はエッチングガスに対してエッチングされにくい金属材料により構成されている。具体的には、第２の金属層４５として、例えば、Ｓｎ層、Ｎｉ層、Ｔｉ層等を用いた場合、第１の金属層４４としては、例えば、Ｃｕ層やＣｕ箔等を用いることができる。第１の金属層４４としてＣｕ箔を用いた場合、第１の金属層４４の厚さは、例えば、１０μｍとすることができる。
このように、第２の金属層４５をエッチングする際のエッチング液又はエッチングガスに対してエッチングされにくい金属材料により第１の金属層４４を構成することにより、第２の金属層をエッチングして接続パッド４１を形成する際（図３１参照）、第１の金属層４４がエッチングされることを防止できる。
第２の金属層４５は、接続パッド４１の母材である。また、第２の金属層４５は、第３の金属層６４（メタルポスト６１の母材）をエッチングする際のエッチング液又はエッチングガスに対してエッチングされにくい金属材料により構成されている。具体的には、第３の金属層６４としてＣｕ箔を用いた場合、第２の金属層４５として、例えば、Ｓｎ層、Ｎｉ層、Ｔｉ層等を用いることができる。第２の金属層４５としてＳｎ層を用いた場合、第２の金属層４５の厚さは、例えば、２μｍとすることができる。
第３の金属層６４は、エッチングによりパターニングされてメタルポスト６１となる金属層である。第３の金属層６４としては、例えば、Ｃｕ層やＣｕ箔等を用いることができる。この場合、第３の金属層６４の厚さは、例えば、５０μｍ〜２００μｍとすることができる。
金属層積層工程では、具体的には、例えば、第１の金属層４４となるＣｕ箔上に、第２の金属５５となるＳｎ層と、第３の金属層６４となる他のＣｕ箔とが順次積層されたシート状の金属積層体を樹脂層１３の上面１３Ａに貼り付けることで、第１〜第３の金属層４４，４５，６４を形成する。
次いで、図４０に示す工程では、図３９に示す構造体を加熱した状態で、第３の金属層６４を押圧して、第１の金属層４４の下面４４Ａと複数の内部接続端子１２の上端１２Ａとを接触させると共に、第１の金属層４４の下面４４Ａと接触する部分の複数の内部接続端子１２に略平坦な面とされた上面１２Ｂを形成する（接触工程）。このとき、図３９に示す構造体を加熱することにより、樹脂層１３は硬化する。第１の金属層４４の下面４４Ａと複数の内部接続端子１２とが接触した後の樹脂層１３の厚さは、例えば、１０μｍ〜６０μｍとすることができる。
このように、第３の金属層６４を押圧して、配線パターン１４，１５の母材である第１の金属層４４と複数の内部接続端子１２とを接触させることにより、複数の内部接続端子１２の高さを揃える工程や複数の内部接続端子１２の上端を樹脂層１３から露出させるための樹脂層１３を研磨する工程等が不要となり、半導体装置６０の製造工程数を削減することが可能となるため、半導体装置６０の製造コストの低減を図ることができる。
次いで、図４１に示す工程では、内部接続端子１２の上端１２Ａと接触している部分の第１の金属層４４（配線パターン１４に対応する部分の第１の金属層４４）と、第１の金属層４４の下面４４Ａと接触している部分の内部接続端子１２の上端１２Ａとを接合させて、内部接続端子１２と第１の金属層４４との接合部分に合金層２５を形成する（接合工程）。
接合工程では、例えば、レーザ溶接法、超音波溶接法、及び抵抗溶接法からなる群のうちの少なくとも１つの方法を用いることで、内部接続端子１２と第１の金属層４４とを接合させて、内部接続端子１２と第１の金属層４４との接合部分に合金層２５を形成する。
このように、第３の金属層６４を押圧して、第１の金属層４４の下面４４Ａと複数の内部接続端子１２の上端１２Ａとを接触させた後、内部接続端子１２と接触している部分の第１の金属層４４（配線パターン１４に対応する部分の第１の金属層４４）と、第１の金属層４４と接触している部分の内部接続端子１２の上端１２Ａとを接合させることにより、樹脂層１３が変形した場合（例えば、水分や熱の影響により樹脂層１３が膨張した場合）でも、内部接続端子１２と第１の金属層４４（配線パターン１４に対応する部分の第１の金属層４４）との接合部分が離間することがなくなるため、内部接続端子１２と配線パターン１４と間の電気的な接続信頼性を十分に確保することができる。
また、内部接続端子１２を構成する金属材料としてＡｕを用いると共に、第１の金属層４４の材料としてＣｕを用いてもよい。このように、内部接続端子１２を構成する金属材料としてＡｕを用いると共に、第１の金属層４４の材料としてＣｕを用いることにより、配線パターン１４に対応する部分の第１の金属層４４と内部接続端子１２との間に、結合力の強い合金層２５（この場合、Ｃｕ−Ａｕ合金層）を形成することが可能となるため、内部接続端子１２と配線パターン１４と間の電気的な接続信頼性をさらに向上させることができる。合金層２５としてＣｕ−Ａｕ合金層を用いた場合、合金層２５の厚さは、例えば、０．５μｍ〜１．０μｍとすることができる。
次いで、図４２に示す工程では、メタルポスト６１の形成領域に対応する部分の第３の金属層６４上に、パターニングされたレジスト膜６６を形成する。次いで、図４３に示す工程では、レジスト膜６６をマスクとして、第３の金属層６４をエッチングすることにより、レジスト膜６６の下方にメタルポスト６１を形成する（メタルポスト形成工程）。
このとき、第２の金属層４５が第３の金属層６４をエッチングする際のエッチングストッパーとして機能するため、第３の金属層６４のエッチング時に第２の金属層４５がエッチングされることを防止できる。第３の金属層６４のエッチングには、例えば、異方性エッチング（例えば、ドライエッチング）を用いることができる。
次いで、図４４に示す工程では、レジスト膜６６をマスクとして、第２の金属層４５をエッチングすることにより、接続パッド４１を形成する（接続パッド形成工程）。
このとき、第１の金属層４４が第２の金属層４５をエッチングする際のエッチングストッパーとして機能するため、第２の金属層４５のエッチング時に第１の金属層４４がエッチングされることを防止できる。第２の金属層４５のエッチングには、例えば、異方性エッチング（例えば、ドライエッチング）を用いることができる。
次いで、図４５に示す工程では、図４４に示すレジスト膜６６を除去する。次いで、図４６に示す工程では、図４５に示す構造体上に、パターニングされたレジスト膜６８を形成する。レジスト膜６８は、配線パターン１４，１５の形成領域に対応する部分の図４５に示す構造体上を覆うように形成する。レジスト膜６８は、第１の金属層４４をエッチングして配線パターン１４，１５を形成するためのエッチング用マスクである。
次いで、図４７に示す工程では、レジスト膜６８をマスクとして、第１の金属層４４をエッチングして配線パターン１４，１５を形成する（配線パターン形成工程）。第１の金属層４４のエッチングには、例えば、異方性エッチング（例えば、ドライエッチング）を用いることができる。次いで、図４８に示す工程では、図４７に示すレジスト膜６８を除去する。
次いで、図４９に示す工程では、図４８に示す構造体の上面側（具体的には、配線パターン１４，１５、接続パッド４１、メタルポスト６１、及び樹脂層１３の上面１３Ａ）を覆うように封止樹脂６２を形成する。このとき、封止樹脂６２は、メタルポスト６１の上面６１Ａを覆うように形成する。封止樹脂６２は、例えば、トランスファーモールド法やコンプレッションモールド法等の方法により形成する。封止樹脂６２としては、例えば、エポキシ樹脂を用いることができる。
次いで、図５０に示す工程では、メタルポスト６１の上面６１Ａと封止樹脂６２の上面６２Ａとが略面一となるように、余分な封止樹脂６２（メタルポスト６１の上面６１Ａを通過する平面よりも上方に位置する部分の封止樹脂６２）を除去する。具体的には、例えば、プラズマアッシングにより、余分な封止樹脂６２を除去する。その後、第１の実施の形態で説明した図２１〜図２３に示す工程と同様な処理を行うことで、半導体基板３１に製造された複数の半導体装置６０が個片化される。
本実施の形態の半導体装置の製造方法によれば、第３の金属層６４を押圧して、第１の金属層４４の下面４４Ａと複数の内部接続端子１２の上端１２Ａとを接触させた後、内部接続端子１２と接触している部分の第１の金属層４４（配線パターン１４に対応する部分の第１の金属層４４）と、第１の金属層４４と接触している部分の内部接続端子１２の上端１２Ａとを接合させることにより、樹脂層１３が変形した場合（例えば、水分や熱の影響により樹脂層１３が膨張した場合）でも、内部接続端子１２と第１の金属層４４（配線パターン１４に対応する部分の第１の金属層４４）との接合部分が離間することがなくなるため、内部接続端子１２と配線パターン１４と間の電気的な接続信頼性を十分に確保することができる。
また、内部接続端子１２を構成する金属材料としてＡｕを用いると共に、第１の金属層４４の材料としてＣｕを用いることにより、配線パターン１４に対応する部分の第１の金属層４４と内部接続端子１２との間に、結合力の強い合金層２５（この場合、Ｃｕ−Ａｕ合金層）を形成することが可能となるため、内部接続端子１２と配線パターン１４と間の電気的な接続信頼性をさらに向上させることができる。
また、外部接続端子１７と接続パッド４１との間にメタルポスト６１を形成することにより、外部接続端子１７が受けるストレス（応力）を緩和することができる。
なお、本実施の形態の半導体装置６０の製造方法では、接触工程後に接合工程を行う場合を例に挙げて説明したが、接合工程は、メタルポスト形成工程後（但し、レジスト膜６６を除去した後）に行ってもよいし、接続パッド形成工程後（但し、レジスト膜６６を除去した後）に行ってもよいし、配線パターン形成工程後（但し、レジスト膜６８を除去した後）に行ってもよい。これらの場合、本実施の形態の半導体装置６０の製造方法と同様な効果を得ることができる。
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
本発明は、半導体チップが配線パターンにフリップチップ接続されると共に、平面視した状態で半導体チップと略同じ大きさとされた半導体装置の製造方法に適用できる。
従来の半導体装置の断面図である。 従来の半導体装置の製造工程を示す図（その１）である。 従来の半導体装置の製造工程を示す図（その２）である。 従来の半導体装置の製造工程を示す図（その３）である。 従来の半導体装置の製造工程を示す図（その４）である。 従来の半導体装置の製造工程を示す図（その５）である。 従来の半導体装置の製造工程を示す図（その６）である。 従来の半導体装置の製造工程を示す図（その７）である。 従来の半導体装置の製造工程を示す図（その８）である。 従来の半導体装置の製造方法の問題点を説明するため断面図である。 本発明の第１の実施の形態に係る半導体装置の断面図である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その２）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その３）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その４）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その５）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その６）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その７）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その８）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その９）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１０）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１１）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１２）である。 複数の半導体装置が形成される半導体基板の平面図である。 本発明の第１の実施の形態に係る半導体装置の製造工程の変形例を示す図（その１）である。 本発明の第１の実施の形態に係る半導体装置の製造工程の変形例を示す図（その２）である。 本発明の第２の実施の形態に係る半導体装置の断面図である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その１）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その２）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その３）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その４）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その５）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その６）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その７）である。 本発明の第２の実施の形態に係る半導体装置の製造工程の変形例を示す図（その１）である。 本発明の第２の実施の形態に係る半導体装置の製造工程の変形例を示す図（その２）である。 本発明の第２の実施の形態に係る半導体装置の製造工程の変形例を示す図（その３）である。 本発明の第３の実施の形態に係る半導体装置の断面図である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その１）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その２）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その３）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その４）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その５）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その６）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その７）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その８）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その９）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その１０）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その１１）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その１２）である。
符号の説明
１０，４０，６０ 半導体装置
１１ 半導体チップ
１２ 内部接続端子
１２Ａ 上端
１２Ｂ，１３Ａ，３３Ａ，６１Ａ，６２Ａ 上面
１３ 樹脂層
１４，１５ 配線パターン
１４Ａ，１５Ａ 外部接続端子配設領域
１６ ソルダーレジスト層
１６Ａ，１６Ｂ 開口部
１７ 外部接続端子
２１，３１ 半導体基板
２１Ａ，３１Ａ 表面
２２ 半導体集積回路
２２Ａ 面
２３ 電極パッド
２４ 保護膜
２５ 合金層
３１Ｂ 裏面
３３ 金属層
３３Ｂ，４４Ａ 下面
４１ 接続パッド
４４ 第１の金属層
４５ 第２の金属層
４７，６６，６８ レジスト膜
５１ 保護層
６１ メタルポスト
６２ 封止樹脂
６４ 第３の金属層
Ａ 半導体装置形成領域
Ｂ スクライブ領域
Ｃ 切断位置

Claims (13)

  1. 複数の半導体チップが形成される半導体基板と、電極パッドを有した前記複数の半導体チップと、前記電極パッドに設けられた内部接続端子と、前記内部接続端子と電気的に接続された配線パターンと、を備えた半導体装置の製造方法であって、
    前記内部接続端子が設けられた側の前記複数の半導体チップと前記内部接続端子とを覆うように樹脂層を形成する樹脂層形成工程と、
    前記樹脂層の上面に金属層を形成する金属層形成工程と、
    前記金属層を押圧して、前記金属層と前記内部接続端子とを接触させる接触工程と、
    前記接触工程後に、レーザ溶接法、超音波溶接法、及び抵抗溶接法からなる群のうちの少なくとも１つの方法により、前記内部接続端子と接触している部分の前記金属層と、前記金属層と接触している部分の前記内部接続端子とを接合させ、前記金属層と前記内部接続端子との接合部分に合金層を形成する接合工程と、
    前記接合工程後に、前記金属層をパターニングして前記配線パターンを形成する配線パターン形成工程と、を含むことを特徴とする半導体装置の製造方法。
  2. 複数の半導体チップが形成される半導体基板と、電極パッドを有した前記複数の半導体チップと、前記電極パッドに設けられた内部接続端子と、前記内部接続端子と電気的に接続された配線パターンと、を備えた半導体装置の製造方法であって、
    前記内部接続端子が設けられた側の前記複数の半導体チップと前記内部接続端子とを覆うように樹脂層を形成する樹脂層形成工程と、
    前記樹脂層の上面に金属層を形成する金属層形成工程と、
    前記金属層を押圧して、前記金属層と前記内部接続端子とを接触させる接触工程と、
    前記接触工程後に、前記金属層をパターニングして前記配線パターンを形成する配線パターン形成工程と、
    前記配線パターン形成工程後に、レーザ溶接法、超音波溶接法、及び抵抗溶接法からなる群のうちの少なくとも１つの方法により、前記内部接続端子と接触している部分の前記配線パターンと、前記配線パターンと接触している部分の前記内部接続端子とを接合させ、前記配線パターンと前記内部接続端子との接合部分に合金層を形成する接合工程と、を含むことを特徴とする半導体装置の製造方法。
  3. 前記接合工程後に、前記配線パターンの表面を粗化する粗化工程をさらに設けたことを特徴とする請求項１または２記載の半導体装置の製造方法。
  4. 前記内部接続端子の材料は、Ａｕであり、前記配線パターンの材料は、Ｃｕであることを特徴とする請求項１ないし３のうち、いずれか１項記載の半導体装置の製造方法。
  5. 前記樹脂層は、絶縁樹脂層又は異方性導電性樹脂層であることを特徴とする請求項１ないし４のうち、いずれか一項記載の半導体装置の製造方法。
  6. 複数の半導体チップが形成される半導体基板と、電極パッドを有した前記複数の半導体チップと、前記電極パッドに設けられた内部接続端子と、前記内部接続端子と電気的に接続された配線パターンと、を備えた半導体装置の製造方法であって、
    前記内部接続端子が設けられた側の前記複数の半導体チップと前記内部接続端子とを覆うように樹脂層を形成する樹脂層形成工程と、
    前記樹脂層上に第１の金属層と、第２の金属層とを順次積層させる金属層積層工程と、
    前記第２の金属層を押圧して、前記第１の金属層と前記内部接続端子とを接触させる接触工程と、
    前記接触工程後に、レーザ溶接法、超音波溶接法、及び抵抗溶接法からなる群のうちの、少なくとも１つの方法により、前記内部接続端子と接触している部分の前記第１の金属層と、前記第１の金属層と接触している部分の前記内部接続端子とを接合させ、前記第１の金属層と前記内部接続端子との接合部分に合金層を形成する接合工程と、
    前記第２の金属層をエッチングして接続パッドを形成する接続パッド形成工程と、
    前記第１の金属層をエッチングして前記配線パターンを形成する配線パターン形成工程と、を含むことを特徴とする半導体装置の製造方法。
  7. 複数の半導体チップが形成される半導体基板と、電極パッドを有した前記複数の半導体チップと、前記電極パッドに設けられた内部接続端子と、前記内部接続端子と電気的に接続された配線パターンと、を備えた半導体装置の製造方法であって、
    前記内部接続端子が設けられた側の前記複数の半導体チップと前記内部接続端子とを覆うように樹脂層を形成する樹脂層形成工程と、
    前記樹脂層上に第１の金属層と、第２の金属層と、前記第２の金属層を保護する保護層とを順次積層させる積層工程と、
    前記保護層を押圧して、前記第１の金属層と前記内部接続端子とを接触させる接触工程と、
    レーザ溶接法、超音波溶接法、及び抵抗溶接法からなる群のうちの、少なくとも１つの方法により、前記内部接続端子と接触している部分の前記第１の金属層と、前記第１の金属層と接触している部分の前記内部接続端子とを接合させ、前記第１の金属層と前記内部接続端子との接合部分に合金層を形成する接合工程と、
    前記接触工程後に、前記保護層を除去する保護層除去工程と、
    前記第２の金属層をエッチングして接続パッドを形成する接続パッド形成工程と、
    前記第１の金属層をエッチングして前記配線パターンを形成する配線パターン形成工程と、を含むことを特徴とする半導体装置の製造方法。
  8. 複数の半導体チップが形成される半導体基板と、電極パッドを有した前記複数の半導体チップと、前記電極パッドに設けられた内部接続端子と、前記内部接続端子と電気的に接続された配線パターンと、を備えた半導体装置の製造方法であって、
    前記内部接続端子が設けられた側の前記複数の半導体チップと前記内部接続端子とを覆うように樹脂層を形成する樹脂層形成工程と、
    前記樹脂層上に第１の金属層と、第２の金属層と、第３の金属層とを順次積層させる金属層積層工程と、
    前記第３の金属層を押圧して、前記第１の金属層と前記内部接続端子とを接触させる接触工程と、
    レーザ溶接法、超音波溶接法、及び抵抗溶接法からなる群のうちの、少なくとも１つの方法により、前記内部接続端子と接触している部分の前記第１の金属層と、前記第１の金属層と接触している部分の前記内部接続端子とを接合させ、前記第１の金属層と前記内部接続端子との接合部分に合金層を形成する接合工程と、
    前記第３の金属層をエッチングしてメタルポストを形成するメタルポスト形成工程と、
    前記第２の金属層をエッチングして接続パッドを形成する接続パッド形成工程と、
    前記第１の金属層をエッチングして前記配線パターンを形成する配線パターン形成工程と、を含むことを特徴とする半導体装置の製造方法。
  9. 前記接合工程後に、前記配線パターンの表面を粗化する粗化工程をさらに設けたことを特徴とする請求項６ないし８のうち、いずれか１項記載の半導体装置の製造方法。
  10. 前記内部接続端子の材料は、Ａｕであり、前記配線パターンの材料は、Ｃｕであることを特徴とする請求項６ないし９のうち、いずれか１項記載の半導体装置の製造方法。
  11. 前記樹脂層は、絶縁樹脂層又は異方性導電性樹脂層であることを特徴とする請求項６ないし１０のうち、いずれか一項記載の半導体装置の製造方法。
  12. 前記第１の金属層は、前記第２の金属層をエッチングするときのエッチングストッパーであることを特徴とする請求項６ないし１１のうち、いずれか１項記載の半導体装置の製造方法。
  13. 前記第２の金属層は、前記第３の金属層をエッチングするときのエッチングストッパーであることを特徴とする請求項８ないし１２のうち、いずれか１項記載の半導体装置の製造方法。
JP2007335688A 2007-12-27 2007-12-27 半導体装置の製造方法 Expired - Fee Related JP4828515B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007335688A JP4828515B2 (ja) 2007-12-27 2007-12-27 半導体装置の製造方法
US12/336,854 US7964493B2 (en) 2007-12-27 2008-12-17 Method of manufacturing semiconductor device
EP08172649A EP2075833A2 (en) 2007-12-27 2008-12-22 Method of manufacturing semiconductor device
KR1020080133197A KR20090071444A (ko) 2007-12-27 2008-12-24 반도체 장치의 제조 방법
TW097150393A TW200941604A (en) 2007-12-27 2008-12-24 Method of manufacturing semiconductor device
CNA2008101892195A CN101471269A (zh) 2007-12-27 2008-12-26 半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007335688A JP4828515B2 (ja) 2007-12-27 2007-12-27 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2009158741A JP2009158741A (ja) 2009-07-16
JP2009158741A5 JP2009158741A5 (ja) 2010-12-02
JP4828515B2 true JP4828515B2 (ja) 2011-11-30

Family

ID=40627552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007335688A Expired - Fee Related JP4828515B2 (ja) 2007-12-27 2007-12-27 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US7964493B2 (ja)
EP (1) EP2075833A2 (ja)
JP (1) JP4828515B2 (ja)
KR (1) KR20090071444A (ja)
CN (1) CN101471269A (ja)
TW (1) TW200941604A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8294265B1 (en) * 2010-03-31 2012-10-23 Amkor Technology, Inc. Semiconductor device for improving electrical and mechanical connectivity of conductive pillers and method therefor
KR101287604B1 (ko) * 2011-03-11 2013-07-19 한국생산기술연구원 탄소나노튜브를 이용하여 접합강도와 전기전도도가 향상된 전기저항용접용 도전성 접착제 및 이를 이용한 하이브리드 접합방법
CN102162991A (zh) * 2011-04-02 2011-08-24 深南电路有限公司 阻焊曝光底片及线路板制作工艺
US20130328191A1 (en) * 2012-06-12 2013-12-12 Intel Mobile Communications GmbH Cte adaption in a semiconductor package
KR101352057B1 (ko) * 2013-07-22 2014-01-15 주식회사 이츠웰 회로와 칩을 통합한 엘이디 칩 어레이
KR20190019985A (ko) 2019-02-15 2019-02-27 도서출판각 유한회사 스마트 투어 서비스 방법 및 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3378171B2 (ja) 1997-06-02 2003-02-17 山一電機株式会社 半導体パッケージの製造方法
JPH1145905A (ja) 1997-07-24 1999-02-16 Yamaichi Electron Co Ltd Ｉｃチップの接点変換構造と該接点変換構造の形成法
JPH1187605A (ja) 1997-09-08 1999-03-30 Sony Corp 半導体装置及びその製造方法
US6740960B1 (en) 1997-10-31 2004-05-25 Micron Technology, Inc. Semiconductor package including flex circuit, interconnects and dense array external contacts
JP2001185845A (ja) * 1999-12-15 2001-07-06 Internatl Business Mach Corp <Ibm> 電子部品の製造方法及び該電子部品
JP3870013B2 (ja) 2000-07-17 2007-01-17 日本アビオニクス株式会社 ウェハレベルｃｓｐの端子形成方法
JP2002050716A (ja) * 2000-08-02 2002-02-15 Dainippon Printing Co Ltd 半導体装置及びその作製方法
JP2002110854A (ja) * 2000-09-28 2002-04-12 Nec Corp 半導体装置およびその製造方法
JP2002270642A (ja) * 2001-03-12 2002-09-20 Sony Corp 半導体装置の製造方法
JP2004193497A (ja) * 2002-12-13 2004-07-08 Nec Electronics Corp チップサイズパッケージおよびその製造方法
JP2005159061A (ja) * 2003-11-27 2005-06-16 Fujitsu Ltd 超音波ツール及び超音波接合装置

Also Published As

Publication number Publication date
EP2075833A2 (en) 2009-07-01
US20090170307A1 (en) 2009-07-02
JP2009158741A (ja) 2009-07-16
KR20090071444A (ko) 2009-07-01
US7964493B2 (en) 2011-06-21
TW200941604A (en) 2009-10-01
CN101471269A (zh) 2009-07-01

Similar Documents

Publication Publication Date Title
KR100621438B1 (ko) 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법
US8410614B2 (en) Semiconductor device having a semiconductor element buried in an insulating layer and method of manufacturing the same
JP4105202B2 (ja) 半導体装置の製造方法
JP5064157B2 (ja) 半導体装置の製造方法
KR100938970B1 (ko) 반도체 장치 및 그 제조 방법
KR100618837B1 (ko) 웨이퍼 레벨 패키지를 위한 얇은 웨이퍼들의 스택을형성하는 방법
US7790515B2 (en) Semiconductor device with no base member and method of manufacturing the same
KR101157726B1 (ko) 극박 적층 칩 패키징
KR20010098592A (ko) 반도체패키지 및 그 제조방법
JP4828515B2 (ja) 半導体装置の製造方法
US20100213605A1 (en) Semiconductor device and method of manufacturing semiconductor device
TWI590398B (zh) 製造包含高可靠性晶粒底膠之積體電路系統的方法
JP5064158B2 (ja) 半導体装置とその製造方法
JP5139039B2 (ja) 半導体装置及びその製造方法
US20100112786A1 (en) Method of manufacturing semiconductor device
JP5355363B2 (ja) 半導体装置内蔵基板及びその製造方法
JP2010109181A (ja) 半導体装置内蔵基板の製造方法
JP5048420B2 (ja) 半導体装置及びその製造方法
JP2007294575A (ja) 半導体装置の製造方法
JP2002231765A (ja) 半導体装置
JP5880036B2 (ja) 電子部品内蔵基板及びその製造方法と積層型電子部品内蔵基板
JP2008147367A (ja) 半導体装置及びその製造方法
JP5436836B2 (ja) 半導体装置内蔵基板の製造方法
JP2004063808A (ja) 半導体装置のパッケージ構造とその製造方法
JP2005123601A (ja) 半導体装置の製造方法、半導体装置、及び電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101019

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110830

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110914

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140922

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4828515

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees