JP4827688B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP4827688B2 JP4827688B2 JP2006292531A JP2006292531A JP4827688B2 JP 4827688 B2 JP4827688 B2 JP 4827688B2 JP 2006292531 A JP2006292531 A JP 2006292531A JP 2006292531 A JP2006292531 A JP 2006292531A JP 4827688 B2 JP4827688 B2 JP 4827688B2
- Authority
- JP
- Japan
- Prior art keywords
- write
- output
- data
- line pair
- data line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1069—I/O lines read out arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1096—Write circuits, e.g. I/O line write drivers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Landscapes
- Dram (AREA)
- Static Random-Access Memory (AREA)
Description
11 制御回路
101、102、103、107、108、109、111、112、113 PMOSトランジスタ
104 Yスイッチ(Yセレクタ)
105、106 AND回路
110 スイッチ(トランスファゲート)
114 センスアンプ
115 NMOSトランジスタ
116、117、119、124 NAND回路
118、120、123 インバータ
121 D型ラッチ回路
122 ライトバッファ
125 スイッチ
201、202、203、205、206、207、209、210、211 PMOSトランジスタ
204 Yスイッチ(Yセレクタ)
208 スイッチ(トランスファゲート)
212 センスアンプ
213 NMOSトランジスタ
214、215、218 NAND回路
216、217 インバータ
219 D型ラッチ回路
220 ライトバッファ
301、302、303、305、306、307、309、310、311 PMOSトランジスタ
304 Yスイッチ(Yセレクタ)
308 スイッチ(トランスファゲート)
312 センスアンプ
313、314 NMOSトランジスタ
315、316 NAND回路
317、319、322 インバータ
318 AND回路
320、321 NOR回路
323 D型ラッチ回路
324 ライトバッファ
Claims (13)
- データ書き込み回路に入力されたライトデータの、データ読み出し回路のセンスアンプに接続するデータ線への転送をオン・オフ制御するスイッチと、
ライトデータスルー機能が有効な場合に、ライト動作時に活性化されるライト用の制御信号と、前記センスアンプの活性化を制御するセンスアンプ活性化制御信号とが、ともに活性状態のときに、前記スイッチをオン状態とする制御を行う回路と、
を備え、
ライトサイクルにおいて、入力されたライトデータがスルーで出力データ端子から出力されるまでの時間と、リードサイクルにおいて、メモリセルからのリードデータが前記出力データ端子から出力されるまでの時間とを均一化させてなる、ことを特徴とする半導体記憶装置。 - リードサイクルにおいて、前記センスアンプ活性化制御信号の活性状態への遷移から所定時間後、前記リードデータが前記出力データ端子から出力され、
ライトサイクルにおいて、ライトデータスルー機能が有効な場合に、前記センスアンプ活性化制御信号の活性状態への遷移から、前記リードアクセス時の前記所定時間とほぼ同一時間経過後、前記ライトデータがスルーで前記出力データ端子から出力される、ことを特徴とする請求項1記載の半導体記憶装置。 - ライトデータスルー機能が有効な場合に、ライト時に、前記ライト用の制御信号を活性化して出力する信号生成回路を備えている、ことを特徴とする請求項1記載の半導体記憶装置。
- 前記信号生成回路は、ライトデータスルー機能が無効の場合には、ライト動作時に、前記ライト用の制御信号を非活性状態に固定する、ことを特徴とする請求項3記載の半導体記憶装置。
- 前記信号生成回路は、ライトデータスルー機能の有効/無効を示す入力端子の値、又は、ヒューズの溶断の有無に基づき、前記ライト用の制御信号の活性化の有無を制御する、ことを特徴とする請求項3又は4記載の半導体記憶装置。
- 前記スイッチは、ライトデータを入力するライトバッファの出力であるライトデータ線と、前記センスアンプ側のデータ線との間に接続される、ことを特徴とする請求項1記載の半導体記憶装置。
- 複数のメモリセルが接続するデジット線対と、前記デジット線対に接続され、対応するカラム選択信号によりオン・オフされるYスイッチとの組を、複数組備え、
前記複数のYスイッチが共通に接続されるリードデータ線対と、
前記リードデータ線対と、前記センスアンプに接続するデータ線対の一端との接続をオン・オフするデータ線分離スイッチと、
を備え、
前記センスアンプに接続するデータ線対の他端は出力回路に接続され、
前記出力回路の出力は出力データ端子に接続され、
入力データ端子に入力されたライトデータをラッチタイミング信号に応答してラッチするラッチ回路と、
前記ラッチ回路からのライトデータを入力し、出力対に出力するライトバッファと、
前記ライトバッファの出力対に接続されたライトデータ線対と、
を備え、
前記複数のYスイッチは前記ライトデータ線対に共通に接続され、
前記カラム選択信号で選択された前記Yスイッチは、
リード時には、前記デジット線対と前記リードデータ線対とを接続し、
ライト時には、前記デジット線対と前記ライトデータ線対とを接続し、
前記センスアンプ活性化制御信号と前記ライト用の制御信号との論理演算結果を出力する論理回路を備え、
前記スイッチは、前記論理回路の出力信号に基づき、前記ライトデータ線対と、前記センスアンプに接続する前記データ線対との接続をオン・オフ制御する、ことを特徴とする請求項1記載の半導体記憶装置。 - 複数のメモリセルが接続するデジット線対と、前記デジット線対に接続され、対応するカラム選択信号によりオン・オフされるYスイッチとの組を、複数組備え、
前記複数のYスイッチが共通に接続されるリードデータ線対と、
前記リードデータ線対と、センスアンプに接続するデータ線対の一端との接続をオン・オフするデータ線分離スイッチと、
を備え、
前記センスアンプに接続するデータ線対の他端は出力回路に接続され、
前記出力回路の出力は出力データ端子に接続され、
入力データ端子に入力されたライトデータをラッチタイミング信号に応答してラッチするラッチ回路と、
前記ラッチ回路からのライトデータを入力し、出力対に出力するライトバッファと、
前記ライトバッファの出力対に接続されたライトデータ線対と、
を備え、
前記複数のYスイッチは前記ライトデータ線対に共通に接続され、
前記カラム選択信号で選択された前記Yスイッチは、
リード時には、前記デジット線対と前記リードデータ線対とを接続し、
ライト時には、前記デジット線対と前記ライトデータ線対とを接続し、
前記ライトデータ線対と、前記センスアンプに接続する前記データ線対との接続をオン・オフ制御するスイッチと、
前記センスアンプ活性化制御信号と前記ライト用の制御信号との論理演算結果を出力する論理回路と、
を備え、
前記スイッチは、前記論理回路の出力信号に基づき、ライトデータスルー時に、前記ライトデータ線対と前記センスアンプに接続する前記データ線対との接続をオン・オフ制御する、ことを特徴とする半導体記憶装置。 - リード動作時に、活性化されるリード用の制御信号と、前記センスアンプ活性化制御信号とを入力し、ともに活性状態のときに、前記データ線分離スイッチをオフとし、前記センスアンプを活性化する制御を行う回路を備えている、ことを特徴とする請求項8記載の半導体記憶装置。
- ライトデータスルー機能が有効な場合に、ライト時に、前記ライト用の制御信号を活性化して出力する信号生成回路を備えている、ことを特徴とする請求項8記載の半導体記憶装置。
- 前記信号生成回路は、ライトデータスルー機能が無効の場合には、ライト動作時に、前記ライト用の制御信号を非活性状態に固定する、ことを特徴とする請求項8記載の半導体記憶装置。
- 前記信号生成回路は、ライトデータスルー機能の有効/無効を示す入力端子の値、又は、ヒューズの溶断の有無に基づき、前記ライト用の制御信号の活性化の有無を制御する、ことを特徴とする請求項10又は11記載の半導体記憶装置。
- 前記信号生成回路は、前記ライト用の制御信号としてワンショットパルスを出力する、ことを特徴とする請求項3又は10記載の半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006292531A JP4827688B2 (ja) | 2006-10-27 | 2006-10-27 | 半導体記憶装置 |
US11/976,720 US7881130B2 (en) | 2006-10-27 | 2007-10-26 | Semiconductor memory device having write data through function |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006292531A JP4827688B2 (ja) | 2006-10-27 | 2006-10-27 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008108391A JP2008108391A (ja) | 2008-05-08 |
JP4827688B2 true JP4827688B2 (ja) | 2011-11-30 |
Family
ID=39329909
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006292531A Expired - Fee Related JP4827688B2 (ja) | 2006-10-27 | 2006-10-27 | 半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7881130B2 (ja) |
JP (1) | JP4827688B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9324412B2 (en) * | 2012-10-31 | 2016-04-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory architecture |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01105387A (ja) * | 1987-10-19 | 1989-04-21 | Hitachi Ltd | 半導体記憶装置 |
JPH01217794A (ja) * | 1988-02-26 | 1989-08-31 | Hitachi Ltd | 半導体記憶装置 |
JP2002269987A (ja) * | 2001-03-12 | 2002-09-20 | Hitachi Ltd | 半導体集積回路装置 |
JP2004199814A (ja) * | 2002-12-19 | 2004-07-15 | Sony Corp | 記憶装置、データ処理装置、及びデータ処理方法 |
-
2006
- 2006-10-27 JP JP2006292531A patent/JP4827688B2/ja not_active Expired - Fee Related
-
2007
- 2007-10-26 US US11/976,720 patent/US7881130B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US7881130B2 (en) | 2011-02-01 |
US20080101136A1 (en) | 2008-05-01 |
JP2008108391A (ja) | 2008-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4236901B2 (ja) | 半導体記憶装置及びその制御方法 | |
US6496440B2 (en) | Method and system for accessing rows in multiple memory banks within an integrated circuit | |
JP3894273B2 (ja) | 同期式メモリ装置 | |
KR100349371B1 (ko) | 반도체 메모리 장치의 프리페치/리스토어 방법 및 그 회로 | |
JPH09320261A (ja) | 半導体記憶装置および制御信号発生回路 | |
KR100328594B1 (ko) | 늦은 라이트 타입 반도체 메모리 장치에서의 바이패스 동작 에러방지 및 사이클 타임구간 개선방법과 그에 따른 멀티플렉서 회로 | |
TWI386951B (zh) | 記憶體寫入時序系統 | |
KR100299468B1 (ko) | 전력절약화동기회로및그것을갖는반도체기억장치 | |
JP4827688B2 (ja) | 半導体記憶装置 | |
KR20010048881A (ko) | 반도체 메모리 장치 및 이 장치의 데이터 리드 방법 | |
KR0184480B1 (ko) | 반도체 메모리 장치의 데이타 출력 버퍼 제어회로 | |
US6091662A (en) | Semiconductor synchronous pipeline memory having data amplifiers selectively supplied with data signals | |
KR100613447B1 (ko) | 데이터 래치회로 및 이를 이용한 반도체 장치 | |
KR100587873B1 (ko) | 반도체 기억 장치 | |
KR100733408B1 (ko) | 반도체 메모리 장치 및 그 구동 방법 | |
KR20030060640A (ko) | 디램의 컬럼 인에이블 신호 발생 회로 | |
KR100333642B1 (ko) | 반도체메모리장치의 고속동작을 위한 로컬데이터버스 프리차지방법 | |
KR100337205B1 (ko) | 데이타 센스앰프 구동장치 | |
US7031200B2 (en) | Data output apparatus for memory device | |
US7821845B2 (en) | Write driver circuit of an unmuxed bit line scheme | |
KR20080030121A (ko) | 반도체 메모리 소자 | |
JP3490688B2 (ja) | 半導体集積メモリ | |
KR0123244B1 (ko) | 읽기/쓰기 회로 | |
KR100232814B1 (ko) | 반도체 메모리 | |
KR100618787B1 (ko) | 데이터가 라이트/리드되는 실시간을 증가시키는 반도체 메모리장치 및 이의 데이터 전송방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090911 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110830 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110913 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110913 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140922 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4827688 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |