JP4879781B2 - 表示パネル - Google Patents

Description

本発明は表示パネルに関し、特にリペアラインと信号ラインが別々の基板に設けられる液晶表示パネルに関する。

薄型、低電力消費及び低輻射を特長とした液晶パネルはノートブックパソコンやＰＤＡ（パーソナルデジタルアシスタント）などの携帯型デジタル製品に幅広く利用され、デスクトップパソコン用のＣＲＴモニターに取って代わりつつある。

液晶表示パネルは薄膜トランジスター（ＴＦＴ）基板と、カラーフィルター（ＣＦ）基板と、両基板の間に設けられる液晶層からなる。ＴＦＴ基板は複数行のデータラインと複数列のスキャンラインからなるピクセルマトリックスを有し、データラインとスキャンラインが交差するところには、薄膜トランジスターとコンデンサーなどの素子からなるピクセル駆動回路が設けられる。ピクセル駆動回路は、データラインからの画像データ信号及びスキャンラインからのスイッチ／アドレス指定信号を受信して、相応のピクセルを制御する。開回路となったデータラインまたはスキャンラインによる信号伝送への妨害を避けるため、液晶表示パネルの製作に際して、パネルの周辺領域に複数のリペアラインを設けるのが一般である。そうすれば、データラインまたはスキャンラインが開回路になっても、外部からの画像データ信号またはスイッチ／アドレス指定信号はリペアラインで液晶表示パネルに送信するようになる。それにより、データラインまたはスキャンラインの開回路に起因する表示不良は改善される。

図１を参照する。図１は従来の技術による液晶表示パネル１０のＴＦＴ基板の平面図である。液晶表示パネル１０のＴＦＴ基板は、相互に平行した複数のデータラインＤ１−Ｄｍと相互に平行した複数のスキャンラインＳ１−Ｓｎが設けられた表示領域２０を有する。データラインＤ１−ＤｍとスキャンラインＳ１−Ｓｎは交差してピクセルマトリックス１２を形成する。ピクセルマトリックス１２の各ピクセルとそれに対応する薄膜トランジスター及びコンデンサーなどの素子からなるピクセル駆動回路は、図１では点で示されている。ソース駆動回路とゲート駆動回路はＴＣＰ（テープキャリアパッケージ）に封入され、図１ではそれぞれＴＣＰ２４、２６と表示されている。ＴＣＰ２４を通してプリント基板（ＰＷＢ）１４に結合されたデータラインＤ１−Ｄｍはソース駆動回路からの信号を受信し、ＴＣＰ２６を通してプリント基板１６に結合されたスキャンラインＳ１−Ｓｎはゲート駆動回路からの信号を受信する。液晶表示パネル１０のリペアラインＴ１−ＴｓはＴＦＴ基板の表示領域２０の外に設けられ、データラインＤ１−Ｄｍが開回路となるときの信号伝送の代替経路として働く。通常の場合では、リペアラインＴ１−ＴｓとデータラインＤ１−Ｄｍは電気的に接続されない。

図２を参照する。図２は従来の技術による液晶表示パネル１０のデータラインが開回路となった場合の修復を表す。データラインＤｍがＡ点に開回路となれば（開回路は図２にｘとして示される）、従来の技術はレーザー溶接法でデータラインＤｍのＢ点とＣ点をリペアラインＴ１の両側に接続させる方法を提供する。図２の▲はデータラインＤｍとリペアラインＴ１のレーザー溶接による接続点を示し、矢印は信号の伝送経路を示す。通常の場合、信号はデータラインＤｍのＢ点からＣ点に送信される。しかし、データラインＤｍが開回路となると、信号をデータラインＤｍのＢ点からＣ点に送信するためにはリペアラインＴ１を経由しなければならない。言い換えれば、信号はパネル表示領域２０の上方、左側及び下方を経由しなければならない。信号伝送の経路が長くなれば、抵抗も高くなるため、液晶層との間にはＲＣ（抵抗―容量）遅延効果が生じやすい。これは、開回路修復の成功率を低くするのみならず、液晶表示パネル１０の電力消費を増加させる結果をもたらす。

従来の液晶表示パネル１０構造では、データラインＤ１−Ｄｍ、スキャンラインＳ１−ＳｎとリペアラインＴ１−ＴｓはいずれもＴＦＴ基板の上に設けられる。ピクセルの操作に影響しないように、リペアラインＴ１−Ｔｓは表示領域２０の外に設けなければならない。そのため、リペアラインＲ１−ＲｓはデータラインＤ１−Ｄｍより長く、リペアラインＴ１−Ｔｓからなる信号伝送経路の抵抗も高くなっている。結果として、液晶層との間にはＲＣ遅延効果が生じやすい。前記の通り、これは開回路修復の成功率を低くするのみならず、液晶表示パネル１０の電力消費を増加させる結果をもたらす。のみならず、ＴＦＴ基板にはデータライン、スキャンライン、駆動回路などの素子が設けられているので、リペアラインの設置空間は非常に限られている。従来の液晶表示パネル１０はリペアラインの本数が限られているため、修復機能を十分に発揮することができない。

本発明は前述の問題を解決するため、リペアラインと信号ラインが別々の基板に設けられる液晶表示パネルを提供することを課題とする。

本発明はリペアラインと信号ラインが別々の基板に設けられる表示パネルを提供する。該表示パネルは、第一基板と、第一基板の第一側に設けられるデータ伝送用の複数の信号ラインと、第二基板と、第一基板の第一側と向かい合う第二基板の第一側に設けられた複数のリペアラインと、対応する信号ラインの第一端と交差し及び導電材料で対応するリペアラインの第一端に結合される、第一基板に設けられた複数第一接続導線と、及び対応する信号ラインの第二端と交差し及び導電材料でリペアラインの第二端に結合される、第一基板に設けられた複数の第二接続導線とを含む。

本発明はリペアラインをデータラインと別にＴＦＴ基板に設けるため、従来の技術のようにデータラインまたはその他の素子を避けて設置する必要がなくなる。したがって、本発明によるリペアラインはデータラインとほぼ同じ長さを有し、データラインが開回路となるときに低抵抗の伝送経路をなし、ＲＣ遅延効果及び液晶表示パネルの電力消費を有効に低減させることができる。ＴＦＴ基板の空間が広くなるので、開口率に影響せずにリペアラインの本数を増やし、修復機能を向上させることも可能となる。

かかる装置の特徴を詳述するために、具体的な実施例を挙げ、図を参照して以下に説明する。
（実施例１）
本発明によれば、液晶表示パネルの信号ラインはＴＦＴ基板に設けられ、リペアラインはＣＦ基板に設けられる。図３と図４を参照する。図３は本発明による液晶表示パネル５０のＴＦＴ基板３０の平面図であり、図４は液晶表示パネル５０のＣＦ基板４０の平面図である。

図３によれば、ＴＦＴ基板３０の表示領域３５には、相互に平行した複数のデータラインＤ１−Ｄｍと、相互に平行した複数のスキャンラインＳ１−Ｓｎが設けられ、データラインＤ１−ＤｍとスキャンラインＳ１−Ｓｎは交差してピクセルマトリックス３２を形成する。ピクセルマトリックス３２の各ピクセルとそれに対応する薄膜トランジスター及びコンデンサーなどの素子からなるピクセル駆動回路は、図３では点で示されている。液晶表示パネル５０のソース駆動回路とゲート駆動回路はＴＣＰ（テープキャリアパッケージ）に封入され、図３ではそれぞれＴＣＰ２４、２６と表示されている。ＴＣＰ４４を通してプリント基板３４に結合されたデータラインＤ１−Ｄｍはソース駆動回路からの信号を受信し、ＴＣＰ４６を通してプリント基板３６に結合されたスキャンラインＳ１−Ｓｎはゲート駆動回路からの信号を受信する。表示領域３５の両側に設けられる接続導線ＣＵ１−ＣＵｓとＣＬ１−ＣＬｓは相応のデータラインの両端と交わり、接続導線ＣＵ１−ＣＵｓの一端にはそれぞれボンディングパッドＵ１’−Ｕｓ’が設けられ、接続導線ＣＬ１−ＣＬｓの一端にはそれぞれボンディングパッドＬ１’−Ｌｓ’が設けられている。通常の場合では、接続導線ＣＵ１−ＣＵｓ、ＣＬ１−ＣＬｓとデータラインＤ１−Ｄｍは電気的に接続されない。

図４によれば、リペアラインＲ１−Ｒｓは液晶表示パネル５０のＣＦ基板４０に設けられる。ＴＦＴ基板３０の面とＣＦ基板４０の面は向かい合わせに配置されるので、ＣＦ基板４０の領域４５はＴＦＴ基板３０の表示領域３５に対応している。リペアラインＲ１−Ｒｓの両端にはボンディングパッドＵ１−ＵｓとＬ１−Ｌｓが設けられ、ボンディングパッドＵ１−ＵｓとＬ１−ＬｓはＴＦＴ基板３０のボンディングパッドＵ１’−Ｕｓ’とＬ１’−Ｌｓ’に対応している。

ＣＦ基板４０は更に、ブラックマトリックスと、複数のカラーフィルターと、透明導電材料層の対極とを含む。図５を参照する。図５は液晶表示パネル５０のＣＦ基板４０のＦ−Ｆ’線に沿った断面図である。図５によれば、ＣＦ基板４０はカラーフィルター５１−５４と、複数のブラックマトリックス７７と、平坦化層５５と、透明導電材料層５６と、リペアラインＲ１−Ｒ２を含み、ＴＦＴ基板３０はデータラインＤ１−Ｄ３を含む。ＴＦＴ基板３０の面とＣＦ基板４０の面は向かい合わせに配置されるので、図５におけるＣＦ基板４０の各層の上下位置は形成順序と逆である。表示の向きにより、ブラックマトリックス７７はＣＦ基板４０の上にあるとも下にあるとも言えるので、以下の説明ではそれを一律に上とする。

図５によれば、カラーフィルター５１−５４は赤、緑または青色のものであり、ＣＦ基板４０の上、ＴＦＴ基板３０のデータラインＤ１、Ｄ２、Ｄ３の隙間に対応するところに設けられている。カラーフィルターの間には複数のブラックマトリックス７７が設けられ、赤、緑、青色の光が相互に干渉することと、パネルをある傾斜角で見るときの光漏れ現象を防止する。平坦化層５５はカラーフィルター５１−５４とブラックマトリックス７７を覆うように設けられ、後続の成膜工程に平坦な面を供する。透明導電材料層５６は液晶表示パネル５０の対極とされ、その材料は酸化インジウム亜鉛（ＩＺＯ）または酸化インジウムすず（ＩＴＯ）である。リペアラインＲ１、Ｒ２は導電層５７と絶縁層５８を含み、導電層５７と絶縁層５８はブラックマトリックス７７に対応するところに設けられる。

続いて本発明による接続導線ＣＵ１−ＣＵｓ、ＣＬ１−ＣＬｓとリペアラインＲ１−Ｒｓの接続方式を説明する。図６を参照する。図６は本発明による液晶表示パネル５０のリペアラインＲ１に沿った断面図である。リペアラインＲ１と接続導線ＣＵ１、ＣＬ１の電気的接続は、リペアラインＲ１両端のボンディングパッドＵ１、Ｌ１を導電材料（例えば銀接着剤）６０を介してボンディングパッドＵ１’、Ｌ１’にそれぞれ結合することによって完成される。

図７を参照する。図７は本発明による液晶表示パネル５０のデータラインが開回路となるときの修復を表す。データラインＤ１がＡ点に開回路（図７のｘ）となれば、レーザー溶接でデータラインのＢ点とＣ点を接続導線ＣＵ１及びＣＬ１とそれぞれ接続させる。データラインＤ１と接続導線ＣＵ１、ＣＬ１の接続点は図７の▲で示される。そうすると、信号はデータラインＤ１の一端からボンディングパッドＵ１’、導電材料６０、ボンディングパッドＵ１を通してリペアラインＲ１に送信され、更にボンディングパッドＬ１’、導電材料６０、ボンディングパッドＬ１を通してデータラインＤ１のその他の端に送信される。その伝送経路は図６の矢印で示されている。本発明によるリペアラインＲ１−Ｒｓは、データラインＤ１−Ｄｍと同じくＴＦＴ基板３０に設けられるのでなく、ＣＦ基板４０に設けられているため、従来の技術のようにデータラインＤ１−Ｄｍまたはその他の素子を避けて設置する必要がなくなる。したがって、本発明によるリペアラインＲ１−ＲｓはデータラインＤ１−Ｄｍとほぼ同じ長さを有し、データラインが開回路となるときに低抵抗の伝送経路をなし、ＲＣ遅延効果及び液晶表示パネル５０の電力消費を有効に低減させることができる。
（実施例２）
図８を参照する。図８は本発明の実施例２による液晶表示パネル５０のＣＦ基板４０のＦ−Ｆ’線に沿った断面図である。図８によれば、カラーフィルター８１−８４は赤、緑または青色のものであり、ＴＦＴ基板３０のデータラインＤ１、Ｄ２、Ｄ３の隙間に対応するところに設けられている。カラーフィルターの間には複数のブラックマトリックス９９が設けられ、赤、緑、青色の光が相互に干渉することと、パネルをある傾斜角で見るときの光漏れ現象を防止する。平坦化層８５はカラーフィルター８１−８４とブラックマトリックス９９を覆うように設けられ、後続の成膜工程に平坦な面を供する。透明導電材料層８６は液晶表示パネル５０の対極とされ、その材料は酸化インジウム亜鉛または酸化インジウムすずである。図５では、リペアラインＲ１、Ｒ２は透明導電材料層５６の上に設けられている。それと異なって、図８では、リペアラインＲ１、Ｒ２はエッチング工程でつくられ、透明導電材料層８６のブラックマトリックス９９に対応するところに定められている。

前記の通り、リペアラインは透明導電材料層５６の上、ブラックマトリックス７７に対応するところに設けられるか、または透明導電材料層８６のブラックマトリックス９９に対応するところに定められている。ブラックマトリックス７７、９９は本来光を遮蔽する機能を有するため、リペアラインの設置は液晶表示パネル５０の開口率に影響しない。もっとも、本発明はブラックマトリックスに対応するところにリペアラインを設けるに限らず、開回路となったＴＦＴ基板のデータラインを修復するためにＣＦ基板の上にリペアラインを設けるような液晶表示パネル構造であれば、いずれも本発明の範囲に属する。
（実施例３）
図５と図８によれば、１組のデータライン（例えばデータラインＤ１−Ｄ３）ごとに２本のリペアラインが設けられている。しかし、本発明によるリペアラインの本数はそれに限らない。上述のような開口率への影響を回避するため、図９のリペアラインＲ１、Ｒ１’、Ｒ２のように、透明導電材料層５６の上に、ブラックマトリックス７７に対応するすべての箇所にリペアラインを設けることが可能である。
（実施例４）
または図１０のリペアラインＲ１、Ｒ２、Ｒ２’のように、透明導電材料層８６のブラックマトリックス７７に対応するすべての箇所にリペアラインを設けることが可能である。

以上は本発明に好ましい実施例であって、本発明の実施の範囲を限定するものではない。よって、当業者のなし得る修正、もしくは変更であって、本発明の精神の下においてなされ、本発明に対して均等の効果を有するものは、いずれも本発明の特許請求の範囲に属するものとする。

本発明は低ＲＣ遅延効果、低電力消費かつ高い修復率の液晶表示パネルを提供する。

従来の技術による液晶表示パネルのＴＦＴ基板の平面図である。 従来の技術による液晶表示パネルのデータラインが開回路となった場合の修復を表す説明図である。 本発明による液晶表示パネルのＴＦＴ基板の平面図である。 液晶表示パネルのＣＦ基板の平面図である。 液晶表示パネルのＣＦ基板のＦ−Ｆ’線に沿った断面図である。 本発明による液晶表示パネルのリペアラインＲ１に沿った断面図である。 本発明による液晶表示パネルのデータラインが開回路となるときの修復を表す説明図である。 本発明の実施例２による液晶表示パネルのＣＦ基板のＦ−Ｆ’線に沿った断面図である。 本発明の実施例３による液晶表示パネルのＣＦ基板のＦ−Ｆ’線に沿った断面図である。 本発明の実施例４による液晶表示パネルのＣＦ基板のＦ−Ｆ’線に沿った断面図である。

符号の説明

１０、５０ 液晶表示パネル
１２、３２ ピクセルマトリックス
１４、１６、３４、３６ プリント基板
２０、３５ 表示領域
３０ ＴＦＴ基板
４０ ＣＦ基板
４５ 領域
５１−５４、８１−８４ カラーフィルター
５５、８５ 平坦化層
５６、８６ 透明導電材料層
５７ 導電層
５８ 絶縁層
５９、８８ 液晶層
６０ 導電材料
７７、９９ ブラックマトリックス
ＣＵ１−ＣＵｓ、ＣＬ１−ＣＬｓ 接続導線
Ｔ１−Ｔｓ、Ｒ１−Ｒｓ、Ｒ１’、Ｒ２’ リペアライン
Ｕ１−Ｕｓ、Ｕ１’―Ｕｓ’、Ｌ１−Ｌｓ、Ｌ１’−Ｌｓ’ ボンディングパッド

Claims (13)

1. 表示パネルであって、
   第一基板と、
   第二基板と、
   前記第一基板の第一側に形成された複数の信号ラインと、
   前記第一基板の第一側と向かい合う前記第二基板の第一側に形成され、隣り合った二つの前記信号ラインの間の位置にそれぞれ対応する複数のカラーフィルターと、
   前記第二基板の第一側に形成され、隣り合った二つの前記カラーフィルターの間の位置にそれぞれ対応する複数のブラックマトリックスと、
   前記カラーフィルターと前記ブラックマトリックスとを覆うように形成された平坦化層と、
   前記第一基板の第一側と向かい合う前記平坦化層の一方側に形成され、対極とされる導電材料層と、
   前記平坦化層の一方側において前記導電材料層の位置とは異なる且つ前記ブラックマトリックスに対応する位置に形成された複数のリペアラインと、
   対応する前記信号ラインの第一端と交差し、対応する前記リペアラインの第一端と結合され、前記第一基板に形成された複数の第一接続導線と、
   対応する前記信号ラインの第二端と交差し、対応する前記リペアラインの第二端と結合され、前記第一基板に形成された複数の第二接続導線と、
   を有し、
   前記複数の信号ラインは、相互に平行した複数のスキャンラインと相互に平行した複数のデータラインとを含み、
   前記複数のリペアラインは、前記複数のデータラインとほぼ同じ長さを有し、
   前記複数のリペアラインの１つに対応する前記複数の信号ラインの１つが開回路となるとき、前記第一接続導線と第二接続導線は、開回路となった信号ラインに結合される、表示パネル。
2. 前記第一接続導線は導電性接着剤で前記複数のリペアラインの１つの第一端に結合され、第二接続導線は導電性接着剤で前記複数のリペアラインの１つの第二端に結合される、請求項１記載の表示パネル。
3. 前記第一接続導線の一端に設けられた第一ボンディングパッドと前記第二接続導線の一端に設けられた第二ボンディングパッドとを更に有し、前記第一ボンディングパッドは導電材料で前記複数のリペアラインの１つの第一端に結合され、前記第二ボンディングパッドは導電材料で前記複数のリペアラインの１つの第二端に結合される、請求項１記載の表示パネル。
4. 前記複数のリペアラインの１つの一端に設けられた第一ボンディングパッドと前記複数のリペアラインの１つの他端に設けられた第二ボンディングパッドとを更に有し、前記第一接続導線は導電材料で前記第一ボンディングパッドに結合され、前記第二接続導線は導電材料で前記第二ボンディングパッドに結合される、請求項１記載の表示パネル。
5. 前記第一接続導線の一端、第二接続導線の一端、及びリペアラインの両端にそれぞれ設けられたボンディングパッドを更に有し、前記第一接続導線のボンディングパッドは導電材料でリペアラインのボンディングパッドに結合され、前記第二接続導線のボンディングパッドは導電材料で前記リペアラインの第二端のボンディングパッドに結合される、請求項１記載の表示パネル。
6. 前記複数のスキャンラインと複数のデータラインは、直交してピクセルマトリックスを形成する、請求項１記載の表示パネル。
7. 前記表示パネルは、スキャンラインとデータラインの交差点に設けられる複数の薄膜トランジスターを更に含み、前記複数の薄膜トランジスターはピクセルマトリックスにあるピクセルのスイッチ素子である、請求項１記載の表示パネル。
8. 前記リペアラインは、相応のデータラインに対応するよう設けられる、請求項６記載の表示パネル。
9. 前記導電材料層は、酸化インジウム亜鉛または酸化インジウムスズを含む、請求項１記載の表示パネル。
10. 前記複数のリペアラインは、酸化インジウム亜鉛または酸化インジウムスズを含む、請求項１記載の表示パネル。
11. 前記第一基板は薄膜トランジスター基板であり、前記第二基板はカラーフィルター基板である、請求項１記載の表示パネル。
12. 前記表示パネルは、前記第一基板と前記第二基板の間に設けられる液晶層を更に含む、請求項１記載の表示パネル。
13. 前記表示パネルは液晶表示パネルである、請求項１記載の表示パネル。
    

Images