JP4877144B2 - エピタキシャルウェハの製造方法 - Google Patents

Description

本発明は、サファイア基板上に窒化物半導体膜を成長させてなるエピタキシャルウェハ（以下「サファイア／窒化物エピウェハ」とも呼ぶ。）に関する。

窒化物半導体は、化学式Ａｌ_ａＩｎ_ｂＧａ_{１−ａ−ｂ}Ｎ（０≦ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１）で決定される３族窒化物からなる化合物半導体であって、例えば、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ、ＡｌＮ、ＩｎＮなど、任意の組成のものが例示される。

サファイア／窒化物エピウェハの利用形態は様々である。例えば、青色発光ダイオードチップの生産においては、単結晶サファイア基板上にｐｎ接合型の発光素子構造を備えた窒化物半導体膜が形成されたサファイア／窒化物エピウェハが、中間品として製造される。サファイア基板上にＧａＮ膜を形成したサファイア／窒化物エピウェハであるテンプレートは、窒化物半導体デバイス（発光素子、受光素子、電子素子など）を製造するための基板として用いられる。サファイア基板上に厚さ数百μｍ以上のＧａＮ膜を成長させたサファイア／窒化物エピウェハを作製し、その後、サファイア基板を取り除くことによってフリースタンディングのＧａＮ単結晶を得ることができるが、こうして得られるＧａＮ単結晶は、青紫色レーザダイオードの製造に用いられるＧａＮ基板となる。

成長面に凹部及び凸部を設けたサファイア基板（以下「ＰＳＳ（Ｐａｔｔｅｒｎｅｄ Ｓａｐｐｈｉｒｅ Ｓｕｂｓｔｒａｔｅ）」ともいう）の上に、窒化物半導体膜を成長させてなるサファイア／窒化物エピウェハ（以下「ＰＳＳ／窒化物エピウェハ」ともいう）が公知である（特許文献１、特許文献２）。特許文献１によれば、ＰＳＳ／窒化物エピウェハは、ＰＳＳの成長面の凹部において、ＰＳＳと窒化物半導体膜との間に空洞が形成されるように製造すると、サファイアと窒化物半導体との間の格子不整合及び熱膨張係数差に起因して生じる応力が緩和されて、窒化物半導体膜中の結晶欠陥が低減されたものになる。また、そのように製造されたＰＳＳ／窒化物エピウェハは、上記空洞の存在によりＰＳＳと窒化物半導体膜とが分離し易くなるので、ＧａＮ基板製造用のテンプレート（ＧａＮ単結晶の厚膜成長に用いる基板）として好適なものとなる。
特開２０００−１０６４５５号公報 特開２０００−３３１９４７号公報

ＰＳＳは、成長面に設ける凹部が浅いもの程、製造が容易となり、ひいては、製造コストも低くなる。しかしながら、成長面の凹部が浅いＰＳＳを用いてＰＳＳ／窒化物エピウェハを製造しようとすると、該凹部が窒化物半導体で埋まり易くなり、ＰＳＳと窒化物半導体膜との間の空洞の形成が不完全となるという問題がある。この傾向は、該凹部を扁平な形状とした場合に、特に顕著となる。

このような事情から、凹部が浅く扁平であるＰＳＳを用いた場合であっても、ＰＳＳと窒化物半導体膜との間に空洞を確実に形成することのできる、ＰＳＳ／窒化物エピウェハの製造方法が求められている。

上記課題を解決するための好適な手段として、次の発明を開示する。
（１）成長面に凹部及び凸部が設けられており、該凹部が底面を有する凹部であり、該凸部が上面を有する凸部である、サファイア基板と、前記凸部の上部を起点として前記成長面を覆うように成長した窒化物半導体膜と、を有するエピタキシャルウェハの製造方法であって、前記成長面上にＡｌ_ｘＧａ_１−ｘＮ（０＜ｘ≦１）からなる低温バッファ層を、前記凹部の底面上と前記凸部の上面上とで当該低温バッファ層の成長速度および／またはＡｌ組成ｘが異なるように成長させる工程と、この工程に続いて前記窒化物半導体膜を成長させる工程とを有し、前記窒化物半導体膜を成長させる工程の初期において、前記凹部の底面上における窒化物半導体の成長速度が、前記凸部の上面上における窒化物半導体の成長速度よりも小さくなるように、前記低温バッファ層の膜厚を設定する、ことを特徴とするエピタキシャルウェハの製造方法。
（２）ｘ＜１である、前記（１）に記載の製造方法。
（３）ｘ≦０．８である、前記（２）に記載の製造方法。
（４）ｘ≦０．５である、前記（３）に記載の製造方法。
（５）前記窒化物半導体膜を成長させる工程の初期において、前記凹部の底面上における窒化物半導体の成長が実質的に起こらなくなるように、前記低温バッファ層の膜厚を設定する、前記（１）〜（４）のいずれかに記載の製造方法。
（６）前記凹部の形状が扁平であり、その深さが０．５μｍ〜２μｍである前記（１）〜（５）のいずれかに記載の製造方法。
（７）前記凹部がストライプ状に形成されており、その底面の幅をＷ、深さをＤとしたとき、Ｄ／Ｗが５％〜５０％である、前記（６）に記載の製造方法。

本発明にいう、窒化物半導体膜を成長させる工程の初期とは、サファイア基板の成長面に設けられた凸部の上部を起点として成長を始めた窒化物半導体が、空洞を残して、該成長面に設けられた凹部を覆うまでの時期をいう。

本発明の製造方法によれば、成長面に設けられた凹部が浅く扁平であるＰＳＳを用いてＰＳＳ／窒化物エピウェハを製造する場合であっても、該凹部の位置においてＰＳＳと窒化物半導体膜との間に空洞を確実に形成することができる。よって、本発明の製造方法を用いることにより、ＧａＮ基板製造用のテンプレートに適したＰＳＳ／窒化物エピウェハを、低コストで製造することが可能となる。

以下に、本発明者等が本発明をなすに至る過程で行った、いくつかの実験の結果を説明する。

（実験１）
最初に、低温ＧａＮバッファ層を用いてＰＳＳ上にＧａＮ膜を成長させて、ＰＳＳ／窒化物エピウェハを作製した結果について述べる。
ＰＳＳ／窒化物エピウェハの作製は、次の手順で行なった。
直径２インチ、厚さ４００μｍのＣ面サファイア基板の表面にフォトレジスト膜を形成し、フォトリソグラフィ技法を用いて、このフォトレジスト膜をライン＆スペースのパターンに形成した。ライン及びスペースの長手方向はサファイアの［１１−２０］方向（基板上に成長する窒化物半導体結晶の［１−１００］方向）とし、ライン幅を２．５μｍ、スペース幅を７．０μｍとした。次に、このフォトレジスト膜をマスクとして、サファイア基板表面のフォトレジスト膜に覆われていない部分をエッチングして、深さ１．８μｍのストライプ状の凹部（溝）を形成した。ＲＩＥ（反応性イオンエッチング）法を用いることにより、形成された凹部は底面を有する扁平な形状となった。図１に示す断面図のように、凹部の開口部の幅をｗ１、凹部の底面の幅をｗ２とすると、ｗ１は７．１μｍ〜７．３μｍ、ｗ２は６．８μｍ〜７．０μｍであった。エッチング後、リムーバ液を用いてフォトレジスト膜を除去した。
上記手順で得たＰＳＳを常圧横型のＭＯＣＶＤ装置の成長炉内に設置し、水素気流中、１１００℃に加熱して、表面のクリーニングを行った。次に、基板温度を５００℃に下げ、原料としてトリメチルガリウム（ＴＭＧ）とアンモニアを用い、キャリアガスには水素ガスと窒素ガスを用いて、低温ＧａＮバッファ層を４０ｎｍ成長させた。次に、ＴＭＧと水素ガスの供給を停止し、窒素ガスとアンモニアのみを成長炉内に供給しながら基板温度を１０００℃に上げた。昇温後、原料としてＴＭＧとアンモニアとビスシクロペンタジエニルマグネシウム（Ｃｐ_２Ｍｇ）とを用い、キャリアガスとして水素ガスと窒素ガスを用いて、Ｍｇ添加ＧａＮ膜を２μｍの厚さに成長させ、ＰＳＳ／窒化物エピウェハを得た。
得られたウェハの断面を倍率５０００倍でＳＥＭ観察すると、図２に断面図を示すように、ＧａＮ結晶２が、ＰＳＳ１の凸部の上部と、凹部の底面上と、から成長していた。凸部の上部から成長したＧａＮ結晶は、凹部上に張り出すようにラテラル成長しており、隣り合う凸部の上部から成長したＧａＮ結晶どうしの合体により、ＧａＮ膜がＰＳＳの成長面を覆う構造が形成されていた。
凸部の上部から成長したＧａＮ結晶で形成されたＧａＮ膜と、凹部の底面上に成長したＧａＮ結晶との隙間は狭く、ところどころで、凹部の底面上に成長したＧａＮ結晶とＧａＮ膜とがつながっていた。つまり、ＰＳＳとＧａＮ膜との間の空洞の形成は不完全であった。

（実験２）
次に、実験１で用いたＰＳＳと同じ仕様のＰＳＳ上に低温バッファ層だけを成長させて、凹部の底面上と凸部の上面上とにおける、低温バッファ層の成長速度の違いを調べた結果について説明する。
低温バッファ層の成長速度は、倍率５０００倍の断面ＳＥＭ観察による厚さ測定が可能となる厚さまで低温バッファ層を成長させて、測定された厚さを成長に要した時間で除することにより求めた。
評価は、凹部の底面上における成長速度Ｒ１の、凸部の上面上における成長速度Ｒ２に対する比率Ｒ１／Ｒ２を比較することにより、行なった。
評価の結果、基板温度５００℃で成長させた低温ＧａＮバッファ層では、Ｒ１／Ｒ２は９２％であった。一方、基板温度５００℃で成長させた低温ＡｌＮバッファ層では、Ｒ１／Ｒ２は４９％であった。また、凸部の上面上におけるＧａＮとＡｌＮの成長速度比を元に、Ａｌ組成が８０％となるように３族原料のＴＭＧとトリメチルアルミニウム（ＴＭＡ）の供給量を調節して、基板温度５００℃で成長させた低温Ａｌ_ｘＧａ_１−ｘＮ（ｘ＝０．８）バッファ層では、Ｒ１／Ｒ２は６２％であった。同様の方法でＡｌ組成が５０％となるようにＴＭＧとＴＭＡの供給量を調節して、基板温度５００℃で成長させた低温Ａｌ_ｘＧａ_１−ｘＮ（ｘ＝０．５）バッファ層では、Ｒ１／Ｒ２は８７％であった。
上記結果から、低温Ａｌ_ｘＧａ_１−ｘＮバッファ層の成長速度は、凹部の底面上において凸部の上面上よりも低くなること、また、その傾向はバッファ層のＡｌ組成ｘを大きくする程強くなることが、分かった。なお、低温Ａｌ_ｘＧａ_１−ｘＮ（０＜ｘ＜１）バッファ層の場合、凹部の底面上に形成された部分と凸部の上面上に形成された部分とでは、Ａｌ組成ｘも異なっているものと考えられる。
次に、低温ＡｌＮバッファ層について、成長温度によるＲ１／Ｒ２の変化を調べたところ、基板温度４００℃で成長させたときのＲ１／Ｒ２は７３％、基板温度６００℃で成長させたときのＲ１／Ｒ２は５２％であった。このことから、低温ＡｌＮバッファ層のＲ１とＲ２の違いは成長温度が高い程大きくなるが、基板温度が５００℃を超えると、この傾向は飽和することが分かった。本発明者等は、この結果から、低温Ａｌ_ｘＧａ_１−ｘＮ（０＜ｘ＜１）バッファ層においても類似した傾向が存在するであろうと推定した。

（実験３）
次に、ＰＳＳの成長面の凹部上と凸部上とで低温Ａｌ_ｘＧａ_１−ｘＮバッファ層の膜厚および／または組成（０＜ｘ＜１の場合）が変化することを利用して、これらの部位におけるＧａＮ結晶の成長の仕方が制御できるのではないかとの期待から、Ａｌ_ｘＧａ_１−ｘＮ（ｘ＝０．８）バッファ層を用いてＰＳＳ／窒化物エピウェハの作製を行なった結果について述べる。
この実験では、まず、低温ＧａＮバッファ層に代えて低温Ａｌ_ｘＧａ_１−ｘＮ（ｘ＝０．８）バッファ層（厚さ３５ｎｍ）を用いたこと以外は、実験１と同様にして、ＰＳＳ／窒化物エピウェハを作製した。その結果、エピウェハに白濁して見える領域が発生するという問題が生じた。この白濁した領域は、ウェハの表面が鏡面となっておらず、断面ＳＥＭ観察を行なったところによれば、ＰＳＳの凹部の側壁上からＧａＮ結晶が成長しており、この結晶が、凸部の上部からラテラル方向に成長したＧａＮ結晶どうしの合体を妨げていた。
次に、低温Ａｌ_ｘＧａ_１−ｘＮ（ｘ＝０．８）バッファ層の厚さを１５ｎｍ、５０ｎｍ、１００ｎｍと変えたＰＳＳ／窒化物エピウェハを作製し、上記白濁の様子がどのように変化するかを調べた。その結果、低温バッファ層を厚くしたとき（５０ｎｍ、１００ｎｍ）には、ウェハ面内における白濁領域の割合は減少したものの、白濁することなく鏡面が得られた領域の断面をＳＥＭ観察すると、ＰＳＳの凹部がＧａＮ結晶によって充填された状態となっていた。つまり、ＰＳＳとＧａＮ膜との間には空洞が全く形成されていなかった。それに対して、低温Ａｌ_ｘＧａ_１−ｘＮ（ｘ＝０．８）バッファ層の厚さを１５ｎｍとした場合には、白濁領域が更に広がる一方、鏡面が得られた領域では凹部底面上におけるＧａＮの成長が抑制されており、ＰＳＳとＧａＮ膜との間には、厚さ３５ｎｍの低温Ａｌ_ｘＧａ_１−ｘＮ（ｘ＝０．８）バッファ層を用いたときや、低温ＧａＮバッファ層を用いたときと比較して、明らかに大きな空洞が形成されていた。

（実験４）
次に、低温Ａｌ_ｘＧａ_１−ｘＮバッファ層のＡｌ組成ｘを低くすることによって、上記白濁の問題を抑えることを試みた結果を述べる。
この実験では、低温Ａｌ_ｘＧａ_１−ｘＮ（ｘ＝０．５）バッファ層（厚さ１８ｎｍ、２５ｎｍ、３５ｎｍの３種類）を用いたこと以外は、実験１と同様にして、ＰＳＳ／窒化物エピウェハを作製した。
その結果、低温バッファ層をいずれの厚さに形成したときも、得られたＰＳＳ／窒化物ウェハの表面は鏡面となった。また、ウェハの断面をＳＥＭ観察したところ、ＰＳＳの凹部がＧａＮ結晶で充填されている部分はなく、ＰＳＳとＧａＮ膜との間には充分な空洞が形成されていた。
とりわけ、低温バッファ層の厚さを１８ｎｍ及び２５ｎｍとした場合には、ＰＳＳの凹部の底面上におけるＧａＮの成長が実質的に起こらなくなった。これは、得られたＰＳＳ／窒化物ウェハについて倍率５０００倍の断面ＳＥＭ観察をしたところ、該部位にはＧａＮの成長が認められなかったということである。

以上の実験の結果から、本発明者等は次の知見を得て、本発明を完成させるに至ったものである。
（ア）低温ＧａＮバッファ層を用いた場合には、ＰＳＳとＧａＮ膜との間の空洞の形成が不十分となる傾向がある。
（イ）低温Ａｌ_ｘＧａ_１−ｘＮ（０＜ｘ≦１）バッファ層は、成長温度を高くすると、ＰＳＳの凹部の底面上と凸部の上面上とで成長速度および／または組成が相違する傾向を示す。
（ウ）低温Ａｌ_ｘＧａ_１−ｘＮ（０＜ｘ≦１）バッファ層は、Ａｌ組成ｘが大きいと、ウェハに白濁領域が発生し易くなる。換言すれば、良好なウェハが得られる成長条件のウィンドウが狭くなる。
（エ）低温Ａｌ_ｘＧａ_１−ｘＮ（０＜ｘ≦１）バッファ層を厚くすることは、ウェハの白濁を防止するうえで有効ではない（空洞が形成され難くなる）。
（オ）低温Ａｌ_ｘＧａ_１−ｘＮ（０＜ｘ＜１）バッファ層のＡｌ組成ｘを適度に低くすることが、ウェハの白濁を防止するうえで有効である。
（カ）低温Ａｌ_ｘＧａ_１−ｘＮ（０＜ｘ≦１）バッファ層の成長温度を、ＰＳＳの凹部の底面上と凸部の上面上とでその成長速度および／または組成が相違するように設定し、かつ、該バッファ層の厚さを適度に小さくすることにより、ＧａＮ膜を成長させる工程においてＰＳＳの凹部の底面上におけるＧａＮの成長のみを抑制でき、それによって、該凹部の位置においてＰＳＳとＧａＮ膜との間に確実に空洞を形成することが可能となる。

上記の実験例は本発明を限定するものではない。
本発明の製造方法に用いるＰＳＳは、Ａ面サファイア基板、Ｒ面サファイア基板などを加工したものであってもよい。一般に、ＰＳＳの成長面に設ける凹部及び凸部は、周期性を有するパターンをなすように形成することが多いが、凹部及び凸部が共にストライプ状であるパターンに限定されるものではなく、例えば、上面の形状が円形、正多角形などである凸部が規則的に配置されたパターンであってもよいし、底面の形状が円形、正多角形などである凹部が規則的に配置されたパターンであってもよい。特許文献１、特許文献２に記載されているように、ＰＳＳの成長面に形成される段差（凹部と凸部の境界をなす）の方向を、当該成長面上に成長する窒化物半導体の＜１−１００＞方向に平行とすると、該窒化物半導体のラテラル方向の成長が速くなることは、よく知られている。

ＰＳＳの製造コストは、成長面に設ける凹部の形状を扁平なものとする程、低く抑えられることは前述の通りである。本発明の製造方法によれば、成長面に設けられた凹部の深さが２μｍ以下のＰＳＳ上にも、該凹部の位置に空洞が形成されるように窒化物半導体膜を成長させることができるが、空洞の形成を確実にするには、ＰＳＳの凹部の深さは０．５μｍ以上とすることが好ましく、１μｍ以上とすることがより好ましい。凹部がストライプ状の場合についていえば、その底面の幅をＷ、深さをＤとすると、深さ０．５μｍ〜２μｍ、Ｄ／Ｗが５０％以下の凹部の上に空洞を形成することができるが、空洞の形成を確実に行なうには、Ｄ／Ｗは５％以上とすることが好ましく、１０％以上とすることがより好ましく、２０％以上とすることが更に好ましい。

製造コストの観点からは、ＰＳＳの成長面の凹凸パターンをサブミクロンスケールの微細パターンとすることは望ましくない。また、ＰＳＳの凸部の上面は、窒化物半導体膜を構成する結晶の成長開始面となることから、個々の凸部の上面の面積を小さくし過ぎると、それぞれの凸部上面から成長する結晶の間での結晶方位のバラツキが大きくなり、最終的に得られる窒化物半導体膜の品質が悪くなる傾向が生じる。
よって、ＰＳＳの成長面に凹部及び凸部をストライプ状に形成する場合を例にすると、凸部の上面の幅は１μｍ以上とすることが好ましく、２μｍ以上とすることがより好ましい。一方、凸部の幅を広くし過ぎると、ＰＳＳと窒化物半導体膜との間に空洞を形成することによる効果が小さくなる。よって、凸部の上面の幅は、好ましくは１０μｍ以下、より好ましくは５μｍ以下、特に好ましくは３μｍ以下である。該空洞を形成することによる効果を充分に発生させるためには、凸部の上面の幅をこのように設定すると同時に、凹部の底面の幅Ｗを好ましくは２μｍ以上、より好ましくは５μｍ以上、特に好ましくは７μｍ以上とする。幅Ｗを１０μｍ以上に形成すると、ＰＳＳと窒化物半導体膜との間に空洞を確実に形成することが難しくなる。

本発明の製造方法において、ＰＳＳ上に成長させる窒化物半導体膜は、ＧａＮ膜に限定されない。
ＰＳＳ上に窒化物半導体膜を成長させる工程では、ＰＳＳの成長面の凸部の上部を起点として成長を始めた窒化物半導体が、空洞を残して、該成長面の凹部を覆うまでの時期において、成長させる窒化物半導体の一部または全部にＭｇを添加することが望ましい。Ｍｇを添加すると窒化物半導体のラテラル成長が促進されるので、ＰＳＳの凹部と窒化物半導体膜との間に空洞を確実に形成するうえで有効だからである。

成長面にストライプ状の凹部及び凸部を設けたサファイア基板（ＰＳＳ）の、凹部の位置における断面図である。 実験１で作製したエピタキシャルウェハにおけるＧａＮ結晶の成長の様子を模式的に示す断面図である。

符号の説明

１ サファイア基板
２ ＧａＮ結晶

Claims (7)

1. 成長面に凹部及び凸部が設けられており、該凹部が底面を有する凹部であり、該凸部が上面を有する凸部である、サファイア基板と、
   前記凸部の上部を起点として前記成長面を覆うように成長した窒化物半導体膜と、
   を有するエピタキシャルウェハの製造方法であって、
   前記成長面上にＡｌ_ｘＧａ_１−ｘＮ（０＜ｘ≦１）からなる低温バッファ層を、前記凹部の底面上と前記凸部の上面上とで当該低温バッファ層の成長速度および／またはＡｌ組成ｘが異なるように成長させる工程と、この工程に続いて前記窒化物半導体膜を成長させる工程とを有し、
   前記窒化物半導体膜を成長させる工程の初期において、前記凹部の底面上における窒化物半導体の成長速度が、前記凸部の上面上における窒化物半導体の成長速度よりも小さくなるように、前記低温バッファ層の膜厚を設定する、
   ことを特徴とするエピタキシャルウェハの製造方法。
2. ｘ＜１である、請求項１に記載の製造方法。
3. ｘ≦０．８である、請求項２に記載の製造方法。
4. ｘ≦０．５である、請求項３に記載の製造方法。
5. 前記窒化物半導体膜を成長させる工程の初期において、前記凹部の底面上における窒化物半導体の成長が実質的に起こらなくなるように、前記低温バッファ層の膜厚を設定する、請求項１〜４のいずれかに記載の製造方法。
6. 前記凹部の形状が扁平であり、その深さが０．５μｍ〜２μｍである請求項１〜５のいずれかに記載の製造方法。
7. 前記凹部がストライプ状に形成されており、その底面の幅をＷ、深さをＤとしたとき、Ｄ／Ｗが５％〜５０％である、請求項６に記載の製造方法。

Images