[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4873533B2 - 高速シリアル転送デバイス試験方法、プログラム及び装置 - Google Patents

高速シリアル転送デバイス試験方法、プログラム及び装置 Download PDF

Info

Publication number
JP4873533B2
JP4873533B2 JP2005361340A JP2005361340A JP4873533B2 JP 4873533 B2 JP4873533 B2 JP 4873533B2 JP 2005361340 A JP2005361340 A JP 2005361340A JP 2005361340 A JP2005361340 A JP 2005361340A JP 4873533 B2 JP4873533 B2 JP 4873533B2
Authority
JP
Japan
Prior art keywords
data
conversion
serial transfer
test
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005361340A
Other languages
English (en)
Other versions
JP2007166362A (ja
Inventor
徹男 倉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005361340A priority Critical patent/JP4873533B2/ja
Priority to US11/398,615 priority patent/US7853849B2/en
Publication of JP2007166362A publication Critical patent/JP2007166362A/ja
Priority to US12/926,282 priority patent/US8086918B2/en
Application granted granted Critical
Publication of JP4873533B2 publication Critical patent/JP4873533B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/31813Test pattern generators

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

本発明は、高速シリアル転送デバイスの同期外れ障害を検証する高速シリアル転送デバイス試験方法、プログラム及び装置に関し、特に、試験パターンから符号変換したシリアル転送データにおいて同値が連続するような試験パターンを作成して連続転送させる高速シリアル転送デバイス試験方法、プログラム及び装置に関する。
従来、イーサネット(R)などの高速データ伝送システムにあっては、高速シリアル転送デバイスを使用してギガビットオーダの高速データ転送を実現している。
高速シリアル転送デバイスを使用したシステムや装置にあっては、高速シリアル転送デバイスが原因となる装置障害として、同期外れやこれに関連するビット化け障害(以下、「同期外れ」という)が占める割合が多いことが知られている。
高速シリアル転送デバイスにはPLL回路が内蔵されており、PLL回路が受信データのビット変化のタイミングで受信データとクロックのズレを検知し、そのズレをフィードバックすることで同期状態を保つ。このようにPLL回路におけるズレを検知してフィードバックするタイミングは受信データのビット変化のタイミングで行なわれるため、ビット0又は1となる同値が連続している間は、PLL回路による同期ズレのフィードバック機能が働かない。
その結果、周波数偏差に対する耐力やマージン等が弱い高速シリアル転送デバイスについては、同値が連続することで正しく信号再生が出来ないほどにデータとクロックがズレてしまい、同期外れを起こしてしまう。
高速シリアル転送デバイスは部品単体では試験合格として出荷されながらも、装置の中に実装した際には周波数偏差に対する耐力やマージンの小さいものは、装置全体からのノイズ等も影響するため同期外れ等を引き起こす場合がある。このため、高速シリアル転送デバイスを装置に実装した状態や運用状態で同期外れに対する試験を効果的に実施する必要がある。
従来、同期外れ等を検証するための試験には、高速シリアル転送に対するベンチマークテストにあたるPRBSパターン(Pseudo-random Binary Sequence:擬似ランダム逐次パターン)を使用して試験することができる。
特開2002−084247号公報 特開2002−051033号公報 特公平07−028211号公報 タイトル:What is a pseudorandom number sequenceURL:http://infohost.nmt.edu/tcc/help/lang/fortran/pseudo.html
しかしながら、このような従来の同期外れを検証するための試験にあっては、長時間を要する場合が多いという問題がある。この理由の一つは、高速シリアル転送デバイスの同期外れの検出を狙ったパターンによる試験を実施していないことが挙げられる。また、高速シリアル転送デバイスに対するベンチマークテストにあたるPRBSパターンを使用した試験についても、特に高速シリアル転送デバイスの同期外れ等の検出に特化したパターンではないため、同期外れ等に対する効率的な試験とはいえない。
このため、高速シリアル転送デバイスは部品単体では試験合格として出荷されながらも、高速シリアル転送デバイスの同期外れを持った装置が量産試験を通過しフィールドにて障害を起こしてしまった場合、回収、調査、修理、保守といった処置に手間と時間がかかり、コスト増の一因になっている。
また高速シリアル転送デバイスにあっては、例えば転送データを符号変換した後にシリアル転送しており、この符号変換にあっては、微弱信号の増幅支援のためにランニング・ディスパリティRD(Running Disparity)によりRD−変換とRD+変換という異なる2つの符号変換テーブルをもっており、先行する変換後データのビット0とビット1の個数が同じか相違するかに応じて次のデータの変換をRD+変換とするかRD−変換するかを制御している。
このため高速シリアル転送デバイスの機能試験の1つとして、符号変換テーブルに格納されている全ての変換後データを順番に転送チャネルに流して受信側の機能をフィールドで試験することが望まれる。この試験は、例えば8ビット/10ビット変換であれば、256種の8ビットデータを連続して流して変換すれば良い。
しかし、高速シリアル転送デバイスの符号変換にはRD+変換とRD−変換という異なる2つの変換があり、どちらの変換になるかは試験パターン直前の変換後データのRD値に依存しており、これはデバイスのそのときの状態に依存して外部的に特定できない。そのため256種の8ビットデータを連続して流しても、RD+変換とRD−変換を行っている符号変換テーブルの全ての変換を行なって変換後データを転送することができない。
そこで、256種の8ビットデータを連続して流すことを繰り返すことで統計的に全変換後データによる機能検証に近づけるしかなく、検証に時間がかかり、転送されない変換後データが少ない数ではあるが残ってしまう問題がある。
本発明は、高速シリアル転送デバイスでの同期外れ障害の検証に特化した試験パターンを作成して対象装置内で連続的に転送することで、同期外れを短時間に検証可能とする高速シリアル転送デバイス試験方法、プログラム及び装置を提供することを目的とする。
また本発明は、高速シリアル転送デバイスの符号変換における変換後データの全てを転送させる試練パターンを生成して機能試験を短時間で検証可能とする高速シリアル転送デバイス試験方法、プログラム及び装置を提供することを目的とする。
(高速シリアル転送デバイス試験方法)
本発明は、高速シリアル転送デバイス試験方法を提供する。本発明の高速シリアル転送デバイス試験方法は、
高速シリアル転送デバイスが有する複数のシリアル転送チャネルの各々に、符号変換テーブルによる変換後データでビット0又は1の同値が連続転送されるように変換前データを並べた試験パターンを作成する試験パターン作成ステップと、
試験パターンを送信側の高速シリアル転送デバイスに入力して符号変換させ、変換後データがシリアル転送チャネルを通過するように連続転送させて受信側の同期外れ障害を検証する試験ステップと、
を備えたことを特徴とする。
ここで、試験パターン作成ステップは、
高速シリアル転送デバイスにおけるバイト順序方式と符号変換のランニング・ディスパリティ(RD値)を考慮したうえで基本パターンを設定する基本パターン設定ステップと、
高速シリアル転送デバイスにおけるビット転送順序のチャネル使用方法に合わせて基本パターンを再設定する基本パターン再設定ステップと、
高速シリアル転送デバイスにおけるビット転送順序や使用チャネル数等のチャネル使用方法に合わせて各チャネルに基本パターンが転送されるように並び替える基本パターン並び替えステップと、
を備えたことを特徴とする。
高速シリアル転送デバイスで符号変換に使用する符号変換テーブルは、変換1単位のmビットデータをビット数の多いnビットデータに変換すると共に、変換後データはランニング・ディスパリティが正となるRD+変換とランニングディスパリティが負となるRD−変換の2つの変換を行うmビット/nビット符号変換テーブルであり、
基本パターン設定ステップは、
mビット/nビット符号変換テーブルにおける変換1単位の変換後データ内に指定ランレングス以上のビット0又は1が連続する同値連続数を含むか否か判定するステップと、
指定ランレングス以上の同値連続数を含む場合は、変換後データの1単位内で指定ランレングスを満たす変換前データを試験パターンとして抽出する1単位試験パターン抽出ステップと、
指定ランレングス以上の同値連続数を含まない場合は、変換後データの2単位を組合わせた境界部分で指定ランレングスを満たす2単位の変換前データを試験パターンとして抽出する2単位試験パターン抽出ステップと、
を備える。
2単位試験パターン抽出ステップは、
2単位の変換前データを(X)及び(Y)とし、それぞれの変換後データを(X:RD−)及び(X:RD+)とし、データYの変換後データを(Y:RD−)及び(Y:RD+)とした場合、
2単位の変換前データ(XY)をサイクリックに連続転送したデータストレーム(XYXYXYXY・・・・XY)における変換後データのランニング・ディスパリティの変化を、
(1)データXの変換後データのビット0とビット1の個数が相違し、データYの変換後データのビット0とビット1の個数が同数となる場合の変換後データストリームのランニング・ディスパリティの変化が(X:RD+)(Y:RD−)(X:RD−)(Y:RD+)
の繰り返しとなる第1ケース、
(2)データXの変換後データのビット0とビット1の個数が相違し、データYの変換後データのビット0とビット1の個数が同数となる場合の変換後データストリームのランニング・ディスパリティの変化が(X:RD−)(Y:RD+)(X:RD+)(Y:RD−)
の繰り返しとなる第2ケース、
(3)データXの変換後データのビット0とビット1の個数が同数で、データYの変換後データのビット0とビット1の個数が相違する場合の変換後データストリームのランニング・ディスパリティの変化が(X:RD+)(Y:RD+)(X:RD−)(Y:RD−)
の繰り返しとなる第3ケース、
(4)データXの変換後データのビット0とビット1の個数が同数で、データYの変換後データのビット0とビット1の個数が相違する場合の変換後データストリームのランニング・ディスパリティの変化が(X:RD−)(Y:RD−)(X:RD+)(Y:RD+)
の繰り返しとなる第4ケース、
(5)データX及びYの変換後データのビット0とビット1の個数が共に相違する場合の変換後データストリームのランニング・ディスパリティの変化が
(X:RD+)(Y:RD−)
の繰り返しとなる第5ケース、
(6)データX及びYの変換後データのビット0とビット1の個数が共に相違する場合の変換後データストリームのランニング・ディスパリティの変化が
(X:RD−)(Y:RD+)
の繰り返しとなる第6ケース、
(7)データX及びYの変換後データのビット0とビット1の個数が共に同数となる場合の変換後データストリームのランニング・ディスパリティの変化が
(X:RD+)(Y:RD+)
の繰り返しとなる第7ケース、
(8)データX及びYの変換後データのビット0とビット1の個数が共に同数となる場合の変換後データストリームのランニング・ディスパリティの変化が
(X:RD−)(Y:RD−)
の繰り返しとなる第8ケース、
に分類し、各ケース毎に分けて境界部分で前記指定RLを満たす2単位の変換前データを試験パターンとして抽出する。
2単位試験パターン抽出ステップは、高速シリアル転送デバイスにおける終端を下位ビットとするビット配列をとる第1バイト順序方式(リトル・エンディアン方式)と、終端を上位ビットとするビット配列を取る第2バイト順序方式(ビッグ・エンディアン方式)の各々に対応して、2単位の変換データの境界部分で指定RLを満たす2単位の変換前データを試験パターンとして抽出する。
高速シリアル転送デバイスが符号変換を8ビット/10ビット符号変換テーブル(以下「8b/10b符号変換テーブル」という)を備えた場合、2単位試験パターン抽出ステップは、基本パターンとして16進表示で
XY=F4EB又は
XY=EBF4
を決定する。
基本パターン再設定ステップは、高速シリアル転送デバイスにおける奇数ビットと偶数ビットに分けて転送順序を決めるビット転送順序制御に従った転送後データが指定ランレングスを満たす基本データとなるように、基本データをビット転送順序制御前のデータに再設定して基本データとする。
例えば基本パターン再設定ステップは、2単位試験パターン抽出ステップで、高速シリアル転送デバイスの8b/10b符号変換テーブルから基本パターンとして16進表示で
XY=F4EB又は
XY=EBF4
を決定した場合、奇数ビットと先に転送し次に偶数ビットを転送するビット転送順序制御に合わせて、基本パターンから再設定基本パターンとして
XY=E9CF又は
XY=CFE9
を再設定する。
基本パターン並び替えステップは、1単位の基本パターン(X)又は2単位の基本パターン(XY)を、高速シリアル転送デバイスにおけるチャネル数分だけ基本パターンが連続するように並び替える。
基本パターン並び替えステップは、高速シリアル転送デバイスが4チャネルの場合、1単位の基本パターン(X)を基本パターン(XXXX)の繰り返しに並び替え、2単位の基本パターン(XY)を基本パターン(XXXXYYYY)の繰り返しに並び替える。
記基本パターン再設定ステップは、2単位試験パターン抽出ステップで、高速シリアル転送デバイスの8b/10b符号変換テーブルから基本パターンとして16進表示で(F4EB)又は(EBF4)を決定し、高速シリアル転送デバイスが4チャネルの場合、基本パターンF4EBを基本パターン(F4F4F4F4EBEBEBEBEB)の繰り返しに並び替え、基本パターンEBF4を基本パターン(EBEBEBEBF4F4F4F4)の繰り返しに並び替える。
(符号変換機能試験方法)
本発明の別の形態にあっては、符号変換における全変換後データを高速シリアル転送デバイスから流す高速シリアル転送デバイス試験方法を提供する。
本発明の高速シリアル転送デバイス試験方法は、
高速シリアル転送デバイスが有する複数のシリアル転送チャネルの各々に、符号変換テーブルに格納している全ての変換後データが連続転送されるように変換前データを並べた試験パターンを作成する試験パターン作成ステップと、
試験パターンを送信側の高速シリアル転送デバイスに入力して符号変換させ、符号変換テーブルの全ての変換後データがシリアル転送チャネルを通過するように連続転送させて受信側の機能を検証する試験ステップと、
を備えたことを特徴とする。
試験パターン作成ステップは、
符号変換テーブルを、変換後データのビット0とビット1の個数が同数で後続する変換後データのランニング・ディスパリティを変化させないRD変化無しグループと、変換後データのビット0とビット1の個数が相違して後続する変換後データのランニングディスパリティを変化させるRD変化有りグループとに分類するグループ分類ステップと、
RD変化無しグループの各変換前データを1単位ずつ配列して第1グループを構成し、次にRD変化有りグループの各変換前データの同じデータを2単位ずつ配列して第2グループを構成し、続いてRD変化有りグループに属する所定の変換前データを1単位のみ配置して第3グループを構成し、更にRD無しグループの各変換前データを1単位ずつ配列して第4グループを構成して試験パターンを生成する試験パターン配置ステップと、
前記高速シリアル転送デバイスにおける使用チャネル数に合わせて各チャネルに全変換後データが転送されるように試験パターンを並び替える試験パターン並び替えステップと、
を備えたことを特徴とする。
符号変換テーブルが8b/10b符号変換テーブルの場合、
グループ分類ステップは、8b/10b符号変換テーブルを、133種のRD変化無しグループと、123種のRD変化有りグループとに分類し、
試験パターン配置ステップは、RD変化無しグループの133種の各8ビットデータを1単位ずつ配列して第1グループを構成し、次にRD変化有りグループの123種の各8ビットデータを2単位ずつ配列して第2グループを構成し、続いてRD変化有りグループに属する所定の8ビットデータを1単位のみ配置して第3グループを構成し、更にRD無しグループの133種の各8ビットデータを1単位ずつ配列して第4グループを構成して試験パターンを生成する。
試験パターン並び替えステップは、1単位の変換前パターン(X)又は2単位の変換前パターン(XX)を、高速シリアル転送デバイスにおけるチャネル数分だけ1単位パターンが連続するように並び替える。
(プログラム)
本発明は同期外れを検証する試験データを作成するための試験データ作成プログラムを提供する。本発明の試験データ作成プログラムは、コンピュータに、
高速シリアル変換デバイスの符号変換テーブルの変換方式の指定情報と、符号変換テーブルによる変換後データでビット0又は1の同値を連続転送させるランレングスの指定情報を読込む指定情報入力ステップと、
高速シリアル転送デバイスが有する複数のシリアル転送チャネルの各々に、符号変換テーブルによる変換後データで指定ランレングスのビット0又は1の同値が連続転送されるように変換前データを並べた試験パターンを作成する試験パターン作成ステップと、
を実行させることを特徴とする。
また本発明は符号変換機能を検証するための試験データ作成プログラムを提供する。本発明の試験データ作成プログラムは、コンピュータに、
高速シリアル変換デバイスの符号変換テーブルの変換方式の指定情報を読込む指定情報入力ステップと、
高速シリアル転送デバイスが有する複数のシリアル転送チャネルの各々に、符号変換テーブルに格納している全ての変換後データが連続転送されるように変換前データを並べた試験パターンを作成する試験データ作成ステップと、
高速シリアル転送デバイスにおける使用チャネル数に合わせて各チャネルに全変換後データが転送されるように並び替える試験パターン並び替えステップと、
を実行させることを特徴とする。
(装置)
本発明は、同期外れを検証する試験データを作成するための試験データ作成装置を提供する。本発明の試験データ作成装置は、
高速シリアル変換デバイスの符号変換テーブルの変換方式の指定情報と、符号変換テーブルによる変換後データでビット0又は1の同値を連続転送させるランレングスの指定情報を読込む指定情報入力部と、
高速シリアル転送デバイスが有する複数のシリアル転送チャネルの各々に、符号変換テーブルによる変換後データで指定ランレングスのビット0又は1の同値が連続転送されるように変換前データを並べた試験パターンを作成する試験パターン作成部と、
を備えたことを特徴とする。
また本発明は、符号変換機能試験のための試験データを作成する試験データ作成装置を提供する。本発明の試験データ作成装置は、
高速シリアル変換デバイスの符号変換テーブルの変換方式の指定情報を読込む指定情報入力部と、
高速シリアル転送デバイスが有する複数のシリアル転送チャネルの各々に、符号変換テーブルに格納している全ての変換後データが連続転送されるように変換前データを並べた試験パターンを作成する試験パターン作成部と、
高速シリアル転送デバイスにおける使用チャネル数に合わせて各チャネルに全変換後データが転送されるように試験パターンを並び替える試験データ並び替え部と、
を備えたことを特徴とする。
本発明によれば、システム又は装置に組み込まれた高速シリアル転送デバイスに試験パターン入力して符合変換することで同値が連続する変換後データをシリアル転送チャネルに流して同期外れ障害の検証に特化した試験を行うことができ、高速シリアル転送デバイスの同期外れ検証能力を従来に比べて強化できるため、潜在的に高速シリアル転送デバイスの同期外れを持ったシステムや装置を試験工程の段階で発見することができる。このため、潜在的に高速シリアル転送デバイス同期外れ等を有する装置が出荷されなくなり、フィールド品質の向上が達成できる。
また、高速シリアル転送デバイスの符号変換方式、バイト順序方式、チャネル数に併せた同期外れ障害の検証に特化した試験パターンを作成して試験するため、同期外れ障害を検証するための試験時間を大幅に短縮でき、試験工数とコストの削減を図ることができる。
仮に高速シリアル転送デバイスの同期外れ等がフィールドにて発生した場合であっても、本発明により作成した同期外れ障害の検証に特化した試験パターンを使用した試験により、従来に比べ同期外れ障害の再現試験の時間が短縮され、回収、調査、修理、保守といった処置を適切に効率良く進めることができる。
また本発明の別の形態にあっては、高速シリアル転送デバイスで使用している符号変換テーブルにおける2つの変換方式であるRD−変換とRD変換の全てを使用した変換を行う試験パターンを生成することで、試験開始直前の変換後データのランニング・ディスパリティに依存することなく、1回の試験パターンの変換で全てRD−変換とRD変換
を行なって変換後データをシリアル転送チャネルに流して評価することができる。
図1は同期外れ障害を検証するための試験パターンを作成する本発明の試験データ作成装置の実施形態のブロック図である。
図1において、本発明の試験データ作成装置は、試験パターン作成部10、ランレングス指定部12、符号変換方式指定部14、符号変換テーブル16、符号変換管理テーブル18及び試験パターン格納部20で構成される。
試験パターン作成部10にあっては、高速シリアル転送デバイスが備えている複数のシリアル転送チャネルの各々に、符号変換テーブルによる変換後データでビット0または1の同値が連続転送されるように変換前データを並べた試験パターンを作成する。試験パターン作成部10で作成された試験パターンは、送信側の高速シリアル転送デバイスに入力して符号変換させ、変換後データが複数のシリアル転送チャネルのそれぞれを通過するように連続転送させて、受信側の高速シリアル転送デバイスにおける同期外れや、これに伴うビット化けなどの障害を検証する。
試験パターン作成部10には、基本パターン設定部22、基本パターン再設定部24、基本パターン並替え部26のそれぞれの機能が設けられている。基本パターン設定部22は、高速シリアル転送デバイスにおけるバイト順序方式と符号変換のランニング・ディスパリティの値(以下「RD値」という)を考慮したうえで基本パターンを設定する。
基本パターン再設定部24は、高速シリアル転送デバイスにおけるビット転送順序のチャネル使用方法に合わせて基本パターンを再設定する。
更に基本パターン並替え部26は、高速シリアル転送デバイスにおけるビット転送順序や使用チャネル数などのチャネル使用方法に合わせて、各チャネルに基本パターンが連続転送されるように並び替える。
図2は図1の符号変換テーブル16の説明図である。符号変換テーブル16は、試験パターンの作成対象とする高速シリアル転送デバイスで使用しているのと同じ符号変換テーブルそのものである。この符号変換テーブル16は、変換方式として変換1単位のmビットデータをビット数の多いnビットデータに変換すると共に、変換後データはランニング・ディスパリティが正となるプラスRD+変換と、ランニング・ディスパリティが負となるマイナスRD−変換の2つの変換後データを備えている。
具体的には、符号変換テーブル16における「変換方式」として、1b/2b,3b/4b,4b/5b,5b/6b,8b/10bなどがある。本実施形態の以下の説明にあっては、変換方式として8b/10b、即ち変換1単位の8ビットデータを10ビットデータに変換する変換方式を例にとる。変換後の10ビットデータは、RD+変換による変換後データとRD−変換のいずれかによる変換後データとなる。
符号変換テーブル16における「インプットデータ」は、変換を行う変換前データのことであり、8b/10b符号変換ではオクテット値(16進数)で「0x00,・・・,0xFF」の256種の8ビットデータがインプットデータとなる。
「変換後ビット列(RD−)」は、変換後の10ビットデータをアドレスとして用意し、各要素にバイナリ値を格納している。「変換後ビット列(RD+)」も同様である。「RD変換交換有無」は、変換後の10ビットデータのビットコードの中で0の個数と1の個数につき同数かそうでないかを判断するパラメータである。この変換後データにおける0または1の個数が同数か相違するかは、次の符号変換をRD変換ホとするかRD+変換とするかを切替えるために必要なデータであり、この点については後の説明で明らかにする。
図3は図1の符号変換管理テーブル18の説明図である。符号変換管理テーブル18は、項目として「変換方式」、「変換数」、「最大RL」、「変換1単位内の最大RL」、「RD+変換a側最大同値連続数」、「RD+変換j側最大同値連続数」、「RD−変換a側最大同値連続数」及び「RD−変換j側最大同値連続数」のそれぞれを格納している。
「変換方式」は図2の符号変換テーブル16と同じである。「変換数」は入力データに対する変換後データの数であり、8b/10b符号変換では入力データは256通りであり、これに対し変換後データの変換数はRD+変換とRD−変換があることから、256×2=512通りとなる。
「最大RL」は変換方式例えば8b/10b符号変換で決まる値であり、この場合にはRL=5となる。本発明にあっては、この符号変換方式における最大RLを持つ試験パターンを生成するように作成処理を行っている。
「変換1単位内の最大RL」は、変換後データの1つの中に0または1が連続するランレングスの最大数であり、8b/10b符号変換ではRL=4が最大であり、このことは変換1単位では試験パターンに必要な最大RL=5の同値連続数が確保できないことを意味する。したがって8b/10b符号変換の場合には、変換1単位のデータではなく変換2単位のデータを組み合わせ、その境界部分で最大RL=5を実現するように、本発明の試験パターン作成処理は処理している。
次の「RD+変換a側の最大同値連続数」と「RD+変換j側の最大同値連続数」のそれぞれは、例えば8b/10b符号変換にあっては8ビットデータが10ビットデータに変換され、変換後の10ビットデータについて、前半の6ビットをa側、後半の4ビットをj側として符号表が作成されている。この変換後の10ビットデータにおける前半の6ビットとなるa側の部分における最大同値連続数をテーブル情報として格納しており、これは8b/10b符号変換の場合は「3」となっている。これはRD+変換の後半の4ビットとなるj側についても同じ3となっている。
次の「RD−変換a側の最大同値連続数」及び「RD+変換j側最大同値連続数」についても同様に、8b/10b符号変換では「3」となっている。
図4は高速シリアル転送デバイスの符号変換に使用される8b/10b符号変換テーブルの一部を示した説明図である。図4において、8b/10b符号変換テーブル28は、コードグループ名30、オクテット値(16進数)32、オクテット・ビット34、RD−変換データ36、RD+変換データ38で構成されている。このうちオクテット値32及びオクテット・ビット34は8ビットの入力データであり、RD−変換データ36及びRD+変換データ38が10ビットの変換後データである。
この8b/10b符号変換テーブル28から明らかなように、1つの8ビット入力データに対しRD−変換データとRD+変換データの2通りが設けられている。このため、8ビット入力データの256通りに対し、変換後の10ビットデータは256通り×2=512通りとなる。
また8b/10b符号変換テーブル28の下側に示すように、RD−変換データ36とRD+変換データ38は前半の6ビットと後半の4ビットに分けられており、前半の6ビットをa側、後半の4ビットをj側としている。
図5は図1の試験データ作成装置の機能が実現されるコンピュータのハードウエア環境のブロック図である。図5において、CPU42のバス44には、RAM46、ROM48、ハードディスクドライブ50、キーボード54,マウス56,ディスプレイ58を接続するデバイスインタフェース52及びネットワークアダプタ60が接続されている。
ハードディスクドライブ50には本発明の試験パターン作成処理を実行するプログラムがインストールされており、コンピュータを起動した際にハードディスクドライブ50からRAM46に読み出され、CPU42により実行される。
次に図1の試験データ作成装置の実施形態における試験パターンの作成について詳細に説明する。
高速シリアル転送デバイスの受信側にあっては、符号変換された受信データのビット変化のタイミングで同期をとることにより、同期外れやこれに伴うビット化け(以下単に「同期外れ」という)を防いでいる。このため同期外れ障害を検証する試験パターンとしては、符号変換後のデータで可能な限りビット0または1の同値が連続するビット列が得られるデータ、即ち同値連続データを連続転送させることが効果的である。
このような試験パターンとなる同値連続データは、高速シリアル転送デバイスにおける符号変換ロジックから逆算して得ることができるが、得られた同値連続データを単純に転送するだけでは同値連続データとはならない。
これは高速シリアル転送デバイスが通常、複数のシリアル転送チャネルを備えており、転送対象データの各チャネルへの分配方式や転送ビット順序が、対象となる高速シリアル転送デバイスのチャネル使用方法や転送方式により異なるため、単純に同値連続データを転送しても、実際には各チャネルに転送されない場合があるためである。
したがって、符号変換ロジックから逆算によって得た同値連続データにつき、同値連続データをチャネル使用方法などに合わせて配列し直し、これを試験データとして連続転送する試験パターンを作成しなければならない。
図6は本発明の試験パターンが適用される高速シリアル転送デバイスのブロック図である。図6において、高速シリアル転送デバイス62−1,62−2の間を例えば4チャネルシリアル転送路65−1,65−2で接続して4レーンのシリアル転送路を構成している。
高速シリアル転送デバイス62−1,62−2は、高速シリアル転送デバイス62−1側に示すように送信部64−1と受信部66−1を備えている。送信部64−1には、入力FIFO68、8/10エンコーダ70−1〜70−4、SP変換器72−1〜72−4、ドライバ74−1〜74−4及びPLL回路76を設けている。
また受信部66−1には、レシーバ78−1〜78−4、PLL回路80、SP変換器82−1〜82−4、8/10デコーダ84−1〜84−4及び出力FIFO86を設けている。
図7は図6の入力FIFO68と8/10エンコーダ70−1〜70−4を示している。入力FIFO68には、例えば32ビット幅即ち4バイト幅でデータが入力し、入力FIFO68内には4チャネルに対応して8ビット単位に分けて各チャネルごとのデータが記憶される。
ここで4チャネルをチャネルA,B,C,Dとすると、チャネルAにはビット0〜7,32〜39,・・・が与えられ、チャネルBにはビット8〜15,40〜47,・・・が与えられ、チャネルCにはビット16〜23,48〜55,・・・が与えられ、チャネルDにはビット24〜31,56〜63,・・・が与えられる。
8/10エンコーダ70−1〜70−4には、インタリーバ88−1〜88−4と8b/10b符号変換回路90−1〜90−4が設けられている。インタリーバ88−1〜88−4は、高速シリアル転送デバイス62−1のビット転送順序方式に基づき所定の転送単位ごとに奇数ビットを先に送って偶数ビットを後に送るか、逆に偶数ビットを先に送って奇数ビットを後に送るかのビット転送順序制御を行う。通常の高速シリアル転送デバイスにあっては、奇数ビットが先、偶数ビットが後とするビット転送順序方式が採用されている。
図8は図7の8b/10b変換回路90−1の回路ブロック図である。図8において、8b/10b変換回路90−1は、レジスタ92、RD−用8b/10b変換テーブル94、RD+用8b/10b変換テーブル96、セレクタ98、RD判定切替部100を備えている。
レジスタ92には8ビットの入力データが保持される。レジスタ92の8ビットデータはRD−用8b/10b変換テーブル94及びRD+用8b/10b変換テーブル96に入力され、それぞれに対応した10ビットデータに変換されてセレクタ98に出力される。
セレクタ98は、RD判定部100により選択制御される。RD判定部100は、1つ前の変換後の10ビットデータにおけるビット0と1の数が同数か相違するかを判定しており、相違した場合には次の変換データについてはRDの切替えを行う。
即ち先行する符号データが例えばRD−変換であり、変換後データのビット0と1が同数であった場合には、次の変換は同じRD−変換とする。これに対し先行する変換後データのビット0と1の値が相違していた場合に、次の変換は変換交換と判定し、RD+変換とする。
このような図6〜図8の構成を備えた高速シリアル転送デバイスは、例えば図6の高速シリアル転送デバイス62−1を例にとると、前段から転送されてきたデータを送信部64−1で符号化し、且つシリアル化した上で、4チャネルシリアル転送路65−1により高速シリアル転送デバイス62−2に高速転送し、受信部66−2で受信したシリアルデータをデコードし、パラレルデータに戻して後段に転送する。
この場合の同期外れは、送信先の高速シリアル転送デバイス62−2の受信部66−2で受信誤りとして観測される。したがって、受信部66−2において受信誤りを起こし易い試験パターンを作ることが、高速シリアル転送デバイスの同期外れの検証に必要となる。
本発明にあっては、このように高速シリアル転送デバイスの受信側で同期外れを起こすために特化したデータパターンを試験パターンとして作り出す。受信部における受信誤りが同期外れの原因であるため、受信側での受信データ、即ち高速シリアル転送デバイスの受信側のシリアル部を通過するデータが同期外れなどを誘発し易いパターンとする。
高速シリアル転送デバイスの同期外れを生じ易いパターンは、ランレングス(同値連続の最大数)が大きいもので且つビットの0から1及び1から0の変化が少ないパターンである。その理由は、高速シリアル転送デバイスにおける同期外れなどのメカニズムによる。
即ち図6に示したように、高速シリアル転送デバイス62−1を例にとると、その受信部66−1にはPLL回路80が内蔵されており、PLL回路80が受信データとクロックのズレを検知し、そのズレをフィードバックすることで同期状態を保つ。この受信データとクロックのズレを検出して行うフィードバックは、受信データのビット変化のタイミングで行われている。
そのため、受信データについて同値が連続している間はPLL回路80による同期ズレのフィードバック機能が働かない。その結果、周波数偏差に対する耐力やマージンなどが弱い高速シリアル転送デバイスについては、同値が連続することで正しく信号再生ができないほどに受信データとクロックがズレてしまい、同期外れなどを起こしてしまう。
通常、高速シリアル転送デバイスには複数のチャネルが設けられておる。このため転送チャネルの各々に、如何に効率よくランレングスの大きなパターンを作成して転送することで高速シリアル転送デバイスに同期外れを起こし易い状態を作り出すことが、本発明で作成する試験パターンの焦点となる。
本発明においては、同値が連続するように高速シリアル転送デバイスへ送信する試験データは符号変換法の逆算から求める。ここで符号変換法の逆算とは、高速シリアル転送デバイスでは実際の転送データを符号変換により、ある数のビットを付加して符号化した後の符号化データをシリアル転送しており、符号化データが同値連続データとなるように、符号化データから実データを逆に遡って決定するという意味である。
このように、符号化データで同値が連続するように高速シリアル転送デバイスに入力する変換前データを試験のための基本パターンを符号変換テーブルから選択する処理を行うことになるが、この選択処理にあっては次の点を考慮して基本パターンを決定する必要がある。
(1)バイト順序の考慮
(2)ランニング・ディスパリティの考慮
(3)ビット転送順序の考慮
(4)転送チャネル数の考慮
まず基本パターンを決定する際のバイト順序の考慮を説明する。基本パターンは、そのビット列が高速シリアル転送デバイスのシリアル部を転送する順序に意味があるため、バイト順序方式を考慮する必要がある。バイト順序方式には
(1)終端側を下位ビットとするビット配列を取るリトル・エンディアン方式(little Endian)
(2)終端側を上位ビットとするビット配列を取るビッグ・エンディアン方式(Big Endian)
の2つがある。
このバイト順序方式の考慮は、同値連続数を大きくするほど符号変換の1単位では必要とする同値連続数を得ることができず、符号変換の2単位を組み合わせたとき、その境界で同値連続数が得られることになる。例えば8b/10b符号変換では、図3の符号変換管理テーブル18に示したように、仕様上与えられる最大RLはRL=5であり、この同値連続数5は2バイト(8b×2)の組合せで初めて得られる。
図9は8b/10b符号変換における2単位の変換後データを組み合わせた場合の境界部で生ずる同値連続パターンをバイト順序方式で分けて示した説明図である。図9の境界同値連続パターンリスト102にあっては、バイト順序としてリトル・エンディアン方式とビッグ・エンディアン方式に分けて、変換後データである10ビットのビット列番号を示しており、2バイトの変換前データの組合せの符号変換で得られた10ビット変換後データのデータ境界104において、パターン1〜4のいずれかの形に属するRL=5の同値連続数を持つパターンが得られる。
図10は終端側を下位ビットとするリトル・エンディアン方式をとる2単位の変換後データを組み合わせた説明図であり、変換後データ106の同値エリア110は上位ビット側にあり、また変換後データ108については逆に下位ビット側に同値エリア112が存在した場合である。この場合には、2つの変換後データ106,108の境界に隣接する同値エリア110,112によりRL=5の同値連続数を得ることができる。
図11(A)は図10と同じリトル・エンディアン方式をとる変換後データ114−1,116−1を組み合わせた場合であり、この場合、同値エリア118−1,120−1は境界とは反対側のビット側に存在する場合がある。
このような場合には、図11(B)のように、ビッグ・エンディアン方式の場合には同じ変換後データ114−2,116−2につき境界の両側に同値エリア118−2,120−2が位置し、リトル・エンディアン方式ではRL=5の同値連続数が確保できなかったものが、ビッグ・エンディアン方式にあっては境界部分でRL=5の同値連続数を確保することができる。
したがって本発明の試験パターンを決定する際には、高速シリアル転送デバイスが採用しているバイト順序方式がリトル・エンディアン方式かビッグ・エンディアン方式かを考慮して、試験パターンとして必要な同値連続数を持つ変換前データを決める必要がある。
次に試験パターンを決定する際のランニング・ディスパリティ(RD値)の考慮を説明する。高速シリアル転送デバイスにおけるランニング・ディスパリティは、微弱信号の増幅支援のために利用されている技術である。3b/4b,4b/5b,5b/6b,8b/10bといった符号変換表を使用した変換技術では、変換1単位例えば8b/10b変換ならば変換1単位は8ビットであり、この変換1単位に対しRD+変換とRD−変換という異なる2つの変換を持っており、ランニング・ディスパリティの値によって、この2つの変換を使い分けている。
即ちランニング・ディスパリティの考慮とは、転送チャネルを流れるデータ自身によるRD+変換とRD−変換の切替えを含めて基本パターンを決めることを意味する。
例えば試験に用いる変換前データとして、データX及びデータYを「XYXYXY・・・」というようにサイクリックに転送した場合、RD値の変化の様子は図12のケース1〜8のいずれかとなる。
図12の2単位サイクリックパターンRD変化リスト122にあっては、ケース1〜8につき、RD値の変化の様子とそのときのX及びYデータの条件を示している。「X及びYデータの条件」としては、データX,Yの8b/10b変換による変換後の10ビットデータにおけるビット0とビット1の数につき「個数差がある」または「個数差がない」を条件としている。また「RD値の変化の様子」に示す表記は、例えば(X:RD+)はデータXがRD+変換されたことを意味している。
この変換後データにおけるビット0と1の個数差によるRD値の変化は、次の規則に従っている。
(1)変換後データのビット0と1の個数差がない場合(同数の場合)、RD変換は交換しない。
(2)変換後データのビット0と1の個数差がある場合(個数が相違する場合)は、RD変換を交換する。
例えば図12のケース1を例にとると、サイクリック転送データ「XYXYXYXY・・・」において、データXの変換後データのビット0と1の個数は個数差があり、一方、データYの変換データのビット0とビット1の個数差はない場合である。この場合、データXの変換後データ(X:RD+)はビット0と1に個数差があることから、次のデータの変換後データについてはRD変換の交換が行われ、変換後データは(Y:RD−)となる。
次のデータXについては、直前のデータYの変換後データについては個数差がないことから、RD変換の交換は行われず、変換後データは(X:RD−)となる。続いてデータXについては変換後データが個数差を持つことから、次のデータYの変換後データについてはRD変換の交換が行われ、変換後データは(Y:RD+)となる。以下、これは繰り返す。
ケース2は、ケース1につき先頭のデータXの直前の変換後データがRD−の場合であり、(X:RD−)(Y:RD+)(X:RD+)(Y:RD−)の変化となる。ここでデータX,Yは同じデータであったとしても、ケース1となるかケース2となるかは、その直前の変換後データのRD値がRD−変換によるものかRD+変換によるものかで決まることになる。
ケース3,4は、データXの変換後データのビット0と1の個数差がなく、データYの変換後データのビット0と1の個数差がある場合である。またケース5,6は、データX,Yの両方とも変換後データのビット0と1の個数差がある場合である。この場合には、データ変換ごとにRD変換の交換が繰り返されることになる。
更にケース7,8は、データX,Yの両方とも変換後データのビット0と1の個数差のない場合であり、データX,YにつきRD変換の交換は行われず、先頭の変換後データのRDが連続する。
以上のバイト順序方式の考慮及びランニング・ディスパリティの考慮に基づき基本パターンを決定した場合、本実施形態にあっては、8b/10b符号変換における符号化データでRL=5の最大連続数を作ることが可能な2単位の変換前データの組合せであるデータXYの1つとして
XY=0xF4EB又は
XY=0xEBF4
を決定することができる。ここで「XY=0xF4EB」は図12のケース6に該当し、「XY=0xEBF4」は図12のケース5に該当する。
このように基本パターンが決定できたならば、実際に使用する試験パターンには更にビット順序と転送チャネル数を考慮した並び替えが必要となる。これは、高速シリアル転送デバイスは通常、複数のデータ転送用チャネルを備えているが、実際に装置内で使用するチャネル数やビットの送信順序は実装箇所や設計思想により相違しており、この点を考慮して試験パターンを作成しなければならない。
そこでビット転送順序を考慮した基本パターンの再配置を説明する。ビット転送順序を考慮するのは、高速シリアル転送デバイスにあっては例えば図7に示したように、8b/10b符号変換回路90−1〜90−4の前段にインタリーバ88−1〜88−4を配置しており、所定の転送単位となる変換前データにつき、例えば奇数ビットを先に転送し、その後に偶数ビットを転送するビット転送順序制御を行っている場合がある。
このような場合には、例えばテストパターンとして「0xF4EB」を決定して符号変換を行ったとしても、予定したビット配列順序を持った変換後データを転送することができない。試験パターンを流すことによる符号変換で生成される同値連続データは、そのビット列に意味があるため、希望する同値連続数となる基本パターンを有するビット転送順序がシリアル転送されるように基本パターンを再配置する。
例えば基本パターン「0xF4EB」は、バイト順序方式としてビッグ・エンディアン方式を例にとると、変換前データのビット列は
「1111 0100 1110 1011」
であり、バイト転送順序方式として奇数ビットが先に流れ、偶数ビットが後に流れたとすると、この場合の基本パターンは「0xE9CF」に変化している。
図13はビット転送順序制御をした後の試験パターン「0xF4EB」の説明図である。このため奇数ビットが先で偶数ビットが後とするビット転送順序制御が行われている場合には、図13の「0xE9CF」を変換前データとして流せば、ビット転送順序制御により本来の基本パターンである「0xF4EB」が得られ、これを8b/10b符号変換により境界部分でRL=5の同値連続数を持つ変換後データに変換してシリアル転送することができる。
図13は基本パターン「F4EB」のビット配列における奇数ビットと偶数ビットを分けて並べたもので、奇数ビットは8ビットデータとして「0xE9」となり、偶数ビットは「0xCF」となる。このような並び替え基本パターン「0xE9CF」につき、ビット転送順序制御を行い、奇数ビットを先に転送し偶数ビットを後に転送したとすると、奇数ビットの転送で「0xF4」が得られ、偶数ビットの転送で「0xEB」が得られる。即ち、変換前データとして並び替えの済んだ基本パターン「0xE9CF」をビット転送順序制御を介して流すと、本来の基本パターン「F4EB」を得て、これを8b/10b符号変換することができる。
最後に、基本パターンを決定する際の転送チャネル数の考慮を説明する。図14はシリアル転送チャネル数を考慮せずに基本パターン「0xF4EB」を連続転送した場合の問題点の説明図である。図14において、入力FIFO68は、図7に示したような入力データに対するビット格納位置を持っているため、入力データとしてそのまま「0xF4EB」を連続的に入力すると、入力FIFO68内の記憶状態は図示のようになり、これをシリアル転送チャネル75−1〜75−4に振り分けると、基本パターンである「0xF4EB」を流すことができない。
そこで図15のように、4チャネルの転送チャネル数を考慮して基本パターン「F4EB」を「F4F4F4F4EBEBEBEB」に並び替えて入力FIFO68に繰り返し書き込む。このような並び替えによる書込みで、シリアル転送チャネル75−1〜75−4には、基本パターン「F4EB」を連続的に並行して流すことができる。
図16は図1の実施形態における試験データ作成処理の基本的な処理手順を示したフローチャートである。図16において、試験データ作成処理は、ステップS1で基本パターンを符号変換表から決定する。例えば8b/10b符号変換の場合には、図4に示した符号変換テーブルから基本パターンを決定する。
基本パターンを決定したならば、ステップS2で高速シリアル転送デバイスのビット順序を考慮して基本パターンを再設定する。更にステップS3で、高速シリアル転送デバイスの各チャネルのそれぞれに基本パターンが流れるように、ビット転送順序及び転送チャネル数を考慮して基本パターンを並び替え、最終的な試験パターンを生成する。
図17は図16のステップS1の基本パターン作成処理のフローチャートである。ここで基本パターンの作成処理を、図4の8b/10b符号変換テーブル28を対象に説明すると次のようになる。
まずステップS1で試験パターンの作成に必要とする希望する同値連続数である指定ランレングスと変換1単位内の最大RLを読み込む。指定ランレングスとしては、図3の符号変換管理テーブル18に示したように、使用上の最大RLであるRL=5を指定する。変換1単位内の最大RLは、図3の符号管理テーブル18から最大RL=4であることが分かる。
次にステップS2で指定RLと変換1単位内の最大RLを比較する。この場合、指定RL=5で変換1単位内の最大RL=4であるため、ステップS4に進み、2単位の変換データを組み合わせて指定RLを満たすランレングスを持つ組合せを検索する。この検索の結果、本実施形態にあっては、例えば基本パターンとして「0xF4EB」を検索できる。
一方、ステップS2で変換1単位内の最大RLが指定RLより大きかった場合には、ステップS3に進み、1単位内の同値連続数であるランレングスRLが指定RLを満たす変換後データを検索して、その変換前データを取得する。続いてステップS5で、検索できた1単位または2単位の組合せからなる変換前データを基本パターンとして保存する。そしてステップS6で、保存した複数の検索結果を表示し、オペレータがその中から必要な基本パターンを1つ選択することになる。
図18は図17のステップS4の2単位の変換データの組合せにより試験パターンを生成する処理のフローチャートである。図18において、2単位の変換データの組合せによる試験パターンの生成は、ステップS1で、例えば8b/10b符号変換テーブルをランニング・ディスパリティの変換交換の有無により、RD変化有りグループとRD変化無しグループに分離する。即ち変換後データとなる10ビットデータにつき、ビット0とビット1の数を求め、同数であればRD変化無しグループに分離し、相違すればRD変化有りグループに分離する。
続いてステップS2で、図12のケース1〜4に該当する基本パターンを検索して生成する処理を実行する。続いてステップS3で、図12のケース5,6に該当する基本パターンを検索して基本パターンを生成する処理を実行する。更にステップS4で、図12のケース7,8に該当する基本パターンを検索して生成する処理を実行する。
図19及び図20は、図18のステップS2のケース1〜4の生成処理のフローチャートである。図19において、まずステップS1〜S4でケース1における基本パターンの生成処理を行う。ステップS1のケース1の生成処理にあっては、ステップS2でRD変化有りグループに分類したRD+変換テーブル内の10ビットの後半4ビットとなるj側から固有の最大同値連続数を持つデータXを抽出する。このj側における固有の最大同値連続数は、8b/10bの場合、図3の符号変換管理テーブル18から最大同値連続数=3である。
次にステップS3で、同じくRD変化有グループの中のRD−変換テーブル内のa側から次式により
(指定RL−j側固有最大同値連続数)=5−3=2
の同値連続数を持つデータYを抽出する。そしてステップS4で抽出データXYを組み合わせ、境界で同値連続数が指定ランレングスRL=5となる組合せデータを選択して保存する。
ステップS5〜S8はケース2の基本パターン生成処理であり、ステップS6でRD変化有りグループのRD−変換テーブル内のj側から固有最大同値連続数3を持つデータXを抽出し、ステップS7でRD変化無しグループのRD+変換テーブルのa側から指定RLからj側の最大同値連続数3を引いた同値連続数2を持つデータYを抽出し、ステップSで抽出データXYを組み合わせ、境界で同値連続数が指定RL=5となる組合せデータを選択して保存する。
図20のステップS9〜S12はケース3の基本データ生成処理であり、ステップS10でRD変化無しグループのRD+変換テーブル内のj側から固有最大同値連続数3を持つデータXを抽出し、ステップS11でRD変化有りグループのRD+変換テーブルのa側から指定RLからj側固有最大同値連続数3を引いた同値連続数2を持つデータYを抽出し、ステップS12で抽出データXYを組み合わせ、境界で同値連続数が指定RL=5となる組合せデータを選択して保存する。
更に図20のステップS13〜S16はケース4の生成処理であり、ステップS14でRD変化無しグループのRD−変換テーブル内でj側から固有最大同値連続数3を持つデータXを抽出し、ステップS15でRD変化有りグループのRD−変換テーブルのa側から残りの同値連続数2を持つデータYを抽出し、ステップS1で抽出データXYを組み合わせ、境界で同値連続数が指定RL=5となる組合せデータを選択して保存する。
図21及び図22は図18のステップS3のケース5,6の生成処理のフローチャートである。図21において、まずステップS1〜S4において、ケース5におけるビッグ・エンディアン方式による試験パターンの生成処理を実行する。もちろん、このケース5,6の生成処理は、RD変化有りグループを対象に行う。
まずステップS2でRD+変換テーブル内でa側から固有の最大同値連続数を持つデータXを抽出する。8b/10b符号変換の場合、a側の最大同値連続数は3である。次にステップS3で、RD−変換テーブル内でj側から指定ランレングスRLからステップS2のa側の最大同値連続数3を引いた同値連続数、この場合には次式により
(指定RL)−(a側最大同値連続数)=5−3=2
の同値連続数を持つデータYを抽出する。そしてステップS4で抽出データX,Yを組み合わせ、境界で同値連続数が指定RLとなる組合せデータを選択して保存する。
次にステップS5〜S8で、同じケース5につき、リトル・エンディアン方式による生成処理を実行する。リトル・エンディアン方式の場合には、ステップS6でRD+変換テーブル内のj側から最大同値連続数3を持つデータXを抽出し、ステップS7で指定ランレングスRLに対する残り同値連続数2を持つデータをRD−変換テーブルのa側から抽出し、ステップS8で両者を組み合わせ、境界で同値連続数が指定ランレングスRL=5となる組合せデータを選択して保存する。
このようなケース5の処理と同様に、ケース6についても、ステップS9〜S12でビッグ・エンディアン方式による生成処理を行い、ステップS13〜S16でリトル・エンディアン方式による生成処理を実行する。
図23及び図24は、図18のステップS4のケース7,8の生成処理のフローチャートである。このケース7,8の生成処理にあっては、RD変化無しグループを対象に生成処理を実行する。
ステップS1〜S4はケース7のビッグ・エンディアン方式による生成処理であり、ステップS2でRD+変換テーブル内でa側から最大同値連続数3を持つデータXを抽出し、ステップS3で指定RL=5に対する残り同値連続数2を持つデータYをRD+変換テーブル内のj側から抽出する。そしてステップS4で抽出データXYを組み合わせ、境界で同値連続数が指定RL=5となる組合せデータを選択して保存する。
次にステップS5〜S8でケース7のリトル・エンディアン方式による生成処理を行う。リトル・エンディアン方式による生成処理は、ステップS6でRD+変換テーブル内でj側から最大同値連続数3を持つデータXを抽出し、ステップS7でRD+変換テーブル内のa側から指定RLからj側の同値連続数を引いた残りの同値連続数2を持つデータYを抽出する。そして、ステップS8で抽出データXYを組み合わせ、境界で同値連続数が指定RL=5となる組合せデータを選択して保存する。
続いて図24のステップS9〜S12はケース8のビッグ・エンディアン方式による生成処理であり、またステップS13〜S16は同じケース8のリトル・エンディアン方式による生成処理である。
図25は図1の実施形態で作成した試験パターンを用いた本発明による同期外れを検証する試験方法の説明図である。図25において、試験対象機器は例えばルータなどのネットワーク機器134であり、ネットワーク機器134内にはネットワーク144との間で通信処理を実行するための機能ボード136−1〜136−nが配置されており、高速シリアル転送デバイス62−1〜62−nは機能ボード136−1〜136−nを繋ぐインタフェースとして使用されている。
即ち、機能ボード136−1にプロセッサで実現されるパケット送信部140が設けられ、ここから機能ボード136−2〜136−nを経由してネットワーク144との間で通信を行っている。
本発明の試験パターンを用いた試験のため、機能ボード136−1に試験パターン格納部138が設けられ、図1の実施形態により作成された試験パターンが格納されている。この試験パターン格納部138からの試験パターンを、パケット送信部140におけるパケットのペイロードとして、高速シリアル転送デバイス62−1〜62−nを往復する試験パターン転送パス142に対し連続的に流す。
この場合の試験パターンの転送スループットは同期外れ障害の検出効果に影響するため、できるだけ高いスループットで転送することが望ましい。また試験パターンは長いほど良く、ルータなどのネットワーク機器ではネットワークの種類に応じてNTUが決まっているが、試験パターンをNTU単位で複数回転送させる。
図26は図1の実施形態で作成した試験パターンを用いた他の試験方法の説明図である。この試験方法にあっては、外部の計測器148で試験パターン格納部138に格納している試験パターンから試験パケットを作成し、試験対象装置146に転送し、試験対象装置146に設けられている高速シリアル転送デバイス62−1,62−2間で、試験パケットに基づく同値連続の繰返しを持つ試験パターンをシリアル転送する。
図27は高速シリアル転送デバイスに設けている符号変換テーブルのRD−変換とRD+変換の全ての符号変換を行う試験パターンを生成する本発明の他の実施形態のブロック図である。
図27において、試験データ作成装置152は、図1に示した同期外れなどの障害を検証するための試験パターンを作成する試験パターン作成部10−1に加え、新たに符号変換機能試験データ生成部156を設け、これに伴いRD切替データ指定部154と符号変換機能試験パターン格納部158を設けている。それ以外の構成機能は図1の実施形態と同じである。
符号変換機能試験データ生成部156は、高速シリアル転送デバイスが有する複数のシリアル転送チャネルの各々に、符号変換テーブルのRD−変換とRD+変換の全ての符号変換による変換後データが転送されるように、変換前データを並べた試験パターンを作成する。
符号変換機能試験データ生成部156にはグループ分類部160とデータ配置部162が設けられている。グループ分類部160は符号変換テーブルをRD変化無しグループとRD変化有りグループに分類する。RD変化無しグループとは、変換後データのビット0と1の個数が同数で、後続する変換データのランニング・ディスパリティRDを変化させないデータである。またRD変化無しグループのデータとは、変換後データのビット0と1の個数が相違して、後続する変換データのランニング・ディスパリティRDを変化させるデータである。
データ配置部162は、RD変化無しグループの各変換前のデータを1単位ずつ配列して第1グループを構成し、次にRD変化無しのグループの各変換前データの同じデータを2単位ずつ配列して第2グループを構成し、続いてRD変化無しのグループに属する所定の変換前データを1単位のみ配列して第3グループを構成し、更にRD変化無しグループの各変換前データを1単位ずつ配列して第4グループを構成し、これによって試験パターンを生成する。
符号変換機能試験データ生成部156で作成された符号変換機能試験パターンは、基本パターン並替え部26において、高速シリアル転送デバイスにおける使用チャネル数に合わせて各チャネルに全変換後データが転送されるように試験パターンを並び替える試験パターン並び替えを行った後、最終的に、符号変換機能試験パターン格納部158に格納される。
なお、図27の実施形態は、図1の実施形態に組合わせた場合を例にとっているが、符号変換テーブルのRD−変換とRD+変換の全ての符号変換を行う試験パターンを生成する専用の装置としてもよい。この専用装置は、図27から図1の構成を除いた装置であるが、基本パターン並換え部26は残す。
図27による符号変換機能試験の必要性を説明すると次のようになる。高速シリアル転送デバイスでは、1変換単位の例えば8ビットデータを直前の変換後データのRD値によってRD−変換またはRD+変換を行い、変換後のデータをシリアル転送する。2通りのRD−変換またはRD+変換のどちらが使用されるかは、そのデータの転送時のRD値によって決まる。そして、このRD値は、その転送チャネルを流れたデータのビット0と1の個数差で変化する。
通常、試験パターンを高速シリアル転送デバイスに転送する前には様々なデータが流れていることを考えると、試験データを流した際にRD+変換となるかRD−変換となるかを正確に知ることはたいへん困難である。そこで、前述した同期外れを検証する試験パターンの際には、目的とするランレングス値、例えばRL=5が得られるような試験パターンを生成している。
変換1単位のデータを高速シリアル転送デバイスで転送した場合、ビット0と1に個数差があれば次の転送データは前と逆の変換、例えば前がRD+/−変換であれば次の転送データはRD−/+変換となり、個数差がなければ同じ変換、例えば前がRD+/−変換であれば次の転送データはRD+/−変換となる。
そこで、符号変換後のデータでビット0と1に個数差のあるものを基本パターンに付加すれば、この付加データによって強制的にRD値を変化させることが可能となる。
例えばデータX及びYという組合せデータを「XYXYXY・・・」というようにサイクリックに転送した場合、RD値の変化の様子は図28のようになる。
図28にあっては、ケース1〜8に分けてRD値の変化の様子を示しており、これは図12と同じである。また図28にあっては、ケース1〜8につき同値連続最大数を与えるRL=5の出現に対する問題点を示している。
図28のケース1〜4の場合、例えば8b/10b符号変換でデータX,Yの境界でRL=5が得られるとした場合、データXYをサイクリックに転送させると、RD−変換とRD+変換のいずれの変換が行われようとも、4バイト中で必ずRL=が1つ得られる。
しかしながらケース5〜8の場合には、図示の条件ではRL=5は1つも得られないことになる。そこでケース5〜8に対し符号変換後にRL値を強制的に変化させるデータZを付加し、データXYZとすることにより、RL=5が出現しない問題を解消する。
図29は図28のケース5〜8につき、RL値を強制的に変化させるデータZを付加した場合のサイクリック転送におけるRD値の変化の様子である。この場合、データXYZとしては例えば
X=0xF4
Y=0xEB
Z=0xFC
を使用している。
このように強制的にRD値を変化するデータを付加する考え方は、図27の符号変換機能試験データ生成部156による符号変換テーブルにおけるRD+変換及びRD−変換の全てのテーブル変換を実行する試験パターンを作成する処理に応用できる。
例えば図4に示した8b/10b符号変換テーブル28から明らかなように、入力8ビットデータの256通りに対し、変換データはRD+変換とRD−変換の2通りがあることから256×2=512通りの変換となり、この512通りの変換を連続的に全て実行させるような試験パターンを作成する必要がある。
ここで8b/10b符号変換テーブルは次の2つに分類できる。
(1)10b変換後データで、ビット0と1の個数が等しくRD値が変化しないRD変化無しグループ
(2)10b変換後データで、ビット0と1の個数が異なることでRD値が変化するRD変化有りグループ(123種)
そこで符号変換テーブルの全変換を実現するための試験パターンの作成のため、133種のRD変化無しグループと123種のRD値変化有りグループのデータを図30のように並べる。この図30のテーブル分類による並びは次の手順に従っている。
(1)RD値変化無しグループに属する133種を1単位ずつ並べてグループG1とする。
(2)RD値変化有りグループに属する123種をそれぞれ2単位ずつ並べてグループG2とする。
(3)RD値切替用としてRD変化有りグループに属するデータを1つ選んで並べてグループG3とする。
(4)RD値変化無しグループに属する133種を1単位ずつ並べてグループG4とする。
この手順に従った図30のテーブル分類を具体的に説明すると次のようになる。図30は、直前RD+の場合の分類変換テーブル164−1と、直前RD−の分類変換テーブル164−2に分けて2つを並べて示している。
例えば分類変換テーブル164−1にあっては、前記(1)〜(4)に従ってグループG1としてRD変化無しグループの133種を1単位ずつ並べており、この場合、直前RD値はRD+であることから、グループG1のRD値は全てRD+としている。
続いてグループG2は、RD変化有りのグループから同じ8ビットデータを2単位ずつ並べて配列している。例えば8ビットデータ「0x03」については「0x0303」として並べ、その変換後データとしては「RD+変換データ」と「RD−変換データ」の2つを並べている。
次のグループG3にあっては、グループG2の中のデータの1つ例えば「0xFC」を並べる。この「0xFC」はRD切替機能を持ち、グループG2の最後の変換後データのRDは「RD−」であることから、グループG3としては「RD+」を配置し、次のグループG4としては、グループG1と同じ変換前データにつき、既に変換した「RD+」に対し、残り「RD−」の変換となるように配置している。
分類変換テーブル164−2についは、直前RD値が「RD−」の場合であり、この場合には分類変換テーブル164−1におけるグループG4がグループG1となり、グループG1がグループG4に入れ替わっている。また、グループG3のRD値を切り替えるための「0xFC」におけるRD値はグループG2の最後が「RD+」であることから「RD−」とし、グループG4の最初のRD値を切替えによる「RD+」となるようにしている。
この図30に示すような分類変換テーブル164−1,164−2から明らかなように、8b/10b符号変換テーブル28のRD+変換及びRD−変換の全ての変換を直前のRD値の如何に関わらず全て使用した変換を行うための試験データとしては、分類変換テーブル164−1,164−2における入力データであるグループG1,G2,G3,G4に分けて並べたインプットデータである8ビットデータの並びを持つ試験パターンを作成すればよい。
図31(A)は図30に基づいて作成された符号変換テーブルの全変換を行わせる8ビット試験データ列168であり、RD値変化無し8ビットデータ170を133個配列し、続いてRD値変化有り8ビットデータ172を2個ずつ12個分並べて合計246個配列し、続いてRD切替用のデータZ即ちRD変化無しグループに属するデータの1つを配置し、続いてRD値変化無し8ビットデータ176を先頭部分と同じく133個配列する。
このような図31(A)の8ビット試験データ列168を、8b/10b符号変換テーブルを使用している高速シリアル転送デバイスに流すと、試験直前のRD値が「RD+」であれば、図31(B)のようなRD変換、即ち図30の分類変換テーブル164−1を使用した変換が行われる。また試験データ直前のRD値が「RD−」であれば、図31(C)のRD−及びRD+を全て使用した変換が行われる。これは図30の分類変換テーブル164−2を使用したと同様である。
図32は8b/10b符号変換テーブル28におけるグループG1〜G4に対応したテーブルエリアを示しており、説明を簡単にするため、テーブル内容をRD変化無しグループとRD変化有りグループに分けている。このテーブル内のグループ領域から明らかなように、1回の試験データの出力で8b/10b符号変換テーブルの全ての変換、即ち全てのRD−変換とRD+変換を使用した試験を行うことができる。
図33は図27の実施形態における符号変換機能試験のデータ作成処理のフローチャートである。図33において、ステップS1で対象となる符号変換テーブルをRD変化無しグループとRD変化有りグループに分類し、続いてステップS2で、RD変化無しグループに属する変換前データ(8ビットデータ)に対するRD+変換データを第1グループとして配置する。
続いてステップS3で、RD変化無しグループに属する同じ2つの変換前データ(8ビットデータ)に対するRD−変換後データとRD+変換後データを2バイト連続して第2グループとして配置する。続いてステップS4で、RD切替用の変換前データ(8ビットデータ)とRD+変換後データを第3グループとして配置する。続いてステップS5で、ステップS2と同じRD変化無しグループに属する変換前データ(8ビットデータ)に対するRD−変換後データを第4グループとして配置する。
最終的にステップS6で、高速シリアル転送デバイスの各チャネルに全グループのパターンが流れるように並び替えを行って試験パターンを作成する。
このように作成した符号変換機能試験のための試験パターンを使用した機能試験については、図25または図26に示したように、試験パターン格納部138に試験パターンを格納して、試験パターンをペイロードとするパケットを生成して高速シリアル転送デバイスに流し、符号変換テーブルのRD+変換及びRD−変換の全ての変換を使用する機能試験を行うことができる。
また本発明は高速シリアル転送デバイスの同期外れ及び符号変換機能試験に絞って試験を行う試験データを生成するプログラムを提供するものであり、このプログラムは同期外れ用の試験パターンについては図16〜図24のフローチャートの内容を持ち、また符号変換の機能試験の試験パターンの作成については図33のフローチャートの内容を持つ。
なお、上記の実施形態は、8b/10b符号変換を例に取るものであったが、他の符号変換についてもそのまま適用することができる
また本発明はその目的と利点を損なうことのない適宜の変形を含み、更に上記の実施形態に示した数値による限定は受けない。
ここで本発明の特徴をまとめて列挙すると次の付記のようになる。
(付記)

(付記1)
高速シリアル転送デバイスが有する複数のシリアル転送チャネルの各々に、符号変換テーブルによる変換後データでビット0又は1の同値が連続転送されるように変換前データを並べた試験パターンを作成する試験パターン作成ステップと、
前記試験パターンを送信側の高速シリアル転送デバイスに入力して符号変換させ、変換後データが前記シリアル転送チャネルを通過するように連続転送させて受信側の同期外れ障害を検証する試験ステップと、
を備えたことを特徴とする高速シリアル転送デバイス試験方法。(1)
(付記2)
付記1記載の高速シリアル転送デバイス試験方法に於いて、
試験パターン作成ステップは、
前記高速シリアル転送デバイスにおけるバイト順序方式と符号変換のランニング・ディスパリティに基づいて基本パターンを設定する基本パターン設定ステップと、
前記高速シリアル転送デバイスにおけるビット転送順序のチャネル使用方法に合わせて前記基本パターンを再設定する基本パターン再設定ステップと、
前記高速シリアル転送デバイスにおけるビット転送順序や使用チャネル数を含むチャネル使用方法に合わせて各チャネルに基本パターンが転送されるように並び替える基本パターン並び替えステップと、
を備えたことを特徴とする高速シリアル転送デバイス試験方法。(2)
(付記3)
付記2記載の高速シリアル転送デバイス試験方法に於いて、
前記高速シリアル転送デバイスで符号変換に使用する符号変換テーブルは、変換1単位のmビットデータをビット数の多いnビットデータに変換すると共に、変換後データはランニング・ディスパリティが正となるRD+変換とランニング・ディスパリティが負となるRD−変換の2つの変換を行うmビット/nビット符号変換テーブルであり、
前記基本パターン設定ステップは、
前記mビット/nビット符号変換テーブルにおける変換1単位の変換後データ内に指定ランレングス以上のビット0又は1が連続する同値連続数を含むか否か判定するステップと、
指定ランレングス以上の同値連続数を含む場合は、変換後データの1単位内で前記指定ランレングスを満たす変換前データを試験パターンとして抽出する1単位試験パターン抽出ステップと、
指定ランレングス以上の同値連続数を含まない場合は、変換後データの2単位を組合わせた境界部分で前記指定ランレングスを満たす2単位の変換前データを試験パターンとして抽出する2単位試験パターン抽出ステップと、
を備えたことを特徴とする高速シリアル転送デバイス試験方法。
(付記4)
付記3記載の高速シリアル転送デバイス試験方法に於いて、前記2単位試験パターン抽出ステップは、
2単位の変換前データを(X)及び(Y)とし、データ(X)の変換後データを(X:RD−)及び(X:RD+)とし、データYの変換後データを(Y:RD−)及び(Y:RD+)とした場合、
前記2単位の変換前データ(XY)をサイクリックに連続転送したデータストリーム(XYXYXYXY・・・・XY)における変換後データのランニング・ディスパリティ値RDの変化を、
(1)データXの変換後データのビット0とビット1の個数が相違し、データYの変換後データのビット0とビット1の個数が同数となる場合の変換後データストリームのランニング・ディスパリティの変化が(X:RD+)(Y:RD−)(X:RD−)(Y:RD+)
の繰り返しとなる第1ケース、
(2)データXの変換後データのビット0とビット1の個数が相違し、データYの変換後データのビット0とビット1の個数が同数となる場合の変換後データストリームのランニング・ディスパリティの変化が(X:RD−)(Y:RD+)(X:RD+)(Y:RD−)
の繰り返しとなる第2ケース、
(3)データXの変換後データのビット0とビット1の個数が同数で、データYの変換後データのビット0とビット1の個数が相違する場合の変換後データストリームのランニング・ディスパリティの変化が(X:RD+)(Y:RD+)(X:RD−)(Y:RD−)
の繰り返しとなる第3ケース、
(4)データXの変換後データのビット0とビット1の個数が同数で、データYの変換後データのビット0とビット1の個数が相違する場合の変換後データストリームのランニング・ディスパリティの変化が(X:RD−)(Y:RD−)(X:RD+)(Y:RD+)
の繰り返しとなる第4ケース、
(5)データX及びYの変換後データのビット0とビット1の個数が共に相違する場合の変換後データストリームのランニング・ディスパリティの変化が
(X:RD+)(Y:RD−)
の繰り返しとなる第5ケース、
(6)データX及びYの変換後データのビット0とビット1の個数が共に相違する場合の変換後データストリームのランニング・ディスパリティの変化が
(X:RD−)(Y:RD+)
の繰り返しとなる第6ケース、
(7)データX及びYの変換後データのビット0とビット1の個数が共に同数となる場合の変換後データストリームのランニング・ディスパリティの変化が
(X:RD+)(Y:RD+)
の繰り返しとなる第7ケース、
(8)データX及びYの変換後データのビット0とビット1の個数が共に同数となる場合の変換後データストリームのランニング・ディスパリティの変化が
(X:RD−)(Y:RD−)
の繰り返しとなる第8ケース、
に分類し、各ケース毎に分けて境界部分で前記指定ランレングスを満たす2単位の変換前データを試験パターンとして抽出することを特徴とする高速シリアル転送デバイス試験方法。
(付記5)
付記3記載の高速シリアル転送デバイス試験方法に於いて、前記2単位試験パターン抽出ステップは、高速シリアル転送デバイスにおける終端を下位ビットとするビット配列をとる第1バイト順序方式(リトル・エンディアン方式)と、終端を上位ビットとするビット配列を取る第2バイト順序方式(ビッグ・エンディアン方式)の各々に対応して、2単位の変換データの境界部分で前記指定ランレングスを満たす2単位の変換前データを試験パターンとして抽出することを特徴とする高速シリアル転送デバイス試験方法。
(付記6)
付記3記載の高速シリアル転送デバイス試験方法に於いて、
高速シリアル転送デバイスが符号変換を8ビット/10ビット符号変換テーブルを備えた場合、前記2単位試験パターン抽出ステップは、基本パターンとして16進表示で
XY=F4EB又はEBF4
を決定することを特徴とする高速シリアル転送デバイス試験方法。
(付記7)
付記2記載の高速シリアル転送デバイス試験方法に於いて、前記基本パターン再設定ステップは、高速シリアル転送デバイスにおける奇数ビットと偶数ビットに分けて転送順序を決めるビット転送順序制御に従った転送後データが指定ランレングスを満たす前記基本パターンとなるように、前記基本パターンをビット転送順序制御前のデータに再設定して基本パターンとすることを特徴とする高速シリアル転送デバイス試験方法。
(付記8)
付記7記載の高速シリアル転送デバイス試験方法に於いて、前記基本パターン再設定ステップは、前記2単位試験パターン抽出ステップで、高速シリアル転送デバイスの8ビット/10ビット符号変換テーブルから基本パターンとして16進表示で
XY=F4EB又はXY=EBF4
を決定した場合、奇数ビットと先に転送し次に偶数ビットを転送するビット転送順序制御に合わせて前記基本パターンから再設定基本パターンとして16進表示で
XY=E9CF又はXY=CFE9
を再設定することを特徴とする高速シリアル転送デバイス試験方法。
(付記9)
付記2記載の高速シリアル転送デバイス試験方法に於いて、前記基本パターン並び替えステップは、1単位の基本パターン(X)又は2単位の基本パターン(XY)を、高速シリアル転送デバイスにおけるチャネル数分だけ基本パターンが連続するように並び替えることを特徴とする高速シリアル転送デバイス試験方法。
(付記10)
付記9記載の高速シリアル転送デバイス試験方法に於いて、前記基本パターン並び替えステップは、高速シリアル転送デバイスが4チャネルの場合、1単位の基本パターン(X)を基本パターン(XXXX)の繰り返しに並び替え、2単位の基本パターン(XY)を基本パターン(XXXXYYYY)の繰り返しに並び替えることを特徴とする高速シリアル転送デバイス試験方法。
(付記11)
付記9記載の高速シリアル転送デバイス試験方法に於いて、前記基本パターン再設定ステップは、前記2単位試験パターン抽出ステップで、高速シリアル転送デバイスの8ビット/10ビット符号変換テーブルから基本パターンとして16進表示で
(F4EB)又は(EBF4)
を決定し、高速シリアル転送デバイスが4チャネルの場合、前記基本パターンを
(F4F4F4F4EBEBEBEBEB)の繰り返し又は
(EBEBEBEBEBF4F4F4F4)の繰り返し
に並び替えることを特徴とする高速シリアル転送デバイス試験方法。
(付記12)
高速シリアル転送デバイスが有する複数のシリアル転送チャネルの各々に、符号変換テーブルに格納している全ての変換後データが連続転送されるように変換前データを並べた試験パターンを作成する試験パターン作成ステップと、
前記試験パターンを送信側の高速シリアル転送デバイスに入力して符号変換させ、前記符号変換テーブルの全ての変換後データが前記シリアル転送チャネルを通過するように連続転送させて受信側の機能を検証する試験ステップと、
を備えたことを特徴とする高速シリアル転送デバイス試験方法。(3)
(付記13)
付記12記載の高速シリアル転送デバイス試験方法に於いて、前記試験パターン作成ステップは、
前記符号変換テーブルを、変換後データのビット0とビット1の個数が同数で後続する変換後データのランニング・ディスパリティを変化させないRD変化無しグループと、変換後データのビット0とビット1の個数が相違して後続する変換後データのランニング・ディスパリティを変化させるRD変化有りグループとに分類するグループ分類ステップと
記RD変化無しグループの各変換前データを1単位ずつ配列して第1グループを構成し、次に前記RD変化有りグループの各変換前データの同じデータを2単位ずつ配列して第2グループを構成し、続いて前記RD変化有りグループに属する所定の変換前データを1単位のみ配置して第3グループを構成し、更に前記RD変化無しグループの各変換前データを1単位ずつ配列して第4グループを構成して試験パターンを生成するデータ配置ステップ
と、
前記高速シリアル転送デバイスにおける使用チャネル数に合わせて各チャネルに全変換後データが転送されるように前記試験パターンを並び替える試験パターン並び替えステップと、
を備えたことを特徴とする高速シリアル転送デバイス試験方法。(3)
(付記14)
付記12記載の高速シリアル転送デバイス試験方法に於いて、前記符号変換テーブルが8ビット/10ビット符号変換テーブルの場合、
前記グループ分類ステップは、前記8ビット/10ビット符号変換テーブルを、133種のRD変化無しグループと、123種のRD変化有りグループとに分類し、
前記データ配置ステップは、前記RD変化無しグループの133種の各8ビットデータを1単位ずつ配列して第1グループを構成し、次に前記RD変化有りグループの123種の各8ビットデータを2単位ずつ配列して第2グループを構成し、続いて前記RD変化有りグループに属する所定の8ビットデータを1単位のみ配置して第3グループを構成し、更に前記RD無しグループの133種の各8ビットデータを1単位ずつ配列して第4グループを構成して試験パターンを生成することを特徴とする高速シリアル転送デバイス試験方法。
(付記15)
付記12記載の高速シリアル転送デバイス試験方法に於いて、前記試験パターン並び替えステップは、1単位の変換前パターン(X)又は2単位の変換前パターン(XX)を、高速シリアル転送デバイスにおけるチャネル数分だけ1単位パターンが連続するように並び替えることを特徴とする高速シリアル転送デバイス試験方法。
(付記16))
コンピュータに、
高速シリアル変換デバイスの符号変換テーブルの変換方式の指定情報と、前記符号変換テーブルによる変換後データでビット0又は1の同値を連続転送させるランレングスの指定情報を読込む指定情報入力ステップと、
高速シリアル転送デバイスが有する複数のシリアル転送チャネルの各々に、前記符号変換テーブルによる変換後データで前記指定ランレングスのビット0又は1の同値が連続転送されるように変換前データを並べた試験パターンを作成する試験パターン作成ステップと、
を実行させることを特徴とする試験データ作成プログラム。
(付記17)
付記16記載の試験データ作成プログラムに於いて、
試験パターン作成ステップは、
前記高速シリアル転送デバイスにおけるバイト順序方式と符号変換のRD値に基づいて基本パターンを設定する基本パターン設定ステップと、
前記高速シリアル転送デバイスにおけるビット転送順序のチャネル使用方法に合わせて前記基本パターンを再設定する基本パターン再設定ステップと、
前記高速シリアル転送デバイスにおけるビット転送順序や使用チャネル数を含むチャネル使用方法に合わせて各チャネルに基本パターンが転送されるように並び替える基本パターン並び替えステップと、
を備えたことを特徴とする試験データ作成プログラム。(4)
(付記18)
コンピュータに、
高速シリアル変換デバイスの符号変換テーブルの変換方式の指定情報を読込む指定情報入力ステップと、
高速シリアル転送デバイスが有する複数のシリアル転送チャネルの各々に、前記符号変換テーブルに格納している全ての変換後データが連続転送されるように変換前データを並べた試験パターンを作成する試験データ作成ステップと、
前記高速シリアル転送デバイスにおける使用チャネル数に合わせて各チャネルに全変換後データが転送されるように前記試験パターンを並び替える試験パターン並び替えステップと、
を実行させることを特徴とする試験データ作成プログラム。
(付記19)
高速シリアル変換デバイスの符号変換テーブルの変換方式の指定情報と、前記符号変換テーブルによる変換後データでビット0又は1の同値を連続転送させるランレングスの指定情報を読込む指定情報入力部と、
高速シリアル転送デバイスが有する複数のシリアル転送チャネルの各々に、前記符号変換テーブルによる変換後データで前記指定ランレングスのビット0又は1の同値が連続転送されるように変換前データを並べた試験パターンを作成する試験パターン作成部と、
を備えたことを特徴とする試験データ作成装置。(5)
(付記20)
高速シリアル変換デバイスの符号変換テーブルの変換方式の指定情報を読込む指定情報入力部と、
高速シリアル転送デバイスが有する複数のシリアル転送チャネルの各々に、前記符号変換テーブルに格納している全ての変換後データが連続転送されるように変換前データを並べた試験データを作成する試験データ作成部と、
前記高速シリアル転送デバイスにおける使用チャネル数に合わせて各チャネルに全変換後データが転送されるように並び替える試験データ並び替え部と、
を備えたことを特徴とする試験データ作成装置。
同期外れ障害の検証用の試験パターンを作成する本発明の試験データ作成装置の実施形態のブロック図 図1の符号変換テーブルの説明図 図1の符号変換管理テーブルの説明図 高速シリアル転送デバイスの符号変換に使用される8b/10b符号変換テーブルの説明図 図1の試験データ作成装置の機能が実現されるコンピュータのハードウェア環境のブロック図 本発明の試験パターンを使用する高速シリアル転送デバイスのブロック図 図6の入力FIFOと8/10エンコーダのブロック図 図7の8b/10b変換回路の回路ブロック図 8b/10b符号変換における2単位の変換後データを組合わせた場合の境界部で生ずる同値連続パターンをバイト順序方式で分けて示した説明図 終端側を下位ビットとするリトル・エンディアン方式をとる2単位の変換後データを組合わせた説明図 リトル・エンディアン方式をとる2単位の変換後データを、終端側を上位ビットとするビッグ・エンディアン方式に切替えて境界部分で同値連続数を獲得する説明図 2単位の変換後データXYのサイクリック繰り返し転送におけるRD値の変化をケース分けして示した説明図 試験パターン0xF4EBをビット転送順序制御して得た試験パターン0xF4EBの説明図 シリアル転送チャネル数を考慮せずに基本パターン0xF4EBを連続転送した場合の問題点の説明図 シリアル転送チャネル数に合わせて基本パターン0xF4EBを並び替えて連続転送した場合の説明図 図1の実施形態における試験データ作成処理の基本的な処理手順を示したフローチャート 図16のステップS1の基本パターン作成処理のフローチャート 図17のステップS4の2単位生成処理のフローチャート 図18のステップS2のケース1〜4の生成処理のフローチャート 図19に続く生成処理のフローチャート 図18のステップS3のケース5,6の生成処理のフローチャート 図21に続く生成処理のフローチャート 図18のステップS4のケース7,8の生成処理のフローチャート 図23に続く生成処理のフローチャート 図1の実施形態で作成した試験パターンを用いた試験方法の説明図 図1の実施形態で作成した試験パターンを用いた他の試験方法の説明図 符号変換テーブルの全てのRD変換を行う試験パターンを作成する本発明の実施形態のブロック図 2単位のパターンXYをサイクリック転送した際のRD値の変化とRL=5出現をケース分けした説明図 図28のケース5〜8について3単位のパターンをサイクリック転送した際のRD値の変化の説明図 転送直前のRD値に依存せずに全てのRD変換を行わせる試験パターンを作成するための8b/10b符号変換テーブルをグループ分けした説明図 図30のグループ分けに基づいて作成した試験パターンとRD変換の関係を示した説明図 図31の試験パターンを符号変換する際の8b/10b符号変換テーブルの使用領域の説明図 図27の実施形態による試験パターン作成処理のフローチャート
符号の説明
10:試験パターン作成部
12:ランレングス指定部
14:符号変換方式指定部
16:符号変換テーブル
18:符号変換管理テーブル
20,138,150:試験パターン格納部
22:基本パターン設定部
24:基本パターン再設定部
26:基本パターン並び替え部
28:8b/10b符号変換テーブル
30:コードグループ名
32:オクテット値
34:オクテットビット
36:RD−変換データ
38:RD+変換データ
42:CPU
44:バス
46:RAM
48:ROM
50:ハードディスクドライブ
52:デバイスインタフェース
54:キーボード
56:マウス
58:ディスプレイ
60:ネットワークアダプタ
62−1〜62−n:高速シリアル転送デバイス
64−1,64−2:送信部
65−1,65−2:4チャネルシリアル転送路
66−1,66−2:受信部
68:入力FIFO
70−1〜70−4:8/10エンコーダ
72−1〜72−4:SP変換器
74−1〜74−4:ドライバ
75−1〜75−4:シリアル転送チャネル
76,80:PLL回路
78−1〜78−4:レシーバ
82−1〜82−4:SP変換器
84−1〜84−4:8/10デコーダ
86:出力FIFO
88−1〜88−4:インタリーバ
90−1〜90−4:8b/10b変換回路
92:レジスタ
94:RD−用8b/10b変換テーブル
96:RD+用8b/10b変換テーブル
98:セレクタ
100:RD判定部
102:境界同値連続パターンリスト
104:データ境界
106,108,114−1,114−2,116−1,116−2:変換後データ
110,112,118−1,118−2,120−1,12−2:同値エリア
122:2単位サイクリックパターンRD変化リスト
134:システム
136−1〜136−n:機能ボード
140:パケット送信部
142:試験パターン転送パス
144:ネットワーク
146:試験対象装置
148:計測器
152:試験データ作成装置
154:RD切替データ指定部
156:符号変換機能試験データ作成部
158:符号変換機能試験パターン格納部

Claims (6)

  1. 高速シリアル転送デバイスが有する複数のシリアル転送チャネルの各々に、符号変換テーブルを用いたデータ変換によって、ビット0又は1の同値が連続する転送変換後データが得られるように変換前データを並べた試験パターンを作成する試験パターン作成ステップと、
    前記試験パターンを送信側の高速シリアル転送テバイスに入力し、前記符号変換テーブルを用いた符号変換により変換後データを取得し、前記シリアル転送チャネルを通過するように取得した変換後データを連続転送して受信側の同期外れ障害を検証する試験ステップと、
    を備え、
    前記試験パターン作成ステップは、
    前記高速シリアル転送デバイスにおけるバイト順序方式と符号変換のランニング・ディスパリティに基づいて基本パターンを設定する基本パターン設定ステップと、
    前記高速シリアル転送デバイスにおけるビット転送順序のチャネル使用方法に合わせて前記基パターンを再設定する基本パターン再設定ステップと、
    前記高速シリアル送デバイスにおけるビット転送順序や使用チャネル数を含むチャネル使用方法に合わせて各チャネルに基本パターンが転送されるように並び替える基本パターン並び替えステップと、
    を備えたことを特徴とする高速シリアル転送デバイス試験方法。
  2. コンピュータに、
    高速シリアル転送デバイスの符号変換テーブルの変換方式の指定情報と、前記符号変換テーブルによる変換後データでビット0又は1の同値を連続転送させるランレングスの指定情報を読込む指定情報入力ステップと、
    高速シリアル転送デバイスが有する複数のシリアル転送チャネルの各々に、前記符号変換テーブルを用いたデータ変換によって前記ランレングスのビット0又は1の同値が連続転送する変換後データが得られるように変換前データを並べた試験パターンを作成する試験パターン作成ステップと、
    を実行させ、
    前記試験パターン作成ステップは、
    前記高速シリアル転送デバイスにおけるバイト順序方式と符号変換のランニング・ディスパリティに基づいて基本パターンを設定する基本パターン設定ステップと、
    前記高速シリアル転送デバイスにおけるビット転送順序のチャネル使用方法に合わせて前記基パターンを再設定する基本パターン再設定ステップと、
    前記高速シリアル送デバイスにおけるビット転送順序や使用チャネル数を含むチャネル使用方法に合わせて各チャネルに基本パターンが転送されるように並び替える基本パターン並び替えステップと、
    からなることを特徴とする試験データ作成プログラム。
  3. 高速シリアル転送デバイスの符号変換テーブルの変換方式の指定情報と、前記符号変換テーブルによる変換後データでビット0又は1の同値を連続転送させるランレングスの指定情報を読込む指定情報入力部と、
    高速シリアル転送デバイスが有する複数のシリアル転送チャネルの各々に、前記符号変換テーブルを用いたデータ変換によって前記ランレングスのビット0又は1の同値が連続転送する変換後データが得られるように変換前データを並べた試験パターンを作成する試験パターン作成部と、
    を備え、
    前記試験パターン作成部は、
    前記高速シリアル転送デバイスにおけるバイト順序方式と符号変換のランニング・ディスパリティに基づいて基本パターンを設定する基本パターン設定部と、
    前記高速シリアル転送デバイスにおけるビット転送順序のチャネル使用方法に合わせて前記基パターンを再設定する基本パターン再設定部と、
    前記高速シリアル送デバイスにおけるビット転送順序や使用チャネル数を含むチャネル使用方法に合わせて各チャネルに基本パターンが転送されるように並び替える基本部と、
    からなることを特徴とする試験データ作成装置。
  4. 請求項1記載の高速シリアル転送デバイス試験方法に於いて、
    前記高速シリアル転送デバイスで符号変換に使用する符号変換テーブルは、変換1単位のmビットデータをビット数の多いnビットデータに変換すると共に、変換後データはランニング・ディスパリティが正となるRD+変換とランニング・ディスパリティが負となるRD−変換の2つの変換を行うmビット/nビット符号変換テーブルであることを特徴する高速シリアル転送デバイス試験方法。
  5. 変換前データと変換後データとの関係を格納する符号変換テーブルを用いて、変換前データを変換後データに変換して受信側に転送するシリアル転送テバイスの試験方法において、
    入力される指定ランレングスと、変換1単位の変換後データ内でビット0又は1が連続する同値連続数とを比較して、変換1単位の変換後データが、指定ランレングス以上の同値連続数を含むか否か判定するステップと、
    変換1単位の変換後データが指定ランレングス以上の同値連続数を含む場合、当該同値連続数のビット0又は1を含む変換後データを検索し、当該変換後データに対応する変換前データを試験パターンとして抽出するステップと、
    変換1単位の変換後データが指定ランレングス以上の同値連続数を含まない場合、前記指定ランレングスを満たす複数単位の変換後データの組を検索し、検索した組の変換後データに対応する変換前データの組合せを試験パターンとして抽出するステップと、
    前記抽出した試験パターンを送信側のシリアル転送デバイスに入力するステップと、
    前記符号変換テーブルを用いて前記試験パターンに含まれる変換前データを変換後データに符号変換するステップと、
    高速シリアル転送デバイスが有するシリアル転送チャネルを通過するように前記変換後データを受信側に連続転送するステップと、
    を備えたことを特徴とするシリアル転送デバイス試験方法。
  6. 符号変換テーブルを用いて変換前データから変換した変換後データを受信側に転送するシリアル転送デバイスに、ビット0又は1の同値が連続するパターンを有する試験用データを生成させる試験パターン生成方法において、
    前記試験用データの同値連続数を指定する指定ランレングスと、変換1単位の変換後データ内でビット0又は1が連続する同値連続数とを比較して、変換1単位の変換後データが指定ランレングス以上の同値連続数を含むか否か判定するステップと。
    変換1単位の変換後データが指定ランレングス以上の同値連続数を含む場合、当該同値連続数のビット0又は1を含む変換後データを検索し、当該変換後データに対応する変換前データを抽出するステップと、
    変換1単位の変換後データが指定ランレングス以上の同値連続数を含まない場合、前記指定ランレングスを満たす複数単位の変換後データの組を検索し、検索した組の変換後データに対応する変換前データの組合せを抽出するステップと、
    前記抽出した変換前データを並べて、試験パターンを生成するステップと、
    生成した試験パターンを前記シリアル転送デバイスに供給するステップと、
    を備えたことを特徴とする試験パターン生成方法。
JP2005361340A 2005-12-15 2005-12-15 高速シリアル転送デバイス試験方法、プログラム及び装置 Expired - Fee Related JP4873533B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005361340A JP4873533B2 (ja) 2005-12-15 2005-12-15 高速シリアル転送デバイス試験方法、プログラム及び装置
US11/398,615 US7853849B2 (en) 2005-12-15 2006-04-06 High-speed serial transfer device test method, program, and device
US12/926,282 US8086918B2 (en) 2005-12-15 2010-11-05 High-speed serial transfer device test data storage medium and device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005361340A JP4873533B2 (ja) 2005-12-15 2005-12-15 高速シリアル転送デバイス試験方法、プログラム及び装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011069568A Division JP5083429B2 (ja) 2011-03-28 2011-03-28 高速シリアル転送デバイス試験方法、プログラム及び装置

Publications (2)

Publication Number Publication Date
JP2007166362A JP2007166362A (ja) 2007-06-28
JP4873533B2 true JP4873533B2 (ja) 2012-02-08

Family

ID=38234146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005361340A Expired - Fee Related JP4873533B2 (ja) 2005-12-15 2005-12-15 高速シリアル転送デバイス試験方法、プログラム及び装置

Country Status (2)

Country Link
US (2) US7853849B2 (ja)
JP (1) JP4873533B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8059547B2 (en) * 2008-12-08 2011-11-15 Advantest Corporation Test apparatus and test method
US8234540B2 (en) 2008-07-01 2012-07-31 International Business Machines Corporation Error correcting code protected quasi-static bit communication on a high-speed bus
US8743702B2 (en) 2008-12-08 2014-06-03 Advantest Corporation Test apparatus and test method
US8514955B2 (en) * 2009-03-24 2013-08-20 Megachips Corporation Communication system, data transmitter, and data receiver capable of detecting incorrect receipt of data
JP5215971B2 (ja) * 2009-09-29 2013-06-19 アンリツ株式会社 信号発生検出装置及び信号発生検出方法
US20110099407A1 (en) * 2009-10-28 2011-04-28 Ati Technologies Ulc Apparatus for High Speed Data Multiplexing in a Processor
JP2017005630A (ja) * 2015-06-15 2017-01-05 株式会社リコー 通信装置、通信方法及びプログラム
US10013944B2 (en) * 2015-11-27 2018-07-03 Panasonic Liquid Crystal Display Co., Ltd. Display device and source driver for bit conversion of image data
US11038726B2 (en) * 2019-07-14 2021-06-15 Valens Semiconductor Ltd. 8b10b PAM4 encoding

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4369511A (en) * 1979-11-21 1983-01-18 Nippon Telegraph & Telephone Public Corp. Semiconductor memory test equipment
US4788648A (en) * 1984-10-25 1988-11-29 Air Products And Chemicals, Inc. Method and system for measurement of a liquid level in a tank
DE3685078D1 (de) * 1985-09-09 1992-06-04 Hitachi Ltd Speicherpruefgeraet.
JPS63209325A (ja) * 1987-02-26 1988-08-30 Hitachi Cable Ltd nビツトmビツト符号変換制御方式
JPH0728211B2 (ja) 1988-12-15 1995-03-29 日本電気株式会社 擬似発生パターンチエツク装置
JP3421208B2 (ja) * 1996-12-20 2003-06-30 沖電気工業株式会社 ディジタル伝送システムおよび同期伝送装置におけるパス試験信号生成回路ならびにパス試験信号検査回路
JP3036589B2 (ja) * 1997-02-26 2000-04-24 日本電気株式会社 光ネットワーク制御方式および光ネットワーク
JP3833341B2 (ja) * 1997-05-29 2006-10-11 株式会社アドバンテスト Ic試験装置のテストパターン発生回路
US6259108B1 (en) 1998-10-09 2001-07-10 Kinetic Sciences Inc. Fingerprint image optical input apparatus
JP3430064B2 (ja) * 1999-03-18 2003-07-28 日本電信電話株式会社 導通試験装置
JP4557331B2 (ja) 1999-05-20 2010-10-06 キヤノン株式会社 情報処理装置、情報処理システム、動作制御方法、及びコンピュータ読み取り可能な記録媒体
JP4236765B2 (ja) 1999-06-11 2009-03-11 三菱電機株式会社 指紋照合装置
JP2001197043A (ja) * 2000-01-07 2001-07-19 Fujitsu Ltd 同符号連続耐力試験装置
US6680970B1 (en) * 2000-05-23 2004-01-20 Hewlett-Packard Development Company, L.P. Statistical methods and systems for data rate detection for multi-speed embedded clock serial receivers
JP3712631B2 (ja) 2000-06-19 2005-11-02 シャープ株式会社 伝送方法および伝送システム並びに通信装置
JP2003330918A (ja) 2003-04-07 2003-11-21 Sharp Corp 文書処理装置および文書処理方法

Also Published As

Publication number Publication date
US20070162807A1 (en) 2007-07-12
US8086918B2 (en) 2011-12-27
US20110055651A1 (en) 2011-03-03
US7853849B2 (en) 2010-12-14
JP2007166362A (ja) 2007-06-28

Similar Documents

Publication Publication Date Title
US8086918B2 (en) High-speed serial transfer device test data storage medium and device
US6961317B2 (en) Identifying and synchronizing permuted channels in a parallel channel bit error rate tester
US8411782B2 (en) Parallel generation and matching of a deskew channel
CN101345745B (zh) 数据成帧方法及其设备
US9276851B1 (en) Parser and modifier for processing network packets
JP2009528559A (ja) Sms4暗号アルゴリズムを実現する暗号化および復号化処理方法とそのシステム
US9619206B2 (en) Pseudo-random bit sequence generator
CN101556829B (zh) 线性反馈移位寄存器模块及产生输出流的方法
JP5083429B2 (ja) 高速シリアル転送デバイス試験方法、プログラム及び装置
US6693904B1 (en) Trace format for a sliced switch fabric
JP2003204363A (ja) シリアル伝送方式
JP3578645B2 (ja) 変換方法、復調方法、変換装置、及び復調装置
US7058881B2 (en) Distributed 4-bits diagonal interleaved parity (DIP4) checker
JP2735673B2 (ja) Pnパターン検出器
JP2008193516A (ja) ランダムエラー信号発生装置
JP5832800B2 (ja) 半導体集積回路および半導体集積回路のテスト方法
JPH09181577A (ja) パターン発生回路
US4852097A (en) Method for forming data block protection information for serial data bit sequences by means of cyclical binary codes
US6981206B1 (en) Method and apparatus for generating parity values
JP3099955B2 (ja) 多重化装置
JPH03139033A (ja) 送信情報に挿入されたワードのコード化に応答する受信端部の同期回路を具備した時分割多重通信システム
JP3761804B2 (ja) 相関回路
KR100666700B1 (ko) 에러 검출 코드 발생기 및 이를 구비한 무선 송수신 장치
JPH01314044A (ja) 4/5変換回路
JP2006078447A (ja) テスト回路およびテスト方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111025

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141202

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees