[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4853008B2 - 半導体光素子を作製する方法 - Google Patents

半導体光素子を作製する方法 Download PDF

Info

Publication number
JP4853008B2
JP4853008B2 JP2005360736A JP2005360736A JP4853008B2 JP 4853008 B2 JP4853008 B2 JP 4853008B2 JP 2005360736 A JP2005360736 A JP 2005360736A JP 2005360736 A JP2005360736 A JP 2005360736A JP 4853008 B2 JP4853008 B2 JP 4853008B2
Authority
JP
Japan
Prior art keywords
conductivity type
forming
type cladding
iii
cladding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005360736A
Other languages
English (en)
Other versions
JP2007165640A (ja
Inventor
功一朗 山崎
健二 平塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2005360736A priority Critical patent/JP4853008B2/ja
Priority to US11/636,710 priority patent/US7456040B2/en
Publication of JP2007165640A publication Critical patent/JP2007165640A/ja
Application granted granted Critical
Publication of JP4853008B2 publication Critical patent/JP4853008B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H01S5/2086—Methods of obtaining the confinement using special etching techniques lateral etch control, e.g. mask induced
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2201—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure in a specific crystallographic orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
    • H01S5/2224—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties semi-insulating semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3054—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、 半導体光素子を作製する方法に関する。
特許文献１には、半導体光素子を製造する方法が記載されている。この半導体光素子は、アルミニウム（Ａｌ）を構成元素とする層を有し〈１１１〉方向に平行に延びるメサ構造と、このメサ構造の側面を覆うマストランスポートにより形成されるクラッド層と、このクラッド層で覆われたメサ構造を埋め込む半導体層とを有する。この方法は、メサ構造を形成する第ｌの工程と、クラッド層の側面が（１１１）面となるまでマストランスポートを行う第２の工程と、クラッド層で覆われたメサ構造を埋め込む半導体層を形成する第３の工程とを有する。これにより、マストランスポートが起こり易くなり、活性層を含む活性領域のメサ構造体両側面にはマストランスポートにより安定な順メサの（１１１）面が現れる。これによって、活性層への損傷が低減されることになり、素子特性の均一性が増し、製作歩留まりが向上される。
特許文献２には、埋め込み型半導体光素子を製造する方法が記載されている。この方法は、第１クラッド層、活性層、第２クラッド層およびキャップ層を順次成長する工程と、ストライプ状マスクを形成する工程と、このマスクを用いて前記第１のクラッド層に到達するまでエッチングする工程と、埋め込み層を形成する工程とを含む、
特開平１０−２４２５６３号公報 特開平０３−１１２１８５号公報
特許文献１および２のいずれに記載された方法によって製造される半導体光素子も、埋め込み構造を有する。この埋め込み構造は、素子の性能向上のために採用されている。しかしながら、埋め込み構造は、埋め込み領域が成長される表面の清浄性、および／またはメサ構造を形成する際のメサ形状のばらつき、その他等に依存しており、様々な形状で完成される。つまり、埋め込み構造の形状のばらつきが大きい。このばらつきは、単一のウエハを観察すると、様々な形状の埋め込み構造が形成されていることが分かる。また、成長処理バッチ毎に観察すると、様々な形状の埋め込み構造が形成されていることが分かる。このように、埋め込み構造の形状は、直前の工程および該直前工程に先立つ工程の影響に依存しており、この結果、所望の埋め込み構造の形状が安定して形成されない。
また、引用文献１に記載された方法では、マストランスポートによりメサ構造体両側面に安定な順メサの（１１１）面を形成することはそれほど容易なことではなく、より簡素な方法が望まれている。
本発明は、このような事情を鑑みてなされたものであり、埋め込み構造の形状のばらつきを低減可能な、半導体光素子を作製する方法を提供することを目的とする。
本発明に係る側面は、半導体光素子を作製する方法である。この方法は、（ａ）（１００）面を主面とする第１のIII−Ｖ化合物半導体からなる領域上に、第２のIII−Ｖ化合物半導体から成る第１導電型クラッド膜、活性領域、第３のIII−Ｖ化合物半導体から成る第２導電型クラッド膜、第４のIII−Ｖ化合物半導体から成るキャップ膜をエピタキシャル成長する工程と、（ｂ）前記キャップ膜上に［０１１］方向に沿って伸びるエッジを有するマスクを形成する工程と、（ｃ）前記キャップ膜、前記第２導電型クラッド膜、前記活性領域および前記第１導電型クラッド膜を前記マスクを用いてエッチングして、キャップ層、第２導電型クラッド層、エッチングされた活性領域、および第１導電型クラッド層を含むメサ構造を形成する工程と、（ｄ）前記第２導電型クラッド層の側面においてマストランスポートを引き起こして、前記第２導電型クラッド層の側面の少なくとも一部分に（１１０）面を形成する工程と、（ｅ）該マストランスポートの後に、前記マスクを用いて埋め込み領域を形成する工程と、（ｆ）前記マスクおよび前記キャップ層を除去した後に、第２導電型III−Ｖ化合物半導体膜を成長する工程とを備え、前記第３のIII−Ｖ化合物半導体はＩｎＰである。埋め込み領域を形成する前記工程は、前記第２導電型クラッド層の前記側面の少なくとも一部分に（１１０）面を形成する前記工程に引き続いて行われる。前記キャップ膜の前記第４のIII−Ｖ化合物半導体は、前記第１〜第３のIII−Ｖ化合物半導体に比べて、メサ構造を形成する前記工程において用いられるエッチャントでエッチングされやすく、前記メサ構造の幅は、前記第２導電型クラッド層から前記第１導電型クラッド層に向かうに伴って大きくなる。前記メサ構造を形成する前記工程では、前記エッチングされた活性領域の幅よりも前記第２導電型クラッド層の幅が小さい前記メサ構造を形成する。
この方法によれば、埋め込み成長に先立ってマストランスポートを引き起こして、第２導電型クラッド層の側面の少なくとも一部分に（１１０）面を形成している。この（１１０）面は清浄でありまた熱的に安定であるので、埋め込み領域の全体にわたって、埋め込み領域は良好な均一性を有する。ここで、（１１０）面は、結晶学的に（１１０）面と等価な面を含むことができる。
本発明に係る方法では、前記マストランスポートはＶ族構成元素を含む雰囲気内で有機金属気相成長炉を用いて行われることが好ましい。
この方法によれば、第１〜第４のIII−Ｖ化合物半導体に含まれる少なくとも一のＶ族構成元素を含む雰囲気を有機金属気相成長炉に形成することによって、Ｖ族空孔の発生を抑制すると共に、マストランスポートを引き起こすことができる。
本発明に係る方法では、前記マストランスポートを引き起こすための処理温度Ｔ１は、摂氏５７０度以上であることが好ましい。
この方法によれば、摂氏５７０度以上の熱処理を用いると、第２導電型クラッド層の側面に（１１０）面を形成することが容易になる。
本発明に係る方法では、前記マストランスポートを引き起こすための処理温度Ｔ１は、前記埋め込み領域を形成するための成長温度Ｔ２以上である（Ｔ１≧Ｔ２）ことが好ましい。
この方法によれば、マストランスポートを引き起こすための熱処理が、埋め込み領域を形成するための成長温度より高い温度で行われる場合、第２導電型クラッド層の側面に（１１０）面を形成することが容易になる。
本発明に係る方法では、埋め込み領域を形成する前記工程は、前記第２導電型クラッド層の側面の少なくとも一部分に（１１０）面を形成する前記工程に引き続いて行われることが好ましい。
この方法によれば、マストランスポートを引き起こす工程に連続して埋め込み領域を形成する工程を行えば、半導体領域の表面が汚染されることなく、埋め込み領域は、ウエハ面上において良好な均一性を有する。これは、半導体光素子の電気的特性および信頼性の向上につながる。
本発明に係る方法では、前記キャップ膜の前記第４のIII−Ｖ化合物半導体は、前記第１〜第３のIII−Ｖ化合物半導体に比べて、メサ構造を形成する前記工程において用いられるエッチャントでエッチングされやすく、前記メサ構造の幅は、前記第２導電型クラッド層から前記第１導電型クラッド層に向かう方向に大きくなる。
この方法によれば、順メサ形状のメサストライプの形成が容易になる。
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
以上説明したように、本発明によれば、埋め込み構造の形状のばらつきを低減可能な、半導体光素子を作製する方法が提供される。
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の半導体光素子を作製する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
図１（Ａ）は、半導体レーザ素子のためのエピタキシャル半導体膜を成長する工程を示す図面である。図１（Ｂ）は、メサ構造を形成するためのマスクを形成する工程を示す図面である。
まず、半導体光素子のためのエピタキシャル半導体膜を成長する。これらのエピタキシャル半導体膜は、第１のIII−Ｖ化合物半導体からなる領域の主面上に成長される。第１のIII−Ｖ化合物半導体からなる領域は、例えば、半導体基板１１によって提供される。半導体基板１１の主面１１ａは、好ましくは（１００）面または結晶学的に（１００）面に等価な結晶面を有する。引き続いて説明される実施の形態では、実質的に（１００）面であるＩｎＰウエハ上にエピタキシャル半導体膜を成長するけれども、このような具体的な結晶面に限定されることなく、（１００）面からプラス０．１度〜マイナス０．１度の範囲で傾斜した結晶面により実質的に構成される半導体表面上にエピタキシャル半導体膜を成長することもできる。
図１（Ａ）に示されるように、この結晶成長工程では、第２のIII−Ｖ化合物半導体から成る第１導電型クラッド膜１３、活性領域１５、第３のIII−Ｖ化合物半導体から成る第２導電型クラッド膜１７、第４のIII−Ｖ化合物半導体から成るキャップ膜１９をエピタキシャル成長する。この結晶成長は、例えば有機金属気相成長炉といった結晶成長装置２１が使用される
一実施例では、
第１のIII−Ｖ化合物半導体：ｎ型ＩｎＰ、
厚さ３５０μｍ、キャリア濃度１×１０１８ｃｍ−３
第２のIII−Ｖ化合物半導体：ｎ型ＩｎＰ、
厚さ０．５５μｍ、キャリア濃度８×１０１７ｃｍ−３
活性領域１５：ＩｎＧａＡｓＰ系半導体
第３のIII−Ｖ化合物半導体：ｐ型ＩｎＰ、
厚さ０．４４μｍ、キャリア濃度８×１０１７ｃｍ−３
第４のIII−Ｖ化合物半導体：ｐ型ＩｎＧａＡｓ、
厚さ０．２０μｍ、キャリア濃度２×１０１７ｃｍ−３
である。活性領域１５は、例えば、単一の半導体層からなる構造、単一の量子井戸構造、多重量子井戸構造といった構成を有することができる。後工程においてマストランスポートを容易に生じさせるために、第３のIII−Ｖ化合物半導体はＩｎＰ領域を含むことが好ましい。
図２（Ａ）は、キャップ膜上にマスクを形成する工程と示す図面である。次いで、キャップ膜１９上にマスクを形成する。この形成のために、シリコン酸化膜およびシリコン窒化膜といったシリコン系無機絶縁膜２３をキャップ膜１９上に形成する。シリコン系無機絶縁膜２３上に感光性レジストを塗布して、パターンを有するフォトマスクを用いて露光する。露光されたレジストを現像して、レジストマスク２５を作製する。図１（Ｂ）に示されるように、レジストマスク２５を用いてシリコン系無機絶縁膜２３のエッチング２７を行う。図２（Ａ）に示されるように、シリコン系無機絶縁物からなるマスク２９が形成される。マスク２９は、［０１１］方向または結晶学的に［０１１］軸に等価な方向に伸びるエッジ２９ａを有する。マスク２９を用いて、キャップ膜１９、第２導電型クラッド膜１７、活性領域１５および第１導電型クラッド膜１３のウエットエッチングを行う。このエッチングの結果、［０１１］方向に伸びるストライプ状の光導波路メサ構造３１が形成される。メサ構造３１は、キャップ層３９、第２導電型クラッド層３７、エッチングされた活性領域３５、および第１導電型クラッド層３３を含む。ウエットエッチングのエッチャントとしては、例えばブロムメタノールを用いることができる。
キャップ膜１９の第４のIII−Ｖ化合物半導体のエッチングレートは、光導波路メサ構造３１を形成するためのエッチャントを用いるとき、第１〜第３のIII−Ｖ化合物半導体のエッチングレートに比べて大きいので、［０１１］方向に伸びるストライプ状のマスク２９を用いても、メサ構造３１の幅は第２導電型クラッド層３７から第１導電型クラッド層３３に向って大きくなる。いわゆる、順メサの形状が得られる。
図２（Ｂ）は、マストランスポートを引き起こす工程と示す図面である。このエッチングの後に、第２導電型クラッド層３７の側面３７ａにおいてマストランスポートを引き起こす。マストランスポートは、例えば有機金属気相成長炉２１といった熱処理装置を用いる。一実施例では、有機金属気相成長炉２１内にリンおよび／またはリン化合物を含む雰囲気４１を形成する。このリン雰囲気中において、光導波路メサ構造３１を温度Ｔ１で熱処理する。ＩｎＰのマストランスポートが生じて、第２導電型クラッド層３７の側面の少なくとも一部分に（１１０）面の側面３７ｂが生成される。また、第１〜第４のIII−Ｖ化合物半導体に含まれる少なくとも一のＶ族構成元素を含む雰囲気４１を有機金属気相成長炉２１内に形成することによって、Ｖ族空孔の発生を抑制できると共に、マストランスポートを引き起こすことができる。また、マストランスポートを引き起こすための処理温度Ｔ１は、摂氏５７０度以上であることが好ましい。摂氏５７０度以上の熱処理を用いると、第２導電型クラッド層３７の側面に（１１０）面を形成することが容易になる。
熱処理条件の一例
熱処理温度Ｔ１：摂氏６８５度
熱処理時間：２０分
リン雰囲気を形成するためのガス：ＰＨ３、流量１００ｓｃｃｍ
である。熱処理温度の好適な範囲は、摂氏５７０度〜摂氏８００度である。ガス流量の好適な範囲は、２０ｓｃｃｍ以上５００ｓｃｃｍである。好適な熱処理時間の範囲は、５分以上６０分以下である。
なお、少なくともリンを含む雰囲気を形成するためのガスとして、ターシャリ・ブチル・フォスフィン（ＴＢＰ）等の有機リン化合物を用いることができる。必要な場合には、雰囲気４１はヒ素を含むことができる。ヒ素を含む雰囲気を形成するためにヒ素化合物としては、アルシン（ＡｓＨ３）、ターシャリー・ブチル・アルシン（ＴＢＡ）等を利用できる。
図３（Ａ）は、埋め込み領域を形成する工程を示す図面である。該マストランスポートの後に、マスク２９を用いて埋め込み領域を形成する。埋め込み領域４３の成長は、例えば有機金属気相成長炉２１といった成膜装置を用いる。一実施例では、埋め込み領域４３は、第１のブロック層４３ａおよび第２のブロック層４３ｂを含む。
一例を示せば、
第１のブロック層４３ａ：ｐ型ＩｎＰ
厚さ１．０μｍ、キャリア濃度１．３×１０１８ｃｍ−３
第２のブロック層４３ｂ：ｎ型ＩｎＰ
厚さ１．０μｍ、キャリア濃度２．０×１０１８ｃｍ−３
である。なお、第１のブロック層４３ａはＦｅドープの高抵抗ＩｎＰでもよい。埋め込み領域４３は、シリコン系無機絶縁物からなるマスク２９上には実質的に堆積されず、埋め込み領域４３は、基板１１および光導波路メサ構造３１上に温度Ｔ２で堆積される。このため、光導波路メサ構造３１の側面は埋め込み層に覆われ、光導波路メサ構造３１は埋め込まれる。
好ましくは、埋め込み領域４３を形成する工程は、マストランスポートを引き起こして第２導電型クラッド層３７に（１１０）面の側面３７ｂを形成する工程に引き続いて行われることが好ましい。マストランスポートを引き起こす工程に連続して埋め込み領域４３を形成する工程を行えば、半導体領域１１、３３、３５、３７の表面が汚染されることなく、埋め込み領域４３は、ウエハ面上において良好な均一性を有する。これは、半導体光素子の電気的特性および信頼性の向上につながる。結晶成長装置２１として有機金属気相成長炉を用いれば、上記の２つの工程を連続して行うことができる。
マストランスポートを引き起こすための処理温度Ｔ１は、前記埋め込み領域を形成するための成長温度Ｔ２以上である（Ｔ１≧Ｔ２）ことが好ましい。マストランスポートを引き起こすための熱処理が、埋め込み領域を形成するための成長温度より高い温度で行われる場合、第２導電型クラッド層の側面に（１１０）面を形成することが容易になる。
この方法によれば、埋め込み成長に先立ってマストランスポートを引き起こして、第２導電型クラッド層３７に（１１０）面の側面３７ｂを形成している。この（１１０）面の側面は熱的に安定でありまた清浄であるので、埋め込み領域４３は、ウエハ面上において良好な均一性を有する。
図３（Ｂ）は、マスクおよびキャップ層を除去する工程を示す図面である。埋め込み領域４３を成長した後に、マスク２９およびキャップ層３９を除去する。マスク２９の除去は、例えばフッ化水素酸水系溶液を用いる。また、キャップ層３９の除去は、例えばリン酸水溶液を用いる。この結果、埋め込み領域４３の表面４３ｃおよび第２導電型クラッド層３７の上面３７ｃが露出される。
図４（Ａ）は、第２導電型第２クラッド膜および第２導電型コンタクト膜を形成する工程を示す図面である。マスク２９およびキャップ層３９を除去した後に、第２導電型III−Ｖ化合物半導体からなるクラッド膜４５を成長する。また、クラッド膜４５を成長した後に、第２導電型コンタクト膜４７を成長する。
一実施例では、
第２導電型クラッド膜４５：ｐ型ＩｎＰ、
厚さ１．６５μｍ、キャリア濃度１．５×１０１９ｃｍ−３
第２導電型コンタクト膜４７：ｐ型ＩｎＧａＡｓ、
厚さ０．５３μｍ、キャリア濃度１．０×１０１８ｃｍ−３
である。
図４（Ｂ）は、半導体光素子のための電極を形成する工程を示す図面である。第２導電型コンタクト膜４７が成長された後に、第２導電型コンタクト膜４７上にアレイ状に配列された第１のオーミック電極４９ａを形成する。また、第２導電型コンタクト膜４７が成長された後に、基板１１の裏面１１ｂ上に第２のオーミック電極４９ｂを形成する。
一実施例では、
第１のオーミック電極４９ａ：アノード電極
第２のオーミック電極４９ｂ：カソード電極
である。
図５は、エッチングにより光導波路メサ構造を作製した工程の中間生産物の電子顕微鏡写真を示す図面である。エッチングによりほぼ順メサ形状の半導体領域が形成される。この半導体領域は［０１１］方向に伸びている。
図６は、ＰＨ３雰囲気中で熱処理された光導波路メサ構造を作製した工程の中間生産物の電子顕微鏡写真を示す図面である。図５に示された光導波路メサ構造の段面形状と比べて、図６に示された光導波路メサ構造の側面の一部分が基板の表面に垂直に伸びている。これは、熱処理によりマストランスポートが生じてＩｎＰの堆積が生じたことを示す。該当する側面はｐ型ＩｎＰクラッド層によって提供される。
図７は、埋め込み成長により光導波路メサ構造を埋め込む工程の中間生産物の電子顕微鏡写真を示す図面である。埋め込み領域の全体にわたって、埋め込み領域は良好な均一性を有する。
以上説明したように、埋め込み成長に先立ってマストランスポートを引き起こして、第２導電型クラッド層の側面の少なくとも一部分に（１１０）面を形成している。この（１１０）面は清浄で熱的に安定であるので、埋め込み領域の全体にわたって、埋め込み領域は良好な均一性を示す。したがって、埋め込み構造の形状のばらつきを低減可能な、半導体光素子を作製する方法が提供される。
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本実施の形態では、例えば、半導体レーザ素子といった半導体光素子を説明したけれども、本発明は、本実施の形態に開示された特定の構成に限定されるものではない。また、本実施の形態では、マストランスポートを引き起こすための熱処理装置として有機金属気相成長炉を用いることを例示的に説明しているけれども、Ｖ族構成元素を含む雰囲気下であればよい。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
図１（Ａ）は、半導体レーザ素子のためのエピタキシャル半導体膜を成長する工程を示す図面である。図１（Ｂ）は、メサ構造を形成するためのマスクを形成する工程を示す図面である。 図２（Ａ）は、キャップ膜上にマスクを形成する工程と示す図面である。図２（Ｂ）は、マストランスポートを引き起こす工程と示す図面である。 図３（Ａ）は、埋め込み領域を形成する工程を示す図面である。図３（Ｂ）は、マスクおよびキャップ層を除去する工程を示す図面である。 図４（Ａ）は、第２導電型第２クラッド膜および第２導電型コンタクト膜を形成する工程を示す図面である。図４（Ｂ）は、半導体光素子のための電極を形成する工程を示す図面である。 図５は、エッチングにより光導波路メサ構造を作製した工程の中間生産物の電子顕微鏡写真を示す図面である。 図６は、ＰＨ３雰囲気中で熱処理された光導波路メサ構造を作製した工程の中間生産物の電子顕微鏡写真を示す図面である。 図７は、埋め込み成長により光導波路メサ構造を埋め込む工程の中間生産物の電子顕微鏡写真を示す図面である。
符号の説明
１１…半導体基板、１１ａ…半導体基板主面、１３…第１導電型クラッド膜、１５…活性領域、１７…第２導電型クラッド膜、１９…キャップ膜、２１…結晶成長装置、２３…シリコン系無機絶縁膜、２５…レジストマスク、２７…エッチング、２９…マスク、３１…光導波路メサ構造、３３…第１導電型クラッド層、３５…エッチングされた活性領域、３７…第２導電型クラッド層、３７ａ…第２導電型クラッド層側面、３７ｂ…第２導電型クラッド層の（１１０）面、３７ｃ…第２導電型クラッド層上面、３９…キャップ層、４１…リンおよび／またはリン化合物を含む雰囲気、Ｔ１…光導波路メサ構造の熱処理温度、Ｔ２…埋め込み領域成長温度、４３…埋め込み領域、４３ａ…第１のブロック層、４３ｂ…第２のブロック層、４３ｃ…埋め込み領域表面、４５…第２導電型III−Ｖ化合物半導体クラッド膜、４７…第２導電型コンタクト膜、４９ａ…第１のオーミック電極、４９ｂ…第２のオーミック電極

Claims (5)

  1. 半導体光素子を作製する方法であって、
    （１００）面を主面とする第１のIII−Ｖ化合物半導体からなる領域上に、第２のIII−Ｖ化合物半導体から成る第１導電型クラッド膜、活性領域、第３のIII−Ｖ化合物半導体から成る第２導電型クラッド膜、第４のIII−Ｖ化合物半導体から成るキャップ膜をエピタキシャル成長する工程と、
    前記キャップ膜上に［０１１］方向に沿って伸びるエッジを有するマスクを形成する工程と、
    前記キャップ膜、前記第２導電型クラッド膜、前記活性領域および前記第１導電型クラッド膜を前記マスクを用いてエッチングして、キャップ層、第２導電型クラッド層、エッチングされた活性領域、および第１導電型クラッド層を含むメサ構造を形成する工程と、
    前記第２導電型クラッド層の側面においてマストランスポートを引き起こして、前記第２導電型クラッド層の側面の少なくとも一部分に（１１０）面を形成する工程と、
    該マストランスポートの後に、前記マスクを用いて埋め込み領域を形成する工程と、
    前記マスクおよび前記キャップ層を除去した後に、第２導電型III−Ｖ化合物半導体膜を成長する工程と
    を備え、
    前記第３のIII−Ｖ化合物半導体はＩｎＰであり、
    埋め込み領域を形成する前記工程は、前記第２導電型クラッド層の前記側面の少なくとも一部分に（１１０）面を形成する前記工程に引き続いて行われ、
    前記キャップ膜の前記第４のIII−Ｖ化合物半導体は、前記第１〜第３のIII−Ｖ化合物半導体に比べて、メサ構造を形成する前記工程において用いられるエッチャントでエッチングされやすく、
    前記メサ構造の幅は、前記第２導電型クラッド層から前記第１導電型クラッド層に向かうに伴って大きくなり、
    前記メサ構造を形成する前記工程では、前記エッチングされた活性領域の幅よりも前記第２導電型クラッド層の幅が小さい前記メサ構造を形成する、ことを特徴とする方法。
  2. 前記マストランスポートはＶ族構成元素を含む雰囲気内で有機金属気相成長炉を用いて行われる、ことを特徴とする請求項１に記載された方法。
  3. 前記マストランスポートを引き起こすための処理温度Ｔ１は、摂氏８００度以下であり、前記埋め込み領域を形成するための成長温度Ｔ２以上である（Ｔ１≧Ｔ２）、ことを特徴とする請求項１または請求項２に記載された方法。
  4. 前記マストランスポートを引き起こすための処理温度Ｔ１は、摂氏８００度以下であり、摂氏５７０度以上である（Ｔ１≧５７０℃）、ことを特徴とする請求項１〜請求項３のいずれか一項に記載された方法。
  5. 前記キャップ膜の前記第４のIII−Ｖ化合物半導体はＩｎＧａＡｓである、ことを特徴とする請求項１〜請求項４のいずれか一項に記載された方法。
JP2005360736A 2005-12-14 2005-12-14 半導体光素子を作製する方法 Expired - Fee Related JP4853008B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005360736A JP4853008B2 (ja) 2005-12-14 2005-12-14 半導体光素子を作製する方法
US11/636,710 US7456040B2 (en) 2005-12-14 2006-12-11 Method for producing semiconductor optical device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005360736A JP4853008B2 (ja) 2005-12-14 2005-12-14 半導体光素子を作製する方法

Publications (2)

Publication Number Publication Date
JP2007165640A JP2007165640A (ja) 2007-06-28
JP4853008B2 true JP4853008B2 (ja) 2012-01-11

Family

ID=38224950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005360736A Expired - Fee Related JP4853008B2 (ja) 2005-12-14 2005-12-14 半導体光素子を作製する方法

Country Status (2)

Country Link
US (1) US7456040B2 (ja)
JP (1) JP4853008B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4770645B2 (ja) * 2006-08-28 2011-09-14 三菱電機株式会社 半導体レーザ素子の製造方法
JP5151627B2 (ja) * 2008-04-02 2013-02-27 住友電気工業株式会社 半導体レーザの製造方法
JP7306779B2 (ja) * 2019-09-13 2023-07-11 住友電工デバイス・イノベーション株式会社 光半導体素子およびその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2115608B (en) * 1982-02-24 1985-10-30 Plessey Co Plc Semi-conductor lasers
JPS60154689A (ja) * 1984-01-25 1985-08-14 Hitachi Ltd 発光素子およびこれを用いた光通信装置
GB8516853D0 (en) * 1985-07-03 1985-08-07 British Telecomm Manufacture of semiconductor structures
JPS63150985A (ja) * 1986-12-15 1988-06-23 Sharp Corp 半導体レ−ザ
JPH0646669B2 (ja) * 1987-07-28 1994-06-15 日本電気株式会社 半導体レ−ザ及びその製造方法
JP2827326B2 (ja) 1989-09-27 1998-11-25 住友電気工業株式会社 半導体レーザの製造方法
US5227015A (en) * 1990-07-30 1993-07-13 Matsushita Electric Industrial Co., Ltd. Method of fabricating semiconductor laser
JPH065975A (ja) * 1992-06-22 1994-01-14 Matsushita Electric Ind Co Ltd 半導体レーザ
JPH06132608A (ja) * 1992-10-20 1994-05-13 Sony Corp 半導体レーザ及びその製造方法
US5568501A (en) * 1993-11-01 1996-10-22 Matsushita Electric Industrial Co., Ltd. Semiconductor laser and method for producing the same
KR0146714B1 (ko) * 1994-08-08 1998-11-02 양승택 평면 매립형 레이저 다이오드의 제조방법
JPH08148752A (ja) * 1994-11-22 1996-06-07 Mitsubishi Electric Corp 半導体レーザ装置の製造方法、及び半導体レーザ装置
US5661075A (en) * 1995-02-06 1997-08-26 Motorola Method of making a VCSEL with passivation
JPH10242563A (ja) * 1997-02-27 1998-09-11 Nippon Telegr & Teleph Corp <Ntt> 半導体発光素子の製造方法

Also Published As

Publication number Publication date
JP2007165640A (ja) 2007-06-28
US20070155031A1 (en) 2007-07-05
US7456040B2 (en) 2008-11-25

Similar Documents

Publication Publication Date Title
JPH10321962A (ja) 窒化ガリウム系化合物半導体発光素子及びその製造方法
JPH0897509A (ja) 半導体装置及びその製造方法
CN114825046B (zh) 一种半导体发光结构及其制备方法
JP4797782B2 (ja) 半導体光素子
JP4853008B2 (ja) 半導体光素子を作製する方法
US20080283852A1 (en) Light-emitting device and a method for producing the same
JP4751124B2 (ja) 半導体発光素子を作製する方法
JP6572640B2 (ja) 半導体受光素子を作製する方法
JP2013165262A (ja) 光半導体素子の製造方法
JP5531610B2 (ja) 半導体レーザ素子の製造方法
JP5217598B2 (ja) 半導体発光素子の製造方法
JP3146501B2 (ja) 半導体レーザ及びその製造方法
JP2008034531A (ja) 化合物半導体光素子を作製する方法
JP2710248B2 (ja) 半導体レーザの製造方法
JPH05102607A (ja) 埋込み構造半導体レーザの製造方法
JPH05275797A (ja) 半導体レーザの製造方法
JPH07283482A (ja) 半導体レーザ装置及びその作製方法
JPH06333832A (ja) 化合物半導体薄膜の製造方法
JPS6244440B2 (ja)
JP3685838B2 (ja) 化合物半導体装置及びその製造方法
JP3266114B2 (ja) 半導体レーザの製造方法
JP3249987B2 (ja) 埋め込み構造半導体レーザの製造方法
JP2004055881A (ja) 光半導体装置の製造方法
JPH05291683A (ja) 半導体発光素子及びその製造方法
JP2014049637A (ja) Ｉｉｉ族窒化物半導体発光素子を作製する方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080821

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110927

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111010

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees