[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4841806B2 - キャパシタ装置とそれを備えた半導体装置、及びキャパシタ装置の製造方法 - Google Patents

キャパシタ装置とそれを備えた半導体装置、及びキャパシタ装置の製造方法 Download PDF

Info

Publication number
JP4841806B2
JP4841806B2 JP2004026027A JP2004026027A JP4841806B2 JP 4841806 B2 JP4841806 B2 JP 4841806B2 JP 2004026027 A JP2004026027 A JP 2004026027A JP 2004026027 A JP2004026027 A JP 2004026027A JP 4841806 B2 JP4841806 B2 JP 4841806B2
Authority
JP
Japan
Prior art keywords
capacitor
insulating film
terminals
wiring pattern
capacitor component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004026027A
Other languages
English (en)
Other versions
JP2005217382A (ja
Inventor
泰愛 堀川
昭仁 高野
淳 大井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2004026027A priority Critical patent/JP4841806B2/ja
Priority to US11/046,879 priority patent/US7358591B2/en
Publication of JP2005217382A publication Critical patent/JP2005217382A/ja
Application granted granted Critical
Publication of JP4841806B2 publication Critical patent/JP4841806B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Description

本発明はキャパシタ装置とそれを備えた半導体装置及びキャパシタの製造方法に係り、さらに詳しくは、高速動作するＬＳＩが実装される回路基板に配設され、電源電圧を安定させると共に、高周波ノイズを低減するデカップリングキャパシタに適用できるキャパシタ装置及びそれを備えた半導体装置及びキャパシタ装置の製造方法に関する。
近年、マイクロプロセッサをはじめとするデジタルＬＳＩは、演算速度の高速化及び低消費電力化による電源電圧の低減が進められている。このようなデジタルＬＳＩでは、ＬＳＩのインピーダンスが急激に変動したときなどにＬＳＩの電源電圧が不安定になりやすい。また、高速動作デジタルＬＳＩでは、さらなる高周波（ＧＨｚ）領域での安定した動作が要求されており、高周波ノイズによるＬＳＩの誤動作防止が必要となる。
このため、電源電圧を安定させ、かつ高周波ノイズを低減させる目的で、ＬＳＩの電源ラインとグランドラインとの間にデカップリングキャパシタが配置される。
従来のデカップリングキャパシタを備えた回路基板には、回路基板の一方の面（表面）にＬＳＩチップとキャパシタ部品が実装され、回路基板の他方の面（裏面）に接続端子が設けられたものがある（表面実装型）。表面実装型では、ＬＳＩチップとキャパシタ部品との間で配線の引き回しが必要であることから、リード間で比較的大きなインダクタンスが存在するので、デカップリングキャパシタとしての効果が小さくなってしまう。
そこで、図１に示すように、ＬＳＩチップとデカップリングキャパシタとの間の配線長を短くするために、相互接続された配線パターン１０２を両面に備えた回路基板１００の一方の面（表面）にＬＳＩチップ１０４が実装され、他方の面（裏面）にキャパシタ部品１０６が実装されたものがある（裏面実装型）。
また、多層配線構造を容易にするため、キャパシタ部品が回路基板の絶縁層に埋設されて実装されたものがある（例えば特許文献１）。
さらには、特許文献２には、コア基板に設けられた凹部に、充填樹脂に埋め込まれた状態で積層セラミックキャパシタが実装され、その上下に樹脂絶縁層や配線層を備えたものが記載されている。
特開２００２−２６１４４９号公報 特開２０００−２４３８７３号公報
しかしながら、図１に示された裏面実装型では、表面実装型よりはＬＳＩチップとデカップリングキャパシタとの配線長を短くできるものの、回路基板１００の裏面にキャパシタ部品１０６が実装されることから、裏面における接続端子１０８が配置される領域が制限されてしまう。しかも、図１の破線で示すように、回路基板１００の裏面側においてはキャパシタ部品１０６から接続端子１０８まで配線を水平方向に引き回す必要があるので、寄生インダクタンスの低減には限界があり、デカップリングキャパシタとしての効果が小さくなってしまう場合が想定される。さらには、配線密度を向上させる際に容易に対応できないといった問題も残る。
また、特許文献１では、ＬＳＩチップとデカップリングキャパシタとの配線長を短くして寄生インダクタンスを最小にすることは十分に考慮されていない。さらに、特許文献２では、上下に接続パッドを有する積層セラミックコンデンサに接続される配線のインダクタンスを低減する効果はあるものの、コア基板を複雑に加工する必要があるので製造工程が煩雑になると共に、コア基板を貫通して配線を形成する必要があるので寄生インダクタンスの低減には限界がある。
本発明は以上の課題を鑑みて創作されたものであり、配線長が最短になって寄生インダクタンスが低減され、デカップリングキャパシタとしての効果を大きくできるキャパシタ装置とそれを備えた半導体装置及びキャパシタ装置の製造方法を提供することを目的とする。
上記課題を解決するため、本発明はキャパシタ装置に係り、コア部材として機能する絶縁膜と、両端側に端子をそれぞれ備え、該両端側の端子が水平方向に配置されるキャパシタ部品であって、前記キャパシタ部品の下面が前記絶縁膜で被覆されない状態で、前記絶縁膜に埋設された前記キャパシタ部品と、前記両端側の端子上の前記絶縁膜の部分にそれぞれ形成されたビアホールと、前記絶縁膜の上面側に形成され、前記ビアホールを介して前記両端側の端子の上面にそれぞれ接続された１層の上側配線パターンと、前記絶縁膜の下面側に形成され、前記両端側の端子の下面にそれぞれ接続された１層の下側配線パターンと、前記キャパシタ部品の端子の直上の前記上側配線パターンの接続部に設けられると共に、前記キャパシタ部品の端子の直下の前記下側配線パターンの接続部にそれぞれ設けられた接続端子とを有し、前記接続端子は前記キャパシタ部品の端子に対応する部分にそれぞれ配置され、前記キャパシタ部品の下にコア部材は存在せず、前記キャパシタ部品は前記絶縁膜で支持されていることを特徴とする。
本発明では、両端側に端子をそれぞれ備えたキャパシタ部品が、その両端側の端子が水平方向になって配置され、かつその下面が絶縁膜で被覆されない状態で絶縁膜に埋設されている。つまり、好適には、キャパシタ部品は、その下面が絶縁膜の下面と同一面となった状態で絶縁膜の中に埋設されている。
また、キャパシタ部品の両端側の端子上の絶縁膜の部分にビアホールが形成されており、このビアホールを介して両端側の端子の上面にそれぞれ接続される上側配線パターンが絶縁膜の上面側に形成されている。さらに、キャパシタ部品の両端側の端子の下面にはビアホールを介さずに下側配線パターンがそれぞれ直接接続されている。
このように、本発明のキャパシタ装置では、キャパシタ部品の両端側の端子の上及び下の配線パターンの部分に、接続端子が接続される接続部がそれぞれ配置されるようにしたので、従来技術と違って、キャパシタ部品から接続部まで不必要な配線の引き回しを必要としない。従って、直列等価インダクタンスを低下させることができるので、高速動作のＬＳＩに対しての電源電圧変動の抑制及び高周波ノイズの低減の効果が大きくなる。特に、キャパシタ部品の両端側の端子と下側配線パターンとはビアホールを介さずに直接接続されているので、この配線部分の直列等価インダクタンスが大幅に低減される。
また、絶縁膜をコア部材として使用するため、キャパシタ部品の厚みに合わせて絶縁膜の薄膜化が容易になり、しかも下側配線パターンはビアホールを介さずに両端側の端子にそれぞれ接続されるので、キャパシタ装置を薄型化する際に容易に対応できるようになる。
また、上記課題を解決するため、本発明はキャパシタ装置の製造方法に係り、支持体の上に剥離層を介して金属箔を形成する工程と、前記金属箔上に、両端側に端子をそれぞれ備えたキャパシタ部品を前記両端側の端子が水平方向に配置されるようにして実装する工程と、前記キャパシタ部品を被覆する絶縁膜を形成する工程と、前記キャパシタ部品の両端側の端子上の前記絶縁膜の部分にビアホールをそれぞれ形成する工程と、前記ビアホールを介して前記両端側の端子の上面にそれぞれ接続される上側配線パターンを前記絶縁膜の上面側に形成する工程と、前記金属箔を前記剥離層との界面から剥離することにより、前記金属箔、前記キャパシタ部品、前記絶縁膜及び前記上側配線パターンにより構成されるキャパシタ部材を得る工程と、前記キャパシタ部材の前記金属箔をパターニングすることにより、前記両端側の端子の下面にそれぞれ接続される下側配線パターンを前記絶縁膜の下面側に形成する工程とを有することを特徴とする。
本発明では、まず、剛性を有する支持体（金属板や樹脂板）上に剥離できる状態で金属箔（銅箔など）が形成された後に、両端側に端子を備えたキャパシタ部品が、その端子が水平方向になって金属箔上に実装される。その後、キャパシタ部品を被覆する絶縁膜（樹脂など）が形成され、次いで絶縁膜に形成されたビアホールを介してキャパシタ部品の両端側の端子の上面にそれぞれ接続される上側配線パターンが絶縁膜の上面側に形成される。次いで、キャパシタ部品が実装された金属箔が剥離層との界面から剥離された後に、絶縁膜の下面上の金属箔がパターニングされて、両端側の端子の下面にそれぞれ接続される下側配線パターンが絶縁膜の下面側に形成される。
このような製造方法を採用することにより、上記した構成のキャパシタ装置を容易に製造することができる。
以上説明したように、本発明のキャパシタ装置では、配線長が最短になって直列等価インダクタンスを低下させることができるので、デカップリングキャパシタとしての効果が大きくなる。
以下、本発明の実施の形態について、添付の図面を参照して説明する。
図２〜図５は本発明の実施形態のキャパシタ装置の製造方法を示す断面図である。
本発明の第１実施形態のキャパシタ装置の製造方法は、図２（ａ）に示すように、まず、剛性を有する支持体１０を用意する。支持体１０としては、銅などよりなる金属板、又は樹脂板などが好適に使用される。
その後に、図２（ｂ）に示すように、支持体１０の一方面に接着機能を有する樹脂よりなる剥離層１２を形成する。次いで、図２（ｃ）に示すように、剥離層１２上に厚みが５〜４０μｍの銅箔１４（金属箔）を貼着する。この剥離層１２の下面は支持体１０と強固な密着性をもつが、剥離層１２の上面は銅箔１４と密着性が低い状態で貼着される特性をもっており、後に銅箔１４を剥離層１２との界面から容易に剥離できるようになっている。
続いて、図２（ｄ）に示すように、第１端子２０ａ、キャパシタ部２０ｂ及び第２端子２０ｃより構成される複数のキャパシタ部品２０を用意する。このキャパシタ部品２０は、一般的なチップキャパシタであり、第１端子２０ａ及び第２端子２０ｃがキャパシタ部２０ｂの両端側にそれぞれ設けられており、それらの端子２０ａ，２０ｂが水平方向に配置された状態で実装される。
なお、特に明記されていないが、キャパシタ部２０ｂは、例えば、複数の電極層と誘電体層とが積層された構造を有し、所定の電極層が第１端子２０ａ又は第２端子２０ｃに電気的に接続されている。あるいは、両端側に対の電極が複数個設けられた構造のキャパシタ部品を使用してもよい。
そして、キャパシタ部品２０の第１及び第２端子２０ａ，２０ｃが配置される銅箔１４上の部分にはんだペースト（不図示）を選択的に塗布し、キャパシタ部品２０の第１及び第２端子２０ａ，２０ｃがはんだベーストに対応するようにして、キャパシタ部品２０を銅箔１４上に配置する。
続いて、リフロー加熱を行ってはんだペーストをリフロー・硬化させることにより、キャパシタ部品２０を銅箔１４上に固着する。このとき、キャパシタ部品２０の第１及び第２端子２０ａ，２０ｃの側面外側部にはんだ層２１が電気的に接続された状態で残される。また、キャパシタ部品２０は、銅箔１４上の所定位置に位置合わせされた状態で固着される。
次いで、図３（ａ）に示すように、銅箔１４及びキャパシタ部品２０上にエポキシ樹脂などよりなる樹脂フィルムをラミネートするなどして、キャパシタ部品２０を被覆する絶縁膜１６を形成する。これにより、キャパシタ部品２０は絶縁膜１６の中に埋設された状態となり、しかも絶縁膜１６はその上面が概ね平坦化された状態で形成される。
続いて、図３（ｂ）に示すように、キャパシタ部品２０の第１及び第２端子２０ａ，２０ｃ上、及び銅箔１４上の絶縁膜１６の部分をレーザにより加工することにより、キャパシタ部品２０の第１及び第２端子２０ａ，２０ｃ及び銅箔１４の所定部にそれぞれ到達する深さのビアホール１６ｘを形成する。その後に、デスミア処理が施されて、ビアホール１６ｘ内がクリーニングされる。
次いで、図３（ｃ）に示すように、無電解めっき又はスパッタ法により、絶縁膜１６及びビアホール１６ｘの内面にシードＣｕ膜（不図示）を形成した後に、このシードＣｕ膜をめっき給電層に利用した電解めっきにより、シードＣｕ膜上にＣｕ膜１７を形成する。Ｃｕ膜１７はビアホール１６ｘに埋め込まれて形成されると共に、その上面が概ね平坦化された状態で形成される。
さらに、図３（ｄ）に示すように、フォトリソグラフィにより、上側配線パターンを形成するためのレジスト膜１９をＣｕ膜１７上にパターニングし、そのレジスト膜１９をマスクにしてＣｕ膜１７をエッチングする。その後に、レジスト膜１９が除去される。
これにより、図４（ａ）に示すように、キャパシタ部品２０の第１及び第２端子２０ａ，２０ｃの上面及び銅箔１４にビアホール１６ｘを介して接続された上側配線パターン２２が絶縁膜１６の上面側に形成される。
次いで、図４（ｂ）に示すように、銅箔１４を剥離層１２との界面から剥離することにより、図４（ａ）の構造体から支持体１０及び剥離層１２を分離する。これにより、図４（ｃ）に示すように、銅箔１４と、その上に実装されたキャパシタ部品２０と、キャパシタ部品２０を被覆する絶縁膜１６と、絶縁膜１６のビアホール１６ｘを介してキャパシタ部品２０の第１及び第２端子２０ａ，２０ｃ、及び銅箔１４に接続された上側配線パターン２２とにより構成されるキャパシタ部材３０が得られる。
続いて、図４（ｄ）に示すように、下側配線パターンを形成するためのレジスト膜１９ａをキャパシタ部材３０の銅箔１４の下面上にフォトリソグラフィによりパターニングし、このレジスト膜１９ａをマスクにして銅箔１４をエッチングする。その後に、レジスト膜１９ａが除去される。
これにより、図５に示すように、絶縁膜１６の下面側に下側配線パターン２４が形成される。下側配線パターン２４は、キャパシタ部品２０の第１及び第２端子２０ａ，２０ｃ及びはんだ層２１の下面にそれぞれ直接接続されて形成される。また、他の下側配線パターン２４はビアホール１６ｘを介して上側配線パターン２２に接続される。
以上により、本発明の実施形態のキャパシタ装置１が得られる。
本実施形態のキャパシタ装置１では、図５に示すように、両端側に第１端子２０ａ及び第２端子２０ｃが設けられた構造のキャパシタ部品２０が、その一対の端子２０ａ，２０ｃが水平方向に配置された状態で絶縁膜１６中に埋設されている。そして、キャパシタ部品２０の下面は絶縁膜１６で被覆されておらず、キャパシタ部品２０の下面と絶縁膜１６の下面とが同一面となっている。本実施形態では、絶縁膜１６がキャパシタ装置１のコア部材として機能する。
キャパシタ部品２０の第１及び第２端子２０ａ，２０ｃはその上の絶縁膜１６の部分に形成されたビアホール１６ｘを介して上側配線パターン２２に接続され、第１及び第２端子２０ａ，２０ｃの好適には真上に第１接続部２２ｘがそれぞれ画定される。
また、キャパシタ部品２０の第１及び第２端子２０ａ，２０ｃの下面にはビアホールを介さずに下側配線パターン２４が直接接続され、第１及び第２端子２０ａ，２０ｃの好適には直下に第２接続部２４ｘが画定される。下側配線パターン２４は、第１及び第２端子２０ａ，２０ｃの下面以外に、それらの側面に接続されたはんだ層２１の下面にも接続されているので、コンタクト抵抗が低減された状態で第１及び第２端子２０ａ，２０ｃに接続される。
また、キャパシタ部品２０が実装されていない絶縁膜１６の部分には、絶縁膜１６を貫通するビアホール１６ｘが設けられており、そのビアホール１６ｘを介して相互接続された上側配線パターン２２及び下側配線パターン２４が絶縁膜１６の両面側にそれぞれ形成されている。
本実施形態のキャパシタ装置１では、第１及第２端子２０ａ，２０ｃの直上に配置される第１接続部２２ｘが電子部品に電気的に接続され、第１及第２端子２０ａ，２０ｃの直下に配置される第２接続部２４ｘが配線基板（マザーボード）に電気的に接続される。そして、キャパシタ部品２０は電源ラインとグランドラインとの間に配置されてデカップリングキャパシタとして機能する。
このように、第１実施形態のキャパシタ装置１では、キャパシタ部品２０の第１及び第２端子２０ａ，２０ｃの直上及び直下に第１及び第２接続部２２ｘ，２４ｘが配置されるようにしたので、従来技術と違って、キャパシタ部品から接続部まで不必要な配線の引き回しを必要としない。従って、直列等価インダクタンスを低下させることができるので、高速動作のＬＳＩに対しての電源電圧変動の抑制及び高周波ノイズの低減の効果が大きくなる。特に、第１及び第２端子２０ａ，２０ｃと下側配線パターン２４とはビアホールを介さずに直接接続されているので、この部分の直列等価インダクタンスが大幅に低減される。
また、キャパシタ装置１の配線密度を容易に向上させることができるので、キャパシタ装置１を小型化する際に都合がよい。
さらには、絶縁膜１６をコア部材として使用するため、キャパシタ部品２０の厚みに合わせて絶縁膜１６の薄膜化が容易になり、しかも下側配線パターン２４はビアホールを介さずに、第１及び第２端子２０ａ，２０ｃに直接接続されるので、キャパシタ装置１を薄型化する際に容易に対応できるようになる。
（第２の実施形態）
図６は本発明の第２実施形態のキャパシタ装置を示す断面図である。第２の実施形態は、第１実施形態の図５のキャパシタ装置に接続端子を設けた形態である。図６に示すように、第２実施形態のキャパシタ装置１ａでは、図５のキャパシタ装置１の両面側の第１接続部２２ｘ及び第２接続部２４ｘ上などに開口部２６ｘが設けられたソルダレジスト膜２６がそれぞれ形成されている。さらに、キャパシタ装置１ａの両面側の第１及び第２接続部２２ｘ，２４ｘ上などに接続端子２８が設けられている。接続端子２８は、例えばはんだボールが搭載されて形成される。
次に、第２実施形態のキャパシタ装置１ａに、半導体チップが実装された回路基板が接続された構成の半導体装置について説明する。図７に示すように、まず、半導体チップ４０が実装された回路基板５０を用意する。この回路基板５０では、コア基板５２の両面側に第１配線パターン５４がそれぞれ形成されており、コア基板５２に設けられた貫通孔５２ｘに充填された貫通電極５２ａを介して両面側の第１配線パターン５４が相互接続されている。そして、回路基板５０の両面側に第１配線パターン５４上に開口部５６ｘが設けられた絶縁膜５６がそれぞれ形成されている。
さらに、コア基板５２の両面側の絶縁膜５６の開口部５６ｘには第１配線パターンに接続される第２配線パターン５４ａがそれぞれ形成されている。また、コア基板５２の両面側に、第２配線パターン５４ａ上に開口部５８ｘが設けられたソルダレジスト膜５８が形成されている。さらに、ソルダレジスト膜５８の開口部５８ｘには第２配線パターン５４ａに接続される接続端子６０がそれぞれ形成されている。さらに、回路基板５０の上側の接続端子６０に半導体チップ４０が接続されて実装されている。
そして、上記した半導体チップ４０が実装された回路基板５０の下側の接続端子６０が、図６のキャパシタ装置１ａの上側の接続端子２８に接続されている。
以上のようにして、半導体チップ４０が実装された回路基板５０が図６のキャパシタ装置１ａ上に３次元的に積層されて接続され、キャパシタ部品２０が内蔵された半導体装置２が構成されている。半導体装置２に内蔵されたキャパシタ部品２０は、半導体装置２の電源ラインとグランドラインとの間に配置され、デカップリングコンデンサとして機能する。
本実施形態の半導体装置２では、インダクタンスが低減されたキャパシタ装置１ａの上に半導体チップ４０が実装され、しかもキャパシタ装置１ａと半導体チップ４０とが水平方向に配線を引き回すことなく接続されるで、配線長が最短となり、寄生インダクタンスの大幅な低減を図ることができる。これにより、高速動作するＬＳＩに対しての電源電圧変動の抑制及び高周波ノイズの低減の効果が大きくなる。
（第３の実施の形態）
図８は本発明の第３実施形態のキャパシタ装置（その１）を示す断面図、図９は本発明の第３実施形態のキャパシタ装置（その２）を示す断面図、図１０は図９のキャパシタ装置上に半導体チップが実装された半導体装置を示す断面図である。
図８に示すように、第３実施形態のキャパシタ装置（その１）１ｂでは、図５のキャパシタ装置１の両面側の第１及び第２接続部２２ｘ，２２ｙ上に開口部１６ｙが設けられた絶縁膜１６ａがそれぞれ形成されている。さらに、この絶縁膜１６ａの開口部１６ｙ内には第１及び第２接続部２２ｘ，２４ｘにそれぞれ接続される２層目配線２３がそれぞれ形成されている。
このように、第１実施形態の図５のキャパシタ装置１の上側配線パターン２２及び下側配線パターン２４に絶縁膜の開口部を介して接続される配線層がそれぞれ一層以上形成され、ｎ層（ｎは２以上の整数）の多層配線を備えた形態としてもよい。
また、図９に示すように、第３実施形態のキャパシタ装置（その２）１ｃでは、図８のキャパシタ装置（その１）１ｂの両面側の２層目配線２３上の所要部に開口部２６ｘが設けられたソルダレジスト膜２６が形成されている。さらに、両面側に形成されたソルダレジスト膜２６の開口部２６ｘに２層目配線２３に接続されたはんだボールなどの接続端子２８がそれぞれ設けられている。
さらに、第３実施形態では、図１０に示すように、図９のキャパシタ装置１ｃの上側の接続端子２８に半導体チップ４０が接続されて、キャパシタ部品２０を備えた半導体装置２ａとなる。なお、半導体チップ４０に設けられた接続端子をキャパシタ装置１ｃの上側の２層目配線２３に接続するようにしてもよい。
第３実施形態の半導体装置２ａにおいても、インダクタンスが低減されたキャパシタ装置１ｃ上に半導体チップ４０が接続されているので、第２実施形態と同様な効果を奏する。
なお、第２実施形態のキャパシタ装置１ａ（図６）の上側の接続端子２８に半導体チップが同様に直接接続された形態としてもよい。
図１は従来技術に係るキャパシタ装置を示す断面図である。 図２は本発明の第１実施形態のキャパシタ装置の製造方法を示す断面図（その１）である。 図３は本発明の第１実施形態のキャパシタ装置の製造方法を示す断面図（その２）である。 図４は本発明の第１実施形態のキャパシタ装置の製造方法を示す断面図（その３）である。 図５は本発明の第１実施形態のキャパシタ装置を示す断面図である。 図６は本発明の第２実施形態のキャパシタ装置を示す断面図である。 図７は本発明の第２実施形態のキャパシタ装置を備えた半導体装置を示す断面図である。 図８は本発明の第３実施形態のキャパシタ装置（その１）を示す断面図である。 図９は本発明の第３実施形態のキャパシタ装置（その２）を示す断面図である。 図１０は本発明の第３実施形態のキャパシタ装置を備えた半導体装置を示す断面図である。
符号の説明
１，１ａ,１ｂ，１ｃ…キャパシタ装置、２，２ａ…半導体装置、１０…支持体、１２…剥離層、１４…銅箔、１６，１６ａ，５６…絶縁膜、１６ｘ…ビアホール、１７…Ｃｕ膜、１９，１９ａ…レジスト膜、２０…キャパシタ部品、２０ａ…第１端子、２０ｂ…キャパシタ部、２０ｃ…第２端子、２２…上側配線パターン、２２ｘ…第１接続部、２３…２層目配線、２４…下側配線パターン、２４ｘ…第２接続部、２６，５８…ソルダレジスト膜、２６ｘ，５６ｘ，５８ｘ…開口部、２８，６０…接続端子、３０…キャパシタ部材、４０…半導体チップ、５０…回路基板、５２…コア基板、５２ｘ…貫通孔、５２ａ…貫通電極、５４…第１配線パターン、５４ａ…第２配線パターン。

Claims (8)

  1. コア部材として機能する絶縁膜と、
    両端側に端子をそれぞれ備え、該両端側の端子が水平方向に配置されるキャパシタ部品であって、前記キャパシタ部品の下面が前記絶縁膜で被覆されない状態で、前記絶縁膜に埋設された前記キャパシタ部品と、
    前記両端側の端子上の前記絶縁膜の部分にそれぞれ形成されたビアホールと、
    前記絶縁膜の上面側に形成され、前記ビアホールを介して前記両端側の端子の上面にそれぞれ接続された１層の上側配線パターンと、
    前記絶縁膜の下面側に形成され、前記両端側の端子の下面にそれぞれ接続された１層の下側配線パターンと、
    前記キャパシタ部品の端子の直上の前記上側配線パターンの接続部に設けられると共に、前記キャパシタ部品の端子の直下の前記下側配線パターンの接続部にそれぞれ設けられた接続端子とを有し、
    前記接続端子は前記キャパシタ部品の端子に対応する部分にそれぞれ配置され、前記キャパシタ部品の下にコア部材は存在せず、前記キャパシタ部品は前記絶縁膜で支持されていることを特徴とするキャパシタ装置。
  2. 前記キャパシタ部品の両端側の端子の側面外側部にはそれぞれはんだ層が接続されて形成されており、前記下側配線パターンは、はんだ層の下面にさらに接続されていることを特徴とする請求項１に記載のキャパシタ装置。
  3. 前記キャパシタ部品が埋設されていない前記絶縁膜の部分を貫通するビアホールがさらに形成されており、前記上側配線パターン及び前記下側配線パターンは、前記絶縁膜を貫通するビアホールを介して相互接続される配線パターンをそれぞれ含むことを特徴とする請求項１に記載のキャパシタ装置。
  4. 前記絶縁膜は、樹脂よりなることを特徴とする請求項１乃至３のいずれか一項に記載のキャパシタ装置。
  5. 請求項１乃至４のいずれかのキャパシタ装置と、
    下面側に接続端子を備えた回路基板と、
    前記回路基板の上面側に実装された半導体チップとを有し、
    前記半導体チップが実装された前記回路基板の接続端子が、前記キャパシタ装置の上側の前記接続端子に接続されていることを特徴とする半導体装置。
  6. 請求項１乃至４のいずれかのキャパシタ装置と、
    前記キャパシタ装置の上側の前記接続端子に接続された半導体チップとを有することを特徴とする半導体装置。
  7. 支持体の上に剥離層を介して金属箔を形成する工程と、
    前記金属箔上に、両端側に端子をそれぞれ備えたキャパシタ部品を前記両端側の端子が水平方向に配置されるようにして実装する工程と、
    前記キャパシタ部品を被覆する絶縁膜を形成する工程と、
    前記キャパシタ部品の両端側の端子上の前記絶縁膜の部分にビアホールをそれぞれ形成する工程と、
    前記ビアホールを介して前記両端側の端子の上面にそれぞれ接続される１層の上側配線パターンを前記絶縁膜の上面側に形成する工程と、
    前記金属箔を前記剥離層との界面から剥離することにより、前記金属箔、前記キャパシタ部品、前記絶縁膜及び前記上側配線パターンにより構成されるキャパシタ部材を得る工程と、
    前記キャパシタ部材の前記金属箔をパターニングすることにより、前記両端側の端子の下面にそれぞれ接続される１層の下側配線パターンを前記絶縁膜の下面側に形成する工程と、
    前記キャパシタ部品の端子の直上の前記上側配線パターンの接続部と、前記キャパシタ部品の端子の直下の前記下側配線パターンの接続部とにそれぞれ接続端子を設ける工程とを有し、
    前記接続端子は前記キャパシタ部品の端子に対応する部分にそれぞれ配置され、前記キャパシタ部品の下にコア部材は存在せず、前記キャパシタ部品は前記絶縁膜で支持されることを特徴とするキャパシタ装置の製造方法。
  8. 前記支持体は金属板又は樹脂板よりなり、前記金属箔は銅よりなることを特徴とする請求項７に記載のキャパシタ装置の製造方法。
JP2004026027A 2004-02-02 2004-02-02 キャパシタ装置とそれを備えた半導体装置、及びキャパシタ装置の製造方法 Expired - Fee Related JP4841806B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004026027A JP4841806B2 (ja) 2004-02-02 2004-02-02 キャパシタ装置とそれを備えた半導体装置、及びキャパシタ装置の製造方法
US11/046,879 US7358591B2 (en) 2004-02-02 2005-02-01 Capacitor device and semiconductor device having the same, and capacitor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004026027A JP4841806B2 (ja) 2004-02-02 2004-02-02 キャパシタ装置とそれを備えた半導体装置、及びキャパシタ装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005217382A JP2005217382A (ja) 2005-08-11
JP4841806B2 true JP4841806B2 (ja) 2011-12-21

Family

ID=34908224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004026027A Expired - Fee Related JP4841806B2 (ja) 2004-02-02 2004-02-02 キャパシタ装置とそれを備えた半導体装置、及びキャパシタ装置の製造方法

Country Status (2)

Country Link
US (1) US7358591B2 (ja)
JP (1) JP4841806B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4654853B2 (ja) * 2005-09-12 2011-03-23 日本電気株式会社 電子部品の設計方法
GB0705287D0 (en) 2007-03-20 2007-04-25 Conductive Inkjet Tech Ltd Electrical connection of components
JP5012896B2 (ja) * 2007-06-26 2012-08-29 株式会社村田製作所 部品内蔵基板の製造方法
JP2009224616A (ja) * 2008-03-17 2009-10-01 Shinko Electric Ind Co Ltd 電子部品内蔵基板及びその製造方法、及び半導体装置
JP2010067916A (ja) * 2008-09-12 2010-03-25 Panasonic Corp 集積回路装置
US8063475B2 (en) * 2008-09-26 2011-11-22 Stats Chippac Ltd. Semiconductor package system with through silicon via interposer
US7786839B2 (en) * 2008-12-28 2010-08-31 Pratt & Whitney Rocketdyne, Inc. Passive electrical components with inorganic dielectric coating layer
JP2010212595A (ja) * 2009-03-12 2010-09-24 Murata Mfg Co Ltd パッケージ基板
TWI418006B (zh) * 2010-01-27 2013-12-01 Unimicron Technology Corp 單層線路之封裝基板及其製法暨封裝結構
JPWO2011121993A1 (ja) 2010-03-30 2013-07-04 株式会社村田製作所 部品集合体
TWI446497B (zh) * 2010-08-13 2014-07-21 Unimicron Technology Corp 嵌埋被動元件之封裝基板及其製法
KR101341436B1 (ko) 2011-12-29 2014-01-13 주식회사 네패스 반도체 패키지 및 그 제조 방법
KR20140081193A (ko) * 2012-12-21 2014-07-01 삼성전기주식회사 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판 및 그 제조방법
US9171795B2 (en) * 2013-12-16 2015-10-27 Stats Chippac Ltd. Integrated circuit packaging system with embedded component and method of manufacture thereof
KR102231101B1 (ko) * 2014-11-18 2021-03-23 삼성전기주식회사 소자 내장형 인쇄회로기판 및 그 제조방법
US11716117B2 (en) * 2020-02-14 2023-08-01 Texas Instruments Incorporated Circuit support structure with integrated isolation circuitry

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69738994D1 (de) * 1996-04-08 2008-10-30 Raytheon Co Herstellungsmethode einer HDMI-Abziehstruktur und einer flexiblen Feinlinien-Verbindung
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JP3640560B2 (ja) 1999-02-22 2005-04-20 日本特殊陶業株式会社 配線基板、コンデンサ内蔵コア基板、及びこれらの製造方法
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
JP2001339008A (ja) * 2000-03-24 2001-12-07 Ngk Spark Plug Co Ltd 配線基板
JP2002076637A (ja) * 2000-08-29 2002-03-15 Matsushita Electric Ind Co Ltd チップ部品内蔵基板及びその製造方法
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
JP3547423B2 (ja) * 2000-12-27 2004-07-28 松下電器産業株式会社 部品内蔵モジュール及びその製造方法
JP3910387B2 (ja) * 2001-08-24 2007-04-25 新光電気工業株式会社 半導体パッケージ及びその製造方法並びに半導体装置
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
JP3910045B2 (ja) * 2001-11-05 2007-04-25 シャープ株式会社 電子部品内装配線板の製造方法
JP4243117B2 (ja) * 2002-08-27 2009-03-25 新光電気工業株式会社 半導体パッケージとその製造方法および半導体装置
US7242591B2 (en) * 2002-10-08 2007-07-10 Dai Nippon Printing Co., Ltd. Wiring board incorporating components and process for producing the same
JP3910907B2 (ja) * 2002-10-29 2007-04-25 新光電気工業株式会社 キャパシタ素子及びこの製造方法、半導体装置用基板、並びに半導体装置

Also Published As

Publication number Publication date
US7358591B2 (en) 2008-04-15
US20050199929A1 (en) 2005-09-15
JP2005217382A (ja) 2005-08-11

Similar Documents

Publication Publication Date Title
JP3492348B2 (ja) 半導体装置用パッケージの製造方法
JP4248761B2 (ja) 半導体パッケージ及びその製造方法並びに半導体装置
JP4841806B2 (ja) キャパシタ装置とそれを備えた半導体装置、及びキャパシタ装置の製造方法
US8227711B2 (en) Coreless packaging substrate and method for fabricating the same
KR100798989B1 (ko) 프린트 배선판 및 그 제조 방법
JP3522571B2 (ja) 配線基板
KR101420543B1 (ko) 다층기판
US7754598B2 (en) Method for manufacturing coreless packaging substrate
JP5355380B2 (ja) 多層配線基板
US7908744B2 (en) Method for fabricating printed circuit board having capacitance components
JPH045844A (ja) Ｉｃ搭載用多層回路基板及びその製造法
JP2005294383A (ja) キャパシタ実装配線基板及びその製造方法
US7419850B2 (en) Method to manufacture a coreless packaging substrate
JP2008270532A (ja) インダクタ内蔵基板及びその製造方法
JP2008282842A (ja) 配線基板及びその製造方法
KR20140079203A (ko) 임베디드 패키지 및 제조 방법
JP3577421B2 (ja) 半導体装置用パッケージ
JPH07283538A (ja) 多層プリント配線板の製造方法
JP3691995B2 (ja) 半導体パッケージ及びその製造方法並びに半導体装置
JP2009170941A (ja) キャパシタ実装配線基板
JPWO2004105454A1 (ja) 配線基板の製造方法
JP2011129844A (ja) 電子装置およびその製造方法
KR101766476B1 (ko) 캐비티 인쇄회로기판 제조 방법
US20160353576A1 (en) Electronic component built-in substrate and electronic device
TWI393229B (zh) 封裝基板的製作方法及其結構

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090528

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100315

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100330

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100521

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111005

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4841806

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees