JP4739510B2 - 半導体装置およびその作製方法 - Google Patents
半導体装置およびその作製方法 Download PDFInfo
- Publication number
- JP4739510B2 JP4739510B2 JP2000382760A JP2000382760A JP4739510B2 JP 4739510 B2 JP4739510 B2 JP 4739510B2 JP 2000382760 A JP2000382760 A JP 2000382760A JP 2000382760 A JP2000382760 A JP 2000382760A JP 4739510 B2 JP4739510 B2 JP 4739510B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- forming
- light shielding
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、絶縁体表面に形成された半導体膜を活性層として作製した半導体装置およびその作製方法に関する。なお、本明細書において、半導体装置とは、トランジスタ、特に電界効果型トランジスタ、代表的にはＭＯＳ（Metal Oxide Semiconductor）トランジスタや薄膜トランジスタ（Thin Film Transistor:以下、ＴＦＴとする）といった装置を指し、該半導体装置を用いて作製された回路を駆動回路や画素部に有する液晶表示装置、該液晶表示装置を表示部に用いた電気器具もその範疇に含まれるものとする。
【０００２】
【従来技術】
近年、同一基板上に駆動回路と画素部とが形成されたアクティブマトリクス型の液晶表示装置の開発が活発に進められてきている。なかでも、小型の液晶パネル（以下、液晶表示装置という）を用いる液晶プロジェクタの普及が急速に進んでいる。パーソナルコンピュータ（ＰＣ）の画面をスクリーン上に投影することのできるプロジェクターが発表されて以来、企業のプレゼンテーションでの使用など需要が増大し続けている。また、近年では、家庭でも大画面で映像を楽しもうとする（ホームシアター）動きが盛んになり、学校の授業に使用するという計画も進行中である。使用される場が広がってくるにつれ便利性が求められるため、小型化、高輝度化、高精細化ならびに低価格化などを進めるための開発が続けられている。
【０００３】
液晶プロジェクタや電気器具の表示部に用いられるアクティブマトリクス型液晶表示装置の画素部には数百万個の各画素があり、各画素にはＴＦＴが形成されており、各画素のＴＦＴには画素電極が設けられている。液晶を挟んだ対向基板側には対向電極が設けられており、液晶を誘電体とした一種のコンデンサを形成している。そして、各画素に印加する電位をＴＦＴのスイッチング機能により制御して、このコンデンサへの電荷を制御することで液晶を駆動して透過光量を制御して画像を表示する仕組みになっている。
【０００４】
このコンデンサはリーク電流により次第にその容量が減少するため、透過光量が変化して画像表示のコントラストを低下させる原因となっていた。そこで、従来では容量配線を設けて、液晶を誘電体とするコンデンサとは別のコンデンサ（保持容量）を並列に設けてあった。この保持容量は、液晶を誘電体とするコンデンサが損失する容量を補う働きをしている。
【０００５】
しかし、画素部に容量配線を用いた保持容量を形成して十分な容量を確保しようとすると、開口率を犠牲にしなければならなかった。特に、液晶プロジェクタに用いられるような小型の高精細な液晶表示装置では、一個当たりの画素面積も小さいため、容量配線による開口率の低下は問題となっていた。
【０００６】
そこで、特許第２９２４５０６号では、開口率を犠牲にすることなく保持容量を形成し、光もれを遮断することができる構造として、ソース電極およびドレイン電極の形成後、層間膜を形成し、該層間膜上にアルミニウムからなる遮光膜を形成し、遮光膜を陽極酸化して遮光膜の上面および側面にＡｌ2Ｏ3からなる陽極酸化膜を形成し、その上に透明画素電極を形成して、遮光膜／Ａｌ2Ｏ3膜／透明画素電極からなる保持容量を有する画素構造を開示している。
【０００７】
しかし、透過型液晶表示装置の基板のＴＦＴが形成されていない面（以下、基板裏面という）側からの光や、上面から入射した光が基板中を乱反射した光によって、光リーク電流が増えてしまいオフ電流が高くなってしまう。リーク電流が高くなれば、補償するための保持容量を大きくしなければならず、開口率の問題を考えると、活性層の下側にも遮光膜を形成する必要があった。
【０００８】
【発明が解決しようとする課題】
今後、画素サイズの縮小化は、液晶表示装置の小型化と同時に高精細化が求められる限り続くことが十分予想される。例えば対角0.9インチ小型の液晶表示装置で、ＸＧＡ（1024×768画素）という高精細な表示を実現するためには、画素のひとつひとつのサイズが、18μm×18μmという極めて小さな面積となっている。
【０００９】
現在、高輝度化のためには開口率をあげ、また高精細化のためには画素数を増やして対応してきているが、画素サイズが小型化し続けるなかで、開口率の向上および画素数の向上を同時に満たすような画素構造の設計をすることは、極めて難しい問題である。遮光膜を形成し、さらに開口率の向上および画素数の向上を同時に満たすような画素構造を実現しようとすれば、当然工程数が増え、工程も複雑になるため、歩留まりが悪くなり液晶表示装置の製造コストがあがってしまうという問題があった。
【００１０】
本発明はこのような画素構造に関する課題を解決するための技術であり、ＴＦＴと保持容量の構成に関し、従来技術より工程数を増加することなく、開口率が高く高精細な表示を行うことができ、さらに、信頼性の高いアクティブマトリクス型液晶表示装置を実現することを課題としている。また、十数μm角という非常に小さな画素サイズで設計された液晶表示装置および該液晶表示装置を表示部に用いた電気器具においても明るい高精細な画像表示を実現することを課題とする。
【００１１】
【課題を解決するための手段】
本発明では、上記の課題を解決するために、ソース線とＴＦＴを電気的に接続する配線およびＴＦＴと画素電極とを電気的に接続する配線と同一の面上に遮光膜を形成し、該遮光膜上に絶縁膜を形成した後、有機絶縁膜を用いて層間絶縁膜を形成する。この層間絶縁膜に絶縁膜および配線に達するコンタクトホールを形成して、画素電極を形成している。また遮光膜／絶縁膜／画素電極で保持容量を形成している。
【００１２】
また、ＴＦＴは、チャネル形成領域、ソース領域およびドレイン領域を含む活性層、ゲート絶縁膜およびゲート電極を含み、ゲート電極は活性層より下層（基板側）に形成された下部遮光膜をかねるゲート線に接続されている。
【００１３】
また、ソース線とＴＦＴを電気的に接続する配線およびＴＦＴと画素電極とを電気的に接続する配線と同一の工程で遮光膜を形成しているため、工程数を増やさなくてもよい。さらに、下部遮光膜および遮光膜を有しているため、光もれによるリーク電流の発生を防ぐことができる。
【００１４】
【発明の実施の形態】
図６（Ｃ）の断面図を用いて、本発明の画素構造について説明する。
【００１５】
基板１００上に下部遮光膜としても機能するゲート線１０１が形成されている。ゲート線１０１上には下地絶縁膜１０２、半導体層１０９、ゲート絶縁膜１１０の順に形成されている。ゲート絶縁膜１１０上のゲート電極１１４はゲート線１０１と接続されている。ゲート電極１１４上には第１層間絶縁膜、第２層間絶縁膜が積層されており、第２層間絶縁膜上にＴＦＴ（特にチャネル形成領域）の遮光膜１２２および配線１２０、１２１が形成されている。遮光膜１２２上には酸化絶縁膜１２３が形成されている。酸化絶縁膜１２３の形成方法としては、陽極酸化法を用いればよい。次いで、第３層間絶縁膜１２４を形成した後、画素電極１２５が形成される。
【００１６】
遮光膜１２２がＴＦＴとソース線１１５とを電気的に接続する配線１２０およびＴＦＴと画素電極１２５とを電気的に接続する配線１２１と同一の工程において形成されている。この遮光膜１２２、該遮光膜１２２上に形成された絶縁膜１２３、該絶縁膜１２３上に形成された画素電極１２５から保持容量１２６を形成している点に特徴がある。また、画素電極１２５で遮光膜１２２および絶縁膜１２３を覆うのではなく、第３層間絶縁膜１２４を形成した後、この第３層間絶縁膜に絶縁膜１２３および配線１２１に達するコンタクトホールを形成し、画素電極１２５を形成している。従来、画素電極で遮光膜を覆う画素構造が一般的であったが、この方法では、画素電極を形成してできる段差が遮光膜の外側になるため、ラビング処理後に配向不良を起こし、光もれを起こす原因となっていた。
【００１７】
本発明で開示する画素構造は、画素電極１２５を形成した後形成される段差が、遮光膜１２２の真上に形成されるため（図６（Ｃ））、光もれを防ぐことができる。また、保持容量は前記段差の内側の絶縁膜１２３の膜厚が均一であって、容量が均一に得られる領域で形成されている。
【００１８】
また、本発明で開示する画素構造は、下部遮光膜（ゲート線）１０１を有しているため、半導体層にあたる可能性があった基板裏面側の光や、上面から入射した光が基板中を乱反射した光を遮ることができる。
【００１９】
また、本発明で開示する画素構造は、保持容量の一方の電極として用いる遮光膜１２２がＴＦＴとソース線１１５とを電気的に接続する配線１２０およびＴＦＴと画素電極１２５とを電気的に接続する配線１２１と同一の工程において形成されているため、工程数を増やさずに保持容量を形成することができる。
【００２０】
また、本発明で開示する画素構造は、絶縁膜１２３を陽極酸化法により形成する場合、遮光膜１２２は配線１２０、１２１とは接続されていないため、配線１２０、１２１に陽極酸化膜が形成されることはなく、さらに、ＴＦＴに陽極酸化時に電流が流れてしまうこともない。
【００２１】
【実施例】
（実施例１）
本実施例においては、本発明を用いてアクティブマトリクス基板を作製する工程について説明する。なお、本明細書において、アクティブマトリクス基板とは駆動回路および画素部（ＴＦＴおよび保持容量を有する）が同一基板上に作製された基板のことをいう。
【００２２】
まず、基板（石英基板）１００の絶縁表面にポリシリコン膜およびＷＳｉx膜を積層し、これらの膜を所望の形状にパターニングして基板裏側からの光を遮光するための下部遮光膜１０１を形成する。下部遮光膜を形成する膜としては、ポリシリコン膜、ＷＳｉx（x＝２．０〜２．８）膜、Ａｌ、Ｔａ、Ｗ、Ｃｒ、Ｍｏ等の導電性材料からなる膜のいずれか一種または複数種を成膜すればよい。なお、下部遮光膜１０１は、ゲート線としての機能も果たす。本実施例では、ポリシリコン膜を下部遮光膜１０１ａとして膜厚５０nm、ＷＳｉx膜を第２下部遮光膜１０１ｂとして膜厚１００nmで積層して形成した。以下では、下部遮光膜１０１をゲート線１０１と称する（図１（Ａ））。
【００２３】
次いで、ゲート線１０１を覆う下地絶縁膜１０２を形成する。下地絶縁膜１０２は、シリコンを含む絶縁膜（例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜等）をプラズマＣＶＤ法またはスパッタ法等で形成する。
【００２４】
次いで、下地絶縁膜１０２上に、減圧ＣＶＤ法により非晶質半導体膜を形成する。非晶質半導体膜としては、特に限定はないが、好ましくはシリコンもしくはシリコンゲルマニウム（ＳｉxＧｅ1-x：０＜x＜１、代表的には、x＝０．００１〜０．０５）合金などで形成するとよい。なお、本実施例では、非晶質半導体膜としてアモルファスシリコン膜１０３を膜厚６５nmに形成した（図２（Ａ））。
【００２５】
次いで、アモルファスシリコン膜１０３を結晶化する。まず、アモルファスシリコン膜１０３上にマスク１０４を形成して、アモルファスシリコン膜１０３に選択的に結晶化を促進する作用を有する触媒元素（例えばＮｉ）を含有する触媒元素含有層１０５を形成する。続いて、窒素雰囲気において６００℃（５００〜７００℃）、１２時間（４〜１２時間）の加熱処理を行って、結晶質シリコン膜１０６を形成する。なお、触媒元素含有層１０５を形成した後、アモルファスシリコン膜１０３中に含まれる水素を低減するために、４５０℃で１時間、水素出しのための加熱処理を行ってもよい。また、結晶化のための加熱処理後、結晶質シリコン膜の結晶性をさらに向上させるために、レーザー照射を行ってもよい（図１（Ｂ））。
【００２６】
続いて、結晶質シリコン膜１０６から触媒元素をゲッタリングするための加熱処理工程を行う。触媒元素は、シリコン膜中に深いエネルギー準位を形成してキャリアを捕獲し再結合してしまい、電気特性や悪影響を及ぼす。また、結晶質半導体膜中に残留した触媒元素は結晶粒界に偏析してしまい、この偏析が微弱な電流の逃げ道となりオフ電流の突発的な増加の原因になるとも考えられている。そこで、ＴＦＴの特性に悪影響を及ぼさない程度にまで、残留触媒元素の濃度を低減する必要がある。そこで、触媒元素ゲッタリング作用を有する不純物元素を選択的に結晶質シリコン膜に添加する。マスク１０７は、触媒元素含有層１０５を形成する工程で用いたマスク１０４を除去せずに用いている。続いて、不純物元素を添加してゲッタリング領域１０８を形成する。なお、本実施例ではゲッタリング作用を有する不純物元素として周期表の１５族に属する元素、代表的にはリン（Ｐ）を添加した。この後、７００℃（６００〜８００℃）で１２時間の加熱処理を行って結晶質シリコン膜１０５中の触媒元素（Ｎｉ）をゲッタリング領域１０８に捕獲させる。ゲッタリングのための加熱処理工程が終了したら、ゲッタリング領域１０８は除去する。
なお、上記した半導体膜の結晶化のためおよび触媒元素のゲッタリングのための加熱処理はロータリーポンプやメカニカルブースターポンプにより排気を行った減圧雰囲気（圧力1.33〜133Pa）において行うことが好ましい（図１（Ｃ））。
【００２７】
次いで、結晶質シリコン膜１０６の結晶性を向上させるための加熱処理を行う。減圧ＣＶＤ装置により２０nm厚の酸化シリコン膜（図示せず）を成膜し、９５０℃で加熱酸化処理を行う。この処理により、結晶質シリコン膜上に結晶質シリコン膜が酸化されて形成された膜（熱酸化膜）が形成される。以上の加熱処理により結晶質シリコン膜は、膜厚３５nm程度になる。この結晶質シリコン膜を所望の形状にパターニングして、後のＴＦＴの活性層となる半導体層１０９を形成する。
【００２８】
次いで、半導体層１０９を覆うゲート絶縁膜１１０を形成する（図１（Ｄ））。続いて、ゲート絶縁膜１１０を介してｐ型を付与する不純物元素（以下、ｐ型不純物元素とする）を添加する。ｐ型不純物元素としては、代表的に周期表の１３族に属する元素、典型的にはボロンまたはガリウムを用いることができる。この工程（チャネルドープ工程という）はＴＦＴのしきい値電圧を制御するための工程である。この工程により、後のＴＦＴの活性層となる半導体層１０９に１×１０15〜１×１０18atoms/cm3（代表的には、５×１０16〜５×１０17atoms/cm3）の濃度でｐ型不純物元素が添加される。
【００２９】
次いで、レジストからなるマスクを形成し、ｎ型不純物元素（本実施例では、リン）を添加して、高濃度にリンを含む不純物領域１１１を形成する。この領域には、リンが１×１０20〜５×１０21atoms/cm3、代表的には２×１０20〜１×１０22atoms/cm3の濃度が含まれるようにする。
【００３０】
続いて、下地絶縁膜にゲート線１０１に達するコンタクトホールを形成する。その後、ゲート電極となる導電膜を形成する。なお、ゲート電極は、単層の導電膜で形成してもよいが、必要に応じて２層、３層といった積層膜とすることが好ましい。本実施例では、導電膜（Ａ）１１２および導電膜（Ｂ）１１３でなる積層膜を形成する（図３（Ａ））。
【００３１】
本実施例では、導電膜（Ａ）１１２としてＴａＮ膜、導電膜（Ｂ）１１３としてＷ膜を用いるが、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）から選ばれた元素、または前記元素を主成分とする導電膜（代表的には、窒化タンタル膜、窒化タングステン膜、窒化チタン膜等）、または前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜、タングステンシリサイド膜等）を用いることができる。なお、導電膜（Ａ）１１２は、１０〜５０nm（好ましくは、２０〜３０nm）とし、導電膜（Ｂ）１１３は２００〜４００nm（好ましくは、２５０〜３５０nm）の厚さで成膜すればよい。その後、導電膜（Ａ）１１２および導電膜（Ｂ）１１３を所望の形状にパターニングして、ゲート電極１１４、ソース線１１５および容量電極１１６を形成する（図３（Ｂ）および図４）。
【００３２】
次いで、ゲート電極１１４をマスクとして用いて、ｎ型を付与する不純物元素（以下、ｎ型不純物元素とする）を後のＴＦＴの活性層となる半導体層に添加する。ｎ型不純物元素としては、周期表の１５族に属する元素、典型的にはリンまたはヒ素を用いることができる。このｎ型不純物元素が添加された領域は、ＬＤＤ領域１１７として機能させるための低濃度不純物領域であり、ｎ型不純物元素が１×１０16〜５×１０18atoms/cm3（代表的には、１×１０17〜５×１０18atoms/cm3）の濃度で含まれている。
【００３３】
次いで、後のｎチャネル型ＴＦＴとなる領域をマスクで覆い、後のｐチャネル型ＴＦＴの活性層となる半導体層にｐ型不純物元素としてボロンを３×１０20〜３×１０21atoms/cm3、代表的には５×１０20〜１×１０21atoms/cm3の濃度が含まれるように添加する（図示せず）。
【００３４】
次に、第１層間絶縁膜１１８として窒化シリコン膜、酸化シリコン膜または窒化酸化シリコン膜を50〜500nm、代表的には200〜300nmの厚さで形成する。本実施例では、プラズマＣＶＤ法で、200nm厚の窒化酸化シリコン膜を形成した（図３（Ｂ））。
【００３５】
その後、それぞれの半導体層にそれぞれの濃度で添加されたｎ型およびｐ型の不純物元素を活性化するための加熱処理を行った。この工程は、電気炉を用いたアニール法、レーザーアニール法、ランプアニール法またはそれらを併用して行うことができる。電気炉を用いたアニール法を行う場合は、不活性ガス雰囲気中において、５５０〜１０００℃で行えばよい。本実施例では、９５０℃、３０分の加熱処理を行い、不純物元素の活性化を行う。
【００３６】
なお、本実施例でゲート電極として用いている導電膜は、非常に酸化されやすく、酸化すると抵抗率が上がってしまうという問題があった。そこで、本実施形態における活性化のための加熱処理は、ロータリーポンプおよびメカニカルブースターポンプにより排気を行って雰囲気中の酸素濃度を低減し、減圧の雰囲気下で加熱処理を行うことが好ましい。
【００３７】
次いで、熱的に励起された水素により活性層中のダングリングボンドを終端する水素化のため、水素雰囲気中で、４１０℃で１時間の加熱処理を行う。水素化の他の手段として、プラズマにより励起された水素を用いるプラズマ水素化を行ってもよい。
【００３８】
なお、第２層間絶縁膜１１９を無機絶縁膜を用いて形成する場合には、水素化のための加熱処理は、保持容量の誘電体となる絶縁膜を形成した後に行ってもよい。
【００３９】
次いで、第２層間絶縁膜１１９を膜厚500〜1000nm（本実施例では800nm）に形成する。第２層間絶縁膜としては、アクリル、ポリイミド、ポリアミド、ＢＣＢ（ベンゾシクロブテン）といった有機絶縁膜、もしくは、酸化窒化シリコン膜もしくは窒化酸化シリコン膜といった無機絶縁膜を用いればよい。
【００４０】
続いて、半導体層１０９に達するコンタクトホールをゲート絶縁膜１１０、第１層間絶縁膜１１８および第２層間絶縁膜１１９に、ソース線１１５および容量電極１１６に達するコンタクトホールを第１層間絶縁膜１１８および第２層間絶縁膜１１９に形成する。次いで、それぞれのＴＦＴを電気的に接続する配線およびＴＦＴ（チャネル形成領域）を遮光するための遮光膜を形成するために導電膜を形成し、所望の形状にパターニングして配線１２０、１２１および上部遮光膜１２２を形成する。配線材料としては、チタン（Ｔｉ）を主成分とする導電膜を膜厚５０〜１００nmに成膜した後、アルミニウム（Ａｌ）を主成分とする導電膜を膜厚３００〜５００nmに成膜する積層構造とすればよい。なお、配線および遮光膜を形成するための導電膜としては、タンタル（Ｔａ）を主成分とする膜、アルミニウム（Ａｌ）を主成分とする導電膜またはチタン（Ｔｉ）を主成分とする膜のいずれかを積層させて形成すればよい（図５（Ａ）、（Ｂ））。
【００４１】
次に、遮光膜１２２の表面に陽極酸化法またはプラズマ酸化法（本実施例では陽極酸化法）により２０〜１００ｎｍ（好ましくは３０〜５０ｎｍ）の厚さの酸化膜１２３を形成する。本実施例では遮光膜１２２としてチタンを主成分とする膜とアルミニウムを主成分とする膜とを積層して用いており、アルミニウムを主成分とする膜が陽極酸化され、陽極酸化絶縁膜１２３として酸化アルミニウム膜（アルミナ膜）が形成される。この酸化絶縁膜１２３を保持容量の誘電体として用いる。なお、タンタル（Ｔａ）またはチタン（Ｔｉ）を陽極酸化して得られる酸化絶縁膜も誘電率が高いため、保持容量の誘電体として好適に用いることができる（図６（Ａ））。
【００４２】
この陽極酸化処理に際して、まず十分にアルカリイオン濃度の小さい酒石酸エチレングリコール溶液を作製する。これは１５％の酒石酸アンモニウム水溶液とエチレングリコールとを２：８で混合した溶液であり、これにアンモニア水を加え、ｐＨが７±０．５となるように調節する。そして、この溶液中に陰極となる白金電極を設け、遮光膜１２２が形成されている基板を溶液に浸し、遮光膜１２２を陽極として、一定（数ｍＡ〜数十ｍＡ）の直流電流を流す。本実施例では１枚の基板に200ｍＡの電流を流した。
【００４３】
溶液中の陰極と陽極との間の電圧は陽極酸化物の成長に従い時間と共に変化するが、定電流のまま一定の昇圧レートで電圧を上昇させて、到達電圧４５Ｖに達したところで陽極酸化処理を終了させる。このようにして遮光膜１２２の表面には厚さ約５０ｎｍの陽極酸化絶縁膜１２３を形成することができる。なお、ここで示した陽極酸化法に係わる数値は一例にすぎず、作製する素子の大きさ等によって当然最適値は変化しうるものである。
【００４４】
本実施例における陽極酸化法の条件で、アルミニウム膜に陽極酸化膜を形成すると膜厚５１．４nmのＡｌＯx膜が形成された。このＡｌＯx膜上に１mmΦのＩＴＯ膜を形成し、Ａｌ膜−ＡｌＯx膜−ＩＴＯ膜間に５Ｖの電圧をかけたところ、１×１０-11（Ａ）の微少なリーク電流が測定された。これにより、ＡｌＯx膜は液晶表示装置の保持容量の誘電体として用いることができることがわかった。
【００４５】
なお、この陽極酸化工程で陽極酸化されるのは、遮光膜１２２だけである。配線１２０、１２１は遮光膜１２２と接続していないため、陽極酸化膜が形成されることはない。また、陽極酸化の際にＴＦＴに電流が流れることもないためＴＦＴの劣化を防ぐことができる。
【００４６】
また、ここでは陽極酸化法を用いて遮光膜表面のみに絶縁膜を設ける構成としたが、絶縁膜をプラズマＣＶＤ法、熱ＣＶＤ法またはスパッタ法などの気相法によって形成しても良い。また、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ（Diamond Like Carbon）膜、酸化タンタル膜または有機絶縁膜を用いても良い。さらに、これらを組み合わせた積層膜を用いても良い。
【００４７】
酸化絶縁膜１２３を形成した後、積層構造となっている配線１２０、１２１の２層目のアルミニウムを含む導電膜を除去する。
【００４８】
次いで、第３層間絶縁膜１２４を形成する。第３層間絶縁膜１２４は、平坦化する必要があるため、ポリイミド、アクリルといった有機絶縁膜を用いて膜厚１．５μmに形成する。続いて、保持容量となる領域の層間絶縁膜はエッチングして除去し、酸化絶縁膜１２３を露出させる。また、同一の工程において第３層間絶縁膜１２４にドレイン配線１２１に達するコンタクトホールを形成し（図６（Ｂ））、画素電極１２５を形成する（図６（Ｃ））。画素電極１２５は、一部の領域で酸化絶縁膜１２３に接し、遮光膜１２２を下部電極、陽極酸化膜１２３を誘電体、画素電極１２５を上部電極とした第１保持容量１２６が形成される。本実施例では、透過型の液晶表示装置とするために、ＩＴＯ膜（酸化インジウムと酸化スズとの化合物）を用いて、膜厚100nmでスパッタ法により成膜する。なお、第２保持容量１２７は、半導体層１０９、ゲート絶縁膜１１０および容量電極１１６からなる。
【００４９】
図１６には、容量電極を形成せずに第１保持容量のみを有する場合の画素構造を示した。
【００５０】
このように、本実施例を用いると、開口率が５５％のアクティブマトリクス基板を作製することができる。また、こうして形成されたアクティブマトリクス基板に液晶層を配向させる配向膜を形成し、公知のセル組み技術を用いて対向電極および配向膜が形成された対向基板およびアクティブマトリクス基板を貼り合わせた後、液晶を注入し封止することでアクティブマトリクス型液晶表示装置を完成することができる。
【００５１】
（実施例２）
実施例１で作製されたアクティブマトリクス基板を用いて作製されたアクティブマトリクス型液晶表示装置の一例について説明する。
【００５２】
図７において、アクティブマトリクス基板は基板１００上に形成された画素部と駆動回路とその他の信号処理回路とで構成される。画素部にはＴＦＴ（画素ＴＦＴともいう）と保持容量とが設けられ、画素部の周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。
【００５３】
遮光膜１２２は、ゲート線１０１の上方にゲート線１０１と平行な方向に設けられ、保持容量の下部電極として機能している。ソース線１１５は、ゲート線１０１と垂直な方向に設けられている。
【００５４】
駆動回路からは、それぞれゲート線１０１、ソース線１１５が画素部に延在し、画素ＴＦＴに接続している。また、フレキシブルプリント配線板（Flexible Printed Circuit :FPC）２０１が外部入力端子２０２に接続していて画像信号などを入力するのに用いる。ＦＰＣ２０１は補強樹脂によって強固に接着されており、接続配線で、それぞれの駆動回路に接続している。また、対向基板２００には図示していないが、透明対向電極が設けられている。
【００５５】
（実施例３）
本実施例では、実施例１とは異なるアクティブマトリクス基板の作製方法について図８を用いて説明する。なお、実施例１の図５（Ｂ）で示す配線および遮光膜の形成までは同一であるので、説明は省略する。
【００５６】
実施例１に従って、ＴＦＴとソース線とを電気的に接続するための配線および遮光膜を形成し、図５（Ｂ）の状態まで形成する。
【００５７】
次いで、第３層間絶縁膜３０１を形成する。第３層間絶縁膜３０１は、平坦化する必要があるため、ポリイミド、アクリルといった有機絶縁膜を用いて形成する（図８（Ａ））。続いて、第３層間絶縁膜３０１をエッチングし、遮光膜１２２および配線１２１の一部を露出させる（図８（Ｂ））。
【００５８】
次に、遮光膜１２２の表面に陽極酸化法により陽極酸化膜３０２を形成する。陽極酸化膜３０２として酸化アルミニウム膜（Ａｌ2Ｏ3膜）が形成される。
【００５９】
酸化絶縁膜３０２を形成した後、次の工程で形成する画素電極として用いるＩＴＯ膜と接する配線１２１の２層目のアルミニウムを主成分とする導電膜を除去する。
【００６０】
次いで、画素電極３０３を形成する（図８（Ｃ））。画素電極３０３は、一部酸化絶縁膜３０２に接するように形成される。本実施例では、透過型の液晶表示装置とするために、ＩＴＯ膜（酸化インジウムと酸化スズとの化合物）を用いて、膜厚100nmでスパッタ法により成膜する。ここまでの工程により、遮光膜122を下部電極、陽極酸化膜３０２を誘電体、画素電極３０３を上部電極とした保持容量３０４が形成される。
【００６１】
以上のような工程順序にすると、第２層間絶縁膜および配線の間に陽極酸化膜が形成される可能性がなくなるため、遮光膜が第２層間絶縁膜から剥がれる可能性がなく、信頼性の高いアクティブマトリクス基板を作製することができる。
【００６２】
（実施例４）
本実施例では、実施例１と異なる構造の画素部について、図９を用いて説明する。なお、基本的な構造は、図６（Ｃ）に示した画素部と同一構造であるので、相違点のみを説明する。
【００６３】
実施例１に従って、図４（Ｂ）に示すゲート電極を形成するための導電膜を形成する工程まで行う。次いで、導電膜を所望の形状にパターニングして、ゲート電極４０１、ソース線４０２、容量電極４０３および接続電極４０４を形成する。接続電極４０４は、ドレイン配線および画素電極を電気的に接続するために形成するための電極である。
【００６４】
次いで、後のＴＦＴの活性層となる半導体層に不純物元素を添加してｎ型不純物領域およびｐ型不純物領域を形成する。なお、ｎチャネル型ＴＦＴのソース領域またはドレイン領域となるｎ型不純物領域には、ｎ型不純物元素が１×１０20〜１×１０22atoms/cm3の濃度、ＬＤＤ領域となるｎ型不純物領域には、１×１０16〜５×１０18atoms/cm3の濃度で添加されている。ｐ型不純物元素を添加する工程においては、後のｎチャネル型ＴＦＴの活性層となる半導体層をｐ型不純物元素が添加されないようにマスクで覆う。ｐチャネル型ＴＦＴのソース領域またはドレイン領域となるｐ型不純物領域には、２×１０20〜２×１０22atoms/cm3の濃度のｐ型不純物元素が添加されている。
【００６５】
次いで、第１層間絶縁膜４０５を200nmの膜厚の窒化シリコン膜で形成する。
その後、それぞれの半導体層にそれぞれの濃度で添加されたｎ型およびｐ型の不純物元素を活性化するための加熱処理を行った。この工程は、電気炉を用いたアニール法、レーザーアニール法、ランプアニール法またはそれらを併用して行うことができる。電気炉を用いたアニール法を行う場合は、不活性ガス雰囲気中において、５５０〜１０００℃で行えばよい。本実施例では、９５０℃、３０分の加熱処理を行い、不純物元素の活性化を行う。本実施例における活性化のための加熱処理は、ロータリーポンプおよびメカニカルブースターポンプにより排気を行って雰囲気中の酸素濃度を低減し、減圧の雰囲気下で加熱処理を行うことが好ましい。続いて、熱的に励起された水素により活性層中のダングリングボンドを終端する水素化のため、水素雰囲気中で、４１０℃で１時間の加熱処理を行う。水素化の他の手段として、プラズマにより励起された水素を用いるプラズマ水素化を行ってもよい。
【００６６】
次いで、第２層間絶縁膜４０６を形成する。第２層間絶縁膜としては、酸化窒化シリコン膜もしくは窒化酸化シリコン膜といった無機絶縁膜を800nmの膜厚で形成した。続いて、ゲート絶縁膜１１０、第１層間絶縁膜４０５および第２層間絶縁膜４０６に、半導体層１０９、容量電極４０３、ソース線４０２および接続電極４０４に達するコンタクトホールを形成する。
【００６７】
次いで、ＴＦＴおよびソース線ならびＴＦＴのドレイン配線および接続電極４０４を電気的に接続する配線４０７、４０８、ＴＦＴ（チャネル形成領域）を遮光する遮光膜４０９を形成する。
【００６８】
次いで、上部遮光膜４０９に実施例１に記載されたような陽極酸化法を施して、陽極酸化絶縁膜４１０を形成する。この酸化絶縁膜４１０は、保持容量の誘電体として用いる。続いて、実施例１に従って有機絶縁膜により第３層間絶縁膜４１１、ＩＴＯ膜を用いて画素電極４１２を形成し、アクティブマトリクス基板が完成する。
【００６９】
なお、本実施例では陽極酸化膜を形成した後に、第３層間絶縁膜４１１を形成しているが、実施例３のように第３層間絶縁膜４１１を先に形成してもよく、工程順序は適宜実施者が決定すればよい。
【００７０】
（実施例５）
本実施例では、実施例１と異なる構造の画素部について、図１０を用いて説明する。
【００７１】
複数種の異なる素材の電極を電解液に浸したとき、イオン化傾向の違いで、浸した電極が電解液に溶け出してしまう電蝕という現象がある。アルミニウム（Ａｌ）膜とＩＴＯ膜を積層し、パターニング、エッチングする工程中に現像液に浸すと、この現象が起こる可能性がある。この電蝕は、微細加工した際、形状の変化による導通不良の原因となってしまう。そこで、図１０に示すように、ドレイン配線１２１および画素電極５０１を接続させるために、第３層間絶縁膜１１９にドレイン配線１２１の線幅より大きいコンタクトホールを形成し、配線のアルミニウムを主成分とする膜を除去する。配線は、線幅いっぱいに露出しているため、アルミニウム膜を残らず除去することができる。したがって、画素電極として用いるＩＴＯ膜とアルミニウム膜との接触による電蝕を防ぐことができる。
【００７２】
本実施例を用いて作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製することができる。
【００７３】
（実施例６）
本実施例では、実施例１と異なる構造の画素部について、図１５を用いて説明する。
【００７４】
図１５は、実施例１に従って図１（Ｄ）に示すゲート絶縁膜１１０の形成まで行う。その後、ゲート電極を形成するための導電膜を積層して、所望の形状にパターニングしてゲート電極を形成する。
【００７５】
次いで、ゲート電極をマスクとして半導体層にｎ型不純物元素を添加する。ｎ型不純物元素として本実施例では、リン（Ｐ）を用いる。ここでは、ＬＤＤ領域として機能させるための低濃度不純物領域（不純物濃度１×１０16〜５×１０18atoms/cm3）が形成される。続いて、レジストからなるマスクを形成して、高濃度（１×１０20〜１×１０21atoms/cm3）にｎ型不純物元素を含む領域を形成する。
【００７６】
次いで、後のｎチャネル型ＴＦＴとなる領域をマスクで覆い、ｐチャネル型ＴＦＴとなる領域にｐ型不純物元素としてボロンを２×１０20〜２×１０21atoms/cm3の濃度添加する。
【００７７】
後の工程を実施例１に従って形成する。このように、不純物元素の添加工程の順序を変えて、図１５に示すようなアクティブマトリクス基板を形成することができる。
【００７８】
（実施例７）
本実施例では、活性層として用いる半導体膜の結晶化の方法の他の一例について図１１を用いて説明する。
【００７９】
基板６００上に下部遮光膜（ゲート線）６０１を形成する。次いで、下地絶縁膜６０２として窒化シリコン膜、酸化シリコン膜または窒化酸化シリコン膜からなるまたはこれらの膜の積層からなる膜を形成する。次いで、下地絶縁膜６０２上に非晶質半導体膜としてアモルファスシリコン膜６０３を形成する。なお、下地絶縁膜６０２およびアモルファスシリコン膜６０３は、大気解放せずに連続的に形成することができる。
【００８０】
次いで、アモルファスシリコン膜６０３の全面に重量換算で0.1〜50ppm、本実施例では10ppmの触媒元素（代表的にはニッケル）を含む触媒元素をスピンコート法で塗布して、触媒元素含有層６０４を形成する。なお、ここで触媒元素としてはニッケルの他に、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）といった金属元素を使用することができる。また、本実施例では、触媒元素をスピンコート法で塗布しているが、蒸気法やスパッタ法などにより触媒元素を含むごく薄い膜を形成してもよい（図１１（Ａ））。
【００８１】
続いて、結晶化の工程に先立ち、アモルファスシリコン膜中に含まれる水素を離脱させるための加熱処理を行う。400〜500℃で１時間程度の加熱処理を行う。次いで、ロータリーポンプおよびメカニカルブースターポンプにより排気を行い、減圧（1.33〜26.7Pa）にした窒素雰囲気において加熱処理を行い、結晶質シリコン膜６０５が形成される（図１１（Ｂ））。
【００８２】
次いで、結晶質半導体膜６０５上にマスク絶縁膜６０６を形成し、触媒元素をゲッタリング（捕獲）する作用を有する元素、代表的には、周期表の１５族に属する不純物元素（本実施例では、リン）を半導体層に添加してゲッタリング領域６０８を形成する。不純物元素は、１×１０19〜１×１０22atoms/cm3の濃度で半導体層に添加される。
【００８３】
続いて、結晶化の際に用いた触媒元素を活性層となる半導体層からゲッタリング（捕獲）するための加熱処理を行う。処理を行う炉の雰囲気を真空ポンプ（例えばロータリーポンプまたはメカニカルブースターポンプ、もしくは、両方のポンプ）を用いて排気を行い、雰囲気を減圧の状態にする。雰囲気は、窒素を5l/minで注入し、圧力を13.3〜26.7Paに保つ。450〜950℃で4〜12時間の加熱処理により触媒元素をチャネル形成領域となる領域から触媒元素をゲッタリングする。なお、ゲッタリング領域に周期表の１５族に属する不純物元素に加えて、周期表の１３族に属する不純物元素も添加されていることが好ましい（図１１（Ｃ））。
【００８４】
なお、このゲッタリング工程は、半導体層に添加されたｎ型およびｐ型不純物元素の活性化のための加熱処理と同一の工程において行ってもよい。また、ゲッタリング領域は、後にＴＦＴの活性層のソース領域またはドレイン領域となる領域がゲッタリングに必要な濃度の不純物元素を含んでいることから、これらの領域を用いてもよい。
【００８５】
本実施例は、実施例１〜６のいずれかと組み合わせて用いることができる。
【００８６】
（実施例８）
本発明を実施して形成されたアクティブマトリクス型液晶表示装置をプロジェクタに用いた例を図１２に示す。
【００８７】
図１２（Ａ）はフロント型プロジェクタであり、投射装置２６０１、スクリーン２６０２等を含む。
【００８８】
図１２（Ｂ）はプロジェクタであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。
【００８９】
なお、図１２（Ｃ）は、図１２（Ａ）及び図１２（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１２（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【００９０】
また、図１２（Ｄ）は、図１２（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図１２（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【００９１】
ただし、図１２に示したプロジェクタにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の液晶表示装置の適用例は図示していない。
【００９２】
本発明を用いて作製された液晶表示装置は、他の電気器具の表示部に組み込んで用いることもできる。電気器具の例として、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１３及び図１４に示す。
【００９３】
図１３（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。
【００９４】
図１３（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。
【００９５】
図１３（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。
【００９６】
図１３（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。
【００９７】
図１３（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
【００９８】
図１３（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。
【００９９】
図１４（Ａ）は携帯電話であり、３００１は表示用パネル、３００２は操作用パネルである。表示用パネル３００１と操作用パネル３００２とは接続部３００３において接続されている。接続部３００３における、表示用パネル３００１の表示部３００４が設けられている面と操作用パネル３００２の操作キー３００６が設けられている面との角度θは、任意に変えることができる。さらに、音声出力部３００５、操作キー３００６、電源スイッチ３００７、音声入力部３００８を有している。
【０１００】
図１４（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。
【０１０１】
図１４（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。
【０１０２】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電気器具に適用することが可能である。また、本実施例の電気器具は実施例１〜７を組み合わせて実現することができる。
【０１０３】
【発明の効果】
本発明を用いることにより、工程数を増加することなく、十分な保持容量を有し、開口率の高い半導体装置を作製することができる。また、非常に小さな画素サイズで設計された液晶表示装置および該液晶表示装置を表示部に用いた電気器具においても明るい高精細な画像表示を実現することができる。
【図面の簡単な説明】
【図１】 本発明の実施の一例を示す図。
【図２】 本発明の実施の一例を示す図。
【図３】 本発明の実施の一例を示す図。
【図４】 本発明の実施の一例を示す図。
【図５】 本発明の実施の一例を示す図。
【図６】 本発明の実施の一例を示す図。
【図７】 本発明の実施の一例を示す図。
【図８】 本発明の実施の一例を示す図。
【図９】 本発明の実施の一例を示す図。
【図１０】 本発明の実施の一例を示す図。
【図１１】 本発明の実施の一例を示す図。
【図１２】 電気器具の一例を示す図。
【図１３】 電気器具の一例を示す図。
【図１４】 電気器具の一例を示す図。
【図１５】 本発明の実施の一例を示す図。
【図１６】 本発明の実施の一例を示す図。
【発明の属する技術分野】
本発明は、絶縁体表面に形成された半導体膜を活性層として作製した半導体装置およびその作製方法に関する。なお、本明細書において、半導体装置とは、トランジスタ、特に電界効果型トランジスタ、代表的にはＭＯＳ（Metal Oxide Semiconductor）トランジスタや薄膜トランジスタ（Thin Film Transistor:以下、ＴＦＴとする）といった装置を指し、該半導体装置を用いて作製された回路を駆動回路や画素部に有する液晶表示装置、該液晶表示装置を表示部に用いた電気器具もその範疇に含まれるものとする。
【０００２】
【従来技術】
近年、同一基板上に駆動回路と画素部とが形成されたアクティブマトリクス型の液晶表示装置の開発が活発に進められてきている。なかでも、小型の液晶パネル（以下、液晶表示装置という）を用いる液晶プロジェクタの普及が急速に進んでいる。パーソナルコンピュータ（ＰＣ）の画面をスクリーン上に投影することのできるプロジェクターが発表されて以来、企業のプレゼンテーションでの使用など需要が増大し続けている。また、近年では、家庭でも大画面で映像を楽しもうとする（ホームシアター）動きが盛んになり、学校の授業に使用するという計画も進行中である。使用される場が広がってくるにつれ便利性が求められるため、小型化、高輝度化、高精細化ならびに低価格化などを進めるための開発が続けられている。
【０００３】
液晶プロジェクタや電気器具の表示部に用いられるアクティブマトリクス型液晶表示装置の画素部には数百万個の各画素があり、各画素にはＴＦＴが形成されており、各画素のＴＦＴには画素電極が設けられている。液晶を挟んだ対向基板側には対向電極が設けられており、液晶を誘電体とした一種のコンデンサを形成している。そして、各画素に印加する電位をＴＦＴのスイッチング機能により制御して、このコンデンサへの電荷を制御することで液晶を駆動して透過光量を制御して画像を表示する仕組みになっている。
【０００４】
このコンデンサはリーク電流により次第にその容量が減少するため、透過光量が変化して画像表示のコントラストを低下させる原因となっていた。そこで、従来では容量配線を設けて、液晶を誘電体とするコンデンサとは別のコンデンサ（保持容量）を並列に設けてあった。この保持容量は、液晶を誘電体とするコンデンサが損失する容量を補う働きをしている。
【０００５】
しかし、画素部に容量配線を用いた保持容量を形成して十分な容量を確保しようとすると、開口率を犠牲にしなければならなかった。特に、液晶プロジェクタに用いられるような小型の高精細な液晶表示装置では、一個当たりの画素面積も小さいため、容量配線による開口率の低下は問題となっていた。
【０００６】
そこで、特許第２９２４５０６号では、開口率を犠牲にすることなく保持容量を形成し、光もれを遮断することができる構造として、ソース電極およびドレイン電極の形成後、層間膜を形成し、該層間膜上にアルミニウムからなる遮光膜を形成し、遮光膜を陽極酸化して遮光膜の上面および側面にＡｌ2Ｏ3からなる陽極酸化膜を形成し、その上に透明画素電極を形成して、遮光膜／Ａｌ2Ｏ3膜／透明画素電極からなる保持容量を有する画素構造を開示している。
【０００７】
しかし、透過型液晶表示装置の基板のＴＦＴが形成されていない面（以下、基板裏面という）側からの光や、上面から入射した光が基板中を乱反射した光によって、光リーク電流が増えてしまいオフ電流が高くなってしまう。リーク電流が高くなれば、補償するための保持容量を大きくしなければならず、開口率の問題を考えると、活性層の下側にも遮光膜を形成する必要があった。
【０００８】
【発明が解決しようとする課題】
今後、画素サイズの縮小化は、液晶表示装置の小型化と同時に高精細化が求められる限り続くことが十分予想される。例えば対角0.9インチ小型の液晶表示装置で、ＸＧＡ（1024×768画素）という高精細な表示を実現するためには、画素のひとつひとつのサイズが、18μm×18μmという極めて小さな面積となっている。
【０００９】
現在、高輝度化のためには開口率をあげ、また高精細化のためには画素数を増やして対応してきているが、画素サイズが小型化し続けるなかで、開口率の向上および画素数の向上を同時に満たすような画素構造の設計をすることは、極めて難しい問題である。遮光膜を形成し、さらに開口率の向上および画素数の向上を同時に満たすような画素構造を実現しようとすれば、当然工程数が増え、工程も複雑になるため、歩留まりが悪くなり液晶表示装置の製造コストがあがってしまうという問題があった。
【００１０】
本発明はこのような画素構造に関する課題を解決するための技術であり、ＴＦＴと保持容量の構成に関し、従来技術より工程数を増加することなく、開口率が高く高精細な表示を行うことができ、さらに、信頼性の高いアクティブマトリクス型液晶表示装置を実現することを課題としている。また、十数μm角という非常に小さな画素サイズで設計された液晶表示装置および該液晶表示装置を表示部に用いた電気器具においても明るい高精細な画像表示を実現することを課題とする。
【００１１】
【課題を解決するための手段】
本発明では、上記の課題を解決するために、ソース線とＴＦＴを電気的に接続する配線およびＴＦＴと画素電極とを電気的に接続する配線と同一の面上に遮光膜を形成し、該遮光膜上に絶縁膜を形成した後、有機絶縁膜を用いて層間絶縁膜を形成する。この層間絶縁膜に絶縁膜および配線に達するコンタクトホールを形成して、画素電極を形成している。また遮光膜／絶縁膜／画素電極で保持容量を形成している。
【００１２】
また、ＴＦＴは、チャネル形成領域、ソース領域およびドレイン領域を含む活性層、ゲート絶縁膜およびゲート電極を含み、ゲート電極は活性層より下層（基板側）に形成された下部遮光膜をかねるゲート線に接続されている。
【００１３】
また、ソース線とＴＦＴを電気的に接続する配線およびＴＦＴと画素電極とを電気的に接続する配線と同一の工程で遮光膜を形成しているため、工程数を増やさなくてもよい。さらに、下部遮光膜および遮光膜を有しているため、光もれによるリーク電流の発生を防ぐことができる。
【００１４】
【発明の実施の形態】
図６（Ｃ）の断面図を用いて、本発明の画素構造について説明する。
【００１５】
基板１００上に下部遮光膜としても機能するゲート線１０１が形成されている。ゲート線１０１上には下地絶縁膜１０２、半導体層１０９、ゲート絶縁膜１１０の順に形成されている。ゲート絶縁膜１１０上のゲート電極１１４はゲート線１０１と接続されている。ゲート電極１１４上には第１層間絶縁膜、第２層間絶縁膜が積層されており、第２層間絶縁膜上にＴＦＴ（特にチャネル形成領域）の遮光膜１２２および配線１２０、１２１が形成されている。遮光膜１２２上には酸化絶縁膜１２３が形成されている。酸化絶縁膜１２３の形成方法としては、陽極酸化法を用いればよい。次いで、第３層間絶縁膜１２４を形成した後、画素電極１２５が形成される。
【００１６】
遮光膜１２２がＴＦＴとソース線１１５とを電気的に接続する配線１２０およびＴＦＴと画素電極１２５とを電気的に接続する配線１２１と同一の工程において形成されている。この遮光膜１２２、該遮光膜１２２上に形成された絶縁膜１２３、該絶縁膜１２３上に形成された画素電極１２５から保持容量１２６を形成している点に特徴がある。また、画素電極１２５で遮光膜１２２および絶縁膜１２３を覆うのではなく、第３層間絶縁膜１２４を形成した後、この第３層間絶縁膜に絶縁膜１２３および配線１２１に達するコンタクトホールを形成し、画素電極１２５を形成している。従来、画素電極で遮光膜を覆う画素構造が一般的であったが、この方法では、画素電極を形成してできる段差が遮光膜の外側になるため、ラビング処理後に配向不良を起こし、光もれを起こす原因となっていた。
【００１７】
本発明で開示する画素構造は、画素電極１２５を形成した後形成される段差が、遮光膜１２２の真上に形成されるため（図６（Ｃ））、光もれを防ぐことができる。また、保持容量は前記段差の内側の絶縁膜１２３の膜厚が均一であって、容量が均一に得られる領域で形成されている。
【００１８】
また、本発明で開示する画素構造は、下部遮光膜（ゲート線）１０１を有しているため、半導体層にあたる可能性があった基板裏面側の光や、上面から入射した光が基板中を乱反射した光を遮ることができる。
【００１９】
また、本発明で開示する画素構造は、保持容量の一方の電極として用いる遮光膜１２２がＴＦＴとソース線１１５とを電気的に接続する配線１２０およびＴＦＴと画素電極１２５とを電気的に接続する配線１２１と同一の工程において形成されているため、工程数を増やさずに保持容量を形成することができる。
【００２０】
また、本発明で開示する画素構造は、絶縁膜１２３を陽極酸化法により形成する場合、遮光膜１２２は配線１２０、１２１とは接続されていないため、配線１２０、１２１に陽極酸化膜が形成されることはなく、さらに、ＴＦＴに陽極酸化時に電流が流れてしまうこともない。
【００２１】
【実施例】
（実施例１）
本実施例においては、本発明を用いてアクティブマトリクス基板を作製する工程について説明する。なお、本明細書において、アクティブマトリクス基板とは駆動回路および画素部（ＴＦＴおよび保持容量を有する）が同一基板上に作製された基板のことをいう。
【００２２】
まず、基板（石英基板）１００の絶縁表面にポリシリコン膜およびＷＳｉx膜を積層し、これらの膜を所望の形状にパターニングして基板裏側からの光を遮光するための下部遮光膜１０１を形成する。下部遮光膜を形成する膜としては、ポリシリコン膜、ＷＳｉx（x＝２．０〜２．８）膜、Ａｌ、Ｔａ、Ｗ、Ｃｒ、Ｍｏ等の導電性材料からなる膜のいずれか一種または複数種を成膜すればよい。なお、下部遮光膜１０１は、ゲート線としての機能も果たす。本実施例では、ポリシリコン膜を下部遮光膜１０１ａとして膜厚５０nm、ＷＳｉx膜を第２下部遮光膜１０１ｂとして膜厚１００nmで積層して形成した。以下では、下部遮光膜１０１をゲート線１０１と称する（図１（Ａ））。
【００２３】
次いで、ゲート線１０１を覆う下地絶縁膜１０２を形成する。下地絶縁膜１０２は、シリコンを含む絶縁膜（例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜等）をプラズマＣＶＤ法またはスパッタ法等で形成する。
【００２４】
次いで、下地絶縁膜１０２上に、減圧ＣＶＤ法により非晶質半導体膜を形成する。非晶質半導体膜としては、特に限定はないが、好ましくはシリコンもしくはシリコンゲルマニウム（ＳｉxＧｅ1-x：０＜x＜１、代表的には、x＝０．００１〜０．０５）合金などで形成するとよい。なお、本実施例では、非晶質半導体膜としてアモルファスシリコン膜１０３を膜厚６５nmに形成した（図２（Ａ））。
【００２５】
次いで、アモルファスシリコン膜１０３を結晶化する。まず、アモルファスシリコン膜１０３上にマスク１０４を形成して、アモルファスシリコン膜１０３に選択的に結晶化を促進する作用を有する触媒元素（例えばＮｉ）を含有する触媒元素含有層１０５を形成する。続いて、窒素雰囲気において６００℃（５００〜７００℃）、１２時間（４〜１２時間）の加熱処理を行って、結晶質シリコン膜１０６を形成する。なお、触媒元素含有層１０５を形成した後、アモルファスシリコン膜１０３中に含まれる水素を低減するために、４５０℃で１時間、水素出しのための加熱処理を行ってもよい。また、結晶化のための加熱処理後、結晶質シリコン膜の結晶性をさらに向上させるために、レーザー照射を行ってもよい（図１（Ｂ））。
【００２６】
続いて、結晶質シリコン膜１０６から触媒元素をゲッタリングするための加熱処理工程を行う。触媒元素は、シリコン膜中に深いエネルギー準位を形成してキャリアを捕獲し再結合してしまい、電気特性や悪影響を及ぼす。また、結晶質半導体膜中に残留した触媒元素は結晶粒界に偏析してしまい、この偏析が微弱な電流の逃げ道となりオフ電流の突発的な増加の原因になるとも考えられている。そこで、ＴＦＴの特性に悪影響を及ぼさない程度にまで、残留触媒元素の濃度を低減する必要がある。そこで、触媒元素ゲッタリング作用を有する不純物元素を選択的に結晶質シリコン膜に添加する。マスク１０７は、触媒元素含有層１０５を形成する工程で用いたマスク１０４を除去せずに用いている。続いて、不純物元素を添加してゲッタリング領域１０８を形成する。なお、本実施例ではゲッタリング作用を有する不純物元素として周期表の１５族に属する元素、代表的にはリン（Ｐ）を添加した。この後、７００℃（６００〜８００℃）で１２時間の加熱処理を行って結晶質シリコン膜１０５中の触媒元素（Ｎｉ）をゲッタリング領域１０８に捕獲させる。ゲッタリングのための加熱処理工程が終了したら、ゲッタリング領域１０８は除去する。
なお、上記した半導体膜の結晶化のためおよび触媒元素のゲッタリングのための加熱処理はロータリーポンプやメカニカルブースターポンプにより排気を行った減圧雰囲気（圧力1.33〜133Pa）において行うことが好ましい（図１（Ｃ））。
【００２７】
次いで、結晶質シリコン膜１０６の結晶性を向上させるための加熱処理を行う。減圧ＣＶＤ装置により２０nm厚の酸化シリコン膜（図示せず）を成膜し、９５０℃で加熱酸化処理を行う。この処理により、結晶質シリコン膜上に結晶質シリコン膜が酸化されて形成された膜（熱酸化膜）が形成される。以上の加熱処理により結晶質シリコン膜は、膜厚３５nm程度になる。この結晶質シリコン膜を所望の形状にパターニングして、後のＴＦＴの活性層となる半導体層１０９を形成する。
【００２８】
次いで、半導体層１０９を覆うゲート絶縁膜１１０を形成する（図１（Ｄ））。続いて、ゲート絶縁膜１１０を介してｐ型を付与する不純物元素（以下、ｐ型不純物元素とする）を添加する。ｐ型不純物元素としては、代表的に周期表の１３族に属する元素、典型的にはボロンまたはガリウムを用いることができる。この工程（チャネルドープ工程という）はＴＦＴのしきい値電圧を制御するための工程である。この工程により、後のＴＦＴの活性層となる半導体層１０９に１×１０15〜１×１０18atoms/cm3（代表的には、５×１０16〜５×１０17atoms/cm3）の濃度でｐ型不純物元素が添加される。
【００２９】
次いで、レジストからなるマスクを形成し、ｎ型不純物元素（本実施例では、リン）を添加して、高濃度にリンを含む不純物領域１１１を形成する。この領域には、リンが１×１０20〜５×１０21atoms/cm3、代表的には２×１０20〜１×１０22atoms/cm3の濃度が含まれるようにする。
【００３０】
続いて、下地絶縁膜にゲート線１０１に達するコンタクトホールを形成する。その後、ゲート電極となる導電膜を形成する。なお、ゲート電極は、単層の導電膜で形成してもよいが、必要に応じて２層、３層といった積層膜とすることが好ましい。本実施例では、導電膜（Ａ）１１２および導電膜（Ｂ）１１３でなる積層膜を形成する（図３（Ａ））。
【００３１】
本実施例では、導電膜（Ａ）１１２としてＴａＮ膜、導電膜（Ｂ）１１３としてＷ膜を用いるが、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）から選ばれた元素、または前記元素を主成分とする導電膜（代表的には、窒化タンタル膜、窒化タングステン膜、窒化チタン膜等）、または前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜、タングステンシリサイド膜等）を用いることができる。なお、導電膜（Ａ）１１２は、１０〜５０nm（好ましくは、２０〜３０nm）とし、導電膜（Ｂ）１１３は２００〜４００nm（好ましくは、２５０〜３５０nm）の厚さで成膜すればよい。その後、導電膜（Ａ）１１２および導電膜（Ｂ）１１３を所望の形状にパターニングして、ゲート電極１１４、ソース線１１５および容量電極１１６を形成する（図３（Ｂ）および図４）。
【００３２】
次いで、ゲート電極１１４をマスクとして用いて、ｎ型を付与する不純物元素（以下、ｎ型不純物元素とする）を後のＴＦＴの活性層となる半導体層に添加する。ｎ型不純物元素としては、周期表の１５族に属する元素、典型的にはリンまたはヒ素を用いることができる。このｎ型不純物元素が添加された領域は、ＬＤＤ領域１１７として機能させるための低濃度不純物領域であり、ｎ型不純物元素が１×１０16〜５×１０18atoms/cm3（代表的には、１×１０17〜５×１０18atoms/cm3）の濃度で含まれている。
【００３３】
次いで、後のｎチャネル型ＴＦＴとなる領域をマスクで覆い、後のｐチャネル型ＴＦＴの活性層となる半導体層にｐ型不純物元素としてボロンを３×１０20〜３×１０21atoms/cm3、代表的には５×１０20〜１×１０21atoms/cm3の濃度が含まれるように添加する（図示せず）。
【００３４】
次に、第１層間絶縁膜１１８として窒化シリコン膜、酸化シリコン膜または窒化酸化シリコン膜を50〜500nm、代表的には200〜300nmの厚さで形成する。本実施例では、プラズマＣＶＤ法で、200nm厚の窒化酸化シリコン膜を形成した（図３（Ｂ））。
【００３５】
その後、それぞれの半導体層にそれぞれの濃度で添加されたｎ型およびｐ型の不純物元素を活性化するための加熱処理を行った。この工程は、電気炉を用いたアニール法、レーザーアニール法、ランプアニール法またはそれらを併用して行うことができる。電気炉を用いたアニール法を行う場合は、不活性ガス雰囲気中において、５５０〜１０００℃で行えばよい。本実施例では、９５０℃、３０分の加熱処理を行い、不純物元素の活性化を行う。
【００３６】
なお、本実施例でゲート電極として用いている導電膜は、非常に酸化されやすく、酸化すると抵抗率が上がってしまうという問題があった。そこで、本実施形態における活性化のための加熱処理は、ロータリーポンプおよびメカニカルブースターポンプにより排気を行って雰囲気中の酸素濃度を低減し、減圧の雰囲気下で加熱処理を行うことが好ましい。
【００３７】
次いで、熱的に励起された水素により活性層中のダングリングボンドを終端する水素化のため、水素雰囲気中で、４１０℃で１時間の加熱処理を行う。水素化の他の手段として、プラズマにより励起された水素を用いるプラズマ水素化を行ってもよい。
【００３８】
なお、第２層間絶縁膜１１９を無機絶縁膜を用いて形成する場合には、水素化のための加熱処理は、保持容量の誘電体となる絶縁膜を形成した後に行ってもよい。
【００３９】
次いで、第２層間絶縁膜１１９を膜厚500〜1000nm（本実施例では800nm）に形成する。第２層間絶縁膜としては、アクリル、ポリイミド、ポリアミド、ＢＣＢ（ベンゾシクロブテン）といった有機絶縁膜、もしくは、酸化窒化シリコン膜もしくは窒化酸化シリコン膜といった無機絶縁膜を用いればよい。
【００４０】
続いて、半導体層１０９に達するコンタクトホールをゲート絶縁膜１１０、第１層間絶縁膜１１８および第２層間絶縁膜１１９に、ソース線１１５および容量電極１１６に達するコンタクトホールを第１層間絶縁膜１１８および第２層間絶縁膜１１９に形成する。次いで、それぞれのＴＦＴを電気的に接続する配線およびＴＦＴ（チャネル形成領域）を遮光するための遮光膜を形成するために導電膜を形成し、所望の形状にパターニングして配線１２０、１２１および上部遮光膜１２２を形成する。配線材料としては、チタン（Ｔｉ）を主成分とする導電膜を膜厚５０〜１００nmに成膜した後、アルミニウム（Ａｌ）を主成分とする導電膜を膜厚３００〜５００nmに成膜する積層構造とすればよい。なお、配線および遮光膜を形成するための導電膜としては、タンタル（Ｔａ）を主成分とする膜、アルミニウム（Ａｌ）を主成分とする導電膜またはチタン（Ｔｉ）を主成分とする膜のいずれかを積層させて形成すればよい（図５（Ａ）、（Ｂ））。
【００４１】
次に、遮光膜１２２の表面に陽極酸化法またはプラズマ酸化法（本実施例では陽極酸化法）により２０〜１００ｎｍ（好ましくは３０〜５０ｎｍ）の厚さの酸化膜１２３を形成する。本実施例では遮光膜１２２としてチタンを主成分とする膜とアルミニウムを主成分とする膜とを積層して用いており、アルミニウムを主成分とする膜が陽極酸化され、陽極酸化絶縁膜１２３として酸化アルミニウム膜（アルミナ膜）が形成される。この酸化絶縁膜１２３を保持容量の誘電体として用いる。なお、タンタル（Ｔａ）またはチタン（Ｔｉ）を陽極酸化して得られる酸化絶縁膜も誘電率が高いため、保持容量の誘電体として好適に用いることができる（図６（Ａ））。
【００４２】
この陽極酸化処理に際して、まず十分にアルカリイオン濃度の小さい酒石酸エチレングリコール溶液を作製する。これは１５％の酒石酸アンモニウム水溶液とエチレングリコールとを２：８で混合した溶液であり、これにアンモニア水を加え、ｐＨが７±０．５となるように調節する。そして、この溶液中に陰極となる白金電極を設け、遮光膜１２２が形成されている基板を溶液に浸し、遮光膜１２２を陽極として、一定（数ｍＡ〜数十ｍＡ）の直流電流を流す。本実施例では１枚の基板に200ｍＡの電流を流した。
【００４３】
溶液中の陰極と陽極との間の電圧は陽極酸化物の成長に従い時間と共に変化するが、定電流のまま一定の昇圧レートで電圧を上昇させて、到達電圧４５Ｖに達したところで陽極酸化処理を終了させる。このようにして遮光膜１２２の表面には厚さ約５０ｎｍの陽極酸化絶縁膜１２３を形成することができる。なお、ここで示した陽極酸化法に係わる数値は一例にすぎず、作製する素子の大きさ等によって当然最適値は変化しうるものである。
【００４４】
本実施例における陽極酸化法の条件で、アルミニウム膜に陽極酸化膜を形成すると膜厚５１．４nmのＡｌＯx膜が形成された。このＡｌＯx膜上に１mmΦのＩＴＯ膜を形成し、Ａｌ膜−ＡｌＯx膜−ＩＴＯ膜間に５Ｖの電圧をかけたところ、１×１０-11（Ａ）の微少なリーク電流が測定された。これにより、ＡｌＯx膜は液晶表示装置の保持容量の誘電体として用いることができることがわかった。
【００４５】
なお、この陽極酸化工程で陽極酸化されるのは、遮光膜１２２だけである。配線１２０、１２１は遮光膜１２２と接続していないため、陽極酸化膜が形成されることはない。また、陽極酸化の際にＴＦＴに電流が流れることもないためＴＦＴの劣化を防ぐことができる。
【００４６】
また、ここでは陽極酸化法を用いて遮光膜表面のみに絶縁膜を設ける構成としたが、絶縁膜をプラズマＣＶＤ法、熱ＣＶＤ法またはスパッタ法などの気相法によって形成しても良い。また、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ（Diamond Like Carbon）膜、酸化タンタル膜または有機絶縁膜を用いても良い。さらに、これらを組み合わせた積層膜を用いても良い。
【００４７】
酸化絶縁膜１２３を形成した後、積層構造となっている配線１２０、１２１の２層目のアルミニウムを含む導電膜を除去する。
【００４８】
次いで、第３層間絶縁膜１２４を形成する。第３層間絶縁膜１２４は、平坦化する必要があるため、ポリイミド、アクリルといった有機絶縁膜を用いて膜厚１．５μmに形成する。続いて、保持容量となる領域の層間絶縁膜はエッチングして除去し、酸化絶縁膜１２３を露出させる。また、同一の工程において第３層間絶縁膜１２４にドレイン配線１２１に達するコンタクトホールを形成し（図６（Ｂ））、画素電極１２５を形成する（図６（Ｃ））。画素電極１２５は、一部の領域で酸化絶縁膜１２３に接し、遮光膜１２２を下部電極、陽極酸化膜１２３を誘電体、画素電極１２５を上部電極とした第１保持容量１２６が形成される。本実施例では、透過型の液晶表示装置とするために、ＩＴＯ膜（酸化インジウムと酸化スズとの化合物）を用いて、膜厚100nmでスパッタ法により成膜する。なお、第２保持容量１２７は、半導体層１０９、ゲート絶縁膜１１０および容量電極１１６からなる。
【００４９】
図１６には、容量電極を形成せずに第１保持容量のみを有する場合の画素構造を示した。
【００５０】
このように、本実施例を用いると、開口率が５５％のアクティブマトリクス基板を作製することができる。また、こうして形成されたアクティブマトリクス基板に液晶層を配向させる配向膜を形成し、公知のセル組み技術を用いて対向電極および配向膜が形成された対向基板およびアクティブマトリクス基板を貼り合わせた後、液晶を注入し封止することでアクティブマトリクス型液晶表示装置を完成することができる。
【００５１】
（実施例２）
実施例１で作製されたアクティブマトリクス基板を用いて作製されたアクティブマトリクス型液晶表示装置の一例について説明する。
【００５２】
図７において、アクティブマトリクス基板は基板１００上に形成された画素部と駆動回路とその他の信号処理回路とで構成される。画素部にはＴＦＴ（画素ＴＦＴともいう）と保持容量とが設けられ、画素部の周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。
【００５３】
遮光膜１２２は、ゲート線１０１の上方にゲート線１０１と平行な方向に設けられ、保持容量の下部電極として機能している。ソース線１１５は、ゲート線１０１と垂直な方向に設けられている。
【００５４】
駆動回路からは、それぞれゲート線１０１、ソース線１１５が画素部に延在し、画素ＴＦＴに接続している。また、フレキシブルプリント配線板（Flexible Printed Circuit :FPC）２０１が外部入力端子２０２に接続していて画像信号などを入力するのに用いる。ＦＰＣ２０１は補強樹脂によって強固に接着されており、接続配線で、それぞれの駆動回路に接続している。また、対向基板２００には図示していないが、透明対向電極が設けられている。
【００５５】
（実施例３）
本実施例では、実施例１とは異なるアクティブマトリクス基板の作製方法について図８を用いて説明する。なお、実施例１の図５（Ｂ）で示す配線および遮光膜の形成までは同一であるので、説明は省略する。
【００５６】
実施例１に従って、ＴＦＴとソース線とを電気的に接続するための配線および遮光膜を形成し、図５（Ｂ）の状態まで形成する。
【００５７】
次いで、第３層間絶縁膜３０１を形成する。第３層間絶縁膜３０１は、平坦化する必要があるため、ポリイミド、アクリルといった有機絶縁膜を用いて形成する（図８（Ａ））。続いて、第３層間絶縁膜３０１をエッチングし、遮光膜１２２および配線１２１の一部を露出させる（図８（Ｂ））。
【００５８】
次に、遮光膜１２２の表面に陽極酸化法により陽極酸化膜３０２を形成する。陽極酸化膜３０２として酸化アルミニウム膜（Ａｌ2Ｏ3膜）が形成される。
【００５９】
酸化絶縁膜３０２を形成した後、次の工程で形成する画素電極として用いるＩＴＯ膜と接する配線１２１の２層目のアルミニウムを主成分とする導電膜を除去する。
【００６０】
次いで、画素電極３０３を形成する（図８（Ｃ））。画素電極３０３は、一部酸化絶縁膜３０２に接するように形成される。本実施例では、透過型の液晶表示装置とするために、ＩＴＯ膜（酸化インジウムと酸化スズとの化合物）を用いて、膜厚100nmでスパッタ法により成膜する。ここまでの工程により、遮光膜122を下部電極、陽極酸化膜３０２を誘電体、画素電極３０３を上部電極とした保持容量３０４が形成される。
【００６１】
以上のような工程順序にすると、第２層間絶縁膜および配線の間に陽極酸化膜が形成される可能性がなくなるため、遮光膜が第２層間絶縁膜から剥がれる可能性がなく、信頼性の高いアクティブマトリクス基板を作製することができる。
【００６２】
（実施例４）
本実施例では、実施例１と異なる構造の画素部について、図９を用いて説明する。なお、基本的な構造は、図６（Ｃ）に示した画素部と同一構造であるので、相違点のみを説明する。
【００６３】
実施例１に従って、図４（Ｂ）に示すゲート電極を形成するための導電膜を形成する工程まで行う。次いで、導電膜を所望の形状にパターニングして、ゲート電極４０１、ソース線４０２、容量電極４０３および接続電極４０４を形成する。接続電極４０４は、ドレイン配線および画素電極を電気的に接続するために形成するための電極である。
【００６４】
次いで、後のＴＦＴの活性層となる半導体層に不純物元素を添加してｎ型不純物領域およびｐ型不純物領域を形成する。なお、ｎチャネル型ＴＦＴのソース領域またはドレイン領域となるｎ型不純物領域には、ｎ型不純物元素が１×１０20〜１×１０22atoms/cm3の濃度、ＬＤＤ領域となるｎ型不純物領域には、１×１０16〜５×１０18atoms/cm3の濃度で添加されている。ｐ型不純物元素を添加する工程においては、後のｎチャネル型ＴＦＴの活性層となる半導体層をｐ型不純物元素が添加されないようにマスクで覆う。ｐチャネル型ＴＦＴのソース領域またはドレイン領域となるｐ型不純物領域には、２×１０20〜２×１０22atoms/cm3の濃度のｐ型不純物元素が添加されている。
【００６５】
次いで、第１層間絶縁膜４０５を200nmの膜厚の窒化シリコン膜で形成する。
その後、それぞれの半導体層にそれぞれの濃度で添加されたｎ型およびｐ型の不純物元素を活性化するための加熱処理を行った。この工程は、電気炉を用いたアニール法、レーザーアニール法、ランプアニール法またはそれらを併用して行うことができる。電気炉を用いたアニール法を行う場合は、不活性ガス雰囲気中において、５５０〜１０００℃で行えばよい。本実施例では、９５０℃、３０分の加熱処理を行い、不純物元素の活性化を行う。本実施例における活性化のための加熱処理は、ロータリーポンプおよびメカニカルブースターポンプにより排気を行って雰囲気中の酸素濃度を低減し、減圧の雰囲気下で加熱処理を行うことが好ましい。続いて、熱的に励起された水素により活性層中のダングリングボンドを終端する水素化のため、水素雰囲気中で、４１０℃で１時間の加熱処理を行う。水素化の他の手段として、プラズマにより励起された水素を用いるプラズマ水素化を行ってもよい。
【００６６】
次いで、第２層間絶縁膜４０６を形成する。第２層間絶縁膜としては、酸化窒化シリコン膜もしくは窒化酸化シリコン膜といった無機絶縁膜を800nmの膜厚で形成した。続いて、ゲート絶縁膜１１０、第１層間絶縁膜４０５および第２層間絶縁膜４０６に、半導体層１０９、容量電極４０３、ソース線４０２および接続電極４０４に達するコンタクトホールを形成する。
【００６７】
次いで、ＴＦＴおよびソース線ならびＴＦＴのドレイン配線および接続電極４０４を電気的に接続する配線４０７、４０８、ＴＦＴ（チャネル形成領域）を遮光する遮光膜４０９を形成する。
【００６８】
次いで、上部遮光膜４０９に実施例１に記載されたような陽極酸化法を施して、陽極酸化絶縁膜４１０を形成する。この酸化絶縁膜４１０は、保持容量の誘電体として用いる。続いて、実施例１に従って有機絶縁膜により第３層間絶縁膜４１１、ＩＴＯ膜を用いて画素電極４１２を形成し、アクティブマトリクス基板が完成する。
【００６９】
なお、本実施例では陽極酸化膜を形成した後に、第３層間絶縁膜４１１を形成しているが、実施例３のように第３層間絶縁膜４１１を先に形成してもよく、工程順序は適宜実施者が決定すればよい。
【００７０】
（実施例５）
本実施例では、実施例１と異なる構造の画素部について、図１０を用いて説明する。
【００７１】
複数種の異なる素材の電極を電解液に浸したとき、イオン化傾向の違いで、浸した電極が電解液に溶け出してしまう電蝕という現象がある。アルミニウム（Ａｌ）膜とＩＴＯ膜を積層し、パターニング、エッチングする工程中に現像液に浸すと、この現象が起こる可能性がある。この電蝕は、微細加工した際、形状の変化による導通不良の原因となってしまう。そこで、図１０に示すように、ドレイン配線１２１および画素電極５０１を接続させるために、第３層間絶縁膜１１９にドレイン配線１２１の線幅より大きいコンタクトホールを形成し、配線のアルミニウムを主成分とする膜を除去する。配線は、線幅いっぱいに露出しているため、アルミニウム膜を残らず除去することができる。したがって、画素電極として用いるＩＴＯ膜とアルミニウム膜との接触による電蝕を防ぐことができる。
【００７２】
本実施例を用いて作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製することができる。
【００７３】
（実施例６）
本実施例では、実施例１と異なる構造の画素部について、図１５を用いて説明する。
【００７４】
図１５は、実施例１に従って図１（Ｄ）に示すゲート絶縁膜１１０の形成まで行う。その後、ゲート電極を形成するための導電膜を積層して、所望の形状にパターニングしてゲート電極を形成する。
【００７５】
次いで、ゲート電極をマスクとして半導体層にｎ型不純物元素を添加する。ｎ型不純物元素として本実施例では、リン（Ｐ）を用いる。ここでは、ＬＤＤ領域として機能させるための低濃度不純物領域（不純物濃度１×１０16〜５×１０18atoms/cm3）が形成される。続いて、レジストからなるマスクを形成して、高濃度（１×１０20〜１×１０21atoms/cm3）にｎ型不純物元素を含む領域を形成する。
【００７６】
次いで、後のｎチャネル型ＴＦＴとなる領域をマスクで覆い、ｐチャネル型ＴＦＴとなる領域にｐ型不純物元素としてボロンを２×１０20〜２×１０21atoms/cm3の濃度添加する。
【００７７】
後の工程を実施例１に従って形成する。このように、不純物元素の添加工程の順序を変えて、図１５に示すようなアクティブマトリクス基板を形成することができる。
【００７８】
（実施例７）
本実施例では、活性層として用いる半導体膜の結晶化の方法の他の一例について図１１を用いて説明する。
【００７９】
基板６００上に下部遮光膜（ゲート線）６０１を形成する。次いで、下地絶縁膜６０２として窒化シリコン膜、酸化シリコン膜または窒化酸化シリコン膜からなるまたはこれらの膜の積層からなる膜を形成する。次いで、下地絶縁膜６０２上に非晶質半導体膜としてアモルファスシリコン膜６０３を形成する。なお、下地絶縁膜６０２およびアモルファスシリコン膜６０３は、大気解放せずに連続的に形成することができる。
【００８０】
次いで、アモルファスシリコン膜６０３の全面に重量換算で0.1〜50ppm、本実施例では10ppmの触媒元素（代表的にはニッケル）を含む触媒元素をスピンコート法で塗布して、触媒元素含有層６０４を形成する。なお、ここで触媒元素としてはニッケルの他に、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）といった金属元素を使用することができる。また、本実施例では、触媒元素をスピンコート法で塗布しているが、蒸気法やスパッタ法などにより触媒元素を含むごく薄い膜を形成してもよい（図１１（Ａ））。
【００８１】
続いて、結晶化の工程に先立ち、アモルファスシリコン膜中に含まれる水素を離脱させるための加熱処理を行う。400〜500℃で１時間程度の加熱処理を行う。次いで、ロータリーポンプおよびメカニカルブースターポンプにより排気を行い、減圧（1.33〜26.7Pa）にした窒素雰囲気において加熱処理を行い、結晶質シリコン膜６０５が形成される（図１１（Ｂ））。
【００８２】
次いで、結晶質半導体膜６０５上にマスク絶縁膜６０６を形成し、触媒元素をゲッタリング（捕獲）する作用を有する元素、代表的には、周期表の１５族に属する不純物元素（本実施例では、リン）を半導体層に添加してゲッタリング領域６０８を形成する。不純物元素は、１×１０19〜１×１０22atoms/cm3の濃度で半導体層に添加される。
【００８３】
続いて、結晶化の際に用いた触媒元素を活性層となる半導体層からゲッタリング（捕獲）するための加熱処理を行う。処理を行う炉の雰囲気を真空ポンプ（例えばロータリーポンプまたはメカニカルブースターポンプ、もしくは、両方のポンプ）を用いて排気を行い、雰囲気を減圧の状態にする。雰囲気は、窒素を5l/minで注入し、圧力を13.3〜26.7Paに保つ。450〜950℃で4〜12時間の加熱処理により触媒元素をチャネル形成領域となる領域から触媒元素をゲッタリングする。なお、ゲッタリング領域に周期表の１５族に属する不純物元素に加えて、周期表の１３族に属する不純物元素も添加されていることが好ましい（図１１（Ｃ））。
【００８４】
なお、このゲッタリング工程は、半導体層に添加されたｎ型およびｐ型不純物元素の活性化のための加熱処理と同一の工程において行ってもよい。また、ゲッタリング領域は、後にＴＦＴの活性層のソース領域またはドレイン領域となる領域がゲッタリングに必要な濃度の不純物元素を含んでいることから、これらの領域を用いてもよい。
【００８５】
本実施例は、実施例１〜６のいずれかと組み合わせて用いることができる。
【００８６】
（実施例８）
本発明を実施して形成されたアクティブマトリクス型液晶表示装置をプロジェクタに用いた例を図１２に示す。
【００８７】
図１２（Ａ）はフロント型プロジェクタであり、投射装置２６０１、スクリーン２６０２等を含む。
【００８８】
図１２（Ｂ）はプロジェクタであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。
【００８９】
なお、図１２（Ｃ）は、図１２（Ａ）及び図１２（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１２（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【００９０】
また、図１２（Ｄ）は、図１２（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図１２（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【００９１】
ただし、図１２に示したプロジェクタにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の液晶表示装置の適用例は図示していない。
【００９２】
本発明を用いて作製された液晶表示装置は、他の電気器具の表示部に組み込んで用いることもできる。電気器具の例として、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１３及び図１４に示す。
【００９３】
図１３（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。
【００９４】
図１３（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。
【００９５】
図１３（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。
【００９６】
図１３（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。
【００９７】
図１３（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
【００９８】
図１３（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。
【００９９】
図１４（Ａ）は携帯電話であり、３００１は表示用パネル、３００２は操作用パネルである。表示用パネル３００１と操作用パネル３００２とは接続部３００３において接続されている。接続部３００３における、表示用パネル３００１の表示部３００４が設けられている面と操作用パネル３００２の操作キー３００６が設けられている面との角度θは、任意に変えることができる。さらに、音声出力部３００５、操作キー３００６、電源スイッチ３００７、音声入力部３００８を有している。
【０１００】
図１４（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。
【０１０１】
図１４（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。
【０１０２】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電気器具に適用することが可能である。また、本実施例の電気器具は実施例１〜７を組み合わせて実現することができる。
【０１０３】
【発明の効果】
本発明を用いることにより、工程数を増加することなく、十分な保持容量を有し、開口率の高い半導体装置を作製することができる。また、非常に小さな画素サイズで設計された液晶表示装置および該液晶表示装置を表示部に用いた電気器具においても明るい高精細な画像表示を実現することができる。
【図面の簡単な説明】
【図１】 本発明の実施の一例を示す図。
【図２】 本発明の実施の一例を示す図。
【図３】 本発明の実施の一例を示す図。
【図４】 本発明の実施の一例を示す図。
【図５】 本発明の実施の一例を示す図。
【図６】 本発明の実施の一例を示す図。
【図７】 本発明の実施の一例を示す図。
【図８】 本発明の実施の一例を示す図。
【図９】 本発明の実施の一例を示す図。
【図１０】 本発明の実施の一例を示す図。
【図１１】 本発明の実施の一例を示す図。
【図１２】 電気器具の一例を示す図。
【図１３】 電気器具の一例を示す図。
【図１４】 電気器具の一例を示す図。
【図１５】 本発明の実施の一例を示す図。
【図１６】 本発明の実施の一例を示す図。
Claims (12)
- ソース線と、前記ソース線に電気的に接続されたＴＦＴと、保持容量を有する半導体装置であって、
前記保持容量は、前記ソース線と前記ＴＦＴを接続する配線と同一の層で形成された遮光膜と、前記遮光膜上の絶縁膜と、画素電極からなることを特徴とする半導体装置。 - ソース線と、前記ソース線に電気的に接続されたＴＦＴと、保持容量を有する半導体装置であって、
前記保持容量は、前記ソース線と前記ＴＦＴを接続する配線と同一の層で形成された遮光膜と、前記遮光膜上の絶縁膜と、画素電極からなり、
前記画素電極は、前記配線上に形成された層間絶縁膜と前記遮光膜上の絶縁膜を覆って形成されていることを特徴とする半導体装置。 - ソース線と、ゲート線と、前記ソース線と前記ゲート線に電気的に接続されたＴＦＴと、保持容量を含む半導体装置であって、
前記ＴＦＴは、チャネル形成領域とソース領域とドレイン領域を有する半導体層と、ゲート絶縁膜と、ゲート電極を含み、
前記ゲート電極は、前記半導体層の下に形成された前記ゲート線と接続されており、
前記保持容量は、前記ソース線と前記ＴＦＴを接続する配線と同一の層で形成された遮光膜と、前記遮光膜上の絶縁膜と、画素電極からなることを特徴とする半導体装置。 - ソース線と、ゲート線と、前記ソース線と前記ゲート線に電気的に接続されたＴＦＴと、第１保持容量と、第２保持容量を含む半導体装置であって、
前記ＴＦＴは、チャネル形成領域とソース領域とドレイン領域を有する半導体層と、ゲート絶縁膜と、ゲート電極を含み、
前記ゲート電極は、前記半導体層の下に形成された前記ゲート線と接続されており、
前記第１保持容量は、前記ソース線と前記ＴＦＴを接続する配線と同一の層で形成された遮光膜と、前記遮光膜上の絶縁膜と、画素電極からなり、
前記第２保持容量は、前記ドレイン領域から連続する前記半導体層と、前記ゲート絶縁膜と、前記ゲート電極と同一の工程で形成された容量電極からなることを特徴とする半導体装置。 - 請求項３または請求項４において、前記ゲート線は、前記ＴＦＴのチャネル形成領域にあたる光を遮ることを特徴とする半導体装置。
- 請求項１乃至請求項５のいずれか一項において、前記ソース線と前記ＴＦＴを接続する配線と、前記遮光膜は、複数の導電膜が積層されていることを特徴とする半導体装置。
- 請求項１乃至請求項６のいずれか一項において、前記遮光膜上の絶縁膜は、前記遮光膜の陽極酸化膜であることを特徴とする半導体装置。
- 基板にゲート線を形成する第１の工程と、
基板上に下地絶縁膜を形成する第２の工程と、
前記下地絶縁膜上に半導体層を形成する第３の工程と、
前記半導体層上にゲート絶縁膜を形成する第４の工程と、
前記下地絶縁膜および前記ゲート絶縁膜に前記ゲート線に達するコンタクトホールを形成する第５の工程と、
前記ゲート絶縁膜上に前記ゲート線と接続されたゲート電極を形成する第６の工程と、
前記半導体層に不純物元素を添加する第７の工程と、
前記ゲート電極上に第１層間絶縁膜および第２層間絶縁膜を形成する第８の工程と、
前記第１層間絶縁膜および前記第２層間絶縁膜に前記半導体層に達するコンタクトホールを形成する第９の工程と、
前記半導体層に達する配線および遮光膜を同時に形成する第１０の工程と、
前記遮光膜上に第３層間絶縁膜を形成する第１１の工程と、
前記第３層間絶縁膜に前記遮光膜および前記配線に達するコンタクトホールを形成する第１２の工程と、
前記遮光膜上に絶縁膜を形成する第１３の工程と、
前記遮光膜上の絶縁膜および前記第３層間絶縁膜上に画素電極を形成する第１４の工程を有し、
前記配線は前記画素電極と前記半導体層との間に位置することを特徴とする半導体装置の作製方法。 - 基板にゲート線を形成する第１の工程と、
前記ゲート線上に下地絶縁膜を形成する第２の工程と、
前記下地絶縁膜上に半導体層を形成する第３の工程と、
前記半導体層上にゲート絶縁膜を形成する第４の工程と、
前記下地絶縁膜および前記ゲート絶縁膜に前記ゲート線に達するコンタクトホールを形成する第５の工程と、
前記ゲート絶縁膜上に前記ゲート線と接続されたゲート電極を形成する第６の工程と、
前記半導体層に不純物元素を添加する第７の工程と、
前記ゲート電極上に第１層間絶縁膜および第２層間絶縁膜を形成する第８の工程と、
前記第１層間絶縁膜および前記第２層間絶縁膜に前記半導体層に達するコンタクトホールを形成する第９の工程と、
前記半導体層に達する配線および遮光膜を同時に形成する第１０の工程と、
前記遮光膜上に絶縁膜を形成する第１１の工程と、
第３層間絶縁膜を形成する第１２の工程と、
前記第３層間絶縁膜に前記遮光膜上の絶縁膜および前記配線に達するコンタクトホールを形成する第１３の工程と、
前記遮光膜上の絶縁膜および前記第３層間絶縁膜上に画素電極を形成する第１４の工程を有し、
前記配線は前記画素電極と前記半導体層との間に位置することを特徴とする半導体装置の作製方法。 - 基板にゲート線を形成する第１の工程と、
前記ゲート線上に下地絶縁膜を形成する第２の工程と、
前記下地絶縁膜上に非晶質半導体膜を形成する第３の工程と、
前記非晶質半導体膜に触媒元素を添加して第１の加熱処理を行って結晶質半導体膜を形成する第４の工程と、
第２の加熱処理を行って前記結晶質半導体膜から触媒元素を除去する第５の工程と、
前記結晶質半導体膜をパターニングして半導体層を形成する第６の工程と、
前記半導体層上にゲート絶縁膜を形成する第７の工程と、
前記下地絶縁膜および前記ゲート絶縁膜に前記ゲート線に達するコンタクトホールを形成する第８の工程と、
前記ゲート絶縁膜上に前記ゲート線と接続されたゲート電極を形成する第９の工程と、
前記半導体層に不純物元素を添加する第１０の工程と、
前記ゲート電極上に第１層間絶縁膜および第２層間絶縁膜を形成する第１１の工程と、
前記第１層間絶縁膜および前記第２層間絶縁膜に前記半導体層に達するコンタクトホールを形成する第１２の工程と、
前記半導体層に達する配線および遮光膜を同時に形成する第１３の工程と、
第３層間絶縁膜を形成する第１４の工程と、
前記第３層間絶縁膜に、前記遮光膜および前記配線に達するコンタクトホールを形成する第１５の工程と、
前記遮光膜上に絶縁膜を形成する１６の工程と、
前記遮光膜上の絶縁膜および前記第３層間絶縁膜上に画素電極を形成する第１７の工程を有し、
前記配線は前記画素電極と前記半導体層との間に位置することを特徴とする半導体装置の作製方法。 - 基板にゲート線を形成する第１の工程と、
前記ゲート線上に下地絶縁膜を形成する第２の工程と、
前記下地絶縁膜上に非晶質半導体膜を形成する第３の工程と、
前記非晶質半導体膜に触媒元素を添加して第１の加熱処理を行って結晶質半導体膜を形成する第４の工程と、
第２の加熱処理を行って前記結晶質半導体膜から触媒元素を除去する第５の工程と、
前記結晶質半導体膜をパターニングして半導体層を形成する第６の工程と、
前記半導体層上にゲート絶縁膜を形成する第７の工程と、
前記下地絶縁膜および前記ゲート絶縁膜に前記ゲート線に達するコンタクトホールを形成する第８の工程と、
前記ゲート絶縁膜上に前記ゲート線と接続されたゲート電極を形成する第９の工程と、
前記半導体層に不純物元素を添加する第１０の工程と、
前記ゲート電極上に第１層間絶縁膜および第２層間絶縁膜を形成する第１１の工程と、
前記第１層間絶縁膜および前記第２層間絶縁膜に前記半導体層に達するコンタクトホールを形成する第１２の工程と、
前記半導体層に達する配線および遮光膜を同時に形成する第１３の工程と、
前記遮光膜上に絶縁膜を形成する第１４の工程と、
第３層間絶縁膜を形成する第１５の工程と、
前記第３層間絶縁膜に、前記遮光膜上の絶縁膜および前記配線に達するコンタクトホールを形成する第１６の工程と、
前記遮光膜上の絶縁膜および前記第３層間絶縁膜上に画素電極を形成する第１７の工程を有し、
前記配線は前記画素電極と前記半導体層との間に位置することを特徴とする半導体装置の作製方法。 - 請求項８乃至請求項１１のいずれか一項において、前記遮光膜上の絶縁膜は、陽極酸化法を用いて形成されることを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000382760A JP4739510B2 (ja) | 2000-12-15 | 2000-12-15 | 半導体装置およびその作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000382760A JP4739510B2 (ja) | 2000-12-15 | 2000-12-15 | 半導体装置およびその作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002182244A JP2002182244A (ja) | 2002-06-26 |
| JP2002182244A5 JP2002182244A5 (ja) | 2007-12-20 |
| JP4739510B2 true JP4739510B2 (ja) | 2011-08-03 |
Family
ID=18850530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000382760A Expired - Lifetime JP4739510B2 (ja) | 2000-12-15 | 2000-12-15 | 半導体装置およびその作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4739510B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6897477B2 (en) * | 2001-06-01 | 2005-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method thereof, and display device |
| JP4817946B2 (ja) * | 2005-04-15 | 2011-11-16 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
| US7888702B2 (en) | 2005-04-15 | 2011-02-15 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method of the display device |
| KR101230307B1 (ko) | 2006-02-17 | 2013-02-06 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| JP4967631B2 (ja) | 2006-12-07 | 2012-07-04 | 三菱電機株式会社 | 表示装置 |
| TWI634642B (zh) * | 2009-08-07 | 2018-09-01 | 半導體能源研究所股份有限公司 | 半導體裝置和其製造方法 |
| CN102484136A (zh) * | 2009-08-28 | 2012-05-30 | 夏普株式会社 | 半导体装置、有源矩阵基板以及显示装置 |
| US8637864B2 (en) * | 2011-10-13 | 2014-01-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP6417125B2 (ja) * | 2014-06-25 | 2018-10-31 | 株式会社ジャパンディスプレイ | 半導体装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6428622A (en) * | 1987-07-24 | 1989-01-31 | Hitachi Ltd | Liquid crystal display device |
| JP2727562B2 (ja) * | 1988-04-27 | 1998-03-11 | ソニー株式会社 | 表示装置 |
| JPH0244317A (ja) * | 1988-08-05 | 1990-02-14 | Hitachi Ltd | 補助容量を有する液晶表示装置 |
| JP2924506B2 (ja) * | 1992-10-27 | 1999-07-26 | 日本電気株式会社 | アクティブマトリックス型液晶表示装置の画素構造 |
| JP3307144B2 (ja) * | 1995-02-28 | 2002-07-24 | ソニー株式会社 | 表示装置 |
| JP3904646B2 (ja) * | 1996-02-29 | 2007-04-11 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| JPH1010581A (ja) * | 1996-06-25 | 1998-01-16 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP4583540B2 (ja) * | 1999-03-04 | 2010-11-17 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
-
2000
- 2000-12-15 JP JP2000382760A patent/JP4739510B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002182244A (ja) | 2002-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6495973B2 (ja) | 液晶表示装置 | |
| KR100793044B1 (ko) | 반도체 장치 제조방법 | |
| JP5656335B2 (ja) | 半導体装置 | |
| US7095046B2 (en) | Semiconductor device | |
| US9235095B2 (en) | Semiconductor device comprising a second organic film over a third insulating film wherein the second organic film overlaps with a channel formation region and a second conductive film | |
| US6936844B1 (en) | Semiconductor device having a gate wiring comprising laminated wirings | |
| US6777255B2 (en) | Electro-optical device and manufacturing method thereof | |
| JP4869509B2 (ja) | 半導体装置の作製方法 | |
| JP4118602B2 (ja) | 半導体装置およびその作製方法 | |
| US6809023B2 (en) | Method of manufacturing semiconductor device having uniform crystal grains in a crystalline semiconductor film | |
| JP4739510B2 (ja) | 半導体装置およびその作製方法 | |
| JP2002149087A (ja) | 表示装置 | |
| JP2000353809A (ja) | 半導体装置およびその作製方法 | |
| JP4801238B2 (ja) | 半導体装置の作製方法 | |
| JP5105690B2 (ja) | 半導体装置の作製方法 | |
| JPH11261075A (ja) | 半導体装置およびその作製方法 | |
| JP4536186B2 (ja) | 半導体装置の作製方法 | |
| JP4105173B2 (ja) | 発光装置 | |
| JP5046445B2 (ja) | 半導体装置の作製方法 | |
| JP5019677B2 (ja) | 半導体装置およびその作製方法 | |
| JPH11177105A (ja) | 半導体装置およびその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071101 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071101 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101102 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101224 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20101224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110426 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110428 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4739510 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |