JP4739510B2

JP4739510B2 - Semiconductor device and manufacturing method thereof

Info

Publication number: JP4739510B2
Application number: JP2000382760A
Authority: JP
Inventors: 達也荒尾; 宗広浅見; 千穂小久保
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2000-12-15
Filing date: 2000-12-15
Publication date: 2011-08-03
Anticipated expiration: 2020-12-15
Also published as: JP2002182244A

Description

【０００１】
【発明の属する技術分野】
本発明は、絶縁体表面に形成された半導体膜を活性層として作製した半導体装置およびその作製方法に関する。なお、本明細書において、半導体装置とは、トランジスタ、特に電界効果型トランジスタ、代表的にはＭＯＳ（Metal Oxide Semiconductor）トランジスタや薄膜トランジスタ（Thin Film Transistor:以下、ＴＦＴとする）といった装置を指し、該半導体装置を用いて作製された回路を駆動回路や画素部に有する液晶表示装置、該液晶表示装置を表示部に用いた電気器具もその範疇に含まれるものとする。
【０００２】
【従来技術】
近年、同一基板上に駆動回路と画素部とが形成されたアクティブマトリクス型の液晶表示装置の開発が活発に進められてきている。なかでも、小型の液晶パネル（以下、液晶表示装置という）を用いる液晶プロジェクタの普及が急速に進んでいる。パーソナルコンピュータ（ＰＣ）の画面をスクリーン上に投影することのできるプロジェクターが発表されて以来、企業のプレゼンテーションでの使用など需要が増大し続けている。また、近年では、家庭でも大画面で映像を楽しもうとする（ホームシアター）動きが盛んになり、学校の授業に使用するという計画も進行中である。使用される場が広がってくるにつれ便利性が求められるため、小型化、高輝度化、高精細化ならびに低価格化などを進めるための開発が続けられている。
【０００３】
液晶プロジェクタや電気器具の表示部に用いられるアクティブマトリクス型液晶表示装置の画素部には数百万個の各画素があり、各画素にはＴＦＴが形成されており、各画素のＴＦＴには画素電極が設けられている。液晶を挟んだ対向基板側には対向電極が設けられており、液晶を誘電体とした一種のコンデンサを形成している。そして、各画素に印加する電位をＴＦＴのスイッチング機能により制御して、このコンデンサへの電荷を制御することで液晶を駆動して透過光量を制御して画像を表示する仕組みになっている。
【０００４】
このコンデンサはリーク電流により次第にその容量が減少するため、透過光量が変化して画像表示のコントラストを低下させる原因となっていた。そこで、従来では容量配線を設けて、液晶を誘電体とするコンデンサとは別のコンデンサ（保持容量）を並列に設けてあった。この保持容量は、液晶を誘電体とするコンデンサが損失する容量を補う働きをしている。
【０００５】
しかし、画素部に容量配線を用いた保持容量を形成して十分な容量を確保しようとすると、開口率を犠牲にしなければならなかった。特に、液晶プロジェクタに用いられるような小型の高精細な液晶表示装置では、一個当たりの画素面積も小さいため、容量配線による開口率の低下は問題となっていた。
【０００６】
そこで、特許第２９２４５０６号では、開口率を犠牲にすることなく保持容量を形成し、光もれを遮断することができる構造として、ソース電極およびドレイン電極の形成後、層間膜を形成し、該層間膜上にアルミニウムからなる遮光膜を形成し、遮光膜を陽極酸化して遮光膜の上面および側面にＡｌ₂Ｏ₃からなる陽極酸化膜を形成し、その上に透明画素電極を形成して、遮光膜／Ａｌ₂Ｏ₃膜／透明画素電極からなる保持容量を有する画素構造を開示している。
【０００７】
しかし、透過型液晶表示装置の基板のＴＦＴが形成されていない面（以下、基板裏面という）側からの光や、上面から入射した光が基板中を乱反射した光によって、光リーク電流が増えてしまいオフ電流が高くなってしまう。リーク電流が高くなれば、補償するための保持容量を大きくしなければならず、開口率の問題を考えると、活性層の下側にも遮光膜を形成する必要があった。
【０００８】
【発明が解決しようとする課題】
今後、画素サイズの縮小化は、液晶表示装置の小型化と同時に高精細化が求められる限り続くことが十分予想される。例えば対角0.9インチ小型の液晶表示装置で、ＸＧＡ（1024×768画素）という高精細な表示を実現するためには、画素のひとつひとつのサイズが、18μm×18μmという極めて小さな面積となっている。
【０００９】
現在、高輝度化のためには開口率をあげ、また高精細化のためには画素数を増やして対応してきているが、画素サイズが小型化し続けるなかで、開口率の向上および画素数の向上を同時に満たすような画素構造の設計をすることは、極めて難しい問題である。遮光膜を形成し、さらに開口率の向上および画素数の向上を同時に満たすような画素構造を実現しようとすれば、当然工程数が増え、工程も複雑になるため、歩留まりが悪くなり液晶表示装置の製造コストがあがってしまうという問題があった。
【００１０】
本発明はこのような画素構造に関する課題を解決するための技術であり、ＴＦＴと保持容量の構成に関し、従来技術より工程数を増加することなく、開口率が高く高精細な表示を行うことができ、さらに、信頼性の高いアクティブマトリクス型液晶表示装置を実現することを課題としている。また、十数μm角という非常に小さな画素サイズで設計された液晶表示装置および該液晶表示装置を表示部に用いた電気器具においても明るい高精細な画像表示を実現することを課題とする。
【００１１】
【課題を解決するための手段】
本発明では、上記の課題を解決するために、ソース線とＴＦＴを電気的に接続する配線およびＴＦＴと画素電極とを電気的に接続する配線と同一の面上に遮光膜を形成し、該遮光膜上に絶縁膜を形成した後、有機絶縁膜を用いて層間絶縁膜を形成する。この層間絶縁膜に絶縁膜および配線に達するコンタクトホールを形成して、画素電極を形成している。また遮光膜／絶縁膜／画素電極で保持容量を形成している。
【００１２】
また、ＴＦＴは、チャネル形成領域、ソース領域およびドレイン領域を含む活性層、ゲート絶縁膜およびゲート電極を含み、ゲート電極は活性層より下層（基板側）に形成された下部遮光膜をかねるゲート線に接続されている。
【００１３】
また、ソース線とＴＦＴを電気的に接続する配線およびＴＦＴと画素電極とを電気的に接続する配線と同一の工程で遮光膜を形成しているため、工程数を増やさなくてもよい。さらに、下部遮光膜および遮光膜を有しているため、光もれによるリーク電流の発生を防ぐことができる。
【００１４】
【発明の実施の形態】
図６（Ｃ）の断面図を用いて、本発明の画素構造について説明する。
【００１５】
基板１００上に下部遮光膜としても機能するゲート線１０１が形成されている。ゲート線１０１上には下地絶縁膜１０２、半導体層１０９、ゲート絶縁膜１１０の順に形成されている。ゲート絶縁膜１１０上のゲート電極１１４はゲート線１０１と接続されている。ゲート電極１１４上には第１層間絶縁膜、第２層間絶縁膜が積層されており、第２層間絶縁膜上にＴＦＴ（特にチャネル形成領域）の遮光膜１２２および配線１２０、１２１が形成されている。遮光膜１２２上には酸化絶縁膜１２３が形成されている。酸化絶縁膜１２３の形成方法としては、陽極酸化法を用いればよい。次いで、第３層間絶縁膜１２４を形成した後、画素電極１２５が形成される。
【００１６】
遮光膜１２２がＴＦＴとソース線１１５とを電気的に接続する配線１２０およびＴＦＴと画素電極１２５とを電気的に接続する配線１２１と同一の工程において形成されている。この遮光膜１２２、該遮光膜１２２上に形成された絶縁膜１２３、該絶縁膜１２３上に形成された画素電極１２５から保持容量１２６を形成している点に特徴がある。また、画素電極１２５で遮光膜１２２および絶縁膜１２３を覆うのではなく、第３層間絶縁膜１２４を形成した後、この第３層間絶縁膜に絶縁膜１２３および配線１２１に達するコンタクトホールを形成し、画素電極１２５を形成している。従来、画素電極で遮光膜を覆う画素構造が一般的であったが、この方法では、画素電極を形成してできる段差が遮光膜の外側になるため、ラビング処理後に配向不良を起こし、光もれを起こす原因となっていた。
【００１７】
本発明で開示する画素構造は、画素電極１２５を形成した後形成される段差が、遮光膜１２２の真上に形成されるため（図６（Ｃ））、光もれを防ぐことができる。また、保持容量は前記段差の内側の絶縁膜１２３の膜厚が均一であって、容量が均一に得られる領域で形成されている。
【００１８】
また、本発明で開示する画素構造は、下部遮光膜（ゲート線）１０１を有しているため、半導体層にあたる可能性があった基板裏面側の光や、上面から入射した光が基板中を乱反射した光を遮ることができる。
【００１９】
また、本発明で開示する画素構造は、保持容量の一方の電極として用いる遮光膜１２２がＴＦＴとソース線１１５とを電気的に接続する配線１２０およびＴＦＴと画素電極１２５とを電気的に接続する配線１２１と同一の工程において形成されているため、工程数を増やさずに保持容量を形成することができる。
【００２０】
また、本発明で開示する画素構造は、絶縁膜１２３を陽極酸化法により形成する場合、遮光膜１２２は配線１２０、１２１とは接続されていないため、配線１２０、１２１に陽極酸化膜が形成されることはなく、さらに、ＴＦＴに陽極酸化時に電流が流れてしまうこともない。
【００２１】
【実施例】
（実施例１）
本実施例においては、本発明を用いてアクティブマトリクス基板を作製する工程について説明する。なお、本明細書において、アクティブマトリクス基板とは駆動回路および画素部（ＴＦＴおよび保持容量を有する）が同一基板上に作製された基板のことをいう。
【００２２】
まず、基板（石英基板）１００の絶縁表面にポリシリコン膜およびＷＳｉ_x膜を積層し、これらの膜を所望の形状にパターニングして基板裏側からの光を遮光するための下部遮光膜１０１を形成する。下部遮光膜を形成する膜としては、ポリシリコン膜、ＷＳｉ_x（x＝２．０〜２．８）膜、Ａｌ、Ｔａ、Ｗ、Ｃｒ、Ｍｏ等の導電性材料からなる膜のいずれか一種または複数種を成膜すればよい。なお、下部遮光膜１０１は、ゲート線としての機能も果たす。本実施例では、ポリシリコン膜を下部遮光膜１０１ａとして膜厚５０nm、ＷＳｉ_x膜を第２下部遮光膜１０１ｂとして膜厚１００nmで積層して形成した。以下では、下部遮光膜１０１をゲート線１０１と称する（図１（Ａ））。
【００２３】
次いで、ゲート線１０１を覆う下地絶縁膜１０２を形成する。下地絶縁膜１０２は、シリコンを含む絶縁膜（例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜等）をプラズマＣＶＤ法またはスパッタ法等で形成する。
【００２４】
次いで、下地絶縁膜１０２上に、減圧ＣＶＤ法により非晶質半導体膜を形成する。非晶質半導体膜としては、特に限定はないが、好ましくはシリコンもしくはシリコンゲルマニウム（Ｓｉ_xＧｅ_1-x：０＜x＜１、代表的には、x＝０．００１〜０．０５）合金などで形成するとよい。なお、本実施例では、非晶質半導体膜としてアモルファスシリコン膜１０３を膜厚６５nmに形成した（図２（Ａ））。
【００２５】
次いで、アモルファスシリコン膜１０３を結晶化する。まず、アモルファスシリコン膜１０３上にマスク１０４を形成して、アモルファスシリコン膜１０３に選択的に結晶化を促進する作用を有する触媒元素（例えばＮｉ）を含有する触媒元素含有層１０５を形成する。続いて、窒素雰囲気において６００℃（５００〜７００℃）、１２時間（４〜１２時間）の加熱処理を行って、結晶質シリコン膜１０６を形成する。なお、触媒元素含有層１０５を形成した後、アモルファスシリコン膜１０３中に含まれる水素を低減するために、４５０℃で１時間、水素出しのための加熱処理を行ってもよい。また、結晶化のための加熱処理後、結晶質シリコン膜の結晶性をさらに向上させるために、レーザー照射を行ってもよい（図１（Ｂ））。
【００２６】
続いて、結晶質シリコン膜１０６から触媒元素をゲッタリングするための加熱処理工程を行う。触媒元素は、シリコン膜中に深いエネルギー準位を形成してキャリアを捕獲し再結合してしまい、電気特性や悪影響を及ぼす。また、結晶質半導体膜中に残留した触媒元素は結晶粒界に偏析してしまい、この偏析が微弱な電流の逃げ道となりオフ電流の突発的な増加の原因になるとも考えられている。そこで、ＴＦＴの特性に悪影響を及ぼさない程度にまで、残留触媒元素の濃度を低減する必要がある。そこで、触媒元素ゲッタリング作用を有する不純物元素を選択的に結晶質シリコン膜に添加する。マスク１０７は、触媒元素含有層１０５を形成する工程で用いたマスク１０４を除去せずに用いている。続いて、不純物元素を添加してゲッタリング領域１０８を形成する。なお、本実施例ではゲッタリング作用を有する不純物元素として周期表の１５族に属する元素、代表的にはリン（Ｐ）を添加した。この後、７００℃（６００〜８００℃）で１２時間の加熱処理を行って結晶質シリコン膜１０５中の触媒元素（Ｎｉ）をゲッタリング領域１０８に捕獲させる。ゲッタリングのための加熱処理工程が終了したら、ゲッタリング領域１０８は除去する。
なお、上記した半導体膜の結晶化のためおよび触媒元素のゲッタリングのための加熱処理はロータリーポンプやメカニカルブースターポンプにより排気を行った減圧雰囲気（圧力1.33〜133Pa）において行うことが好ましい（図１（Ｃ））。
【００２７】
次いで、結晶質シリコン膜１０６の結晶性を向上させるための加熱処理を行う。減圧ＣＶＤ装置により２０nm厚の酸化シリコン膜（図示せず）を成膜し、９５０℃で加熱酸化処理を行う。この処理により、結晶質シリコン膜上に結晶質シリコン膜が酸化されて形成された膜（熱酸化膜）が形成される。以上の加熱処理により結晶質シリコン膜は、膜厚３５nm程度になる。この結晶質シリコン膜を所望の形状にパターニングして、後のＴＦＴの活性層となる半導体層１０９を形成する。
【００２８】
次いで、半導体層１０９を覆うゲート絶縁膜１１０を形成する（図１（Ｄ））。続いて、ゲート絶縁膜１１０を介してｐ型を付与する不純物元素（以下、ｐ型不純物元素とする）を添加する。ｐ型不純物元素としては、代表的に周期表の１３族に属する元素、典型的にはボロンまたはガリウムを用いることができる。この工程（チャネルドープ工程という）はＴＦＴのしきい値電圧を制御するための工程である。この工程により、後のＴＦＴの活性層となる半導体層１０９に１×１０¹⁵〜１×１０¹⁸atoms/cm³（代表的には、５×１０¹⁶〜５×１０¹⁷atoms/cm³）の濃度でｐ型不純物元素が添加される。
【００２９】
次いで、レジストからなるマスクを形成し、ｎ型不純物元素（本実施例では、リン）を添加して、高濃度にリンを含む不純物領域１１１を形成する。この領域には、リンが１×１０²⁰〜５×１０²¹atoms/cm³、代表的には２×１０²⁰〜１×１０²²atoms/cm³の濃度が含まれるようにする。
【００３０】
続いて、下地絶縁膜にゲート線１０１に達するコンタクトホールを形成する。その後、ゲート電極となる導電膜を形成する。なお、ゲート電極は、単層の導電膜で形成してもよいが、必要に応じて２層、３層といった積層膜とすることが好ましい。本実施例では、導電膜（Ａ）１１２および導電膜（Ｂ）１１３でなる積層膜を形成する（図３（Ａ））。
【００３１】
本実施例では、導電膜（Ａ）１１２としてＴａＮ膜、導電膜（Ｂ）１１３としてＷ膜を用いるが、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）から選ばれた元素、または前記元素を主成分とする導電膜（代表的には、窒化タンタル膜、窒化タングステン膜、窒化チタン膜等）、または前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜、タングステンシリサイド膜等）を用いることができる。なお、導電膜（Ａ）１１２は、１０〜５０nm（好ましくは、２０〜３０nm）とし、導電膜（Ｂ）１１３は２００〜４００nm（好ましくは、２５０〜３５０nm）の厚さで成膜すればよい。その後、導電膜（Ａ）１１２および導電膜（Ｂ）１１３を所望の形状にパターニングして、ゲート電極１１４、ソース線１１５および容量電極１１６を形成する（図３（Ｂ）および図４）。
【００３２】
次いで、ゲート電極１１４をマスクとして用いて、ｎ型を付与する不純物元素（以下、ｎ型不純物元素とする）を後のＴＦＴの活性層となる半導体層に添加する。ｎ型不純物元素としては、周期表の１５族に属する元素、典型的にはリンまたはヒ素を用いることができる。このｎ型不純物元素が添加された領域は、ＬＤＤ領域１１７として機能させるための低濃度不純物領域であり、ｎ型不純物元素が１×１０¹⁶〜５×１０¹⁸atoms/cm³（代表的には、１×１０¹⁷〜５×１０¹⁸atoms/cm³）の濃度で含まれている。
【００３３】
次いで、後のｎチャネル型ＴＦＴとなる領域をマスクで覆い、後のｐチャネル型ＴＦＴの活性層となる半導体層にｐ型不純物元素としてボロンを３×１０²⁰〜３×１０²¹atoms/cm³、代表的には５×１０²⁰〜１×１０²¹atoms/cm³の濃度が含まれるように添加する（図示せず）。
【００３４】
次に、第１層間絶縁膜１１８として窒化シリコン膜、酸化シリコン膜または窒化酸化シリコン膜を50〜500nm、代表的には200〜300nmの厚さで形成する。本実施例では、プラズマＣＶＤ法で、200nm厚の窒化酸化シリコン膜を形成した（図３（Ｂ））。
【００３５】
その後、それぞれの半導体層にそれぞれの濃度で添加されたｎ型およびｐ型の不純物元素を活性化するための加熱処理を行った。この工程は、電気炉を用いたアニール法、レーザーアニール法、ランプアニール法またはそれらを併用して行うことができる。電気炉を用いたアニール法を行う場合は、不活性ガス雰囲気中において、５５０〜１０００℃で行えばよい。本実施例では、９５０℃、３０分の加熱処理を行い、不純物元素の活性化を行う。
【００３６】
なお、本実施例でゲート電極として用いている導電膜は、非常に酸化されやすく、酸化すると抵抗率が上がってしまうという問題があった。そこで、本実施形態における活性化のための加熱処理は、ロータリーポンプおよびメカニカルブースターポンプにより排気を行って雰囲気中の酸素濃度を低減し、減圧の雰囲気下で加熱処理を行うことが好ましい。
【００３７】
次いで、熱的に励起された水素により活性層中のダングリングボンドを終端する水素化のため、水素雰囲気中で、４１０℃で１時間の加熱処理を行う。水素化の他の手段として、プラズマにより励起された水素を用いるプラズマ水素化を行ってもよい。
【００３８】
なお、第２層間絶縁膜１１９を無機絶縁膜を用いて形成する場合には、水素化のための加熱処理は、保持容量の誘電体となる絶縁膜を形成した後に行ってもよい。
【００３９】
次いで、第２層間絶縁膜１１９を膜厚500〜1000nm（本実施例では800nm）に形成する。第２層間絶縁膜としては、アクリル、ポリイミド、ポリアミド、ＢＣＢ（ベンゾシクロブテン）といった有機絶縁膜、もしくは、酸化窒化シリコン膜もしくは窒化酸化シリコン膜といった無機絶縁膜を用いればよい。
【００４０】
続いて、半導体層１０９に達するコンタクトホールをゲート絶縁膜１１０、第１層間絶縁膜１１８および第２層間絶縁膜１１９に、ソース線１１５および容量電極１１６に達するコンタクトホールを第１層間絶縁膜１１８および第２層間絶縁膜１１９に形成する。次いで、それぞれのＴＦＴを電気的に接続する配線およびＴＦＴ（チャネル形成領域）を遮光するための遮光膜を形成するために導電膜を形成し、所望の形状にパターニングして配線１２０、１２１および上部遮光膜１２２を形成する。配線材料としては、チタン（Ｔｉ）を主成分とする導電膜を膜厚５０〜１００nmに成膜した後、アルミニウム（Ａｌ）を主成分とする導電膜を膜厚３００〜５００nmに成膜する積層構造とすればよい。なお、配線および遮光膜を形成するための導電膜としては、タンタル（Ｔａ）を主成分とする膜、アルミニウム（Ａｌ）を主成分とする導電膜またはチタン（Ｔｉ）を主成分とする膜のいずれかを積層させて形成すればよい（図５（Ａ）、（Ｂ））。
【００４１】
次に、遮光膜１２２の表面に陽極酸化法またはプラズマ酸化法（本実施例では陽極酸化法）により２０〜１００ｎｍ（好ましくは３０〜５０ｎｍ）の厚さの酸化膜１２３を形成する。本実施例では遮光膜１２２としてチタンを主成分とする膜とアルミニウムを主成分とする膜とを積層して用いており、アルミニウムを主成分とする膜が陽極酸化され、陽極酸化絶縁膜１２３として酸化アルミニウム膜（アルミナ膜）が形成される。この酸化絶縁膜１２３を保持容量の誘電体として用いる。なお、タンタル（Ｔａ）またはチタン（Ｔｉ）を陽極酸化して得られる酸化絶縁膜も誘電率が高いため、保持容量の誘電体として好適に用いることができる（図６（Ａ））。
【００４２】
この陽極酸化処理に際して、まず十分にアルカリイオン濃度の小さい酒石酸エチレングリコール溶液を作製する。これは１５％の酒石酸アンモニウム水溶液とエチレングリコールとを２：８で混合した溶液であり、これにアンモニア水を加え、ｐＨが７±０．５となるように調節する。そして、この溶液中に陰極となる白金電極を設け、遮光膜１２２が形成されている基板を溶液に浸し、遮光膜１２２を陽極として、一定（数ｍＡ〜数十ｍＡ）の直流電流を流す。本実施例では１枚の基板に200ｍＡの電流を流した。
【００４３】
溶液中の陰極と陽極との間の電圧は陽極酸化物の成長に従い時間と共に変化するが、定電流のまま一定の昇圧レートで電圧を上昇させて、到達電圧４５Ｖに達したところで陽極酸化処理を終了させる。このようにして遮光膜１２２の表面には厚さ約５０ｎｍの陽極酸化絶縁膜１２３を形成することができる。なお、ここで示した陽極酸化法に係わる数値は一例にすぎず、作製する素子の大きさ等によって当然最適値は変化しうるものである。
【００４４】
本実施例における陽極酸化法の条件で、アルミニウム膜に陽極酸化膜を形成すると膜厚５１．４nmのＡｌＯx膜が形成された。このＡｌＯx膜上に１mmΦのＩＴＯ膜を形成し、Ａｌ膜−ＡｌＯx膜−ＩＴＯ膜間に５Ｖの電圧をかけたところ、１×１０^-11（Ａ）の微少なリーク電流が測定された。これにより、ＡｌＯx膜は液晶表示装置の保持容量の誘電体として用いることができることがわかった。
【００４５】
なお、この陽極酸化工程で陽極酸化されるのは、遮光膜１２２だけである。配線１２０、１２１は遮光膜１２２と接続していないため、陽極酸化膜が形成されることはない。また、陽極酸化の際にＴＦＴに電流が流れることもないためＴＦＴの劣化を防ぐことができる。
【００４６】
また、ここでは陽極酸化法を用いて遮光膜表面のみに絶縁膜を設ける構成としたが、絶縁膜をプラズマＣＶＤ法、熱ＣＶＤ法またはスパッタ法などの気相法によって形成しても良い。また、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ（Diamond Like Carbon）膜、酸化タンタル膜または有機絶縁膜を用いても良い。さらに、これらを組み合わせた積層膜を用いても良い。
【００４７】
酸化絶縁膜１２３を形成した後、積層構造となっている配線１２０、１２１の２層目のアルミニウムを含む導電膜を除去する。
【００４８】
次いで、第３層間絶縁膜１２４を形成する。第３層間絶縁膜１２４は、平坦化する必要があるため、ポリイミド、アクリルといった有機絶縁膜を用いて膜厚１．５μmに形成する。続いて、保持容量となる領域の層間絶縁膜はエッチングして除去し、酸化絶縁膜１２３を露出させる。また、同一の工程において第３層間絶縁膜１２４にドレイン配線１２１に達するコンタクトホールを形成し（図６（Ｂ））、画素電極１２５を形成する（図６（Ｃ））。画素電極１２５は、一部の領域で酸化絶縁膜１２３に接し、遮光膜１２２を下部電極、陽極酸化膜１２３を誘電体、画素電極１２５を上部電極とした第１保持容量１２６が形成される。本実施例では、透過型の液晶表示装置とするために、ＩＴＯ膜（酸化インジウムと酸化スズとの化合物）を用いて、膜厚100nmでスパッタ法により成膜する。なお、第２保持容量１２７は、半導体層１０９、ゲート絶縁膜１１０および容量電極１１６からなる。
【００４９】
図１６には、容量電極を形成せずに第１保持容量のみを有する場合の画素構造を示した。
【００５０】
このように、本実施例を用いると、開口率が５５％のアクティブマトリクス基板を作製することができる。また、こうして形成されたアクティブマトリクス基板に液晶層を配向させる配向膜を形成し、公知のセル組み技術を用いて対向電極および配向膜が形成された対向基板およびアクティブマトリクス基板を貼り合わせた後、液晶を注入し封止することでアクティブマトリクス型液晶表示装置を完成することができる。
【００５１】
（実施例２）
実施例１で作製されたアクティブマトリクス基板を用いて作製されたアクティブマトリクス型液晶表示装置の一例について説明する。
【００５２】
図７において、アクティブマトリクス基板は基板１００上に形成された画素部と駆動回路とその他の信号処理回路とで構成される。画素部にはＴＦＴ（画素ＴＦＴともいう）と保持容量とが設けられ、画素部の周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。
【００５３】
遮光膜１２２は、ゲート線１０１の上方にゲート線１０１と平行な方向に設けられ、保持容量の下部電極として機能している。ソース線１１５は、ゲート線１０１と垂直な方向に設けられている。
【００５４】
駆動回路からは、それぞれゲート線１０１、ソース線１１５が画素部に延在し、画素ＴＦＴに接続している。また、フレキシブルプリント配線板（Flexible Printed Circuit :FPC）２０１が外部入力端子２０２に接続していて画像信号などを入力するのに用いる。ＦＰＣ２０１は補強樹脂によって強固に接着されており、接続配線で、それぞれの駆動回路に接続している。また、対向基板２００には図示していないが、透明対向電極が設けられている。
【００５５】
（実施例３）
本実施例では、実施例１とは異なるアクティブマトリクス基板の作製方法について図８を用いて説明する。なお、実施例１の図５（Ｂ）で示す配線および遮光膜の形成までは同一であるので、説明は省略する。
【００５６】
実施例１に従って、ＴＦＴとソース線とを電気的に接続するための配線および遮光膜を形成し、図５（Ｂ）の状態まで形成する。
【００５７】
次いで、第３層間絶縁膜３０１を形成する。第３層間絶縁膜３０１は、平坦化する必要があるため、ポリイミド、アクリルといった有機絶縁膜を用いて形成する（図８（Ａ））。続いて、第３層間絶縁膜３０１をエッチングし、遮光膜１２２および配線１２１の一部を露出させる（図８（Ｂ））。
【００５８】
次に、遮光膜１２２の表面に陽極酸化法により陽極酸化膜３０２を形成する。陽極酸化膜３０２として酸化アルミニウム膜（Ａｌ₂Ｏ₃膜）が形成される。
【００５９】
酸化絶縁膜３０２を形成した後、次の工程で形成する画素電極として用いるＩＴＯ膜と接する配線１２１の２層目のアルミニウムを主成分とする導電膜を除去する。
【００６０】
次いで、画素電極３０３を形成する（図８（Ｃ））。画素電極３０３は、一部酸化絶縁膜３０２に接するように形成される。本実施例では、透過型の液晶表示装置とするために、ＩＴＯ膜（酸化インジウムと酸化スズとの化合物）を用いて、膜厚100nmでスパッタ法により成膜する。ここまでの工程により、遮光膜122を下部電極、陽極酸化膜３０２を誘電体、画素電極３０３を上部電極とした保持容量３０４が形成される。
【００６１】
以上のような工程順序にすると、第２層間絶縁膜および配線の間に陽極酸化膜が形成される可能性がなくなるため、遮光膜が第２層間絶縁膜から剥がれる可能性がなく、信頼性の高いアクティブマトリクス基板を作製することができる。
【００６２】
（実施例４）
本実施例では、実施例１と異なる構造の画素部について、図９を用いて説明する。なお、基本的な構造は、図６（Ｃ）に示した画素部と同一構造であるので、相違点のみを説明する。
【００６３】
実施例１に従って、図４（Ｂ）に示すゲート電極を形成するための導電膜を形成する工程まで行う。次いで、導電膜を所望の形状にパターニングして、ゲート電極４０１、ソース線４０２、容量電極４０３および接続電極４０４を形成する。接続電極４０４は、ドレイン配線および画素電極を電気的に接続するために形成するための電極である。
【００６４】
次いで、後のＴＦＴの活性層となる半導体層に不純物元素を添加してｎ型不純物領域およびｐ型不純物領域を形成する。なお、ｎチャネル型ＴＦＴのソース領域またはドレイン領域となるｎ型不純物領域には、ｎ型不純物元素が１×１０²⁰〜１×１０²²atoms/cm³の濃度、ＬＤＤ領域となるｎ型不純物領域には、１×１０¹⁶〜５×１０¹⁸atoms/cm³の濃度で添加されている。ｐ型不純物元素を添加する工程においては、後のｎチャネル型ＴＦＴの活性層となる半導体層をｐ型不純物元素が添加されないようにマスクで覆う。ｐチャネル型ＴＦＴのソース領域またはドレイン領域となるｐ型不純物領域には、２×１０²⁰〜２×１０²²atoms/cm³の濃度のｐ型不純物元素が添加されている。
【００６５】
次いで、第１層間絶縁膜４０５を200nmの膜厚の窒化シリコン膜で形成する。
その後、それぞれの半導体層にそれぞれの濃度で添加されたｎ型およびｐ型の不純物元素を活性化するための加熱処理を行った。この工程は、電気炉を用いたアニール法、レーザーアニール法、ランプアニール法またはそれらを併用して行うことができる。電気炉を用いたアニール法を行う場合は、不活性ガス雰囲気中において、５５０〜１０００℃で行えばよい。本実施例では、９５０℃、３０分の加熱処理を行い、不純物元素の活性化を行う。本実施例における活性化のための加熱処理は、ロータリーポンプおよびメカニカルブースターポンプにより排気を行って雰囲気中の酸素濃度を低減し、減圧の雰囲気下で加熱処理を行うことが好ましい。続いて、熱的に励起された水素により活性層中のダングリングボンドを終端する水素化のため、水素雰囲気中で、４１０℃で１時間の加熱処理を行う。水素化の他の手段として、プラズマにより励起された水素を用いるプラズマ水素化を行ってもよい。
【００６６】
次いで、第２層間絶縁膜４０６を形成する。第２層間絶縁膜としては、酸化窒化シリコン膜もしくは窒化酸化シリコン膜といった無機絶縁膜を800nmの膜厚で形成した。続いて、ゲート絶縁膜１１０、第１層間絶縁膜４０５および第２層間絶縁膜４０６に、半導体層１０９、容量電極４０３、ソース線４０２および接続電極４０４に達するコンタクトホールを形成する。
【００６７】
次いで、ＴＦＴおよびソース線ならびＴＦＴのドレイン配線および接続電極４０４を電気的に接続する配線４０７、４０８、ＴＦＴ（チャネル形成領域）を遮光する遮光膜４０９を形成する。
【００６８】
次いで、上部遮光膜４０９に実施例１に記載されたような陽極酸化法を施して、陽極酸化絶縁膜４１０を形成する。この酸化絶縁膜４１０は、保持容量の誘電体として用いる。続いて、実施例１に従って有機絶縁膜により第３層間絶縁膜４１１、ＩＴＯ膜を用いて画素電極４１２を形成し、アクティブマトリクス基板が完成する。
【００６９】
なお、本実施例では陽極酸化膜を形成した後に、第３層間絶縁膜４１１を形成しているが、実施例３のように第３層間絶縁膜４１１を先に形成してもよく、工程順序は適宜実施者が決定すればよい。
【００７０】
（実施例５）
本実施例では、実施例１と異なる構造の画素部について、図１０を用いて説明する。
【００７１】
複数種の異なる素材の電極を電解液に浸したとき、イオン化傾向の違いで、浸した電極が電解液に溶け出してしまう電蝕という現象がある。アルミニウム（Ａｌ）膜とＩＴＯ膜を積層し、パターニング、エッチングする工程中に現像液に浸すと、この現象が起こる可能性がある。この電蝕は、微細加工した際、形状の変化による導通不良の原因となってしまう。そこで、図１０に示すように、ドレイン配線１２１および画素電極５０１を接続させるために、第３層間絶縁膜１１９にドレイン配線１２１の線幅より大きいコンタクトホールを形成し、配線のアルミニウムを主成分とする膜を除去する。配線は、線幅いっぱいに露出しているため、アルミニウム膜を残らず除去することができる。したがって、画素電極として用いるＩＴＯ膜とアルミニウム膜との接触による電蝕を防ぐことができる。
【００７２】
本実施例を用いて作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製することができる。
【００７３】
（実施例６）
本実施例では、実施例１と異なる構造の画素部について、図１５を用いて説明する。
【００７４】
図１５は、実施例１に従って図１（Ｄ）に示すゲート絶縁膜１１０の形成まで行う。その後、ゲート電極を形成するための導電膜を積層して、所望の形状にパターニングしてゲート電極を形成する。
【００７５】
次いで、ゲート電極をマスクとして半導体層にｎ型不純物元素を添加する。ｎ型不純物元素として本実施例では、リン（Ｐ）を用いる。ここでは、ＬＤＤ領域として機能させるための低濃度不純物領域（不純物濃度１×１０¹⁶〜５×１０¹⁸atoms/cm³）が形成される。続いて、レジストからなるマスクを形成して、高濃度（１×１０²⁰〜１×１０²¹atoms/cm³）にｎ型不純物元素を含む領域を形成する。
【００７６】
次いで、後のｎチャネル型ＴＦＴとなる領域をマスクで覆い、ｐチャネル型ＴＦＴとなる領域にｐ型不純物元素としてボロンを２×１０²⁰〜２×１０²¹atoms/cm³の濃度添加する。
【００７７】
後の工程を実施例１に従って形成する。このように、不純物元素の添加工程の順序を変えて、図１５に示すようなアクティブマトリクス基板を形成することができる。
【００７８】
（実施例７）
本実施例では、活性層として用いる半導体膜の結晶化の方法の他の一例について図１１を用いて説明する。
【００７９】
基板６００上に下部遮光膜（ゲート線）６０１を形成する。次いで、下地絶縁膜６０２として窒化シリコン膜、酸化シリコン膜または窒化酸化シリコン膜からなるまたはこれらの膜の積層からなる膜を形成する。次いで、下地絶縁膜６０２上に非晶質半導体膜としてアモルファスシリコン膜６０３を形成する。なお、下地絶縁膜６０２およびアモルファスシリコン膜６０３は、大気解放せずに連続的に形成することができる。
【００８０】
次いで、アモルファスシリコン膜６０３の全面に重量換算で0.1〜50ppm、本実施例では10ppmの触媒元素（代表的にはニッケル）を含む触媒元素をスピンコート法で塗布して、触媒元素含有層６０４を形成する。なお、ここで触媒元素としてはニッケルの他に、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）といった金属元素を使用することができる。また、本実施例では、触媒元素をスピンコート法で塗布しているが、蒸気法やスパッタ法などにより触媒元素を含むごく薄い膜を形成してもよい（図１１（Ａ））。
【００８１】
続いて、結晶化の工程に先立ち、アモルファスシリコン膜中に含まれる水素を離脱させるための加熱処理を行う。400〜500℃で１時間程度の加熱処理を行う。次いで、ロータリーポンプおよびメカニカルブースターポンプにより排気を行い、減圧（1.33〜26.7Pa）にした窒素雰囲気において加熱処理を行い、結晶質シリコン膜６０５が形成される（図１１（Ｂ））。
【００８２】
次いで、結晶質半導体膜６０５上にマスク絶縁膜６０６を形成し、触媒元素をゲッタリング（捕獲）する作用を有する元素、代表的には、周期表の１５族に属する不純物元素（本実施例では、リン）を半導体層に添加してゲッタリング領域６０８を形成する。不純物元素は、１×１０¹⁹〜１×１０²²atoms/cm³の濃度で半導体層に添加される。
【００８３】
続いて、結晶化の際に用いた触媒元素を活性層となる半導体層からゲッタリング（捕獲）するための加熱処理を行う。処理を行う炉の雰囲気を真空ポンプ（例えばロータリーポンプまたはメカニカルブースターポンプ、もしくは、両方のポンプ）を用いて排気を行い、雰囲気を減圧の状態にする。雰囲気は、窒素を5l/minで注入し、圧力を13.3〜26.7Paに保つ。450〜950℃で4〜12時間の加熱処理により触媒元素をチャネル形成領域となる領域から触媒元素をゲッタリングする。なお、ゲッタリング領域に周期表の１５族に属する不純物元素に加えて、周期表の１３族に属する不純物元素も添加されていることが好ましい（図１１（Ｃ））。
【００８４】
なお、このゲッタリング工程は、半導体層に添加されたｎ型およびｐ型不純物元素の活性化のための加熱処理と同一の工程において行ってもよい。また、ゲッタリング領域は、後にＴＦＴの活性層のソース領域またはドレイン領域となる領域がゲッタリングに必要な濃度の不純物元素を含んでいることから、これらの領域を用いてもよい。
【００８５】
本実施例は、実施例１〜６のいずれかと組み合わせて用いることができる。
【００８６】
（実施例８）
本発明を実施して形成されたアクティブマトリクス型液晶表示装置をプロジェクタに用いた例を図１２に示す。
【００８７】
図１２（Ａ）はフロント型プロジェクタであり、投射装置２６０１、スクリーン２６０２等を含む。
【００８８】
図１２（Ｂ）はプロジェクタであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。
【００８９】
なお、図１２（Ｃ）は、図１２（Ａ）及び図１２（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１２（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【００９０】
また、図１２（Ｄ）は、図１２（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図１２（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【００９１】
ただし、図１２に示したプロジェクタにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の液晶表示装置の適用例は図示していない。
【００９２】
本発明を用いて作製された液晶表示装置は、他の電気器具の表示部に組み込んで用いることもできる。電気器具の例として、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１３及び図１４に示す。
【００９３】
図１３（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。
【００９４】
図１３（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。
【００９５】
図１３（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。
【００９６】
図１３（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。
【００９７】
図１３（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（ＤｉｇｔｉａｌＶｅｒｓａｔｉｌｅＤｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
【００９８】
図１３（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。
【００９９】
図１４（Ａ）は携帯電話であり、３００１は表示用パネル、３００２は操作用パネルである。表示用パネル３００１と操作用パネル３００２とは接続部３００３において接続されている。接続部３００３における、表示用パネル３００１の表示部３００４が設けられている面と操作用パネル３００２の操作キー３００６が設けられている面との角度θは、任意に変えることができる。さらに、音声出力部３００５、操作キー３００６、電源スイッチ３００７、音声入力部３００８を有している。
【０１００】
図１４（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。
【０１０１】
図１４（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。
【０１０２】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電気器具に適用することが可能である。また、本実施例の電気器具は実施例１〜７を組み合わせて実現することができる。
【０１０３】
【発明の効果】
本発明を用いることにより、工程数を増加することなく、十分な保持容量を有し、開口率の高い半導体装置を作製することができる。また、非常に小さな画素サイズで設計された液晶表示装置および該液晶表示装置を表示部に用いた電気器具においても明るい高精細な画像表示を実現することができる。
【図面の簡単な説明】
【図１】本発明の実施の一例を示す図。
【図２】本発明の実施の一例を示す図。
【図３】本発明の実施の一例を示す図。
【図４】本発明の実施の一例を示す図。
【図５】本発明の実施の一例を示す図。
【図６】本発明の実施の一例を示す図。
【図７】本発明の実施の一例を示す図。
【図８】本発明の実施の一例を示す図。
【図９】本発明の実施の一例を示す図。
【図１０】本発明の実施の一例を示す図。
【図１１】本発明の実施の一例を示す図。
【図１２】電気器具の一例を示す図。
【図１３】電気器具の一例を示す図。
【図１４】電気器具の一例を示す図。
【図１５】本発明の実施の一例を示す図。
【図１６】本発明の実施の一例を示す図。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device manufactured using a semiconductor film formed on an insulator surface as an active layer, and a manufacturing method thereof. Note that in this specification, a semiconductor device refers to a device such as a transistor, particularly a field effect transistor, typically a MOS (Metal Oxide Semiconductor) transistor or a thin film transistor (hereinafter referred to as a TFT), The category includes a liquid crystal display device having a circuit manufactured using a semiconductor device in a driver circuit or a pixel portion, and an electric appliance using the liquid crystal display device in a display portion.
[0002]
[Prior art]
In recent years, active matrix liquid crystal display devices in which a drive circuit and a pixel portion are formed over the same substrate have been actively developed. Among them, a liquid crystal projector using a small liquid crystal panel (hereinafter referred to as a liquid crystal display device) is rapidly spreading. Since a projector capable of projecting a personal computer (PC) screen onto a screen has been announced, the demand for use in corporate presentations has been increasing. In recent years, the movement to enjoy video on a large screen at home (home theater) has become popular, and plans to use it for school classes are also underway. As convenience is demanded as the place of use expands, developments are underway to promote downsizing, higher brightness, higher definition, and lower prices.
[0003]
A pixel portion of an active matrix liquid crystal display device used for a display portion of a liquid crystal projector or an electric appliance has millions of pixels, and each pixel has a TFT. An electrode is provided. A counter electrode is provided on the counter substrate side with the liquid crystal interposed therebetween, and a kind of capacitor using the liquid crystal as a dielectric is formed. Then, the potential applied to each pixel is controlled by the switching function of the TFT, and the liquid crystal is driven by controlling the charge to this capacitor to control the amount of transmitted light and display an image.
[0004]
Since the capacity of this capacitor gradually decreases due to a leak current, the amount of transmitted light is changed, which causes a decrease in image display contrast. Therefore, conventionally, a capacitor wiring is provided, and a capacitor (holding capacitor) different from a capacitor using liquid crystal as a dielectric is provided in parallel. This holding capacity serves to compensate for the capacity lost by the capacitor whose dielectric is liquid crystal.
[0005]
However, in order to secure a sufficient capacity by forming a storage capacitor using a capacitor wiring in the pixel portion, the aperture ratio has to be sacrificed. In particular, in a small, high-definition liquid crystal display device used for a liquid crystal projector, since the pixel area per one is small, a decrease in aperture ratio due to capacitive wiring has been a problem.
[0006]
Therefore, in Japanese Patent No. 2924506, a storage capacitor can be formed without sacrificing the aperture ratio, and a structure capable of blocking light leakage is formed by forming an interlayer film after forming the source electrode and the drain electrode, A light shielding film made of aluminum is formed on the interlayer film, and the light shielding film is anodized to form Al on the upper and side surfaces of the light shielding film. ₂ O _Three An anodic oxide film is formed, a transparent pixel electrode is formed thereon, and a light shielding film / Al ₂ O _Three A pixel structure having a storage capacitor comprising a film / transparent pixel electrode is disclosed.
[0007]
However, light leakage current increases due to light from the surface of the substrate of the transmissive liquid crystal display device where the TFT is not formed (hereinafter referred to as the back surface of the substrate) or light that is incident from the top surface and diffusely reflected in the substrate. As a result, the off-current increases. If the leakage current increases, the storage capacity for compensation must be increased, and considering the aperture ratio, it is necessary to form a light shielding film below the active layer.
[0008]
[Problems to be solved by the invention]
In the future, the reduction in pixel size is expected to continue as long as the liquid crystal display device is downsized and high definition is required. For example, in order to realize a high-definition display of XGA (1024 × 768 pixels) on a 0.9 inch diagonal small liquid crystal display device, each pixel has a very small area of 18 μm × 18 μm.
[0009]
Currently, the aperture ratio is increased for higher brightness, and the number of pixels is increased for higher definition. However, as the pixel size continues to be reduced, the aperture ratio is improved and the number of pixels is increased. It is extremely difficult to design a pixel structure that satisfies the improvement at the same time. If a light blocking film is formed and a pixel structure that simultaneously satisfies the improvement of the aperture ratio and the number of pixels is realized, the number of processes naturally increases and the process becomes complicated, resulting in poor yield and a liquid crystal display device. There was a problem that the manufacturing cost of the product would increase.
[0010]
The present invention is a technique for solving such a problem related to the pixel structure. Regarding the configuration of the TFT and the storage capacitor, a high aperture ratio and high-definition display can be performed without increasing the number of processes compared to the conventional technique. Further, it is an object to realize a highly reliable active matrix liquid crystal display device. Another object of the present invention is to realize a bright and high-definition image display even in a liquid crystal display device designed with a very small pixel size of ten and several μm square and an electric appliance using the liquid crystal display device as a display unit.
[0011]
[Means for Solving the Problems]
In the present invention, in order to solve the above-described problem, a light shielding film is formed on the same surface as the wiring that electrically connects the source line and the TFT and the wiring that electrically connects the TFT and the pixel electrode. After forming an insulating film on the light shielding film, an interlayer insulating film is formed using an organic insulating film. A contact hole reaching the insulating film and the wiring is formed in the interlayer insulating film to form a pixel electrode. A storage capacitor is formed by the light shielding film / insulating film / pixel electrode.
[0012]
The TFT includes a channel formation region, an active layer including a source region and a drain region, a gate insulating film, and a gate electrode, and the gate electrode serves as a lower light-shielding film formed below the active layer (substrate side). It is connected to the.
[0013]
Further, since the light shielding film is formed in the same process as the wiring for electrically connecting the source line and the TFT and the wiring for electrically connecting the TFT and the pixel electrode, the number of processes does not need to be increased. Further, since the lower light-shielding film and the light-shielding film are provided, the occurrence of leakage current due to light leakage can be prevented.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
A pixel structure of the present invention will be described with reference to a cross-sectional view of FIG.
[0015]
A gate line 101 that also functions as a lower light-shielding film is formed on the substrate 100. Over the gate line 101, a base insulating film 102, a semiconductor layer 109, and a gate insulating film 110 are formed in this order. A gate electrode 114 on the gate insulating film 110 is connected to the gate line 101. A first interlayer insulating film and a second interlayer insulating film are stacked on the gate electrode 114, and a light shielding film 122 and wirings 120, 121 of a TFT (particularly a channel formation region) are formed on the second interlayer insulating film. Yes. An oxide insulating film 123 is formed over the light shielding film 122. As a method for forming the oxide insulating film 123, an anodic oxidation method may be used. Next, after the third interlayer insulating film 124 is formed, the pixel electrode 125 is formed.
[0016]
The light shielding film 122 is formed in the same process as the wiring 120 that electrically connects the TFT and the source line 115 and the wiring 121 that electrically connects the TFT and the pixel electrode 125. The storage capacitor 126 is formed from the light shielding film 122, the insulating film 123 formed on the light shielding film 122, and the pixel electrode 125 formed on the insulating film 123. Further, instead of covering the light shielding film 122 and the insulating film 123 with the pixel electrode 125, after forming the third interlayer insulating film 124, a contact hole reaching the insulating film 123 and the wiring 121 is formed in the third interlayer insulating film. The pixel electrode 125 is formed. Conventionally, a pixel structure in which a light shielding film is covered with a pixel electrode is generally used. However, in this method, a step formed by forming the pixel electrode is outside the light shielding film. It was the cause of this.
[0017]
In the pixel structure disclosed in the present invention, a step formed after the pixel electrode 125 is formed is formed immediately above the light-shielding film 122 (FIG. 6C), so that light leakage can be prevented. The storage capacitor is formed in a region where the thickness of the insulating film 123 inside the step is uniform and the capacitance can be obtained uniformly.
[0018]
Further, since the pixel structure disclosed in the present invention includes the lower light-shielding film (gate line) 101, light on the back side of the substrate that may hit the semiconductor layer or light incident from the upper surface passes through the substrate. It can block diffusely reflected light.
[0019]
In the pixel structure disclosed in the present invention, the light shielding film 122 used as one electrode of the storage capacitor electrically connects the TFT 120 and the pixel electrode 125 with the wiring 120 that electrically connects the TFT and the source line 115. Since the wiring 121 is formed in the same process, a storage capacitor can be formed without increasing the number of processes.
[0020]
Further, in the pixel structure disclosed in the present invention, when the insulating film 123 is formed by an anodic oxidation method, the light shielding film 122 is not connected to the wirings 120 and 121, so that an anodic oxide film is formed on the wirings 120 and 121. In addition, no current flows through the TFT during anodization.
[0021]
【Example】
(Example 1)
In this embodiment, a process for manufacturing an active matrix substrate using the present invention will be described. Note that in this specification, an active matrix substrate refers to a substrate in which a driver circuit and a pixel portion (having a TFT and a storage capacitor) are formed over the same substrate.
[0022]
First, a polysilicon film and WSi are formed on the insulating surface of the substrate (quartz substrate) 100. _x The films are stacked, and these films are patterned into a desired shape to form a lower light-shielding film 101 for shielding light from the back side of the substrate. As a film for forming the lower light shielding film, a polysilicon film, WSi _x (X = 2.0 to 2.8) Any one kind or plural kinds of films made of a conductive material such as a film, Al, Ta, W, Cr, and Mo may be formed. The lower light shielding film 101 also functions as a gate line. In this embodiment, the polysilicon film is used as the lower light shielding film 101a, and the film thickness is 50 nm. _x The film was formed as a second lower light-shielding film 101b by laminating with a film thickness of 100 nm. Hereinafter, the lower light-shielding film 101 is referred to as a gate line 101 (FIG. 1A).
[0023]
Next, a base insulating film 102 that covers the gate line 101 is formed. As the base insulating film 102, an insulating film containing silicon (eg, a silicon oxide film, a silicon oxynitride film, a silicon nitride film, or the like) is formed by a plasma CVD method, a sputtering method, or the like.
[0024]
Next, an amorphous semiconductor film is formed over the base insulating film 102 by low pressure CVD. The amorphous semiconductor film is not particularly limited, but preferably silicon or silicon germanium (Si _x Ge _1-x : 0 <x <1, typically x = 0.001 to 0.05). In this embodiment, an amorphous silicon film 103 is formed as an amorphous semiconductor film with a film thickness of 65 nm (FIG. 2A).
[0025]
Next, the amorphous silicon film 103 is crystallized. First, a mask 104 is formed on the amorphous silicon film 103, and a catalytic element containing layer 105 containing a catalytic element (for example, Ni) having a function of selectively promoting crystallization is formed in the amorphous silicon film 103. Subsequently, heat treatment is performed in a nitrogen atmosphere at 600 ° C. (500 to 700 ° C.) for 12 hours (4 to 12 hours), so that the crystalline silicon film 106 is formed. Note that after the formation of the catalyst element-containing layer 105, in order to reduce hydrogen contained in the amorphous silicon film 103, heat treatment for removing hydrogen may be performed at 450 ° C. for 1 hour. Further, after the heat treatment for crystallization, laser irradiation may be performed in order to further improve the crystallinity of the crystalline silicon film (FIG. 1B).
[0026]
Subsequently, a heat treatment process for gettering the catalytic element from the crystalline silicon film 106 is performed. The catalytic element forms a deep energy level in the silicon film, captures carriers and recombines, and has an adverse effect on electrical characteristics. In addition, it is considered that the catalyst element remaining in the crystalline semiconductor film segregates at the crystal grain boundary, and this segregation becomes a weak current escape path and causes a sudden increase in off-current. Therefore, it is necessary to reduce the concentration of the residual catalyst element to such an extent that the TFT characteristics are not adversely affected. Therefore, an impurity element having a catalytic element gettering action is selectively added to the crystalline silicon film. The mask 107 is used without removing the mask 104 used in the step of forming the catalyst element-containing layer 105. Subsequently, an impurity element is added to form the gettering region 108. In this embodiment, an element belonging to Group 15 of the periodic table, typically phosphorus (P), is added as an impurity element having a gettering action. Thereafter, heat treatment is performed at 700 ° C. (600 to 800 ° C.) for 12 hours to capture the catalytic element (Ni) in the crystalline silicon film 105 in the gettering region 108. After the heat treatment process for gettering is completed, the gettering region 108 is removed.
Note that the above heat treatment for crystallization of the semiconductor film and for gettering of the catalytic element is preferably performed in a reduced pressure atmosphere (pressure 1.33 to 133 Pa) exhausted by a rotary pump or a mechanical booster pump (FIG. 1). (C)).
[0027]
Next, heat treatment for improving the crystallinity of the crystalline silicon film 106 is performed. A silicon oxide film (not shown) having a thickness of 20 nm is formed by a low pressure CVD apparatus, and a heat oxidation process is performed at 950 ° C. By this treatment, a film (thermal oxide film) formed by oxidizing the crystalline silicon film is formed on the crystalline silicon film. With the above heat treatment, the crystalline silicon film has a thickness of about 35 nm. The crystalline silicon film is patterned into a desired shape to form a semiconductor layer 109 that will be an active layer of a later TFT.
[0028]
Next, a gate insulating film 110 is formed to cover the semiconductor layer 109 (FIG. 1D). Subsequently, an impurity element imparting p-type conductivity (hereinafter referred to as a p-type impurity element) is added through the gate insulating film 110. As the p-type impurity element, an element typically belonging to Group 13 of the periodic table, typically boron or gallium can be used. This step (referred to as channel doping step) is a step for controlling the threshold voltage of the TFT. By this step, 1 × 10 6 is applied to the semiconductor layer 109 to be an active layer of the later TFT. ¹⁵ ~ 1x10 ¹⁸ atoms / cm ^Three (Typically 5 × 10 ¹⁶ ~ 5x10 ¹⁷ atoms / cm ^Three P-type impurity element is added at a concentration of).
[0029]
Next, a resist mask is formed, and an n-type impurity element (phosphorus in this embodiment) is added to form an impurity region 111 containing phosphorus at a high concentration. In this region, phosphorus is 1 × 10 ²⁰ ~ 5x10 ^{twenty one} atoms / cm ^Three , Typically 2 × 10 ²⁰ ~ 1x10 ^{twenty two} atoms / cm ^Three The concentration of.
[0030]
Subsequently, a contact hole reaching the gate line 101 is formed in the base insulating film. Thereafter, a conductive film to be a gate electrode is formed. Note that the gate electrode may be formed of a single-layer conductive film, but is preferably a stacked film of two layers or three layers as necessary. In this embodiment, a stacked film including the conductive film (A) 112 and the conductive film (B) 113 is formed (FIG. 3A).
[0031]
In this embodiment, a TaN film is used as the conductive film (A) 112 and a W film is used as the conductive film (B) 113, but tantalum (Ta), titanium (Ti), molybdenum (Mo), tungsten (W), chromium ( Cr), an element selected from silicon (Si), a conductive film containing the element as a main component (typically, a tantalum nitride film, a tungsten nitride film, a titanium nitride film, or the like), or an alloy in which the elements are combined. A film (typically, a Mo—W alloy film, a Mo—Ta alloy film, a tungsten silicide film, or the like) can be used. Note that the conductive film (A) 112 has a thickness of 10 to 50 nm (preferably 20 to 30 nm), and the conductive film (B) 113 has a thickness of 200 to 400 nm (preferably 250 to 350 nm). . After that, the conductive film (A) 112 and the conductive film (B) 113 are patterned into a desired shape to form the gate electrode 114, the source line 115, and the capacitor electrode 116 (FIGS. 3B and 4).
[0032]
Next, using the gate electrode 114 as a mask, an impurity element imparting n-type conductivity (hereinafter referred to as an n-type impurity element) is added to a semiconductor layer to be an active layer of a later TFT. As the n-type impurity element, an element belonging to Group 15 of the periodic table, typically phosphorus or arsenic can be used. The region to which the n-type impurity element is added is a low-concentration impurity region for functioning as the LDD region 117, and the n-type impurity element is 1 × 10 6. ¹⁶ ~ 5x10 ¹⁸ atoms / cm ^Three (Typically 1x10 ¹⁷ ~ 5x10 ¹⁸ atoms / cm ^Three ) Concentration.
[0033]
Next, a region to be a later n-channel TFT is covered with a mask, and boron is added as a p-type impurity element to the semiconductor layer to be an active layer of the later p-channel TFT. ²⁰ ~ 3x10 ^{twenty one} atoms / cm ^Three , Typically 5 × 10 ²⁰ ~ 1x10 ^{twenty one} atoms / cm ^Three (Not shown).
[0034]
Next, a silicon nitride film, a silicon oxide film, or a silicon nitride oxide film is formed as the first interlayer insulating film 118 with a thickness of 50 to 500 nm, typically 200 to 300 nm. In this embodiment, a silicon nitride oxide film having a thickness of 200 nm is formed by plasma CVD (FIG. 3B).
[0035]
After that, heat treatment for activating the n-type and p-type impurity elements added to the respective semiconductor layers at respective concentrations was performed. This step can be performed by annealing using an electric furnace, laser annealing, lamp annealing, or a combination thereof. When performing the annealing method using an electric furnace, it may be performed at 550 to 1000 ° C. in an inert gas atmosphere. In this embodiment, the heat treatment is performed at 950 ° C. for 30 minutes to activate the impurity elements.
[0036]
Note that the conductive film used as the gate electrode in this example was very easily oxidized, and there was a problem that the resistivity increased when oxidized. Therefore, it is preferable that the heat treatment for activation in the present embodiment is performed by exhausting with a rotary pump and a mechanical booster pump to reduce the oxygen concentration in the atmosphere and performing the heat treatment in a reduced pressure atmosphere.
[0037]
Next, heat treatment is performed at 410 ° C. for 1 hour in a hydrogen atmosphere for hydrogenation in which dangling bonds in the active layer are terminated by thermally excited hydrogen. As another means of hydrogenation, plasma hydrogenation using hydrogen excited by plasma may be performed.
[0038]
Note that in the case where the second interlayer insulating film 119 is formed using an inorganic insulating film, the heat treatment for hydrogenation may be performed after the insulating film serving as a dielectric of the storage capacitor is formed.
[0039]
Next, a second interlayer insulating film 119 is formed to a film thickness of 500 to 1000 nm (800 nm in this embodiment). As the second interlayer insulating film, an organic insulating film such as acrylic, polyimide, polyamide, or BCB (benzocyclobutene), or an inorganic insulating film such as a silicon oxynitride film or a silicon nitride oxide film may be used.
[0040]
Subsequently, the contact hole reaching the semiconductor layer 109 is formed in the gate insulating film 110, the first interlayer insulating film 118 and the second interlayer insulating film 119, and the contact hole reaching the source line 115 and the capacitor electrode 116 is formed in the first interlayer insulating film 118 and A second interlayer insulating film 119 is formed. Next, a conductive film is formed to form a light-shielding film for light-shielding the wiring for electrically connecting the TFTs and the TFT (channel formation region), and patterned into a desired shape to form the wirings 120 and 121 and the upper part. A light shielding film 122 is formed. As a wiring material, a conductive film mainly composed of titanium (Ti) is formed to a thickness of 50 to 100 nm, and then a conductive film mainly composed of aluminum (Al) is formed to a thickness of 300 to 500 nm. What is necessary is just a structure. Note that as a conductive film for forming the wiring and the light shielding film, a film mainly containing tantalum (Ta), a conductive film mainly containing aluminum (Al), or a film mainly containing titanium (Ti) is used. Any one of them may be stacked (FIGS. 5A and 5B).
[0041]
Next, an oxide film 123 having a thickness of 20 to 100 nm (preferably 30 to 50 nm) is formed on the surface of the light shielding film 122 by an anodic oxidation method or a plasma oxidation method (an anodic oxidation method in this embodiment). In this embodiment, a film mainly composed of titanium and a film mainly composed of aluminum are stacked as the light shielding film 122, and the film mainly composed of aluminum is anodized to form an anodized insulating film 123. An aluminum oxide film (alumina film) is formed. This oxide insulating film 123 is used as a dielectric for a storage capacitor. Note that an oxide insulating film obtained by anodizing tantalum (Ta) or titanium (Ti) also has a high dielectric constant, and thus can be preferably used as a dielectric for a storage capacitor (FIG. 6A).
[0042]
In this anodizing treatment, first, an ethylene glycol tartrate solution having a sufficiently low alkali ion concentration is prepared. This is a solution of 15% ammonium tartrate aqueous solution and ethylene glycol mixed at 2: 8, and ammonia water is added to this to adjust the pH to 7 ± 0.5. Then, a platinum electrode serving as a cathode is provided in the solution, the substrate on which the light shielding film 122 is formed is immersed in the solution, and a constant (several mA to several tens mA) direct current is passed using the light shielding film 122 as an anode. In this embodiment, a current of 200 mA was passed through one substrate.
[0043]
The voltage between the cathode and the anode in the solution changes with time according to the growth of the anodic oxide, but the voltage is increased at a constant step-up rate while maintaining a constant current. Terminate. In this way, an anodic oxide insulating film 123 having a thickness of about 50 nm can be formed on the surface of the light shielding film 122. The numerical values related to the anodic oxidation method shown here are only examples, and the optimum values can naturally vary depending on the size of the element to be manufactured.
[0044]
When an anodic oxide film was formed on the aluminum film under the conditions of the anodic oxidation method in this example, an AlOx film having a thickness of 51.4 nm was formed. When an ITO film of 1 mmΦ is formed on this AlOx film and a voltage of 5 V is applied between the Al film-AlOx film-ITO film, 1 × 10 ^-11 The minute leak current of (A) was measured. Thus, it was found that the AlOx film can be used as a dielectric for a storage capacitor of a liquid crystal display device.
[0045]
Note that only the light shielding film 122 is anodized in this anodizing step. Since the wirings 120 and 121 are not connected to the light shielding film 122, an anodic oxide film is not formed. Further, since no current flows through the TFT during anodic oxidation, the deterioration of the TFT can be prevented.
[0046]
Here, the insulating film is provided only on the surface of the light shielding film by using the anodic oxidation method, but the insulating film may be formed by a vapor phase method such as a plasma CVD method, a thermal CVD method, or a sputtering method. Alternatively, a silicon oxide film, a silicon nitride film, a silicon nitride oxide film, a DLC (Diamond Like Carbon) film, a tantalum oxide film, or an organic insulating film may be used. Further, a laminated film combining these may be used.
[0047]
After the oxide insulating film 123 is formed, the second-layer conductive film containing aluminum of the wirings 120 and 121 having a stacked structure is removed.
[0048]
Next, a third interlayer insulating film 124 is formed. Since the third interlayer insulating film 124 needs to be planarized, it is formed to a thickness of 1.5 μm using an organic insulating film such as polyimide or acrylic. Subsequently, the interlayer insulating film in a region serving as a storage capacitor is removed by etching, and the oxide insulating film 123 is exposed. In the same process, a contact hole reaching the drain wiring 121 is formed in the third interlayer insulating film 124 (FIG. 6B), and a pixel electrode 125 is formed (FIG. 6C). The pixel electrode 125 is in contact with the oxide insulating film 123 in a part of the region, and a first storage capacitor 126 is formed using the light shielding film 122 as a lower electrode, the anodic oxide film 123 as a dielectric, and the pixel electrode 125 as an upper electrode. In this embodiment, in order to obtain a transmissive liquid crystal display device, an ITO film (compound of indium oxide and tin oxide) is used to form a film with a thickness of 100 nm by a sputtering method. Note that the second storage capacitor 127 includes the semiconductor layer 109, the gate insulating film 110, and the capacitor electrode 116.
[0049]
FIG. 16 shows a pixel structure in the case where only the first storage capacitor is formed without forming the capacitor electrode.
[0050]
Thus, when this embodiment is used, an active matrix substrate having an aperture ratio of 55% can be manufactured. Further, after forming an alignment film for aligning the liquid crystal layer on the active matrix substrate thus formed, and bonding the counter substrate and the active matrix substrate on which the counter electrode and the alignment film are formed using a known cell assembly technique, An active matrix liquid crystal display device can be completed by injecting and sealing liquid crystal.
[0051]
(Example 2)
An example of an active matrix liquid crystal display device manufactured using the active matrix substrate manufactured in Embodiment 1 will be described.
[0052]
In FIG. 7, the active matrix substrate includes a pixel portion formed on a substrate 100, a driving circuit, and other signal processing circuits. A TFT (also referred to as a pixel TFT) and a storage capacitor are provided in the pixel portion, and a driver circuit provided around the pixel portion is configured based on a CMOS circuit.
[0053]
The light shielding film 122 is provided above the gate line 101 in a direction parallel to the gate line 101 and functions as a lower electrode of the storage capacitor. The source line 115 is provided in a direction perpendicular to the gate line 101.
[0054]
From the drive circuit, a gate line 101 and a source line 115 respectively extend to the pixel portion and are connected to the pixel TFT. A flexible printed circuit (FPC) 201 is connected to an external input terminal 202 and used for inputting an image signal or the like. The FPC 201 is firmly bonded with a reinforcing resin, and is connected to each drive circuit by connection wiring. Moreover, although not shown in the counter substrate 200, a transparent counter electrode is provided.
[0055]
(Example 3)
In this embodiment, a method for manufacturing an active matrix substrate different from that in Embodiment 1 will be described with reference to FIGS. Note that the steps up to the formation of the wiring and the light shielding film shown in FIG.
[0056]
In accordance with the first embodiment, a wiring and a light shielding film for electrically connecting the TFT and the source line are formed and formed up to the state of FIG.
[0057]
Next, a third interlayer insulating film 301 is formed. Since the third interlayer insulating film 301 needs to be planarized, it is formed using an organic insulating film such as polyimide or acrylic (FIG. 8A). Subsequently, the third interlayer insulating film 301 is etched to expose a part of the light shielding film 122 and the wiring 121 (FIG. 8B).
[0058]
Next, an anodic oxide film 302 is formed on the surface of the light shielding film 122 by an anodic oxidation method. An aluminum oxide film (Al ₂ O _Three Film) is formed.
[0059]
After the oxide insulating film 302 is formed, the conductive film containing aluminum as a main component of the second layer of the wiring 121 in contact with the ITO film used as a pixel electrode to be formed in the next step is removed.
[0060]
Next, the pixel electrode 303 is formed (FIG. 8C). The pixel electrode 303 is partly in contact with the oxide insulating film 302. In this embodiment, in order to obtain a transmissive liquid crystal display device, an ITO film (compound of indium oxide and tin oxide) is used to form a film with a thickness of 100 nm by a sputtering method. Through the steps so far, the storage capacitor 304 is formed with the light shielding film 122 as the lower electrode, the anodic oxide film 302 as the dielectric, and the pixel electrode 303 as the upper electrode.
[0061]
With the above process sequence, there is no possibility that an anodic oxide film is formed between the second interlayer insulating film and the wiring. Therefore, there is no possibility that the light shielding film is peeled off from the second interlayer insulating film, and the reliability is improved. A high active matrix substrate can be manufactured.
[0062]
Example 4
In this embodiment, a pixel portion having a structure different from that in Embodiment 1 will be described with reference to FIG. Note that since the basic structure is the same as that of the pixel portion shown in FIG. 6C, only differences will be described.
[0063]
In accordance with Embodiment 1, the steps up to the step of forming a conductive film for forming the gate electrode shown in FIG. Next, the conductive film is patterned into a desired shape, so that the gate electrode 401, the source line 402, the capacitor electrode 403, and the connection electrode 404 are formed. The connection electrode 404 is an electrode that is formed to electrically connect the drain wiring and the pixel electrode.
[0064]
Next, an impurity element is added to a semiconductor layer that becomes an active layer of a later TFT to form an n-type impurity region and a p-type impurity region. Note that an n-type impurity element is 1 × 10 6 in an n-type impurity region which becomes a source region or a drain region of an n-channel TFT. ²⁰ ~ 1x10 ^{twenty two} atoms / cm ^Three The n-type impurity region that becomes the LDD region has a concentration of 1 × 10 ¹⁶ ~ 5x10 ¹⁸ atoms / cm ^Three Is added at a concentration of In the step of adding the p-type impurity element, a semiconductor layer to be an active layer of a later n-channel TFT is covered with a mask so that the p-type impurity element is not added. In the p-type impurity region which becomes the source region or drain region of the p-channel TFT, 2 × 10 ²⁰ ~ 2x10 ^{twenty two} atoms / cm ^Three A p-type impurity element having a concentration of 1 is added.
[0065]
Next, a first interlayer insulating film 405 is formed with a silicon nitride film having a thickness of 200 nm.
After that, heat treatment for activating the n-type and p-type impurity elements added to the respective semiconductor layers at respective concentrations was performed. This step can be performed by annealing using an electric furnace, laser annealing, lamp annealing, or a combination thereof. When performing the annealing method using an electric furnace, it may be performed at 550 to 1000 ° C. in an inert gas atmosphere. In this embodiment, the heat treatment is performed at 950 ° C. for 30 minutes to activate the impurity elements. The heat treatment for activation in this embodiment is preferably performed by exhausting with a rotary pump and a mechanical booster pump to reduce the oxygen concentration in the atmosphere and performing the heat treatment in a reduced-pressure atmosphere. Subsequently, heat treatment is performed at 410 ° C. for 1 hour in a hydrogen atmosphere for hydrogenation in which dangling bonds in the active layer are terminated by thermally excited hydrogen. As another means of hydrogenation, plasma hydrogenation using hydrogen excited by plasma may be performed.
[0066]
Next, a second interlayer insulating film 406 is formed. As the second interlayer insulating film, an inorganic insulating film such as a silicon oxynitride film or a silicon nitride oxide film was formed to a thickness of 800 nm. Subsequently, contact holes reaching the semiconductor layer 109, the capacitor electrode 403, the source line 402, and the connection electrode 404 are formed in the gate insulating film 110, the first interlayer insulating film 405, and the second interlayer insulating film 406.
[0067]
Next, wirings 407 and 408 for electrically connecting the TFT and the source line, the drain wiring of the TFT and the connection electrode 404, and a light shielding film 409 for shielding the TFT (channel formation region) are formed.
[0068]
Next, the upper light shielding film 409 is subjected to an anodic oxidation method as described in Example 1 to form an anodized insulating film 410. The oxide insulating film 410 is used as a dielectric for a storage capacitor. Subsequently, the pixel electrode 412 is formed using the third interlayer insulating film 411 and the ITO film by the organic insulating film according to the first embodiment, and the active matrix substrate is completed.
[0069]
In this embodiment, the third interlayer insulating film 411 is formed after the anodic oxide film is formed. However, the third interlayer insulating film 411 may be formed first as in the third embodiment, and the process sequence is performed. May be determined by the practitioner as appropriate.
[0070]
(Example 5)
In this embodiment, a pixel portion having a structure different from that in Embodiment 1 will be described with reference to FIG.
[0071]
When electrodes of different types of materials are immersed in an electrolytic solution, there is a phenomenon of galvanic corrosion in which the immersed electrodes are dissolved in the electrolytic solution due to a difference in ionization tendency. This phenomenon may occur when an aluminum (Al) film and an ITO film are laminated, immersed in a developer during the patterning and etching process. This electric corrosion causes a conduction failure due to a change in shape when microfabrication is performed. Therefore, as shown in FIG. 10, in order to connect the drain wiring 121 and the pixel electrode 501, a contact hole larger than the line width of the drain wiring 121 is formed in the third interlayer insulating film 119, and the wiring aluminum is used as a main component. Remove the film. Since the wiring is exposed to the full line width, it can be removed without leaving an aluminum film. Therefore, it is possible to prevent electrolytic corrosion due to contact between the ITO film used as the pixel electrode and the aluminum film.
[0072]
An active matrix liquid crystal display device can be manufactured from an active matrix substrate manufactured using this embodiment.
[0073]
(Example 6)
In this embodiment, a pixel portion having a structure different from that in Embodiment 1 will be described with reference to FIG.
[0074]
FIG. 15 shows the steps up to the formation of the gate insulating film 110 shown in FIG. Thereafter, a conductive film for forming a gate electrode is stacked and patterned into a desired shape to form a gate electrode.
[0075]
Next, an n-type impurity element is added to the semiconductor layer using the gate electrode as a mask. In this embodiment, phosphorus (P) is used as the n-type impurity element. Here, a low-concentration impurity region (impurity concentration of 1 × 10 6 for functioning as an LDD region) ¹⁶ ~ 5x10 ¹⁸ atoms / cm ^Three ) Is formed. Subsequently, a resist mask is formed, and a high concentration (1 × 10 10) is formed. ²⁰ ~ 1x10 ^{twenty one} atoms / cm ^Three ) To form a region containing an n-type impurity element.
[0076]
Next, a region to be a later n-channel TFT is covered with a mask, and boron as a p-type impurity element is added to the region to be a p-channel TFT by 2 × 10 6. ²⁰ ~ 2x10 ^{twenty one} atoms / cm ^Three Add the concentration.
[0077]
Subsequent steps are formed according to Example 1. In this manner, the order of the impurity element addition steps can be changed to form an active matrix substrate as shown in FIG.
[0078]
(Example 7)
In this embodiment, another example of a method for crystallizing a semiconductor film used as an active layer will be described with reference to FIGS.
[0079]
A lower light shielding film (gate line) 601 is formed on the substrate 600. Next, a film formed of a silicon nitride film, a silicon oxide film, a silicon nitride oxide film, or a stack of these films is formed as the base insulating film 602. Next, an amorphous silicon film 603 is formed as an amorphous semiconductor film over the base insulating film 602. Note that the base insulating film 602 and the amorphous silicon film 603 can be formed continuously without being released to the atmosphere.
[0080]
Next, a catalytic element containing a catalytic element (typically nickel) of 0.1 to 50 ppm in weight conversion in this embodiment is applied to the entire surface of the amorphous silicon film 603 by a spin coating method to form the catalytic element-containing layer 604. Form. Here, in addition to nickel, as a catalytic element, iron (Fe), palladium (Pd), tin (Sn), lead (Pb), cobalt (Co), platinum (Pt), copper (Cu), gold ( Metal elements such as Au) can be used. In this embodiment, the catalytic element is applied by a spin coating method, but a very thin film containing the catalytic element may be formed by a vapor method or a sputtering method (FIG. 11A).
[0081]
Subsequently, prior to the crystallization step, heat treatment is performed to release hydrogen contained in the amorphous silicon film. Heat treatment is performed at 400 to 500 ° C. for about 1 hour. Next, exhaust is performed by a rotary pump and a mechanical booster pump, and heat treatment is performed in a nitrogen atmosphere at a reduced pressure (1.33 to 26.7 Pa), so that a crystalline silicon film 605 is formed (FIG. 11B).
[0082]
Next, a mask insulating film 606 is formed over the crystalline semiconductor film 605, and an element having an action of gettering (capturing) the catalytic element, typically an impurity element belonging to Group 15 of the periodic table (in this embodiment, , Phosphorus) is added to the semiconductor layer to form a gettering region 608. Impurity element is 1 × 10 ¹⁹ ~ 1x10 ^{twenty two} atoms / cm ^Three It is added to the semiconductor layer at a concentration of.
[0083]
Subsequently, heat treatment is performed to getter (capture) the catalyst element used in the crystallization from the semiconductor layer serving as the active layer. The atmosphere of the furnace in which treatment is performed is exhausted using a vacuum pump (for example, a rotary pump or a mechanical booster pump, or both pumps), and the atmosphere is reduced. The atmosphere is infused with nitrogen at 5 l / min and the pressure is maintained at 13.3 to 26.7 Pa. The catalytic element is gettered from a region to be a channel formation region by heat treatment at 450 to 950 ° C. for 4 to 12 hours. Note that an impurity element belonging to Group 13 of the periodic table is preferably added to the gettering region in addition to the impurity element belonging to Group 15 of the periodic table (FIG. 11C).
[0084]
This gettering step may be performed in the same step as the heat treatment for activating the n-type and p-type impurity elements added to the semiconductor layer. In addition, the gettering region may be used because a region which later becomes a source region or a drain region of the active layer of the TFT contains an impurity element having a concentration necessary for gettering.
[0085]
This example can be used in combination with any of Examples 1-6.
[0086]
(Example 8)
FIG. 12 shows an example in which an active matrix liquid crystal display device formed by implementing the present invention is used for a projector.
[0087]
FIG. 12A illustrates a front projector, which includes a projection device 2601, a screen 2602, and the like.
[0088]
FIG. 12B illustrates a projector, which includes a main body 2701, a projection device 2702, a mirror 2703, a screen 2704, and the like.
[0089]
FIG. 12C is a diagram showing an example of the structure of the projection devices 2601 and 2702 in FIGS. 12A and 12B. The projection devices 2601 and 2702 include a light source optical system 2801, mirrors 2802 and 2804 to 2806, a dichroic mirror 2803, a prism 2807, a liquid crystal display device 2808, a phase difference plate 2809, and a projection optical system 2810. Projection optical system 2810 includes an optical system including a projection lens. Although the present embodiment shows a three-plate type example, it is not particularly limited, and for example, a single-plate type may be used. Further, the practitioner may appropriately provide an optical system such as an optical lens, a film having a polarization function, a film for adjusting a phase difference, or an IR film in the optical path indicated by an arrow in FIG. Good.
[0090]
FIG. 12D illustrates an example of the structure of the light source optical system 2801 in FIG. In this embodiment, the light source optical system 2801 includes a reflector 2811, a light source 2812, lens arrays 2813 and 2814, a polarization conversion element 2815, and a condenser lens 2816. Note that the light source optical system illustrated in FIG. 12D is an example and is not particularly limited. For example, the practitioner may appropriately provide an optical system such as an optical lens, a film having a polarization function, a film for adjusting a phase difference, or an IR film in the light source optical system.
[0091]
However, the projector shown in FIG. 12 shows a case where a transmissive electro-optical device is used, and an application example of a reflective liquid crystal display device is not shown.
[0092]
The liquid crystal display device manufactured using the present invention can be used by being incorporated in a display portion of another electric appliance. Examples of the electric appliance include a video camera, a digital camera, a head mounted display (goggles type display), a personal computer, a portable information terminal (such as a mobile computer, a mobile phone, or an electronic book). Examples of these are shown in FIGS.
[0093]
FIG. 13A illustrates a personal computer, which includes a main body 2001, an image input portion 2002, a display portion 2003, a keyboard 2004, and the like.
[0094]
FIG. 13B illustrates a video camera, which includes a main body 2101, a display portion 2102, an audio input portion 2103, operation switches 2104, a battery 2105, an image receiving portion 2106, and the like.
[0095]
FIG. 13C illustrates a mobile computer, which includes a main body 2201, a camera unit 2202, an image receiving unit 2203, operation switches 2204, a display unit 2205, and the like.
[0096]
FIG. 13D shows a goggle type display, which includes a main body 2301, a display portion 2302, an arm portion 2303, and the like.
[0097]
FIG. 13E shows a player using a recording medium (hereinafter referred to as a recording medium) on which a program is recorded, and includes a main body 2401, a display portion 2402, a speaker portion 2403, a recording medium 2404, operation switches 2405, and the like. This player uses a DVD (Digital Versatile Disc), CD, or the like as a recording medium, and can perform music appreciation, movie appreciation, games, and the Internet.
[0098]
FIG. 13F illustrates a digital camera, which includes a main body 2501, a display portion 2502, an eyepiece portion 2503, an operation switch 2504, an image receiving portion (not shown), and the like.
[0099]
FIG. 14A shows a mobile phone, 3001 is a display panel, and 3002 is an operation panel. The display panel 3001 and the operation panel 3002 are connected at a connection portion 3003. An angle θ between the surface of the connection unit 3003 on which the display unit 3004 of the display panel 3001 is provided and the surface of the operation panel 3002 on which the operation keys 3006 are provided can be arbitrarily changed. Further, it has an audio output unit 3005, operation keys 3006, a power switch 3007, and an audio input unit 3008.
[0100]
FIG. 14B illustrates a portable book (electronic book) which includes a main body 3001, display portions 3002 and 3003, a storage medium 3004, operation switches 3005, an antenna 3006, and the like.
[0101]
FIG. 14C illustrates a display, which includes a main body 3101, a support base 3102, a display portion 3103, and the like.
[0102]
As described above, the scope of application of the present invention is extremely wide and can be applied to electric appliances in various fields. Moreover, the electric appliance of a present Example can be implement | achieved combining the Examples 1-7.
[0103]
【The invention's effect】
By using the present invention, a semiconductor device having a sufficient storage capacity and a high aperture ratio can be manufactured without increasing the number of steps. In addition, a bright high-definition image display can be realized even in a liquid crystal display device designed with a very small pixel size and an electric appliance using the liquid crystal display device as a display unit.
[Brief description of the drawings]
FIG. 1 is a diagram showing an example of implementation of the present invention.
FIG. 2 is a diagram showing an example of implementation of the present invention.
FIG. 3 is a diagram showing an example of implementation of the present invention.
FIG. 4 is a diagram showing an example of implementation of the present invention.
FIG. 5 is a diagram showing an example of implementation of the present invention.
FIG. 6 is a diagram showing an example of implementation of the present invention.
FIG. 7 is a diagram showing an example of implementation of the present invention.
FIG. 8 is a diagram showing an example of implementation of the present invention.
FIG. 9 is a diagram showing an example of implementation of the present invention.
FIG. 10 is a diagram showing an example of implementation of the present invention.
FIG. 11 is a diagram showing an example of implementation of the present invention.
FIG. 12 is a diagram showing an example of an electric appliance.
FIG. 13 shows an example of an electric appliance.
FIG. 14 illustrates an example of an electric appliance.
FIG. 15 is a diagram showing an example of implementation of the present invention.
FIG. 16 is a diagram showing an example of implementation of the present invention.

Claims

A semiconductor device having a source line, a TFT electrically connected to the source line, and a storage capacitor,
2. The semiconductor device according to claim 1, wherein the storage capacitor includes a light shielding film formed of the same layer as a wiring connecting the source line and the TFT, an insulating film on the light shielding film, and a pixel electrode.

A semiconductor device having a source line, a TFT electrically connected to the source line, and a storage capacitor,
The storage capacitor includes a light shielding film formed of the same layer as a wiring connecting the source line and the TFT, an insulating film on the light shielding film, and a pixel electrode.
The pixel device is formed by covering an interlayer insulating film formed on the wiring and an insulating film on the light shielding film.

A semiconductor device including a source line, a gate line, a TFT electrically connected to the source line and the gate line, and a storage capacitor,
The TFT includes a semiconductor layer having a channel formation region, a source region, and a drain region, a gate insulating film, and a gate electrode.
The gate electrode is connected to the gate line formed under the semiconductor layer ;
2. The semiconductor device according to claim 1, wherein the storage capacitor includes a light shielding film formed of the same layer as a wiring connecting the source line and the TFT, an insulating film on the light shielding film, and a pixel electrode.

A semiconductor device including a source line, a gate line, a TFT electrically connected to the source line and the gate line, a first storage capacitor, and a second storage capacitor,
The TFT includes a semiconductor layer having a channel formation region, a source region, and a drain region, a gate insulating film, and a gate electrode.
The gate electrode is connected to the gate line formed under the semiconductor layer ;
The first storage capacitor includes a light shielding film formed of the same layer as a wiring connecting the source line and the TFT, an insulating film on the light shielding film, and a pixel electrode.
The second storage capacitor, before SL and the semiconductor layer which is continuous from the drain region, the gate insulating and film, the semiconductor device characterized by comprising a capacitor electrode formed in the gate electrode and the same step.

5. The semiconductor device according to claim 3 , wherein the gate line blocks light corresponding to a channel formation region of the TFT.

In any one of claims 1 to 5, a wiring for connecting the said source line TFT, the light shielding film, and wherein a plurality of conductive films are laminated.

In the claims 1 to any one of claims 6, insulating film on the light shielding film, and wherein a is an anode oxide film of the light-shielding film.

A first step of forming a gate line on the substrate;
A second step of forming a base insulating film on the substrate;
A third step of forming a semiconductor layer on the base insulating film;
A fourth step of forming a gate insulating film on the semiconductor layer;
A fifth step of forming a contact hole reaching the gate line in the base insulating film and the gate insulating film;
A sixth step of forming a gate electrode connected to the gate line on the gate insulating film;
A seventh step of adding an impurity element to the semiconductor layer;
An eighth step of forming a first interlayer insulating film and a second interlayer insulating film on the gate electrode;
A ninth step of forming a contact hole reaching the semiconductor layer in the first interlayer insulating film and the second interlayer insulating film;
A tenth step of simultaneously forming a wiring and a light shielding film reaching the semiconductor layer;
An eleventh step of forming a third interlayer insulating film on the light shielding film;
A twelfth step of forming a contact hole reaching the light shielding film and the wiring in the third interlayer insulating film;
A thirteenth step of forming an insulating film on the light shielding film;
Have a fourteenth step of forming an insulating film and a pixel electrode on the third interlayer insulating film on the light shielding film,
The method for manufacturing a semiconductor device, wherein the wiring is located between the pixel electrode and the semiconductor layer .

A first step of forming a gate line on the substrate;
A second step of forming a base insulating film on the gate line;
A third step of forming a semiconductor layer on the base insulating film;
A fourth step of forming a gate insulating film on the semiconductor layer;
A fifth step of forming a contact hole reaching the gate line in the base insulating film and the gate insulating film;
A sixth step of forming a gate electrode connected to the gate line on the gate insulating film;
A seventh step of adding an impurity element to the semiconductor layer;
An eighth step of forming a first interlayer insulating film and a second interlayer insulating film on the gate electrode;
A ninth step of forming a contact hole reaching the semiconductor layer in the first interlayer insulating film and the second interlayer insulating film;
A tenth step of simultaneously forming a wiring and a light shielding film reaching the semiconductor layer;
An eleventh step of forming an insulating film on the light shielding film;
A twelfth step of forming a third interlayer insulating film;
A thirteenth step of forming an insulating film on the light shielding film and a contact hole reaching the wiring in the third interlayer insulating film;
Have a fourteenth step of forming an insulating film and a pixel electrode on the third interlayer insulating film on the light shielding film,
The method for manufacturing a semiconductor device, wherein the wiring is located between the pixel electrode and the semiconductor layer .

A first step of forming a gate line on the substrate;
A second step of forming a base insulating film on the gate line;
A third step of forming an amorphous semiconductor film on the base insulating film;
A fourth step of adding a catalytic element to the amorphous semiconductor film and performing a first heat treatment to form a crystalline semiconductor film;
A fifth step of performing a second heat treatment to remove the catalytic element from the crystalline semiconductor film;
A sixth step of patterning the crystalline semiconductor film to form a semiconductor layer;
A seventh step of forming a gate insulating film on the semiconductor layer;
An eighth step of forming a contact hole reaching the gate line in the base insulating film and the gate insulating film;
A ninth step of forming a gate electrode connected to the gate line on the gate insulating film;
A tenth step of adding an impurity element to the semiconductor layer;
An eleventh step of forming a first interlayer insulating film and a second interlayer insulating film on the gate electrode;
A twelfth step of forming a contact hole reaching the semiconductor layer in the first interlayer insulating film and the second interlayer insulating film;
A thirteenth step of simultaneously forming a wiring reaching the semiconductor layer and a light shielding film;
A fourteenth step of forming a third interlayer insulating film;
A fifteenth step of forming a contact hole reaching the light shielding film and the wiring in the third interlayer insulating film;
16 steps of forming an insulating film on the light shielding film;
Have a seventeenth step of forming an insulating film and a pixel electrode on the third interlayer insulating film on the light shielding film,
The method for manufacturing a semiconductor device, wherein the wiring is located between the pixel electrode and the semiconductor layer .

A first step of forming a gate line on the substrate;
A second step of forming a base insulating film on the gate line;
A third step of forming an amorphous semiconductor film on the base insulating film;
A fourth step of adding a catalytic element to the amorphous semiconductor film and performing a first heat treatment to form a crystalline semiconductor film;
A fifth step of performing a second heat treatment to remove the catalytic element from the crystalline semiconductor film;
A sixth step of patterning the crystalline semiconductor film to form a semiconductor layer;
A seventh step of forming a gate insulating film on the semiconductor layer;
An eighth step of forming a contact hole reaching the gate line in the base insulating film and the gate insulating film;
A ninth step of forming a gate electrode connected to the gate line on the gate insulating film;
A tenth step of adding an impurity element to the semiconductor layer;
An eleventh step of forming a first interlayer insulating film and a second interlayer insulating film on the gate electrode;
A twelfth step of forming a contact hole reaching the semiconductor layer in the first interlayer insulating film and the second interlayer insulating film;
A thirteenth step of simultaneously forming a wiring reaching the semiconductor layer and a light shielding film;
A fourteenth step of forming an insulating film on the light shielding film;
A fifteenth step of forming a third interlayer insulating film;
A sixteenth step of forming, in the third interlayer insulating film, an insulating film on the light shielding film and a contact hole reaching the wiring;
Have a seventeenth step of forming an insulating film and a pixel electrode on the third interlayer insulating film on the light shielding film,
The method for manufacturing a semiconductor device, wherein the wiring is located between the pixel electrode and the semiconductor layer .

12. The method for manufacturing a semiconductor device according to claim 8, wherein the insulating film over the light shielding film is formed by using an anodic oxidation method.