JP4720926B2 - 処理装置 - Google Patents
処理装置 Download PDFInfo
- Publication number
- JP4720926B2 JP4720926B2 JP2009077507A JP2009077507A JP4720926B2 JP 4720926 B2 JP4720926 B2 JP 4720926B2 JP 2009077507 A JP2009077507 A JP 2009077507A JP 2009077507 A JP2009077507 A JP 2009077507A JP 4720926 B2 JP4720926 B2 JP 4720926B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- memory
- control unit
- ram
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012545 processing Methods 0.000 title claims description 94
- 238000000034 method Methods 0.000 claims description 138
- 230000008569 process Effects 0.000 claims description 136
- 230000015654 memory Effects 0.000 claims description 133
- 230000004044 response Effects 0.000 claims description 109
- 230000007704 transition Effects 0.000 claims description 12
- 230000008859 change Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000001186 cumulative effect Effects 0.000 description 2
- 206010062519 Poor quality sleep Diseases 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3284—Power saving in printer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/329—Power saving characterised by the action undertaken by task scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3293—Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
- Record Information Processing For Printing (AREA)
- Power Sources (AREA)
- Communication Control (AREA)
Description
この構成によれば、総容量の大きい第2メモリを低消費電力モードに設定することができるため、総容量の小さい第1メモリを低消費電力モードに設定する場合と比較して、より省電力化を図ることができる。
上記の(2)の場合、第2制御部が第2メモリを低消費電力モードに変更する処理(以下、「モード変更処理」ともいう)は、第2制御部が第1メモリに格納された第2プログラムを使用して実行される特定の処理よりも先に実行されてもよいし、後に実行されてもよい。あるいは、上記した2つの処理が並列して実行されていてもよい。即ち、モード変更処理は、第2メモリに格納されている第2プログラムを第1メモリに格納する処理が終了した後に、実行されればよい。例えば、モード変更処理は、第2メモリに格納されている第2プログラムを第1メモリに格納する処理が終了した直後に、実行されてもよい。この構成によると、第2メモリを迅速に低消費電力モードに変更することができ、省電力を図ることができる。
第2制御部は、第1種の第2プログラムを使用する場合、当該第2プログラムを第1メモリに格納してから第1種の第2プログラムを使用する。この結果、第2制御部は、例えば、第2プログラムを使用して処理を実行する前、又は、処理を実行している最中に、第2メモリを低消費電力モードに変更することができる。これにより、処理装置の省電力化が図られる。例えば、第2メモリが第1メモリよりも総容量が大きい場合に、第2メモリが通常動作モードである時間を短くすることによって、メモリの省電力化が図られる。一方において、第2種の第2プログラムを使用する場合、当該第2プログラムを第1メモリに格納しない。例えば、第1メモリが第2メモリよりも総容量が小さい場合に、第2プログラムのうち、比較的にサイズの大きい種類のプログラムを第2種と予め指定しておくとよい。これにより、第2種の第2プログラムが第1メモリに格納することができない場合でも、第2制御部が第2種の第2プログラムを使用して処理を実行することができる。
これにより、実行すべき特定の処理のための第1種の第2プログラムを第1メモリに格納することができる。
これにより、第2メモリを通常動作モードに移行させる状況が発生する可能性を低くすることができ、より省電力化を図ることができる。
図面を参照して実施例を説明する。図1は、本実施例のプリンタ10の概略図を示す。プリンタ10は、制御部12とネットワークインターフェイス30(以下では、「ネットワークI/F30」という)とプリントエンジン34と表示パネル38等を有する。制御部12は、メインCPU14とメイン用クロック回路16とROM18と2つのRAM20,22とサブCPU24とサブ用クロック回路26とMACコントローラ28とエンジン制御回路32とパネル制御回路36等を有する。
図5は、プリンタ10の状態が移行する様子を示す。プリンタ10は、処理状態92と待機状態94とLスリープ状態96とDスリープ状態98との間で状態が移行する。図6は、プリンタ10が各状態92,94,96,98の場合に、メインCPU14、サブCPU24、第1RAM20、第2RAM22及び表示パネル38の状態を表わす表100を示す。プリンタ10が起動されると、プリンタ10は、待機状態94となる。図6に示すように、待機状態94では、2つのCPU14,24にクロックが供給されている(即ち、2つのCPU14,24は非スリープ状態である)。2つのRAM20,22は通常動作モードであり、表示パネル38はON状態である。
次いで、メインCPU14が実行する処理の内容について説明する。図7,8は、メインCPU14によって実行される省電力処理のフローチャートを示す。図7,8の処理は、プリンタ10が起動され、メインCPU14が待機状態タイマをリセットすると開始される。プリンタ10が起動された時点では、プリンタ10は待機状態92である。メインCPU14は、第1RAM20の状態変数格納領域58(図2参照)に待機状態94を示す状態変数を格納する。メインCPU14は、第2RAM22の第2省電力処理プログラム格納領域84(図4参照)に格納されているプログラムを使用して以下の処理を実行する。
続いて、メインCPU14が図7のS22で実行する状態移行判断処理の内容を説明する。図9は、メインCPU14によって実行される状態移行判断処理のフローチャートを示す。メインCPU14は、外部装置にパケットを送信しているか否かを判断する(S40)。例えば、メインCPU14が外部装置(図示省略)からのプリンタ10のステータスの要求に対するレスポンスを返信している途中の場合、S40でYESと判断される。S40でYESの場合、S48に進む。一方において、S40でNOの場合、メインCPU14は、メインCPU14が処理すべきパケットが第2RAM22に記憶されているか否かを判断する(S42)。例えば、メインCPU14が外部装置からプリンタ10のステータスの要求を受信しており、未だ処理していない場合、S42でYESと判断される。S42でYESの場合にS48に進み、S42でNOの場合にS44に進む。S44では、メインCPU14は、プリンタ10に接続中の外部装置があるか否かを判断する。例えば、プリンタ10がWebサーバ機能を有しており、外部装置がプリンタ10のWebサーバにTCP接続中である場合、S44でYESと判断される。S44でYESの場合にS48に進み、NOの場合にS46に進む。
続いて、サブCPU24が実行する省電力処理の内容を説明する。図10,11は、サブCPU24によって実行される省電力処理のフローチャートを示す。図10,11の処理は、プリンタ10が起動されたことをトリガとして開始される。サブCPU24は、第1RAM20の第1省電力処理プログラム格納領域52(図2参照)に格納されているプログラムを使用して、以下の処理を実行する。最初に、サブCPU24は、WAIT命令を実行する(S50)。サブCPU24は、割り込む要求を受けるまで待機する(即ち実行停止状態に移行する)。上述したように、メインCPU14は、図8のS34において、サブCPU24に割り込む要求を発行する。これにより、サブCPU24の実行停止状態が解除され、S52に進む。
(1)今回の受信パケットに応じてS98で第1RAM20にロードされた実行時ロード可能プログラム54b。
(2)前回以前の受信パケットに応じて第1RAM20にロード済の実行時ロード可能プログラム54b(この場合はS94でYESとなる)。
(3)第1RAM専用プログラム54a(この場合もS94でYESとなる)。
続いて、サブCPU24が実行するプログラムロード処理(図11のS98)の内容を説明する。図12は、サブCPU24によって実行されるプログラムロード処理のフローチャートを示す。サブCPU24は、第1RAM20の第1代理応答プログラム格納領域54(図2参照)内に、使用すべき実行時ロード可能プログラム86aを格納可能な空き容量があるか否かを判断する(S110)。S110でYESの場合、サブCPU24は、代理応答処理管理テーブル60(図3)を参照することによって、使用すべき実行時ロード可能プログラム86aに対応する読み出し元アドレス74(第2RAM22内のアドレス)を特定する(S112)。サブCPU24は、特定されたアドレスに格納されている実行時ロード可能プログラム86aを第1代理応答プログラム格納領域54(図2参照)にロードして格納する(S114)。続いて、サブCPU24は、格納された実行時ロード可能プログラム54bに対応する実行アドレス78(図3参照)に、新たに格納された実行時ロード可能プログラム54bの第1RAM20内のアドレスを記録する(S116)。さらに、サブCPU24は、新たに格納された実行時ロード可能プログラム54bに対応する実行可能フラグ76(図3参照)を「実行可」に変更して(S118)、処理を終了する。
(1)上記したプリンタ10では、プリンタ10が起動している間、サブCPU24は、非スリープ状態で維持されている。しかしながら、プリンタ10が起動している間に、サブCPU24が、非スリープ状態とスリープ状態との間を移行する構成であってもよい。例えば、サブCPU24は、処理状態と待機状態とLスリープ状態で、スリープ状態に設定され、Dスリープ状態で、非スリープ状態に設定されればよい。この場合、メインCPU14がサブ用クロック回路26を制御してもよい。メインCPU14は、状態変数をDスリープ状態98に変更する(図8のS32)と、サブCPU24にクロック信号を供給させてもよい。サブCPU24は、スリープ状態から非スリープ状態に移行されると、図10のS54以降の処理を実行してもよい。
Claims (11)
- 処理装置であって、
スリープ状態と非スリープ状態との間で状態が移行し、前記非スリープ状態である場合に、特定の処理を実行する第1制御部と、
前記第1制御部が前記スリープ状態である場合に、前記第1制御部に代理して前記特定の処理を実行する第2制御部と、
第1プログラムを格納する第1メモリと、
第2プログラムを格納する第2メモリであって、前記第1制御部が前記非スリープ状態である場合に通常動作モードに設定され、前記第1制御部が前記スリープ状態である場合に低消費電力モードに設定される前記第2メモリと、
を備え、
前記第2制御部は、前記第1制御部が前記スリープ状態である場合において、
前記第1プログラムを使用して前記特定の処理を実行すべき場合には、前記第1制御部が前記スリープ状態で維持されており、かつ、前記第2メモリが前記低消費電力モードで維持されている状態で、前記第1メモリに格納されている前記第1プログラムを使用して、前記第1制御部に代理して前記特定の処理を実行し、
前記第2プログラムを使用して前記特定の処理を実行すべき場合には、前記第1制御部が前記スリープ状態で維持されている状態で、前記第2メモリを前記低消費電力モードから前記通常動作モードに変更し、前記第2メモリに格納されている前記第2プログラムを使用して、前記第1制御部に代理して前記特定の処理を実行する
ことを特徴とする処理装置。 - 前記第2メモリの総容量は、前記第1メモリの総容量よりも大きい
ことを特徴とする請求項1に記載の処理装置。 - 前記第2制御部は、前記第2プログラムを使用して前記特定の処理を実行すべき場合には、前記第2メモリに格納されている前記第2プログラムを前記第1メモリに格納することなく、前記第2メモリに格納されている前記第2プログラムを使用して前記特定の処理を実行する
ことを特徴とする請求項1又は2に記載の処理装置。 - 前記第2制御部は、前記第2プログラムを使用して前記特定の処理を実行すべき場合には、前記第2メモリに格納されている前記第2プログラムを前記第1メモリに格納し、前記第1メモリに格納された前記第2プログラムを使用して前記特定の処理を実行し、前記第2メモリを前記低消費電力モードに変更する
ことを特徴とする請求項1又は2に記載の処理装置。 - 前記第2メモリは、前記第1メモリに格納されて使用されることが予め指定されている第1種の前記第2プログラムと、前記第2メモリに格納されている状態で使用されることが予め指定されている第2種の前記第2プログラムと、を格納しており、
前記第2制御部は、
前記第1種の第2プログラムを使用して前記特定の処理を実行すべき場合には、前記第2メモリに格納されている前記第1種の第2プログラムを前記第1メモリに格納し、前記第1メモリに格納された前記第1種の第2プログラムを使用して前記特定の処理を実行し、前記第2メモリを前記低消費電力モードに変更し、
前記第2種の第2プログラムを使用して前記特定の処理を実行すべき場合には、前記第2メモリに格納されている前記第2種の第2プログラムを前記第1メモリに格納することなく、前記第2メモリに格納されている前記第2種の第2プログラムを使用して前記特定の処理を実行する
ことを特徴とする請求項1又は2に記載の処理装置。 - 前記第2制御部は、前記第1種の第2プログラムを前記第1メモリに格納する際に、前記第1メモリ内で前記第1種の第2プログラムを格納するための記憶領域が不足している場合には、前記第1メモリに格納されている特定のプログラムを消去する
ことを特徴とする請求項5に記載の処理装置。 - 前記特定のプログラムは、前記第1メモリに既に格納された複数の前記第1種の第2プログラムのうち、使用回数が最も少ないプログラムである
ことを特徴とする請求項6に記載の処理装置。 - 前記第2制御部は、前記複数の第1種の第2プログラムのそれぞれについて、当該プログラムを使用して前記特定の処理を実行した使用回数をカウントし、前記複数の第1種の第2プログラムのうち、使用回数のカウント値が最も小さいプログラムを、前記特定のプログラムとして選択する
ことを特徴とする請求項7に記載の処理装置。 - 前記第2制御部は、前記第1制御部が前記スリープ状態である場合において、前記第1制御部が前記特定の処理を実行すべき場合には、前記第2メモリを前記通常動作モードに変更し、前記第1制御部を前記非スリープ状態に移行させる
ことを特徴とする請求項1から8のいずれか一項に記載の処理装置。 - 前記第2制御部は、前記第2プログラムを使用して前記特定の処理を実行することを試行した結果、前記特定の処理を実行することが不可能であった場合には、前記第2メモリを前記通常動作モードに変更し、前記第1制御部を前記非スリープ状態に移行させる
ことを特徴とする請求項1から9のいずれか一項に記載の処理装置。 - 前記特定の処理は、ネットワークを介して受信したデータに対する応答処理を含み、
前記第1プログラムは、第1プロトコルに対応する応答処理プログラムを含み、
前記第2プログラムは、第2プロトコルに対応する応答処理プログラムを含む
ことを特徴とする請求項1から10のいずれか一項に記載の処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009077507A JP4720926B2 (ja) | 2009-03-26 | 2009-03-26 | 処理装置 |
US12/728,545 US8261115B2 (en) | 2009-03-26 | 2010-03-22 | Sub-processor configured to execute a specific program stored in the first memory or second memory on behalf of the main processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009077507A JP4720926B2 (ja) | 2009-03-26 | 2009-03-26 | 処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010228239A JP2010228239A (ja) | 2010-10-14 |
JP4720926B2 true JP4720926B2 (ja) | 2011-07-13 |
Family
ID=42785776
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009077507A Expired - Fee Related JP4720926B2 (ja) | 2009-03-26 | 2009-03-26 | 処理装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8261115B2 (ja) |
JP (1) | JP4720926B2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101235854B1 (ko) | 2010-08-27 | 2013-02-20 | 삼성전자주식회사 | 화상형성장치, SoC 유닛 및 그 구동 방법 |
CN102402271B (zh) * | 2010-09-13 | 2016-03-30 | 富泰华工业(深圳)有限公司 | 电子设备及其节省电能源的方法 |
JP5716473B2 (ja) * | 2011-03-18 | 2015-05-13 | 株式会社リコー | 画像処理装置 |
KR101766835B1 (ko) * | 2011-05-04 | 2017-08-09 | 에스프린팅솔루션 주식회사 | 화상형성장치 및 그 제어 방법 |
JP5817287B2 (ja) * | 2011-07-25 | 2015-11-18 | 株式会社リコー | 情報処理装置と情報処理方法とプログラム |
JP5975662B2 (ja) * | 2012-02-06 | 2016-08-23 | キヤノン株式会社 | 画像形成装置及び画像形成装置の制御方法 |
JP6057593B2 (ja) * | 2012-08-06 | 2017-01-11 | キヤノン株式会社 | 画像形成装置、画像形成装置の制御方法及びプログラム |
JP6157098B2 (ja) * | 2012-12-06 | 2017-07-05 | キヤノン株式会社 | 印刷装置 |
KR102019717B1 (ko) * | 2013-01-29 | 2019-09-09 | 삼성전자 주식회사 | 휴대 단말기의 메모리 관리 장치 및 방법 |
JP6269353B2 (ja) * | 2014-06-30 | 2018-01-31 | 京セラドキュメントソリューションズ株式会社 | 画像形成装置 |
JP6444264B2 (ja) * | 2015-05-29 | 2018-12-26 | キヤノン株式会社 | 通信装置、制御方法及びプログラム |
JP6575440B2 (ja) * | 2016-06-03 | 2019-09-18 | 京セラドキュメントソリューションズ株式会社 | 電子機器 |
JP6774027B2 (ja) * | 2016-12-09 | 2020-10-21 | コニカミノルタ株式会社 | 情報処理装置およびプログラム |
JP7081257B2 (ja) * | 2017-09-20 | 2022-06-07 | 京セラドキュメントソリューションズ株式会社 | 情報処理装置及び情報処理プログラム |
US11275638B1 (en) * | 2021-03-02 | 2022-03-15 | Quanta Computer Inc. | Systems and methods for storing debug information |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0713787A (ja) * | 1993-06-15 | 1995-01-17 | Fujitsu Ltd | 情報処理装置 |
US6204928B1 (en) * | 1995-10-11 | 2001-03-20 | Canon Kabushiki Kaisha | Data processing apparatus and a method for controlling the apparatus |
JPH09138716A (ja) * | 1995-11-14 | 1997-05-27 | Toshiba Corp | 電子計算機 |
US5742833A (en) | 1995-11-30 | 1998-04-21 | International Business Machines Corporation | Programmable power management system and method for network computer stations |
JPH10190906A (ja) * | 1996-12-25 | 1998-07-21 | Canon Inc | 制御装置 |
GB2343269A (en) * | 1998-10-30 | 2000-05-03 | Ericsson Telefon Ab L M | Processing arrangements |
JP3906890B2 (ja) | 2000-03-13 | 2007-04-18 | 富士ゼロックス株式会社 | ネットワーク装置 |
JP2002067449A (ja) * | 2000-08-31 | 2002-03-05 | Ricoh Co Ltd | バックアップ手段を備えた画像形成装置 |
JP2002215597A (ja) * | 2001-01-15 | 2002-08-02 | Mitsubishi Electric Corp | マルチプロセッサ装置 |
JP4221548B2 (ja) | 2001-09-28 | 2009-02-12 | ブラザー工業株式会社 | ネットワーク接続装置 |
US7502817B2 (en) * | 2001-10-26 | 2009-03-10 | Qualcomm Incorporated | Method and apparatus for partitioning memory in a telecommunication device |
JP2004005029A (ja) | 2002-05-30 | 2004-01-08 | Canon Inc | 省電力機能を有する装置及び省電力制御方法 |
JP2005041127A (ja) | 2003-07-23 | 2005-02-17 | Brother Ind Ltd | ステータス情報通知システム及びネットワーク端末装置及び通信処理装置 |
US20050066209A1 (en) * | 2003-09-18 | 2005-03-24 | Kee Martin J. | Portable electronic device having high and low power processors operable in a low power mode |
JP4358041B2 (ja) * | 2004-06-18 | 2009-11-04 | シャープ株式会社 | 制御装置、情報処理装置、制御方法、省電力制御プログラムおよび記録媒体 |
JP2006221381A (ja) * | 2005-02-09 | 2006-08-24 | Sharp Corp | プロセッサシステム、該プロセッサシステムを備えた画像形成装置 |
JP2007088707A (ja) | 2005-09-21 | 2007-04-05 | Canon Inc | 電源投入方法 |
JP2007105913A (ja) * | 2005-10-11 | 2007-04-26 | Canon Inc | 印刷装置およびその電力制御方法 |
JP4821261B2 (ja) * | 2005-10-21 | 2011-11-24 | コニカミノルタビジネステクノロジーズ株式会社 | 画像形成装置 |
US7770040B2 (en) * | 2006-03-24 | 2010-08-03 | Qualcomm Incorporated | Method and apparatus for reducing power consumption of a co-processor by switching to low power dedicated memory in which image data is periodically updated |
US7717350B2 (en) * | 2006-06-30 | 2010-05-18 | Advanced Micro Devices, Inc. | Portable computing platform having multiple operating modes and heterogeneous processors |
US7424630B2 (en) * | 2006-10-31 | 2008-09-09 | Hewlett-Packard Development Company, L.P. | Multiprocessor system with selective processor power down of core and inter-processor communications ports |
JP4938080B2 (ja) * | 2007-06-12 | 2012-05-23 | パナソニック株式会社 | マルチプロセッサ制御装置、マルチプロセッサ制御方法及びマルチプロセッサ制御回路 |
US8046615B2 (en) * | 2007-10-19 | 2011-10-25 | Denso Corporation | Microcomputer system with reduced power consumption |
JP4564554B2 (ja) * | 2008-06-30 | 2010-10-20 | 株式会社沖データ | 画像形成装置 |
JP5251407B2 (ja) * | 2008-10-01 | 2013-07-31 | 村田機械株式会社 | 情報処理装置 |
-
2009
- 2009-03-26 JP JP2009077507A patent/JP4720926B2/ja not_active Expired - Fee Related
-
2010
- 2010-03-22 US US12/728,545 patent/US8261115B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8261115B2 (en) | 2012-09-04 |
JP2010228239A (ja) | 2010-10-14 |
US20100250987A1 (en) | 2010-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4720926B2 (ja) | 処理装置 | |
JP5310588B2 (ja) | 通信装置 | |
JP5545466B2 (ja) | 画像形成システムおよび画像形成装置および画像形成プログラム | |
JP5741022B2 (ja) | 通信装置 | |
JP2006221381A (ja) | プロセッサシステム、該プロセッサシステムを備えた画像形成装置 | |
JP2011098561A (ja) | 画像処理装置用コントローラー | |
JP5636677B2 (ja) | 電子機器、その省電力制御方法、およびプログラム | |
JP2010280093A (ja) | 通信装置 | |
US7797556B2 (en) | Image forming apparatus allowing setting item to be changed in power-saving mode | |
JP5477773B2 (ja) | 画像形成装置 | |
JP2011178069A (ja) | 印刷装置 | |
JP6435868B2 (ja) | 画像形成装置、省電力時通信制御方法および省電力時通信制御プログラム | |
JP5381392B2 (ja) | 通信装置 | |
JP5263027B2 (ja) | 管理装置及びコンピュータプログラム | |
JP6088959B2 (ja) | 電子機器 | |
JP2017163194A (ja) | 画像処理装置、その制御方法、および、プログラム | |
JP5780105B2 (ja) | 情報処理装置及び省電力モードの管理方法 | |
JP2011065548A (ja) | 画像形成装置および画像形成プログラムおよび画像形成システム | |
JP6237469B2 (ja) | 応答装置及びネットワーク応答方法 | |
JP5480194B2 (ja) | 画像形成装置およびシステム管理プログラム | |
JP2007102574A (ja) | 情報処理装置、画像形成装置及び省電力状態遷移方法 | |
CN111541825A (zh) | 电子装置及其控制方法 | |
JP2012133638A (ja) | 電子機器 | |
JP6287944B2 (ja) | 情報処理装置及びパケット応答プログラム | |
JP6022440B2 (ja) | 応答装置及びネットワーク応答方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110321 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4720926 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |