[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4785354B2 - 画像表示装置、画像表示システム、電子装置 - Google Patents

画像表示装置、画像表示システム、電子装置 Download PDF

Info

Publication number
JP4785354B2
JP4785354B2 JP2004189287A JP2004189287A JP4785354B2 JP 4785354 B2 JP4785354 B2 JP 4785354B2 JP 2004189287 A JP2004189287 A JP 2004189287A JP 2004189287 A JP2004189287 A JP 2004189287A JP 4785354 B2 JP4785354 B2 JP 4785354B2
Authority
JP
Japan
Prior art keywords
signal
unit
power
output
image display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004189287A
Other languages
English (en)
Other versions
JP2006011115A5 (ja
JP2006011115A (ja
Inventor
達郎 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2004189287A priority Critical patent/JP4785354B2/ja
Priority to US11/152,171 priority patent/US7573473B2/en
Publication of JP2006011115A publication Critical patent/JP2006011115A/ja
Publication of JP2006011115A5 publication Critical patent/JP2006011115A5/ja
Application granted granted Critical
Publication of JP4785354B2 publication Critical patent/JP4785354B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/63Generation or supply of power specially adapted for television receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Power Sources (AREA)

Description

本発明は、複数の制御ユニットを備える画像表示装置、画像表示システムもしくは電子装置における電源制御に関する。
特許文献1には、TV受像機における電源制御の一例として、単一のCPUが電源制御装置に命令を送って電源の電力供給状態(例えば、オン(ON)/オフ(OFF))を制御する構成が開示されている。
また、特許文献2には、電源制御用にプロセッサを組み込んだ情報処理装置が開示されている。
特開2002−218343号公報 特開平10−207742号公報
最近の電子機器は、複数の制御ユニットからなる統合システムとして構成されることが少なくない。例えば画像表示装置においては、表示パネルに駆動信号を供給するパネル駆動ユニット、このパネル駆動ユニットに画像信号を出力する画像処理ユニット等の複数の制御ユニットが設けられている。制御ユニットはそれぞれ、プログラムが格納されたメモリとCPUとを有しており、独自の制御系を構築している。この種の電子機器では、電源制御を担う単一のCPUが、各制御ユニットからの状態信号を受け取り、システム全体として好ましい動作が実現できるように電源を制御することが一般的である。
電源制御用CPU及びそのプログラムは、全ての制御ユニットの状態信号の仕様に合わせて設計する必要がある。このため、全ての制御ユニットの仕様が定まらないと、電源制御用CPUのプログラムを完成させることができず、効率的なプログラム作成が難しかった。さらに、他の制御ユニットで電源ON/OFFシーケンスに関係する仕様変更が発生した場合には、それに合わせて電源制御用CPUのプログラムも変更しなければならなくなり、プログラム作成の生産性が悪いという問題もあった。
一方、最近では大容量の揮発性メモリを内蔵する電子機器も登場している。このような機器では、揮発性メモリに蓄えたデータを不揮発性メモリに保存した後で電源を停止する、という電源ON/OFFシーケンスが要求される場合もある。かかるシーケンスでは、不揮発性メモリに書き込むデータ量に応じて電源OFFまでのウエイト時間が変化するため、電源制御の複雑さが増大する。また、ウエイト時間には安全なマージンを見込む必要があるが、マージンを大きくするほど電源ON/OFF要求に対するレスポンスが低下し、操作性の悪化を招くという問題もある。
本発明は上記実情に鑑みてなされたものであって、その目的とするところは、複数の制御ユニットに関わる電源制御を容易化するための技術を提供することにある。
また、本発明の他の目的は、制御用プログラムの生産性・汎用性を向上するための技術を提供することである。
また、本発明の他の目的は、安全かつ迅速に電源の電力供給状態を制御するための技術を提供することにある。
上記目的を達成するために本発明では、以下の構成を採用する。
本発明の第1態様では、画像表示装置が、
表示パネルに駆動信号を供給するパネル駆動部と、
前記パネル駆動部に画像信号を出力する画像処理部と、
前記パネル駆動部及び前記画像処理部に電力を供給する電源と、
前記パネル駆動部及び前記画像処理部のそれぞれから出力される電源制御信号を論理演算する論理演算部と、を備え、
前記電源制御信号は、電力が必要なときに出力されるオン信号、または、電力が不要なときに出力されるオフ信号であり、
前記電源から前記パネル駆動部及び前記画像処理部への電力供給のオン/オフが、前記論理演算部の演算結果に従って制御され、
前記パネル駆動部がオフ信号を出力していた場合に、オントリガを受けた画像処理部からオン信号が出力され、パネル駆動部から出力されているオフ信号と画像処理部から出力されたオン信号の論理演算の結果として前記論理演算部からオン信号が出力されることによって、前記電源から前記パネル駆動部及び前記画像処理部への電力供給がオンされたことに応じて、前記パネル駆動部は、出力する前記電源制御信号をオン信号に切り替える。
本発明の第2態様では、画像処理システムが、
画像表示部と、
前記画像表示部に接続された周辺機器と、
前記周辺機器内にあり、前記画像表示部及び前記周辺機器に電力を供給する電源と、
前記周辺機器内にあり、前記画像表示部及び前記周辺機器のそれぞれから出力される電源制御信号を論理演算する論理演算部と、を備え、
前記電源制御信号は、電力が必要なときに出力されるオン信号、または、電力が不要なときに出力されるオフ信号であり、 前記電源から前記画像表示部及び前記周辺機器への電力供給のオン/オフが、前記論理演算部の演算結果に従って制御され、
前記画像表示部がオフ信号を出力していた場合に、オントリガを受けた周辺機器からオン信号が出力され、画像表示部から出力されているオフ信号と周辺機器から出力されたオン信号の論理演算の結果として前記論理演算部からオン信号が出力されることによって、前記電源から前記画像表示部及び前記周辺機器への電力供給がオンされたことに応じて、前記画像表示部は、出力する前記電源制御信号をオン信号に切り替える。
本発明の第3態様では、電子装置が、
それぞれに配置された第1及び第2のCPUにより制御される2つの機能ブロックと、前記2つの機能ブロックに電力を供給する電源と、前記第1及び第2のCPUから出力される電源制御信号の論理演算を行う論理演算部とを有する電子装置であって、
前記電源制御信号は、電力が必要なときに出力されるオン信号、または、電力が不要なときに出力されるオフ信号であり、
前記電源から前記2つの機能ブロックへの電力供給のオン/オフが、前記論理演算部の演算結果に従って制御され、
前記第2のCPUがオフ信号を出力していた場合に、オントリガを受けた第1のCPUからオン信号が出力され、第2のCPUから出力されているオフ信号と第1のCPUから出力されたオン信号の論理演算の結果として前記論理演算部からオン信号が出力されることによって、前記電源から前記2つの機能ブロックへの電力供給がオンされたことに応じて、前記第2のCPUは、出力する前記電源制御信号をオン信号に切り替える。
本発明によれば、複数の制御ユニットに関わる電源制御を容易化できる。また、制御用プログラムの生産性・汎用性を向上できる。また、安全かつ迅速に電源の電力供給状態を制御することができる。
以下に図面を参照して、この発明の好適な実施の形態を例示的に詳しく説明する。なおここでは、本発明の電子装置の一形態として、画像表示装置及び画像表示システムを例示する。
<第1実施形態>
(画像表示装置の構成)
図1は、本発明の第1実施形態における画像表示装置のブロック図である。画像表示装
置は、ユーザーI/F101、画像信号入力I/F102、画像処理部103、パネル駆動部104、表示パネル105、表示パネル用駆動電源部106、メイン電源部107、電源制御論理演算部108、及び電源供給入力部109を備える。
ユーザーI/F101は、ユーザーからの装置電源のON/OFF要求信号を受信し、画像処理部103へ伝える。ユーザーI/F101は、例えばリモコン受光部やユーザーが操作を行うスイッチなどを備える。
画像信号入力I/F102は、外部からの画像信号を受信し、画像処理部103へ伝える。
画像処理部103は、画像処理部内の動作制御を行うためのCPUと、入力された画像信号を表示パネル105の駆動仕様に応じて信号変換する画像信号処理部と、を備える。ここでいう表示パネル105の駆動仕様に応じて信号変換するとは、表示パネル105の解像度や、表示スピード(リフレッシュレート・走査周波数など)、発光性能(輝度、色再現範囲など)で規定される表示パネル105の駆動仕様に合わせて、画像信号入力I/Fから入力された画像信号を、視聴者が好ましいと思えるような表示用の画像信号に変換することを意味している。
表示パネル105は、画像信号により発光量が変調されることにより画像表示が行なわれる機能を有する。表示パネル105としては、例えばCRT、液晶、EL、PDP、表面伝導型電子放出素子をアレイ状に配置したSEDパネルや、炭素繊維をアレイ状に配置したFEDパネルなどがある。
表示パネル用駆動電源部106は、メイン電源部107からの電力供給を受け、表示パネル105を発光させるために必要な駆動バイアス電圧を発生する機能を有する。
パネル駆動部104は、表示パネル105を駆動するのに適した解像度・駆動レート・輝度/色等への変換処理が施された画像信号を画像処理部103から受けとり、表示パネル105に適した変調方式により表示パネル105を駆動する。パネル駆動部104は、パネル駆動部内に実装された回路及び表示パネル用駆動電源部106を制御するためのCPUを備える。
電源供給入力部109は、メイン電源部107へ電力を供給する手段(例えばAC電源ケーブル、バッテリーなど)を接続するための接続部である。
メイン電源部107は、電源供給入力部109から電力供給を受け、電源制御論理演算部108からの出力信号に従って、電力供給状態を決定すべくON/OFF制御を行い、ON時には画像処理部103、パネル駆動部104、表示パネル用駆動電源部106へそれぞれ所望の電圧値に変換して電力供給を行う電源である。
図2は図1における電源制御論理演算部108の一例を示す図であり、ここでは画像処理部103の制御用CPUからの電源制御信号とパネル駆動部104の制御用CPUからの電源制御信号とをそれぞれダイオードへ入力し、ダイオードによる論理和演算を行い、演算結果をメイン電源部107へ出力する。
上記構成において、画像処理部103及びパネル駆動部104が本発明の制御ユニットあるいは機能ブロックに対応し、メイン電源部107が本発明の電源に対応し、電源制御論理演算部108が本発明の論理演算部に対応する。
(電源制御シーケンス)
図3は電源ON/OFF時の各部の動作シーケンスの一例を示した図である。図4は電源制御論理演算部108の入出力動作の一例を示す図である。
(1)電源ONシーケンス
ユーザーがリモコンもしくは電源スイッチを用いて電源ON操作を行うと、ユーザーI/F101が電源ON要求を受け付け、ONトリガ信号を画像処理部103に伝える。
ONトリガを受けた画像処理部103は、電源制御論理演算部108に対して、電源ONを要求する電源制御信号を出力する。なお、本実施形態では、図4に示すように、電源ONを要求する電源制御信号(以下、「ON信号」という)をハイレベルに設定し、電源OFFを要求する電源制御信号(以下、「OFF信号」という)をローレベルに設定する。
このとき、電源制御論理演算部108は、画像処理部103からON信号を受信し、パネル駆動部104からはOFF信号を受信している状態となる。これらの信号は論理和演算され、その演算結果としてON信号がメイン電源部107へ出力される。すなわち、電源制御論理演算部108は、少なくとも1つのON信号を受信すると、ON信号を出力するのである。論理和演算に要する処理時間は無視できるほど小さいので、画像処理部103からON信号が出力されるのとほぼ同時に、メイン電源部107はON信号を受け取ることになる。
メイン電源部107は、電源制御論理演算部108からON信号を受け取ると、起動回路動作を行い、画像処理部103、パネル駆動部104、及び表示パネル用駆動電源部106への給電を開始する。
画像処理部103及びパネル駆動部104のそれぞれのCPUは、メイン電源部107からの給電を受け、システム初期化処理動作を行い、スタンバイモードからONモードへ移行する。パネル駆動部104内のCPUは、初期化終了後、所望の電源立上げ手順にて表示パネル105へバイアス電圧印加を行うため表示パネル用駆動電源部106に対するシーケンス制御を開始する。このシーケンス制御開始直前もしくは実行中に、パネル駆動部104内のCPUは、電源制御論理演算部108に対しON信号を出力する。
この状態において、ユーザーが急に電源OFF要求を行ったり、あるいは画像処理部103になんらかの異常が発生したりして、画像処理部103からのON信号出力がなくなったとしても、メイン電源部107からの給電が急激に遮断することはない。なぜなら、電源制御論理演算部108にはパネル駆動部104からのON信号が入力されているため、画像処理部103のON信号出力の有無に拘わらず、電源制御論理演算部108の出力(演算結果)はON信号のままだからである。
画像処理部103のCPUがシステム初期化処理を終え、かつ、パネル駆動部104のCPUが起動シーケンス処理を完了した後は、画像信号入力I/F102に入力された画像信号が表示パネル105に表示される。
(2)電源OFFシーケンス
ユーザーがリモコンもしくは電源スイッチを用いて電源OFF操作を行うと、ユーザーI/F101が電源OFF要求を受け付け、OFFトリガ信号を画像処理部103に伝える。
画像処理部103のCPUは、OFFトリガ信号を受けると、スタンバイモードへ移行
するために退避処理を開始する。退避処理が完了したら、画像処理部103のCPUは、電源制御論理演算部108に対しOFF信号を出力する。このとき、電源制御論理演算部108にはパネル駆動部104からのON信号が入力されているため、メイン電源部107の給電はまだ停止しない。また、画像処理部103のCPUは、OFFトリガ要求が発生したことをパネル駆動部104のCPUへ伝える。
パネル駆動部104のCPUは、OFFトリガ信号を受けると、パネル駆動部104内の回路の退避処理を開始するとともに、表示パネル105へのバイアス電圧印可を解除するため、所定の手順に従って表示パネル用駆動電源部106へのシーケンス制御を開始する。
ここでいう退避処理とは主に揮発性メモリに蓄えられた調整データ等を不揮発性メモリに書き込む処理である。すなわち画像処理部103内のCPUにおいては、ユーザーにより設定された音量、輝度、色調整データなどの画像表示に係るデータが不揮発性メモリに保存される。またパネル駆動部104では、表示パネル105の異常表示を防ぐためのシーケンス制御や、パネル駆動に関係する調整データの保存処理が行われる。
そしてパネル駆動部104のCPUは、退避処理及び停止シーケンスを完了後、電源制御論理演算部108に対しOFF信号を出力する。
電源制御論理演算部108は、図4に示すように、画像処理部103のCPUとパネル駆動部104のCPUとのふたつのCPUが共にOFF信号を出力する状態になってから、メイン電源部107に対しOFF信号を出力する。
メイン電源部107は、電源制御論理演算部108からOFF信号を受け取ると、画像処理部103、パネル駆動部104、及び表示パネル用駆動電源部106への給電を停止する。これにより、装置全体がスタンバイモードに設定されることになる。
以上説明したように、本実施形態の構成によれば、いずれかの制御ユニット(画像処理部103またはパネル駆動部104)が電力を必要としている場合にはメイン電源部107から給電が行われ、全ての制御ユニットで電力が不要となった場合にはじめて給電が停止する。よって、装置全体として効率的な電源制御を実現できる。
また、このような電源ON/OFF制御動作を、制御ユニットやメイン電源部107とは独立した電源制御論理演算部108によって実現したことにより、次のような利点がある。
それぞれの制御ユニット及びメイン電源部107では、他の制御ユニットあるいは装置全体の状態を考慮することなく、自身の制御系の都合のみに基づきシーケンス制御、退避処理、電源制御等を実施すればよい。それゆえ、制御プログラムの仕様設計に際し、他の制御ユニット等との整合をとる必要がなくなる。これにより、ある制御ユニットで発生した仕様変更が他の制御ユニットに影響を与えることがなくなるとともに、ソフトウエアの生産性や汎用性が高まり全体のコストダウンを図ることが可能となる。
また、新たな制御ユニットを追加する場合でも、その制御ユニットから出力されるON信号/OFF信号を電源制御論理演算部108の入力に接続するだけで、適切な電源制御を実現できる。制御ユニットの追加が想定される場合には、予め電源制御論理演算部108の入力信号数に拡張性をもたせておくことが好ましい。
また、従来は電源OFFまでのウエイト時間にマージンを設ける必要があったのに対し
、本実施形態では、全ての制御ユニットで電力が不要となったことを確認して電源停止を行うので、このようなマージンを設ける必要がなく、速やかな電源ON/OFFを実現することが可能となる。
なお、本実施形態では、制御ユニット(機能ブロック)として画像処理部103とパネル駆動部104とを例示したが、制御ユニットの数はもちろん2つに限定されることはない。例えばさらに表示パネル用駆動電源部106が専用制御CPUを内蔵する場合も考えることができ、この場合は3つのCPUから出力される電源制御信号の論理演算結果に基づいてメイン電源を制御すればよい。
また本実施形態では、ユーザー操作による電源ON/OFF要求を例示したが、画像表示装置が集中制御システムに組み込まれている場合などは、外部制御系からの電源ON/OFF要求を受け付け、それに基づき上述した電源制御シーケンスを実行すればよい。
また本実施形態では、電源ON/OFFトリガを画像処理部103で受信した後パネル駆動部104に伝達する構成を示したが、ON/OFFトリガを画像処理部103以外のCPUあるいは装置内のすべてのCPUで受信するようにしてもよい。
<第2実施形態>
図5は、本発明の第2実施形態における画像表示システムのブロック図である。画像表示システムは、画像表示部としての画像表示装置202と、周辺機器としての画像処理装置201とを備える。画像処理装置201は、第1実施形態で説明したユーザーI/F101、画像信号入力I/F102、画像処理部103、メイン電源部107、電源制御論理演算部108、電源供給入力部109を含み、画像表示装置202はパネル駆動部104、表示パネル105、表示パネル用駆動電源部106を含む。画像処理装置201と画像表示装置202とは、それぞれ異なる筐体を有している。
画像処理装置201から画像表示装置202へは、表示パネル105を駆動するのに適した解像度・駆動レート・輝度/色等に変換された画像信号が伝送されるとともに、パネル駆動部104及び表示パネル用駆動電源部106への給電が行われる。
画像表示装置202から画像処理装置201へは、パネル駆動部104のCPUから電源制御論理演算部108への電源制御信号が伝送される。
このように電源と制御ユニットとが別筐体の場合でも、上記第1実施形態と同様の電源制御シーケンスを適用することにより、第1実施形態と同様の作用効果を奏することができる。
なお、図5の例においては、メイン電源部107及び電源制御論理演算部108を画像処理装置201側に実装したが、システム構成はこれに限定されない。例えば画像表示装置202側にメイン電源部107及び電源制御論理演算部108を実装して画像処理装置201のサイズを小型化することも好ましい。
<第3実施形態>
第2実施形態では、周辺機器(画像処理装置)から画像表示装置に給電したが、反対に、画像表示装置から周辺機器に対して給電することも好ましい。またそのような周辺機器を複数接続することも可能である。
図6は、画像表示装置303に複数の画像処理装置301,302を接続した構成を示している。この画像表示装置303は、図1に示したようにメイン電源部や電源制御論理
演算部を備えている。画像処理装置301,302は、互いに異なるユーザーI/F、画像信号入力I/F及び画像処理部を備えている。画像処理装置301,302は例えばVTR、DVDレコーダー、DVDプレーヤー、HDレコーダー、デジタルカメラ、デジタルビデオカメラなどである。
画像処理装置301,302から画像表示装置303へは、画像信号、電源制御信号等が伝送される。また、画像表示装置303から画像処理装置301,302へは、電源が供給される。
この構成によれば、画像処理装置301,302側に電源を設ける必要がなくなり、周辺機器の小型化・低コスト化を図ることができる。
なお、上記実施形態では、画像表示装置を例に挙げて説明してきたが、本発明は必ずしも画像表示装置に限定されることはない。個別にCPUを備える複数の制御ユニット(機能ブロック)からなる電子装置(電子機器)であれば、本発明を好ましく適用することができる。
またいずれか一つのCPUがOFF要求を受けた場合、他の制御CPUにOFF要求があったことを伝達できるように構成されていると、自動シャットダウンが実現でき、さらに望ましい。
本発明の第1実施形態に係る画像表示装置の構成を示すブロック図。 図1における電源制御論理演算部の一構成例を示す図。 電源制御シーケンスの一例を示す図。 電源制御論理演算部における入出力信号の一例を示す図。 本発明の第2実施形態に係る画像表示システムの構成を示すブロック図。 本発明の第3実施形態に係る画像表示システムの構成を示すブロック図。
符号の説明
101 ユーザーI/F
102 画像信号入力I/F
103 画像処理部
104 パネル駆動部
105 表示パネル
106 表示パネル用駆動電源部
107 メイン電源部
108 電源制御論理演算部
109 電源供給入力部
201 画像処理装置
202 画像表示装置
301,302 画像処理装置
303 画像表示装置

Claims (4)

  1. 表示パネルに駆動信号を供給するパネル駆動部と、
    前記パネル駆動部に画像信号を出力する画像処理部と、
    前記パネル駆動部及び前記画像処理部に電力を供給する電源と、
    前記パネル駆動部及び前記画像処理部のそれぞれから出力される電源制御信号を論理演算する論理演算部と、を備え、
    前記電源制御信号は、電力が必要なときに出力されるオン信号、または、電力が不要なときに出力されるオフ信号であり、
    前記電源から前記パネル駆動部及び前記画像処理部への電力供給のオン/オフが、前記論理演算部の演算結果に従って制御され、
    前記パネル駆動部がオフ信号を出力していた場合に、オントリガを受けた画像処理部からオン信号が出力され、パネル駆動部から出力されているオフ信号と画像処理部から出力されたオン信号の論理演算の結果として前記論理演算部からオン信号が出力されることによって、前記電源から前記パネル駆動部及び前記画像処理部への電力供給がオンされたことに応じて、前記パネル駆動部は、出力する前記電源制御信号をオン信号に切り替える
    ことを特徴とする画像表示装置。
  2. 前記論理演算部は、前記電源制御信号の論理和演算を行うことを特徴とする請求項1記載の画像表示装置。
  3. 画像表示部と、
    前記画像表示部に接続された周辺機器と、
    前記周辺機器内にあり、前記画像表示部及び前記周辺機器に電力を供給する電源と、
    前記周辺機器内にあり、前記画像表示部及び前記周辺機器のそれぞれから出力される電源制御信号を論理演算する論理演算部と、を備え、
    前記電源制御信号は、電力が必要なときに出力されるオン信号、または、電力が不要なときに出力されるオフ信号であり、
    前記電源から前記画像表示部及び前記周辺機器への電力供給のオン/オフが、前記論理演算部の演算結果に従って制御され、
    前記画像表示部がオフ信号を出力していた場合に、オントリガを受けた周辺機器からオ
    ン信号が出力され、画像表示部から出力されているオフ信号と周辺機器から出力されたオン信号の論理演算の結果として前記論理演算部からオン信号が出力されることによって、前記電源から前記画像表示部及び前記周辺機器への電力供給がオンされたことに応じて、前記画像表示部は、出力する前記電源制御信号をオン信号に切り替える
    ことを特徴とする画像表示システム。
  4. それぞれに配置された第1及び第2のCPUにより制御される2つの機能ブロックと、前記2つの機能ブロックに電力を供給する電源と、前記第1及び第2のCPUから出力される電源制御信号の論理演算を行う論理演算部とを有する電子装置であって、
    前記電源制御信号は、電力が必要なときに出力されるオン信号、または、電力が不要なときに出力されるオフ信号であり、
    前記電源から前記2つの機能ブロックへの電力供給のオン/オフが、前記論理演算部の演算結果に従って制御され、
    前記第2のCPUがオフ信号を出力していた場合に、オントリガを受けた第1のCPUからオン信号が出力され、第2のCPUから出力されているオフ信号と第1のCPUから出力されたオン信号の論理演算の結果として前記論理演算部からオン信号が出力されることによって、前記電源から前記2つの機能ブロックへの電力供給がオンされたことに応じて、前記第2のCPUは、出力する前記電源制御信号をオン信号に切り替える
    ことを特徴とする電子装置。
JP2004189287A 2004-06-28 2004-06-28 画像表示装置、画像表示システム、電子装置 Expired - Fee Related JP4785354B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004189287A JP4785354B2 (ja) 2004-06-28 2004-06-28 画像表示装置、画像表示システム、電子装置
US11/152,171 US7573473B2 (en) 2004-06-28 2005-06-15 Image display device, image display system and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004189287A JP4785354B2 (ja) 2004-06-28 2004-06-28 画像表示装置、画像表示システム、電子装置

Publications (3)

Publication Number Publication Date
JP2006011115A JP2006011115A (ja) 2006-01-12
JP2006011115A5 JP2006011115A5 (ja) 2009-09-24
JP4785354B2 true JP4785354B2 (ja) 2011-10-05

Family

ID=35505164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004189287A Expired - Fee Related JP4785354B2 (ja) 2004-06-28 2004-06-28 画像表示装置、画像表示システム、電子装置

Country Status (2)

Country Link
US (1) US7573473B2 (ja)
JP (1) JP4785354B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006047997A (ja) * 2004-06-30 2006-02-16 Canon Inc 変調回路、駆動回路および出力方法
JP2008079135A (ja) * 2006-09-22 2008-04-03 Toshiba Corp 電源制御装置、電源制御システムおよび電源制御方法
JP6988696B2 (ja) * 2018-05-30 2022-01-05 株式会社島津製作所 材料試験機

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6459414A (en) * 1987-08-31 1989-03-07 Hitachi Ltd Power source control system
JPH0277916A (ja) * 1988-09-14 1990-03-19 Mitsubishi Electric Corp データ処理装置の冷却制御方式
JPH02270075A (ja) * 1989-04-12 1990-11-05 Oki Electric Ind Co Ltd 指紋照合装置の給電方式
JPH04175808A (ja) * 1990-11-07 1992-06-23 Chugoku Nippon Denki Software Kk 分散型ワークステーションターミナルコントローラの電源制御システム
JPH04191915A (ja) * 1990-11-27 1992-07-10 Toshiba Corp 電力消費制御装置
JP3176687B2 (ja) * 1991-03-26 2001-06-18 株式会社日立製作所 情報処理装置および電源制御装置
US5331345A (en) 1991-06-21 1994-07-19 Canon Kabushiki Kaisha Television camera device
US6078751A (en) 1994-04-27 2000-06-20 Canon Kabushiki Kaisha Image-shake correcting device
JPH0836532A (ja) * 1994-07-21 1996-02-06 Hitachi Ltd 低消費電力端末装置
JPH1049267A (ja) * 1996-08-05 1998-02-20 Toshiba Corp 電源制御システム
JPH10207742A (ja) 1997-01-24 1998-08-07 Fujitsu Ltd 情報処理装置
JP3025251B2 (ja) 1997-12-27 2000-03-27 キヤノン株式会社 画像表示装置及び画像表示装置の駆動方法
JP2000163164A (ja) * 1998-11-24 2000-06-16 Isa:Kk 電源制御装置および無停電電源装置
DE60023968T2 (de) 1999-02-26 2006-06-22 Canon K.K. System zur Kontrolle eines Bildwiedergabegerätes und Verfahren zur Kontrolle eines Bildwiedergabesystems
EP1032201B1 (en) 1999-02-26 2005-11-02 Canon Kabushiki Kaisha Image display control system and method
JP2001013938A (ja) * 1999-07-02 2001-01-19 Matsushita Electric Ind Co Ltd ディスプレイ装置
JP2001092435A (ja) * 1999-09-24 2001-04-06 Nec Home Electronics Ltd 表示装置
JP3739284B2 (ja) * 2001-01-10 2006-01-25 株式会社日立製作所 液晶表示装置
JP4623615B2 (ja) * 2001-01-22 2011-02-02 キヤノン株式会社 Tv放送受信装置およびその制御方法
JP2003295840A (ja) * 2002-04-04 2003-10-15 Casio Comput Co Ltd 液晶表示装置及びその駆動制御方法
JP2003330115A (ja) * 2002-05-17 2003-11-19 Seiko Epson Corp 無入力信号状態に対応するプロジェクタの制御
JP4533156B2 (ja) 2004-02-02 2010-09-01 キヤノン株式会社 調整回路及び方法

Also Published As

Publication number Publication date
US7573473B2 (en) 2009-08-11
US20050285849A1 (en) 2005-12-29
JP2006011115A (ja) 2006-01-12

Similar Documents

Publication Publication Date Title
KR20060011417A (ko) 음성 출력과 영상 출력을 제어하는 장치와 제어 방법
US7971085B2 (en) Method and apparatus for supplying power, and display device
US20080162955A1 (en) Usb host, usb device, and methods of controlling the host and the device
JP2000338941A (ja) 投射型表示装置
TWI431546B (zh) 多重繪圖處理單元系統與方法
JP4911786B2 (ja) 表示システム、表示制御装置及びコンピュータプログラム
JP2008172773A (ja) 多段起動プロセスを実施するデジタルテレビジョン装置
JP4785354B2 (ja) 画像表示装置、画像表示システム、電子装置
US8549188B2 (en) Electronic device with main microcomputer and sub microcomputer
US20110173472A1 (en) Graphic Controller, Information Processing Apparatus, and Power Saving Method
JP2011146892A (ja) プロジェクターおよび制御方法
EP1939724A2 (en) Display apparatus and driving method of display apparatus
KR100526825B1 (ko) 디스플레이 시스템
KR100508596B1 (ko) 접속된 영상 기기의 전원 온/오프 제어 기능을 갖는디스플레이 장치 및 그 방법
KR100710325B1 (ko) 영상기기의 외부기기 전원 제어 장치 및 그 방법
JP2020027520A (ja) 制御装置、表示装置、メモリーの制御方法
JP2005191757A (ja) 映像表示装置の電源制御装置
JP5473005B2 (ja) プロジェクターおよびその電源制御方法
JP2008134275A (ja) プロジェクタおよび光源制御方法
US11886101B2 (en) Display device, and method of controlling display device
JP2006308934A (ja) 電子機器及びプロジェクタ
KR100765267B1 (ko) 전자장치와 그 제어방법 및 이를 포함하는 전자제어시스템
JP2008304794A (ja) 電子機器
WO2024198550A9 (zh) 图像显示方法及显示设备
KR20070050288A (ko) 디스플레이장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060615

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090807

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110705

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110712

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140722

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees