[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4779549B2 - 電圧駆動型半導体素子のゲート駆動回路。 - Google Patents

電圧駆動型半導体素子のゲート駆動回路。 Download PDF

Info

Publication number
JP4779549B2
JP4779549B2 JP2005291129A JP2005291129A JP4779549B2 JP 4779549 B2 JP4779549 B2 JP 4779549B2 JP 2005291129 A JP2005291129 A JP 2005291129A JP 2005291129 A JP2005291129 A JP 2005291129A JP 4779549 B2 JP4779549 B2 JP 4779549B2
Authority
JP
Japan
Prior art keywords
semiconductor element
resistor
voltage
igbt
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005291129A
Other languages
English (en)
Other versions
JP2007104805A (ja
Inventor
聡毅 滝沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2005291129A priority Critical patent/JP4779549B2/ja
Publication of JP2007104805A publication Critical patent/JP2007104805A/ja
Application granted granted Critical
Publication of JP4779549B2 publication Critical patent/JP4779549B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)
  • Electronic Switches (AREA)

Description

この発明は、IGBT(絶縁ゲート型バイポーラトランジスタ)などの電力用電圧駆動型半導体素子のゲート駆動回路、特に過電流時の強制遮断機能を有するゲート駆動回路に関する。
図3にIGBTを用いたインバータの一般的な主回路を示す。同図の符号1は直流電源回路(交流入力のインバータの場合は整流器+電解コンデンサで構成される)、2は直流から交流に変換するIGBTおよびダイオードよりなるインバータ回路、3,4はIGBTのドライブ回路(駆動回路:各素子対応に設けられる)、5はIGBT、6はIGBTに逆並列に接続されるダイオード、7はモータなどの負荷である。また、CTはIGBTをオン・オフさせるための制御信号で、図示されない制御回路より出力される。
図4に、例えば特許文献1に開示されている、過電流時の強制遮断機能を有するゲート駆動回路の従来例を示す。
9a,9bは回路駆動用の正側電源,負側電源(ともに通常15V前後)、10,11はIGBT5をターンオン,ターンオフさせるためのトランジスタなどのスイッチ素子で、ターンオン用スイッチ素子がNPNトランジスタからなり、ターンオフ用スイッチ素子がPNPトランジスタからなり、フォトカプラなどの絶縁器12からの信号Sにより相補的に動作する。なお、10,11はFET(電界効果トランジスタ)を用いてもよいが、これら素子のベースまたはゲートを制御用端子とも呼ぶ。
図4では、信号SがH(ハイ)になるとトランジスタ10がオンし、その結果IGBT5のゲートに電流が流れ込み、IGBT5がオンする。一方、信号SがL(ロー)の場合はトランジスタ11がオンし、IGBT5に蓄積されているゲート電荷が放電する方向に電流が流れ、IGBT5はオフする。なお、14はゲート電流制限用のゲート抵抗、15はトランジスタ10,11のベース抵抗である。
また、IGBT5のコレクタに接続されたダイオード16は、過電流検出を目的に接続されたIGBT5のオン電圧(VCE)検出用のダイオードである。すなわち、信号SのH時に、IGBT5のオン電圧相当の電位P1がツェナーダイオード18のツェナー電圧(VZ)以上になる、つまりIGBT5が過電流状態となって、IGBT5のオン電圧が上昇し或る設定値以上になると、ツェナーダイオード18が導通しスイッチ素子19がオンとなる。
その結果、電位P2はトランジスタ10,11用のベース抵抗15と、スイッチ素子19と直列接続された抵抗21とで分圧された電位となり、トランジスタ10がオフ、トランジスタ11がオンすることでIGBT5が強制遮断される。このとき、コンデンサ22が接続されているため電位P2は即刻低下するのではなく、抵抗21とコンデンサ22との放電時定数により、ある時間を持って低下する。そのため、IGBT5のゲート部(VGE)にもほぼ同様の波形が印加されることから(IGBT5のゲートのVth電圧まで時間t0をもって徐々に低下する)、その期間コレクタ電流icが制限され、大きなターンオフサージ電圧の発生しないソフト遮断が実現される。以上の様子を、図5に示す。
特開平05−161342号公報
図4のトランジスタ10,11用のベース部で、IGBTの通常のスイッチング動作を調整する例を図6に示す。
同図からも明らかなように、トランジスタ10,11のベース(制御用端子)とIGBT5のエミッタ電位間に、コンデンサ23を付加して構成される。こうすることで、ベース抵抗15とコンデンサ23とでフィルタ回路が形成され、その時定数の設定によりIGBTのスイッチング動作速度を調整することが可能である。すなわち、フィルタ時定数が大きいほどスイッチング速度が遅くなり、IGBTのスイッチング波形としては緩やかとなる(その反面、スイッチング損失は増加する)
ところで、図6の回路を設計する場合、各回路定数は通常は以下の(1)〜(4)のような手順で決定される必要がある。
(1)ベース抵抗15:IGBTのゲート電流とトランジスタ10,11の直流電流増幅率(hFE)から必要となるベース電流を決め、そのベース電流とゲート駆動回路の電源電圧(9a,9b)とからベース抵抗15を決める。
(2)コンデンサ23:IGBTやダイオードがスイッチングする際のサージ電圧や損失を許容値以内にすることを目的に、スイッチング時間の調整を行なう。その調整時間をベース抵抗15との時定数で決定する。
(3)抵抗21:過電流時の強制遮断動作において、定常状態となったときの電位P2を決め、その電位となるように抵抗15との分圧関係で抵抗21を決定する。
(4)コンデンサ22:過電流強制遮断時において、ソフト遮断化を図るために、電位P2が低下する時定数を決定する。抵抗21との関係でコンデンサ22を決定する。
ここで、100A程度以上のIGBTを適用する中大容量クラスの装置を想定した場合、上記(1)〜(4)に基づき各回路定数を設計すると、
(1)ベース抵抗15は数10Ω。
(2)ベース部の時定数は数100ns程度に設定する必要があるため、コンデンサ23は10nF程度。
(3)過電流強制遮断時の電位P2は、過電流状態からIGBT5のゲートのVthに比べて十分低くする必要があるため(1V程度)、抵抗15との関係から抵抗21は数Ω。
(4)過電流強制遮断時の時定数は、過電流状態から十分に電流を抑制する必要から、数μs程度の設定が必要、よって、コンデンサ22は数μF。
となる。
上記(1)〜(4)の設計において、特にコストおよび体積で問題になるのがコンデンサ22,抵抗21,スイッチ素子19である。すなわち、スイッチ素子19がオンすると、ループ電流Lが流れるが、この電流経路はコンデンサ22と抵抗21の直列回路になることから、スイッチ素子19がターンオン時の初期電流i0は、
i0=コンデンサ22の充電電圧/抵抗21=数A
となり、抵抗21およびスイッチ素子19は、上記電流を流せる定格のものが必要であった。また、コンデンサ22においても、コンデンサは容量が大きくなるほどその体積も大きくなりコスト高になるため、数μFのコンデンサは体積,コストともにチップ部品レベルのものとはならない。
したがって、この発明の課題は、過電流時の強制遮断機能を従来よりも小型,低コストに実現可能とすることにある。
このような課題を解決するため、請求項1の発明では、電力変換装置に用いる電圧駆動型半導体素子のゲート駆動回路において、
信号絶縁器の信号出力端子と、前記電圧駆動型半導体素子のゲート端子に接続されてゲート電流を流すために相補的に動作する半導体素子の制御用端子との間に、第1と第2の抵抗との直列回路を接続するとともに、この第1の抵抗と第2の抵抗との接続点と、前記電圧駆動型半導体素子のエミッタ端子との間に、その電圧駆動型半導体素子が過電流状態となった場合に、電圧駆動型半導体素子を強制遮断することを目的にオンさせるスイッチ素子を接続し、かつ前記第2の抵抗と前記半導体素子の制御用端子との接続点と、前記電圧駆動型半導体素子のエミッタ端子との間に、コンデンサを接続したことを特徴とする。
上記請求項1の発明においては、前記第2の抵抗と並列にアノード側が前記第1の抵抗側となるように、第1のダイオードを接続することができ(請求項2の発明)、請求項1または2の発明においては、前記絶縁器の信号出力端子と、前記半導体素子の制御用端子との間に、アノード側が半導体素子の制御用端子側となるように第2のダイオードを接続することができる(請求項3の発明)。
この発明によれば、従来と同等の機能を、少ない部品点数で、しかも電流定格の小さいトランジスタや抵抗,および静電容量の小さなコンデンサで実現できるので、小型で安価な回路を構築することが可能となる。
図1はこの発明の実施の形態を示す回路図である。
これは、フォトカプラ12の出力とトランジスタ10,11のベース(制御用端子)間に、抵抗15と25との直列回路を接続し、この2直列接続された抵抗15と25との接続点に、従来回路と同じく強制遮断を目的とするスイッチ素子19と抵抗21との直列回路を接続するとともに、抵抗25とトランジスタ10,11のベースとの接続点と、IGBT5のエミッタとの間にコンデンサ26を接続し、かつ、抵抗25と並列にダイオード27を接続した点が特徴である。
以上のように構成することで、各回路定数は以下のようになる。
(1)ベース抵抗15は従来と同等の数10Ω、抵抗25はダイオード27が並列接続されているため、IGBTがターンオンする場合にはベース抵抗とはならない。
(2)ベース部の時定数が数100ns程度の設定から、コンデンサ26は抵抗15との関係で10nF程度。
(3)過電流強制遮断時の電位P2は、従来方式と同様、誤動作防止からIGBT5のゲートのVthに比べて十分低くする必要があるため(1V程度)、抵抗21は数Ω。
(4)過電流強制遮断時の時定数は、数μs程度の設定から、抵抗25はコンデンサ26との関係で数100Ω。
となる。
ここで、スイッチ素子19がオンした場合に流れる電流ループLに着目すると、コンデンサ26は10nF程度、抵抗25は数100Ωとなることから、ターンオン時の初期電流i0は、
i0=コンデンサ26の充電電圧/(抵抗25+抵抗21)=数10mA
となり、従来方式と比べ1/100程度となる。その分スイッチ素子19や抵抗21,25は定格の小さい部品が適用できる。またコンデンサ26も従来回路のコンデンサ22と比較して、小型,低コストのものが適用できる。
図2にこの発明の他の実施の形態を示す。
これは、フォトカプラ12の出力とトランジスタ10,11のベース(制御用端子)との間に、抵抗29とダイオード30の直列回路を接続した点が特徴である。これにより、通常のIGBTのスイッチング動作時(ターンオフ時)において、コンデンサ26の放電時定数が抵抗29によって調製可能となるため、図1と比べてターンオフ波形の調整と、ターンオン波形の調整を独立して実施することができる。なお、IGBTがターンオンする際に、抵抗25がベース抵抗となっても良ければ、ダイオード27を省略することもできる。また、段落0018の(3)項において、電位P2が0Vでも良い場合は、抵抗21を省略し短絡することができる。
この発明の実施の形態を示す回路図 この発明の他の実施の形態を示す回路図 一般的なインバータ主回路を示す回路図 過電流時の強制遮断機能を有するゲート駆動回路の従来例を示す回路図 図4の動作説明図 図4の改良例を示す回路図
符号の説明
5…IGBT(絶縁ゲート型バイポーラトランジスタ)、6…ダイオード、9a,9b…直流電源、10,11,19…トランジスタ、12…フォトカプラ(絶縁器)、14,15,21,25,29…抵抗、16,27,30…ダイオード、18…ツェナーダイオード、26…コンデンサ。

Claims (3)

  1. 電力変換装置に用いる電圧駆動型半導体素子のゲート駆動回路において、
    信号絶縁器の信号出力端子と、前記電圧駆動型半導体素子のゲート端子に接続されてゲート電流を流すために相補的に動作する半導体素子の制御用端子との間に、第1と第2の抵抗との直列回路を接続するとともに、この第1の抵抗と第2の抵抗との接続点と、前記電圧駆動型半導体素子のエミッタ端子との間に、その電圧駆動型半導体素子が過電流状態となった場合に、電圧駆動型半導体素子を強制遮断することを目的にオンさせるスイッチ素子を接続し、かつ前記第2の抵抗と前記半導体素子の制御用端子との接続点と、前記電圧駆動型半導体素子のエミッタ端子との間に、コンデンサを接続したことを特徴とする電圧駆動型半導体素子のゲート駆動回路。
  2. 前記第2の抵抗と並列にアノード側が前記第1の抵抗側となるように、第1のダイオードを接続したことを特徴とする請求項1に記載の電圧駆動型半導体素子のゲート駆動回路。
  3. 前記絶縁器の信号出力端子と、前記半導体素子の制御用端子との間に、アノード側が半導体素子の制御用端子側となるように第2のダイオードを接続したことを特徴とする請求項1または2に記載の電圧駆動型半導体素子のゲート駆動回路。
JP2005291129A 2005-10-04 2005-10-04 電圧駆動型半導体素子のゲート駆動回路。 Active JP4779549B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005291129A JP4779549B2 (ja) 2005-10-04 2005-10-04 電圧駆動型半導体素子のゲート駆動回路。

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005291129A JP4779549B2 (ja) 2005-10-04 2005-10-04 電圧駆動型半導体素子のゲート駆動回路。

Publications (2)

Publication Number Publication Date
JP2007104805A JP2007104805A (ja) 2007-04-19
JP4779549B2 true JP4779549B2 (ja) 2011-09-28

Family

ID=38031182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005291129A Active JP4779549B2 (ja) 2005-10-04 2005-10-04 電圧駆動型半導体素子のゲート駆動回路。

Country Status (1)

Country Link
JP (1) JP4779549B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI120812B (fi) * 2007-04-30 2010-03-15 Vacon Oyj Tehopuolijohdekytkimen ohjaus
JP5035626B2 (ja) * 2008-03-05 2012-09-26 株式会社デンソー 電力変換装置
JP5360304B2 (ja) 2010-09-28 2013-12-04 富士電機株式会社 半導体装置
JP5541044B2 (ja) 2010-09-28 2014-07-09 サンケン電気株式会社 ゲート駆動回路及びスイッチング電源装置
CN110022078B (zh) 2012-03-30 2021-05-04 富士电机株式会社 电力变换装置
JP6111671B2 (ja) * 2013-01-10 2017-04-12 富士電機株式会社 駆動信号絶縁回路を用いた電力変換装置
CN103825434B (zh) * 2014-03-20 2016-05-11 电子科技大学 一种igbt驱动电路
CN103904622A (zh) * 2014-04-09 2014-07-02 东南大学 Igbt过流保护电路
JP6669638B2 (ja) 2016-11-29 2020-03-18 トヨタ自動車株式会社 スイッチング回路
JP6992696B2 (ja) 2018-07-26 2022-01-13 オムロン株式会社 スイッチ回路及び電力変換装置

Also Published As

Publication number Publication date
JP2007104805A (ja) 2007-04-19

Similar Documents

Publication Publication Date Title
US10236677B2 (en) Semiconductor device
JP4144541B2 (ja) 電圧駆動型半導体素子用駆動回路
JP6197685B2 (ja) ゲート駆動回路
JP5776658B2 (ja) 半導体駆動装置
JP4752811B2 (ja) 電圧駆動型素子の駆動回路
JP6617571B2 (ja) 半導体スイッチング素子のゲート駆動回路
US20150085403A1 (en) Soft shutdown for isolated drivers
US20060044025A1 (en) Power transistor control device
JP2018011467A (ja) 半導体スイッチング素子のゲート駆動回路
JP6965902B2 (ja) 過電流保護回路及びスイッチング回路
KR20070093863A (ko) 모터 구동 회로
JP3052792B2 (ja) インバータ装置
JP2007221473A (ja) スイッチング回路の駆動回路及びスイッチング回路
JP4779549B2 (ja) 電圧駆動型半導体素子のゲート駆動回路。
US5903181A (en) Voltage-controlled transistor drive circuit
JP5107790B2 (ja) レギュレータ
JP2010130557A (ja) ゲート駆動装置
JP3762491B2 (ja) 高電圧駆動回路
US11831307B2 (en) Power switch drive circuit and device
JP2017163681A (ja) 電圧駆動形半導体スイッチ素子の駆動回路
JP4110052B2 (ja) インバータ回路
JP4321491B2 (ja) 電圧駆動型半導体素子の駆動装置
JP2009095166A (ja) 電圧制御形スイッチングデバイスのゲート駆動装置
JP2006129643A (ja) スイッチング制御装置及び半導体集積回路装置
JP2018093638A (ja) 保護回路、及びモータユニット

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080925

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110607

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110620

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140715

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4779549

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250