[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4778127B2 - トレンチソースコンタクトを備えた横拡散ｍｏｓトランジスター - Google Patents

トレンチソースコンタクトを備えた横拡散ｍｏｓトランジスター Download PDF

Info

Publication number
JP4778127B2
JP4778127B2 JP50307299A JP50307299A JP4778127B2 JP 4778127 B2 JP4778127 B2 JP 4778127B2 JP 50307299 A JP50307299 A JP 50307299A JP 50307299 A JP50307299 A JP 50307299A JP 4778127 B2 JP4778127 B2 JP 4778127B2
Authority
JP
Japan
Prior art keywords
region
trench
semiconductor layer
epitaxial semiconductor
diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP50307299A
Other languages
English (en)
Other versions
JP2002504267A (ja
Inventor
フランソワ ヒーバート
Original Assignee
ロベック アクイジションズ リミテッド エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ロベック アクイジションズ リミテッド エルエルシー filed Critical ロベック アクイジションズ リミテッド エルエルシー
Publication of JP2002504267A publication Critical patent/JP2002504267A/ja
Application granted granted Critical
Publication of JP4778127B2 publication Critical patent/JP4778127B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
    • H10D30/0287—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs using recessing of the source electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0221—Manufacture or treatment of FETs having insulated gates [IGFET] having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended-drain MOSFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/378—Contact regions to the substrate regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/254—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes extend entirely through the semiconductor bodies, e.g. via-holes for back side contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

発明の背景
この発明は、概括的には金属酸化物シリコン（ＭＯＳ）トランジスターのような絶縁ゲート式電界効果型トランジスター（ＩＧＦＥＴ）に係り、特にこの発明は、縮小された配置面積とピッチを有し、作動時に接地ソースの抵抗及び電気容量を減少させた横型ＩＧＦＥＴやＭＯＳ（ＬＤＭＯＳ）トランジスターに関する。
横拡散ＭＯＳトランジスターは、高周波／マイクロ波増巾器用はもとより低電圧側スイッチ用の電力用として用いられる。装置は、典型的には、より高濃度にドープされたされたシリコン基板（Ｐ＋）上のエピタキシャルシリコン層（Ｐ−）に形成される。接地ソースの構成は、ソース領域から接地されるＰ＋基板へ至る深形Ｐ＋シンカーの拡散によって達成される。しかし、拡散シンカーは横拡散があり、この横拡散がソースコンタクトの必要幅を増大させる。さらに、深形Ｐ＋シンカーは、制御されたしきい値電圧を達成するために、ゲート及びチャネル領域から隔離されていなければならない。例えば、５μmの厚さを持つエピタキシャル層において、Ｐ＋シンカーは、深さで５μmより大きくなければならないし、４μmより大きい全側面の横拡散を有するであろう。２μmの最小パターン寸法では、共通のソースあるいはドレーンを有する２個のトランジスターセルのピッチはほゞ30μmである。更に、拡散シンカーのための必要加熱量は、高濃度ドープされた基板から不純物の外方拡散を生じ、これが装置固有の電気容量を増加させる。
本発明は、縮小されたピッチ、ソース抵抗および電気容量を有するＬＤＭＯＳ構造とその製造方法に関する。
発明の概要
本発明によると、ＬＤＭＯＳの拡散シンカーは、エピタキシャル層のソースコンタクト領域内のトレンチによって置き換えられ、トレンチは下方に位置する基板に向かって又は基板まで伸びている。ドープされた浅形シンカーが、下方に位置する基板に接触するようにトレンチの底面中に拡散されることもできるし、また、トレンチが、エピタキシャル層を貫通して基板の中まで伸びていくようにしてもよい。その後、該トレンチは、導電性材料やプラグで充填される。Ｐ＋拡散の減少は、セルピッチの縮小と、拡散シンカーに比して必要熱量の減少を可能とし、高濃度でドープされた基板の横拡散と上方拡散を減少する。かくして、固有の電気容量が減少させられ、ソースコンタクト抵抗が高導電性プラグによって減少される。
本発明とその目的は、図面を参考にして、以下の詳細な説明及び添付請求の範囲から容易に明らかとなるであろう。
【図面の簡単な説明】
図１は、従来の横拡散ＭＯＳ（ＬＤＭＯＳ）トランジスターの断面図である。
図２は、図１のトランジスターの平面図である。
図３は、本発明の１実施例によるＬＤＭＯＳトランジスターの断面図である。
図４は、図３のＬＤＭＯＳトランジスターの平面図である。
図５Ａ−５Ｂは、本発明の１実施例によるＬＤＭＯＳトランジスターの製造行程を示す断面図である。
図６は、本発明の他の実施例を示す断面図である。
図７は、本発明の更に別の実施例を示す断面図である。
図示した実施例の詳細な説明
図１は、従来の拡散シンカー横拡散ＭＯＳトランジスターの断面図であり、図２は、該トランジスターの平面図である。装置は、作動中接地されるＰ＋シリコン基板１２上に成長したＰ−エピタキシャル層１０によって作られている。該トランジスターは、Ｎ＋ソース領域１４と、Ｎ−ドリフト領域１８を備えたＮ＋ドレイン領域１６を有する。ゲートコンタクト２０は、ソース領域１４とドレインのＮ−ドリフト領域１８間にあるチャネル領域２４上の酸化シリコン絶縁層２２上に位置されている。チャネル２４は、その中にソース領域とＮ−ドリフト領域が拡散されているＰ−エピタキシャル層で形成されている。
接地されたソース装置の作動ために、今までは、Ｐ＋シンカー領域２６は、エピタキシャル層の表面からＰ＋基板１２に向かって、あるいは基板１２まで拡散され、その後、ドーパントを拡散し、ソースから基板に至る導電性通路を設けるために加熱される。エピタキシャル層はほぼ５μｍの厚さがあるので、Ｐ＋シンカーは５μｍより大きい深さでなければならないし、熱処理による横拡散は、全側面で４μｍより大きくなる。２μｍの最小パターン寸法を有する装置では、全セルピッチ（１個のセル当り２個のトランジスター）はほぼ３０μｍであり、この３０μｍは表面コンタクト幅と横拡散の２倍を含む少なくとも１０μｍである全トップソースコンタクト幅を含んでいる。図２は、図１の装置の平面図であり、１／２セルピッチ（１個のトランジスター）に対する横方向の寸法を図示している。ソースおよびドレインコンタクトもしくは電極は、２μｍであり、ドレインドリフト領域は、ほぼ４μｍ、シリコンゲートは３μｍ、ゲートに対する接地コンタクトの間隔は２μｍ、そして、Ｐ＋横拡散は４μｍである。
本発明では図１および図２に示したように、Ｐ＋シンカーが、Ｐ＋ドーパントが形づくられたエピタキシャル層中に、あるいは層を貫通して形成された浅形導電性トレンチに置き換えられ、，その後トレンチは導電性材料で充填される。出来あがったソースコンタクトは、Ｐ＋シンカーコンタクトに必要な横寸法を著しく縮小する。更に、トレンチ内の導電性材料よりなるプラグは、コンタクトの垂直方向の抵抗を小さくし、必要熱量を減少することであらゆる横拡散を制限し、Ｐ＋基板からの上方向拡散を最小限にする。
発明の２つの実施例がここで説明されているが、１方は、浅形導電性トレンチを備えており、他方は深形導電性トレンチを備えている。図３および４は、それぞれ浅形導電性トレンチの実施例の断面図および平面図であり、図１，２と図３，４において同じ要素には同一の番号が付してある。図１のＰ＋シンカー２６は、エピタキシャル層にもうけたトレンチ中に形成した導電性プラグ３０とトレンチの底面と側面に形成したＰ＋浅形シンカー３２に置き換えられる。この実施例では、ゲートをチャネル領域から分離する酸化層２２は、ドレインのＮ−ドリフト領域１８上で厚くなっている。図４の平面図のように、１／２セルピッチは、１５μｍから１１μｍに縮小されており、これにはドレインコンタクトの１／２である２μｍと、ドリフト領域４μｍと、ポリシリコンゲート３μｍと、ゲートと接地コンタクトとの間隙２μｍと、電極のソースコンタクトの１／２にあたる２μｍとを含んでいる。浅形導電性トレンチは、Ｐ＋シンカーの深さを小さくし、その結果、抵抗値の低下、必要熱量の低下、Ｐ＋基板の上方拡散の縮小、そして横拡散とセルピッチの縮小をもたらす。導電性トレンチを用いると、接地されるソースコンタクトがＰ＋基板に到達するのに必要なＰ＋拡散量を最小にすることができるので、圧縮されたセルピッチが実現される。導電性プラグは、不純物を高濃度（Ｐ＋）ドープされたシリコンよりも低い抵抗率を有し、Ｐ＋基板からの上方拡散を小さくすることによって、固有の電気容量が減少される。
図５Ａ−５Ｅは、図３，４の装置を製造する工程を図示した断面図である。チャネルのドーピングと装置の作動方式によって、出発材料は、Ｐ＋基板上のＮ−エピタキシャル層、（図示したように）Ｐ＋基板上のＰ−エピタキシャル層、Ｐ＋基板に設けたＰ−エピタキシャル層上のＮ−エピタキシャル層のいずれでもよい。酸化シリコン層４０は、エピタキシャル層１０の表面に成長形成され、次いでトレンチのマスクキングと酸化エッチングが施される。そのとき、トレンチは、フォトレジストあるいは酸化物のいずれかをハードマスクとして用い、またフッ素，臭素，および／又は塩素を基にしたドライエッチング用化学物質を用いて、エピタキシャル層のほぼ半分の厚さまでエッチングされる。Ｐ＋浅型シンカー４４が、好ましくは傾きゼロで、１Ｅ１５１Ｅ１６の量のホウ素あるいはＢＦ２を、１０−１００ＫｅＶで用いて、トレンチの底部に注入される。
次に、図５Ｂに図示するように、あらゆる酸化物がトレンチの側壁から取り除かれ、その後、トレンチを充填するために等量の導電性材料が被着される。導電性トレンチ充填材料は、例えば不純物を添加されていないポリシリコン，もともと不純物を添加されているポリシリコン，タングステン（Ｗ），あるいはタングステンシリサイド（ＷＳｉｘ）がよい。その膜は、化学的気相成長法およびスパッタリング法によって被着させることができる。
その後、図５Ｃに示されたように、導電性トレンチ充填材料の異方性エッチバックにより、該材料だけがトレンチ内に残される。フッ素化物質あるいは塩素化物質による反応性イオンエッチングを用いることができる。特に導電性トレンチ充填材料としてポリシリコンが用いられる場合は、随意のＰ＋ドーピングを行わせることができる。トレンチ充填材料だけが酸化シリコン層を通して曝されるので、ドーピングを防ぐマスクは不要である。
図５Ｄを参照して、薄い酸化膜の成長（１５０−１５００Å）と窒化シリコンの被着（０．０５−０．２μm）が、窒化層４６を形成し、浅形Ｐ＋シンカー４４をトレンチ内のドープされた導電性材料からの側壁拡散を制限した状態で、下方に位置する基板の中に拡散する。
９００−１１５０℃で２０−５００分のシンカーの成形促進は、Ｐ＋基板と交差するまでＰ＋浅型シンカーが拡散して、０．５−３μmのフィールド酸化成長４８をもたらす。図５Ｅで、ゲートの酸化とゲート材料の被着（ポリシリコンあるいはポリサイド）、ゲートのマスキングとエッチングとそれに続くチャネルのマスキング、チャネルの注入とチャネルの拡散により、該装置が完成される。Ｎ−ドリフトのマスキングと注入、およびＮ＋ソースおよびドレインコンタクトのマスキングと注入が行われ、続いて、誘電体の被着、コンタクトのマスキングとコンタクトのエツチングが行われ、最後にソースコンタクトおよびドレインコンタクト５０および５２の配線が行われる。
図６は、深形導電性トレンチを採用した変形実施例の断面図である。ここでも、図３および図６における同様の要素は同一の番号になっている。エピタキシャル層を貫通し、Ｐ＋基板１２に接触しているトレンチを形成することによって、浅形Ｐ＋シンカー３２が不要になり、その加熱促進が不要になるので、必要熱量の更なる減少が実現される。浅形Ｐ＋シンカーあるいは深形Ｐ＋シンカ拡散３２が不要であるから、トレンチはフィールド酸化の前又は後に、又はチャネル形成促進の前又は後に形成されることもできる。
図７は本発明の他の実施例の断面図であり、トレンチ構造がドライエッチングよりもむしろ異方性ウエットケミカルエッチング（ＫＯＨ）によって形成される。図示するように浅形又は深形Ｖ溝は導電体３０で充填されることとなる。
ソースコンタクトの抵抗及び固有の電気容量を減少し、同時に、出来あがったＬＤＭＯＳ構造のピッチも減少させる横型ＤＭＯＳトランジスター用トレンチソースコンタクトの構造のいくつかの実施例を記載した。本発明は特定の実施例について記載されたが、説明は本発明を例示するものであって、本発明の範囲を限定するものとして解釈されるものではない。種々の実施形態や適用例が、添付された請求項によって定義された本発明の真の精神及び範囲から逸脱することなく、当業者にとって実施することが可能である。

Claims (9)

  1. 横拡散ＭＯＳトランジスタを製造する方法であって、
    高濃度Ｐ型ドープされた半導体基板上に形成されたＰ型ドープされたエピタキシャル半導体層に、トレンチの底部が前記エピタキシャル半導体層の途中まで伸びるようにトレンチをエッチングにより形成する工程と、
    前記トレンチの底部の前記エピタキシャル半導体層内にＰ型不純物をドーピングすることによって該底部にＰ＋型シンカ領域を形成する工程と、
    前記シンカ領域が形成された前記トレンチ内に導電材料を充填する工程と、
    前記不純物の成長促進に基づく下方向への拡散により、前記トレンチの底面から前記シンカ領域の前記不純物を下方に位置する前記半導体基板の中に拡散させる工程と、
    前記拡散させる工程において、前記導電材料からの拡散により、前記エピタキシャル半導体層の表面から該前記エピタキシャル半導体層の中まで伸び、かつ、前記シンカ領域に接触するＰ型拡散領域を形成する工程と、
    前記拡散させる工程の後に、前記エピタキシャル半導体層に前記拡散領域に接触するソース領域及びドレイン領域を、間をあけて形成する工程であって、前記ソース領域と前記ドレイン領域との間にチャネル領域を有し、
    前記チャネル領域上方の絶縁体上にゲート電極を形成する工程と、
    を具えたことを特徴とする方法。
  2. 前記半導体基板は、デバイスの動作中は、接地され、前記ソースコンタクトは、前記ソース領域を接地することを特徴とする請求項１記載の方法。
  3. 前記ドレイン領域は、高濃度にドープされた領域と、該高濃度にドープされた領域よりも前記チャネル領域側に形成された低濃度にドープされた領域とを含むことを特徴とする請求項１記載の方法。
  4. 前記ゲート電極の下にある前記絶縁体は、前記低濃度にドープされた領域上に延び、前記絶縁体の厚さは、前記低濃度にドープされた領域の方が、前記チャネル領域上よりも厚いことを特徴とする請求項３記載の方法。
  5. 前記導電材料は、ポリシリコン、タングステン、及び、タングステンシリサイドからなるグループのいずれか１つから選ばれることを特徴とする請求項１記載の方法。
  6. 前記ゲート電極は、ドープされたポリシリコンであることを特徴とする請求項５記載の方法。
  7. 金属コンタクトを、前記ドレイン領域、前記ソース領域、及び、前記ソースコンタクトに形成する工程をさらに含むことを特徴とする請求項５記載の方法。
  8. １つの金属コンタクトが、前記ソース領域、及び、前記ソースコンタクトに形成されることを特徴とする請求項７記載の方法。
  9. 横拡散ＭＯＳトランジスタであって、
    高濃度Ｐ型ドープされた半導体基板と、
    前記高濃度Ｐ型ドープされた半導体基板上に形成されたＰ型ドープされたエピタキシャル半導体層と、
    前記エピタキシャル半導体層の表面をエッチングして、さらに、該トレンチの底部が前記エピタキシャル半導体層の途中まで伸びるようにエッチングすることによって前記エピタキシャル半導体層内に形成されたトレンチと、
    前記トレンチの底部の前記エピタキシャル半導体層内にＰ＋型不純物をドーピングして、前記不純物の成長促進に基づく下方向への拡散により、前記トレンチの底面から前記半導体基板に前記不純物を拡散させることによって、前記トレンチの底部に形成されたＰ＋型シンカ領域と、
    前記トレンチ内に充填された導電材料と、
    前記導電材料からの拡散により形成され、前記エピタキシャル半導体層の表面から該エピタキシャル半導体層の中まで伸び、かつ、前記シンカ領域に接触するＰ型拡散領域と、
    前記拡散領域に接触し、前記エピタキシャル半導体層に形成されたソース領域と、
    前記ソース領域から離れた前記エピタキシャル半導体層に形成されたドレイン領域と、
    前記ソース領域と前記ドレイン領域との間に形成されたチャネル領域と、
    前記チャネル領域上に設けられた絶縁層上に形成されたゲート電極と
    を具えたことを特徴とする装置。
JP50307299A 1997-06-10 1998-06-10 トレンチソースコンタクトを備えた横拡散ｍｏｓトランジスター Expired - Fee Related JP4778127B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/872,589 1997-06-10
US08/872,589 US5869875A (en) 1997-06-10 1997-06-10 Lateral diffused MOS transistor with trench source contact
PCT/US1998/011885 WO1998057379A1 (en) 1997-06-10 1998-06-10 Lateral diffused mos transistor with trench source contact

Publications (2)

Publication Number Publication Date
JP2002504267A JP2002504267A (ja) 2002-02-05
JP4778127B2 true JP4778127B2 (ja) 2011-09-21

Family

ID=25359908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50307299A Expired - Fee Related JP4778127B2 (ja) 1997-06-10 1998-06-10 トレンチソースコンタクトを備えた横拡散ｍｏｓトランジスター

Country Status (6)

Country Link
US (1) US5869875A (ja)
EP (1) EP0988651B1 (ja)
JP (1) JP4778127B2 (ja)
KR (1) KR100476816B1 (ja)
AU (1) AU7828898A (ja)
WO (1) WO1998057379A1 (ja)

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6001710A (en) * 1998-03-30 1999-12-14 Spectrian, Inc. MOSFET device having recessed gate-drain shield and method
US6506648B1 (en) * 1998-09-02 2003-01-14 Cree Microwave, Inc. Method of fabricating a high power RF field effect transistor with reduced hot electron injection and resulting structure
US6262459B1 (en) * 2000-01-18 2001-07-17 United Microelectronics Corp. High-voltage device and method for manufacturing high-voltage device
JP3723410B2 (ja) * 2000-04-13 2005-12-07 三洋電機株式会社 半導体装置とその製造方法
US6372557B1 (en) 2000-04-19 2002-04-16 Polyfet Rf Devices, Inc. Method of manufacturing a lateral fet having source contact to substrate with low resistance
US6479352B2 (en) * 2000-06-02 2002-11-12 General Semiconductor, Inc. Method of fabricating high voltage power MOSFET having low on-resistance
TW499757B (en) * 2000-06-02 2002-08-21 Gen Semiconductor Inc High voltage power MOSEFT having low on-resistance
KR100370957B1 (ko) * 2000-07-28 2003-02-06 주식회사 하이닉스반도체 트렌치구조의 폴리실리콘 영역을 구비하는 고전압소자 및그 제조방법
EP1187220A3 (en) * 2000-09-11 2007-10-10 Kabushiki Kaisha Toshiba MOS field effect transistor with reduced on-resistance
JP4322414B2 (ja) * 2000-09-19 2009-09-02 株式会社ルネサステクノロジ 半導体装置
US6768171B2 (en) * 2000-11-27 2004-07-27 Power Integrations, Inc. High-voltage transistor with JFET conduction channels
US6552389B2 (en) * 2000-12-14 2003-04-22 Kabushiki Kaisha Toshiba Offset-gate-type semiconductor device
US6489203B2 (en) 2001-05-07 2002-12-03 Institute Of Microelectronics Stacked LDD high frequency LDMOSFET
JP4070485B2 (ja) * 2001-05-09 2008-04-02 株式会社東芝 半導体装置
JP2002353441A (ja) * 2001-05-22 2002-12-06 Denso Corp パワーｍｏｓトランジスタ
DE10131707B4 (de) * 2001-06-29 2009-12-03 Atmel Automotive Gmbh Verfahren zur Herstellung eines DMOS-Transistors und dessen Verwendung zur Herstellung einer integrierten Schaltung
DE10131705B4 (de) 2001-06-29 2010-03-18 Atmel Automotive Gmbh Verfahren zur Herstellung eines DMOS-Transistors
DE10131706B4 (de) * 2001-06-29 2005-10-06 Atmel Germany Gmbh Verfahren zur Herstellung eines DMOS-Transistors
US7786533B2 (en) * 2001-09-07 2010-08-31 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
US6555873B2 (en) * 2001-09-07 2003-04-29 Power Integrations, Inc. High-voltage lateral transistor with a multi-layered extended drain structure
US6635544B2 (en) * 2001-09-07 2003-10-21 Power Intergrations, Inc. Method of fabricating a high-voltage transistor with a multi-layered extended drain structure
US7221011B2 (en) * 2001-09-07 2007-05-22 Power Integrations, Inc. High-voltage vertical transistor with a multi-gradient drain doping profile
US6573558B2 (en) * 2001-09-07 2003-06-03 Power Integrations, Inc. High-voltage vertical transistor with a multi-layered extended drain structure
US6600182B2 (en) 2001-09-26 2003-07-29 Vladimir Rumennik High current field-effect transistor
US6555883B1 (en) 2001-10-29 2003-04-29 Power Integrations, Inc. Lateral power MOSFET for high switching speeds
US6724798B2 (en) * 2001-12-31 2004-04-20 Honeywell International Inc. Optoelectronic devices and method of production
JP3981028B2 (ja) * 2002-09-11 2007-09-26 株式会社東芝 半導体装置
DE10250832B4 (de) 2002-10-31 2010-02-11 Infineon Technologies Ag MOS-Transistor auf SOI-Substrat mit Source-Durchkontaktierung und Verfahren zur Herstellung eines solchen Transistors
US6727127B1 (en) 2002-11-21 2004-04-27 Cree, Inc. Laterally diffused MOS transistor (LDMOS) and method of making same
US6838731B1 (en) * 2003-04-09 2005-01-04 Sirenza Microdevices, Inc. Microwave transistor structure having step drain region
DE10345347A1 (de) * 2003-09-19 2005-04-14 Atmel Germany Gmbh Verfahren zur Herstellung eines DMOS-Transistors mit lateralem Driftregionen-Dotierstoffprofil
US7126193B2 (en) * 2003-09-29 2006-10-24 Ciclon Semiconductor Device Corp. Metal-oxide-semiconductor device with enhanced source electrode
US7307314B2 (en) * 2004-06-16 2007-12-11 Cree Microwave Llc LDMOS transistor with improved gate shield
US20050280087A1 (en) * 2004-06-16 2005-12-22 Cree Microwave, Inc. Laterally diffused MOS transistor having source capacitor and gate shield
US7061057B2 (en) 2004-06-16 2006-06-13 Cree Microwave, Llc Laterally diffused MOS transistor having N+ source contact to N-doped substrate
US20050280085A1 (en) * 2004-06-16 2005-12-22 Cree Microwave, Inc. LDMOS transistor having gate shield and trench source capacitor
DE602004032539D1 (de) 2004-09-08 2011-06-16 St Microelectronics Srl Laterale MOS-Anordnung und Verfahren zu deren Herstellung
DE102004049246A1 (de) * 2004-10-01 2006-04-06 Atmel Germany Gmbh Lateraler DMOS-Transistor und Verfahren zu seiner Herstellung
JP2006245391A (ja) * 2005-03-04 2006-09-14 Toshiba Corp 半導体装置
US7768075B2 (en) * 2006-04-06 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die packages using thin dies and metal substrates
JP2008198903A (ja) * 2007-02-15 2008-08-28 Fuji Electric Holdings Co Ltd 半導体装置
US7859037B2 (en) * 2007-02-16 2010-12-28 Power Integrations, Inc. Checkerboarded high-voltage vertical transistor layout
US8653583B2 (en) * 2007-02-16 2014-02-18 Power Integrations, Inc. Sensing FET integrated with a high-voltage transistor
US7595523B2 (en) * 2007-02-16 2009-09-29 Power Integrations, Inc. Gate pullback at ends of high-voltage vertical transistor structure
US7557406B2 (en) * 2007-02-16 2009-07-07 Power Integrations, Inc. Segmented pillar layout for a high-voltage vertical transistor
US7468536B2 (en) 2007-02-16 2008-12-23 Power Integrations, Inc. Gate metal routing for transistor with checkerboarded layout
US20100009507A1 (en) * 2008-07-10 2010-01-14 Krutsick Thomas J Method of constructing cmos device tubs
KR101578931B1 (ko) * 2008-12-05 2015-12-21 주식회사 동부하이텍 반도체 소자 및 반도체 소자의 제조 방법
US7829947B2 (en) * 2009-03-17 2010-11-09 Alpha & Omega Semiconductor Incorporated Bottom-drain LDMOS power MOSFET structure having a top drain strap
US9171726B2 (en) * 2009-11-06 2015-10-27 Infineon Technologies Ag Low noise semiconductor devices
CN101699630A (zh) * 2009-11-19 2010-04-28 苏州远创达科技有限公司 Ldmos功率器件
CN102237406A (zh) * 2010-04-22 2011-11-09 上海华虹Nec电子有限公司 射频ldmos器件及其制造方法
US8299527B2 (en) * 2010-05-06 2012-10-30 International Rectifier Corporation Vertical LDMOS device and method for fabricating same
US9112014B2 (en) 2010-07-27 2015-08-18 Commissariat A L'energie Atomique Et Aux Energies Alternatives Transistor with counter-electrode connection amalgamated with the source/drain contact
CN102376618B (zh) * 2010-08-26 2013-10-23 上海华虹Nec电子有限公司 N型射频ldmos中多晶硅p型沉阱的制造方法
US9159828B2 (en) 2011-04-27 2015-10-13 Alpha And Omega Semiconductor Incorporated Top drain LDMOS
CN103367444A (zh) * 2012-03-30 2013-10-23 万国半导体股份有限公司 顶部漏极横向扩散金属氧化物半导体
US8928116B2 (en) 2012-07-31 2015-01-06 Silanna Semiconductor U.S.A., Inc. Power device integration on a common substrate
US8994105B2 (en) 2012-07-31 2015-03-31 Azure Silicon LLC Power device integration on a common substrate
US9412881B2 (en) 2012-07-31 2016-08-09 Silanna Asia Pte Ltd Power device integration on a common substrate
US10290702B2 (en) 2012-07-31 2019-05-14 Silanna Asia Pte Ltd Power device on bulk substrate
US8847310B1 (en) 2012-07-31 2014-09-30 Azure Silicon LLC Power device integration on a common substrate
US8674440B2 (en) 2012-07-31 2014-03-18 Io Semiconductor Inc. Power device integration on a common substrate
CN103871881B (zh) * 2012-12-14 2017-04-05 上海华虹宏力半导体制造有限公司 P型ldmos器件的沟槽及制作方法
US8981475B2 (en) 2013-06-18 2015-03-17 International Business Machines Corporation Lateral diffusion metal oxide semiconductor (LDMOS)
CN104576729B (zh) * 2013-10-14 2018-06-15 世界先进积体电路股份有限公司 横向双扩散金属氧化物半导体装置及其制造方法
US9634099B2 (en) 2013-10-15 2017-04-25 Vanguard International Semiconductor Corporation Lateral double diffused metal-oxide-semiconductor device and method for fabricating the same
US9543396B2 (en) 2013-12-13 2017-01-10 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped regions
US10325988B2 (en) 2013-12-13 2019-06-18 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped field plates
US9318601B2 (en) * 2014-06-10 2016-04-19 Vanguard International Semiconductor Corporation Semiconductor device and method for fabricating the same
TWI549302B (zh) * 2014-08-01 2016-09-11 世界先進積體電路股份有限公司 半導體裝置及其製造方法
TWI578537B (zh) * 2014-08-01 2017-04-11 旺宏電子股份有限公司 高壓半導體元件
CN104377137A (zh) * 2014-11-19 2015-02-25 上海华虹宏力半导体制造有限公司 Rfldmos器件的制造方法
US9431286B1 (en) * 2014-11-26 2016-08-30 Texas Instruments Incorporated Deep trench with self-aligned sinker
US9780189B2 (en) 2015-06-03 2017-10-03 Silanna Asia Pte Ltd Transistor with contacted deep well region
CN110521001B (zh) 2016-01-18 2022-05-24 德克萨斯仪器股份有限公司 具有金属填充的深源极触点的功率mosfet
KR101988202B1 (ko) * 2016-08-10 2019-06-11 닛산 지도우샤 가부시키가이샤 반도체 장치
US9923059B1 (en) 2017-02-20 2018-03-20 Silanna Asia Pte Ltd Connection arrangements for integrated lateral diffusion field effect transistors
US10083897B2 (en) 2017-02-20 2018-09-25 Silanna Asia Pte Ltd Connection arrangements for integrated lateral diffusion field effect transistors having a backside contact
CN114975609A (zh) 2021-02-24 2022-08-30 联华电子股份有限公司 横向双扩散的金属氧化物半导体场效晶体管及其制作方法
KR102363442B1 (ko) 2021-08-13 2022-02-14 김태문 안경 케이스
CN118841450B (zh) * 2024-09-24 2024-12-17 江苏应能微电子股份有限公司 一种esd加固的ldmos器件及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61287120A (ja) * 1985-06-13 1986-12-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH03256356A (ja) * 1990-03-06 1991-11-15 Mitsubishi Electric Corp 半導体装置
JPH0418762A (ja) * 1990-05-14 1992-01-22 Hitachi Ltd 絶縁ゲート形電界効果トランジスタ
JPH05110080A (ja) * 1991-03-18 1993-04-30 Motorola Inc 低いソース・インダクタンスを有する半導体デバイス
JPH06151846A (ja) * 1992-11-04 1994-05-31 Toshiba Corp 半導体装置
JPH07183251A (ja) * 1993-12-24 1995-07-21 Matsushita Electron Corp 半導体装置およびその製造方法
JPH07326742A (ja) * 1994-05-30 1995-12-12 Toshiba Corp 半導体装置およびその製造方法
WO1997013277A1 (de) * 1995-10-02 1997-04-10 El Mos Elektronik In Mos-Technologie Gmbh Mos-transistor mit hoher ausgangsspannungsfestigkeit

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55162270A (en) * 1979-06-02 1980-12-17 Sharp Corp Semiconductor device
JPS58122781A (ja) * 1982-01-16 1983-07-21 Sharp Corp 半導体装置
US4738936A (en) * 1983-07-01 1988-04-19 Acrian, Inc. Method of fabrication lateral FET structure having a substrate to source contact
JPS60103671A (ja) * 1983-11-11 1985-06-07 Toshiba Corp 半導体装置
JPS60136377A (ja) * 1983-12-26 1985-07-19 Hitachi Ltd 絶縁ゲ−ト半導体装置の製造法
JPS61172371A (ja) * 1985-01-28 1986-08-04 Matsushita Electric Ind Co Ltd 半導体装置
US4682405A (en) * 1985-07-22 1987-07-28 Siliconix Incorporated Methods for forming lateral and vertical DMOS transistors
US4737486A (en) * 1986-11-10 1988-04-12 Eastman Kodak Company Inorganic polymer subbing layer for dye-donor element used in thermal dye transfer
JPH0246765A (ja) * 1988-08-08 1990-02-16 Nec Corp 半導体装置
JPH02222574A (ja) * 1989-02-23 1990-09-05 Nec Corp 半導体装置
JPH03203377A (ja) * 1989-12-29 1991-09-05 Nec Corp 半導体装置
JPH05343682A (ja) * 1992-06-10 1993-12-24 Sony Corp Ｍｏｓトランジスタの配線構造とその製造方法およびゲートアレイの配線構造
JPH0621445A (ja) * 1992-06-30 1994-01-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH08241985A (ja) * 1995-03-06 1996-09-17 Nippon Motorola Ltd Ｌｄ−ｍｏｓトランジスタ
US5721146A (en) * 1996-04-29 1998-02-24 Taiwan Semiconductor Manufacturing Company Ltd Method of forming buried contact architecture within a trench

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61287120A (ja) * 1985-06-13 1986-12-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH03256356A (ja) * 1990-03-06 1991-11-15 Mitsubishi Electric Corp 半導体装置
JPH0418762A (ja) * 1990-05-14 1992-01-22 Hitachi Ltd 絶縁ゲート形電界効果トランジスタ
JPH05110080A (ja) * 1991-03-18 1993-04-30 Motorola Inc 低いソース・インダクタンスを有する半導体デバイス
JPH06151846A (ja) * 1992-11-04 1994-05-31 Toshiba Corp 半導体装置
JPH07183251A (ja) * 1993-12-24 1995-07-21 Matsushita Electron Corp 半導体装置およびその製造方法
JPH07326742A (ja) * 1994-05-30 1995-12-12 Toshiba Corp 半導体装置およびその製造方法
WO1997013277A1 (de) * 1995-10-02 1997-04-10 El Mos Elektronik In Mos-Technologie Gmbh Mos-transistor mit hoher ausgangsspannungsfestigkeit

Also Published As

Publication number Publication date
EP0988651A4 (en) 2007-10-17
WO1998057379A9 (en) 1999-04-08
EP0988651A1 (en) 2000-03-29
KR100476816B1 (ko) 2005-03-17
AU7828898A (en) 1998-12-30
WO1998057379A1 (en) 1998-12-17
EP0988651B1 (en) 2013-09-25
KR20010006411A (ko) 2001-01-26
JP2002504267A (ja) 2002-02-05
US5869875A (en) 1999-02-09

Similar Documents

Publication Publication Date Title
JP4778127B2 (ja) トレンチソースコンタクトを備えた横拡散ｍｏｓトランジスター
KR100759937B1 (ko) 트렌치 ｍｏｓｆｅｔ 디바이스, 및 이러한 트렌치 ｍｏｓｆｅｔ 디바이스를 형성하는 방법
US6498071B2 (en) Manufacture of trench-gate semiconductor devices
US6368921B1 (en) Manufacture of trench-gate semiconductor devices
US4931408A (en) Method of fabricating a short-channel low voltage DMOS transistor
US5689128A (en) High density trenched DMOS transistor
US5646431A (en) Surface breakdown reduction by counter-doped island in power mosfet
US5937301A (en) Method of making a semiconductor device having sidewall spacers with improved profiles
US6238981B1 (en) Process for forming MOS-gated devices having self-aligned trenches
CN1227722C (zh) 制造沟槽栅dmos晶体管的方法
US5534447A (en) Process for fabricating MOS LDD transistor with pocket implant
US5182222A (en) Process for manufacturing a DMOS transistor
US7550352B2 (en) MOS transistor having a recessed gate electrode and fabrication method thereof
KR20030023718A (ko) 종형 전력 트랜지스터 트렌치 게이트 반도체 디바이스제조 방법
US4826782A (en) Method of fabricating aLDD field-effect transistor
CN207587740U (zh) 晶体管及半导体器件
KR100351447B1 (ko) 트렌치형 게이트전극 구조의 트랜지스터 및 그 제조방법
KR100257074B1 (ko) 모스팻 및 이의 제조방법
CN113809162A (zh) 功率元件
CN112103331A (zh) Ldmos晶体管及其制造方法
JPH04306881A (ja) 半導体装置およびその製造方法
US20240178064A1 (en) Self-Aligned Trench MOSFET Contacts Having Widths Less Than Minimum Lithography Limits
KR950005477B1 (ko) 반도체장치의 제조방법
KR100421899B1 (ko) 반도체소자제조방법
KR0161873B1 (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050610

A72 Notification of change in name of applicant

Free format text: JAPANESE INTERMEDIATE CODE: A721

Effective date: 20050816

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20081010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090406

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100127

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100722

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20100723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100723

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110603

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110701

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140708

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees