JP4759053B2 - Non-contact type electronic device and semiconductor integrated circuit device mounted thereon - Google Patents
Non-contact type electronic device and semiconductor integrated circuit device mounted thereon Download PDFInfo
- Publication number
- JP4759053B2 JP4759053B2 JP2008517750A JP2008517750A JP4759053B2 JP 4759053 B2 JP4759053 B2 JP 4759053B2 JP 2008517750 A JP2008517750 A JP 2008517750A JP 2008517750 A JP2008517750 A JP 2008517750A JP 4759053 B2 JP4759053 B2 JP 4759053B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- antenna terminal
- antenna
- mos transistor
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 47
- 239000003990 capacitor Substances 0.000 claims description 80
- 238000001514 detection method Methods 0.000 claims description 9
- 238000009499 grossing Methods 0.000 description 19
- 238000010586 diagram Methods 0.000 description 13
- 230000006870 function Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 101100462419 Homo sapiens OTUB2 gene Proteins 0.000 description 1
- 101150046103 OTU2 gene Proteins 0.000 description 1
- 102100025914 Ubiquitin thioesterase OTUB2 Human genes 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
- H04B5/70—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes
- H04B5/75—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes for isolation purposes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Near-Field Transmission Systems (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明は、非接触型電子装置の技術に関し、特に、ICカードやICタグを代表とする非接触型電子装置とそれに搭載される半導体集積回路装置に適用して有効な技術に関するものである。 The present invention relates to a technology of a non-contact type electronic device, and particularly to a technology effective when applied to a non-contact type electronic device represented by an IC card or an IC tag and a semiconductor integrated circuit device mounted thereon.
本発明者が検討した技術として、例えば、ICカード、ICタグ、RFID、携帯電話等の非接触型電子装置においては、以下の技術が考えられる。 As a technique studied by the present inventor, for example, the following techniques can be considered in a non-contact type electronic device such as an IC card, an IC tag, an RFID, and a mobile phone.
内部にCPUやメモリ等の機能を有した半導体集積回路装置を備える非接触型電子装置が、交通や物流等の分野で普及しつつある。特に限定はされないが、上記非接触型電子装置はバッテリ等の電源を持たず、アンテナで受けた電磁波から電源を生成して動作する。上記非接触型電子装置は、リーダ・ライタ(質問器)から電磁波を変調して送られるデータを受信し、更に、受信したデータをCPUやメモリ等によって信号処理を行う。その結果、得られたデータに応じて、アンテナ端子間の負荷を変動させることによりアンテナで受信している電磁波を変調し、そのデータをリーダ・ライタに送信する。 Non-contact type electronic devices having a semiconductor integrated circuit device having functions such as a CPU and a memory inside are spreading in the fields of transportation and logistics. Although not particularly limited, the contactless electronic device does not have a power source such as a battery, and operates by generating a power source from electromagnetic waves received by an antenna. The non-contact type electronic device receives data transmitted by modulating electromagnetic waves from a reader / writer (interrogator), and further performs signal processing on the received data by a CPU, a memory, or the like. As a result, the electromagnetic wave received by the antenna is modulated by changing the load between the antenna terminals according to the obtained data, and the data is transmitted to the reader / writer.
このような非接触型電子装置において、アンテナ端子間に容量と可変容量素子を直列接続し、可変容量素子に制御電圧を印加することで共振周波数を制御し、非接触型電子装置に供給される電力を抑制する技術がある(例えば特許文献1参照)。 In such a non-contact type electronic device, a capacitor and a variable capacitance element are connected in series between the antenna terminals, and the resonance frequency is controlled by applying a control voltage to the variable capacitance element, which is supplied to the non-contact type electronic device. There is a technique for suppressing electric power (see, for example, Patent Document 1).
また、非接触型電子装置に供給される電力に応じて、アンテナ端子間に接続される容量を論理的に切替えることで共振周波数を変化させ、非接触型電子装置に供給される電力を抑制する技術がある(例えば特許文献2参照)。更に、特許文献2には、複数の容量を切替えることで、段階的に共振周波数を変化させることが記載されている。
ところで、前記のような非接触型電子装置の技術について、本発明者が検討した結果、以下のようなことが明らかとなった。 By the way, as a result of the study of the technique of the non-contact type electronic device as described above, the following has been clarified.
近年では、アンテナで受けた電磁波から電源を生成して動作する非接触型電子装置に、温度等を検知するセンサ回路を搭載し、リーダ・ライタから送信されたデータに応じてセンサ回路を測定させ、測定データを上記変調動作によって、リーダ・ライタに送信することができるものがある。 In recent years, a sensor circuit that detects temperature, etc., is mounted on a non-contact electronic device that operates by generating power from electromagnetic waves received by an antenna, and measures the sensor circuit according to data transmitted from a reader / writer. Some measurement data can be transmitted to the reader / writer by the modulation operation.
非接触型電子装置は、リーダ・ライタから供給される電磁波を整流・平滑することで電源を生成して動作する。一般的に、リーダ・ライタと非接触型電子装置の間の距離によって、非接触型電子装置に供給される電力が変化するため、非接触型電子装置の自己発熱の程度が変化する。 A non-contact type electronic device operates by generating a power source by rectifying and smoothing an electromagnetic wave supplied from a reader / writer. Generally, since the electric power supplied to the non-contact type electronic device changes depending on the distance between the reader / writer and the non-contact type electronic device, the degree of self-heating of the non-contact type electronic device changes.
例えば、このような非接触型電子装置に温度センサ回路を搭載した場合、通信距離に応じて自己発熱量が変化してしまうため、温度センサ回路が測定する温度に誤差が生じてしまい、正しい測定結果が得られないという問題があった。 For example, when a temperature sensor circuit is mounted on such a non-contact type electronic device, the amount of self-heating is changed according to the communication distance, so an error occurs in the temperature measured by the temperature sensor circuit, and the correct measurement is performed. There was a problem that results could not be obtained.
そこで、本発明者は、非接触型電子装置が受信する電力に応じて共振周波数を制御することで、非接触型電子装置に過大な電力が供給されないようにする技術を検討するに至った。 Therefore, the present inventor has come up with a technique for preventing excessive power from being supplied to the non-contact type electronic device by controlling the resonance frequency according to the power received by the non-contact type electronic device.
しかし、可変容量素子を用いて共振周波数を変化させる場合、何らかの手段を用いて、共振周波数を十分に変化させることが可能な可変容量素子を非接触型電子装置に搭載する必要がある。非接触型電子装置に搭載される半導体集積回路装置の中に、可変容量素子を配置することが好ましいが、通常、論理回路等を搭載するのに利用されている半導体製造プロセスでは、共振周波数を十分に変化させることができる可変容量素子を搭載していない場合があった。 However, when changing the resonance frequency using the variable capacitance element, it is necessary to mount the variable capacitance element capable of sufficiently changing the resonance frequency in the non-contact type electronic device by using some means. It is preferable to arrange a variable capacitance element in a semiconductor integrated circuit device mounted on a non-contact type electronic device. However, in a semiconductor manufacturing process that is usually used for mounting a logic circuit or the like, a resonance frequency is set. In some cases, a variable capacitance element that can be changed sufficiently is not mounted.
また、共振容量を論理的に切替える場合、非接触型電子装置が受信している電力を検知し、受信電力レベルを2値化する必要がある。例えば、非接触型電子装置が受信している電力が所定のレベルを上回っていた場合、共振容量を論理的に切替える。しかし、共振容量を切替えた結果、非接触型電子装置の受信電力が所定のレベルを下回ってしまった場合、共振容量を元に戻すように制御されるが、再び受信電力レベルが所定のレベルを上回るため、共振容量が切替えられる。このように、受信電力レベルが共振容量を切替えるレベル付近であるときには、共振容量の切替え動作が繰り返され、非接触型電子装置が受信する電力が安定しないという場合があった。 Further, when the resonance capacitance is logically switched, it is necessary to detect the power received by the non-contact electronic device and binarize the received power level. For example, when the power received by the contactless electronic device exceeds a predetermined level, the resonance capacitance is logically switched. However, if the received power of the non-contact type electronic device falls below a predetermined level as a result of switching the resonance capacity, the resonance capacity is controlled to return to the original level. Therefore, the resonance capacity is switched. Thus, when the received power level is close to the level for switching the resonance capacitance, the switching operation of the resonance capacitance is repeated, and the power received by the non-contact type electronic device may not be stable.
以上のように、非接触型電子装置に供給される過大な電力によって非接触型電子装置が発熱することを抑制するための共振周波数制御手段はあったが、一般的な半導体集積回路装置に搭載する上での制限や、境界条件における安定性が劣化するという問題があった。 As described above, there is a resonance frequency control means for suppressing the non-contact type electronic device from generating heat due to excessive electric power supplied to the non-contact type electronic device, but it is mounted on a general semiconductor integrated circuit device. There is a problem that the stability in the boundary condition is deteriorated.
そこで、本発明の目的は、非接触型電子装置が受信する電力を安定して制御することが可能な回路技術を提供することにある。 Accordingly, an object of the present invention is to provide a circuit technique capable of stably controlling the power received by the non-contact type electronic device.
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。 The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。 Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.
すなわち、本発明に係る非接触型電子装置及びそれに搭載される半導体集積回路装置は、共振容量制御回路を具備している。前記共振容量制御回路は、アンテナが接続される第1のアンテナ端子と第2のアンテナ端子の間に、第1の容量と第2の容量が直列接続され、前記第1の容量と前記第2の容量の接続点に充放電制御回路が接続される。そして、前記充放電制御回路は、前記第1のアンテナ端子の電位が前記第2のアンテナ端子の電位より高いときには、前記第1の容量に蓄積される電荷を制御し、前記第2のアンテナ端子の電位が前記第1のアンテナ端子の電位より高いときには、前記第2の容量に蓄積される電荷を制御することで、前記第1のアンテナ端子と前記第2のアンテナ端子の間の共振容量値を制御する。 That is, the non-contact electronic device according to the present invention and the semiconductor integrated circuit device mounted thereon include a resonance capacitance control circuit. In the resonant capacitance control circuit, a first capacitor and a second capacitor are connected in series between a first antenna terminal and a second antenna terminal to which an antenna is connected, and the first capacitor and the second capacitor are connected. A charge / discharge control circuit is connected to the connection point of the capacitor. The charge / discharge control circuit controls the charge accumulated in the first capacitor when the potential of the first antenna terminal is higher than the potential of the second antenna terminal, and the second antenna terminal When the potential of the first antenna terminal is higher than the potential of the first antenna terminal, the resonant capacitance value between the first antenna terminal and the second antenna terminal is controlled by controlling the charge accumulated in the second capacitor. To control.
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。 Of the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.
すなわち、アンテナと共振容量制御回路によって構成される共振回路の共振周波数を制御し、整流回路への過剰な電力供給を抑制することが可能になる。 That is, it is possible to control the resonance frequency of the resonance circuit constituted by the antenna and the resonance capacitance control circuit, and to suppress excessive power supply to the rectifier circuit.
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部材には原則として同一の符号を付し、その繰り返しの説明は省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof will be omitted.
(実施の形態1)
図1は、本発明の実施の形態1に係る非接触型電子装置及び半導体集積回路装置の基本構成を示すブロック図である。(Embodiment 1)
FIG. 1 is a block diagram showing a basic configuration of a contactless electronic device and a semiconductor integrated circuit device according to
まず、図1により、本実施の形態1による非接触型電子装置及び半導体集積回路装置の構成の一例を説明する。本実施の形態1の非接触型電子装置は、例えば、ICカード、ICタグ、RFID、携帯電話などである。 First, an example of the configuration of the non-contact electronic device and the semiconductor integrated circuit device according to the first embodiment will be described with reference to FIG. The contactless electronic device according to the first embodiment is, for example, an IC card, an IC tag, an RFID, a mobile phone, or the like.
図1において、B1は非接触型電子装置、B2は非接触型電子装置B1に搭載される半導体集積回路装置、L0は非接触型電子装置B1に搭載されるアンテナである。半導体集積回路装置B2は、共振容量制御回路B3、整流平滑回路B4、内部回路B5を有し、アンテナL0を接続するためのアンテナ端子LA及びLBを有している。図1では、アンテナL0には共振容量C0が並列接続されているが、共振容量制御回路B3や寄生容量等を考慮して調整されるため、必ずしも接続されるものではない。 In FIG. 1, B1 is a non-contact type electronic device, B2 is a semiconductor integrated circuit device mounted on the non-contact type electronic device B1, and L0 is an antenna mounted on the non-contact type electronic device B1. The semiconductor integrated circuit device B2 has a resonance capacitance control circuit B3, a rectifying / smoothing circuit B4, and an internal circuit B5, and has antenna terminals LA and LB for connecting the antenna L0. In FIG. 1, the resonance capacitor C0 is connected in parallel to the antenna L0, but is not necessarily connected because it is adjusted in consideration of the resonance capacitance control circuit B3, parasitic capacitance, and the like.
図2に、非接触型電子装置B1の構造例を示す。図2は、ICカードの例を示すが、これに限定されるものではない。 FIG. 2 shows a structural example of the non-contact type electronic device B1. FIG. 2 shows an example of an IC card, but the present invention is not limited to this.
非接触型電子装置B1は、樹脂モールドされたプリント基板B10によってカードの形態を成す。外部のリーダ・ライタB13からの電磁波を受けるアンテナL0は、プリント基板B10の配線により形成される渦巻き状のコイルB11によって構成される。1個のICチップB12で構成された半導体集積回路装置B2には、ICチップB12にアンテナL0となるコイルB11が接続される。リーダ・ライタB13からの電磁波を受けたアンテナL0(コイルB11)は、アンテナ端子LA及びLBに高周波の交流信号を出力する。この交流信号は、情報信号(データ)によって部分的に変調されている。 The non-contact type electronic device B1 takes the form of a card by a resin-molded printed circuit board B10. The antenna L0 that receives electromagnetic waves from the external reader / writer B13 is constituted by a spiral coil B11 formed by wiring of the printed circuit board B10. In the semiconductor integrated circuit device B2 composed of one IC chip B12, a coil B11 serving as an antenna L0 is connected to the IC chip B12. The antenna L0 (coil B11) that has received the electromagnetic wave from the reader / writer B13 outputs a high-frequency AC signal to the antenna terminals LA and LB. This AC signal is partially modulated by an information signal (data).
本発明は典型的には外部と入出力のための端子を非接触型電子装置表面に持たない非接触型電子装置に適用される。勿論、非接触インターフェースと入出力端子の両方を持つデュアルタイプ非接触型電子装置に用いても良い。また、特に限定はされないが、半導体集積回路装置B2は、公知の半導体集積回路装置の製造技術によって、単結晶シリコン等のような1個の半導体基板上に形成される。 The present invention is typically applied to a non-contact type electronic device that does not have terminals for external input / output on the surface of the non-contact type electronic device. Of course, you may use for the dual type non-contact-type electronic device which has both a non-contact interface and an input-output terminal. Although not particularly limited, the semiconductor integrated circuit device B2 is formed on a single semiconductor substrate such as single crystal silicon or the like by a known semiconductor integrated circuit device manufacturing technique.
図1において、共振容量制御回路B3は、アンテナ端子間に供給される電力に応じて共振容量を制御することで、アンテナL0、共振容量制御回路B3、共振容量C0によって構成される共振回路の共振周波数を変化させる。 In FIG. 1, the resonance capacitance control circuit B3 controls the resonance capacitance according to the electric power supplied between the antenna terminals, thereby resonating the resonance circuit constituted by the antenna L0, the resonance capacitance control circuit B3, and the resonance capacitance C0. Change the frequency.
また、整流平滑回路B4は、整流回路、平滑容量から構成され、レギュレータ機能を有しても良い。レギュレータ機能は、整流回路及び平滑容量によって生成される電圧が所定の電圧レベルを超えないように制御する。整流平滑回路B4の出力電圧は、内部回路B5の電源電圧VDDとして供給される。 The rectifying / smoothing circuit B4 includes a rectifying circuit and a smoothing capacitor, and may have a regulator function. The regulator function controls so that the voltage generated by the rectifier circuit and the smoothing capacitor does not exceed a predetermined voltage level. The output voltage of the rectifying / smoothing circuit B4 is supplied as the power supply voltage VDD of the internal circuit B5.
内部回路B5は、受信回路B6、送信回路B7、制御部B8、メモリB9から構成される。受信回路B6は、非接触型電子装置B1に備えられるアンテナL0によって受信された交流信号に重畳された情報信号を復調してディジタルの情報信号として制御部B8に供給する。送信回路B7は、制御部B8から出力されるディジタル信号の情報信号を受け、アンテナL0が受信している交流信号を同情報信号によって変調する。リーダ・ライタB13(図2参照)は、アンテナL0からの電磁波の反射が上記変調によって変化することを受けて、制御部B8からの情報信号を受信する。メモリB9は、制御部B8との間で復調された情報データや送信データの記録などに利用される。 The internal circuit B5 includes a receiving circuit B6, a transmitting circuit B7, a control unit B8, and a memory B9. The receiving circuit B6 demodulates the information signal superimposed on the AC signal received by the antenna L0 provided in the non-contact type electronic device B1, and supplies it to the control unit B8 as a digital information signal. The transmission circuit B7 receives the information signal of the digital signal output from the control unit B8, and modulates the AC signal received by the antenna L0 with the information signal. The reader / writer B13 (see FIG. 2) receives the information signal from the control unit B8 in response to the reflection of the electromagnetic wave from the antenna L0 being changed by the modulation. The memory B9 is used for recording information data and transmission data demodulated with the control unit B8.
図3は、本発明に係る半導体集積回路装置B2に搭載される共振容量制御回路B3の基本構成図である。 FIG. 3 is a basic configuration diagram of a resonance capacitance control circuit B3 mounted on the semiconductor integrated circuit device B2 according to the present invention.
半導体集積回路装置B2において、アンテナ端子LA(第1のアンテナ端子)及びアンテナ端子LB(第2のアンテナ端子)の間に共振容量制御回路B3が接続される。共振容量制御回路B3は、非接触型電子装置B1に搭載されるアンテナを接続するアンテナ端子LA及びLBの間に、容量C1(第1の容量)及び容量C2(第2の容量)を直列接続し、容量C1とC2の接続点とアンテナ端子LA及びLBに接続される充放電制御回路B14が接続される。充放電制御回路B14は、アンテナ端子LA及びLBの間に直列接続された可変抵抗R1及びR2によって構成され、可変抵抗R1とR2の接続点と、容量C1とC2の接続点とが接続される。また、半導体集積回路装置B2に搭載される整流平滑回路B4がアンテナ端子LA及びLBに接続され、出力端子OUTとグランド端子の間に電源電圧VDDが出力される。 In the semiconductor integrated circuit device B2, the resonance capacitance control circuit B3 is connected between the antenna terminal LA (first antenna terminal) and the antenna terminal LB (second antenna terminal). The resonant capacitance control circuit B3 connects a capacitor C1 (first capacitor) and a capacitor C2 (second capacitor) in series between antenna terminals LA and LB that connect an antenna mounted on the non-contact type electronic device B1. Then, the connection point between the capacitors C1 and C2 and the charge / discharge control circuit B14 connected to the antenna terminals LA and LB are connected. The charge / discharge control circuit B14 includes variable resistors R1 and R2 connected in series between the antenna terminals LA and LB, and a connection point between the variable resistors R1 and R2 and a connection point between the capacitors C1 and C2 are connected. . A rectifying / smoothing circuit B4 mounted on the semiconductor integrated circuit device B2 is connected to the antenna terminals LA and LB, and the power supply voltage VDD is output between the output terminal OUT and the ground terminal.
充放電制御回路B14は、アンテナ端子LA及びLBの電圧が所定のレベルより低い場合には、容量C1及びC2に並列接続される抵抗R1及びR2の抵抗を大きくなるように制御することで、抵抗R1及びR2にほとんど電流が流れないように制御される。これにより、アンテナ端子間には容量C1及びC2が直列接続された状態に近似でき、容量C1またはC2の半分の容量値の容量が接続されている状態になる。なお、以下において、これに限定されるものではないが、容量C1と容量C2の容量値は等しいものと仮定する。 When the voltage at the antenna terminals LA and LB is lower than a predetermined level, the charge / discharge control circuit B14 controls the resistors R1 and R2 connected in parallel to the capacitors C1 and C2 to increase the resistance. Control is performed so that almost no current flows through R1 and R2. Thereby, it can be approximated that the capacitors C1 and C2 are connected in series between the antenna terminals, and a capacitor having a capacitance value half that of the capacitor C1 or C2 is connected. In the following, although not limited to this, it is assumed that the capacitance values of the capacitors C1 and C2 are equal.
一方、充放電制御回路B14は、アンテナ端子LAの電位が、アンテナ端子LBの電位より高く、アンテナ端子間の電圧が所定の電圧レベルより高い場合には、アンテナ端子間の電圧レベルに応じて、容量C2に並列接続された抵抗R2を小さくするように制御される。また、アンテナ端子LBの電位が、アンテナ端子LAの電位より高く、アンテナ端子間の電圧が所定の電圧レベルより高い場合には、アンテナ端子間の電圧レベルに応じて、容量C1に並列接続された抵抗R1を小さくするように制御される。 On the other hand, when the electric potential of the antenna terminal LA is higher than the electric potential of the antenna terminal LB and the voltage between the antenna terminals is higher than a predetermined voltage level, the charge / discharge control circuit B14 depends on the voltage level between the antenna terminals. The resistance R2 connected in parallel to the capacitor C2 is controlled to be small. Further, when the potential of the antenna terminal LB is higher than the potential of the antenna terminal LA and the voltage between the antenna terminals is higher than a predetermined voltage level, it is connected in parallel to the capacitor C1 according to the voltage level between the antenna terminals. The resistance R1 is controlled to be small.
すなわち、アンテナ端子LAの電位がアンテナ端子LBの電位より高いときには、容量C1に蓄積される電荷を制御し、アンテナ端子LBの電位がアンテナ端子LAの電位より高いときには、容量C2に蓄積される電荷を制御することで、アンテナ端子LAとアンテナ端子LBの間の共振容量値を制御する。 That is, when the potential of the antenna terminal LA is higher than the potential of the antenna terminal LB, the charge stored in the capacitor C1 is controlled, and when the potential of the antenna terminal LB is higher than the potential of the antenna terminal LA, the charge stored in the capacitor C2. By controlling the resonance capacitance value between the antenna terminal LA and the antenna terminal LB.
これにより、アンテナ端子間の電圧レベルが、所定の電圧レベルより大きい場合には、容量C1及びC2に蓄積される電荷が制御され、アンテナ端子間に接続される容量が変化する。例えば、抵抗R1またはR2が極めて小さい抵抗値に制御された場合、アンテナ端子間には容量C2またはC1と同等の容量値の容量が接続された状態に近似できることになる。 As a result, when the voltage level between the antenna terminals is higher than the predetermined voltage level, the charges accumulated in the capacitors C1 and C2 are controlled, and the capacitance connected between the antenna terminals changes. For example, when the resistance R1 or R2 is controlled to an extremely small resistance value, it can be approximated to a state where a capacitance having a capacitance value equivalent to the capacitance C2 or C1 is connected between the antenna terminals.
上述の動作により、アンテナ端子間に発生する電圧レベルに応じて、共振容量を容量C1の半分の容量値から、容量C1と同等の容量値までの範囲で制御でき、アンテナL0と共振容量制御回路B3によって構成される共振回路の共振周波数が制御できる。 With the above-described operation, the resonance capacitance can be controlled in a range from a capacitance value half of the capacitance C1 to a capacitance value equivalent to the capacitance C1, according to the voltage level generated between the antenna terminals, and the antenna L0 and the resonance capacitance control circuit. The resonance frequency of the resonance circuit constituted by B3 can be controlled.
例えば、容量C1及びC2のそれぞれの容量値を、アンテナL0に供給される電磁波の周波数に共振する容量値の2倍に設定すれば、アンテナ端子間に発生する電圧レベルが所定の電圧レベルより小さい場合は、共振することで最大電力を受信でき、アンテナ端子間に発生する電圧レベルが所定の電圧レベルより大きい場合は、アンテナ端子の共振容量を大きくすることで、共振周波数が低くなるように制御され、整流平滑回路B4に供給される電力を小さくすることができる。 For example, if the capacitance values of the capacitors C1 and C2 are set to twice the capacitance value that resonates with the frequency of the electromagnetic wave supplied to the antenna L0, the voltage level generated between the antenna terminals is smaller than the predetermined voltage level. In this case, the maximum power can be received by resonating, and when the voltage level generated between the antenna terminals is higher than the predetermined voltage level, the resonance frequency of the antenna terminal is increased to control the resonance frequency to be lowered. Thus, the power supplied to the rectifying / smoothing circuit B4 can be reduced.
これにより、整流平滑回路B4に過大な電力が供給されることがなくなり、チップの発熱を小さくすることが可能になる。更には、アンテナ端子間に発生する電圧振幅を小さく制御することが容易になるため、整流平滑回路B4を構成する素子の耐圧を保護することも容易になる。 As a result, excessive power is not supplied to the rectifying / smoothing circuit B4, and the heat generation of the chip can be reduced. Furthermore, since it becomes easy to control the voltage amplitude generated between the antenna terminals to be small, it is easy to protect the withstand voltage of the elements constituting the rectifying and smoothing circuit B4.
以上、充放電制御回路B14は、アンテナ端子間に接続された容量C1及びC2において、低電位側の容量に並列接続された抵抗を制御することで、アンテナ端子間の共振容量を制御する手段を例に説明したが、高電位側の容量に並列接続された抵抗を制御しても、同様の効果を得ることができる。 As described above, the charge / discharge control circuit B14 has a means for controlling the resonance capacitance between the antenna terminals by controlling the resistance connected in parallel with the low-potential-side capacitor in the capacitors C1 and C2 connected between the antenna terminals. Although described as an example, the same effect can be obtained by controlling a resistor connected in parallel to the capacitor on the high potential side.
(実施の形態2)
図4は、本発明に係る半導体集積回路装置B2に搭載される共振容量制御回路B3の他の一実施例を示す回路構成図である。これは、図3に示した共振容量制御回路B3に搭載される充放電制御回路B14の他の回路構成例を示したものである。(Embodiment 2)
FIG. 4 is a circuit diagram showing another embodiment of the resonance capacitance control circuit B3 mounted on the semiconductor integrated circuit device B2 according to the present invention. This shows another circuit configuration example of the charge / discharge control circuit B14 mounted on the resonance capacitance control circuit B3 shown in FIG.
アンテナ端子LA及びLBの間に接続される共振容量制御回路B3は、非接触型電子装置B1に搭載されるアンテナを接続するアンテナ端子LA及びLBの間に、容量C1及びC2を直列接続し、容量C1及びC2の接続点とアンテナ端子LA及びLBに充放電制御回路B14が接続される。充放電制御回路B14は、ゲート端子をアンテナ端子LBに接続したMOSトランジスタM1(第1のMOSトランジスタ)とゲート端子をアンテナ端子LAに接続したMOSトランジスタM2(第2のMOSトランジスタ)を直列接続し、容量C1及びC2の接続点とMOSトランジスタM1及びM2の接続点の間に、可変抵抗R3(可変抵抗素子)が接続された構成である。 The resonant capacitance control circuit B3 connected between the antenna terminals LA and LB has capacitors C1 and C2 connected in series between the antenna terminals LA and LB that connect the antenna mounted on the non-contact type electronic device B1, The charge / discharge control circuit B14 is connected to the connection point of the capacitors C1 and C2 and the antenna terminals LA and LB. In the charge / discharge control circuit B14, a MOS transistor M1 (first MOS transistor) whose gate terminal is connected to the antenna terminal LB and a MOS transistor M2 (second MOS transistor) whose gate terminal is connected to the antenna terminal LA are connected in series. In this configuration, a variable resistor R3 (variable resistance element) is connected between a connection point between the capacitors C1 and C2 and a connection point between the MOS transistors M1 and M2.
図5には、図4における各端子電圧の動作波形の一例を示す。これは、MOSトランジスタM1及びM2の接続点の電位を基準とした各端子電圧の動作波形を示しており、W0はMOSトランジスタM1及びM2の接続点の電圧波形、W1はアンテナ端子LAの電圧波形、W2はアンテナ端子LBの電圧波形、W3及びW4は容量C1及びC2の接続点の電圧波形を示し、W3は可変抵抗R3が極めて大きい抵抗値の場合の電圧波形、W4は可変抵抗R3が極めて小さい抵抗値の場合の電圧波形を示している。 FIG. 5 shows an example of the operation waveform of each terminal voltage in FIG. This shows the operation waveform of each terminal voltage with reference to the potential at the connection point between the MOS transistors M1 and M2, W0 is the voltage waveform at the connection point between the MOS transistors M1 and M2, and W1 is the voltage waveform at the antenna terminal LA. , W2 is a voltage waveform of the antenna terminal LB, W3 and W4 are voltage waveforms at the connection point of the capacitors C1 and C2, W3 is a voltage waveform when the variable resistor R3 has a very large resistance value, and W4 is extremely variable resistor R3. The voltage waveform in the case of a small resistance value is shown.
アンテナ端子LAの電位がアンテナ端子LBの電位より高い場合に、MOSトランジスタM2がオンし、MOSトランジスタM1がオフする。また、アンテナ端子LBの電位がアンテナ端子LAの電位より高い場合に、MOSトランジスタM1がオンし、MOSトランジスタM2がオフする。 When the potential of the antenna terminal LA is higher than the potential of the antenna terminal LB, the MOS transistor M2 is turned on and the MOS transistor M1 is turned off. Further, when the potential of the antenna terminal LB is higher than the potential of the antenna terminal LA, the MOS transistor M1 is turned on and the MOS transistor M2 is turned off.
以上のMOSトランジスタM1及びM2の動作により、MOSトランジスタM1及びM2の接続点は、低電位側のアンテナ端子LAまたはLBの電位と等しくなるように制御されるため、図5のW0、W1、W2の電圧波形となる。 By the operation of the MOS transistors M1 and M2, the connection point of the MOS transistors M1 and M2 is controlled to be equal to the potential of the antenna terminal LA or LB on the low potential side, so that W0, W1, W2 in FIG. The voltage waveform is
したがって、可変抵抗R3は、低電位側の容量C1またはC2と並列接続された状態で動作し、可変抵抗R3が極めて大きい抵抗値である場合には、可変抵抗R3は無視できるため、W3に示すように、容量C1及びC2の接続点は、アンテナ端子間電圧の半分の電圧になる。逆に、可変抵抗R3が極めて小さい抵抗値である場合には、可変抵抗R3の両端が短絡された状態と等価になるため、W4に示すように、容量C1及びC2の接続点は、W0とほぼ等しくなり、アンテナ端子間に容量C1またはC2が接続された状態に近似できる。これは、可変抵抗R3の抵抗値に応じて、共振容量を容量C1の半分の容量値から、容量C1と同等の容量値までの範囲で制御でき、アンテナL0と共振容量制御回路B3によって構成される共振回路の共振周波数が制御できることを示している。 Therefore, the variable resistor R3 operates in a state where it is connected in parallel with the low-potential side capacitor C1 or C2, and when the variable resistor R3 has a very large resistance value, the variable resistor R3 can be ignored, and thus is indicated by W3. As described above, the connection point between the capacitors C1 and C2 is half the voltage between the antenna terminals. On the contrary, when the variable resistor R3 has a very small resistance value, it is equivalent to a state where both ends of the variable resistor R3 are short-circuited. Therefore, as shown by W4, the connection point between the capacitors C1 and C2 is W0. It can be approximated to a state in which the capacitor C1 or C2 is connected between the antenna terminals. According to the resistance value of the variable resistor R3, the resonance capacitance can be controlled in a range from a half capacitance value of the capacitance C1 to a capacitance value equivalent to the capacitance C1, and is configured by the antenna L0 and the resonance capacitance control circuit B3. This shows that the resonance frequency of the resonance circuit can be controlled.
また、図3に示した回路では2つの可変抵抗が必要であったが、可変抵抗を共通化することが可能になり、可変抵抗によるバラツキを低減することが可能になる。ここで、MOSトランジスタM1及びM2のしきい値電圧なども特性誤差の一要因となり得るが、MOSトランジスタM1及びM2はオン・オフ動作であるため、共振容量特性に与える影響は
極めて小さい。Further, the circuit shown in FIG. 3 requires two variable resistors. However, the variable resistors can be shared, and variations due to the variable resistors can be reduced. Here, the threshold voltages of the MOS transistors M1 and M2 can also contribute to the characteristic error. However, since the MOS transistors M1 and M2 are turned on / off, the influence on the resonance capacitance characteristic is extremely small.
(実施の形態3)
図6は、本発明に係る半導体集積回路装置B2に搭載される共振容量制御回路B3の他の一実施例を示す回路構成図である。これは、図4に示した共振容量制御回路B3に搭載される充放電制御回路B14を構成する可変抵抗R3をMOSトランジスタで構成した例である。(Embodiment 3)
FIG. 6 is a circuit diagram showing another embodiment of the resonance capacitance control circuit B3 mounted on the semiconductor integrated circuit device B2 according to the present invention. This is an example in which the variable resistor R3 constituting the charge / discharge control circuit B14 mounted on the resonance capacitance control circuit B3 shown in FIG. 4 is configured by a MOS transistor.
アンテナ端子LA及びLBの間に接続される共振容量制御回路B3は、非接触型電子装置B1に搭載されるアンテナを接続するアンテナ端子LA及びLBの間に、容量C1及びC2を直列接続し、容量C1及びC2の接続点とアンテナ端子LA及びLBに接続される充放電制御回路B14が接続される。 The resonant capacitance control circuit B3 connected between the antenna terminals LA and LB has capacitors C1 and C2 connected in series between the antenna terminals LA and LB that connect the antenna mounted on the non-contact type electronic device B1, A connection point between the capacitors C1 and C2 and a charge / discharge control circuit B14 connected to the antenna terminals LA and LB are connected.
また、充放電制御回路B14は、ゲート端子をアンテナ端子LBに接続したMOSトランジスタM1とゲート端子をアンテナ端子LAに接続したMOSトランジスタM2を直列接続し、容量C1及びC2の接続点とMOSトランジスタM1及びM2の接続点の間に、MOSトランジスタM3(可変抵抗素子、第7のMOSトランジスタ)を接続し、アンテナ端子LA及びLBの間には電圧検出回路B15が接続される。このとき、MOSトランジスタM1及びM2の接続点をグランド端子に接続している。 Further, the charge / discharge control circuit B14 connects in series a MOS transistor M1 having a gate terminal connected to the antenna terminal LB and a MOS transistor M2 having a gate terminal connected to the antenna terminal LA, and a connection point between the capacitors C1 and C2 and the MOS transistor M1. A MOS transistor M3 (variable resistance element, seventh MOS transistor) is connected between the connection points of M2 and M2, and a voltage detection circuit B15 is connected between the antenna terminals LA and LB. At this time, the connection point of the MOS transistors M1 and M2 is connected to the ground terminal.
電圧検出回路B15は、アンテナ端子LAと出力端子OUT2の間に、ゲート端子とドレイン端子を接続したMOSトランジスタM4(第1の整流素子)を接続し、アンテナ端子LBと出力端子OUT2の間に、ゲート端子とドレイン端子を接続したMOSトランジスタM5(第2の整流素子)を接続し、出力端子OUT2とグランド端子の間に容量C3を接続し、出力端子OUT2とグランド端子の間に直列接続された抵抗R4とR5の接続点を演算増幅回路A1の非反転入力端子(+)に接続し、演算増幅回路A1の反転入力端子(−)に基準電圧V1を入力し、演算増幅回路A1の出力端子N1をMOSトランジスタM3のゲート端子に入力した構成である。 In the voltage detection circuit B15, a MOS transistor M4 (first rectifier element) having a gate terminal and a drain terminal connected is connected between the antenna terminal LA and the output terminal OUT2, and between the antenna terminal LB and the output terminal OUT2, A MOS transistor M5 (second rectifier element) having a gate terminal and a drain terminal connected is connected, a capacitor C3 is connected between the output terminal OUT2 and the ground terminal, and a series connection is made between the output terminal OUT2 and the ground terminal. The connection point between the resistors R4 and R5 is connected to the non-inverting input terminal (+) of the operational amplifier circuit A1, the reference voltage V1 is input to the inverting input terminal (−) of the operational amplifier circuit A1, and the output terminal of the operational amplifier circuit A1. In this configuration, N1 is input to the gate terminal of the MOS transistor M3.
図6において、演算増幅回路A1は、アンテナ端子間に供給される電力を、出力端子OUT2に発生する電圧として検出し、MOSトランジスタM3に流れる電流を制御する。 In FIG. 6, the operational amplifier circuit A1 detects the power supplied between the antenna terminals as a voltage generated at the output terminal OUT2, and controls the current flowing through the MOS transistor M3.
出力端子OUT2に発生する電圧が所定の電圧レベルより小さい場合、つまり、アンテナ端子に発生する電圧が所定の電圧レベルより小さい場合は、MOSトランジスタM3に電流は流れないため、アンテナ端子間には容量C1及びC2が直列接続された状態に近似でき、容量C1の半分の容量値の容量が接続されている状態になる。 When the voltage generated at the output terminal OUT2 is lower than the predetermined voltage level, that is, when the voltage generated at the antenna terminal is lower than the predetermined voltage level, no current flows through the MOS transistor M3, so that there is a capacitance between the antenna terminals. It can be approximated to a state in which C1 and C2 are connected in series, and a capacitance having a capacitance value half that of the capacitance C1 is connected.
また、出力端子OUT2に発生する電圧が所定の電圧レベルより大きい場合、つまり、アンテナ端子に発生する電圧が所定の電圧レベルより大きい場合は、出力端子OTU2に発生する電圧に応じて、MOSトランジスタM3に流れる電流が制御されるため、容量C1及びC2に蓄積される電荷が制御され、アンテナ端子間に接続される容量が変化する。例えば、MOSトランジスタM3に流れる電流が極めて大きい電流値に制御された場合、容量C1またはC2のどちらかが短絡された状態になるため、アンテナ端子間には容量C1と同等の容量値の容量が接続された状態に近似できることになる。 Further, when the voltage generated at the output terminal OUT2 is higher than a predetermined voltage level, that is, when the voltage generated at the antenna terminal is higher than the predetermined voltage level, the MOS transistor M3 according to the voltage generated at the output terminal OTU2. Therefore, the electric charge stored in the capacitors C1 and C2 is controlled, and the capacitance connected between the antenna terminals changes. For example, when the current flowing through the MOS transistor M3 is controlled to a very large current value, either the capacitor C1 or C2 is short-circuited, so that a capacitor having a capacitance value equivalent to the capacitor C1 is present between the antenna terminals. It can approximate the connected state.
上述の動作により、アンテナ端子間に発生する電圧レベルに応じて、共振容量が容量C1の半分の容量値から、容量C1と同等の容量値までの範囲で制御でき、アンテナL0と共振容量制御回路B3によって構成される共振回路の共振周波数が制御できる。 By the above-described operation, the resonance capacitance can be controlled in a range from a capacitance value half of the capacitance C1 to a capacitance value equivalent to the capacitance C1, according to the voltage level generated between the antenna terminals, and the antenna L0 and the resonance capacitance control circuit. The resonance frequency of the resonance circuit constituted by B3 can be controlled.
例えば、容量C1の容量値を、アンテナL0に供給される電磁波の周波数に共振する容量値の2倍に設定すれば、アンテナ端子間に発生する電圧レベルが所定の電圧レベルより小さい場合は、電磁波の周波数に共振することで最大電力を受信でき、アンテナ端子間に発生する電圧レベルが所定の電圧レベルより大きい場合は、アンテナ端子の共振容量を大きくすることで、共振周波数が低くなるように制御され、整流平滑回路B4に供給される電力を小さくすることができる。 For example, if the capacitance value of the capacitor C1 is set to twice the capacitance value that resonates with the frequency of the electromagnetic wave supplied to the antenna L0, the voltage level generated between the antenna terminals is smaller than a predetermined voltage level. When the maximum power can be received by resonating with the frequency of the antenna and the voltage level generated between the antenna terminals is higher than the predetermined voltage level, the resonance frequency of the antenna terminal is increased to control the resonance frequency to be lowered. Thus, the power supplied to the rectifying / smoothing circuit B4 can be reduced.
また、演算増幅回路A1の極性を逆にして、アンテナ端子間に発生する電圧レベルが所定の電圧レベルより大きい場合は、MOSトランジスタM3のオン抵抗を大きくして、アンテナ端子の共振容量を小さくすることで、共振周波数が高くなるように制御してもよい。 When the polarity of the operational amplifier circuit A1 is reversed and the voltage level generated between the antenna terminals is higher than a predetermined voltage level, the on-resistance of the MOS transistor M3 is increased to reduce the resonance capacitance of the antenna terminal. Thus, the resonance frequency may be controlled to be higher.
ここで、アンテナ端子LAの電位がアンテナ端子LBの電位より高い場合のみMOSトランジスタM2がオンし、アンテナ端子LBの電位がアンテナ端子LAの電位より高い場合のみMOSトランジスタM1がオンすることから、MOSトランジスタM1及びM2は、低電位側の整流素子としても動作する。 Here, the MOS transistor M2 is turned on only when the potential of the antenna terminal LA is higher than the potential of the antenna terminal LB, and the MOS transistor M1 is turned on only when the potential of the antenna terminal LB is higher than the potential of the antenna terminal LA. The transistors M1 and M2 also operate as a rectifying element on the low potential side.
また、アンテナ端子LAの電位が出力端子OUT2の電位より高い場合のみMOSトランジスタM4に電流が流れ、アンテナ端子LBの電位が出力端子OUT2の電位より高い場合のみMOSトランジスタM5に電流が流れることから、MOSトランジスタM4及びM5は、高電位側の整流素子としても動作する。 Since the current flows through the MOS transistor M4 only when the potential of the antenna terminal LA is higher than the potential of the output terminal OUT2, and the current flows through the MOS transistor M5 only when the potential of the antenna terminal LB is higher than the potential of the output terminal OUT2. The MOS transistors M4 and M5 also operate as a rectifying element on the high potential side.
以上のことから、充放電制御回路B14は整流回路としても機能し、容量C3が平滑容量として機能することから、出力端子OUT2に発生する電圧を半導体集積回路装置B2の内部回路B5の電源電圧として利用することができる。これにより、共振容量制御回路B3と独立した整流平滑回路B4を搭載する必要が無くなり、チップ面積を低減することも可能になる。 From the above, the charge / discharge control circuit B14 also functions as a rectifier circuit, and the capacitor C3 functions as a smoothing capacitor. Therefore, the voltage generated at the output terminal OUT2 is used as the power supply voltage for the internal circuit B5 of the semiconductor integrated circuit device B2. Can be used. As a result, it is not necessary to mount the rectifying / smoothing circuit B4 independent of the resonance capacitance control circuit B3, and the chip area can be reduced.
(実施の形態4)
図7は、本発明に係る半導体集積回路装置B2に搭載される共振容量制御回路B3の他の一実施例を示す回路構成図である。これは、図3に示した共振容量制御回路B3に搭載される充放電制御回路B14の他の回路構成例を示したものである。(Embodiment 4)
FIG. 7 is a circuit diagram showing another embodiment of the resonance capacitance control circuit B3 mounted on the semiconductor integrated circuit device B2 according to the present invention. This shows another circuit configuration example of the charge / discharge control circuit B14 mounted on the resonance capacitance control circuit B3 shown in FIG.
アンテナ端子LA及びLBの間に接続される共振容量制御回路B3は、非接触型電子装置B1に配置されるアンテナを接続するアンテナ端子LA及びLBの間に、容量C1及びC2を直列接続し、容量C1及びC2の接続点とアンテナ端子LA及びLBに接続される充放電制御回路B14が接続される。 The resonant capacitance control circuit B3 connected between the antenna terminals LA and LB connects the capacitors C1 and C2 in series between the antenna terminals LA and LB that connect the antenna arranged in the non-contact type electronic device B1, A connection point between the capacitors C1 and C2 and a charge / discharge control circuit B14 connected to the antenna terminals LA and LB are connected.
充放電制御回路B14は、アンテナ端子LA及びLBの間に、アンテナ端子LBとゲート端子の間に抵抗R6(第1の抵抗)を接続したMOSトランジスタM6(第3のMOSトランジスタ)と、アンテナ端子LAとゲート端子の間に抵抗R7(第2の抵抗)を接続したMOSトランジスタM7(第4のMOSトランジスタ)が接続され、MOSトランジスタM6のゲート端子とグランド端子の間に、アンテナ端子LBにゲート端子を接続したMOSトランジスタM8(第5のMOSトランジスタ)と電圧検出回路B15の出力端子N1にゲート端子を接続したMOSトランジスタM10(可変抵抗素子、第7のMOSトランジスタ)が直列接続され、MOSトランジスタM7のゲート端子とMOSトランジスタM10のドレイン端子の間に、アンテナ端子LAにゲート端子を接続したMOSトランジスタM9(第6のMOSトランジスタ)が接続される。 The charge / discharge control circuit B14 includes a MOS transistor M6 (third MOS transistor) in which a resistor R6 (first resistor) is connected between the antenna terminal LB and the gate terminal between the antenna terminals LA and LB, and an antenna terminal. A MOS transistor M7 (fourth MOS transistor) having a resistor R7 (second resistor) connected between LA and the gate terminal is connected, and a gate is connected to the antenna terminal LB between the gate terminal of the MOS transistor M6 and the ground terminal. A MOS transistor M8 (fifth MOS transistor) having a terminal connected thereto and a MOS transistor M10 (variable resistance element, seventh MOS transistor) having a gate terminal connected to the output terminal N1 of the voltage detection circuit B15 are connected in series. Between the gate terminal of M7 and the drain terminal of MOS transistor M10 MOS transistor M9 which are connected to the gate terminal to the antenna terminal LA (sixth MOS transistor) is connected.
電圧検出回路B15は、アンテナ端子間に発生する電圧に応じた電圧を出力する構成であり、例えば、図6に示した回路構成でも良い。但し、チップ内のグランド端子と接続するために、図6に示したMOSトランジスタM1及びM2に代表される低電位側の整流素子も必要である。 The voltage detection circuit B15 is configured to output a voltage corresponding to the voltage generated between the antenna terminals. For example, the circuit configuration illustrated in FIG. 6 may be used. However, in order to connect to the ground terminal in the chip, a rectifying element on the low potential side represented by the MOS transistors M1 and M2 shown in FIG. 6 is also required.
図7において、電圧検出回路B15は、アンテナ端子間に発生する電圧に応じて、MOSトランジスタM10に流れる電流を制御する。アンテナ端子間に発生する電圧が所定の電圧レベルより小さい場合は、出力端子N1の電位が低くなり、MOSトランジスタM10に電流は流れないため、MOSトランジスタM6及びM7はそれぞれのゲート電位が高い場合にオンする。これにより、アンテナ端子間には容量C1及びC2のどちらか一方の容量の両端電圧が短絡されるため、アンテナ端子間には容量C1と同等の容量値の容量が接続された状態に近似できることになる。 In FIG. 7, the voltage detection circuit B15 controls the current flowing through the MOS transistor M10 according to the voltage generated between the antenna terminals. When the voltage generated between the antenna terminals is smaller than a predetermined voltage level, the potential of the output terminal N1 becomes low and no current flows through the MOS transistor M10. Therefore, when the MOS transistors M6 and M7 have high gate potentials, respectively. Turn on. As a result, the voltage across one of the capacitors C1 and C2 is short-circuited between the antenna terminals, so that it can be approximated to a state where a capacitor having a capacitance value equivalent to that of the capacitor C1 is connected between the antenna terminals. Become.
また、アンテナ端子間に発生する電圧が所定の電圧レベルより大きい場合は、アンテナ端子に発生する電圧に応じて、MOSトランジスタM10に流れる電流が制御されるため、抵抗R6またはR7に発生する電圧が大きくなるように制御され、MOSトランジスタM6及びM7はそれぞれのゲート電圧が抑圧される。その結果、MOSトランジスタM6及びM7に流れる電流が制御されるため、容量C1及びC2に蓄積される電荷が制御され、アンテナ端子間に接続される容量が変化する。例えば、MOSトランジスタM6及びM7に流れる電流が極めて小さい電流値に制御された場合、アンテナ端子間には容量C1及びC2が直列接続された状態に近似でき、容量C1の半分の容量値の容量が接続されている状態になる。 Further, when the voltage generated between the antenna terminals is higher than a predetermined voltage level, the current flowing through the MOS transistor M10 is controlled according to the voltage generated at the antenna terminal, so that the voltage generated at the resistor R6 or R7 is The gate voltages of the MOS transistors M6 and M7 are suppressed so as to be increased. As a result, since the currents flowing through the MOS transistors M6 and M7 are controlled, the charges accumulated in the capacitors C1 and C2 are controlled, and the capacitance connected between the antenna terminals changes. For example, when the current flowing through the MOS transistors M6 and M7 is controlled to a very small current value, it can be approximated to the state in which the capacitors C1 and C2 are connected in series between the antenna terminals, and the capacitance having a capacitance value half that of the capacitor C1 is obtained. Connected.
以上の動作により、アンテナ端子に発生する電圧レベルに応じて、共振容量が容量C1と同等の容量値から、容量C1の半分の容量値までの範囲で制御でき、アンテナL0と共振容量制御回路B3によって構成される共振回路の共振周波数が制御できる。 By the above operation, the resonance capacitance can be controlled in the range from the capacitance value equivalent to the capacitance C1 to the half capacitance value of the capacitance C1 according to the voltage level generated at the antenna terminal, and the antenna L0 and the resonance capacitance control circuit B3. The resonance frequency of the resonance circuit constituted by can be controlled.
更には、アンテナ端子間に発生する電圧レベルが所定の電圧レベルより大きくなった場合に、共振周波数を高くするように制御することが可能になるため、過剰な電力が供給されることを抑制することができると共に、容量に流れる電流も小さくすることもできるため、共振容量による発熱も抑制することが可能になる。特に、容量C1及びC2を半導体集積回路装置B2に搭載する場合などに有効な手段となる。 Furthermore, when the voltage level generated between the antenna terminals becomes higher than a predetermined voltage level, it is possible to control the resonance frequency to be increased, thereby suppressing excessive power supply. In addition, since the current flowing through the capacitor can be reduced, heat generation by the resonance capacitor can be suppressed. This is particularly effective when the capacitors C1 and C2 are mounted on the semiconductor integrated circuit device B2.
(実施の形態5)
図8は、本発明に係る半導体集積回路装置B2に搭載される共振容量制御回路B3及び整流平滑回路B4の一実施例を示す構成図である。(Embodiment 5)
FIG. 8 is a block diagram showing an embodiment of a resonant capacitance control circuit B3 and a rectifying / smoothing circuit B4 mounted on the semiconductor integrated circuit device B2 according to the present invention.
これは、アンテナ端子LA及びLBの間に共振容量制御回路B3が接続され、アンテナ端子LA及びLBに、整流平滑回路B4が接続され、整流平滑回路B4の出力端子OUTに得られる電圧をレギュレータ回路B16によって抑制した電圧が出力端子OUT3から得られる構成である。共振容量制御回路B3としては、例えば、前記実施の形態1〜4における図3、図4、図6及び図7の回路が用いられる。 This is because the resonant capacitance control circuit B3 is connected between the antenna terminals LA and LB, the rectifying and smoothing circuit B4 is connected to the antenna terminals LA and LB, and the voltage obtained at the output terminal OUT of the rectifying and smoothing circuit B4 is a regulator circuit. In this configuration, the voltage suppressed by B16 is obtained from the output terminal OUT3. As the resonance capacitance control circuit B3, for example, the circuits shown in FIGS. 3, 4, 6, and 7 in the first to fourth embodiments are used.
共振容量制御回路B3によって、整流平滑回路B4の出力電圧が十分に制御できない場合は、レギュレータ回路B16を搭載することで、内部回路B5に供給される電源電圧を安定化すれば良い。これにより、共振容量制御回路B3によって、過大な電力供給を抑制することでチップ発熱の低減を可能にすると共に、安定した電源電圧を内部回路B5に供給することが可能になる。 When the output voltage of the rectifying / smoothing circuit B4 cannot be sufficiently controlled by the resonance capacitance control circuit B3, the power supply voltage supplied to the internal circuit B5 may be stabilized by mounting the regulator circuit B16. As a result, it is possible to reduce chip heat generation by suppressing excessive power supply by the resonance capacitance control circuit B3 and to supply a stable power supply voltage to the internal circuit B5.
このとき、特に限定はされるものではないが、共振容量制御回路B3が共振容量を制御し始める電圧レベルを、レギュレータ回路B16が出力電圧を抑制し始める電圧レベルより大きくする方が、回路特性の調整が容易になり好適である。 At this time, although there is no particular limitation, the circuit characteristics are more improved when the voltage level at which the resonance capacitance control circuit B3 starts to control the resonance capacitance is larger than the voltage level at which the regulator circuit B16 starts to suppress the output voltage. Adjustment is easy and suitable.
また、同様に、図6で示した整流平滑機能を有する共振容量制御回路B3においても、その出力端子OUT2にレギュレータを搭載することが可能である。 Similarly, also in the resonance capacitance control circuit B3 having the rectifying and smoothing function shown in FIG. 6, a regulator can be mounted on the output terminal OUT2.
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。 As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.
例えば、前記実施の形態においては、共振容量制御回路をN型MOSトランジスタによって構成したが、P型MOSトランジスタを用いてもよい。また、共振容量を制御するための容量C1及びC2の配置場所は半導体集積回路装置B2の中に限定されるものではなく、半導体集積回路装置B2以外に配置されても良いし、更には、容量C1及びC2の他にアンテナ端子間に他の容量が接続されていても良い。 For example, in the above-described embodiment, the resonant capacitance control circuit is configured by an N-type MOS transistor, but a P-type MOS transistor may be used. In addition, the locations of the capacitors C1 and C2 for controlling the resonance capacitance are not limited to the semiconductor integrated circuit device B2, but may be disposed other than the semiconductor integrated circuit device B2, and furthermore, the capacitance In addition to C1 and C2, another capacitor may be connected between the antenna terminals.
本発明は、ICカードやICタグを代表とする非接触型電子装置に適用して好適である。 The present invention is suitable for application to non-contact type electronic devices represented by IC cards and IC tags.
Claims (14)
前記アンテナに接続された共振容量制御回路とを具備し、
前記共振容量制御回路は、
前記アンテナが接続される第1のアンテナ端子と第2のアンテナ端子の間に、第1の容量と第2の容量が直列接続され、
前記第1の容量と前記第2の容量の接続点に充放電制御回路が接続され、
前記充放電制御回路は、
前記第1のアンテナ端子の電位が前記第2のアンテナ端子の電位より高いときには、
前記第1の容量に蓄積される電荷を制御し、
前記第2のアンテナ端子の電位が前記第1のアンテナ端子の電位より高いときには、
前記第2の容量に蓄積される電荷を制御することで、
前記第1のアンテナ端子と前記第2のアンテナ端子の間の共振容量値を制御することを特徴とする非接触型電子装置。An antenna,
A resonant capacitance control circuit connected to the antenna;
The resonant capacitance control circuit is
A first capacitor and a second capacitor are connected in series between a first antenna terminal and a second antenna terminal to which the antenna is connected,
A charge / discharge control circuit is connected to a connection point between the first capacitor and the second capacitor,
The charge / discharge control circuit includes:
When the potential of the first antenna terminal is higher than the potential of the second antenna terminal,
Controlling the charge stored in the first capacitor;
When the potential of the second antenna terminal is higher than the potential of the first antenna terminal,
By controlling the charge accumulated in the second capacitor,
A non-contact type electronic device that controls a resonance capacitance value between the first antenna terminal and the second antenna terminal.
前記充放電制御回路は、
前記第1のアンテナ端子と前記第2のアンテナ端子の間に、
前記第2のアンテナ端子にゲート端子が接続された第1のMOSトランジスタと、
前記第1のアンテナ端子にゲート端子が接続された第2のMOSトランジスタとが直列接続され、
前記第1の容量と前記第2の容量の接続点と、
前記第1のMOSトランジスタと前記第2のMOSトランジスタの接続点との間に、
可変抵抗素子が接続されていることを特徴とする非接触型電子装置。The contactless electronic device according to claim 1,
The charge / discharge control circuit includes:
Between the first antenna terminal and the second antenna terminal,
A first MOS transistor having a gate terminal connected to the second antenna terminal;
A second MOS transistor having a gate terminal connected to the first antenna terminal is connected in series;
A connection point between the first capacitor and the second capacitor;
Between the connection point of the first MOS transistor and the second MOS transistor,
A non-contact type electronic device, wherein a variable resistance element is connected.
前記充放電制御回路は、
前記第1のアンテナ端子と前記第2のアンテナ端子の間に、
前記第2のアンテナ端子とゲート端子の間に第1の抵抗が接続された第3のMOSトランジスタと、
前記第1のアンテナ端子とゲート端子の間に第2の抵抗が接続された第4のMOSトランジスタとが直列接続され、
前記第3のMOSトランジスタのゲート端子と前記第4のMOSトランジスタのゲート端子の間に、
ゲート端子が前記第2のアンテナ端子に接続された第5のMOSトランジスタと、
ゲート端子が前記第1のアンテナ端子に接続された第6のMOSトランジスタが直列接続され、
前記第5のMOSトランジスタと前記第6のMOSトランジスタの接続点とグランド端子の間に可変抵抗素子が接続されていることを特徴とする非接触型電子装置。The contactless electronic device according to claim 1,
The charge / discharge control circuit includes:
Between the first antenna terminal and the second antenna terminal,
A third MOS transistor having a first resistor connected between the second antenna terminal and the gate terminal;
A fourth MOS transistor having a second resistor connected between the first antenna terminal and the gate terminal is connected in series;
Between the gate terminal of the third MOS transistor and the gate terminal of the fourth MOS transistor,
A fifth MOS transistor having a gate terminal connected to the second antenna terminal;
A sixth MOS transistor having a gate terminal connected to the first antenna terminal is connected in series;
A contactless electronic device, wherein a variable resistance element is connected between a connection point of the fifth MOS transistor and the sixth MOS transistor and a ground terminal.
前記可変抵抗素子は、
前記第1のアンテナ端子と前記第2のアンテナ端子の間に発生する電圧が所定の電圧より大きい場合に、抵抗値が小さくなるように制御されることを特徴とする非接触型電子装置。The contactless electronic device according to claim 2 or 3,
The variable resistance element is:
A non-contact type electronic device, wherein a resistance value is controlled to be small when a voltage generated between the first antenna terminal and the second antenna terminal is larger than a predetermined voltage.
前記可変抵抗素子は、
前記第1のアンテナ端子と前記第2のアンテナ端子の間に発生する電圧が所定の電圧より小さい場合に、抵抗値が大きくなるように制御されることを特徴とする非接触型電子装置。The contactless electronic device according to claim 2 or 3,
The variable resistance element is:
A non-contact type electronic device, wherein a resistance value is controlled to increase when a voltage generated between the first antenna terminal and the second antenna terminal is smaller than a predetermined voltage.
前記第1のアンテナ端子と前記第2のアンテナ端子の間に発生する電圧に応じた電圧を出力する電圧検出回路を具備し、
前記可変抵抗素子は、
前記電圧検出回路の出力がゲート端子に接続された第7のMOSトランジスタで構成されていることを特徴とする非接触型電子装置。The contactless electronic device according to claim 2 or 3,
A voltage detection circuit that outputs a voltage corresponding to a voltage generated between the first antenna terminal and the second antenna terminal;
The variable resistance element is:
A non-contact type electronic device comprising: a seventh MOS transistor having an output of the voltage detection circuit connected to a gate terminal.
前記第1のアンテナ端子と第1の出力端子の間に第1の整流素子が接続され、
前記第2のアンテナ端子と前記第1の出力端子の間に第2の整流素子が接続され、
前記第1のMOSトランジスタと前記第2のMOSトランジスタの接続点が第2の出力端子に接続されることで前記第1及び第2のMOSトランジスタが整流素子として動作し、
前記第1の出力端子と前記第2の出力端子の間に発生する電圧が、電源電圧として内部に搭載される他の回路に供給されることを特徴とする非接触型電子装置。The contactless electronic device according to claim 2 or 3,
A first rectifier element is connected between the first antenna terminal and the first output terminal;
A second rectifying element is connected between the second antenna terminal and the first output terminal;
The connection point between the first MOS transistor and the second MOS transistor is connected to a second output terminal so that the first and second MOS transistors operate as a rectifying element,
A non-contact type electronic device, wherein a voltage generated between the first output terminal and the second output terminal is supplied as a power supply voltage to another circuit mounted therein.
共振容量制御回路を具備し、
前記共振容量制御回路は、
前記非接触型電子装置に搭載されるアンテナが接続される第1のアンテナ端子と第2のアンテナ端子の間に、第1の容量と第2の容量が直列接続され、
前記第1の容量と前記第2の容量の接続点に充放電制御回路が接続され、
前記充放電制御回路は、
前記第1のアンテナ端子の電位が前記第2のアンテナ端子の電位より高いときには、
前記第1の容量に蓄積される電荷を制御し、
前記第2のアンテナ端子の電位が前記第1のアンテナ端子の電位より高いときには、
前記第2の容量に蓄積される電荷を制御することで、
前記第1のアンテナ端子と前記第2のアンテナ端子の間の共振容量値を制御することを特徴とする半導体集積回路装置。A semiconductor integrated circuit device mounted on a non-contact type electronic device,
A resonant capacitance control circuit;
The resonant capacitance control circuit is
A first capacitor and a second capacitor are connected in series between a first antenna terminal and a second antenna terminal to which an antenna mounted on the contactless electronic device is connected,
A charge / discharge control circuit is connected to a connection point between the first capacitor and the second capacitor,
The charge / discharge control circuit includes:
When the potential of the first antenna terminal is higher than the potential of the second antenna terminal,
Controlling the charge stored in the first capacitor;
When the potential of the second antenna terminal is higher than the potential of the first antenna terminal,
By controlling the charge accumulated in the second capacitor,
A semiconductor integrated circuit device that controls a resonance capacitance value between the first antenna terminal and the second antenna terminal.
前記充放電制御回路は、
前記第1のアンテナ端子と前記第2のアンテナ端子の間に、
前記第2のアンテナ端子にゲート端子が接続された第1のMOSトランジスタと、
前記第1のアンテナ端子にゲート端子が接続された第2のMOSトランジスタとが直列接続され、
前記第1の容量と前記第2の容量の接続点と、
前記第1のMOSトランジスタと前記第2のMOSトランジスタの接続点との間に、
可変抵抗素子が接続されていることを特徴とする半導体集積回路装置。The semiconductor integrated circuit device according to claim 8.
The charge / discharge control circuit includes:
Between the first antenna terminal and the second antenna terminal,
A first MOS transistor having a gate terminal connected to the second antenna terminal;
A second MOS transistor having a gate terminal connected to the first antenna terminal is connected in series;
A connection point between the first capacitor and the second capacitor;
Between the connection point of the first MOS transistor and the second MOS transistor,
A semiconductor integrated circuit device, wherein a variable resistance element is connected.
前記充放電制御回路は、
前記第1のアンテナ端子と前記第2のアンテナ端子の間に、
前記第2のアンテナ端子とゲート端子の間に第1の抵抗が接続された第3のMOSトランジスタと、
前記第1のアンテナ端子とゲート端子の間に第2の抵抗が接続された第4のMOSトランジスタとが直列接続され、
前記第3のMOSトランジスタのゲート端子と前記第4のMOSトランジスタのゲート端子の間に、
ゲート端子が前記第2のアンテナ端子に接続された第5のMOSトランジスタと、
ゲート端子が前記第1のアンテナ端子に接続された第6のMOSトランジスタが直列接続され、
前記第5のMOSトランジスタと前記第6のMOSトランジスタの接続点とグランド端子の間に可変抵抗素子が接続されていることを特徴とする半導体集積回路装置。The semiconductor integrated circuit device according to claim 8.
The charge / discharge control circuit includes:
Between the first antenna terminal and the second antenna terminal,
A third MOS transistor having a first resistor connected between the second antenna terminal and the gate terminal;
A fourth MOS transistor having a second resistor connected between the first antenna terminal and the gate terminal is connected in series;
Between the gate terminal of the third MOS transistor and the gate terminal of the fourth MOS transistor,
A fifth MOS transistor having a gate terminal connected to the second antenna terminal;
A sixth MOS transistor having a gate terminal connected to the first antenna terminal is connected in series;
A semiconductor integrated circuit device, wherein a variable resistance element is connected between a connection point of the fifth MOS transistor and the sixth MOS transistor and a ground terminal.
前記可変抵抗素子は、
前記第1のアンテナ端子と前記第2のアンテナ端子の間に発生する電圧が所定の電圧より大きい場合に、抵抗値が小さくなるように制御されることを特徴とする半導体集積回路装置。The semiconductor integrated circuit device according to claim 9 or 10,
The variable resistance element is:
A semiconductor integrated circuit device, wherein a resistance value is controlled to be small when a voltage generated between the first antenna terminal and the second antenna terminal is larger than a predetermined voltage.
前記可変抵抗素子は、
前記第1のアンテナ端子と前記第2のアンテナ端子の間に発生する電圧が所定の電圧より小さい場合に、抵抗値が大きくなるように制御されることを特徴とする半導体集積回路装置。The semiconductor integrated circuit device according to claim 9 or 10,
The variable resistance element is:
A semiconductor integrated circuit device, wherein a resistance value is controlled to increase when a voltage generated between the first antenna terminal and the second antenna terminal is smaller than a predetermined voltage.
前記第1のアンテナ端子と前記第2のアンテナ端子の間に発生する電圧に応じた電圧を出力する電圧検出回路を具備し、
前記可変抵抗素子は、
前記電圧検出回路の出力がゲート端子に接続された第7のMOSトランジスタで構成されていることを特徴とする半導体集積回路装置。The semiconductor integrated circuit device according to claim 9 or 10,
A voltage detection circuit that outputs a voltage corresponding to a voltage generated between the first antenna terminal and the second antenna terminal;
The variable resistance element is:
A semiconductor integrated circuit device comprising: a seventh MOS transistor having an output of the voltage detection circuit connected to a gate terminal.
前記第1のアンテナ端子と第1の出力端子の間に第1の整流素子が接続され、
前記第2のアンテナ端子と前記第1の出力端子の間に第2の整流素子が接続され、
前記第1のMOSトランジスタと前記第2のMOSトランジスタの接続点が第2の出力端子に接続されることで前記第1及び第2のMOSトランジスタが整流素子として動作し、
前記第1の出力端子と前記第2の出力端子の間に発生する電圧が、電源電圧として内部に搭載される他の回路に供給されることを特徴とする半導体集積回路装置。The semiconductor integrated circuit device according to claim 9 or 10,
A first rectifier element is connected between the first antenna terminal and the first output terminal;
A second rectifying element is connected between the second antenna terminal and the first output terminal;
The connection point between the first MOS transistor and the second MOS transistor is connected to a second output terminal so that the first and second MOS transistors operate as a rectifying element,
A semiconductor integrated circuit device, wherein a voltage generated between the first output terminal and the second output terminal is supplied as a power supply voltage to another circuit mounted therein.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2006/310855 WO2007138690A1 (en) | 2006-05-31 | 2006-05-31 | Noncontact type electronic device and semiconductor integrated circuit device mounted on same |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2007138690A1 JPWO2007138690A1 (en) | 2009-10-01 |
JP4759053B2 true JP4759053B2 (en) | 2011-08-31 |
Family
ID=38778219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008517750A Expired - Fee Related JP4759053B2 (en) | 2006-05-31 | 2006-05-31 | Non-contact type electronic device and semiconductor integrated circuit device mounted thereon |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4759053B2 (en) |
WO (1) | WO2007138690A1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109541301A (en) * | 2018-10-23 | 2019-03-29 | 桂林电力电容器有限责任公司 | A kind of high-voltage filtering capacitor device group resonance frequency test device and method |
US11593577B2 (en) | 2018-11-02 | 2023-02-28 | Stmicroelectronics Sa | Method for limiting the voltage, level received from a magnetic field by a transponder and corresponding transponder |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090284369A1 (en) | 2008-05-13 | 2009-11-19 | Qualcomm Incorporated | Transmit power control for a wireless charging system |
US8878393B2 (en) | 2008-05-13 | 2014-11-04 | Qualcomm Incorporated | Wireless power transfer for vehicles |
JP2011527558A (en) * | 2008-07-07 | 2011-10-27 | パワーバイプロキシ リミテッド | Non-contact power receiving apparatus and operation method thereof |
US9312924B2 (en) | 2009-02-10 | 2016-04-12 | Qualcomm Incorporated | Systems and methods relating to multi-dimensional wireless charging |
US20100201312A1 (en) | 2009-02-10 | 2010-08-12 | Qualcomm Incorporated | Wireless power transfer for portable enclosures |
US8854224B2 (en) | 2009-02-10 | 2014-10-07 | Qualcomm Incorporated | Conveying device information relating to wireless charging |
TW201310933A (en) * | 2011-08-31 | 2013-03-01 | Alpha Microelectronics Corp | A one-to-many wireless energy transmission system |
JP6677306B2 (en) | 2016-08-23 | 2020-04-08 | 株式会社村田製作所 | Power receiving device and wireless power supply system |
CN109165716B (en) * | 2018-10-12 | 2021-07-27 | 上海坤锐电子科技有限公司 | Radio frequency chip, electronic tag and identification method thereof |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09147070A (en) * | 1995-11-20 | 1997-06-06 | Sony Corp | Noncontact type information card |
JPH1145319A (en) * | 1997-07-29 | 1999-02-16 | Nippon Steel Corp | Data carrier |
-
2006
- 2006-05-31 JP JP2008517750A patent/JP4759053B2/en not_active Expired - Fee Related
- 2006-05-31 WO PCT/JP2006/310855 patent/WO2007138690A1/en active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09147070A (en) * | 1995-11-20 | 1997-06-06 | Sony Corp | Noncontact type information card |
JPH1145319A (en) * | 1997-07-29 | 1999-02-16 | Nippon Steel Corp | Data carrier |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109541301A (en) * | 2018-10-23 | 2019-03-29 | 桂林电力电容器有限责任公司 | A kind of high-voltage filtering capacitor device group resonance frequency test device and method |
US11593577B2 (en) | 2018-11-02 | 2023-02-28 | Stmicroelectronics Sa | Method for limiting the voltage, level received from a magnetic field by a transponder and corresponding transponder |
Also Published As
Publication number | Publication date |
---|---|
WO2007138690A1 (en) | 2007-12-06 |
JPWO2007138690A1 (en) | 2009-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4759053B2 (en) | Non-contact type electronic device and semiconductor integrated circuit device mounted thereon | |
JP4901284B2 (en) | Semiconductor integrated circuit device and non-contact type electronic device using the same | |
US8082012B2 (en) | Semiconductor integrated circuit device, and non-contact type IC card and portable information terminal using the semiconductor integrated circuit device | |
US6134130A (en) | Power reception circuits for a device receiving an AC power signal | |
JP4786316B2 (en) | Semiconductor integrated circuit device and IC card using the same | |
US20070108301A1 (en) | Semiconductor device and IC card | |
KR20070045963A (en) | Semiconductor integrated circuit device and noncontact electronic device using the same | |
JP2002319007A (en) | Semiconductor integrated circuit and noncontact information medium mounted therewith | |
EP1925072A1 (en) | Charge pump circuit for rfid integrated circuits | |
KR100700849B1 (en) | A semiconductor integrated circuit, a contactless information medium having the semiconductor integrated circuit, and a method of driving the semiconductor integrated circuit | |
JP4392256B2 (en) | Semiconductor integrated circuit device and non-contact type IC card | |
KR100874983B1 (en) | Tag chip and its driving method | |
JP2006115579A (en) | Semiconductor integrated circuit device, noncontact electronic equipment, and portable information terminal | |
Facen et al. | A CMOS analog frontend for a passive UHF RFID tag | |
US8328105B2 (en) | Semiconductor device | |
JP2005222278A (en) | Inlet for non-contact ic medium, non-contact ic medium, and communication system using it | |
JP2012004302A (en) | Semiconductor device | |
JP5036039B2 (en) | Semiconductor integrated circuit device | |
US20060066382A1 (en) | Rectifier circuit | |
KR100840035B1 (en) | Semiconductor integrated circuit device and noncontact type ic card using it, and portable information terminal | |
KR100730490B1 (en) | Power supply circuit in ic chip for non-contact ic card |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110517 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110603 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140610 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |