JP4751634B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4751634B2 JP4751634B2 JP2005105233A JP2005105233A JP4751634B2 JP 4751634 B2 JP4751634 B2 JP 4751634B2 JP 2005105233 A JP2005105233 A JP 2005105233A JP 2005105233 A JP2005105233 A JP 2005105233A JP 4751634 B2 JP4751634 B2 JP 4751634B2
- Authority
- JP
- Japan
- Prior art keywords
- dicing
- semiconductor substrate
- semiconductor
- cutting
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 210
- 238000004519 manufacturing process Methods 0.000 title claims description 35
- 239000000758 substrate Substances 0.000 claims description 115
- 238000000034 method Methods 0.000 claims description 83
- 238000005520 cutting process Methods 0.000 claims description 63
- 239000002184 metal Substances 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000006061 abrasive grain Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000000498 cooling water Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Dicing (AREA)
Description
(付記1)
一方の主面に複数個の半導体素子が形成された半導体基板に対しダイシング処理を行い、前記半導体素子に個片化する方法であって、前記半導体基板の一方の主面において隣接する半導体素子間に、当該半導体素子のそれぞれに近接する2つの切削溝を形成する第1の切削工程と、前記半導体基板の他方の主面において、前記第1の切削工程により生じた2つの切削溝に対応してダイシングする第2の切削工程とを有することを特徴とする半導体装置の製造方法。
(付記2)
前記第1の切削工程において、ステップカット法を用いることを特徴とする付記1記載の半導体装置の製造方法。
(付記3)
前記第2の切削工程において、スクライブライン幅より幅の大きいダイシングブレードを用いることを特徴とする付記1記載の半導体装置の製造方法。
(付記4)
前記第1の切削工程において、前記半導体基板に形成される切削溝の深さは、前記第2の切削工程において前記半導体基板に形成される切削溝の深さよりも小さいことを特徴とする付記1記載の半導体装置の製造方法。
(付記5)
前記第1の切削工程において、前記半導体基板に形成される切削溝は、前記半導体基板の表面から深さ方向に向かって正のテーパを有することを特徴とする付記1記載の半導体装置の製造方法。
(付記6)
前記基板の表面の各半導体素子形成部には突起電極が形成されることを特徴とする付記1記載の半導体装置の製造方法。
(付記7)
前記テープ貼り替え工程で新たに接着するダイシングテープとして、柔軟層を有するダイシングテープを用いることを特徴とする付記1記載の半導体装置の製造方法。
(付記8)
前記第1のダイシング工程で前記基板の表面から切削して形成されるダイシング溝の外側端部は、前記基板の表面の各半導体素子形成部の最外周にある金属線の外側から所定の距離だけ離れた位置にあり、前記第2のダイシング工程で前記基板の裏面から切削して形成されるダイシング溝の外側端部は、前記金属線の位置より内側にあることを特徴とする付記1記載の半導体装置の製造方法。
(付記9)
前記基板の表面の各半導体素子形成部に平坦な電極層が形成されることを特徴とする付記1記載の半導体装置の製造方法。
(付記10)
前記第2のダイシング工程で個片化される各半導体素子は、該半導体素子の厚さの中央付近において最大の幅寸法を有することを特徴とする付記1記載の半導体装置の製造方法。
(付記11)
前記テープ貼り替え工程で新たに接着されるダイシングテープと、前記第1のダイシング工程で前記基板の表面から切削して形成されるダイシング溝とダイシング溝の間に位置する前記基板の中間部とを隙間なく密着させることを特徴とする付記1記載の半導体装置の製造方法。
(付記12)
前記第1のダイシング工程において、ダイシングラインに関し外側に位置する側のブレードエッジを、前記基板の表面の各半導体素子形成部の最外周にある金属線の外側から所定の距離だけ離れた位置へ位置決めすることを特徴とする付記1記載の半導体装置の製造方法。
2 電極層
4 ダイシング溝
6 ダイシングによる切削面
7 中間部
9 ダイシング溝先端部
10 半導体基板表面
11 半導体基板裏面
14A,14B 第1のダイシング工程によるダイシング溝
15A,15B 第1のダイシング工程によるダイシング溝
16 第1のダイシング工程による切削面
18 第2のダイシング工程による切削面
20 第2のダイシング工程によるダイシング溝
21 金属線
22 ダイシングテープ
23 ダイシングテープ
24 バンプ
30 ダイシングフレーム
Claims (5)
- 一方の主面に複数個の半導体素子が形成された半導体基板に対しダイシング処理を行い、前記半導体素子に個片化する方法であって、
前記半導体基板の一方の主面において隣接する半導体素子間に、当該半導体素子の外周から所定の距離離れた位置に2つの切削溝を形成する第1の切削工程と、
前記半導体基板の他方の主面において、隣接する半導体素子の外周間の幅に等しいスクライブライン幅より幅の大きいダイシングブレードを用いて、前記第1の切削工程により生じた2つの切削溝の間に最深部が位置するダイシング溝を形成する第2の切削工程と
を有することを特徴とする半導体装置の製造方法。 - 前記第1の切削工程において、ステップカット法を用いることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記第2の切削工程におけるダイシング溝の外端は、前記スクライブライン幅より大きく、前記半導体素子の外周よりも内側に位置することを特徴とする請求項1記載の半導体装置の製造方法。
- 前記第1の切削工程において、前記半導体基板に形成される切削溝の深さは、前記第2の切削工程において前記半導体基板に形成される切削溝の深さよりも小さいことを特徴とする請求項1記載の半導体装置の製造方法。
- 前記基板の表面の各半導体素子形成部には突起電極が形成されることを特徴とする請求項1記載の半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005105233A JP4751634B2 (ja) | 2005-03-31 | 2005-03-31 | 半導体装置の製造方法 |
TW094120777A TWI260051B (en) | 2005-03-31 | 2005-06-22 | Semiconductor-device manufacturing method |
US11/157,855 US7405137B2 (en) | 2005-03-31 | 2005-06-22 | Method of dicing a semiconductor substrate into a plurality of semiconductor chips by forming two cutting grooves on one substrate surface and forming one cutting groove on an opposite substrate surface that overlaps the two cutting grooves |
KR1020050056132A KR100650538B1 (ko) | 2005-03-31 | 2005-06-28 | 반도체 장치의 제조 방법 |
CNB2005100833853A CN100409411C (zh) | 2005-03-31 | 2005-07-14 | 半导体器件的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005105233A JP4751634B2 (ja) | 2005-03-31 | 2005-03-31 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006286968A JP2006286968A (ja) | 2006-10-19 |
JP4751634B2 true JP4751634B2 (ja) | 2011-08-17 |
Family
ID=37030609
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005105233A Expired - Fee Related JP4751634B2 (ja) | 2005-03-31 | 2005-03-31 | 半導体装置の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7405137B2 (ja) |
JP (1) | JP4751634B2 (ja) |
KR (1) | KR100650538B1 (ja) |
CN (1) | CN100409411C (ja) |
TW (1) | TWI260051B (ja) |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL1019613C2 (nl) * | 2001-12-19 | 2003-06-20 | Micronit Microfluidics Bv | Werkwijze voor het verdelen van een substraat in een aantal individuele chipdelen. |
JP4694845B2 (ja) * | 2005-01-05 | 2011-06-08 | 株式会社ディスコ | ウエーハの分割方法 |
TWI339358B (en) * | 2005-07-04 | 2011-03-21 | Hitachi Ltd | Rfid tag and manufacturing method thereof |
US7803667B2 (en) * | 2005-07-21 | 2010-09-28 | Chipmos Technologies Inc. | Manufacturing process for a quad flat non-leaded chip package structure |
US7851262B2 (en) * | 2005-07-21 | 2010-12-14 | Chipmos Technologies Inc. | Manufacturing process for a chip package structure |
US20090068797A1 (en) * | 2005-07-21 | 2009-03-12 | Chipmos Technologies Inc. | Manufacturing process for a quad flat non-leaded chip package structure |
TWI255561B (en) * | 2005-07-21 | 2006-05-21 | Chipmos Technologies Inc | Manufacturing process for chip package without core |
US7851270B2 (en) * | 2005-07-21 | 2010-12-14 | Chipmos Technologies Inc. | Manufacturing process for a chip package structure |
US7803666B2 (en) * | 2005-07-21 | 2010-09-28 | Chipmos Technologies Inc. | Manufacturing process for a Quad Flat Non-leaded chip package structure |
US7790514B2 (en) * | 2005-07-21 | 2010-09-07 | Chipmos Technologies Inc. | Manufacturing process for a chip package structure |
US7795079B2 (en) * | 2005-07-21 | 2010-09-14 | Chipmos Technologies Inc. | Manufacturing process for a quad flat non-leaded chip package structure |
KR100665202B1 (ko) * | 2005-09-13 | 2007-01-09 | 삼성전자주식회사 | 쏘잉 공정에 적합한 스크라이브 레인을 포함하는 웨이퍼,이의 제조에 사용되는 레티클 및 이의 제조 방법 |
WO2007122438A1 (en) * | 2006-04-21 | 2007-11-01 | Infineon Technologies Ag | A method for producing a thin semiconductor chip |
US7741196B2 (en) * | 2007-01-29 | 2010-06-22 | Freescale Semiconductor, Inc. | Semiconductor wafer with improved crack protection |
US8629532B2 (en) * | 2007-05-08 | 2014-01-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor wafer with assisting dicing structure and dicing method thereof |
TWI387015B (zh) * | 2009-01-15 | 2013-02-21 | Chipmos Technologies Inc | 晶片封裝結構的製程 |
JP5620669B2 (ja) * | 2009-10-26 | 2014-11-05 | 東芝機械株式会社 | レーザダイシング方法およびレーザダイシング装置 |
JP2012009767A (ja) * | 2009-11-27 | 2012-01-12 | Kyocera Corp | 多数個取り配線基板およびその製造方法、ならびに配線基板およびその製造方法 |
JP5452247B2 (ja) * | 2010-01-21 | 2014-03-26 | 東芝機械株式会社 | レーザダイシング装置 |
JP2011159679A (ja) * | 2010-01-29 | 2011-08-18 | Furukawa Electric Co Ltd:The | チップの製造方法 |
US8383984B2 (en) | 2010-04-02 | 2013-02-26 | Electro Scientific Industries, Inc. | Method and apparatus for laser singulation of brittle materials |
JP5981094B2 (ja) | 2010-06-24 | 2016-08-31 | 東芝機械株式会社 | ダイシング方法 |
KR101712630B1 (ko) * | 2010-12-20 | 2017-03-07 | 삼성전자 주식회사 | 반도체 소자의 형성 방법 |
JP5140198B1 (ja) | 2011-07-27 | 2013-02-06 | 東芝機械株式会社 | レーザダイシング方法 |
US8450188B1 (en) * | 2011-08-02 | 2013-05-28 | Micro Processing Technology, Inc. | Method of removing back metal from an etched semiconductor scribe street |
JP6122099B2 (ja) * | 2012-04-16 | 2017-04-26 | コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. | W字形メサを作成する方法及び装置 |
JP2014011358A (ja) | 2012-06-29 | 2014-01-20 | Toshiba Mach Co Ltd | レーザダイシング方法 |
JP5949334B2 (ja) * | 2012-08-30 | 2016-07-06 | 株式会社Jvcケンウッド | 貼り合わせ基板、及び製造方法 |
CN102931156B (zh) * | 2012-10-08 | 2015-06-03 | 日月光半导体制造股份有限公司 | 半导体芯片的构造及制作方法 |
JP5637331B1 (ja) * | 2013-07-01 | 2014-12-10 | 富士ゼロックス株式会社 | 半導体片の製造方法、半導体片を含む回路基板および画像形成装置 |
US9484227B1 (en) * | 2015-06-22 | 2016-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dicing in wafer level package |
JP2018181909A (ja) | 2017-04-04 | 2018-11-15 | 株式会社ディスコ | 加工方法 |
JP2018181902A (ja) | 2017-04-04 | 2018-11-15 | 株式会社ディスコ | 加工方法 |
JP6824581B2 (ja) * | 2017-04-04 | 2021-02-03 | 株式会社ディスコ | 加工方法 |
JP6890885B2 (ja) * | 2017-04-04 | 2021-06-18 | 株式会社ディスコ | 加工方法 |
JP2018181900A (ja) | 2017-04-04 | 2018-11-15 | 株式会社ディスコ | 板状被加工物の加工方法 |
JP6824582B2 (ja) * | 2017-04-04 | 2021-02-03 | 株式会社ディスコ | 加工方法 |
JP2018181901A (ja) | 2017-04-04 | 2018-11-15 | 株式会社ディスコ | 加工方法 |
JP2018181908A (ja) | 2017-04-04 | 2018-11-15 | 株式会社ディスコ | 加工方法 |
JP2018181899A (ja) | 2017-04-04 | 2018-11-15 | 株式会社ディスコ | 板状被加工物の加工方法 |
JP2018181903A (ja) | 2017-04-04 | 2018-11-15 | 株式会社ディスコ | 加工方法 |
US10403506B2 (en) * | 2018-01-07 | 2019-09-03 | Infineon Technologies Ag | Separation of workpiece with three material removal stages |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5213994A (en) * | 1989-05-30 | 1993-05-25 | Motorola, Inc. | Method of making high voltage semiconductor device |
JPH07183255A (ja) * | 1993-12-24 | 1995-07-21 | Nippondenso Co Ltd | 接合基板の切断方法 |
US5422286A (en) * | 1994-10-07 | 1995-06-06 | United Microelectronics Corp. | Process for fabricating high-voltage semiconductor power device |
JPH1083974A (ja) | 1996-09-09 | 1998-03-31 | Sanyo Electric Co Ltd | 半導体基板の分割方法 |
US5904548A (en) * | 1996-11-21 | 1999-05-18 | Texas Instruments Incorporated | Trench scribe line for decreased chip spacing |
JPH10223572A (ja) * | 1997-02-10 | 1998-08-21 | Hitachi Ltd | ダイシング方法および半導体装置 |
US6271102B1 (en) * | 1998-02-27 | 2001-08-07 | International Business Machines Corporation | Method and system for dicing wafers, and semiconductor structures incorporating the products thereof |
US6300224B1 (en) * | 1999-07-30 | 2001-10-09 | Nippon Sheet Glass Co., Ltd. | Methods of dicing semiconductor wafer into chips, and structure of groove formed in dicing area |
JP2001250800A (ja) * | 2000-03-06 | 2001-09-14 | Seiko Epson Corp | 半導体装置の製造方法、電気光学装置及び電気光学装置の製造方法 |
JP2001345287A (ja) * | 2000-05-31 | 2001-12-14 | Hitachi Ltd | 半導体装置の製造方法 |
ATE316841T1 (de) | 2000-12-15 | 2006-02-15 | Xsil Technology Ltd | Laserbearbeitung von halbleitermaterialen |
JP2003045826A (ja) | 2001-08-01 | 2003-02-14 | Tama Electric Co Ltd | 高周波部品の製造方法及び高周波部品チップ |
JP2003124151A (ja) * | 2001-10-17 | 2003-04-25 | Disco Abrasive Syst Ltd | サファイア基板のダイシング方法 |
JP2003197561A (ja) * | 2001-12-25 | 2003-07-11 | Disco Abrasive Syst Ltd | 半導体ウェーハのダイシング方法 |
JP2004273737A (ja) * | 2003-03-07 | 2004-09-30 | Seiko Epson Corp | 半導体チップの製造方法 |
JP2005064231A (ja) * | 2003-08-12 | 2005-03-10 | Disco Abrasive Syst Ltd | 板状物の分割方法 |
JP2005064230A (ja) * | 2003-08-12 | 2005-03-10 | Disco Abrasive Syst Ltd | 板状物の分割方法 |
US7265034B2 (en) * | 2005-02-18 | 2007-09-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of cutting integrated circuit chips from wafer by ablating with laser and cutting with saw blade |
-
2005
- 2005-03-31 JP JP2005105233A patent/JP4751634B2/ja not_active Expired - Fee Related
- 2005-06-22 TW TW094120777A patent/TWI260051B/zh not_active IP Right Cessation
- 2005-06-22 US US11/157,855 patent/US7405137B2/en not_active Expired - Fee Related
- 2005-06-28 KR KR1020050056132A patent/KR100650538B1/ko not_active IP Right Cessation
- 2005-07-14 CN CNB2005100833853A patent/CN100409411C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7405137B2 (en) | 2008-07-29 |
CN1841668A (zh) | 2006-10-04 |
KR100650538B1 (ko) | 2006-11-27 |
JP2006286968A (ja) | 2006-10-19 |
TWI260051B (en) | 2006-08-11 |
US20060223234A1 (en) | 2006-10-05 |
CN100409411C (zh) | 2008-08-06 |
KR20060106553A (ko) | 2006-10-12 |
TW200634917A (en) | 2006-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4751634B2 (ja) | 半導体装置の製造方法 | |
JP2009088252A (ja) | ウエハのダイシング方法および半導体チップ | |
JPH03204954A (ja) | 半導体装置の製造方法 | |
US6887771B2 (en) | Semiconductor device and method for fabricating the same | |
JP2012069747A (ja) | 半導体装置およびその製造方法 | |
JP5068705B2 (ja) | 加工装置のチャックテーブル | |
CN110047802B (zh) | 具有三个材料移除阶段的工件分离 | |
KR100856150B1 (ko) | 반도체 장치 패키지 구조체 | |
US8030180B2 (en) | Method of manufacturing a semiconductor device | |
JP2005167024A (ja) | 半導体装置及びその製造方法 | |
JP4877626B2 (ja) | 半導体装置の製造方法 | |
US11145515B2 (en) | Manufacturing method of semiconductor device with attached film | |
JP6482454B2 (ja) | 電子部品の製造方法ならびに電子部品製造装置 | |
US7342296B2 (en) | Wafer street buffer layer | |
JP2009016420A (ja) | 半導体装置の製造方法 | |
JP2011129612A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2003124147A (ja) | 半導体装置の製造方法 | |
CN110877893B (zh) | 物理量检测传感器的制造方法、物理量检测传感器 | |
TW201911396A (zh) | 金屬露出之基板的加工方法 | |
JP2006108245A (ja) | 半導体素子の製造方法 | |
JP2001196332A (ja) | レーザ光を用いた硬質非金属膜の切断方法 | |
JP2006108254A (ja) | 半導体チップの製造方法および半導体装置の製造方法 | |
JP2005333537A (ja) | 弾性表面波デバイスの製造方法 | |
JP2007294729A (ja) | 半導体パッケージの製造方法 | |
JP2008277610A (ja) | ウエハのダイシング方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080125 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100520 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110408 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110510 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110523 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |