[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4741355B2 - チップ型電子部品 - Google Patents

チップ型電子部品 Download PDF

Info

Publication number
JP4741355B2
JP4741355B2 JP2005346052A JP2005346052A JP4741355B2 JP 4741355 B2 JP4741355 B2 JP 4741355B2 JP 2005346052 A JP2005346052 A JP 2005346052A JP 2005346052 A JP2005346052 A JP 2005346052A JP 4741355 B2 JP4741355 B2 JP 4741355B2
Authority
JP
Japan
Prior art keywords
groove
substrate
chip
electrode
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005346052A
Other languages
English (en)
Other versions
JP2007150197A (ja
Inventor
健二 蔵藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2005346052A priority Critical patent/JP4741355B2/ja
Publication of JP2007150197A publication Critical patent/JP2007150197A/ja
Application granted granted Critical
Publication of JP4741355B2 publication Critical patent/JP4741355B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Description

本発明は、チップ型電子部品に関するものであり、特に、チップ型抵抗器のように分割用の溝を形成した大判基板を分割してチップ基板を形成し、このチップ基板からなるチップ型電子部品に関するものである。
従来、チップ型抵抗器などのようにセラミックス製のチップ基板からなるチップ型電子部品では、セラミックス製の大判基板にあらかじめ格子状に分割用の溝を形成しておき、この大判基板に電極及び抵抗体などの所要の構造を形成した後に分割用の溝に沿って分割することにより個々のチップ基板を形成し、このチップ基板を基体としてチップ型電子部品を形成している。
ここで、図6を用いて、チップ型電子部品の一形態であるチップ型抵抗器の製造工程を簡単に説明すると、図6(a)に示すように、セラミックス製の大判基板100には、互いに平行な複数の第1溝110と、この第1溝110と直交する複数の第2溝120とを設けて矩形状のチップ基板領域130を形成している。
次いで、セラミックス製の大判基板100には、図6(b)に示すように、第1溝110を跨いで電極ペーストを塗布し、この電極ペーストを焼結させて電極140を形成している。この電極140は第1溝110を跨いで形成していることによって、第1溝110内には電極用金属が充填されている。
このように第1溝110を跨いで電極140の形成することにより、チップ基板領域130には第1溝110に沿った側縁にそれぞれ電極140,140が配置された状態とし、図6(c)に示すように、この電極140,140間に抵抗体ペーストを塗布して焼結させることにより抵抗体150を形成している。
次いで、図6(d)に示すように抵抗体150の上面にはガラスペーストを印刷して焼結させることにより第1保護ガラス層160を形成し、その後、図6(e)に示すように抵抗体150にレーザートリミングによってトリミング溝170を形成しながら抵抗値調整を行っている。
抵抗値調整後、図6(f)に示すように抵抗体150の上面にはガラスペーストを印刷して焼結させることによりオーバーコート層180を形成している。
オーバーコート層180の形成後、第1溝110に沿って大判基板100を分割することにより、図6(g)に示すようにチップ基板300が一列に連なったバー状基板200を形成し、第1溝110での分割にともなって露出したバー状基板200の露出面に電極ペーストを塗布して焼結させることにより側面電極210を形成し、その後、第2溝120に沿ってバー状基板200を分割して個々のチップ基板300としている(例えば、特許文献1参照。)。
このチップ基板300は、さらにめっき処理されることによって側面電極210部分に半田被膜を形成して、製品としてのチップ型抵抗器としている。
特開2001−118705号公報
しかしながら、昨今、チップ型電子部品のさらなる小型化の要求にともなって大判基板の基板厚みがますます薄くなると、大判基板に設けた第1溝及び第2溝での大判基板の分割を行った際に、分割端面がきれいな平面状の分断面となりにくい傾向が顕在化していた。
特に、大判基板をバー状基板に分割する第1溝での分割の際には、第1溝を跨いで形成した電極によって第1溝に電極用金属が充填されているので、この第1溝に充填された電極用金属が分割を阻害するように作用して、第1溝での大判基板の分断面の形状がさらに歪となって、不良を発生させるおそれがあった。
具体的には、図7に示すように、大判基板100の上面に形成した上面第1溝110aと、大判基板の下面に形成した下面第1溝110bとの間で大判基板100を分割する際に、上面第1溝110aを基点として形成されたき裂が下面第1溝110bから外れた位置に達することにより、分断面が平坦面状とならない場合があった。図7中、140aは上面第1溝110aを跨いで大判基板100の上面に設けた上面電極であり、140bは下面第1溝110bを跨いで大判基板100の下面に設けた下面電極である。
特に、図7の右側の基板のように、大判基板100の下面側において下面第1溝110bを含む突出片400が形成されている場合には、この突出片400部分において下面電極140bのハガレが生じやすく、下面電極140bのハガレが生じることにより不良を生じさせることとなっていた。
また、下面電極140bのハガレが生じないまでも、下面電極140bと基板との密着性が低下しやすいため、実装基板に実装した後に下面電極140bが基板から剥がれることにより、不良を生じさせるおそれがあった。
一方、図7の左側の基板のように、前記した突出片400の形成にともなって逆に後退状となった後退縁500では、大判基板100が正常に分割された場合に形成される分断面よりも大きく後退しているために、この分断面に側面電極となる電極ペーストを塗布して側面電極を形成した場合に、十分な接触面積が得られないことによって突入電流などによって断線を生じるおそれがあった。
さらには、後退縁500における下面電極140bに欠損が生じていた場合には、電極ペーストが後退縁500に届かないことによって下面電極140bと側面電極とが非導通となるおそれもあった。
本発明者はこのような現状に鑑み、大判基板を分割した際に形成される分断面ができるだけ平坦状となるようにして、チップ基板の上面及び下面に設けた電極と側面電極とを確実に導通させることができるようにすべく研究開発を行って、本発明を成すに至ったものである。
本発明のチップ型電子部品では、互いに平行な複数の第1の溝と、この第1の溝と直交する複数の第2の溝とを設けて矩形状のチップ基板領域を形成するとともに、このチップ基板領域内における前記第1の溝に沿った側縁にそれぞれ電極を形成した大判基板を、前記第1の溝及び前記第2の溝に沿って分割して形成したチップ基板からなるチップ型電子部品において、前記大判基板には、その上面及び下面に前記第1の溝から離隔させて前記電極をそれぞれ形成するとともに、これら電極が形成される前記大判基板の電極形成領域には段差をそれぞれ設け、前記チップ基板の両側に薄肉部を設け、かつ、前記段差は第1の溝に沿って窪ませた溝からなり、前記大判基板には、その上面及び下面に前記溝の一部部分から離隔させて前記電極をそれぞれ形成する
さらに、第1の溝は大判基板にレーザー光を照射して形成し、第1の溝のエッジを上方
に向けて先鋭状に突出させたことにも特徴を有するものである。
また、第1の溝に沿って鉢状の溝が形成されることを特徴とするものである。
請求項1記載の発明では、互いに平行な複数の第1の溝と、この第1の溝と直交する複数の第2の溝とを設けて矩形状のチップ基板領域を形成するとともに、このチップ基板領域内における前記第1の溝に沿った側縁にそれぞれ電極を形成した大判基板を、前記第1の溝及び前記第2の溝に沿って分割して形成したチップ基板からなるチップ型電子部品において、前記大判基板には、その上面及び下面に前記第1の溝から離隔させて前記電極をそれぞれ形成するとともに、これら電極が形成される前記大判基板の電極形成領域には段差をそれぞれ設け、前記チップ基板の両側に薄肉部を設け、かつ、前記段差は第1の溝に沿って窪ませた溝からなり、前記大判基板には、その上面及び下面に前記溝の一部部分から離隔させて前記電極をそれぞれ形成することによって、第1の溝に電極用の金属が充填されることを防止でき、第1の溝による大判基板の確実な分割を行うことができる。
請求項2記載の発明では、請求項1記載のチップ型電子部品において、第1の溝は大判基板にレーザー光を照射して形成し、第1の溝のエッジを上方に向けて先鋭状に突出させたことによって、第1の溝に電極用の金属が充填されることを確実に防止できる。
請求項3記載の発明では、請求項2記載のチップ型電子部品において、第1の溝に沿って鉢状の溝が形成されることによって、第1の溝に沿って上方に向けて先鋭状に突出したエッジにより第1の溝に電極となる電極ペーストが充填されることを確実に防止できる。
本発明のチップ型電子部品は、大判のセラミックス基板からなる大判基板を分割して個々のチップ基板を形成し、このチップ基板を基体としているチップ型電子部品であって、大判基板にはチップ基板に分割するための互いに平行な複数の第1の溝と、この第1の溝と直交する複数の第2の溝とを設けて矩形状のチップ基板領域を設けている。
そして、チップ基板領域に電極を形成する際に、従来では第1の溝を跨いだ電極を形成していたのに対して、第1の溝から離隔させて、第1の溝を跨がずに電極を形成しているものである。
しかも、電極が形成される大判基板の電極形成領域にはあらかじめ段差を設けており、この段差の形成にともなって、チップ基板の両側には薄肉部を設けている。
このように、電極を第1の溝から離隔させて形成して、第1の溝に電極となる金属材料が充填されないようにすることによって、第1の溝部分で大判基板を分割する際に、分割が妨げられることを防止でき、平坦状となった分断面が形成されるように分割することができる。
さらに、電極が形成された大判基板の電極形成領域部分は、電極となる金属膜が被着されていることによって補強された状態となっている一方で、電極となる金属膜が被着されていない部分である第1の溝部分は補強構造がないことによって、第1の溝部分での分割時に第1の溝部分に構造的に応力を集中させやすくすることができるので、この応力の集中作用を利用して、第1の溝部分での分割を促すことができる。
また、大判基板の電極形成領域にはあらかじめ段差を設けていることによって、この段差部分で電極となる電極材料を保持しやすくすることができ、第1の溝に電極となる電極材料が流入することを防止できる。
そのうえ、大判基板の電極形成領域に段差を設けたことによりチップ基板の両側には薄肉部を形成することができるので、チップ基板の両側に側面電極を形成する場合に、この薄肉部において電極と側面電極との確実な接合を行わせることができ、導通不良が生じることを防止できる。
以下において、図面に基づいて本発明の実施形態を詳説する。なお、以下においては、
説明の便宜上、チップ型抵抗器をチップ型電子部品の一例として説明するが、チップ型抵抗器に限定するものではなく、チップ型抵抗器と同様の電極を形成するチップ型電子部品に対して適用することができる。
図1は本実施形態のチップ型抵抗器の製造工程を示した製造工程説明図である。本実施形態のチップ型抵抗器は、セラミックス製の大判基板Pを分割して形成した個々のチップ基板を基体としているものであって、大判基板Pには、図1(a)に示すように、互いに平行な複数の第1溝11と、この第1溝11と直交する互いに平行な複数の第2溝12とを設けて平面視矩形状のチップ基板領域13を形成している
なお、大判基板Pには、図2に示すように、上面に設けた第1溝11に対応させて下面にも第1溝11を設けており、図示しないが、上面に設けた第2溝12に対応させて下面にも第2溝12を設けている。
さらに、大判基板Pには、第1溝11に沿って凹状に窪ませた凹状溝21によって、図2に拡大して示すように段差22を形成している。第1溝11は、凹状溝21の底部中央に設けている。凹状溝21は、大判基板Pの上面だけでなく、大判基板Pの下面にも設けている。
段差22は、大判基板Pに所定幅の凹状溝21を刻設することによって形成してもよいし、凹状溝21以外の領域にセラミックスグリーンシートを貼り付けて焼成したり、ガラスペーストをスクリーン印刷後に焼結させたりして膨出させて形成してもよいし、あるいは、大判基板Pとなるセラミックスグリーンシートの焼成前に、このセラミックスグリーンシートを押圧成型することにより所定位置に凹状溝21となる溝を設けておくことにより形成してもよい。本実施形態では、大判基板Pに形成される第1溝11の形成仮想線(図示せず)に沿って大判基板Pを研削して凹状溝21を形成し、この凹状溝21の底部にレーザー照射を行って第1溝11を形成している。第2溝12も、第1溝11と同様にレーザー照射を行って形成している。
このように第1溝11、第2溝12、及び凹状溝21を設けた大判基板Pの上面には、スクリーン印刷によって電極ペーストを所定位置に印刷し、印刷された電極ペーストを焼結させて、図1(b)に示すように、各チップ基板領域13に上面第1電極14aと上面第2電極14bを形成している。
特に、上面第1電極14a及び上面第2電極14bとなる電極ペーストをスクリーン印刷する場合には、第1溝11から離隔させて電極ペーストを印刷することにより、図2に示すように、上面第1電極14a及び上面第2電極14bはそれぞれ第1溝11から離隔させて形成し、第1溝11に電極ペーストが充填されないようにしている。
同様に、大判基板Pの下面にもスクリーン印刷によって電極ペーストを所定位置に印刷して、図2に示すように、印刷された電極ペーストを焼結させて下面第1電極14c及び下面第2電極14dを形成している。
各電極14a,14b,14c,14dの形成後、各チップ基板領域13中の上面第1電極14aと上面第2電極14bとの間には、スクリーン印刷によって抵抗体ペーストを所定幅で印刷し、印刷された抵抗体ペーストを焼結させて、図1(c)に示すように、各チップ基板領域13に抵抗体15を形成している。
抵抗体15の形成後、各チップ基板領域13中の抵抗体15の上面には、スクリーン印刷によってガラスペーストを所定形状に印刷し、印刷されたガラスペーストを焼結させて、図1(d)に示すように、各チップ基板領域13に抵抗体15を被覆した保護ガラス層16を形成している。
保護ガラス層16の形成後、図示しないプローブをそれぞれ上面第1電極14a及び上面第2電極14bに当接させて、抵抗体15の電流値または電圧値を計測しながら抵抗体15をレーザートリミングして、抵抗体15の抵抗値調整を行っている。図1(e)中、17はレーザートリミングによって抵抗体15に刻まれたトリミング溝である。
トリミング溝17の形成による抵抗値調整後、保護ガラス層16の上面には、ガラスペーストを再度塗布して焼結させることにより、図1(f)に示すようにオーバーコート層18を形成している。本実施形態では、オーバーコート層18をガラス層としているが、樹脂ペーストをスクリーン印刷して形成した樹脂層としてもよい。
オーバーコート層18の形成後、大判基板Pを第1溝11に沿って分割することにより、図1(g)に示すようにチップ基板30が一列に連なったバー状基板20を形成している。
第1溝11に沿って大判基板Pを分割する際には、第1溝11に各電極14a,14b,14c,14dを構成している金属材料が充填されていないことによって、金属材料で分割が妨げられることを防止でき、図3に示すように平坦状となった分断面23が形成されるように分割することができる。
特に、各電極14a,14b,14c,14dが形成された大判基板Pの電極形成領域部分は、各電極14a,14b,14c,14dとなる金属膜が被着されていることによって補強された状態となっている一方で、第1溝11部分は補強構造がないことによって、第1溝11での分割時において第1溝11に構造的に応力を集中させやすくすることができるので、この応力の集中作用を利用して、第1溝11での分割を促すことができる。
また、大判基板Pの電極形成領域には凹状溝21の形成にともなって段差22を設けていることにより、この段差22部分において各電極14a,14b,14c,14dとなる電極ペーストを保持しやすくすることができ、第1溝11に電極ペーストが流入することを防止できる
大判基板Pからバー状基板20に分割した後、第1溝11での分割にともなって露出した分断面23部分に電極ペーストを塗布して焼結させることにより、図4に示すように、上面第1電極14aと下面第1電極14cとを電気的に接続した第1側面電極24を形成するとともに、図示しないが、上面第2電極14bと下面第2電極14dとを電気的に接続した第2側面電極を形成している。
バー状基板20には、電極形成領域に設けた段差22によって薄肉部25が形成されていることにより、第1側面電極24及び第2側面電極となる電極ペーストの分断面23への塗布時に、この薄肉部25部分において上面第1電極14a及び下面第1電極14cと第1側面電極24、及び上面第2電極14b及び下面第2電極14dと第2側面電極とを確実に接合させることができ、接合不良に起因した導通不良が生じることを防止できる。
しかも、第1側面電極24及び第2側面電極となる電極ペーストがチップ基板に沿って伸延することを段差22で防止できるので、特に下面第1電極14bと下面第2電極14dとのショートが生じることを防止できる。
第1側面電極24及び第2側面電極の形成後、第2溝12に沿ってバー状基板20を分割して個々のチップ基板とし、めっき処理によって第1側面電極24及び第2側面電極にそれぞれニッケル被膜及び半田被膜を形成してチップ型抵抗器としている。
上記した実施形態では、図2に示すように凹状溝21は底面を平坦状に形成しているが、第1溝11及び第2溝12の形成に用いるレーザー照射のレーザー光の絞りを弱くして、径を
大きくしたレーザー光の照射によって、図5に示すように凹状溝21'を形成してもよい。
この場合、レーザー光の特性により、レーザー光の中心領域の方が周辺領域よりも大きくセラミックス基板を刻設することができ、断面形状がすり鉢状の凹状溝21'を形成することができる。
本実施形態では、第1溝11に沿ってレーザー光を2回走査させて凹状溝21'を形成しており、その後、凹状溝21'の中央部を絞りを強くしたレーザー光で走査して第1溝11を形成している。
このように、断面形状がすり鉢状の凹状溝21'に第1溝11を形成したことによって、第1溝11のエッジ26を上方に向けて先鋭状に突出させることができ、このエッジ26によって第1溝11に各電極14a,14b,14c,14dとなる電極ペーストが充填されることを確実に防止できる。
ここでは、凹状溝21'を断面すり鉢状に形成しているが、図2に示すように平坦状の底面を有する第2溝12でも照射するレーザー光の強度、及び絞り量を調整することにより第1溝11に比較的先鋭状としたエッジを形成することは可能である。
本発明の実施形態にかかるチップ型抵抗器の製造工程説明図である。 第1溝部分の大判基板の縦断面模式図である。 第1溝で分割された大判基板の縦断面模式図である。 第1側面電極が形成されたバー状基板端面を示した縦断面模式図である。 他の実施形態における第1溝部分の大判基板の縦断面模式図である。 従来のチップ型抵抗器の製造工程説明図である。 不良状態のバー状基板端面を示した縦断面模式図である。
符号の説明
P 大判基板
11 第1溝
12 第2溝
13 チップ基板領域
14a 上面第1電極
14b 上面第2電極
14c 下面第1電極
14d 下面第2電極
15 抵抗体
16 保護ガラス層
17 トリミング溝
18 オーバーコート層
20 バー状基板
21 凹状溝
21' 凹状溝
22 段差
23 分断面
24 第1側面電極
25 薄肉部
26 エッジ
30 チップ基板

Claims (3)

  1. 互いに平行な複数の第1の溝と、この第1の溝と直交する複数の第2の溝とを設けて矩形状のチップ基板領域を形成するとともに、このチップ基板領域内における前記第1の溝に沿った側縁にそれぞれ電極を形成した大判基板を、前記第1の溝及び前記第2の溝に沿って分割して形成したチップ基板からなるチップ型電子部品において、
    前記大判基板には、その上面及び下面に前記第1の溝から離隔させて前記電極をそれぞれ形成するとともに、これら電極が形成される前記大判基板の電極形成領域には段差をそれぞれ設け、前記チップ基板の両側に薄肉部を設け、かつ、前記段差は第1の溝に沿って窪ませた溝からなり、前記大判基板には、その上面及び下面に前記溝の一部部分から離隔させて前記電極をそれぞれ形成することを特徴とするチップ型電子部品。
  2. 前記第1の溝は前記大判基板にレーザー光を照射して形成し、前記第1の溝のエッジを上方に向けて先鋭状に突出させたことを特徴とする請求項1記載のチップ型電子部品。
  3. 前記第1の溝に沿って鉢状の溝が形成されることを特徴とする請求項2記載のチップ型電子部品。
JP2005346052A 2005-11-30 2005-11-30 チップ型電子部品 Active JP4741355B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005346052A JP4741355B2 (ja) 2005-11-30 2005-11-30 チップ型電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005346052A JP4741355B2 (ja) 2005-11-30 2005-11-30 チップ型電子部品

Publications (2)

Publication Number Publication Date
JP2007150197A JP2007150197A (ja) 2007-06-14
JP4741355B2 true JP4741355B2 (ja) 2011-08-03

Family

ID=38211191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005346052A Active JP4741355B2 (ja) 2005-11-30 2005-11-30 チップ型電子部品

Country Status (1)

Country Link
JP (1) JP4741355B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7117114B2 (ja) * 2018-03-05 2022-08-12 ローム株式会社 チップ抵抗器
JP7117116B2 (ja) * 2018-03-13 2022-08-12 ローム株式会社 チップ抵抗器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5931983B2 (ja) * 1977-06-17 1984-08-06 日本電気株式会社 半導体装置の製造方法
JP3196519B2 (ja) * 1994-09-05 2001-08-06 松下電器産業株式会社 角形薄膜チップ抵抗器の製造方法
JP2000077203A (ja) * 1998-09-02 2000-03-14 Taiyosha Denki Kk チップ型部品及びチップ型部品の製造方法
JP2000188204A (ja) * 1998-12-21 2000-07-04 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
JP4457420B2 (ja) * 1998-12-21 2010-04-28 パナソニック株式会社 チップ抵抗器の製造方法
JP2003272901A (ja) * 2002-03-13 2003-09-26 Koa Corp 厚膜抵抗器およびその製造方法
JP2003289002A (ja) * 2002-03-28 2003-10-10 Koa Corp 電子部品用基板、電子部品用基板の製造方法および電子部品
JP2004276386A (ja) * 2003-03-14 2004-10-07 Koa Corp 分割用セラミック基板およびその製造方法
JP2005223272A (ja) * 2004-02-09 2005-08-18 Rohm Co Ltd 薄膜型チップ抵抗器の製造方法

Also Published As

Publication number Publication date
JP2007150197A (ja) 2007-06-14

Similar Documents

Publication Publication Date Title
CN111344818B (zh) 片式电阻器
JP2013157596A (ja) チップ抵抗器、およびチップ抵抗器の製造方法
US7380333B2 (en) Chip resistor fabrication method
KR20060002939A (ko) 칩 저항기 및 그 제조 방법
JP4909077B2 (ja) チップ抵抗器
US12125616B2 (en) Chip resistor
US6724295B2 (en) Chip resistor with upper electrode having nonuniform thickness and method of making the resistor
JP3846312B2 (ja) 多連チップ抵抗器の製造方法
WO2007029635A1 (ja) チップ抵抗器及びその製造方法
WO2006132131A1 (ja) チップ抵抗器およびその製造方法
JP4640952B2 (ja) チップ抵抗器およびその製造方法
JP4741355B2 (ja) チップ型電子部品
US8854175B2 (en) Chip resistor device and method for fabricating the same
JP2020074456A (ja) 抵抗器
JP4295035B2 (ja) チップ抵抗器の製造方法
JP2005085865A (ja) 抵抗器およびチップ状電子部品の製造方法
JP2004186248A (ja) チップ抵抗器およびその製造方法
TWI817476B (zh) 晶片電阻器及晶片電阻器之製造方法
JP3353037B2 (ja) チップ抵抗器
US20220399140A1 (en) Chip component
JP2004022659A (ja) 低い抵抗値を有するチップ抵抗器とその製造方法
JP2775718B2 (ja) チップ抵抗器とその製造方法
JP2002237402A (ja) チップ抵抗器
JP4526117B2 (ja) 低い抵抗値を有するチップ抵抗器とその製造方法
JP2007165358A (ja) チップ型コンデンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110506

R150 Certificate of patent or registration of utility model

Ref document number: 4741355

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250