[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4604488B2 - Nitride semiconductor light emitting device and manufacturing method thereof - Google Patents

Nitride semiconductor light emitting device and manufacturing method thereof Download PDF

Info

Publication number
JP4604488B2
JP4604488B2 JP2003435311A JP2003435311A JP4604488B2 JP 4604488 B2 JP4604488 B2 JP 4604488B2 JP 2003435311 A JP2003435311 A JP 2003435311A JP 2003435311 A JP2003435311 A JP 2003435311A JP 4604488 B2 JP4604488 B2 JP 4604488B2
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
film
type
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003435311A
Other languages
Japanese (ja)
Other versions
JP2005197289A (en
JP2005197289A5 (en
Inventor
雅彦 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2003435311A priority Critical patent/JP4604488B2/en
Publication of JP2005197289A publication Critical patent/JP2005197289A/en
Publication of JP2005197289A5 publication Critical patent/JP2005197289A5/ja
Application granted granted Critical
Publication of JP4604488B2 publication Critical patent/JP4604488B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

本発明は、AlxInyGa1-x-yN(0≦x、0≦y、0≦x+y<1)からなる窒化物半導体を積層した半導体層を用いて形成した窒化物半導体素子およびその製造方法に関する。 The present invention relates to a nitride semiconductor device formed by using a semiconductor layer in which nitride semiconductors made of Al x In y Ga 1-xy N (0 ≦ x, 0 ≦ y, 0 ≦ x + y <1) are stacked, and its manufacture Regarding the method.

窒化ガリウム等の窒化物系半導体を用いた発光素子は、紫外光、青色光、緑色光等の発光が可能であり、高効率で低消費電力である上、小型化可能で機械的な振動等にも強く、長寿命で信頼性が高い等の利点を有することから、各方面での利用が進んでいる。特に発光素子は大型ディスプレイや信号機、携帯電話のバックライト光源などへの普及が顕著である。   A light-emitting element using a nitride-based semiconductor such as gallium nitride can emit ultraviolet light, blue light, green light, and the like, has high efficiency and low power consumption, and can be miniaturized and mechanically oscillated. In addition, it has advantages such as long life and high reliability. In particular, light-emitting elements have been widely used in large displays, traffic lights, and backlight light sources for mobile phones.

窒化物系半導体を用いた発光素子においては、活性層で発生される光を外部に取り出して有効利用できるように、光の取り出し効率を高めることが重要となる。このような観点から透光性を有する導電膜が電極として要求されており、例えばITO(InとSnの複合酸化物)やSnO2、ZnO等が利用されている(特許文献1)。中でもITOは酸化物インジウムにスズを含有する酸化物導電性材料であり、低抵抗、高透明度を備えているので、透明電極などに好適である。 In a light-emitting element using a nitride-based semiconductor, it is important to increase the light extraction efficiency so that light generated in the active layer can be extracted and used effectively. From such a viewpoint, a light-transmitting conductive film is required as an electrode, and for example, ITO (a composite oxide of In and Sn), SnO 2 , ZnO, or the like is used (Patent Document 1). Among them, ITO is an oxide conductive material containing tin in indium oxide, and is suitable for a transparent electrode and the like because it has low resistance and high transparency.

このような透明電極を利用したLEDの一例を図1に示す。LEDはサファイア基板1の上にバッファ層を介してn型GaN層2、InGaN発光層3、p型GaN層4が順次エピタキシャル成長された構成を有する。また、InGaN発光層3およびp型GaN層4の一部が選択的にエッチング除去されて、n型GaN層2が露出されている。p型GaN層3上にはp側透明電極5としてITO層が形成され、さらにp側電極7のボンディングパッドが積層されている。また、n型GaN層2の上にはn側電極8が形成されている。これらの電極は、Al等の金属を蒸着によって膜状に形成している。このような構造においては、p側電極7を介して注入された電流は、導電性の良いp側透明電極5であるITO層によって電極の下部に集中することなく均一に拡散され、p型GaN層3からn型GaN層2に電流が注入されて発光する。またその発光はp側電極7に遮られず、ITO層を透過してチップ外に取り出される。   An example of an LED using such a transparent electrode is shown in FIG. The LED has a configuration in which an n-type GaN layer 2, an InGaN light-emitting layer 3, and a p-type GaN layer 4 are sequentially epitaxially grown on a sapphire substrate 1 via a buffer layer. Further, a part of the InGaN light emitting layer 3 and the p-type GaN layer 4 is selectively removed by etching, so that the n-type GaN layer 2 is exposed. An ITO layer is formed as a p-side transparent electrode 5 on the p-type GaN layer 3, and a bonding pad for the p-side electrode 7 is further laminated. An n-side electrode 8 is formed on the n-type GaN layer 2. These electrodes are formed into a film by depositing a metal such as Al. In such a structure, the current injected through the p-side electrode 7 is uniformly diffused by the ITO layer, which is the p-side transparent electrode 5 having good conductivity, without being concentrated at the lower part of the electrode, and p-type GaN. A current is injected from the layer 3 into the n-type GaN layer 2 to emit light. The emitted light is not blocked by the p-side electrode 7 but is transmitted outside the chip through the ITO layer.

しかしながら、このようなITO層上にAl膜などの金属電極を形成することによって、以下のような問題を生じていた。すなわち、ITO層とAl膜の界面が加熱されると拡散が生じ、剥離する恐れがあって安定性が得られ難い。また、ITO層とAl膜との界面でオーミック接合を形成し難く、電気的な障壁が生じるため接触抵抗が高くなり、素子の動作電圧が高くなって消費電力、発熱量も大きくなるという問題が生ずる。この原因は明らかでないが、Alの一部が界面の熱で酸化して酸化アルミニウムが形成されるためと考えられる。   However, forming a metal electrode such as an Al film on such an ITO layer has caused the following problems. That is, when the interface between the ITO layer and the Al film is heated, diffusion occurs and there is a risk of peeling, and stability is difficult to obtain. In addition, it is difficult to form an ohmic junction at the interface between the ITO layer and the Al film, and an electrical barrier is generated, so that the contact resistance is increased, the operating voltage of the element is increased, and the power consumption and the heat generation amount are increased. Arise. The cause of this is not clear, but it is thought that a part of Al is oxidized by the heat of the interface to form aluminum oxide.

さらに、光の取り出し効率も低下してしまう。それは、GaNの屈折率は約2.67と大きいために、臨界角が21.9度と極めて小さいからである。つまり、主光取出し面の法線からみて、この臨界角よりも大きい角度で入射した光は、LEDチップの外に取り出せず閉じ込められてしまう。このために、外部量子効率を改善してより大きな発光パワーを得ることが困難であった。
実開平6−38265号公報 特開2003−224297号公報 特開2003−124517号公報 特開平8−250769号公報 国際公開第98/42030号 特開平10−256602号公報
Furthermore, the light extraction efficiency is also reduced. This is because the critical angle is as small as 21.9 degrees because the refractive index of GaN is as large as about 2.67. That is, when viewed from the normal line of the main light extraction surface, light incident at an angle larger than the critical angle is trapped without being extracted from the LED chip. For this reason, it is difficult to improve the external quantum efficiency and obtain a larger light emission power.
Japanese Utility Model Publication No. 6-38265 JP 2003-224297 A JP 2003-124517 A JP-A-8-250769 International Publication No. 98/442030 JP-A-10-256602

本発明は、このような問題点を解決するためになされたものである。本発明の主な目的は、金属電極層と透光性導電層との界面の劣化を低減して品質を高めた窒化物半導体発光素子およびその製造方法を提供することにある。   The present invention has been made to solve such problems. A main object of the present invention is to provide a nitride semiconductor light emitting device having improved quality by reducing deterioration of an interface between a metal electrode layer and a translucent conductive layer, and a method for manufacturing the same.

以上の目的を達成するために本発明に係る窒化物半導体発光素子は、第1の伝導型窒化物半導体層と、前記第1の伝導型窒化物半導体層上に設けられた第2の伝導型窒化物半導体層と、を備える窒化物半導体発光素子であって、前記第2の伝導型窒化物半導体層上には、透光性導電層が設けられ、前記透光性導電層上の一部には、反射膜と、前記反射膜と前記透光性導電層とを絶縁する透光性膜と、を有する反射層が設けられ、前記反射層上には、金属電極層が設けられると共に、前記金属電極層が、前記反射層の設けられていない領域で前記透光性導電層と直接接し、前記反射膜は、Al又はAgを含み、前記金属電極層は、Au、Pt、Pd、Rh、Ni、W、Mo、Crのいずれかの金属を含む
前記透光性導電層は、亜鉛、インジウム、スズよりなる群から選択された少なくとも一種の元素を含む酸化物を含ことができる。
また前記透光性導電層はITOを含むことが好ましい。
さらに前記金属電極層は、前記第2の伝導型窒化物半導体層上のほぼ全面に設けられていることが好ましい。
さらにまた前記反射層が設けられていない領域を電流の導通経路として、該導通経路を複数設けることも好ましい。
一方で窒化物半導体発光素子は、対向する一対の主面を有する基板と、前記基板の一方の主面上に積層される第1の伝導型窒化物半導体層と、前記第1の伝導型窒化物半導体層上に積層される第2の伝導型窒化物半導体層と、前記第1の伝導型窒化物半導体層と第2の伝導型窒化物半導体層との間に形成される活性層と、前記第2の伝導型窒化物半導体層と電気的に接続される金属電極層と、前記第2の伝導型窒化物半導体層と金属電極層との間に形成される透光性導電層とを備える。この窒化物半導体発光素子は、前記透光性導電層と金属電極層との間で、少なくとも一部に反射層が形成されている。
In order to achieve the above object, a nitride semiconductor light emitting device according to the present invention includes a first conductivity type nitride semiconductor layer and a second conductivity type provided on the first conductivity type nitride semiconductor layer. A nitride semiconductor light emitting device comprising a nitride semiconductor layer, wherein a translucent conductive layer is provided on the second conductive nitride semiconductor layer, and a part of the translucent conductive layer Is provided with a reflective layer having a reflective film and a translucent film that insulates the reflective film and the translucent conductive layer, and a metal electrode layer is provided on the reflective layer, the metal electrode layer, wherein to contact the direct and the transparent conductive layer in a region not provided the reflective layer, the reflective film comprises Al or Ag, the metal electrode layer, Au, Pt, Pd, Any metal of Rh, Ni, W, Mo, Cr is included .
The transparent conductive layer, zinc, indium, an oxide containing at least one element selected from the group consisting of tin can including.
The translucent conductive layer preferably contains ITO.
Furthermore, it is preferable that the metal electrode layer is provided on substantially the entire surface of the second conductive nitride semiconductor layer.
Furthermore, it is also preferable to provide a plurality of conduction paths by using a region where the reflective layer is not provided as a current conduction path.
On the other hand, a nitride semiconductor light emitting device includes a substrate having a pair of opposing main surfaces, a first conductive nitride semiconductor layer stacked on one main surface of the substrate, and the first conductive nitride. A second conductive nitride semiconductor layer stacked on the oxide semiconductor layer; an active layer formed between the first conductive nitride semiconductor layer and the second conductive nitride semiconductor layer; A metal electrode layer electrically connected to the second conductive nitride semiconductor layer; and a translucent conductive layer formed between the second conductive nitride semiconductor layer and the metal electrode layer. Prepare. In this nitride semiconductor light emitting device, a reflective layer is formed at least partially between the translucent conductive layer and the metal electrode layer.

また窒化物半導体発光素子は、前記反射層が、少なくとも絶縁膜を有する多層構造である。   In the nitride semiconductor light emitting device, the reflective layer has a multilayer structure having at least an insulating film.

さらに窒化物半導体発光素子は、前記反射層が、少なくともAl、Zn、Ni、Ti、Zr、Hf、Nb、Ta、Si、In、Snよりなる群から選択された少なくとも一種の元素を含む金属または合金またはそれらの酸化物またはそれらの窒化物を含む層を有する多層構造である。   Further, in the nitride semiconductor light emitting device, the reflective layer includes a metal containing at least one element selected from the group consisting of at least Al, Zn, Ni, Ti, Zr, Hf, Nb, Ta, Si, In, and Sn. It is a multilayer structure having a layer containing an alloy or an oxide thereof or a nitride thereof.

さらにまた窒化物半導体発光素子は、前記反射層が、多層構造中に反射膜と該反射膜に接する透光性膜を有しており、かつ前記透光性膜は前記透光性導電層と接している。   Furthermore, in the nitride semiconductor light-emitting element, the reflective layer has a reflective film and a translucent film in contact with the reflective film in a multilayer structure, and the translucent film is formed of the translucent conductive layer. Touching.

さらにまた窒化物半導体発光素子は、前記反射膜が、AlまたはAgを含む金属膜よりなること、もしくはSi、Ti、Zr、Nb、Ta、Alよりなる群から選択された少なくとも一種の酸化物または窒化物から選択された少なくとも2つを繰り返し積層した誘電体多層膜よりなる。   Furthermore, in the nitride semiconductor light emitting device, the reflective film is made of a metal film containing Al or Ag, or at least one oxide selected from the group consisting of Si, Ti, Zr, Nb, Ta, and Al, or The dielectric multilayer film is formed by repeatedly laminating at least two selected from nitrides.

さらにまた窒化物半導体発光素子は、前記透光性膜は絶縁性を備えた透光性絶縁膜である。   Furthermore, in the nitride semiconductor light emitting device, the translucent film is a translucent insulating film having an insulating property.

さらにまた窒化物半導体発光素子は、前記反射層の透光性膜が、Si、Al、Zr、Hf、Ti、Ta、Nb、Znよりなる群から選択された少なくとも一種の元素を含む酸化物よりなる。   Furthermore, in the nitride semiconductor light emitting device, the translucent film of the reflective layer is made of an oxide containing at least one element selected from the group consisting of Si, Al, Zr, Hf, Ti, Ta, Nb, and Zn. Become.

さらにまた窒化物半導体発光素子は、前記反射膜は前記金属電極層と接している。   Furthermore, in the nitride semiconductor light emitting device, the reflective film is in contact with the metal electrode layer.

さらにまた窒化物半導体発光素子は、前記反射層および透光性導電層と接して、パッド電極が形成されてなる。   Furthermore, the nitride semiconductor light-emitting element is formed with a pad electrode in contact with the reflective layer and the translucent conductive layer.

さらにまた窒化物半導体発光素子は、前記透光性導電層はp型コンタクト層に接して形成されている。   Furthermore, in the nitride semiconductor light emitting device, the translucent conductive layer is formed in contact with the p-type contact layer.

さらにまた窒化物半導体発光素子は、前記反射層のパターンが所定のパターンでかつブロック状である。   Furthermore, in the nitride semiconductor light emitting device, the pattern of the reflective layer is a predetermined pattern and is in a block shape.

さらにまた窒化物半導体発光素子は、前記透光性導電層がITOからなる。   Furthermore, in the nitride semiconductor light emitting device, the translucent conductive layer is made of ITO.

さらにまた窒化物半導体発光素子は、前記透光性導電層の膜厚が1μm以下である。   Furthermore, in the nitride semiconductor light emitting device, the film thickness of the translucent conductive layer is 1 μm or less.

さらにまた窒化物半導体発光素子は、前記金属電極層が、Au、Pt、Pd、Rh、Ni、W、Mo、Crのいずれかの金属またはこれらの合金を含む。   Furthermore, in the nitride semiconductor light emitting device, the metal electrode layer includes a metal of Au, Pt, Pd, Rh, Ni, W, Mo, Cr, or an alloy thereof.

さらにまた窒化物半導体発光素子は、前記反射層の膜厚が10オングストローム以上である。   Furthermore, in the nitride semiconductor light emitting device, the thickness of the reflective layer is 10 angstroms or more.

さらにまた窒化物半導体発光素子は、前記第2の伝導型窒化物半導体層の屈折率は前記透光性導電層の屈折率よりも大きく、かつ前記透光性導電層の屈折率は、前記反射層の屈折率よりも大きい。   Furthermore, in the nitride semiconductor light emitting device, the refractive index of the second conductive nitride semiconductor layer is larger than the refractive index of the translucent conductive layer, and the refractive index of the translucent conductive layer is Greater than the refractive index of the layer.

さらにまた窒化物半導体発光素子は、対向する一対の主面を有する基板と、前記基板の一方の主面上に積層される第1の伝導型窒化物半導体層と、前記第1の伝導型窒化物半導体層上に積層される第2の伝導型窒化物半導体層と、前記第1の伝導型窒化物半導体層と第2の伝導型窒化物半導体層との間に形成される活性層と、前記第2の伝導型窒化物半導体層と電気的に接続される金属電極層とを備える。この窒化物半導体発光素子は、上記基板の他方の主面を主光取出し面として配線基板に実装可能な窒化物半導体発光素子であって、前記金属電極層と第2の伝導型窒化物半導体層との間に透光性導電層が形成されており、前記透光性導電層と金属電極層との間で、少なくとも一部に光を反射させるための反射膜を少なくとも有する反射層が形成されている。   Furthermore, the nitride semiconductor light emitting device includes a substrate having a pair of opposing main surfaces, a first conductive nitride semiconductor layer stacked on one main surface of the substrate, and the first conductive nitride. A second conductive nitride semiconductor layer stacked on the oxide semiconductor layer; an active layer formed between the first conductive nitride semiconductor layer and the second conductive nitride semiconductor layer; A metal electrode layer electrically connected to the second conductivity type nitride semiconductor layer. The nitride semiconductor light-emitting element is a nitride semiconductor light-emitting element that can be mounted on a wiring board with the other main surface of the substrate as a main light extraction surface, and the metal electrode layer and the second conductivity type nitride semiconductor layer A translucent conductive layer is formed between the translucent conductive layer and the metal electrode layer, and a reflective layer having at least a reflective film for reflecting light is formed at least partially between the translucent conductive layer and the metal electrode layer. ing.

また、窒化物半導体発光素子の製造方法は、対向する一対の主面を有する基板と、前記基板の一方の主面上に積層される第1の伝導型窒化物半導体層と、前記第1の伝導型窒化物半導体層上に積層される第2の伝導型窒化物半導体層と、前記第1の伝導型窒化物半導体層と第2の伝導型窒化物半導体層との間に形成される活性層と、前記第2の伝導型窒化物半導体層と電気的に接続される金属電極層とを備え、上記基板の他方の主面を主光取出し面として配線基板に実装可能な窒化物半導体発光素子の製造方法である。この方法は、基板上に、第1の伝導型窒化物半導体層と、活性層と、第2の伝導型窒化物半導体層を積層するステップと、前記第2の伝導型窒化物半導体層上に透光性導電層を形成するステップと、前記透光性導電層上に少なくとも一部を被覆する光を反射させるための反射膜を少なくとも有する反射層を形成するステップと、前記反射層上および反射層を設けていない透光性導電層が露出する領域上に金属電極層を形成するステップとを備える。   The method for manufacturing a nitride semiconductor light emitting device includes a substrate having a pair of opposing main surfaces, a first conductivity type nitride semiconductor layer stacked on one main surface of the substrate, and the first A second conductive type nitride semiconductor layer stacked on the conductive type nitride semiconductor layer; and an activity formed between the first conductive type nitride semiconductor layer and the second conductive type nitride semiconductor layer. Nitride semiconductor light-emitting device comprising a layer and a metal electrode layer electrically connected to the second conductivity type nitride semiconductor layer, and capable of being mounted on a wiring board with the other main surface of the substrate as a main light extraction surface It is a manufacturing method of an element. The method includes: laminating a first conductive nitride semiconductor layer, an active layer, and a second conductive nitride semiconductor layer on a substrate; and on the second conductive nitride semiconductor layer. Forming a translucent conductive layer; forming a reflective layer having at least a reflective film for reflecting light covering at least a part of the translucent conductive layer; on the reflective layer and reflecting Forming a metal electrode layer on a region where the light-transmitting conductive layer not provided with the layer is exposed.

本発明の窒化物半導体発光素子およびその製造方法によれば、金属電極層と透光性導電層との界面の劣化を低減して高品質な窒化物半導体発光素子を得ることができる。それは、本発明が、透光性導電層との電極層との間に部分的に反射層を所定のパターンで形成しているからである。反射層を介在させることによって金属電極層の変質が起こり難くなり、剥離や電気的障壁の発生を抑制して半導体発光素子の信頼性、電気的特性を改善できる。また、反射層を設けることにより、反射層と透光性導電層との界面での臨界角を小さくし、反射する光を多くすることで、特にフリップチップ実装における光の取り出し効率を改善することができる。   According to the nitride semiconductor light emitting device and the manufacturing method thereof of the present invention, it is possible to obtain a high quality nitride semiconductor light emitting device by reducing the deterioration of the interface between the metal electrode layer and the translucent conductive layer. This is because in the present invention, the reflective layer is partially formed in a predetermined pattern between the translucent conductive layer and the electrode layer. By interposing the reflective layer, it is difficult for the metal electrode layer to be altered, and it is possible to improve the reliability and electrical characteristics of the semiconductor light emitting element by suppressing the occurrence of peeling and electrical barrier. Also, by providing a reflective layer, the critical angle at the interface between the reflective layer and the translucent conductive layer is reduced, and the reflected light is increased to improve the light extraction efficiency, particularly in flip chip mounting. Can do.

以下、本発明の実施の形態を図面に基づいて説明する。ただし、以下に示す実施の形態は、本発明の技術思想を具体化するための窒化物半導体発光素子およびその製造方法を例示するものであって、本発明は窒化物半導体発光素子およびその製造方法を以下のものに特定しない。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the embodiment described below exemplifies a nitride semiconductor light emitting device and a manufacturing method thereof for embodying the technical idea of the present invention, and the present invention is a nitride semiconductor light emitting device and a manufacturing method thereof. Is not specified as below.

また、本明細書は特許請求の範囲に示される部材を、実施の形態の部材に特定するものでは決してない。特に実施の形態に記載されている構成部品の寸法、材質、形状、その相対的配置等は特に特定的な記載がない限りは、本発明の範囲をそれのみに限定する趣旨ではなく、単なる説明例にすぎない。なお、各図面が示す部材の大きさや位置関係等は、説明を明確にするため誇張していることがある。さらに以下の説明において、同一の名称、符号については同一もしくは同質の部材を示しており、詳細説明を適宜省略する。さらに、本発明を構成する各要素は、複数の要素を同一の部材で構成して一の部材で複数の要素を兼用する態様としてもよいし、逆に一の部材の機能を複数の部材で分担して実現することもできる。   Further, the present specification by no means specifies the members shown in the claims to the members of the embodiments. In particular, the dimensions, materials, shapes, relative arrangements, and the like of the component parts described in the embodiments are not intended to limit the scope of the present invention unless otherwise specified, and are merely explanations. It is just an example. Note that the size, positional relationship, and the like of the members shown in each drawing may be exaggerated for clarity of explanation. Furthermore, in the following description, the same name and symbol indicate the same or the same members, and detailed description thereof will be omitted as appropriate. Furthermore, each element constituting the present invention may be configured such that a plurality of elements are constituted by the same member and the plurality of elements are shared by one member, and conversely, the function of one member is constituted by a plurality of members. It can also be realized by sharing.

図2に、窒化物半導体発光素子を実装したLEDの概略断面図を示す。この図では、窒化物半導体発光素子であるLEDチップ9を配線基板の一であるサブマウント10上にフリップチップ実装している。フリップチップは、窒化物半導体層の電極形成面を主光取出し面とするフェイスアップ実装と異なり、電極形成面と対向する基板11側を主光取出し面とする実装方式であり、フェイスダウン実装等とも呼ばれる。   FIG. 2 is a schematic cross-sectional view of an LED on which a nitride semiconductor light emitting element is mounted. In this figure, an LED chip 9 which is a nitride semiconductor light emitting element is flip-chip mounted on a submount 10 which is one of wiring boards. The flip chip is a mounting method in which the main light extraction surface is the substrate 11 side facing the electrode formation surface, unlike face-up mounting in which the electrode formation surface of the nitride semiconductor layer is the main light extraction surface. Also called.

図2のLEDチップ9は、基板11上にバッファ層12、n型窒化物半導体層13、活性層14、p型窒化物半導体層15を順にエピタキシャル成長し、さらに透光性導電層17と金属電極層40を積層している。結晶成長方法としては、例えば、有機金属気相成長法(MOCVD:metal-organic chemical vapor deposition)、ハイドライド気相成長法(HVPE)、ハイドライドCVD法、MBE(molecularbeam epitaxy)などの方法が利用できる。また、半導体層の積層構造としては、MIS接合、PIN接合やPN接合を有したホモ構造、ヘテロ構造あるいはダブルへテロ構成のものが挙げられる。また、各層を超格子構造としたり、活性層14を量子効果が生ずる薄膜に形成させた単一量子井戸構造や多重量子井戸構造とすることもできる。なお、図2においては透光性導電層17上に設けられる反射層31の図示を省略している。   In the LED chip 9 of FIG. 2, a buffer layer 12, an n-type nitride semiconductor layer 13, an active layer 14, and a p-type nitride semiconductor layer 15 are sequentially epitaxially grown on a substrate 11, and a light-transmitting conductive layer 17 and a metal electrode are further grown. Layer 40 is laminated. As the crystal growth method, for example, metal-organic chemical vapor deposition (MOCVD), hydride vapor deposition (HVPE), hydride CVD, MBE (molecular beam epitaxy) and the like can be used. Further, examples of the laminated structure of the semiconductor layers include a homo structure having a MIS junction, a PIN junction, and a PN junction, a hetero structure, and a double hetero structure. In addition, each layer may have a superlattice structure, or a single quantum well structure or a multiple quantum well structure in which the active layer 14 is formed in a thin film that produces a quantum effect. In FIG. 2, the reflection layer 31 provided on the translucent conductive layer 17 is not shown.

また図2においては詳細に図示しないが、活性層14およびp型窒化物半導体層15の一部を選択的にエッチング除去して、n型窒化物半導体層15の一部を露出させて、n側パッド電極を形成している。またn側電極と同一面側で、p型窒化物半導体層15にはp側パッド電極が形成される。パッド電極の上には、外部電極等と接続させるためのメタライズ層(バンプ20)を形成する。メタライズ層は、Ag、Au、Sn、In、Bi、Cu、Zn等の材料から成る。これらLEDチップ9の電極形成面側をサブマウント10上に設けられた正負一対の外部電極と対向させ、バンプ20にて各々の電極を接合する。さらにサブマウント10に対してワイヤー21などが配線される。一方、フェイスダウンで実装されたLEDチップ9の基板11の主面側を、主光取出し面としている。   Although not shown in detail in FIG. 2, a part of the active layer 14 and the p-type nitride semiconductor layer 15 is selectively removed by etching to expose a part of the n-type nitride semiconductor layer 15. Side pad electrodes are formed. A p-side pad electrode is formed on the p-type nitride semiconductor layer 15 on the same surface side as the n-side electrode. On the pad electrode, a metallized layer (bump 20) for connection with an external electrode or the like is formed. The metallized layer is made of a material such as Ag, Au, Sn, In, Bi, Cu, or Zn. The electrode forming surface side of the LED chip 9 is opposed to a pair of positive and negative external electrodes provided on the submount 10, and each electrode is joined by a bump 20. Further, a wire 21 or the like is wired to the submount 10. On the other hand, the main surface side of the substrate 11 of the LED chip 9 mounted face down is a main light extraction surface.

なお本明細書において、層上などでいう「上」とは、必ずしも上面に接触して形成される場合に限られず、離間して上方に形成される場合も含んでおり、層と層の間に介在層が存在する場合も包含する意味で使用する。   In the present specification, the term “upper” as used on a layer or the like is not necessarily limited to the case where the upper surface is formed in contact with the upper surface, but includes the case where the upper surface is formed apart from the upper surface. It is used in the meaning including the case where an intervening layer is present.

図3に、本発明の第1の実施の形態に係る窒化物半導体発光素子の概略断面図を示す。図に示す窒化物半導体発光素子はフリップチップ実装であることを示すため、上下逆に表示している。実際の製造工程では基板11の上面に各層を形成し、得られた窒化物半導体発光素子を上下逆にして図2のように実装する。   FIG. 3 is a schematic cross-sectional view of the nitride semiconductor light emitting device according to the first embodiment of the present invention. The nitride semiconductor light emitting device shown in the figure is displayed upside down to indicate that it is flip chip mounting. In an actual manufacturing process, each layer is formed on the upper surface of the substrate 11, and the obtained nitride semiconductor light emitting element is mounted upside down as shown in FIG.

[基板11]
基板11は、窒化物半導体をエピタキシャル成長させることができる透光性基板で、基板の大きさや厚さ等は特に限定されない。この基板としては、C面、R面、及びA面のいずれかを主面とするサファイアやスピネル(MgA124)のような絶縁性基板、また炭化珪素(6H、4H、3C)、シリコン、ZnS、ZnO、Si、GaAs、ダイヤモンド、及び窒化物半導体と格子接合するニオブ酸リチウム、ガリウム酸ネオジウム等の酸化物基板が挙げられる。また、デバイス加工が出来る程度の厚膜(数十μm以上)であればGaNやAlN等の窒化物半導体基板を用いることもできる。異種基板はオフアングルしていてもよく、サファイアC面を用いる場合には、0.01°〜3.0°、好ましくは0.05°〜0.5°の範囲とする。
[Substrate 11]
The substrate 11 is a translucent substrate on which a nitride semiconductor can be epitaxially grown, and the size and thickness of the substrate are not particularly limited. As this substrate, an insulating substrate such as sapphire or spinel (MgA1 2 O 4 ) whose main surface is any one of C-plane, R-plane, and A-plane, silicon carbide (6H, 4H, 3C), silicon , ZnS, ZnO, Si, GaAs, diamond, and oxide substrates such as lithium niobate and neodymium gallate that are lattice-bonded to a nitride semiconductor. In addition, a nitride semiconductor substrate such as GaN or AlN can be used as long as it is thick enough to allow device processing (several tens of μm or more). The heterogeneous substrate may be off-angle, and when using the sapphire C-plane, the range is 0.01 ° to 3.0 °, preferably 0.05 ° to 0.5 °.

[窒化物半導体層]
窒化物半導体としては、一般式がInxAlyGa1-x-yN(0≦x、0≦y、x+y≦1)であって、BやP、Asを混晶してもよい。また、n型窒化物半導体層13、p型窒化物半導体層15は、単層、多層を特に限定しない。また、窒化物半導体層にはn型不純物、p型不純物を適宜含有させる。n型不純物としては、Si、Ge、Sn、S、O、Ti、Zr等のIV族、若しくはVI族元素を用いることができ、好ましくはSi、Ge、Snを、最も好ましくはSiを用いる。また、p型不純物としては、特に限定されないが、Be、Zn、Mn、Cr、Mg、Caなどが挙げられ、好ましくはMgが用いられる。これにより、各導電型の窒化物半導体を形成することができる。前記窒化物半導体層には活性層14を有し、該活性層14は単一(SQW)又は多重量子井戸構造(MQW)とする。以下に窒化物半導体の詳細を示す。
[Nitride semiconductor layer]
As the nitride semiconductor, the general formula In x Al y Ga 1-xy N (0 ≦ x, 0 ≦ y, x + y ≦ 1) A, B and P, may be mixed with As. Further, the n-type nitride semiconductor layer 13 and the p-type nitride semiconductor layer 15 are not particularly limited to a single layer or a multilayer. In addition, the nitride semiconductor layer appropriately contains n-type impurities and p-type impurities. As the n-type impurity, a group IV or group VI element such as Si, Ge, Sn, S, O, Ti, or Zr can be used, preferably Si, Ge, or Sn, and most preferably Si. The p-type impurity is not particularly limited, and examples thereof include Be, Zn, Mn, Cr, Mg, and Ca, and Mg is preferably used. Thereby, each conductivity type nitride semiconductor can be formed. The nitride semiconductor layer has an active layer 14, and the active layer 14 has a single (SQW) or multiple quantum well structure (MQW). Details of the nitride semiconductor are shown below.

基板11上に成長させる窒化物半導体はバッファ層(図3に図示せず)を介して成長する。バッファ層としては、一般式AlaGa1-aN(0≦a≦0.8)で表される窒化物半導体、より好ましくは、AlaGa1-aN(0≦a≦0.5)で示される窒化物半導体を用いる。バッファ層の膜厚は、好ましくは0.002〜0.5μm、より好ましくは0.005〜0.2μm、さらに好ましくは0.01〜0.02μmとする。バッファ層の成長温度は、好ましくは200〜900℃、より好ましくは400〜800℃である。これにより、窒化物半導体層上の転位やピットを低減させることができる。さらに、上述した異種基板上にELO(Epitaxial Lateral Overgrowth)法によりAlxGa1-xN(0≦X≦1)層を成長させてもよい。ELO(Epitaxial Lateral Overgrowth)法とは、窒化物半導体を横方向成長させることで貫通転位を曲げて収束させることにより、転位を低減させるものである。バッファ層は多層構成としてもよく、低温成長バッファ層と、その上に高温成長層を形成してもよい。高温成長層としては、アンドープのGaN又はn型不純物をドープしたGaNを用いることができる。高温成長層の膜厚は、1μm以上、より好ましくは3μm以上である。また、高温成長層の成長温度は900〜1100℃、好ましくは1050℃以上とする。 The nitride semiconductor grown on the substrate 11 is grown via a buffer layer (not shown in FIG. 3). The buffer layer is a nitride semiconductor represented by the general formula Al a Ga 1-a N (0 ≦ a ≦ 0.8), more preferably Al a Ga 1-a N (0 ≦ a ≦ 0.5). The nitride semiconductor shown in FIG. The thickness of the buffer layer is preferably 0.002 to 0.5 μm, more preferably 0.005 to 0.2 μm, and still more preferably 0.01 to 0.02 μm. The growth temperature of the buffer layer is preferably 200 to 900 ° C, more preferably 400 to 800 ° C. Thereby, dislocations and pits on the nitride semiconductor layer can be reduced. Furthermore, an Al x Ga 1-x N (0 ≦ X ≦ 1) layer may be grown on the above-described dissimilar substrate by an ELO (Epitaxial Lateral Overgrowth) method. The ELO (Epitaxial Lateral Overgrowth) method is to reduce dislocations by bending and converging threading dislocations by laterally growing a nitride semiconductor. The buffer layer may have a multilayer structure, and a low-temperature growth buffer layer and a high-temperature growth layer may be formed thereon. As the high temperature growth layer, undoped GaN or GaN doped with n-type impurities can be used. The film thickness of the high temperature growth layer is 1 μm or more, more preferably 3 μm or more. The growth temperature of the high-temperature growth layer is 900 to 1100 ° C., preferably 1050 ° C. or higher.

次に、n型窒化物半導体層13を成長させる。まずn型コンタクト層(図示せず)を成長させる。n型コンタクト層としては、活性層14のバンドギャップエネルギーより大きくなる組成であり、AljGa1-jN(0≦j<0.3)が好ましい。n型コンタクト層の膜厚は特に限定されるものではないが、好ましくは1μm以上、より好ましくは3μm以上である。次に、n型クラッド層を成長させる。n型クラッド層はAlを含有しており、n型不純物濃度は特に限定されるものではないが、好ましくは1×1017〜1×1020/cm3、より好ましくは1×1018〜1×1019/cm3である。また、n型不純物濃度に傾斜をつけても良い。また、Alの組成傾斜をつけることで、キャリアの閉じ込めのためのクラッド層としても機能する。 Next, the n-type nitride semiconductor layer 13 is grown. First, an n-type contact layer (not shown) is grown. The n-type contact layer has a composition that is larger than the band gap energy of the active layer 14, and is preferably Al j Ga 1-j N (0 ≦ j <0.3). The thickness of the n-type contact layer is not particularly limited, but is preferably 1 μm or more, more preferably 3 μm or more. Next, an n-type cladding layer is grown. The n-type cladding layer contains Al, and the n-type impurity concentration is not particularly limited, but is preferably 1 × 10 17 to 1 × 10 20 / cm 3 , more preferably 1 × 10 18 to 1. × 10 19 / cm 3 Further, the n-type impurity concentration may be inclined. Further, by providing an Al composition gradient, it also functions as a cladding layer for confining carriers.

活性層14は発光層として機能し、少なくともAlaInbGa1-a-bN(0≦a≦1、0≦b≦1、a+b≦1)から成る井戸層と、AlcIndGa1-c-dN(0≦c≦1、0≦d≦1、c+d≦1)から成る障壁層とを含む量子井戸構造を有する。活性層14に用いられる窒化物半導体は、ノンドープ、n型不純物ドープ、p型不純物ドープのいずれでも良い。好ましくは、ノンドープもしくは、又はn型不純物ドープの窒化物半導体を用いることにより、発光素子を高出力化することができる。さらに好ましくは、井戸層をアンドープとし、障壁層をn型不純物ドープとすることで、発光素子の出力と発光効率を高めることができる。また発光素子に用いる井戸層にAlを含ませることで、従来のInGaNの井戸層では困難な波長域、具体的には、GaNのバンドギャップエネルギーである波長365nm付近、もしくはそれより短い波長を得ることができる。活性層14から放出する光の波長は、発光素子の目的、用途等に応じて360nm〜650nm付近、好ましくは380nm〜560nmの波長とする。 The active layer 14 functions as a light emitting layer, and includes a well layer made of at least Al a In b Ga 1-ab N (0 ≦ a ≦ 1, 0 ≦ b ≦ 1, a + b ≦ 1), Al c In d Ga 1− having a quantum well structure including a barrier layer made of cd N (0 ≦ c ≦ 1,0 ≦ d ≦ 1, c + d ≦ 1). The nitride semiconductor used for the active layer 14 may be any of non-doped, n-type impurity doped, and p-type impurity doped. Preferably, by using a non-doped or n-type impurity doped nitride semiconductor, the output of the light emitting element can be increased. More preferably, when the well layer is undoped and the barrier layer is n-type impurity doped, the output and the light emission efficiency of the light emitting element can be increased. In addition, by including Al in the well layer used in the light emitting element, a wavelength range that is difficult for a conventional InGaN well layer, specifically, a wavelength near 365 nm, which is the band gap energy of GaN, or a wavelength shorter than that is obtained. be able to. The wavelength of light emitted from the active layer 14 is set to a wavelength of about 360 nm to 650 nm, preferably 380 nm to 560 nm, depending on the purpose and application of the light emitting element.

井戸層の膜厚は、好ましくは1nm以上30nm以下、より好ましくは2nm以上20nm以下、さらに好ましくは2nm以上20nm以下である。1nmより小さいと井戸層として良好に機能せず、30nmより大きいとInAlGaNの4元混晶の結晶性が低下し素子特性が低下するからである。また、2nm以上では膜厚に大きなむらがなく比較的均一な膜質の層が得られ、20nm以下では結晶欠陥の発生を抑制して結晶成長が可能となる。さらに膜厚を3.5nm以上とすることで出力を向上させることができる。これは井戸層の膜厚を大きくすることで、大電流で駆動させるLDのように多数のキャリア注入に対して、高い発光効率及び内部量子効率により発光再結合がなされるものであり、特に多重量子井戸構造において効果を有する。また、単一量子井戸構造では膜厚を5nm以上とすることで上記と同様に出力を向上させる効果が得られる。また、井戸層の数は特に限定されないが、4以上の場合には井戸層の膜厚を10nm以下として活性層14の膜厚を低く抑えることが好ましい。活性層14を構成する各層の膜厚が厚くなると、活性層14全体の膜厚が厚くなりVfの上昇を招くからである。多重量子井戸構造の場合、複数の井戸の内、好ましくは上記の10nm以下の範囲にある膜厚の井戸層を少なくとも1つ有すること、より好ましくは全ての井戸層を上記の10nm以下とすることである。 The thickness of the well layer is preferably 1 nm to 30 nm, more preferably 2 nm to 20 nm, and still more preferably 2 nm to 20 nm. This is because if it is smaller than 1 nm, it does not function well as a well layer, and if it is larger than 30 nm, the crystallinity of the quaternary mixed crystal of InAlGaN deteriorates and the device characteristics deteriorate. In addition, when the thickness is 2 nm or more, there is no significant unevenness in the film thickness, and a relatively uniform film quality layer is obtained. When the thickness is 20 nm or less, the generation of crystal defects is suppressed and crystal growth is possible. Furthermore, the output can be improved by setting the film thickness to 3.5 nm or more. This is because, by increasing the thickness of the well layer, light emission recombination is achieved by high light emission efficiency and internal quantum efficiency for a large number of carrier injections, such as an LD driven by a large current. It has an effect in a quantum well structure. In the single quantum well structure, the effect of improving the output can be obtained by setting the film thickness to 5 nm or more in the same manner as described above. Further, the number of well layers is not particularly limited, but when the number is 4 or more, it is preferable to keep the thickness of the active layer 14 low by setting the thickness of the well layer to 10 nm or less. This is because if the thickness of each layer constituting the active layer 14 is increased, the thickness of the entire active layer 14 is increased, causing an increase in V f . In the case of a multiple quantum well structure, it is preferable to have at least one well layer having a thickness in the range of 10 nm or less among the plurality of wells, more preferably, all the well layers have a thickness of 10 nm or less. It is.

また、障壁層は、井戸層の場合と同様に、好ましくはp型不純物又はn型不純物がドープされているか又はアンドープであること、より好ましくはn型不純物がドープされているか又はアンドープであることである。例えば、障壁層中にn型不純物をドープする場合、その濃度は少なくとも5×1016/cm3以上が必要である。例えば、LEDでは、5×1016/cm3以上2×1018/cm3以下が好ましい。また、高出力のLEDやLDでは、5×1017/cm3以上1×1020/cm3以下、より好ましくは1×1018/cm3以上5×1019/cm3以下である。この場合、井戸層はn型不純物を実質的に含有しないか、あるいはアンドープで成長させることが好ましい。また、障壁層にn型不純物をドープする場合、活性層内のすべての障壁層にドープしても良く、あるいは、一部をドープとし一部をアンドープとすることもできる。ここで、一部の障壁層にn型不純物をドープする場合、活性層内でn型層側に配置された障壁層にドープすることが好ましい。例えば、n型層側から数えてn番面の障壁層Bn(nは正の整数)にドープすることで、電子が効率的に活性層内に注入され、優れた発光効率と内部量子効率を有する発光素子が得られる。また、井戸層についても、n型層側から数えてm番目の井戸層Wm(mは正の整数)にドープすることにより上記の障壁層の場合と同様の効果が得られる。また、障壁層と井戸層の両方にドープしても同様の効果が得られる。 The barrier layer is preferably doped or undoped with a p-type impurity or an n-type impurity, more preferably doped or undoped with an n-type impurity, as in the case of the well layer. It is. For example, when an n-type impurity is doped in the barrier layer, the concentration needs to be at least 5 × 10 16 / cm 3 or more. For example, the LED, preferably 5 × 10 16 / cm 3 or more 2 × 10 18 / cm 3 or less. In the case of a high-power LED or LD, it is 5 × 10 17 / cm 3 or more and 1 × 10 20 / cm 3 or less, more preferably 1 × 10 18 / cm 3 or more and 5 × 10 19 / cm 3 or less. In this case, the well layer preferably does not substantially contain n-type impurities or is grown undoped. In addition, when the n-type impurity is doped in the barrier layer, all the barrier layers in the active layer may be doped, or a part may be doped and a part may be undoped. Here, when doping some barrier layers with n-type impurities, it is preferable to dope the barrier layers arranged on the n-type layer side in the active layer. For example, by doping the n- th barrier layer B n (n is a positive integer) counting from the n-type layer side, electrons are efficiently injected into the active layer, resulting in excellent luminous efficiency and internal quantum efficiency. A light emitting element having the following can be obtained. The well layer can also be doped into the mth well layer W m (m is a positive integer) counted from the n-type layer side to obtain the same effect as that of the barrier layer. The same effect can be obtained by doping both the barrier layer and the well layer.

次に、活性層14上にp型窒化物半導体層15として以下の複数層(図示せず)を形成する。まずp型クラッド層としては、活性層14のバンドギャップエネルギーより大きくなる組成であり、活性層14へのキャリアの閉じ込めができるものであれば特に限定されない。例えばAlkGa1-kN(0≦k<1)が用いられ、特にAlkGa1-kN(0<k<0.4)が好ましい。p型クラッド層の膜厚は特に限定されないが、好ましくは0.01〜0.3μm、より好ましくは0.04〜0.2μmとする。p型クラッド層のp型不純物濃度は、1×1018〜1×1021/cm3、好ましくは1×1019〜5×1020cm3とする。p型不純物濃度が上記の範囲にあると、結晶性を低下させることなくバルク抵抗を低下させることができる。p型クラッド層は、単一層でも多層膜層(超格子構造)でも良い。多層膜層の場合、上記のAlkGa1-kNと、それよりバンドギャップエネルギーの小さい窒化物半導体層とからなる多層膜層であれば良い。例えばバンドギャップエネルギーの小さい層としては、n型クラッド層の場合と同様に、InlGa1-lN(0≦l<1)、AlmGa1-mN(0≦m<1、m>l)が挙げられる。多層膜層を形成する各層の膜厚は、超格子構造の場合は、一層の膜厚が好ましくは100Å以下、より好ましくは70Å以下、さらに好ましくは10〜40Åとすることができる。また、p型クラッド層がバンドギャップエネルギーの大きい層と、バンドギャップエネルギーの小さい層からなる多層膜層である場合、バンドギャップエネルギーの大きい層及び小さい層の少なくともいずれか一方にp型不純物をドープさせても良い。また、バンドギャップエネルギーの大きい層及び小さい層の両方にドープする場合は、ドープ量は同一でも異なっても良い。 Next, the following plural layers (not shown) are formed as the p-type nitride semiconductor layer 15 on the active layer 14. First, the p-type cladding layer is not particularly limited as long as it has a composition larger than the band gap energy of the active layer 14 and can confine carriers in the active layer 14. For example, Al k Ga 1-k N (0 ≦ k <1) is used, and Al k Ga 1-k N (0 <k <0.4) is particularly preferable. The film thickness of the p-type cladding layer is not particularly limited, but is preferably 0.01 to 0.3 μm, more preferably 0.04 to 0.2 μm. The p-type impurity concentration of the p-type cladding layer is 1 × 10 18 to 1 × 10 21 / cm 3 , preferably 1 × 10 19 to 5 × 10 20 cm 3 . When the p-type impurity concentration is in the above range, the bulk resistance can be reduced without reducing the crystallinity. The p-type cladding layer may be a single layer or a multilayer layer (superlattice structure). In the case of a multilayer film layer, it may be a multilayer film layer composed of the above Al k Ga 1-k N and a nitride semiconductor layer having a smaller band gap energy. For example, as a layer having a small band gap energy, as in the case of the n-type cladding layer, In l Ga 1-l N (0 ≦ l <1), Al m Ga 1-m N (0 ≦ m <1, m > L). In the case of a superlattice structure, the thickness of each layer forming the multilayer layer is preferably 100 mm or less, more preferably 70 mm or less, and further preferably 10 to 40 mm. In addition, when the p-type cladding layer is a multilayer film composed of a layer having a large band gap energy and a layer having a small band gap energy, at least one of the layer having a large band gap energy and the layer having a small band gap energy is doped with a p-type impurity. You may let them. In addition, when doping both a layer having a large band gap energy and a layer having a small band gap energy, the doping amount may be the same or different.

次にp型クラッド層上にp型コンタクト層を形成する。p型コンタクト層は、AlfGa1-fN(0≦f<1)が用いられ、特に、AlfGa1-fN(0≦f<0.3)で構成することにより、オーミック電極であるp電極と良好なオーミックコンタクトが可能となる。p型不純物濃度は1×1017/cm3以上が好ましい。また、p型コンタクト層は、導電性基板側でp型不純物濃度を高くすることが好ましい。この場合、組成勾配は、連続的に組成を変化させても、あるいは不連続に段階的に組成を変化させても良い。例えば、p型コンタクト層を、オーミック電極と接し、p型不純物濃度が高くAl組成比の低い第1のp型コンタクト層と、p型不純物濃度が低くAl組成比の高い第2のp型コンタクト層とで構成することもできる。第1のp型コンタクト層により良好なオーミック接触が得られ、第2のp型コンタクト層により自己吸収を防止することが可能となる。 Next, a p-type contact layer is formed on the p-type cladding layer. Al f Ga 1-f N (0 ≦ f <1) is used for the p-type contact layer, and in particular, an ohmic electrode can be formed by forming Al f Ga 1-f N (0 ≦ f <0.3). It is possible to make a good ohmic contact with the p electrode. The p-type impurity concentration is preferably 1 × 10 17 / cm 3 or more. The p-type contact layer preferably has a high p-type impurity concentration on the conductive substrate side. In this case, the composition gradient may change the composition continuously or may change the composition stepwise in a discontinuous manner. For example, a p-type contact layer is in contact with an ohmic electrode, a first p-type contact layer having a high p-type impurity concentration and a low Al composition ratio, and a second p-type contact having a low p-type impurity concentration and a high Al composition ratio. It can also consist of layers. Good ohmic contact can be obtained by the first p-type contact layer, and self-absorption can be prevented by the second p-type contact layer.

以上のように窒化物半導体を基板11上に成長させた後、ウェハーを反応装置から取り出し、その後、酸素及び/又は窒素を含む雰囲気中で450℃以上で熱処理をする。これによりp型層に結合している水素が取り除かれ、p型の伝導性を示すp型窒化物半導体層15を形成する。   After the nitride semiconductor is grown on the substrate 11 as described above, the wafer is taken out of the reaction apparatus, and then heat-treated at 450 ° C. or higher in an atmosphere containing oxygen and / or nitrogen. As a result, hydrogen bonded to the p-type layer is removed, and the p-type nitride semiconductor layer 15 exhibiting p-type conductivity is formed.

基板上に形成される窒化物半導体層としては、例えば次の(1)〜(4)に示すような積層構造が利用できる。
(1)膜厚が200ÅのGaNよりなるバッファ層、膜厚が4μmのSiドープn型GaNよりなるn型コンタクト層、膜厚が30ÅのノンドープIn0.2Ga0.8Nよりなる単一量子井戸構造の活性層、膜厚が0.2μmのMgドープp型Al0.1Ga0.9Nよりなるp型クラッド層、膜厚が0.5μmのMgドープp型GaNよりなるp型コンタクト層よりなる積層構造。
As the nitride semiconductor layer formed on the substrate, for example, a stacked structure as shown in the following (1) to (4) can be used.
(1) A buffer layer made of GaN having a thickness of 200 mm, an n-type contact layer made of Si-doped n-type GaN having a thickness of 4 μm, and a single quantum well structure made of non-doped In 0.2 Ga 0.8 N having a thickness of 30 mm. A laminated structure comprising an active layer, a p-type cladding layer made of Mg-doped p-type Al 0.1 Ga 0.9 N having a thickness of 0.2 μm, and a p-type contact layer made of Mg-doped p-type GaN having a thickness of 0.5 μm.

(2)膜厚が約100オングストロームのAlGaNからなるバッファ層、膜厚1μmのアンドープGaN層、膜厚5μmのSiを4.5×1018/cm3含むGaNからなるn側コンタクト層、3000ÅのアンドープGaNからなる下層と、300ÅのSiを4.5×1018/cm3含むGaNからなる中間層と、50ÅのアンドープGaNからなる上層との3層からなるn側第1多層膜層(総膜厚3350Å)、アンドープGaNからなる窒化物半導体層を40ÅとアンドープIn0.1Ga0.9Nからなる窒化物半導体層を20Åとが繰り返し交互に10層ずつ積層されてさらにアンドープGaNからなる窒化物半導体層を40Åの膜厚で形成された超格子構造のn側第2多層膜層(総膜厚)640Å)、膜厚が250ÅのアンドープGaNからなる障壁層と膜厚が30ÅのIn0.3Ga0.7Nからなる井戸層とが繰り返し交互に6層ずつ積層されてさらに膜厚が250ÅのアンドープGaNからなる障壁が形成された多重量子井戸構造の活性層(総膜厚1930Å)、Mgを5×1019/cm3含むAl0.15Ga0.85Nからなる窒化物半導体層を40ÅとMgを5×1019/cm3含むIn0.03Ga0.97Nからなる窒化物半導体層を25Åとが繰り返し5層ずつ交互に積層されて、さらにMgを5×1019/cm3含むAl0.15Ga0.85Nからなる窒化物半導体層を40Åの膜厚で形成された超格子構造のp側多層膜層(総膜厚365Å)、膜厚が1200ÅのMgを1×1020/cm3含むGaNからなるp側コンタクト層よりなる積層構造。 (2) A buffer layer made of AlGaN having a thickness of about 100 Å, an undoped GaN layer having a thickness of 1 μm, an n-side contact layer made of GaN containing 4.5 × 10 18 / cm 3 of Si having a thickness of 5 μm, An n-side first multilayer film composed of three layers: a lower layer made of undoped GaN, an intermediate layer made of GaN containing 4.5 × 10 18 / cm 3 of 300 Å Si, and an upper layer made of 50 Å undoped GaN (total Nitride semiconductor layer made of undoped GaN having a thickness of 3350 mm), 40 mm of nitride semiconductor layer made of undoped GaN and 20 mm of nitride semiconductor layers made of undoped In 0.1 Ga 0.9 N are alternately stacked one by one. N-side second multilayer film layer (total film thickness: 640 mm) having a superlattice structure formed with a film thickness of 40 mm, undoped Ga having a film thickness of 250 mm From consisting barrier layer and the film thickness is more thickness is laminated by six layers alternately an In 0.3 Ga 0.7 consisting of N well layer and the repetition of 30Å has a multiple quantum well structure barrier composed of undoped GaN is formed of 250Å Active layer (total film thickness 1930 mm), nitride semiconductor layer made of Al 0.15 Ga 0.85 N containing 5 × 10 19 / cm 3 Mg, and In 0.03 Ga 0.97 N containing Mg 5 × 10 19 / cm 3 Nitride semiconductor layers of 25 繰 り 返 し are repeatedly stacked in layers of 5 layers, and a nitride semiconductor layer made of Al 0.15 Ga 0.85 N containing 5 × 10 19 / cm 3 of Mg is formed to a thickness of 40 超. A laminated structure comprising a p-side multilayer film layer having a lattice structure (total film thickness 365 mm) and a p-side contact layer made of GaN containing 1 × 10 20 / cm 3 of Mg having a film thickness of 1200 mm.

(3)バッファ層、アンドープGaN層、Siを6.0×1018/cm3含むGaNからなるn側コンタクト層、アンドープGaN層(以上が総膜厚6nmのn型窒化物半導体層)、Siを2.0×1018/cm3含むGaN障壁層とInGaN井戸層とを繰り返し5層ずつ交互に積層された多重量子井戸の活性層、膜厚が1300ÅのMgを5.0×1018/cm3含むGaNからなるp型窒化物半導体層よりなる積層構造。さらに透光性導電層とp型窒化物半導体層との間にInGaN層を50Åの膜厚で有してもよい。 (3) Buffer layer, undoped GaN layer, n-side contact layer made of GaN containing 6.0 × 10 18 / cm 3 of Si, undoped GaN layer (the above is an n-type nitride semiconductor layer having a total film thickness of 6 nm), Si the 2.0 × 10 18 / cm 3 comprising GaN barrier layer and the active layer of the InGaN well layer and a multiple quantum well which is repeated alternately stacked five layers of, 5.0 × the Mg having a thickness of 1300 Å 10 18 / A laminated structure made of a p-type nitride semiconductor layer made of GaN containing cm 3 . Further, an InGaN layer may be formed with a thickness of 50 mm between the translucent conductive layer and the p-type nitride semiconductor layer.

(4)バッファ層、アンドープGaN層、Siを1.3×1019/cm3含むGaNからなるn側コンタクト層、アンドープGaN層(以上が総膜厚6nmのn型窒化物半導体層)、Siを3.0×1018/cm3含むGaN障壁層とInGaN井戸層とを繰り返し7層ずつ交互に積層された多重量子井戸の活性層(総膜厚800Å)、膜厚が1300ÅのMgを2.5×1020/cm3含むGaNからなるp型窒化物半導体層よりなる積層構造。さらに透光性導電層とp型窒化物半導体層との間にInGaN層を50Åの膜厚で有してもよい。 (4) Buffer layer, undoped GaN layer, n-side contact layer made of GaN containing 1.3 × 10 19 / cm 3 of Si, undoped GaN layer (the above is an n-type nitride semiconductor layer with a total film thickness of 6 nm), Si Active layer (total film thickness of 800 mm) in which 7 layers of GaN barrier layers and InGaN well layers containing 3.0 × 10 18 / cm 3 are alternately stacked, and Mg with a film thickness of 1300 mm 2 A laminated structure made of a p-type nitride semiconductor layer made of GaN containing 0.5 × 10 20 / cm 3 . Further, an InGaN layer may be formed with a thickness of 50 mm between the translucent conductive layer and the p-type nitride semiconductor layer.

[透光性導電層17]
このようにして成長されたp型窒化物半導体層15上に、透光性導電層17を形成する。なお透光性とは、発光素子の発光波長を透過できるという意味であって、必ずしも無色透明を意味するものではない。透光性導電層17は、オーミック接触を得るために、好ましくは酸素を含むものとする。酸素を含む透光性導電層17には数々の種類があるが、好ましくは亜鉛(Zn)、インジウム(In)、スズ(Sn)よりなる群から選択された少なくとも一種の元素を含む酸化物とする。具体的には、ITO、ZnO、In23、SnO2等、Zn、In、Snの酸化物を含む透光性導電層17を形成することが望ましく、好ましくはITOを使用する。あるいはNi等の金属を30Å等の膜厚でスパッタして透明にした金属膜でもよい。このように、露出したp型半導体層のほぼ全面に導電層が形成されることにより、電流をp型半導体層全体に均一に広げることができる。しかも透光性を備えることで、電極側を発光観測面とすることもできる。以下の例では、透光性導電層17としてITOの透光性電極を使用する例を説明する。
[Translucent conductive layer 17]
A translucent conductive layer 17 is formed on the p-type nitride semiconductor layer 15 thus grown. Note that translucency means that the light emission wavelength of the light emitting element can be transmitted, and does not necessarily mean colorless and transparent. The translucent conductive layer 17 preferably contains oxygen in order to obtain ohmic contact. There are various types of translucent conductive layers 17 containing oxygen, and preferably an oxide containing at least one element selected from the group consisting of zinc (Zn), indium (In), and tin (Sn) To do. Specifically, it is desirable to form the translucent conductive layer 17 containing an oxide of Zn, In, Sn, such as ITO, ZnO, In 2 O 3 , SnO 2 , and preferably ITO is used. Alternatively, a metal film formed by sputtering a metal such as Ni with a film thickness of 30 mm or the like to make it transparent may be used. As described above, the conductive layer is formed on almost the entire surface of the exposed p-type semiconductor layer, whereby the current can be uniformly spread over the entire p-type semiconductor layer. Moreover, by providing translucency, the electrode side can be used as a light emission observation surface. In the following example, an example in which an ITO translucent electrode is used as the translucent conductive layer 17 will be described.

透光性導電層17の中に酸素原子を含ませるには、酸素原子を含有させる層を形成した後、酸素を含む雰囲気にて熱処理すればよい。あるいは、反応性スパッタリング、イオンビームアシスト蒸着等により、それぞれの層に酸素原子を含有させることができるが、工程の容易さ等から熱処理が最も優れている。   In order to include oxygen atoms in the light-transmitting conductive layer 17, a layer containing oxygen atoms may be formed and then heat-treated in an atmosphere containing oxygen. Alternatively, oxygen atoms can be contained in each layer by reactive sputtering, ion beam assisted vapor deposition, or the like, but heat treatment is most excellent from the standpoint of process ease.

この透光性導電層17の厚さは、凹凸面が形成できる程度の厚さとし、好ましくは1μm以下、さらに好ましくは100Åから5000Åとする。膜厚を1000Åでオーミック性が確認され、厚くするとアニール温度が上昇する傾向にある。また、活性層14から放出される光の波長λに対してλ/4のおよそ整数倍とすることが光取り出し効率が上がるので好ましい。   The thickness of the translucent conductive layer 17 is such that an uneven surface can be formed, and is preferably 1 μm or less, more preferably 100 to 5000 mm. When the film thickness is 1000 mm, ohmic properties are confirmed, and when the film thickness is increased, the annealing temperature tends to increase. Further, it is preferable that the wavelength is approximately an integral multiple of λ / 4 with respect to the wavelength λ of the light emitted from the active layer 14 because the light extraction efficiency is increased.

窒化物半導体層に金属膜を接触させず、透光性導電層17を介在させることで窒化物半導体層との界面でオーミック接触を取ることができる。特にp型窒化物半導体層15は抵抗が高い傾向にあるため、この界面との接触抵抗を低減することは重要となる。さらに、透光性導電層17に反射膜を形成することによって光取り出し効率を上げることができ、また反射層31を形成することによって、透光性導電層と金属電極との界面における劣化を抑止して剥離、電気的特性の悪化などを抑止する。   An ohmic contact can be made at the interface with the nitride semiconductor layer by interposing the light-transmitting conductive layer 17 without bringing the metal film into contact with the nitride semiconductor layer. In particular, since the p-type nitride semiconductor layer 15 tends to have a high resistance, it is important to reduce the contact resistance with this interface. Furthermore, the light extraction efficiency can be increased by forming a reflective film on the translucent conductive layer 17, and the formation of the reflective layer 31 suppresses deterioration at the interface between the translucent conductive layer and the metal electrode. Therefore, delamination and deterioration of electrical characteristics are suppressed.

[反射層31]
透光性導電層17の表面に、反射層31を部分的に形成する。好ましくは所定のパターンで部分的に形成する。反射層31は多層構造とし、透光性導電層17であるITOに接する層を透光性膜311とする。
[Reflection layer 31]
A reflective layer 31 is partially formed on the surface of the translucent conductive layer 17. Preferably, it is partially formed with a predetermined pattern. The reflective layer 31 has a multilayer structure, and a layer in contact with ITO which is the light-transmitting conductive layer 17 is a light-transmitting film 311.

[透光性膜311]
透光性膜311は絶縁性を備える層であり、これによって透光性膜311の上面に形成される反射膜312と透光性導電層17とを絶縁する。また、反射層31を設けない領域を導通経路32として、ITOに効率的に通電して電流拡散と低抵抗化とを図る。透光性膜311は単独で、あるいは層全体でITOと好ましいオーミック接続をし、ITOに投入された電流を半導体層側に拡散させる。また透光性膜311は、半導体発光素子からの光を効率よく取り出せるように高い透光性を有する。そのため透光性膜311は、好ましくは酸素を含み、より好ましくは酸化物とし、さらに好ましくはシリコン(Si)、Alよりなる群から選択された少なくとも一種の元素の酸化物とする。具体的には、SiO2、Al23等とし、好ましくはSiO2を使用する。
[Translucent film 311]
The translucent film 311 is an insulating layer, and insulates the reflective film 312 formed on the upper surface of the translucent film 311 and the translucent conductive layer 17. In addition, a region where the reflective layer 31 is not provided is used as a conduction path 32 to efficiently energize the ITO to achieve current diffusion and low resistance. The translucent film 311 alone or in the whole layer has a preferable ohmic connection with ITO, and diffuses the current input to the ITO to the semiconductor layer side. The translucent film 311 has high translucency so that light from the semiconductor light emitting element can be extracted efficiently. Therefore, the light-transmitting film 311 preferably contains oxygen, more preferably an oxide, and further preferably an oxide of at least one element selected from the group consisting of silicon (Si) and Al. Specifically, SiO 2 , Al 2 O 3 or the like is used, and preferably SiO 2 is used.

透光性膜311の厚さは特に限定するものではなく、数オングストローム〜数μmの厚さで形成可能である。特に、透光性膜311の上面に形成される金属膜と共に設けられる場合の透光性膜311の膜厚は、100Åから5000Åとすることが好ましい。   The thickness of the translucent film 311 is not particularly limited, and can be formed with a thickness of several angstroms to several micrometers. In particular, the thickness of the translucent film 311 when provided together with the metal film formed on the upper surface of the translucent film 311 is preferably 100 to 5000 mm.

[金属膜]
透光性膜311の上面には、反射膜312として金属膜が形成される。金属膜は、少なくともAl、Ag、W、Pt、Zn、Ni、Pd、Rh、Ru、Os、Ir、Ti、Zr、Hf、V、Nb、Ta、Co、Fe、Mn、Mo、Cr、La、Cu、Yよりなる群から選択された少なくとも一種の元素を含む金属または合金またはそれらの酸化物を含む層を有する多層構造である。特に透光性膜311の上面に形成される金属膜は、好ましくはAlもしくはAgを使用する。透光性膜311は、その上面に形成される金属膜と一体的に形成される。このような反射層31は、例えばSiO2/Al/W、およびSiO2/Al/W/Ptの積層構造、あるいはWのみ等で構成される。
[Metal film]
A metal film is formed as the reflective film 312 on the upper surface of the translucent film 311. The metal film is at least Al, Ag, W, Pt, Zn, Ni, Pd, Rh, Ru, Os, Ir, Ti, Zr, Hf, V, Nb, Ta, Co, Fe, Mn, Mo, Cr, La A multilayer structure having a layer containing a metal or alloy containing at least one element selected from the group consisting of Cu, Y, or an oxide thereof. In particular, the metal film formed on the upper surface of the translucent film 311 preferably uses Al or Ag. The translucent film 311 is formed integrally with a metal film formed on the upper surface thereof. The reflective layer 31 is, for example SiO 2 / Al / W, and a laminated structure of SiO 2 / Al / W / Pt or consists of W only like.

[誘電体多層膜]
また透光性膜311の上面には、反射膜312として金属膜に代えて、誘電体多層膜を形成してもよい。誘電体多層膜は、Si、Ti、Zr、Nb、Ta、Alよりなる群から選択された少なくとも一種の酸化物または窒化物から選択された少なくとも2つを繰り返し積層した誘電体多層膜である。この場合、反射層31は、例えば(SiO2/TiO2n(ただしnは自然数)の積層構造等で構成される。
[Dielectric multilayer film]
A dielectric multilayer film may be formed on the upper surface of the translucent film 311 instead of the metal film as the reflective film 312. The dielectric multilayer film is a dielectric multilayer film in which at least two selected from at least one oxide or nitride selected from the group consisting of Si, Ti, Zr, Nb, Ta, and Al are repeatedly stacked. In this case, the reflective layer 31 is composed of, for example, a laminated structure of (SiO 2 / TiO 2 ) n (where n is a natural number).

[パッド電極]
透光性導電層上に反射層31が形成された後、その上に金属電極層40としてパッド電極を形成する。パッド電極は、表面に表面に導電性ワイヤがワイヤーボンディングされ、発光素子と外部電極との電気的接続を図ることができる。あるいは、パッド電極表面にAuバンプのような導電部材を配置し、導電部材を介して対向された発光素子の電極と外部電極との電気的接続を図ることができる。またパッド電極は透光性導電層と一部が直接接しており、透光性導電膜に均一に電流を流すことができる。パッド電極には既存の構成が適宜採用できる。例えばAu、Pt、Pd、Rh、Ni、W、Mo、Crのいずれかの金属またはこれらの合金やそれらの組み合わせから成る。図3の例では、パッド電極は下面からW/Pt/Au、Rh/Pt/Au、W/Pt/Au/Ni、もしくはPt/Auの積層構造としている。
[Pad electrode]
After the reflective layer 31 is formed on the translucent conductive layer, a pad electrode is formed as the metal electrode layer 40 thereon. As for the pad electrode, a conductive wire is wire-bonded to the surface, and electrical connection between the light emitting element and the external electrode can be achieved. Alternatively, a conductive member such as an Au bump can be disposed on the surface of the pad electrode, and an electrical connection between the electrode of the light-emitting element and the external electrode opposed via the conductive member can be achieved. In addition, the pad electrode is partly in direct contact with the translucent conductive layer, so that a current can flow uniformly through the translucent conductive film. An existing configuration can be appropriately employed for the pad electrode. For example, it is made of any metal of Au, Pt, Pd, Rh, Ni, W, Mo, Cr, an alloy thereof, or a combination thereof. In the example of FIG. 3, the pad electrode has a laminated structure of W / Pt / Au, Rh / Pt / Au, W / Pt / Au / Ni, or Pt / Au from the bottom surface.

本実施の形態において、パッド電極は、p型窒化物半導体層15側およびn型窒化物半導体層13側のうち、一方の窒化物半導体層側に設けられた透光性導電層17および他方の窒化物半導体層に対して形成される。また本発明に係る他の実施の形態におけるパッド電極の一部は、透光性導電層17に設けた貫通孔内に延在させて窒化物半導体層に直接設けたり、あるいは透光性導電層17の外縁にて窒化物半導体層に直接設けてもよい。このように、パッド電極の一部が窒化物半導体層に直接設けられることによってパッド電極の剥離を防止することができる。   In the present embodiment, the pad electrode includes the translucent conductive layer 17 provided on one nitride semiconductor layer side and the other on the p-type nitride semiconductor layer 15 side and the n-type nitride semiconductor layer 13 side. It is formed for the nitride semiconductor layer. In addition, a part of the pad electrode in another embodiment according to the present invention extends directly into the through-hole provided in the translucent conductive layer 17 and is provided directly on the nitride semiconductor layer, or the translucent conductive layer. The outer peripheral edge 17 may be provided directly on the nitride semiconductor layer. In this manner, part of the pad electrode is directly provided on the nitride semiconductor layer, whereby peeling of the pad electrode can be prevented.

パッド電極表面にAuバンプのような導電部材を配置し、導電部材を介して対向された発光素子の電極と外部電極との電気的接続を図ることができる。   A conductive member such as an Au bump can be arranged on the surface of the pad electrode, and an electrical connection between the electrode of the light emitting element and the external electrode opposed via the conductive member can be achieved.

また、p型窒化物半導体層15側およびn型窒化物半導体層13側に形成されるパッド電極は、用いる金属の種類や膜厚が同じ構成とすることが好ましい。このように同じ構成とすることによって、p型窒化物半導体層15側およびn型窒化物半導体層13側とで同時にパッド電極を形成することができるため、p型窒化物半導体層15側およびn型窒化物半導体層13側とを別々に形成する場合と比較して、パッド電極の形成の工程を簡略化することができる。本実施の形態におけるパッド電極として、例えば、p型窒化物半導体層15あるいはn型窒化物半導体層13側からW、Pt、Auのそれぞれをスパッタリングにより順に積層させたW/Pt/Au電極(その膜厚として、例えばそれぞれ20nm/200nm/500nm)や、さらにNiを積層させたW/Pt/Au/Ni、あるいはTi、Rh、Pt、Auのそれぞれをスパッタリングにより順に積層させたTi/Rh/Pt/Au電極等が利用できる。パッド電極の最上層をAuとすることによって、パッド電極は、Auを主成分とする導電性ワイヤと良好な接続ができる。また、RhとAuの間にPtを積層させることによって、AuあるいはRhの拡散を防止することができる。また、Rhは、光反射性およびバリア性に優れ、光取り出し効率が向上するため好適に用いることができる。   The pad electrodes formed on the p-type nitride semiconductor layer 15 side and the n-type nitride semiconductor layer 13 side preferably have the same type of metal and film thickness. By adopting the same configuration as described above, the pad electrode can be formed simultaneously on the p-type nitride semiconductor layer 15 side and the n-type nitride semiconductor layer 13 side. Compared with the case of separately forming the type nitride semiconductor layer 13 side, the process of forming the pad electrode can be simplified. As a pad electrode in the present embodiment, for example, a W / Pt / Au electrode in which W, Pt, and Au are sequentially laminated from the p-type nitride semiconductor layer 15 or the n-type nitride semiconductor layer 13 side by sputtering (there are As the film thickness, for example, 20/200 nm / 500 nm, respectively, or W / Pt / Au / Ni in which Ni is further laminated, or Ti / Rh / Pt in which Ti, Rh, Pt, and Au are sequentially laminated by sputtering. / Au electrode or the like can be used. By making the uppermost layer of the pad electrode Au, the pad electrode can be satisfactorily connected to a conductive wire mainly composed of Au. Also, by stacking Pt between Rh and Au, diffusion of Au or Rh can be prevented. Rh is excellent in light reflectivity and barrier properties, and can be suitably used because light extraction efficiency is improved.

[反射層31の形成パターン]
反射層31を形成するパターンは、任意のパターンを使用できる。これらのパターンは、レジストパターンの上からRlE(reactiveion etching)やイオンミリング(ion milling)、リフトオフ等の方法により形成する。好ましいパターンとしては、図4の平面図に示すようにドット状、または図5に示すようにブロック状とする。図4に示す透光性導電層は、反射層31がドット状にパターニングされている。一方図5に示す例では、反射層31をブロック状にパターニングしている。またこれら図において破線で示す領域は、図3に示す絶縁性保護膜50の開口部51、52を示している。51はn型電極部分の開口部、52はp型電極部分の開口部をそれぞれ示す。このように、反射膜312をITOの全面に設けず、部分的にITOが表出してパッド電極と接触するような構造とすることで、図6に示すようにこの領域が導通経路32となって、電気的障壁の高い領域を回避して電流が流れることで、接触抵抗を実質的に低減して順方向電圧を低下させることができる。なお、反射層31の形成パターンは上記図4、図5の例に限られず、例えばドットの形状を円形、楕円形、矩形状、多角形状などとしたり、またブロック状のパターンの縦横幅を適宜変更したり、矩形状のみならずさらに対角線を通した三角形状や円形、半円形、多角形状としたり、これらの配置を千鳥状としてもよい。また全体に均一に配置する例に限られず、領域ごとに大きさや密度を適宜変更したり、上記のパターンを組み合わせることもできる。
[Formation pattern of the reflective layer 31]
Any pattern can be used as the pattern for forming the reflective layer 31. These patterns are formed on the resist pattern by a method such as RlE (reactive ion etching), ion milling or lift-off. A preferable pattern is a dot shape as shown in the plan view of FIG. 4 or a block shape as shown in FIG. In the translucent conductive layer shown in FIG. 4, the reflective layer 31 is patterned in a dot shape. On the other hand, in the example shown in FIG. 5, the reflective layer 31 is patterned in a block shape. Moreover, the area | region shown with a broken line in these figures has shown the opening parts 51 and 52 of the insulating protective film 50 shown in FIG. Reference numeral 51 denotes an opening of the n-type electrode portion, and 52 denotes an opening of the p-type electrode portion. In this way, the reflective film 312 is not provided on the entire surface of the ITO, and the ITO is partially exposed to be in contact with the pad electrode, so that this region becomes the conduction path 32 as shown in FIG. Thus, the current flows while avoiding the high electrical barrier region, so that the contact resistance can be substantially reduced and the forward voltage can be lowered. The formation pattern of the reflective layer 31 is not limited to the examples of FIGS. 4 and 5 described above. For example, the dot shape may be a circle, an ellipse, a rectangle, a polygon, or the like. It may be changed, or may be a triangular shape, a circular shape, a semi-circular shape, a polygonal shape as well as a rectangular shape, or a staggered shape. Moreover, it is not restricted to the example arrange | positioned uniformly to the whole, A magnitude | size and a density can be changed suitably for every area | region, or said pattern can also be combined.

また、反射層を透光性導電層上に設けることにより、界面における臨界角を小さくして全反射する領域を増やし、光の取り出し効率を改善できるという効果も得られる。この様子を図7に基づいて説明する。図7はITO層と半導体層、およびITO層と絶縁層との界面における全反射領域を説明している。図7(a)に示すように、GaN層とITO層との界面では、GaN層の屈折率n=2.5、ITO層の屈折率n=2.0とすると、スネルの法則より臨界角θ=53°となるが、これに対して図7(b)に示すように、ITO層とSiO2層との界面では、ITO層の屈折率n=2.0、SiO2層の屈折率n=1.48とすると、臨界角θ=48°となり、臨界角を小さくできる。このように、反射層を透光性導電層上に形成すると、界面における全反射領域が広くなり、光をより多く取り出すことができる。 In addition, by providing the reflective layer on the translucent conductive layer, it is possible to reduce the critical angle at the interface, increase the total reflection region, and improve the light extraction efficiency. This will be described with reference to FIG. FIG. 7 illustrates the total reflection region at the interface between the ITO layer and the semiconductor layer and between the ITO layer and the insulating layer. As shown in FIG. 7A, at the interface between the GaN layer and the ITO layer, assuming that the refractive index n = 2.5 of the GaN layer and the refractive index n = 2.0 of the ITO layer, the critical angle is obtained from Snell's law. On the other hand, θ = 53 °. On the other hand, as shown in FIG. 7B, at the interface between the ITO layer and the SiO 2 layer, the refractive index n = 2.0 of the ITO layer and the refractive index of the SiO 2 layer. If n = 1.48, the critical angle θ = 48 °, and the critical angle can be reduced. As described above, when the reflective layer is formed on the translucent conductive layer, the total reflection region at the interface becomes wide, and more light can be extracted.

また界面での光の吸収によって光の取り出し効率が悪化するという問題もある。図8(a)に示すように、透光性導電層17を介することなく直接GaN等の窒化物半導体層23と金属膜24の反射膜とを接合させると、金属膜との界面25で光の吸収が生じてしまい、有効に取り出せる光が失われる。吸収率は材質によって異なるが、AlとGaNの場合で約10%となる。これに対して、図8(b)に示すようにITOなどの透光性導電層17を介在させることで、窒化物半導体との界面26で光の吸収を抑え、また金属膜24の反射膜との界面27での光の吸収も抑制でき、有効に利用できる光を増やして光取り出し効率、外部量子効率を改善して発光出力を高めることができる。これに加えて、例えば界面を凹凸面とすることで、より多くの光を外部に取り出すことができるようになり、さらに出力が改善される。   There is also a problem that light extraction efficiency deteriorates due to light absorption at the interface. As shown in FIG. 8A, when the nitride semiconductor layer 23 such as GaN and the reflective film of the metal film 24 are directly joined without passing through the translucent conductive layer 17, light is transmitted at the interface 25 with the metal film. Absorption occurs and light that can be extracted effectively is lost. Although the absorption rate varies depending on the material, it is about 10% in the case of Al and GaN. On the other hand, as shown in FIG. 8B, by interposing a translucent conductive layer 17 such as ITO, light absorption is suppressed at the interface 26 with the nitride semiconductor, and the reflective film of the metal film 24 The absorption of light at the interface 27 can also be suppressed, and the light that can be effectively used can be increased to improve the light extraction efficiency and the external quantum efficiency to increase the light emission output. In addition to this, for example, by making the interface an uneven surface, more light can be extracted to the outside, and the output is further improved.

[反射膜312]
フリップチップ実装用の窒化物半導体発光素子を作成する場合は、以上のようにして形成された透光性導電層17上に、図3に示すように反射層31を部分的に形成する。反射層31は、透光性膜311と反射膜312の積層により構成される。透光性膜311は上述の通り絶縁性を備える層である。反射膜312は、例えば金属膜で形成できる。金属膜は、酸素を含有する透光性導電層17との接続を良好に行うため、一部が酸化されていることが好ましい。このように金属膜の反射膜312を透光性導電層17を介して窒化物半導体層と接続することにより、透光性導電層17は半導体層と良好なオーミック接続を行うことができる。
[Reflection film 312]
In the case of producing a nitride semiconductor light emitting device for flip chip mounting, a reflective layer 31 is partially formed on the translucent conductive layer 17 formed as described above, as shown in FIG. The reflective layer 31 is configured by stacking a translucent film 311 and a reflective film 312. The translucent film 311 is an insulating layer as described above. The reflective film 312 can be formed of a metal film, for example. The metal film is preferably partially oxidized in order to satisfactorily connect to the translucent conductive layer 17 containing oxygen. Thus, by connecting the reflective film 312 of the metal film to the nitride semiconductor layer through the light-transmitting conductive layer 17, the light-transmitting conductive layer 17 can make a good ohmic connection with the semiconductor layer.

また金属膜と窒化物半導体と直接接合をさせると、金属膜から不純物が窒化物半導体層に拡散して汚染される問題や、界面での接合性が悪く剥離などの問題が生じて歩留まりが低下することがある。間に酸化膜を介在させると、酸化膜が保護膜となって拡散が阻止される。   In addition, when a metal film and a nitride semiconductor are directly bonded, the yield is reduced due to the problem that impurities are diffused from the metal film into the nitride semiconductor layer and contaminated, or the bonding property at the interface is poor and peeling occurs. There are things to do. When an oxide film is interposed therebetween, the oxide film serves as a protective film to prevent diffusion.

金属膜は、p型窒化物半導体の電極となり、かつ反射率の高い薄膜を形成できる材料を使用する。特にアルミニウム(Al)、銀(Ag)、亜鉛(Zn)、ニッケル(Ni)、白金(Pt)パラジウム(Pd)、ロジウム(Rh)、ルテニウム(Ru)、オスミウム(Os)、イリジウム(Ir)チタン(Ti)、ジルコニウム(Zr)、ハフニウム(Hf)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、コバルト(Co)、鉄(Fe)、マンガン(Mn)、モリブデン(Mo)、クロム(Cr)、タングステン(W)、ランタン(La)、銅(Cu)、イットリウム(Y)よりなる群から選択された少なくとも一種の元素を含む金属または合金が好ましい。特にAlやAgが反射率やライフ特性の面から好ましい。Alは反射率を90%以上とできる。これによって窒化物半導体よりなる発光素子の360nm〜650nm付近、望ましくは380nm〜560nmの波長の吸収が少ない。また、金属膜の層を上記で列挙した金属の積層構造としてもよい。積層構造の場合、後に電極を熱的アニールで処理して、電極材料が金属膜の中で渾然一体となって合金化した状態としてもよい。   The metal film is made of a material capable of forming a thin film having high reflectivity and serving as an electrode of a p-type nitride semiconductor. Especially aluminum (Al), silver (Ag), zinc (Zn), nickel (Ni), platinum (Pt) palladium (Pd), rhodium (Rh), ruthenium (Ru), osmium (Os), iridium (Ir) titanium (Ti), zirconium (Zr), hafnium (Hf), vanadium (V), niobium (Nb), tantalum (Ta), cobalt (Co), iron (Fe), manganese (Mn), molybdenum (Mo), chromium A metal or alloy containing at least one element selected from the group consisting of (Cr), tungsten (W), lanthanum (La), copper (Cu), and yttrium (Y) is preferable. In particular, Al and Ag are preferable from the viewpoint of reflectance and life characteristics. Al can have a reflectance of 90% or more. As a result, the light-emitting element made of a nitride semiconductor has little absorption at a wavelength of about 360 nm to 650 nm, preferably 380 nm to 560 nm. Further, the metal film layer may have a metal laminated structure listed above. In the case of a laminated structure, the electrode may be processed later by thermal annealing so that the electrode material is naturally integrated in the metal film and alloyed.

これら透光性導電層17や反射膜312は、多層構造としても良い。例えば、多層構造で半導体層側に位置する第二の層の屈折率を、第一の層の屈折率より段階的に小さくすることにより、発光素子からの光の取り出しを向上させることができる。また反射膜312を誘電体で構成することもできる。誘電体は、好ましくは酸化物の積層構造とする。酸化物は金属よりも化学的に安定しているので、金属膜の反射膜に比べてより信頼性高く使用することができる。また反射率を100%に近い値とでき、反射膜での光の吸収による損失を極減できる。   The translucent conductive layer 17 and the reflective film 312 may have a multilayer structure. For example, extraction of light from the light-emitting element can be improved by making the refractive index of the second layer located on the semiconductor layer side in a multilayer structure stepwise smaller than the refractive index of the first layer. The reflective film 312 can also be made of a dielectric. The dielectric is preferably a laminated structure of oxides. Since oxides are chemically more stable than metals, they can be used more reliably than metal film reflective films. Further, the reflectance can be set to a value close to 100%, and the loss due to light absorption in the reflective film can be extremely reduced.

なお、本実施の形態における窒化物半導体発光素子は、p型層に対して透光性導電層17および反射層31を設けているが、他の形態においてn型層に対して透光性導電層17等を設けてもよいことはいうまでもない。例えば、n型層の側から主に光を取り出す構成とし、n層のパッド電極に凹凸面を形成し、反射膜を設けてもよい。   In the nitride semiconductor light emitting device in the present embodiment, translucent conductive layer 17 and reflective layer 31 are provided for the p-type layer, but in other embodiments, the translucent conductive layer is provided for the n-type layer. Needless to say, the layer 17 or the like may be provided. For example, the light may be mainly extracted from the n-type layer side, and an uneven surface may be formed on the n-layer pad electrode, and a reflective film may be provided.

発光素子としてLEDやレーザを作成する場合、一般的には特定の基板上に各半導体層を成長させて形成されるが、その際、基板としてサファイア等の絶縁性基板を用いその絶縁性基板を最終的に取り除かない場合、通常、p電極およびn電極はいずれも半導体層上の同一面側に形成される。これによって、絶縁性基板側を視認側に配置し発光された光を基板側から取り出すフリップチップ実装が実現される。もちろん、最終的に基板を除去した上で、フリップチップ実装することもできる。このように、光の取り出し効率を良くし、外部量子効率を改善してより大きな発光パワーを得ることができる。   When an LED or a laser is produced as a light emitting element, it is generally formed by growing each semiconductor layer on a specific substrate. At that time, an insulating substrate such as sapphire is used as the substrate, and the insulating substrate is used. When not finally removed, both the p-electrode and the n-electrode are usually formed on the same surface side on the semiconductor layer. As a result, flip-chip mounting is realized in which the insulating substrate side is disposed on the viewing side and the emitted light is extracted from the substrate side. Of course, it is also possible to perform flip-chip mounting after finally removing the substrate. Thus, the light extraction efficiency can be improved, the external quantum efficiency can be improved, and a larger light emission power can be obtained.

なお、以上の例ではフリップチップ実装する例を説明したが、本発明をフェイスアップで使用することも可能である。フェイスアップで実装する場合、出力光は基板側でなく電極形成面から出射されるので、反射膜は不要となる。   In the above example, the example of flip chip mounting has been described. However, the present invention can also be used face up. In the case of mounting face up, the output light is emitted from the electrode forming surface instead of the substrate side, so that no reflection film is required.

以下、本発明に係る実施例について詳述する。図3に示す構成の半導体発光素子としてLEDを作成する。まず、MOVPE反応装置を用い、2インチφのサファイア基板11の上にGaNよりなるバッファ層を200オングストローム、Siドープn型GaNよりなるn型コンタクト層を4μm、ノンドープIn0.2Ga0.8Nよりなる単一量子井戸構造の活性層14を30オングストローム、Mgドープp型Al0.1Ga0.9Nよりなるp型クラッド層を0.2μm、Mgドープp型GaNよりなるp型コンタクト層を0.5μmの膜厚で順に成長させる。 Examples according to the present invention will be described in detail below. An LED is produced as a semiconductor light emitting device having the configuration shown in FIG. First, using a MOVPE reactor, on a 2 inch φ sapphire substrate 11, a buffer layer made of GaN is 200 Å, an n-type contact layer made of Si-doped n-type GaN is 4 μm, and a single layer made of non-doped In 0.2 Ga 0.8 N is used. The active layer 14 having a single quantum well structure is 30 Å, the p-type cladding layer made of Mg-doped p-type Al 0.1 Ga 0.9 N is 0.2 μm, and the p-type contact layer made of Mg-doped p-type GaN is 0.5 μm. Grow in order.

さらにウエハーを反応容器内において、窒素雰囲気とし温度600℃でアニーリングして、p型窒化物半導体層15をさらに低抵抗化する。アニーリング後、ウエハーを反応容器から取り出し、最上層のp型GaNの表面に所定の形状のマスクを形成し、エッチング装置でマスクの上からエッチングを行い、図3に示すようにn型コンタクト層の一部を露出させる。   Further, the p-type nitride semiconductor layer 15 is further reduced in resistance by annealing the wafer in a reaction vessel in a nitrogen atmosphere at a temperature of 600 ° C. After annealing, the wafer is taken out of the reaction vessel, a mask having a predetermined shape is formed on the surface of the uppermost p-type GaN, and etching is performed from above the mask with an etching apparatus. As shown in FIG. Expose part.

次に、p型窒化物半導体層15の上のマスクを除去し、最上層のp型GaNのほぼ全面に透光性導電層17としてITOを4000Åの膜厚でスパッタする。スパッタ後の透光性導電層17は明らかに透光性となっており、サファイア基板11まで透けて観察できた。このように、露出したp型窒化物半導体層15のほぼ全面に透光性導電層17が形成されることにより、電流をp型窒化物半導体層15全体に均一に広げることができる。ITOは300℃でスパッタするが、室温でスパッタする場合は、形成後に加熱するアニーリング処理をすればよい。   Next, the mask on the p-type nitride semiconductor layer 15 is removed, and ITO is sputtered as a light-transmissive conductive layer 17 to a thickness of 4000 mm on almost the entire surface of the uppermost p-type GaN. The light-transmitting conductive layer 17 after sputtering was clearly light-transmitting and could be observed through the sapphire substrate 11. As described above, the light-transmitting conductive layer 17 is formed on almost the entire surface of the exposed p-type nitride semiconductor layer 15, so that the current can be uniformly spread over the entire p-type nitride semiconductor layer 15. ITO is sputtered at 300 ° C., but when sputtered at room temperature, it may be annealed after the formation.

さらに、この上にスパッタにより反射層31の透光性絶縁膜としてSiO2を100Åの膜厚で成膜する。さらに続けて金属膜としてAlを2000Åの膜厚で成膜し、続いて、Wを2000オングストロームの膜厚で成膜する。SiO2/Al/Wの積層構造をリフトオフにより図4のようにドット状にパターニングし、反射層31を作成した。 Further, a SiO 2 film having a thickness of 100 mm is formed thereon as a light-transmitting insulating film of the reflective layer 31 by sputtering. Subsequently, Al is formed as a metal film with a film thickness of 2000 mm, and subsequently, W is formed with a film thickness of 2000 angstroms. The laminated structure of SiO 2 / Al / W was patterned into dots as shown in FIG.

反射層31をパターニングして形成した後、p型半導体層の上のほぼ全面に、W/Pt/Auの積層構造のパッド電極を7000Åの膜厚で形成する。なお、このパッド電極は透光性ではない。   After the reflective layer 31 is formed by patterning, a pad electrode having a laminated structure of W / Pt / Au is formed with a film thickness of 7000 mm on almost the entire surface of the p-type semiconductor layer. This pad electrode is not translucent.

パッド電極を形成した後、露出したn型半導体層にW/Pt/Auを含むn電極を7000Åの膜厚で形成し、最後にアニール装置にて400℃以上で熱処理を施し、電極を合金化させる。   After forming the pad electrode, an n-electrode containing W / Pt / Au is formed on the exposed n-type semiconductor layer with a film thickness of 7000 mm, and finally heat-treated at 400 ° C. or higher with an annealing apparatus to alloy the electrode Let

以上のようにして、n型コンタクト層とp型コンタクト層とに電極を形成したウエハーを、350μm角のチップ状に切断し、図2のようにサブマウント10上にフリップチップ実装する。   The wafer having the electrodes formed on the n-type contact layer and the p-type contact layer as described above is cut into a 350 μm square chip and flip-chip mounted on the submount 10 as shown in FIG.

以上のように、窒化物半導体発光素子をフリップチップでマウント基板上に形成することによって、複数の窒化物半導体発光素子を等電位で実装でき、フェイスアップで実装するよりも、窒化物半導体発光装置の小型化が図れる。特にフェイスアップ実装にすると、パッド電極を設ける必要があることから発光面積が減ってしまうが、フリップチップ実装では基板11の裏面側全面を発光面とでき、広い面積で発光できる。また接合に共晶合金を用いることで、小型化にしても比較的発光面積を大きく取ることができる。また、透光性導電層17や反射膜312の膜厚を調節することで、素子の発光面を水平としたり、水平から傾斜して設けたりすることが容易にできる。   As described above, by forming a nitride semiconductor light emitting element on a mounting substrate by flip chip, a plurality of nitride semiconductor light emitting elements can be mounted at the same potential, and the nitride semiconductor light emitting device can be mounted rather than mounted face up. Can be miniaturized. In particular, in the face-up mounting, the light emitting area is reduced because it is necessary to provide a pad electrode, but in the flip chip mounting, the entire back surface side of the substrate 11 can be a light emitting surface, and light can be emitted in a wide area. Further, by using a eutectic alloy for bonding, a relatively large light emitting area can be obtained even if the size is reduced. In addition, by adjusting the film thickness of the light-transmitting conductive layer 17 and the reflective film 312, the light emitting surface of the element can be easily made horizontal or inclined from the horizontal.

本発明の窒化物半導体発光素子は、例えば発光ダイオード(LED)やレーザダイオード(LD)等としてフルカラーLEDディスプレイ、LED信号機、道路情報表示板等のLEDデバイス、あるいは太陽電池、光センサー等の受光素子としてイメージスキャナー等に適用したり、あるいはまた電子デバイス(FET等のトランジスタやパワーデバイス)や、これらを用いた光ディスク用光源等大容量の情報を記憶するDVD等のメディアや通信用の光源、印刷機器、照明用光源等に好適に利用できる。   The nitride semiconductor light emitting device of the present invention is a light emitting diode (LED), a laser diode (LD) or the like, for example, a full color LED display, an LED traffic light, an LED device such as a road information display board, or a light receiving device such as a solar cell or an optical sensor. As an image scanner, etc., or as an electronic device (transistor such as a FET or power device), a light source for an optical disk using these, a medium such as a DVD for storing a large amount of information, a light source for communication, printing It can be suitably used for devices, light sources for illumination, and the like.

従来の透明電極を利用したLEDの一例を示す概略断面図である。It is a schematic sectional drawing which shows an example of LED using the conventional transparent electrode. 窒化物半導体発光素子をフリップチップ実装したLEDを示す概略断面図である。It is a schematic sectional drawing which shows LED which carried out the flip chip mounting of the nitride semiconductor light-emitting device. 本発明の第1の実施の形態に係る窒化物半導体発光素子を示す概略断面図である。1 is a schematic cross-sectional view showing a nitride semiconductor light emitting device according to a first embodiment of the present invention. 透光性導電層の上面に反射層を設けた一例を示す略平面図である。It is a schematic plan view which shows an example which provided the reflection layer in the upper surface of the translucent conductive layer. 透光性導電層の上面に反射層を設けた他の例を示す略平面図である。It is a schematic plan view which shows the other example which provided the reflection layer in the upper surface of the translucent conductive layer. パッド電極から電流が流れる経路を示す説明図である。It is explanatory drawing which shows the path | route through which an electric current flows from a pad electrode. ITO層と半導体層、およびITO層と絶縁層との界面における全反射領域を示す説明図である。It is explanatory drawing which shows the total reflection area | region in the interface of an ITO layer and a semiconductor layer, and an ITO layer and an insulating layer. 窒化物半導体層と金属膜の反射膜との間に透光性導電層を介在させることによる光吸収の変化を示す説明図である。It is explanatory drawing which shows the change of the light absorption by interposing a translucent conductive layer between the nitride semiconductor layer and the reflective film of a metal film.

1…サファイア基板
2…n型GaN層
3…InGaN発光層
4…p型GaN層
5…p側透明電極
7…p側電極
8…n側電極
9…LEDチップ
10…サブマウント
11…基板
12…バッファ層
13…n型窒化物半導体層
14…活性層
15…p型窒化物半導体層
17…透光性導電層
20…バンプ
21…ワイヤー
23…窒化物半導体層
24…金属膜
25…窒化物半導体層と金属膜との界面
26…窒化物半導体層と透光性導電層との界面
27…透光性導電層と金属膜との界面
31…反射層
311…透光性膜
312…反射膜
32…導通経路
35…p型コンタクト層
40…金属電極層
50…絶縁性保護膜
51、52…保護膜の開口部
DESCRIPTION OF SYMBOLS 1 ... Sapphire substrate 2 ... n-type GaN layer 3 ... InGaN light emitting layer 4 ... p-type GaN layer 5 ... p-side transparent electrode 7 ... p-side electrode 8 ... n-side electrode 9 ... LED chip 10 ... submount 11 ... substrate 12 ... Buffer layer 13 ... n-type nitride semiconductor layer 14 ... active layer 15 ... p-type nitride semiconductor layer 17 ... translucent conductive layer 20 ... bump 21 ... wire 23 ... nitride semiconductor layer 24 ... metal film 25 ... nitride semiconductor Interface between layer and metal film 26 ... Interface between nitride semiconductor layer and translucent conductive layer 27 ... Interface between translucent conductive layer and metal film 31 ... Reflective layer 311 ... Translucent film 312 ... Reflective film 32 ... Conduction path 35 ... P-type contact layer 40 ... Metal electrode layer 50 ... Insulating protective film 51, 52 ... Protective film opening

Claims (5)

第1の伝導型窒化物半導体層と、
前記第1の伝導型窒化物半導体層上に設けられた第2の伝導型窒化物半導体層と、
を備える窒化物半導体発光素子であって、
前記第2の伝導型窒化物半導体層上には、透光性導電層(17)が設けられ、
前記透光性導電層(17)上の一部には、
反射膜(312)と、
前記反射膜(312)と前記透光性導電層(17)とを絶縁する透光性膜(311)と、
を有する反射層(31)が設けられ、
前記反射層(31)上には、金属電極層(40)が設けられると共に、
前記金属電極層(40)が、前記反射層(31)の設けられていない領域で前記透光性導電層(17)と直接接し、
前記反射膜(312)は、Al又はAgを含み、
前記金属電極層(40)は、Au、Pt、Pd、Rh、Ni、W、Mo、Crのいずれかの金属を含むことを特徴とする窒化物半導体発光素子。
A first conductivity type nitride semiconductor layer;
A second conductive nitride semiconductor layer provided on the first conductive nitride semiconductor layer;
A nitride semiconductor light emitting device comprising:
A translucent conductive layer (17) is provided on the second conductive nitride semiconductor layer,
In part on the translucent conductive layer (17),
A reflective film (312),
A translucent film (311) for insulating the reflective film (312) and the translucent conductive layer (17);
A reflective layer (31) having
On the reflective layer (31), a metal electrode layer (40) is provided,
The metal electrode layer (40) to contact the direct and the transparent conductive layer in a region not provided the reflective layer (31) (17),
The reflective film (312) contains Al or Ag,
The nitride semiconductor light emitting device, wherein the metal electrode layer (40) includes any one of Au, Pt, Pd, Rh, Ni, W, Mo, and Cr .
前記透光性導電層(17)は、亜鉛、インジウム、スズよりなる群から選択された少なくとも一種の元素を含む酸化物を含ことを特徴とする請求項1に記載の窒化物半導体発光素子。 The translucent conductive layer (17), zinc, indium, nitride semiconductor light emitting device according to claim 1, an oxide containing at least one element selected from the group consisting of tin, characterized in including that . 前記透光性導電層(17)がITOを含むことを特徴とする請求項2に記載の窒化物半導体発光素子。   The nitride semiconductor light emitting element according to claim 2, wherein the translucent conductive layer (17) contains ITO. 前記金属電極層(40)は、前記第2の伝導型窒化物半導体層上のほぼ全面に設けられていることを特徴とする請求項1から3のいずれか一に記載の窒化物半導体発光素子。   4. The nitride semiconductor light emitting device according to claim 1, wherein the metal electrode layer is provided on substantially the entire surface of the second conductive nitride semiconductor layer. 5. . 前記反射層(31)が設けられていない領域を電流の導通経路(32)として、該導通経路(32)を複数設けてなることを特徴とする請求項1から4のいずれか一に記載の窒化物半導体発光素子。   The region where the reflective layer (31) is not provided is defined as a current conduction path (32), and a plurality of the conduction paths (32) are provided. Nitride semiconductor light emitting device.
JP2003435311A 2003-12-26 2003-12-26 Nitride semiconductor light emitting device and manufacturing method thereof Expired - Fee Related JP4604488B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003435311A JP4604488B2 (en) 2003-12-26 2003-12-26 Nitride semiconductor light emitting device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003435311A JP4604488B2 (en) 2003-12-26 2003-12-26 Nitride semiconductor light emitting device and manufacturing method thereof

Publications (3)

Publication Number Publication Date
JP2005197289A JP2005197289A (en) 2005-07-21
JP2005197289A5 JP2005197289A5 (en) 2007-02-15
JP4604488B2 true JP4604488B2 (en) 2011-01-05

Family

ID=34815461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003435311A Expired - Fee Related JP4604488B2 (en) 2003-12-26 2003-12-26 Nitride semiconductor light emitting device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4604488B2 (en)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4956902B2 (en) * 2005-03-18 2012-06-20 三菱化学株式会社 GaN-based light emitting diode and light emitting device using the same
JP4671748B2 (en) * 2005-04-25 2011-04-20 京セラ株式会社 WIRING BOARD FOR LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE
JP5030398B2 (en) * 2005-07-04 2012-09-19 昭和電工株式会社 Gallium nitride compound semiconductor light emitting device
WO2007004701A1 (en) * 2005-07-04 2007-01-11 Showa Denko K.K. Gallium nitride-based compound semiconductor lihgt-emitting device
JP4920249B2 (en) * 2005-12-06 2012-04-18 豊田合成株式会社 Group III nitride compound semiconductor light emitting device
JP4738999B2 (en) * 2005-12-06 2011-08-03 豊田合成株式会社 Semiconductor optical device manufacturing method
JP5048960B2 (en) * 2006-03-20 2012-10-17 パナソニック株式会社 Semiconductor light emitting device
JP4932292B2 (en) * 2006-03-23 2012-05-16 昭和電工株式会社 A method for manufacturing a nitride semiconductor device.
JP5153082B2 (en) * 2006-03-24 2013-02-27 三洋電機株式会社 Semiconductor element
US7737455B2 (en) 2006-05-19 2010-06-15 Bridgelux, Inc. Electrode structures for LEDs with increased active area
US7573074B2 (en) 2006-05-19 2009-08-11 Bridgelux, Inc. LED electrode
WO2008019059A2 (en) * 2006-08-06 2008-02-14 Lightwave Photonics Inc. Iii-nitride light-emitting devices with one or more resonance reflectors and reflective engineered growth templates for such devices, and methods
JP2010514187A (en) * 2006-12-21 2010-04-30 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Light emitting device having tangible wavelength converter
CN102779918B (en) 2007-02-01 2015-09-02 日亚化学工业株式会社 Semiconductor light-emitting elements
DE102007022947B4 (en) * 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelectronic semiconductor body and method for producing such
WO2008155960A1 (en) * 2007-06-15 2008-12-24 Rohm Co., Ltd. Semiconductor light-emitting device
US7939836B2 (en) 2007-07-18 2011-05-10 Nichia Corporation Semiconductor light emitting element
JP5223102B2 (en) 2007-08-08 2013-06-26 豊田合成株式会社 Flip chip type light emitting device
JP5251038B2 (en) * 2007-08-23 2013-07-31 豊田合成株式会社 Light emitting device
JP5634003B2 (en) * 2007-09-29 2014-12-03 日亜化学工業株式会社 Light emitting device
US7915629B2 (en) * 2008-12-08 2011-03-29 Cree, Inc. Composite high reflectivity layer
US9461201B2 (en) 2007-11-14 2016-10-04 Cree, Inc. Light emitting diode dielectric mirror
US8368100B2 (en) * 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
KR101449005B1 (en) * 2007-11-26 2014-10-08 엘지이노텍 주식회사 Semiconductor light emitting device and fabrication method thereof
JP2009164423A (en) * 2008-01-08 2009-07-23 Nichia Corp Light-emitting element
US8581283B2 (en) 2008-04-28 2013-11-12 Advanced Optoelectronic Technology, Inc. Photoelectric device having group III nitride semiconductor
TWI447783B (en) * 2008-04-28 2014-08-01 Advanced Optoelectronic Tech Method of fabricating photoelectric device of iii-nitride based semiconductor and structure thereof
JP5151758B2 (en) * 2008-07-18 2013-02-27 豊田合成株式会社 Light emitting element
JP5497301B2 (en) * 2009-01-29 2014-05-21 スタンレー電気株式会社 Semiconductor light emitting device and manufacturing method thereof
US20100327300A1 (en) * 2009-06-25 2010-12-30 Koninklijke Philips Electronics N.V. Contact for a semiconductor light emitting device
US9362459B2 (en) 2009-09-02 2016-06-07 United States Department Of Energy High reflectivity mirrors and method for making same
US9435493B2 (en) 2009-10-27 2016-09-06 Cree, Inc. Hybrid reflector system for lighting device
US9105824B2 (en) 2010-04-09 2015-08-11 Cree, Inc. High reflective board or substrate for LEDs
US9012938B2 (en) 2010-04-09 2015-04-21 Cree, Inc. High reflective substrate of light emitting devices with improved light output
US9178116B2 (en) 2010-06-25 2015-11-03 Toyoda Gosei Co. Ltd. Semiconductor light-emitting element
DE102010032497A1 (en) * 2010-07-28 2012-02-02 Osram Opto Semiconductors Gmbh A radiation-emitting semiconductor chip and method for producing a radiation-emitting semiconductor chip
JP5095785B2 (en) 2010-08-09 2012-12-12 株式会社東芝 Semiconductor light emitting device and manufacturing method thereof
US8764224B2 (en) 2010-08-12 2014-07-01 Cree, Inc. Luminaire with distributed LED sources
KR101373422B1 (en) * 2010-09-14 2014-03-13 파나소닉 주식회사 Backlight device, and liquid crystal display device using backlight device, and light-emitting diode used in same
JP5877347B2 (en) * 2010-09-14 2016-03-08 パナソニックIpマネジメント株式会社 BACKLIGHT DEVICE, LIQUID CRYSTAL DISPLAY DEVICE USING THE BACKLIGHT DEVICE, AND LIGHT EMITTING DIODE USED FOR THE SAME
JP5867409B2 (en) * 2010-11-15 2016-02-24 日本電気株式会社 Optical element
US8680556B2 (en) 2011-03-24 2014-03-25 Cree, Inc. Composite high reflectivity layer
JP5708285B2 (en) * 2011-06-10 2015-04-30 豊田合成株式会社 Semiconductor light emitting device and semiconductor light emitting device
US8686429B2 (en) 2011-06-24 2014-04-01 Cree, Inc. LED structure with enhanced mirror reflectivity
US10243121B2 (en) 2011-06-24 2019-03-26 Cree, Inc. High voltage monolithic LED chip with improved reliability
US9728676B2 (en) 2011-06-24 2017-08-08 Cree, Inc. High voltage monolithic LED chip
US8395165B2 (en) * 2011-07-08 2013-03-12 Bridelux, Inc. Laterally contacted blue LED with superlattice current spreading layer
JP5304855B2 (en) * 2011-08-12 2013-10-02 三菱化学株式会社 GaN-based light emitting diode and light emitting device using the same
JP5949294B2 (en) 2011-08-31 2016-07-06 日亜化学工業株式会社 Semiconductor light emitting device
KR101916140B1 (en) * 2012-05-14 2018-11-08 엘지이노텍 주식회사 Light emitting device
JP2014049603A (en) 2012-08-31 2014-03-17 Toshiba Corp Semiconductor light-emitting device
WO2014057591A1 (en) * 2012-10-12 2014-04-17 エルシード株式会社 Semiconductor light-emitting element and method for producing same
JP5915504B2 (en) 2012-11-06 2016-05-11 日亜化学工業株式会社 Semiconductor light emitting device
KR102091831B1 (en) * 2013-01-08 2020-03-20 서울반도체 주식회사 Light emitting diode and fabricating method of the same
KR102119817B1 (en) * 2014-01-02 2020-06-05 엘지이노텍 주식회사 Light emitting device
US20150364651A1 (en) * 2014-06-12 2015-12-17 Toshiba Corporation Flip-Chip Light Emitting Diode Assembly With Relief Channel
US10658546B2 (en) 2015-01-21 2020-05-19 Cree, Inc. High efficiency LEDs and methods of manufacturing
KR102404760B1 (en) * 2015-07-24 2022-06-07 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Light emitting device
JP6683003B2 (en) 2016-05-11 2020-04-15 日亜化学工業株式会社 Semiconductor element, semiconductor device, and method for manufacturing semiconductor element
JP6720747B2 (en) 2016-07-19 2020-07-08 日亜化学工業株式会社 Semiconductor device, base and manufacturing method thereof
KR102707425B1 (en) * 2017-01-06 2024-09-20 서울바이오시스 주식회사 Light emitting device having currnt blocking layer

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256602A (en) * 1997-03-12 1998-09-25 Sharp Corp Semiconductor light emitting device
JP2000216431A (en) * 1998-11-19 2000-08-04 Sanyo Electric Co Ltd Light emitting element
JP2003124517A (en) * 2001-10-19 2003-04-25 Nichia Chem Ind Ltd Semiconductor light emitting element
JP2003163373A (en) * 2001-11-26 2003-06-06 Toyoda Gosei Co Ltd Iii nitride compound semiconductor light emitting element
JP2003224297A (en) * 2002-01-30 2003-08-08 Nichia Chem Ind Ltd Light emitting element
JP2003234504A (en) * 2002-02-06 2003-08-22 Toyoda Gosei Co Ltd Light-emitting device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256602A (en) * 1997-03-12 1998-09-25 Sharp Corp Semiconductor light emitting device
JP2000216431A (en) * 1998-11-19 2000-08-04 Sanyo Electric Co Ltd Light emitting element
JP2003124517A (en) * 2001-10-19 2003-04-25 Nichia Chem Ind Ltd Semiconductor light emitting element
JP2003163373A (en) * 2001-11-26 2003-06-06 Toyoda Gosei Co Ltd Iii nitride compound semiconductor light emitting element
JP2003224297A (en) * 2002-01-30 2003-08-08 Nichia Chem Ind Ltd Light emitting element
JP2003234504A (en) * 2002-02-06 2003-08-22 Toyoda Gosei Co Ltd Light-emitting device

Also Published As

Publication number Publication date
JP2005197289A (en) 2005-07-21

Similar Documents

Publication Publication Date Title
JP4604488B2 (en) Nitride semiconductor light emitting device and manufacturing method thereof
JP4148264B2 (en) Semiconductor device and manufacturing method thereof
US8637888B2 (en) Semiconductor light emitting element, light emitting device using semiconductor light emitting element, and electronic apparatus
US9472718B2 (en) Semiconductor light-emitting element comprising an insulating reflection layer including plural opening portions
JP4882792B2 (en) Semiconductor light emitting device
US7291865B2 (en) Light-emitting semiconductor device
US7947996B2 (en) Semiconductor light emitting element
JP3009095B2 (en) Nitride semiconductor light emitting device
JP4572597B2 (en) Nitride semiconductor device
JPWO2006082687A1 (en) GaN-based light emitting diode and light emitting device
US9373764B2 (en) Semiconductor light emitting element
JP2004006991A (en) Nitride semiconductor element
TW201017935A (en) Semiconductor light emitting element and semiconductor light emitting device
JP2003110140A (en) Nitride semiconductor light emitting element
JP3921989B2 (en) Semiconductor light emitting device
JP2005191326A (en) Semiconductor light emitting device
JP2005123489A (en) Nitride semiconductor light emitting element and its manufacturing method
JP2013048200A (en) GaN-BASED LED ELEMENT
EP1530242B1 (en) Semiconductor light emitting device
JP2011066073A (en) Semiconductor light-emitting element
JP5255745B2 (en) Nitride semiconductor light emitting device
JP2007103689A (en) Semiconductor light emitting device
KR20090017200A (en) Light emitting diode having indium tin oxide transparent electrode direct contact layer and fabrication method thereof
JP2012124321A (en) Semiconductor light-emitting element, lamp and method of manufacturing semiconductor light-emitting element
JP2011238744A (en) Semiconductor light-emitting element and light-emitting device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100907

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100920

R150 Certificate of patent or registration of utility model

Ref document number: 4604488

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees