JP4698793B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP4698793B2 JP4698793B2 JP2000100437A JP2000100437A JP4698793B2 JP 4698793 B2 JP4698793 B2 JP 4698793B2 JP 2000100437 A JP2000100437 A JP 2000100437A JP 2000100437 A JP2000100437 A JP 2000100437A JP 4698793 B2 JP4698793 B2 JP 4698793B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- region
- dummy
- semiconductor device
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 131
- 238000002955 isolation Methods 0.000 claims description 138
- 239000000758 substrate Substances 0.000 claims description 66
- 239000012535 impurity Substances 0.000 claims description 32
- 210000000746 body region Anatomy 0.000 claims description 24
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000010408 film Substances 0.000 description 286
- 239000010410 layer Substances 0.000 description 158
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 109
- 229910052710 silicon Inorganic materials 0.000 description 109
- 239000010703 silicon Substances 0.000 description 109
- 238000000034 method Methods 0.000 description 58
- 239000011229 interlayer Substances 0.000 description 44
- 238000010586 diagram Methods 0.000 description 33
- 230000000694 effects Effects 0.000 description 29
- 238000004519 manufacturing process Methods 0.000 description 28
- 229920002120 photoresistant polymer Polymers 0.000 description 25
- 229910021332 silicide Inorganic materials 0.000 description 23
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 23
- 239000000463 material Substances 0.000 description 19
- 230000006870 function Effects 0.000 description 17
- 238000010438 heat treatment Methods 0.000 description 14
- 230000008569 process Effects 0.000 description 14
- 230000008859 change Effects 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 8
- 239000013078 crystal Substances 0.000 description 7
- 230000007423 decrease Effects 0.000 description 7
- 230000007547 defect Effects 0.000 description 7
- 238000013461 design Methods 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 7
- 239000000969 carrier Substances 0.000 description 6
- 238000005520 cutting process Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 229910052787 antimony Inorganic materials 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 238000005247 gettering Methods 0.000 description 5
- 229910001385 heavy metal Inorganic materials 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000001629 suppression Effects 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 description 1
- 229910019001 CoSi Inorganic materials 0.000 description 1
- 229910018999 CoSi2 Inorganic materials 0.000 description 1
- 229910020968 MoSi2 Inorganic materials 0.000 description 1
- 229910012990 NiSi2 Inorganic materials 0.000 description 1
- 229910004217 TaSi2 Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 229910008479 TiSi2 Inorganic materials 0.000 description 1
- 229910008814 WSi2 Inorganic materials 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021340 platinum monosilicide Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 229910021354 zirconium(IV) silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は、SOI(Silicon On Insulator)基板とSOI基板上に形成された半導体素子とを備える半導体装置(SOIデバイス)およびその製造方法に関する。
【0002】
【従来の技術】
SOIデバイスは、高速かつ低電力消費のデバイスとして利用可能であることから、近年注目が集まっている。SOI基板とは、シリコン等からなる基板と、その上に形成された酸化膜等の埋め込み絶縁膜と、埋め込み絶縁膜上に形成されたシリコン層とを含む基板のことである。SOIデバイスは、このSOI基板中のシリコン層の内部または表面のうち少なくとも一方に半導体素子が形成されることで半導体装置として機能する。
【0003】
最近では特に、SOI基板中のシリコン層をおよそ数μm程度に薄膜化した、いわゆる薄膜SOIデバイスが注目されており、携帯機器用のLSIなどへの応用が期待されている。
【0004】
さて、従来のSOIデバイスの一例を図45に示す。図45において、符号1はSOI基板を構成する基板を、符号2はSOI基板を構成する埋め込み絶縁膜を、符号3aはSOI基板を構成するシリコン層の一部を、それぞれ示している。そして、シリコン層3a内およびその表面には、半導体素子の例として複数のMOSトランジスタTR1が形成されている。なお、ここでは例としてMOSトランジスタTR1をnチャネル型としている。また、ボディ領域およびチャネル形成領域として機能させるために、シリコン層3aには例としてp型不純物が注入されたウェルが形成されている。
【0005】
MOSトランジスタTR1は、シリコン層3a内に形成されたドレイン領域6aおよびソース領域6bと、シリコン層3a表面に形成されたゲート絶縁膜4aおよびゲート電極7aとを備えている。なお、ゲート絶縁膜4aは酸化膜等の絶縁膜であり、ゲート電極7aはポリシリコンや金属膜等の導電性膜である。また、ドレイン領域6aおよびソース領域6bに挟まれたシリコン層3aは、MOSトランジスタTR1のボディ領域として機能する。なお、ゲート電極7a、ドレイン領域6aおよびソース領域6bの各表面には、抵抗を下げる目的でCoSiやTiSi等のシリサイド領域9a,10a,10bが形成されている。また、ゲート電極7aの側面には、ドレイン領域6aおよびソース領域6b中のエクステンション領域を形成する際に用いられたサイドウォール8が形成されている。また、図45では例として、ドレイン領域6aおよびソース領域6bを埋め込み絶縁膜2に接するほど深く設けた場合を示している。
【0006】
さらに、各MOSトランジスタTR1の間には、素子間を電気的に分離するために、酸化膜等の絶縁膜からなる分離絶縁膜5aが形成されている。この分離絶縁膜5aは、素子間を完全に電気的に分離するために、シリコン層を完全に貫通して埋め込み絶縁膜2に接触して形成される。このような構造にすると、ラッチアップフリーとなったりノイズに強くなるといった効果がある。なお、以下では、後述する部分分離絶縁膜と区別するために、この絶縁膜のことを完全分離絶縁膜と称する。
【0007】
さて、SOI基板でない通常のバルク基板に形成されたMOSトランジスタでは、ボディ領域となるバルク基板にボディ電位(例えば接地電位)を与えて使用される。ところが、図45に示したようなSOIデバイスの場合、各MOSトランジスタTR1は、埋め込み絶縁膜2と完全分離絶縁膜5aとで基板1からは完全に電気的に絶縁されており、ボディ領域のシリコン層3aは電気的な浮遊状態にある。そのため、バルク基板に形成されたMOSトランジスタではそれほど問題とならない基板浮遊問題が生じる。
【0008】
基板浮遊問題の一つに、ドレイン−ソース間電流Idsおよびドレイン−ソース間電圧Vdsの電流電圧特性においてハンプ(瘤状の段差部)が生じる、いわゆるキンク効果を引き起こす問題がある。図46はこのキンク効果を示す図である。図46に示すように、通常のトランジスタの電流電圧特性では定電流特性となる部分に、ハンプHPが生じている。
【0009】
このハンプHPが生じる原因の一つは、図47に示すような、ソース領域6bの付近に蓄積した正孔HLであると考えられている。正孔HLはキャリアの衝突による電離によって発生し、ソース領域6bの付近に蓄積してボディ−ソース間のpn接合を順バイアスするからである。ボディ領域にボディ電位が与えられれば、このような問題は生じにくい。
【0010】
また、ドレイン領域6a、ソース領域6b、ボディ領域のシリコン層3aをそれぞれコレクタ、エミッタ、ベースとする、図47に示すような寄生バイポーラトランジスタPTも、ハンプHPが生じる他の原因と考えられている。寄生バイポーラトランジスタPTはキンク効果の他にも、ドレイン−ソース間の耐圧の低下、サブスレショルド特性の異常な急峻化、オフ時の電流の増加、閾値電圧の低下、遅延時間における周波数依存性の発生、等の問題も引き起こす。これらの問題も、ボディ領域にボディ電位が与えられれば解決され得る。
【0011】
また、他の基板浮遊問題として電流駆動能力の低下も最近報告されている(Extended Abstracts of the 1999 International Conference on Solid State Devices and Materials,Tokyo,1999,pp.340-341)。
【0012】
このような基板浮遊問題を抑制するためには、ボディ領域におけるチャネル部分の不純物濃度を高くしなければならない。しかし、不純物濃度の上昇は基板バイアス効果を大きくしてしまうために、電流駆動能力を低下させてしまうという弊害をもたらす。
【0013】
また、SOIデバイスにおいてはホットキャリアに対する信頼性も懸念される。MOSトランジスタの場合、SOI基板のシリコン層がきわめて薄くなると、ドレイン領域付近の高電界領域で発生したホットキャリアがゲート絶縁膜のみならず埋め込み絶縁膜にも注入されてしまい、デバイスの大きな劣化が引き起こされる。このホットキャリアの問題はバルク基板に形成されたMOSトランジスタにおいても重要であるが、SOI基板に形成されたMOSトランジスタの場合は、ゲート絶縁膜と埋め込み絶縁膜という2つの絶縁膜を有しているだけに、より深刻な問題となる。
【0014】
上記のような基板浮遊問題やホットキャリアの問題を抑制するには、ボディ領域の電位を電気的に固定すればよい。ところが、図45に示したようなSOIデバイスの場合、各MOSトランジスタTR1は、埋め込み絶縁膜2と完全分離絶縁膜5aとで基板1からは完全に電気的に絶縁されている。よって、この構造においてボディ領域のシリコン層3aにボディ電位を与えるためには、ボディ領域に電気的に接続されたボディ端子をSOI基板の表面に設け、これにボディ電位を与える必要がある。
【0015】
しかし、集積回路中の全てのMOSトランジスタにボディ端子を設けるとなると、回路面積が大幅に増大してしまう。
【0016】
そこで、完全分離絶縁膜5aに代わって、分離絶縁膜が埋め込み絶縁膜にまで到達しない構造の部分分離絶縁膜を採用することが考えられている。分離絶縁膜が埋め込み絶縁膜にまで到達しなければ、各MOSトランジスタのボディ領域が電気的に接続されているため、適当な箇所においてボディ端子を一つSOI基板の表面に設ければ済むからである。
【0017】
図48ないし図50は、この部分分離絶縁膜を図45に示したSOIデバイスに適用した場合を示す図である。なお、図48はSOIデバイスの上面図を、図49は図48における切断線X7−X7における断面図を、図50は図48における切断線Y−Yにおける断面図を、それぞれ示している。
【0018】
図49および図50に示すとおりこのSOIデバイスにおいては、図45に示したSOIデバイスの完全分離絶縁膜5aに代わって、部分分離絶縁膜5bが各MOSトランジスタTR1の間に形成されている。そして、部分分離絶縁膜5bと埋め込み絶縁膜2との間には、シリコン層3bが完全に除去されることなく残置している。図50を見ればわかるように、部分分離絶縁膜5b下のシリコン層3bとMOSトランジスタTR1のボディ領域のシリコン層3aとは同じウェルに属し、電気的に接続されている。
【0019】
一方、図48に示すボディ端子領域3dもシリコン層3a,3bとは同じウェルに属し、電気的に接続されている。よって、このボディ端子領域3dにボディ電位Vbdが与えられることにより、シリコン層3a,3bの電位はボディ電位Vbdに固定され、上記のような基板浮遊問題やホットキャリアの問題は抑制される。
【0020】
なお、部分分離絶縁膜を採用するSOI基板の場合、完全分離絶縁膜を採用する従来のSOI基板の有していたラッチアップフリー等の利点を失ってしまう。そこで、シリコン層に予め不純物注入を行って導電型の異なる複数のウェルを設けた場合には、同じ導電型のウェル内にのみ部分分離絶縁膜を採用し、導電型の異なるウェル間の境界領域には完全分離絶縁膜を採用する、両者を併用する技術も考えられる。
【0021】
ただし、ラッチアップ等の問題を考慮しなくてよい場合には、部分分離絶縁膜のみを用いればよい。そうすれば、両タイプの絶縁膜を製造する必要がなく、製造に要する工程の数が少なくて済む。
【0022】
【発明が解決しようとする課題】
しかし、部分分離絶縁膜5b下のシリコン層3bは、その膜厚が薄いために抵抗RSの値が高くなりやすい。特に、MOSトランジスタTR1の位置がボディ端子領域3dから遠くなればなるほど、両者の間に介在する抵抗の値が大きくなり、ボディ電位を半導体装置の隅々まで伝達することが困難となる。
【0023】
このことにより、基板浮遊問題やホットキャリアの問題の抑制が充分には行えなくなり、また、ボディ端子領域からの距離により半導体素子の特性にばらつきが生じてしまう。
【0024】
なお、例えば図51に示すように、MOSトランジスタTR1のドレイン領域6aおよびソース領域6bを埋め込み絶縁膜2に接しないようにして設ければ、ドレイン領域6aおよびソース領域6bの直下においてもシリコン層3bがボディ領域のシリコン層3aと導通するので、幾分かは基板浮遊問題やホットキャリアの問題の抑制に寄与する。しかし、それだけでは上記の問題を充分に抑制できるとは言えない。
【0025】
また、広く分布する部分分離絶縁膜5bの場合、部分分離絶縁膜5b下のシリコン層3bや部分分離絶縁膜5bに隣接するドレイン領域6aおよびソース領域6bに対して与える引っ張り応力が大きい。図49においては、この引っ張り応力を符号ST2として示している。引っ張り応力ST2は、部分分離絶縁膜5bの形成時に部分分離絶縁膜5bの体積が熱により変化することや、シリコン層3bと部分分離絶縁膜5bとの間で熱膨張係数に違いがあることが原因で生じる。広く分布する部分分離絶縁膜5bの場合、その体積変化も大きなものとなるため、周囲の構造に対し与える影響が大きくなる。
【0026】
このような引っ張り応力ST2が大きいと、シリコン層3bやドレイン領域6aおよびソース領域6bに結晶欠陥を生じさせ、その結果、ウェルにおけるリーク電流を増加させてしまう可能性がある。特にシリコン層3bは、その膜厚が薄いために結晶欠陥が生じやすい。
【0027】
なお、上記のような、基板浮遊問題やホットキャリアの問題、結晶欠陥の問題は、部分分離絶縁膜と完全分離絶縁膜とを併用する場合であっても同様に生じ得る。
【0028】
そこで、この発明は、SOIデバイスにおいて生じやすい基板浮遊問題やホットキャリアの問題を充分に抑制すること、および、広く分布する部分分離絶縁膜であっても周囲の構造に対し結晶欠陥を生じさせにくい半導体装置を提供することにある。
【0029】
【課題を解決するための手段】
請求項1に記載の発明は、基板および前記基板上に形成された埋め込み絶縁膜および前記埋め込み絶縁膜上に形成された半導体層を有するSOI基板と、前記埋め込み絶縁膜と接触することなく前記半導体層の表面近傍に形成された絶縁膜である第1分離絶縁膜と、前記半導体層の一部を含んで形成された複数のMOSトランジスタと、を備え、
前記MOSトランジスタは、
各々が前記半導体層に選択的に形成された第1導電型のソース領域及びドレイン領域と、
前記半導体層における前記ソース領域と前記ドレイン領域との間の第2導電型の部分であるボディ領域と、
前記ボディ領域の上にゲート酸化膜を介して形成されたゲート電極と、を備え、
前記第1分離絶縁膜と前記埋め込み絶縁膜との間には、前記半導体層における前記第2導電型の部分である第1分離絶縁膜下方半導体層が形成され、
前記半導体層における前記MOSトランジスタ及び前記第1分離絶縁膜各々の形成区域以外の区域において前記第1分離絶縁膜下方半導体層及び前記ボディ領域と同じウェルに属していることにより前記第1分離絶縁膜下方半導体層及び前記ボディ領域に電気的に接続され、ボディ電位が与えられる前記第2導電型の部分であるボディ電位設定領域と、
前記MOSトランジスタ各々の間の前記第1分離絶縁膜内における前記MOSトランジスタ及び前記ボディ電位設定領域各々の形成区域から分離された区域において前記半導体層の一部を含んで形成され、その上面に前記第1分離絶縁膜が形成されない第1領域と、をさらに備え、前記第1領域の前記半導体層は前記第2導電型である半導体装置である。
【0030】
請求項2に記載の発明は、請求項1に記載の半導体装置であって、前記埋め込み絶縁膜と接触しつつ前記半導体層を貫通して形成された絶縁膜である第2分離絶縁膜をさらに備える半導体装置である。
【0031】
請求項3に記載の発明は、請求項1または請求項2に記載の半導体装置であって、前記第1領域の前記半導体層内には前記第2導電型の不純物が注入されている半導体装置である。
【0032】
請求項4に記載の発明は、請求項3に記載の半導体装置であって、前記半導体層内には前記第2導電型のウェルが形成され、前記第1領域の前記半導体層は前記第1ウェルの一部である半導体装置である。
【0033】
請求項5に記載の発明は、請求項4に記載の半導体装置であって、前記半導体層内には前記第1導電型の第2ウェルが形成され、前記第1ウェルと前記第2ウェルとの間に前記第2分離絶縁膜を備える半導体装置である。また、請求項6に記載の発明は、請求項1ないし請求項5のいずれかに記載の半導体装置であって、前記第1領域の前記半導体層の表面には第1配線が接続されている半導体装置である。
【0034】
請求項7に記載の発明は、請求項3に記載の半導体装置であって、前記第1領域は、前記半導体層の前記他の一部の表面に形成された第1ゲート絶縁膜と前記第1ゲート絶縁膜上に形成された第1ゲート電極とを含む第1ゲートを有する半導体装置である。
【0035】
請求項8に記載の発明は、請求項7に記載の半導体装置であって、前記第1ゲート電極には固定電位が与えられる半導体装置である。
【0036】
請求項9に記載の発明は、請求項7に記載の半導体装置であって、前記第1ゲートは前記半導体層の前記他の一部の上に部分的に設けられ、前記半導体層の前記他の一部のうち前記第1ゲートに覆われない部分に、前記所定の導電型の不純物が注入されている半導体装置である。
【0037】
請求項10に記載の発明は、請求項9に記載の半導体装置であって、前記第1領域の前記半導体層および前記第1ゲート電極に電気的に接続された第1コンタクトプラグと、前記第1コンタクトプラグに接続された第1配線とをさらに備える半導体装置である。
【0038】
請求項11に記載の発明は、請求項7に記載の半導体装置であって、前記第1ゲートは十字型であり、前記第1領域の前記半導体層は、前記第1ゲートの前記十字型を構成する各辺と平行な四辺を有する平行四辺形を構成する半導体装置である。
【0043】
【発明の実施の形態】
<実施の形態1>
図1および図2は、この発明の実施の形態1にかかるSOIデバイスを示す図である。なお、図1はSOIデバイスの上面図を、図2は図1における切断線X1−X1における断面図をそれぞれ示している。なお、図1および図2では図48〜図50に示したSOIデバイスと同様の機能を有する要素については同一符号を付している。
【0044】
図1および図2に示すとおりこのSOIデバイスは、従来のSOIデバイスと同様、基板1、埋め込み絶縁膜2およびシリコン層から構成されるSOI基板を有している。なお、シリコン層3a,3bはSOI基板を構成するシリコン層の一部を示している。そして、シリコン層3aの表面近傍には、半導体素子の例として複数のMOSトランジスタTR1が形成されている。なお、ここでは例としてMOSトランジスタTR1をnチャネル型としている。また、シリコン層3a,3bはともに、例としてp型不純物が注入されて形成されたウェルに属している。また、図48と同様、シリコン層3a,3bと同じウェルに属するボディ端子領域3dも設けられている。このボディ端子領域3dにはボディ電位Vbdが与えられ、シリコン層3a,3bの電位はボディ電位Vbdに固定される。
【0045】
MOSトランジスタTR1は、図48〜図50に示したSOIデバイスと同様、シリコン層3a内に形成されたドレイン領域6aおよびソース領域6bと、シリコン層3a表面に形成されたゲート絶縁膜4aおよびゲート電極7aとを備えている。ドレイン領域6aおよびソース領域6bに挟まれたシリコン層3aは、MOSトランジスタTR1のボディ領域として機能する。なお、図2ではゲート電極7a、ドレイン領域6aおよびソース領域6bの各表面には、抵抗を下げる目的でシリサイド領域9a,10a,10bが形成されている。また、ゲート電極7aの側面には、ドレイン領域6aおよびソース領域6b中のエクステンション領域を形成する際に用いられたサイドウォール8が形成されている。また、図2では例として、ドレイン領域6aおよびソース領域6bを埋め込み絶縁膜2に接するほど深く設けた場合を示している。
【0046】
さて、本実施の形態にかかるSOIデバイスにおいても、各MOSトランジスタTR1の間に、酸化膜等の絶縁膜からなる部分分離絶縁膜5bが形成されている。また、部分分離絶縁膜5bと埋め込み絶縁膜2との間には、シリコン層3bが完全に除去されることなく残置している。なお、図50と同様、部分分離絶縁膜5b下のシリコン層3bとMOSトランジスタTR1のボディ領域のシリコン層3aとは同じウェルに属し、電気的に接続されている。
【0047】
ただし、本実施の形態においては、図48〜図50に示したSOIデバイスとは異なり、部分分離絶縁膜5bは各MOSトランジスタTR1の間に連続して設けられてはいない。すなわち、図1および図2に示すように、各MOSトランジスタTR1の間の部分分離絶縁膜5b内には、およそ一定の間隔を置いて、素子としての機能を有しないダミー領域DM1が形成されている。
【0048】
このダミー領域DM1は、シリコン層に形成されたウェルにさらに不純物が注入されて形成されたダミー活性領域3cを有しており、ここではさらにその表面にシリサイド領域10gが形成されている。このように、ダミー領域DM1が部分分離絶縁膜5b内に形成されることで、部分分離絶縁膜5b下のシリコン層3bが半導体装置において占める割合が減少する。そして、シリコン層3bが減少した分だけ、ダミー活性領域3cおよびシリサイド領域10gの占める割合が増加する。なお、シリサイド領域10gはダミー領域DM1のボディ抵抗を下げる目的で形成される。
【0049】
なお、ダミー活性領域3cに注入される不純物の導電型は、シリコン層に形成されるウェルと同じにしておけばよい。異なる導電型とする場合よりもダミー領域の抵抗値を下げることができるからである。
【0050】
例えば、図2においてはシリコン層3a,3bがp型ウェルとして形成されているので、ダミー活性領域3cにはBやBF2等のp型不純物を注入すればよい。このとき、ダミー活性領域3cの不純物濃度を、シリコン層3a,3bの不純物濃度よりも高めにしておく。また逆に、シリコン層3a,3bがn型ウェルとして形成されておれば、ダミー活性領域3cにはAsやP、Sb等のn型不純物を注入すればよい。
【0051】
ダミー活性領域3cおよびシリサイド領域10gは、シリコン層3bよりもその抵抗値が低いため、上述の抵抗RSのようにMOSトランジスタTR1とボディ端子領域3dとの間に介在する抵抗の値が大きくなることを抑制できる。よって、ボディ電位を半導体装置の隅々まで伝達することが可能となり、基板浮遊問題やホットキャリアの問題の抑制が行えるようになる。また、これに伴って、ボディ端子領域からの距離により半導体素子の特性にばらつきが生じることを抑制できる。
【0052】
なお、上述のとおりダミー活性領域3cを設けることでダミー領域DM1の抵抗値を低下させることができるが、シリコン層に形成されたウェルにさらに不純物を注入しなくても、ウェルをそのままダミー活性領域として用いてもよい。その場合のダミー活性領域は、ウェルをそのまま用いたものであるので、ダミー活性領域3cほどには不純物濃度が高くはない。そのため、ダミー活性領域3cよりは、その抵抗値が高くなる。しかしながら、部分分離絶縁膜5b下のシリコン層3bの抵抗値に比べれば、膜厚一杯に広がったシリコン層の抵抗値は低い。よって、ダミー活性領域として利用することが可能である。
【0053】
また、本実施の形態にかかるSOIデバイスの部分分離絶縁膜5bの場合、ダミー領域DM1が設けられているため、部分分離絶縁膜5bの有する引っ張り応力をダミー領域に分散させることができる。そのため、引っ張り応力が半導体素子等に及ぼす力を軽減することができる。図2では、この引っ張り応力を符号ST1として示しているが、引っ張り応力ST1は、図49に示した引っ張り応力ST2よりも小さく、MOSトランジスタTR1やシリコン層3bに対して与える影響が小さい。よって、シリコン層3bやドレイン領域6aおよびソース領域6bに結晶欠陥が生じにくく、ウェルにおけるリーク電流を増加させにくい。
【0054】
また、ダミー領域DM1を設けることにより、部分分離絶縁膜5bへの加工プロセスの安定性を向上させることができる。すなわち、部分分離絶縁膜5bをCMP(Chemical Mechanical Polishing)法を用いて形成する場合に、ウェハにかかる圧力を一定にしやすくなり、部分分離絶縁膜5bにディッシングが生じにくい。また、プラズマエッチングにより部分分離絶縁膜5bを形成する場合には、部分分離絶縁膜5bが適度に分散していることから、ウェハ上で均一にプラズマの状態を保つことができる。
【0055】
本実施の形態にかかるSOIデバイスを用いれば、ダミー領域DM1を形成しているので、基板浮遊問題やホットキャリアの問題の抑制が行えるようになる。また、これに伴って、ボディ端子領域からの距離により半導体素子の特性にばらつきが生じることを抑制できる。またさらに、部分分離絶縁膜5bの有する引っ張り応力をダミー領域に分散させることができ、引っ張り応力が半導体素子等に及ぼす力を軽減することができる。よって、シリコン層3bやドレイン領域6aおよびソース領域6bに結晶欠陥が生じにくく、ウェルにおけるリーク電流を増加させにくい。また、ダミー領域DM1を設けることにより、部分分離絶縁膜5bへの加工プロセスの安定性を向上させることができる。
【0056】
なお、図51に示したSOIデバイスのように、本実施の形態にかかるSOIデバイスにおいてもMOSトランジスタTR1のドレイン領域6aおよびソース領域6bを埋め込み絶縁膜2に接しないように設けてもよい。そうすれば、より一層、基板浮遊問題やホットキャリアの問題が抑制できる。
【0057】
また、本実施の形態においては、シリサイド領域10gを形成する場合について記述したが、シリサイド領域10gを形成しない場合であっても、上記のような効果はある。通常、DRAMのメモリセル等ではリフレッシュ特性の向上のため、ソース領域およびドレイン領域にはシリサイド化を行わないようにしている。その場合には、本実施の形態にかかるSOIデバイス中のダミー領域についてもシリサイド領域を有しない構造となる。シリサイド領域を有しない構造であっても、ダミー領域DM1が設けられておれば、部分分離絶縁膜直下の薄いシリコン層3bのみを有する従来の技術よりもボディ抵抗を下げることができる。
【0058】
<実施の形態2>
本実施の形態は、実施の形態1にかかるSOIデバイスの変形例を示すものである。なお、図3は本実施の形態にかかるSOIデバイスの上面図を、図4は図3における切断線X2−X2における断面図をそれぞれ示している。なお、図3および図4では実施の形態1にかかるSOIデバイスと同様の機能を有する要素については同一符号を付している。
【0059】
本実施の形態においては、ダミー領域DM1の抵抗値をさらに下げるために、Al等の金属やポリシリコン等その他の導電性材料からなるダミーコンタクトプラグ12cおよびダミー配線13cが形成される。
【0060】
MOSトランジスタTR1のドレイン領域6aおよびソース領域6bには、図4に示すように、層間絶縁膜11内に形成されたコンタクトプラグ12a,12bがそれぞれシリサイド領域10a,10bを介して接続され、コンタクトプラグ12a,12bには、それぞれ配線13a,13bが接続されることが多い。本実施の形態では、ダミー領域DM1のダミー活性領域3cにもシリサイド領域10gを介してコンタクトプラグ12a,12bと同様のダミーコンタクトプラグ12cを接続し、ダミーコンタクトプラグ12cに配線13a,13bと同様のダミー配線13cを設けるのである。
【0061】
なお、ダミー配線13cは隣接するダミー領域DM1にまたがって接続しておけばよい。そうすれば、隣接するダミー領域DM1の間で、ダミー活性領域3cとシリコン層3bとによる電気的経路だけでなく、ダミー配線13cによる電気的経路も生じるので、ダミー領域DM1の抵抗値をさらに下げることができる。よって、ボディ電位がより半導体装置の隅々まで伝達しやすく、基板浮遊問題やホットキャリアの問題の抑制がより確実に行えるようになる。
【0062】
また、ダミー配線13cを設けることにより、層間絶縁膜11上において配線の有無による高さのばらつきも抑制できる。よって、層間絶縁膜11上にさらに上層の層間絶縁膜(図示せず)を形成してこれにCMP法を行う場合、上層の層間絶縁膜にかかる圧力を一定にしやすくなり、上層の層間絶縁膜にディッシングが生じにくい。
【0063】
さらに、ダミー配線13cを設けることにより、SOIデバイスにおいて問題となりやすいセルフヒーティング効果を抑制することができる。セルフヒーティング効果とは、素子動作時に発生した熱を充分に放熱することができずに熱を蓄積してしまう現象のことである。SOIデバイスでは、半導体素子が比較的熱伝導率の小さい酸化膜等からなる埋め込み絶縁膜や分離絶縁膜に囲まれているために、このセルフヒーティング効果が問題となりやすい。しかし、ダミー配線13cが形成されておれば、ダミー配線13cが放熱に寄与し、セルフヒーティング効果を抑制することができる。
【0064】
なお、図3に示すように、ボディ端子領域3dにもコンタクトプラグ12dおよび配線13dが設けられる。そして、配線13dはボディ電位Vbdに電気的に接続される。
【0065】
その他の構成は実施の形態1にかかるSOIデバイスと同様のため、説明を省略する。
【0066】
本実施の形態にかかるSOIデバイスを用いれば、ダミーコンタクトプラグ12cおよびダミー配線13cが形成されているので、ボディ電位がより半導体装置の隅々まで伝達しやすく、基板浮遊問題やホットキャリアの問題の抑制がより確実に行える。また、層間絶縁膜11上にさらに上層の層間絶縁膜を形成してこれにCMP法を行う場合、上層の層間絶縁膜にディッシングが生じにくい。さらに、SOIデバイスにおいて問題となりやすいセルフヒーティング効果を抑制することができる。
【0067】
<実施の形態3>
本実施の形態は、実施の形態1にかかるSOIデバイスの変形例を示すものである。なお、図5は本実施の形態にかかるSOIデバイスの上面図を、図6は図5における切断線X3−X3における断面図をそれぞれ示している。なお、図5および図6では実施の形態1にかかるSOIデバイスと同様の機能を有する要素については同一符号を付している。
【0068】
本実施の形態においては、ダミー領域DM1に代わって、ダミーゲート絶縁膜4bとダミーゲート電極7bとを有するダミー領域DM2が形成される。ダミー領域DM2は、シリコン層3aに形成されたウェルをダミー活性領域として有し、さらに、シリコン層3a上に形成された、酸化膜等の絶縁膜からなるダミーゲート絶縁膜4b、ダミーゲート絶縁膜4b上に形成されたダミーゲート電極7bとを有している。また、ダミーゲート電極7bの表面にはシリサイド領域9bが形成されている。さらに、ダミーゲート電極7bの側面にはサイドウォール8が形成されている。
【0069】
このように、ダミー領域DM2が部分分離絶縁膜5b内に形成されることで、部分分離絶縁膜5b下のシリコン層3bが半導体装置において占める割合が減少する。そして、シリコン層3bが減少した分だけ、ダミー活性領域たるシリコン層3aの占める割合が増加する。
【0070】
シリコン層3aは、膜厚が厚い分、シリコン層3bよりもその抵抗値が低いため、上述の抵抗RSのようにMOSトランジスタTR1とボディ端子領域3dとの間に介在する抵抗の値が大きくなることを抑制できる。よって、ボディ電位を半導体装置の隅々まで伝達することが可能となり、基板浮遊問題やホットキャリアの問題の抑制が行えるようになる。また、これに伴って、ボディ端子領域からの距離により半導体素子の特性にばらつきが生じることを抑制できる。
【0071】
なお、ダミー活性領域たるシリコン層3aは、ウェルをそのまま用いたものであるので、実施の形態1におけるダミー活性領域3cほどには不純物濃度が高くはない。しかしながら、部分分離絶縁膜5b下のシリコン層3bの抵抗値に比べれば、膜厚一杯に広がったシリコン層の抵抗値は低い。よって、ダミー活性領域として利用することが可能である。
【0072】
また、もちろん、実施の形態1におけるダミー活性領域3cを、図6に示したSOIデバイスに設けて、さらなる抵抗値の低下を図ってもよい。
【0073】
また、ダミーゲート電極7bを設けることで、MOSトランジスタTR1のゲート電極7aをフォトリソグラフィ技術等を用いて形成する際に、ゲート電極の寸法のばらつきの発生を抑制することが可能となる。ウェハ面内においてゲート電極の密度に粗密があると、導電性膜の堆積量やエッチング量等が微妙に異なってくるため、ゲート電極の寸法にばらつきが発生しやすいが、ダミーゲート電極7bを半導体素子の形成しないところにほぼ一様に設けておけば、ばらつきが生じにくくなるからである。
【0074】
またさらに、ダミーゲート電極7bを設けることで、ウェハ面内においてゲート電極の有無による高さのばらつきも抑制できる。よって、層間絶縁膜(図示せず)をMOSトランジスタTR1およびダミー領域DM2の上部に形成してこれにCMP法を行う場合、層間絶縁膜にかかる圧力を一定にしやすくなり、層間絶縁膜にディッシングが生じにくい。
【0075】
その他の構成は実施の形態1にかかるSOIデバイスと同様のため、説明を省略する。
【0076】
本実施の形態にかかるSOIデバイスを用いれば、ダミー領域DM2が部分分離絶縁膜5b内に形成されるので、実施の形態1にかかるSOIデバイスと同様の効果を有する。また、ダミーゲート電極7bを設けるので、MOSトランジスタTR1のゲート電極7aをフォトリソグラフィ技術等を用いて形成する際に、ゲート電極の寸法のばらつきの発生を抑制することが可能となる。またさらに、層間絶縁膜をMOSトランジスタTR1およびダミー領域DM2の上部に形成してこれにCMP法を行う場合、層間絶縁膜にディッシングが生じにくい。
【0077】
<実施の形態4>
本実施の形態は、実施の形態3にかかるSOIデバイスの変形例を示すものである。なお、図7は本実施の形態にかかるSOIデバイスの断面図を示している。なお、図7では実施の形態3にかかるSOIデバイスと同様の機能を有する要素については同一符号を付している。
【0078】
本実施の形態においては、ダミー領域DM2のダミーゲート電極7bに配線LNを形成して、これにダミーゲート電位Vdmを与えてダミーゲート電極7bの電位を固定する。
【0079】
ここで、ダミー活性領域たるシリコン層3aに形成されるウェルがp型である場合には、ソース電位を0Vとしてダミーゲート電位Vdmに0Vまたは負の電圧を印加すればよい。そうすれば、シリコン層3aのうちダミーゲート絶縁膜4b直下の部分に正孔が蓄積されてキャリアが増加し、ダミー活性領域たるシリコン層3aの抵抗値がさらに低下する。
【0080】
また、ウェルがn型である場合には、ソース電位を0Vとしてダミーゲート電位Vdmに0Vまたは正の電圧を印加すればよい。そうすれば、シリコン層3aのうちダミーゲート絶縁膜4b直下の部分に電子が蓄積されてキャリアが増加し、ダミー活性領域たるシリコン層3aの抵抗値がさらに低下する。
【0081】
その他の構成は実施の形態3にかかるSOIデバイスと同様のため、説明を省略する。
【0082】
本実施の形態にかかるSOIデバイスを用いれば、ダミーゲート電極7bにダミーゲート電位Vdmを与えるので、ダミー活性領域たるシリコン層3aの抵抗値をさらに低下させることができる。
【0083】
<実施の形態5>
本実施の形態は、実施の形態1にかかるSOIデバイスと実施の形態3にかかるSOIデバイスとを組み合わせた構造の変形例を示すものである。すなわち、ダミーゲート電極がシリコン層3a上に部分的に設けられ、ダミーゲート電極付近は実施の形態3にかかるSOIデバイスと同様の構造、それ以外のシリコン層3a付近は実施の形態1にかかるSOIデバイスと同様の構造となったSOIデバイスである。
【0084】
なお、図8は本実施の形態にかかるSOIデバイスの上面図を、図9は図8における切断線X4−X4における断面図をそれぞれ示している。なお、図8および図9では実施の形態3にかかるSOIデバイスと同様の機能を有する要素については同一符号を付している。
【0085】
本実施の形態においては、ダミー領域DM2に代わって、ダミーゲート絶縁膜4c、ダミーゲート電極7c、ダミードレイン領域6cおよびダミーソース領域6dを有し、シリコン層3aがダミーのボディ領域となる、MOSトランジスタと類似した構造のダミー領域DM3が形成される。ただし、シリコン層3aとダミードレイン領域6cおよびダミーソース領域6dとは、同じ導電型にされるため、ダミー領域DM3の構造はMOSトランジスタとは異なったものである。
【0086】
また、ダミーゲート電極7c、ダミードレイン領域6cおよびダミーソース領域6dの表面にはシリサイド領域9c,10c,10dがそれぞれ形成されている。さらに、ダミーゲート電極7cの側面にはサイドウォール8が形成されている。
【0087】
なお、図9では例として、ダミードレイン領域6cおよびダミーソース領域6dを埋め込み絶縁膜2に接するほど深く設けた場合を示している。
【0088】
このように、ダミー領域DM3が部分分離絶縁膜5b内に形成されることで、部分分離絶縁膜5b下のシリコン層3bが半導体装置において占める割合が減少する。そして、シリコン層3bが減少した分だけ、ダミードレイン領域6c、ダミーソース領域6d、ボディ領域たるシリコン層3aおよびシリサイド領域10c,10dの占める割合が増加する。
【0089】
なお、ダミー領域DM3において、ダミードレイン領域6cおよびダミーソース領域6dの導電型を、MOSトランジスタTR1のドレイン領域6aおよびソース領域6bのようにシリコン層3aとは異なる導電型になるようにしてもよい。その場合、同じ導電型とする場合に比べてボディ抵抗は上昇する。しかし、ダミー領域DM3が設けられることで従来の技術よりもボディ抵抗の値を低下させられることには変わりはない。
【0090】
その他の構成は実施の形態1および3にかかるSOIデバイスと同様のため、説明を省略する。
【0091】
本実施の形態にかかるSOIデバイスを用いれば、実施の形態1にかかるSOIデバイスの有する効果と実施の形態3にかかるSOIデバイスの有する効果が同時に得られる。
【0092】
<実施の形態6>
本実施の形態は、実施の形態5にかかるSOIデバイスの変形例を示すものである。なお、図10は本実施の形態にかかるSOIデバイスの上面図を、図11は図10における切断線X5−X5における断面図をそれぞれ示している。なお、図10および図11では実施の形態5にかかるSOIデバイスと同様の機能を有する要素については同一符号を付している。
【0093】
本実施の形態においては、ダミー領域DM3の抵抗値をさらに下げるために、Al等の金属やポリシリコン等その他の導電性材料からなるダミーコンタクトプラグ12e,12fおよびダミー配線13e,13fが形成される。
【0094】
MOSトランジスタTR1のドレイン領域6aおよびソース領域6bには、図11に示すように層間絶縁膜11内に形成されたコンタクトプラグ12a,12bがそれぞれシリサイド領域10a,10bを介して接続され、コンタクトプラグ12a,12bには、それぞれ配線13a,13bが接続されることが多い。本実施の形態では、ダミー領域DM3のダミードレイン領域6cおよびダミーソース領域6dにも、それぞれシリサイド領域10c,10dを介してコンタクトプラグ12a,12bと同様のダミーコンタクトプラグ12e,12fを接続し、ダミーコンタクトプラグ12e,12fに配線13a,13bと同様のダミー配線13e,13fを設けるのである。
【0095】
なお、図11に示すように、ダミーコンタクトプラグ12e,12fのうち少なくとも一方をダミーゲート電極7cに(シリサイド領域9cを介して)接続する、いわゆるシェアードコンタクト構造を採用すればよい。そうすれば、ゲート電極7cの電位を、ダミードレイン領域6cおよびダミーソース領域6dの電位と同じ値に固定することができる。これにより、ダミー領域の抵抗値を固定することができる。
【0096】
さらに、シェアードコンタクト構造にしたダミーゲート電極7cは隣接するダミー領域DM3にまたがって接続しておけばよい。そうすれば、隣接するダミー領域DM3の間で、ダミードレイン領域6cおよびダミーソース領域6dとシリコン層3bとによる電気的経路だけでなく、ダミーゲート電極7cによる電気的経路も生じるので、ダミー領域DM3の抵抗値をさらに下げることができる。よって、ボディ電位がより半導体装置の隅々まで伝達しやすく、基板浮遊問題やホットキャリアの問題の抑制がより確実に行えるようになる。
【0097】
本実施の形態では、実施の形態2におけるダミー配線13cと同様、ダミー配線13e,13fを設けることにより、層間絶縁膜11上において配線の有無による高さのばらつきも抑制できる。よって、層間絶縁膜11上にさらに上層の層間絶縁膜(図示せず)を形成してこれにCMP法を行う場合、上層の層間絶縁膜にかかる圧力を一定にしやすくなり、上層の層間絶縁膜にディッシングが生じにくい。
【0098】
さらに、ダミー配線13e,13fを設けることにより、SOIデバイスにおいて問題となりやすいセルフヒーティング効果を抑制することができる。
【0099】
なお、図10に示すように、ボディ端子領域3dにもコンタクトプラグ12dが設けられる。そして、ボディ端子領域3dはボディ電位Vbdに電気的に接続される。
【0100】
その他の構成は実施の形態5にかかるSOIデバイスと同様のため、説明を省略する。
【0101】
本実施の形態にかかるSOIデバイスを用いれば、ダミーコンタクトプラグ12e,12fおよびダミー配線13e,13fが形成されているので、ボディ電位がより半導体装置の隅々まで伝達しやすく、基板浮遊問題やホットキャリアの問題の抑制がより確実に行える。また、層間絶縁膜11上にさらに上層の層間絶縁膜を形成してこれにCMP法を行う場合、上層の層間絶縁膜にディッシングが生じにくい。さらに、SOIデバイスにおいて問題となりやすいセルフヒーティング効果を抑制することができる。
【0102】
<実施の形態7>
本実施の形態は、実施の形態5または6にかかるSOIデバイスの変形例を示すものである。なお、図12は本実施の形態にかかるSOIデバイスの上面図を示している。なお、図12では実施の形態5または6にかかるSOIデバイスと同様の機能を有する要素については同一符号を付している。
【0103】
本実施の形態においては、ダミーゲート電極7cに代わって、ダミー領域のシリコン層と同様の大きさの四角形のダミーゲート電極7dを、ダミー領域から少しずらして形成している。なお、ダミーゲート電極7dに覆われていないシリコン層には、ダミー活性領域3eが形成される。このダミー活性領域3eはダミーゲート電極7dの四角形と相似な四角形の一部を切り欠いた形状をしている。また、このダミーゲート電極7dおよびダミー活性領域3eの表面にはシリサイド領域が形成されていてもよい。
【0104】
その他の構成は実施の形態5または6にかかるSOIデバイスと同様のため、説明を省略する。
【0105】
本実施の形態にかかるSOIデバイスの有するダミーゲート電極7dおよびダミー活性領域3eの構造でも、実施の形態5または6にかかるSOIデバイスと同様、基板浮遊問題やホットキャリアの問題の抑制が行える。
【0106】
<実施の形態8>
本実施の形態も、実施の形態5または6にかかるSOIデバイスの変形例を示すものである。なお、図13は本実施の形態にかかるSOIデバイスの上面図を示している。なお、図13では実施の形態5または6にかかるSOIデバイスと同様の機能を有する要素については同一符号を付している。
【0107】
本実施の形態においては、ダミーゲート電極7cに代わって、ダミー領域のシリコン層を十字形に覆うダミーゲート電極7eを形成している。なお、ダミーゲート電極7eに覆われていないシリコン層には、ダミー活性領域3fが形成される。このダミー活性領域3fは、十字形のダミーゲート電極7eによって複数に分割されるが、全体として、ダミーゲート電極7eの十字型を構成する各辺と平行な四辺を有する平行四辺形を構成する。また、このダミーゲート電極7eおよびダミー活性領域3fの表面にはシリサイド領域が形成されていてもよい。
【0108】
その他の構成は実施の形態5または6にかかるSOIデバイスと同様のため、説明を省略する。
【0109】
本実施の形態にかかるSOIデバイスの有するダミーゲート電極7eおよびダミー活性領域3fの構造でも、実施の形態5または6にかかるSOIデバイスと同様、基板浮遊問題やホットキャリアの問題の抑制が行える。
【0110】
なお、ダミーゲート電極の構造を本実施の形態のように十字型にしておくと、例えば、実施の形態7にかかるダミーゲート電極と比較して以下のような利点がある。
【0111】
まず、図14はダミーゲート電極7eを用いた場合の、ダミー領域を挟むA地点およびB地点間に存在する電気抵抗を示した図である。まず、ダミー領域を挟むAB両地点間の抵抗として、部分分離絶縁膜5bの有する抵抗R1がある。
【0112】
さらに、十字型のダミーゲート電極7eにより分割されたダミー活性領域3fのうち左上の領域3f1の有する抵抗R2、十字型のダミーゲート電極7eにより分割されたダミー活性領域3fのうち右上の領域3f2の有する抵抗R4、および領域3f1,3f2に挟まれたダミーゲート電極7e直下のシリコン層3a1の有する抵抗R3の直列接続したものが、AB両地点間の抵抗として存在する。
【0113】
同様に、十字型のダミーゲート電極7eにより分割されたダミー活性領域3fのうち左下の領域3f3の有する抵抗R6、十字型のダミーゲート電極7eにより分割されたダミー活性領域3fのうち右下の領域3f4の有する抵抗R8、および領域3f3,3f4に挟まれたダミーゲート電極7e直下のシリコン層3a3の有する抵抗R7の直列接続したものが、AB両地点間の抵抗として存在する。
【0114】
そして、十字型のダミーゲート電極7eの横一文字部分の直下のシリコン層3a2の有する抵抗R5がAB両地点間の抵抗として存在する。
【0115】
一方、図15はダミーゲート電極7dを用いた場合の、ダミー領域を挟むC地点およびD地点間に存在する電気抵抗を示した図である。まず、ダミー領域を挟むCD両地点間の抵抗として、部分分離絶縁膜5bの有する抵抗R9がある。
【0116】
さらに、ダミーゲート電極7dに覆われなかった部分のダミー活性領域3eのうち、CDを結ぶ線分に平行に存在する長方形部分3e1の抵抗R10が、CD両地点間の抵抗として存在する。
【0117】
また、ダミーゲート電極7dに覆われた部分の直下のシリコン層3a4の有する抵抗R13、およびダミーゲート電極7dに覆われなかった部分のダミー活性領域3eのうち長方形部分3e1を除いた部分のダミー活性領域3e2の有する抵抗R12の直列接続した合成抵抗R11が存在する。
【0118】
ここで、ダミーゲート電極7d,7eが、AB方向およびCD方向にずれてパターン形成されてしまった場合を考える。
【0119】
図14の場合、抵抗R2,R4,R6,R8の各値が、AB方向へのずれによって変化する。しかし、抵抗R2と抵抗R4の合計および抵抗R6と抵抗R8の合計はAB方向へのずれによって変化することはない。領域3f1と領域3f2とは同じ材質でできており、その合計面積は一定値だからである。領域3f3と領域3f4についても同様である。
【0120】
また、それ以外の抵抗R1,R3,R5,R7の各値は、AB方向へのずれによって変化しない。
【0121】
よって、図14の場合は、ダミーゲート電極7eがAB方向にずれてパターン形成されてしまった場合であっても、ダミー領域の抵抗値が変化せず、マスクパターンの合わせ精度に左右されにくい抵抗値を有するダミー領域となる。
【0122】
このようにダミーゲート電極7eがずれてパターン形成されても、ダミー領域の抵抗値が変化しないようにするには、ダミー活性領域3eの形成されたシリコン層が、ダミーゲートの十字型を構成する各辺と平行な四辺を有する平行四辺形を構成しておればよい。
【0123】
一方、図15の場合は、抵抗R12,R13の各値が、CD方向へのずれによって変化する。また、それ以外の抵抗R9,R10の各値は、CD方向へのずれによって変化しない。
【0124】
この場合は、抵抗R12,R13の各値が、CD方向へのずれによって変化する。ダミー活性領域3e2とシリコン層3a4とでは材質が異なることから、抵抗R12の変化と抵抗R13の変化とでは、変化の仕方が異なる。よって、その合成抵抗R11の値は、ダミーゲート電極7dがCD方向にずれてパターン形成されてしまった場合には、変化することになる。よって、この場合はマスクパターンの合わせ精度に左右されやすい抵抗値を有するダミー領域となる。
【0125】
以上が、ダミーゲート電極の形状を十字型にする利点である。
【0126】
<実施の形態9>
本実施の形態は、実施の形態3にかかるSOIデバイスの変形例を示すものである。なお、図16は本実施の形態にかかるSOIデバイスの上面図を、図17は図16における切断線X6−X6における断面図をそれぞれ示している。なお、図16および図17では実施の形態3にかかるSOIデバイスと同様の機能を有する要素については同一符号を付している。
【0127】
本実施の形態においては、部分分離絶縁膜5b以外に、完全分離絶縁膜5aが併せ用いられている。図16および図17に示すように、MOSトランジスタTR1とその周辺に存在するダミー領域DM2とが一つのウェルに設けられており、そのウェルの境界部分に完全分離絶縁膜5aが存在する。
【0128】
このように、部分分離絶縁膜5bと完全分離絶縁膜5aとを併用する場合であっても、ダミー領域DM2を設けることで、実施の形態3と同様の効果を得ることができる。また、完全分離絶縁膜を用いるので、ラッチアップやノイズに対する耐性が強い。
【0129】
なお、本実施の形態は、実施の形態3にかかるSOIデバイスにその適用が限られるものではなく、上記した他の実施の形態の各々についても適用することが可能である。その場合は、各実施の形態に応じた効果を得ることができる。
【0130】
<実施の形態10>
本実施の形態は、実施の形態1にかかるSOIデバイス中のダミー領域DM1の配置方法について説明するものである。
【0131】
ダミー領域DM1を形成する場合、ダミー活性領域3cを規定するパターンを有するフォトマスクを用いてフォトリソグラフィ技術により形成される。よって、このダミー活性領域3cの配置パターンがダミー領域DM1の配置パターンに相当する。
【0132】
以下に、ダミー活性領域3cの配置パターンの決定方法について説明する。
【0133】
まず、図18に示すような、ダミー活性領域3cのパターン3c1が規則的に配置されたフォトマスクの設計図面を用意する。この設計図面は、実際の図面でもよいし、CAD上の電子データであっても構わない。
【0134】
次に、MOSトランジスタTR1等、SOIデバイスの素子および回路のパターンが記載されたフォトマスクの設計図面を用意する。
【0135】
そして、この2つの設計図面を重ね合わせる。なお図18では、素子および回路のパターンを破線表示している。そして、2つの設計図面を重ね合わせたときに、素子および回路のパターンが重なるダミー活性領域3cのパターン3c1は消去する。また、素子および回路のパターンを若干拡大したオーバーサイズ像OSの範囲内に存在するダミー活性領域3cのパターン3c1についても消去する。
【0136】
こうして得られるのが、図19に示す配置図である。このように、素子および回路のパターンが重なる部分のダミー活性領域3cのパターン3c1およびオーバーサイズ像OSの範囲内に存在するダミー活性領域3cのパターン3c1を消去することで、素子および回路の、ダミー活性領域3cによる短絡等の危険が回避される。
【0137】
なお、図19に示す配置図では、ダミー活性領域3cのパターン3c1を消去した部分が、他の領域に比べて分離絶縁膜の領域が広くなりバランスを失する。そこで、図20に示すように、パターン3c1を消去した部分のうちオーバーサイズ像OSの範囲外となる部分に、パターン3c1よりも小さなパターン3c2を改めて形成するようにしてもよい。このように、ダミー活性領域3cのパターンを数種類設けると、分離絶縁膜の粗密が均一となり、CMP等のプロセスの安定性に対して有効である。
【0138】
また、素子および回路のパターンが記載されたフォトマスクの設計図面ではなく、SOIデバイスのシリコン層のウェルのパターンが記載されたフォトマスクの設計図面を用意し、両者を重ね合わせてウェルの境界上に存在するダミー活性領域3cのパターン3c1を消去するようにもする。図21および図22はこれを示した図であり、n型ウェル3gとp型ウェル3bとの境界上に存在するダミー活性領域3cのパターン3c1が消去されている。
【0139】
このように、ウェルの境界上に存在するダミー活性領域3cのパターン3c1を消去することで、ウェル間の、ダミー活性領域3cによる短絡の危険が回避される。
【0140】
なお、本実施の形態にかかるダミー領域の配置方法は、実施の形態1にかかるSOIデバイスにその適用が限られるものではなく、上記した他の実施の形態の各々についても適用することが可能である。
【0141】
<実施の形態11>
本実施の形態は、実施の形態1にかかるSOIデバイスの変形例を示すものである。なお、図23は本実施の形態にかかるSOIデバイスの断面図を示している。なお、図23では実施の形態1にかかるSOIデバイスと同様の機能を有する要素については同一符号を付している。
【0142】
本実施の形態においては、部分分離絶縁膜5bに代わって完全分離絶縁膜5aを用いる場合を示している。なお、その他の構成は実施の形態1にかかるSOIデバイスと同様のため、説明を省略する。
【0143】
実施の形態1にかかるSOIデバイスのダミー領域DM1は、素子間の絶縁に完全分離絶縁膜5aのみが用いられる場合であっても、以下のような効果を生じさせるので有効である。
【0144】
すなわち、完全分離絶縁膜5aの有する引っ張り応力をダミー領域DM1に分散させることができ、引っ張り応力がMOSトランジスタTR1等に及ぼす力を軽減することができる。よって、ドレイン領域6aおよびソース領域6bに結晶欠陥が生じにくい。
【0145】
また、ダミー領域DM1を設けることにより、完全分離絶縁膜5aをCMP法を用いて形成する場合に、ウェハにかかる圧力を一定にしやすくなり、完全分離絶縁膜5aにディッシングが生じにくい。また、プラズマエッチングにより完全分離絶縁膜5aを形成する場合には、完全分離絶縁膜5aが適度に分散していることから、ウェハ上で均一にプラズマの状態を保つことができる。よって、完全分離絶縁膜5aへの加工プロセスの安定性を向上させることができる。
【0146】
また、比較的熱伝導率の小さい酸化膜等からなる埋め込み絶縁膜2および完全分離絶縁膜5aに半導体素子が囲まれているために、セルフヒーティング効果が生じやすいが、ダミー領域DM1を設けることによりダミー領域DM1が放熱に寄与し、それを抑制することができる。
【0147】
また、SOIデバイスでは、埋め込み絶縁膜2が形成されているために、バルク基板に形成されたデバイスと比較して、重金属のゲッタリング能力が低い。
【0148】
バルク基板の場合には、ウェハの裏面に多結晶シリコン層を形成し、その多結晶シリコン層を、Fe,Cu,Cr,Ni,Pt等の有害な重金属のゲッタリングサイトとして用いることが多い。しかし、SOIデバイスでは、埋め込み絶縁膜2が形成されているために、重金属の移動が遮断されやすい。よって、重金属のゲッタリング能力が低くなる。
【0149】
ところが、シリコン層と埋め込み酸化膜との界面も、重金属のゲッタリングサイトとして機能することが知られている。よって、ダミー領域DM1を設けることにより、シリコン層と埋め込み酸化膜との界面の面積を増やすことができ、ゲッタリング能力を向上させることができる。その結果、ゲート絶縁膜の信頼性の向上、およびpn接合界面でのリーク電流の発生の防止等の効果がある。
【0150】
なお、部分分離絶縁膜5bに代わって完全分離絶縁膜5aを用いる場合であってもダミー領域が有効に機能するのは、実施の形態1にかかるSOIデバイスに限られるものではない。例えば、実施の形態2にかかるSOIデバイスにおいて、部分分離絶縁膜5bに代わって完全分離絶縁膜5aを用いる場合を示したのが、図24である。
【0151】
このように、上記した他の実施の形態の各々についても、部分分離絶縁膜5bに代わって完全分離絶縁膜5aを適用することが可能である。
【0152】
なお、シリコン層3a,3cは完全分離絶縁膜5aおよび埋め込み酸化膜2により完全に絶縁されているので、その導電型はn型であってもp型であってもどちらでもよい。
【0153】
なお、完全分離絶縁膜を備えるSOIデバイスであって、シリコン層のダミー領域を備えるものが、例えば特開平8−32049号公報や特開平10−321549号公報に記載されている。
【0154】
<実施の形態12>
本実施の形態は、実施の形態5または6にかかるSOIデバイスを例にとり、その製造方法について図25〜図41を用いて説明するものである。
【0155】
まず、シリコン等からなる基板1を用意し、貼り合わせ法などにより基板1上に埋め込み酸化膜2とシリコン層3とを形成し、図25に示すようなSOI基板を形成する。各部の膜厚の例は、埋め込み酸化膜2が100〜500nm、シリコン層3が30〜400nm程度である。なお、パワーデバイス用にする場合は、シリコン層3が数μmから数十μm程度である。
【0156】
次に、SOI基板上に絶縁膜4を形成する。絶縁膜4には、熱酸化膜やTEOS酸化膜等を用いればよい。なお、絶縁膜4の膜厚の例は、5〜40nm程度である。その後、絶縁膜4上に部分分離絶縁膜形成用のマスク層21を形成する。マスク層21の膜厚の例は、50〜300nm程度である。このマスク層21には、例えば窒化膜を用いればよい。窒化膜は、LPCVD(Low Pressure Chemical Vapor Deposition)法やプラズマCVD法等で形成できる。
【0157】
そして、マスク層21に対しフォトリソグラフィー技術を用いてパターニングを行う。具体的には、フォトレジストをマスク層21上に形成して、フォトレジストをパターニングする。その後、フォトレジストをマスクとして、RIE(Reactive Ion Etching)装置やECR(Electron Cyclotron Resonance)装置を用いてマスク層21にエッチングを行う。そして、アッシング装置および硫酸と過酸化水素水との混合液を用いてフォトレジストを除去する。この状態を示すのが、図26である。なお、図26においては、ダミー領域を形成する領域をDM3、nチャネル型のMOSトランジスタを形成する領域をTR1、pチャネル型のMOSトランジスタを形成する領域をTR2としてそれぞれ表示している。また、各領域の境界部分に、部分分離絶縁膜形成用のパターン22aが設けられている。
【0158】
次に、RIE装置やECR装置を用いてゲート絶縁膜4およびシリコン層3にエッチングを行って、トレンチ22bを形成する(図27)。ただし、シリコン層3をエッチングする際には、部分分離絶縁膜を形成するためにシリコン層3を貫通しないよう注意する必要がある。また、これにより絶縁膜4は、ゲート絶縁膜4a,4c,4dの各領域に区分される。
【0159】
次に、酸化膜等の部分分離絶縁膜の材料をトレンチ22bを充分に埋め込むように形成する。この材料には、例えばHDP(High Density Plasma)装置を用いて形成されるプラズマTEOS酸化膜等を用いればよい。なお、この部分分離絶縁膜の材料の膜厚は、例えば100〜500nm程度とすればよい。
【0160】
そして、CMP法によりその表面を平坦化させる(図28)。この後、1000〜1100℃程度の熱処理を行い、堆積した膜の材料の膜質を向上させる。このようにして、部分分離絶縁膜5bがトレンチ22bの内部に形成される。なお、部分分離絶縁膜の材料を堆積する前に、900〜1000℃程度の高温熱処理を行ってトレンチ22b内の上部や底部の角部分を丸めておけば、部分分離絶縁膜5bとして堆積させた材料の引っ張り応力が緩和されるので効果的である。
【0161】
次に、ウェットエッチングにより、またはRIE装置やECR装置を用いて部分分離絶縁膜5bに対しエッチバックを行い、部分分離絶縁膜5bの表面の高さを調節する。そして、マスク層21を例えば熱燐酸を用いて除去する(図29)。なお、マスク層21の除去時にゲート絶縁膜4a,4c,4dも除去して、熱酸化や堆積により新たにゲート絶縁膜4a,4c,4dを設けるようにしてもよい。
【0162】
次に、MOSトランジスタTR2の領域にフォトレジストRSaを形成して、不純物注入時のマスクとする。そして、ダミー領域DM3およびMOSトランジスタTR1の領域のシリコン層3にB、BF2、In等の不純物IP1を注入して、p型ウェルを形成する(図30)。シリコン層3a,3bは、このp型ウェルの一部となる。
【0163】
次に、フォトレジストRSaを除去し、ダミー領域DM3およびMOSトランジスタTR1の領域にフォトレジストRSbを形成して、不純物注入時のマスクとする。そして先と同様にして、MOSトランジスタTR2の領域のシリコン層3にP、As、Sb等の不純物IP2を注入して、n型ウェルを形成する(図31)。シリコン層3g,3hは、このn型ウェルの一部となる。
【0164】
なお、p型ウェルおよびn型ウェルとも、その不純物濃度は、例えば1×1015〜1×1019cm-2程度となるようにする。
【0165】
次に、ゲート電極7a,7c,7dの形成を行う。なお、その前に、ゲート絶縁膜4a,4c,4dを除去して、熱酸化や堆積により新たにゲート絶縁膜4a,4c,4dを設けるようにしてもよい。また、窒化酸化膜やAl2O3等の金属酸化膜、Ta2O5等の高誘電率酸化膜などを新たなゲート絶縁膜4a,4c,4dとして用いてもよい。
【0166】
そして、まず多結晶シリコン等のゲート電極の材料を、例えばLPCVD装置を用いて100〜400nm程度堆積させる。なお、多結晶シリコンには、PやB等の不純物をドープしておいてもよい。また、多結晶シリコン以外にもW,Ta,Al等の金属材料をゲート電極の材料として用いてもよい。
【0167】
次に、フォトリソグラフィー技術によりゲート電極の材料にパターニングを行う。この際、ゲート電極の材料にパターニングを行なうためのマスク層としては、フォトレジストを用いる以外にも、酸化膜を用いたり、酸化膜と窒化膜の積層構造を用いてもよい。そして、パターニングの終了後、マスク層を除去する。
【0168】
次に、ポケット領域の形成を行う。ポケット領域は、微細化にともなう短チャネル効果を抑制するはたらきがある。短チャネル効果は、ドレイン領域及びソース領域でのpn接合面の深さやゲート絶縁膜の寸法等の条件にも左右される。よって、その条件が最適化でき、短チャネル効果を抑制できる場合には、このポケット領域の形成を行わなくてもよい。
【0169】
まず、MOSトランジスタTR2のポケット領域6e3,6f3の形成から行う。図32に示すように、p型のウェルが形成された領域にフォトレジストRScを形成する。そして、フォトレジストRSc、ゲート電極7dおよび部分分離絶縁膜5bをマスクとして例えばAs,P,Sb等を注入し、例えば1×1012〜1×1014cm-2程度の不純物濃度となるようにポケット領域6e3,6f3を形成する。
【0170】
そして、フォトレジストRScの除去後、新たにフォトレジストRSdを形成し、MOSトランジスタTR1のポケット領域6a3,6b3の形成を行う。すなわち、フォトレジストRSd、ゲート電極7aおよび部分分離絶縁膜5bをマスクとして例えばB,BF2,In等を注入し、例えば1×1012〜1×1014cm-2程度の不純物濃度となるようにポケット領域6a3,6b3を形成する。
【0171】
この後、続けてエクステンション領域6a2,6b2の形成も行う。すなわち、フォトレジストRSd、ゲート電極7aおよび部分分離絶縁膜5bをマスクとして例えばAs,P,Sb等を注入し、例えば1×1013〜1×1015cm-2程度の不純物濃度となるようにエクステンション領域6a2,6b2を形成する(図33)。
【0172】
そして、フォトレジストRSdの除去後、新たにフォトレジストRSeを形成し、ダミー領域DM3およびMOSトランジスタTR2のエクステンション領域6c2,6d2,6e2,6f2の形成を行う。すなわち、フォトレジストRSe、ゲート電極7c,7dおよび部分分離絶縁膜5bをマスクとして例えばB,BF2,In等を注入し、例えば1×1013〜1×1015cm-2程度の不純物濃度となるようにエクステンション領域6c2,6d2,6e2,6f2を形成する(図34)。
【0173】
次に、フォトレジストRSeを除去し、サイドウォール8の形成を行う。サイドウォール膜としては、TEOS酸化膜、プラズマ酸化膜等を用いればよい。また、LPCVD法やプラズマCVD法で形成したSi3N4や、Si3N4とSiO2の積層構造をサイドウォール膜として用いてもよい。そして、サイドウォール膜の堆積後、エッチバックを行い、サイドウォール8を形成する。
【0174】
そして、次に、MOSトランジスタTR2およびダミー領域DM3上にフォトレジストRSfを形成し、フォトレジストRSf、ゲート電極7a、サイドウォール8および部分分離絶縁膜5bをマスクとして例えばAs,P,Sb等を注入し、例えば1×1014〜1×1016cm-2程度の不純物濃度となるようにドレイン領域6a1、ソース領域6b1を形成する(図35)。
【0175】
次に、フォトレジストRSfを除去し、新たにフォトレジストRSgを形成し、ダミー領域DM3およびMOSトランジスタTR2のダミードレイン領域6c1、ダミーソース領域6d1、ドレイン領域6e1およびソース領域6f1の形成を行う。すなわち、フォトレジストRSg、ゲート電極7c,7dおよび部分分離絶縁膜5bをマスクとして例えばB,BF2,In等を注入し、例えば1×1014〜1×1016cm-2程度の不純物濃度となるようにダミードレイン領域6c1、ダミーソース領域6d1、ドレイン領域6e1およびソース領域6f1を形成する(図36)。そして、この後フォトレジストRSgを除去し、ソース領域およびドレイン領域の活性化のためのアニール(800〜1150℃)を行う。
【0176】
なお、図24以前の断面図においては、図が煩雑になる為、ポケット領域およびエクステンション領域の明示を省略していた。しかし、実際には上述のようにこれらの領域が形成されることが望ましい。
【0177】
次に、ダミードレイン領域6c1、ダミーソース領域6d1、ドレイン領域6a1,6e1およびソース領域6b1,6f1の、シリサイド化を行う部分のゲート絶縁膜4a,4c,4dを除去する。そして、ゲート電極7c,7a,7dとともに、シリサイド化を行う(図37)。
【0178】
なお、図37においては、ソース、ドレイン、ゲートの全てにシリサイド化を行うサリサイド(SAlicide)プロセスが行われる場合を例示しているが、ゲート電極のみをシリサイド化するポリサイド(Polycide)プロセスを行う場合や、ESD(Electro-Static Discharge)用に用いるためソース、ドレイン、ゲートのいずれにもシリサイド化を行わない場合などももちろん考えられる。シリサイド化を行わない部分には、シリサイドプロテクション酸化膜等を形成すればよい。なお、シリサイドとしては、TiSi2,CoSi2,NiSi2,WSi2,TaSi2,MoSi2,HfSi2,Pd2Si,PtSi,ZrSi2等が用いられる。
【0179】
次に、層間絶縁膜、コンタクトプラグおよび配線の形成を行う。まず、層間絶縁膜11を、基板上の全面におよそ1μm程度堆積させる。そして、層間絶縁膜11を平坦化させるためにCMP処理を行う。
【0180】
次に、コンタクトプラグの形成のために、フォトリソグラフィー技術によりコンタクトプラグ用トレンチを層間絶縁膜11に形成する(図38)。
【0181】
そして、コンタクトプラグ用トレンチ内に充分埋め込まれるようにW等の金属膜などの導電性材料を形成する。また、Wの代わりにAl、TiN、ドープト多結晶シリコン等を用いてもよい。
【0182】
なお、導電性材料の成膜方法としては、Wについては例えばブランケットCVD法と選択CVD法とがある。Alについては例えば高温スパッタ法とリフロースパッタ法とがある。TiNやドープト多結晶シリコンについては例えばLPCVD法がある。なお、Wと下地の層間絶縁膜11との間での密着性の向上のために、Wを堆積させる前に、Ti,TiN,TiW等を形成しておいてもよい。ここでは、ブランケットCVD法を採用した場合のWを例にとって説明する。
【0183】
まず、W膜を基板全面に形成し、エッチバックにより平坦化する(図39)。
【0184】
次に、1層目の配線13a,13b,13e,13f,13g,13hを形成する。その材料として例えばAl膜を採用し、これを層間絶縁膜11および各コンタクトプラグ上に形成する。この材料にはAl以外にも例えば、AlCuSiやCuやドープト多結晶シリコンでもよい。
【0185】
そして、1層目の配線の材料にフォトリソグラフィー技術を用いてパターニングを行う(図40)。
【0186】
次に、1層目の配線上に上層の層間絶縁膜14を形成し、層間絶縁膜11と同様、CMP処理による平坦化を行う。そして層間絶縁膜14内に、例えば配線13a,13gに接続されるビアホールを形成する。
【0187】
そして、ビアホール内に充分埋め込まれるように、1層目の配線と同様にしてW等の金属膜などの導電性材料を形成し、これをパターニングしてビアプラグ19を形成する。そして、2層目の配線15a〜15fを形成する。
【0188】
以降、同様に上層の層間絶縁膜16、ビアプラグ20、3層目の配線17a〜17fを形成する。そして、最上層には、チップ保護用のパッシベーション膜18が形成される(図41)。
【0189】
以上のプロセスを経ることで、実施の形態6にかかるSOIデバイスが形成される。
【0190】
なお、実施の形態9または11にかかるような完全分離絶縁膜を有する構造を製造する場合には、図27の工程の後に、図42に示すように、トレンチ22bを埋め込み絶縁膜2にまで到達させた構造のトレンチ22cを形成する工程を追加すればよい。つまり、完全分離絶縁膜とすべき部分が開口したフォトレジストRShを用いてエッチングを行い、トレンチ22cを形成する。
【0191】
そして、酸化膜等の、部分分離絶縁膜および完全分離絶縁膜の材料をトレンチ22b,22cを充分に埋め込むように形成する。この材料には、例えばHDP装置を用いて形成されるプラズマTEOS酸化膜等を用いればよい。
【0192】
そして、CMP法によりその表面を平坦化させる(図43)。この後、1000〜1100℃程度の熱処理を行い、堆積した膜の材料の膜質を向上させる。なお、部分分離絶縁膜および完全分離絶縁膜の材料を堆積する前に、900〜1000℃程度の高温熱処理を行ってトレンチ22b,22c内の上部や底部の角部分を丸めておけば、部分分離絶縁膜5bおよび完全分離絶縁膜5aとして堆積させた材料の引っ張り応力が緩和されるので効果的である。
【0193】
次に、ウェットエッチングにより、またはRIE装置やECR装置を用いて部分分離絶縁膜5bおよび完全分離絶縁膜5aに対しエッチバックを行い、部分分離絶縁膜5bおよび完全分離絶縁膜5aの表面の高さを調節する。そして、マスク層21を例えば熱燐酸を用いて除去する(図44)。
【0194】
以降のプロセスは、図30以降に示したものと同様に行えばよい。
【0195】
本実施の形態にかかるSOIデバイスの製造方法を用いれば、MOSトランジスタTR1,TR2とダミー領域DM3とを並行して形成するので、ダミー領域を設けるための新たな工程が必要とはならずに、従来のフォトマスクのレイアウトを変更するだけで済み、経済的である。
【0196】
なお、本実施の形態は、実施の形態5または6にかかるSOIデバイスの製造方法に限られるものではなく、実施の形態5または6にかかるSOIデバイスの製造方法を変形することで、上記した他の実施の形態の各々についても製造することが可能である。
【0197】
すなわち、実施の形態1または2にかかるSOIデバイスについては、図32においてゲート電極7cを設けないようにしておけば、以降の工程を進めるだけで実施の形態1または2にかかるSOIデバイスを製造することができる。
【0198】
また、実施の形態3または4にかかるSOIデバイスについては、図32において、ダミー領域DM3を挟む2つの部分分離絶縁膜5bに届くようにゲート電極7cを設けるようにしておけば、以降の工程を進めるだけで実施の形態3または4にかかるSOIデバイスを製造することができる。
【0199】
また、実施の形態7または8にかかるSOIデバイスについては、図32において、ゲート電極7cを設ける際のフォトマスクのパターンに適当なものを採用することで、以降の工程を進めるだけで実施の形態7または8にかかるSOIデバイスを製造することができる。
【0200】
【発明の効果】
請求項1に記載の発明によれば、第1領域を備えているので、第1分離絶縁膜が連続して設けられる場合に比べ、基板浮遊問題やホットキャリアの問題の抑制が行える。またさらに、第1分離絶縁膜の有する引っ張り応力を第1領域に分散させることができ、引っ張り応力が半導体素子等に及ぼす力を軽減することができる。また、第1領域を設けることにより、第1分離絶縁膜への加工プロセスの安定性を向上させることができる。
【0201】
請求項2に記載の発明によれば、第2分離絶縁膜を備えるので、ラッチアップやノイズに対する耐性が強い。
【0202】
請求項3に記載の発明によれば、第1領域の半導体層内に前記第2導電型の不純物が注入されているので、半導体素子とボディ電位が与えられる部分の間に介在する抵抗の値が大きくなることを抑制できる。よって、ボディ電位を半導体装置の隅々まで伝達することが可能となり、基板浮遊問題やホットキャリアの問題の抑制が行えるようになる。また、これに伴って、ボディ端子領域からの距離により半導体素子の特性にばらつきが生じることを抑制できる。
【0203】
請求項4及び請求項5に記載の発明によれば、第1ウェルと第1領域の半導体層とを異なる導電型とする場合よりも第1領域の抵抗値を下げることができる。
【0204】
請求項6に記載の発明によれば、第1領域の半導体層の表面に第1配線が接続されているので、ボディ電位がより半導体装置の隅々まで伝達しやすく、基板浮遊問題やホットキャリアの問題の抑制がより確実に行える。また、第1配線間に層間絶縁膜を設け、その上にさらに上層の層間絶縁膜を形成してこれにCMP法を行う場合、上層の層間絶縁膜にディッシングが生じにくい。さらに、SOIデバイスにおいて問題となりやすいセルフヒーティング効果を抑制することができる。
【0205】
請求項7に記載の発明によれば、第1ゲート電極を有するので、半導体素子がゲート電極を有し、これをフォトリソグラフィ技術等を用いて形成する際に、ゲート電極の寸法のばらつきの発生を抑制することが可能となる。またさらに、層間絶縁膜を半導体素子および第1領域の上部に形成してこれにCMP法を行う場合、層間絶縁膜にディッシングが生じにくい。
【0206】
請求項8に記載の発明によれば、第1ゲート電極に第1ゲート電位を与えるので、半導体層の抵抗値をさらに低下させることができる。
【0207】
請求項9に記載の発明によれば、第1ゲートが半導体層の他の一部の上に部分的に設けられ、半導体層の他の一部のうち第1ゲートに覆われない部分に、前記所定の導電型の不純物が注入されているので、請求項3に記載の半導体装置の有する効果および請求項6に記載の半導体装置の有する効果が同時に得られる。
【0208】
請求項10に記載の発明によれば、第1領域の半導体層と第1ゲート電極とが電気的に接続されているので、第1領域の抵抗値を固定することができる。また、電気的接続を第1コンタクトプラグおよび第1配線を用いて行うので、ボディ電位がより半導体装置の隅々まで伝達しやすく、基板浮遊問題やホットキャリアの問題の抑制がより確実に行える。また、第1配線間に層間絶縁膜を設け、層間絶縁膜上にさらに上層の層間絶縁膜を形成してこれにCMP法を行う場合、第1配線が存在するので上層の層間絶縁膜にディッシングが生じにくい。さらに、SOIデバイスにおいて問題となりやすいセルフヒーティング効果を抑制することができる。
【0209】
請求項11に記載の発明によれば、第1ゲートが十字型であり、第1領域の半導体層が、第1ゲートの十字型を構成する各辺と平行な四辺を有する平行四辺形を構成するので、第1ゲートのパターンがずれて形成されてしまった場合であっても、第1領域の抵抗値が変化せず、プロセスの安定性に左右されにくい抵抗値を有する第1領域となる。
【図面の簡単な説明】
【図1】 実施の形態1に係るSOIデバイスの上面図である。
【図2】 実施の形態1に係るSOIデバイスの断面図である。
【図3】 実施の形態2に係るSOIデバイスの上面図である。
【図4】 実施の形態2に係るSOIデバイスの断面図である。
【図5】 実施の形態3に係るSOIデバイスの上面図である。
【図6】 実施の形態3に係るSOIデバイスの断面図である。
【図7】 実施の形態4に係るSOIデバイスの断面図である。
【図8】 実施の形態5に係るSOIデバイスの上面図である。
【図9】 実施の形態5に係るSOIデバイスの断面図である。
【図10】 実施の形態6に係るSOIデバイスの上面図である。
【図11】 実施の形態6に係るSOIデバイスの断面図である。
【図12】 実施の形態7に係るSOIデバイスの上面図である。
【図13】 実施の形態8に係るSOIデバイスの上面図である。
【図14】 実施の形態8に係るSOIデバイスの、ダミー領域を挟むA地点およびB地点間に存在する電気抵抗を示した図である。
【図15】 実施の形態7に係るSOIデバイスの、ダミー領域を挟むC地点およびD地点間に存在する電気抵抗を示した図である。
【図16】 実施の形態9に係るSOIデバイスの上面図である。
【図17】 実施の形態9に係るSOIデバイスの断面図である。
【図18】 実施の形態10に係るダミー領域の配置方法を示した図である。
【図19】 実施の形態10に係るダミー領域の配置方法を示した図である。
【図20】 実施の形態10に係るダミー領域の配置方法を示した図である。
【図21】 実施の形態10に係るダミー領域の配置方法を示した図である。
【図22】 実施の形態10に係るダミー領域の配置方法を示した図である。
【図23】 実施の形態11に係るSOIデバイスの断面図である。
【図24】 実施の形態11に係るSOIデバイスの断面図である。
【図25】 実施の形態12に係るSOIデバイスの製造方法を示す図である。
【図26】 実施の形態12に係るSOIデバイスの製造方法を示す図である。
【図27】 実施の形態12に係るSOIデバイスの製造方法を示す図である。
【図28】 実施の形態12に係るSOIデバイスの製造方法を示す図である。
【図29】 実施の形態12に係るSOIデバイスの製造方法を示す図である。
【図30】 実施の形態12に係るSOIデバイスの製造方法を示す図である。
【図31】 実施の形態12に係るSOIデバイスの製造方法を示す図である。
【図32】 実施の形態12に係るSOIデバイスの製造方法を示す図である。
【図33】 実施の形態12に係るSOIデバイスの製造方法を示す図である。
【図34】 実施の形態12に係るSOIデバイスの製造方法を示す図である。
【図35】 実施の形態12に係るSOIデバイスの製造方法を示す図である。
【図36】 実施の形態12に係るSOIデバイスの製造方法を示す図である。
【図37】 実施の形態12に係るSOIデバイスの製造方法を示す図である。
【図38】 実施の形態12に係るSOIデバイスの製造方法を示す図である。
【図39】 実施の形態12に係るSOIデバイスの製造方法を示す図である。
【図40】 実施の形態12に係るSOIデバイスの製造方法を示す図である。
【図41】 実施の形態12に係るSOIデバイスの製造方法を示す図である。
【図42】 実施の形態12に係るSOIデバイスの製造方法を示す図である。
【図43】 実施の形態12に係るSOIデバイスの製造方法を示す図である。
【図44】 実施の形態12に係るSOIデバイスの製造方法を示す図である。
【図45】 従来のSOIデバイスの断面図である。
【図46】 従来のSOIデバイスの電流電圧特性を示す図である。
【図47】 従来のSOIデバイスの問題点を示す図である。
【図48】 従来のSOIデバイスの上面図である。
【図49】 従来のSOIデバイスの断面図である。
【図50】 従来のSOIデバイスの断面図である。
【図51】 従来のSOIデバイスの断面図である。
【符号の説明】
1 基板、2 埋め込み絶縁膜、3,3a,3b シリコン層、3c ダミー拡散領域、4b ダミーゲート絶縁膜、5a 完全分離絶縁膜、5b 部分分離絶縁膜、6c ダミードレイン領域、6d ダミーソース領域、7b,7c ダミーゲート電極、9b,9c,10c,10d シリサイド領域、11 層間絶縁膜、12a〜12h コンタクトプラグ、13a〜13h 配線、TR1,TR2 MOSトランジスタ、DM1〜DM3 ダミー領域。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device (SOI device) including an SOI (Silicon On Insulator) substrate and a semiconductor element formed on the SOI substrate, and a manufacturing method thereof.
[0002]
[Prior art]
In recent years, SOI devices have attracted attention because they can be used as high-speed and low-power consumption devices. The SOI substrate is a substrate including a substrate made of silicon or the like, a buried insulating film such as an oxide film formed thereon, and a silicon layer formed on the buried insulating film. The SOI device functions as a semiconductor device by forming a semiconductor element in at least one of the inside or the surface of the silicon layer in the SOI substrate.
[0003]
Recently, so-called thin-film SOI devices, in which the silicon layer in an SOI substrate is thinned to about several μm, are attracting attention, and application to LSIs for portable devices is expected.
[0004]
An example of a conventional SOI device is shown in FIG. 45,
[0005]
The MOS transistor TR1 includes a
[0006]
Further, an
[0007]
Now, in a MOS transistor formed on a normal bulk substrate that is not an SOI substrate, a body potential (for example, ground potential) is applied to the bulk substrate serving as a body region. However, in the case of the SOI device as shown in FIG. 45, each MOS transistor TR1 is completely electrically insulated from the
[0008]
One of the problems of floating the substrate is that it causes a so-called kink effect in which a hump (a stepped portion) occurs in the current-voltage characteristics of the drain-source current Ids and the drain-source voltage Vds. FIG. 46 is a diagram showing the kink effect. As shown in FIG. 46, a hump HP is generated in a portion having a constant current characteristic in the current-voltage characteristic of a normal transistor.
[0009]
One cause of the occurrence of the hump HP is considered to be holes HL accumulated in the vicinity of the
[0010]
In addition, a parasitic bipolar transistor PT as shown in FIG. 47 using the
[0011]
In addition, a decrease in current drive capability has recently been reported as another substrate floating problem (Extended Abstracts of the 1999 International Conference on Solid State Devices and Materials, Tokyo, 1999, pp. 340-341).
[0012]
In order to suppress such a substrate floating problem, the impurity concentration of the channel portion in the body region must be increased. However, an increase in the impurity concentration increases the substrate bias effect, which causes the detrimental effect of reducing the current driving capability.
[0013]
In addition, there is a concern about the reliability of hot carriers in SOI devices. In the case of a MOS transistor, if the silicon layer of the SOI substrate is extremely thin,WorldHot carriers generated in the region are injected not only into the gate insulating film but also into the buried insulating film, which causes a major deterioration of the device. This hot carrier problem is also important in a MOS transistor formed on a bulk substrate, but a MOS transistor formed on an SOI substrate has two insulating films, a gate insulating film and a buried insulating film. Just a more serious problem.
[0014]
In order to suppress the substrate floating problem and the hot carrier problem as described above, the potential of the body region may be electrically fixed. However, in the case of the SOI device as shown in FIG. 45, each MOS transistor TR1 is completely electrically insulated from the
[0015]
However, if body terminals are provided for all the MOS transistors in the integrated circuit, the circuit area is greatly increased.
[0016]
Therefore, it is considered that a partial isolation insulating film having a structure in which the isolation insulating film does not reach the buried insulating film is used instead of the complete
[0017]
48 to 50 are views showing a case where this partial isolation insulating film is applied to the SOI device shown in FIG. 48 is a top view of the SOI device, FIG. 49 is a cross-sectional view taken along a cutting line X7-X7 in FIG. 48, and FIG. 50 is a cross-sectional view taken along a cutting line YY in FIG.
[0018]
As shown in FIGS. 49 and 50, in this SOI device, a partial
[0019]
On the other hand, the
[0020]
In the case of an SOI substrate that employs a partial isolation insulating film, the advantages of latch-up free and the like of a conventional SOI substrate that employs a complete isolation insulating film are lost. Therefore, when a plurality of wells of different conductivity types are provided by previously implanting impurities into the silicon layer, a partial isolation insulating film is adopted only within the same conductivity type well, and a boundary region between wells of different conductivity types In this case, a technique using a complete isolation insulating film and using both in combination is also conceivable.
[0021]
However, if it is not necessary to consider a problem such as latch-up, only the partial isolation insulating film needs to be used. By doing so, it is not necessary to manufacture both types of insulating films, and the number of processes required for manufacturing can be reduced.
[0022]
[Problems to be solved by the invention]
However, since the
[0023]
As a result, the substrate floating problem and the hot carrier problem cannot be sufficiently suppressed, and the characteristics of the semiconductor element vary depending on the distance from the body terminal region.
[0024]
For example, as shown in FIG. 51, if the
[0025]
Further, in the case of the widely distributed partial
[0026]
When such tensile stress ST2 is large, crystal defects may occur in the
[0027]
The substrate floating problem, hot carrier problem, and crystal defect problem as described above can occur in the same manner even when the partial isolation insulating film and the complete isolation insulating film are used in combination.
[0028]
Therefore, the present invention sufficiently suppresses the problem of floating substrates and hot carriers that are likely to occur in SOI devices, and it is difficult to cause crystal defects in the surrounding structure even with a widely distributed partial isolation insulating film. Semiconductor equipmentPlaceIt is to provide.
[0029]
[Means for Solving the Problems]
The invention according to
The MOS transistor is
A source region and a drain region of a first conductivity type, each selectively formed in the semiconductor layer;
A body region that is a portion of a second conductivity type between the source region and the drain region in the semiconductor layer;
A gate electrode formed on the body region via a gate oxide film,
Between the first isolation insulating film and the buried insulating film, a first isolation insulating film lower semiconductor layer that is a portion of the second conductivity type in the semiconductor layer is formed,
In a region other than the formation region of each of the MOS transistor and the first isolation insulating film in the semiconductor layerBy belonging to the same well as the semiconductor layer below the first isolation insulating film and the body regionA body potential setting region that is electrically connected to the semiconductor layer below the first isolation insulating film and the body region and is a portion of the second conductivity type to which a body potential is applied;
In the first isolation insulating film between the MOS transistorsA first region formed including a part of the semiconductor layer in a region separated from a formation region of each of the MOS transistor and the body potential setting region, and the first isolation insulating film is not formed on an upper surface thereof; PreparationThe semiconductor layer in the first region is the second conductivity type.It is a semiconductor device.
[0030]
According to a second aspect of the present invention, there is provided the semiconductor device according to the first aspect, wherein the second isolation insulation is an insulating film formed through the semiconductor layer while being in contact with the buried insulating film.MembraneFurther, the semiconductor device is provided.
[0031]
The invention according to
[0032]
The invention according to
[0033]
The invention according to claim 5 is the semiconductor device according to
[0034]
Claim 7The semiconductor device according to
[0035]
Claim 8The invention described inClaim 7The semiconductor device according to
[0036]
Claim 9The invention described inClaim 7The semiconductor device according to
[0037]
Claim 10The invention described inClaim 9A first contact plug electrically connected to the semiconductor layer and the first gate electrode in the first region, and a first wiring connected to the first contact plug. Further, the semiconductor device is provided.
[0038]
Claim 11The invention described inClaim 7The semiconductor device according to
[0043]
DETAILED DESCRIPTION OF THE INVENTION
<
1 and 2 are diagrams showing an SOI device according to a first embodiment of the present invention. 1 is a top view of the SOI device, and FIG. 2 is a cross-sectional view taken along a cutting line X1-X1 in FIG. 1 and 2, elements having the same functions as those of the SOI devices shown in FIGS. 48 to 50 are denoted by the same reference numerals.
[0044]
As shown in FIGS. 1 and 2, this SOI device has an SOI substrate including a
[0045]
The MOS transistor TR1 includes a
[0046]
Also in the SOI device according to the present embodiment, the partial
[0047]
However, in the present embodiment, unlike the SOI device shown in FIGS. 48 to 50, the partial
[0048]
This dummy region DM1 has a dummy
[0049]
The conductivity type of the impurity implanted into the dummy
[0050]
For example, in FIG. 2, since the silicon layers 3a and 3b are formed as p-type wells, the dummy
[0051]
Since the resistance value of the dummy
[0052]
Although the resistance value of the dummy region DM1 can be lowered by providing the dummy
[0053]
In the case of the partial
[0054]
Further, by providing the dummy region DM1, the stability of the processing process for the partial
[0055]
If the SOI device according to the present embodiment is used, since the dummy region DM1 is formed, it becomes possible to suppress the substrate floating problem and the hot carrier problem. Along with this, variation in characteristics of the semiconductor element due to the distance from the body terminal region can be suppressed. Furthermore, the tensile stress of the partial
[0056]
As in the SOI device shown in FIG. 51, the
[0057]
In the present embodiment, the case where the
[0058]
<
The present embodiment shows a modification of the SOI device according to the first embodiment. 3 is a top view of the SOI device according to the present embodiment, and FIG. 4 is a cross-sectional view taken along a cutting line X2-X2 in FIG. 3 and 4, elements having the same functions as those of the SOI device according to the first embodiment are denoted by the same reference numerals.
[0059]
In the present embodiment, dummy contact plugs 12c and
[0060]
As shown in FIG. 4, contact plugs 12a and 12b formed in
[0061]
Note that the
[0062]
In addition, by providing the
[0063]
Furthermore, by providing the
[0064]
As shown in FIG. 3, contact plugs 12d and
[0065]
Since other configurations are the same as those of the SOI device according to the first embodiment, description thereof is omitted.
[0066]
If the SOI device according to the present embodiment is used, since the
[0067]
<
The present embodiment shows a modification of the SOI device according to the first embodiment. 5 is a top view of the SOI device according to the present embodiment, and FIG. 6 is a cross-sectional view taken along the section line X3-X3 in FIG. 5 and 6, elements having the same functions as those of the SOI device according to the first embodiment are denoted by the same reference numerals.
[0068]
In the present embodiment, a dummy region DM2 having a dummy
[0069]
As described above, since the dummy region DM2 is formed in the partial
[0070]
Since the
[0071]
Since the
[0072]
Of course, the dummy
[0073]
Further, by providing the
[0074]
Furthermore, by providing the
[0075]
Since other configurations are the same as those of the SOI device according to the first embodiment, description thereof is omitted.
[0076]
If the SOI device according to the present embodiment is used, since the dummy region DM2 is formed in the partial
[0077]
<
The present embodiment shows a modification of the SOI device according to the third embodiment. FIG. 7 is a sectional view of the SOI device according to this embodiment. In FIG. 7, elements having the same functions as those of the SOI device according to the third embodiment are denoted by the same reference numerals.
[0078]
In the present embodiment, a wiring LN is formed on the
[0079]
Here, when the well formed in the
[0080]
If the well is n-type, the source potential may be set to 0V and 0V or a positive voltage may be applied to the dummy gate potential Vdm. Then, electrons are accumulated in the
[0081]
Since other configurations are the same as those of the SOI device according to the third embodiment, description thereof is omitted.
[0082]
If the SOI device according to the present embodiment is used, the dummy gate potential Vdm is applied to the
[0083]
<Embodiment 5>
The present embodiment shows a modification of the structure in which the SOI device according to the first embodiment and the SOI device according to the third embodiment are combined. That is, the dummy gate electrode is partially provided on the
[0084]
8 is a top view of the SOI device according to the present embodiment, and FIG. 9 is a cross-sectional view taken along the cutting line X4-X4 in FIG. 8 and 9, elements having the same functions as those of the SOI device according to the third embodiment are denoted by the same reference numerals.
[0085]
In the present embodiment, a MOS having dummy
[0086]
[0087]
FIG. 9 shows an example in which the
[0088]
As described above, since the dummy region DM3 is formed in the partial
[0089]
In dummy region DM3, the conductivity types of
[0090]
Since other configurations are the same as those of the SOI device according to the first and third embodiments, the description thereof is omitted.
[0091]
If the SOI device according to the present embodiment is used, the effect of the SOI device according to the first embodiment and the effect of the SOI device according to the third embodiment can be obtained simultaneously.
[0092]
<
The present embodiment shows a modification of the SOI device according to the fifth embodiment. 10 is a top view of the SOI device according to the present embodiment, and FIG. 11 is a cross-sectional view taken along the section line X5-X5 in FIG. In FIGS. 10 and 11, elements having the same functions as those of the SOI device according to the fifth embodiment are denoted by the same reference numerals.
[0093]
In the present embodiment, dummy contact plugs 12e and 12f and
[0094]
As shown in FIG. 11, contact plugs 12a and 12b formed in
[0095]
As shown in FIG. 11, a so-called shared contact structure in which at least one of the dummy contact plugs 12e and 12f is connected to the
[0096]
Furthermore, the
[0097]
In the present embodiment, similarly to the
[0098]
Furthermore, by providing the
[0099]
As shown in FIG. 10, a
[0100]
Since other configurations are the same as those of the SOI device according to the fifth embodiment, description thereof is omitted.
[0101]
If the SOI device according to the present embodiment is used, since the dummy contact plugs 12e and 12f and the
[0102]
<
The present embodiment shows a modification of the SOI device according to the fifth or sixth embodiment. FIG. 12 is a top view of the SOI device according to this embodiment. In FIG. 12, elements having the same functions as those of the SOI device according to the fifth or sixth embodiment are denoted by the same reference numerals.
[0103]
In the present embodiment, instead of the
[0104]
Since other configurations are the same as those of the SOI device according to the fifth or sixth embodiment, description thereof is omitted.
[0105]
Even in the structure of the
[0106]
<Eighth embodiment>
This embodiment also shows a modification of the SOI device according to the fifth or sixth embodiment. FIG. 13 is a top view of the SOI device according to this embodiment. In FIG. 13, elements having the same functions as those of the SOI device according to the fifth or sixth embodiment are denoted by the same reference numerals.
[0107]
In the present embodiment, a
[0108]
Since other configurations are the same as those of the SOI device according to the fifth or sixth embodiment, description thereof is omitted.
[0109]
Even in the structure of the
[0110]
Note that, if the structure of the dummy gate electrode is formed in a cross shape as in the present embodiment, for example, the following advantages are obtained as compared with the dummy gate electrode according to the seventh embodiment.
[0111]
First, FIG. 14 is a diagram showing the electric resistance existing between the points A and B across the dummy region when the
[0112]
Further, the resistance R2 of the upper left region 3f1 of the dummy
[0113]
Similarly, the resistor R6 of the lower left region 3f3 of the dummy
[0114]
The resistor R5 of the silicon layer 3a2 immediately below the horizontal one character portion of the cross-shaped
[0115]
On the other hand, FIG. 15 is a diagram showing the electric resistance existing between the points C and D across the dummy region when the
[0116]
Further, in the portion of the dummy active region 3e that is not covered with the
[0117]
In addition, the resistor R13 of the silicon layer 3a4 immediately below the portion covered by the
[0118]
Here, let us consider a case where the
[0119]
In the case of FIG. 14, the values of the resistors R2, R4, R6, and R8 change due to the shift in the AB direction. However, the sum of the resistors R2 and R4 and the sum of the resistors R6 and R8 are not changed by the shift in the AB direction. This is because the region 3f1 and the region 3f2 are made of the same material, and the total area thereof is a constant value. The same applies to the region 3f3 and the region 3f4.
[0120]
Further, the other values of the resistors R1, R3, R5, and R7 are not changed by the shift in the AB direction.
[0121]
Therefore, in the case of FIG. 14, even when the
[0122]
In order to prevent the resistance value of the dummy region from changing even if the
[0123]
On the other hand, in the case of FIG. 15, each value of resistance R12, R13 changes with the shift | offset | difference to CD direction. Further, the other values of the resistors R9 and R10 do not change due to the deviation in the CD direction.
[0124]
In this case, the values of the resistors R12 and R13 change due to the shift in the CD direction. Since the dummy active region 3e2 and the silicon layer 3a4 are made of different materials, the change in the resistance R12 and the change in the resistance R13 are different. Therefore, the value of the combined resistance R11 is as follows when the
[0125]
The above is the advantage of making the shape of the dummy gate electrode a cross shape.
[0126]
<
The present embodiment shows a modification of the SOI device according to the third embodiment. 16 is a top view of the SOI device according to the present embodiment, and FIG. 17 is a cross-sectional view taken along the cutting line X6-X6 in FIG. 16 and 17, elements having the same functions as those of the SOI device according to the third embodiment are denoted by the same reference numerals.
[0127]
In the present embodiment, a complete
[0128]
As described above, even when the partial
[0129]
The application of this embodiment is not limited to the SOI device according to the third embodiment, and it can be applied to each of the other embodiments described above. In that case, the effect according to each embodiment can be obtained.
[0130]
<
In the present embodiment, a method of arranging the dummy area DM1 in the SOI device according to the first embodiment will be described.
[0131]
When the dummy region DM1 is formed, the dummy region DM1 is formed by a photolithography technique using a photomask having a pattern that defines the dummy
[0132]
Hereinafter, a method for determining the arrangement pattern of the dummy
[0133]
First, as shown in FIG. 18, a photomask design drawing in which the patterns 3c1 of the dummy
[0134]
Next, a photomask design drawing in which the pattern of SOI device elements and circuits, such as the MOS transistor TR1, is prepared.
[0135]
Then, these two design drawings are overlapped. In FIG. 18, the element and circuit patterns are indicated by broken lines. When the two design drawings are superimposed, the pattern 3c1 of the dummy
[0136]
The arrangement shown in FIG. 19 is obtained in this way. In this way, by erasing the pattern 3c1 of the dummy
[0137]
In the layout diagram shown in FIG. 19, the portion of the dummy
[0138]
Also, instead of a photomask design drawing that describes the element and circuit patterns, a photomask design drawing that describes the well pattern of the silicon layer of the SOI device is prepared and superimposed on the well boundary. The pattern 3c1 of the dummy
[0139]
In this way, by erasing the pattern 3c1 of the dummy
[0140]
The dummy region arrangement method according to the present embodiment is not limited to the application to the SOI device according to the first embodiment, and can be applied to each of the other embodiments described above. is there.
[0141]
<
The present embodiment shows a modification of the SOI device according to the first embodiment. FIG. 23 shows a cross-sectional view of the SOI device according to the present embodiment. In FIG. 23, elements having the same functions as those of the SOI device according to the first embodiment are denoted by the same reference numerals.
[0142]
In the present embodiment, the case where the complete
[0143]
The dummy region DM1 of the SOI device according to the first embodiment is effective because it produces the following effects even when only the complete
[0144]
That is, the tensile stress of the complete
[0145]
In addition, by providing the dummy region DM1, when the complete
[0146]
In addition, since the semiconductor element is surrounded by the buried insulating
[0147]
Moreover, in the SOI device, since the buried insulating
[0148]
In the case of a bulk substrate, a polycrystalline silicon layer is formed on the back surface of the wafer, and the polycrystalline silicon layer is often used as a gettering site for harmful heavy metals such as Fe, Cu, Cr, Ni, and Pt. However, in the SOI device, since the buried insulating
[0149]
However, it is known that the interface between the silicon layer and the buried oxide film also functions as a heavy metal gettering site. Therefore, by providing the dummy region DM1, the area of the interface between the silicon layer and the buried oxide film can be increased, and the gettering ability can be improved. As a result, there are effects such as improving the reliability of the gate insulating film and preventing the occurrence of leakage current at the pn junction interface.
[0150]
Even when the complete
[0151]
As described above, also in each of the other embodiments described above, it is possible to apply the complete
[0152]
Since the silicon layers 3a and 3c are completely insulated by the complete
[0153]
An SOI device having a complete isolation insulating film and having a dummy region of a silicon layer is described in, for example, Japanese Patent Application Laid-Open Nos. 8-32049 and 10-321549.
[0154]
<
In the present embodiment, an SOI device according to the fifth or sixth embodiment is taken as an example, and a manufacturing method thereof will be described with reference to FIGS.
[0155]
First, a
[0156]
Next, the insulating
[0157]
Then, patterning is performed on the
[0158]
Next, the
[0159]
Next, a material of a partial isolation insulating film such as an oxide film is formed so as to sufficiently fill the
[0160]
Then, the surface is flattened by the CMP method (FIG. 28). Thereafter, a heat treatment at about 1000 to 1100 ° C. is performed to improve the film quality of the deposited film material. In this way, the partial
[0161]
Next, etch back is performed on the partial
[0162]
Next, a photoresist RSa is formed in the region of the MOS transistor TR2 to serve as a mask for impurity implantation. Then, B, BF are added to the
[0163]
Next, the photoresist RSa is removed, and a photoresist RSb is formed in the dummy region DM3 and the region of the MOS transistor TR1 to serve as a mask for impurity implantation. In the same manner as above, an impurity IP2 such as P, As, Sb, etc. is implanted into the
[0164]
The impurity concentration of both the p-type well and the n-type well is, for example, 1 × 1015~ 1x1019cm-2To be about.
[0165]
Next, the
[0166]
First, a gate electrode material such as polycrystalline silicon is deposited to a thickness of about 100 to 400 nm using, for example, an LPCVD apparatus. Note that polycrystalline silicon may be doped with impurities such as P and B. In addition to polycrystalline silicon, a metal material such as W, Ta, or Al may be used as a material for the gate electrode.
[0167]
Next, the gate electrode material is patterned by photolithography. At this time, as a mask layer for patterning the material of the gate electrode, besides using a photoresist, an oxide film or a laminated structure of an oxide film and a nitride film may be used. Then, after the patterning is completed, the mask layer is removed.
[0168]
Next, a pocket region is formed. The pocket region serves to suppress the short channel effect accompanying the miniaturization. The short channel effect also depends on conditions such as the depth of the pn junction surface in the drain region and the source region, the dimensions of the gate insulating film, and the like. Therefore, when the conditions can be optimized and the short channel effect can be suppressed, the pocket region need not be formed.
[0169]
First, the pocket regions 6e3 and 6f3 of the MOS transistor TR2 are formed. As shown in FIG. 32, a photoresist RSc is formed in the region where the p-type well is formed. Then, for example, As, P, Sb, etc. are implanted using the photoresist RSc, the
[0170]
Then, after removing the photoresist RSc, a new photoresist RSd is formed, and pocket regions 6a3 and 6b3 of the MOS transistor TR1 are formed. That is, for example, B, BF using the photoresist RSd, the
[0171]
Subsequently, extension regions 6a2 and 6b2 are also formed. That is, for example, As, P, Sb or the like is implanted using the photoresist RSd, the
[0172]
Then, after removing the photoresist RSd, a new photoresist RSe is formed, and the dummy regions DM3 and extension regions 6c2, 6d2, 6e2, and 6f2 of the MOS transistor TR2 are formed. That is, for example, B, BF using the photoresist RSe, the
[0173]
Next, the photoresist RSe is removed, and the
[0174]
Then, a photoresist RSf is formed on the MOS transistor TR2 and the dummy region DM3, and As, P, Sb, etc. are implanted using the photoresist RSf, the
[0175]
Next, the photoresist RSf is removed, a new photoresist RSg is formed, and the dummy region DM3 and the dummy drain region 6c1, the dummy source region 6d1, the drain region 6e1, and the source region 6f1 of the MOS transistor TR2 are formed. That is, for example, B, BF using the photoresist RSg, the
[0176]
In the cross-sectional views prior to FIG. 24, the illustration of the pocket region and the extension region is omitted because the drawing becomes complicated. However, it is actually desirable to form these regions as described above.
[0177]
Next, the portions of the
[0178]
In FIG. 37, a case where a salicide (SAlicide) process for silicidation is performed on all of the source, drain, and gate is illustrated, but a polycide process for silicidation only on the gate electrode is performed. Of course, it may be considered that no silicidation is performed on any of the source, drain, and gate because it is used for ESD (Electro-Static Discharge). A silicide protection oxide film or the like may be formed in a portion where silicidation is not performed. As silicide, TiSi2, CoSi2, NiSi2, WSi2, TaSi2, MoSi2, HfSi2, Pd2Si, PtSi, ZrSi2Etc. are used.
[0179]
Next, an interlayer insulating film, contact plugs and wirings are formed. First, the
[0180]
Next, in order to form a contact plug, a contact plug trench is formed in the
[0181]
Then, a conductive material such as a metal film such as W is formed so as to be sufficiently embedded in the contact plug trench. In place of W, Al, TiN, doped polycrystalline silicon, or the like may be used.
[0182]
As a method for forming a conductive material, W includes, for example, a blanket CVD method and a selective CVD method. Examples of Al include a high temperature sputtering method and a reflow sputtering method. For TiN and doped polycrystalline silicon, for example, there is an LPCVD method. In order to improve the adhesion between W and the underlying
[0183]
First, a W film is formed on the entire surface of the substrate and flattened by etch back (FIG. 39).
[0184]
Next, first-
[0185]
Then, patterning is performed on the material of the first layer wiring by using a photolithography technique (FIG. 40).
[0186]
Next, an upper
[0187]
Then, a conductive material such as a metal film of W or the like is formed in the same manner as the first layer wiring so as to be sufficiently embedded in the via hole, and this is patterned to form the via
[0188]
Thereafter, similarly, the upper
[0189]
Through the above process, the SOI device according to the sixth embodiment is formed.
[0190]
When manufacturing a structure having a complete isolation insulating film according to the ninth or eleventh embodiment, the
[0191]
Then, the material of the partial isolation insulating film and the complete isolation insulating film such as an oxide film is formed so as to sufficiently fill the
[0192]
Then, the surface is flattened by the CMP method (FIG. 43). Thereafter, a heat treatment at about 1000 to 1100 ° C. is performed to improve the film quality of the deposited film material. In addition, before depositing the material of the partial isolation insulating film and the complete isolation insulating film, a high temperature heat treatment at about 900 to 1000 ° C. is performed to round the corners at the top and bottom of the
[0193]
Next, etch back is performed on the partial
[0194]
The subsequent processes may be performed in the same manner as shown in FIG.
[0195]
If the SOI device manufacturing method according to the present embodiment is used, the MOS transistors TR1 and TR2 and the dummy region DM3Are formed in parallel, so that a new process for providing a dummy region is not required, and it is only necessary to change the layout of a conventional photomask, which is economical.
[0196]
The present embodiment is not limited to the method for manufacturing the SOI device according to the fifth or sixth embodiment, but may be modified by modifying the method for manufacturing the SOI device according to the fifth or sixth embodiment. Each of the embodiments can also be manufactured.
[0197]
That is, the SOI device according to the first or second embodimentTheIf the
[0198]
For the SOI device according to the third or fourth embodiment, in FIG. 32, if the
[0199]
As for the SOI device according to the seventh or eighth embodiment, by adopting an appropriate photomask pattern when the
[0200]
【The invention's effect】
According to the invention of
[0201]
According to the invention of claim 2FirstSince it has a two-isolation insulating film, it has high resistance to latch-up and noise.
[0202]
According to the invention of
[0203]
Claim 4And claim 5According to the invention described inFirstThe resistance value of the first region can be lowered as compared with the case where the well and the semiconductor layer of the first region have different conductivity types.
[0204]
Claim 6According to the invention described in (1), since the first wiring is connected to the surface of the semiconductor layer in the first region, the body potential is more easily transmitted to every corner of the semiconductor device. Suppression can be performed more reliably. Further, when an interlayer insulating film is provided between the first wirings and an upper interlayer insulating film is further formed thereon, and CMP is performed thereon, dishing is unlikely to occur in the upper interlayer insulating film. Furthermore, it is possible to suppress a self-heating effect that tends to be a problem in an SOI device.
[0205]
Claim 7According to the invention described in the
[0206]
Claim 8Since the first gate potential is applied to the first gate electrode, the resistance value of the semiconductor layer can be further reduced.
[0207]
Claim 9According to the present invention, the first gate is partially provided on the other part of the semiconductor layer, and the predetermined part of the other part of the semiconductor layer is not covered with the first gate. Since the conductivity type impurity is implanted, the effect of the semiconductor device according to
[0208]
Claim 10Since the semiconductor layer of the first region and the first gate electrode are electrically connected to each other, the resistance value of the first region can be fixed. Further, since the electrical connection is performed using the first contact plug and the first wiring, the body potential can be more easily transmitted to every corner of the semiconductor device, and the substrate floating problem and the hot carrier problem can be more reliably suppressed. Further, when an interlayer insulating film is provided between the first wirings and an upper interlayer insulating film is formed on the interlayer insulating film and the CMP method is performed on the interlayer insulating film, dishing is performed on the upper interlayer insulating film because the first wiring exists. Is unlikely to occur. Furthermore, it is possible to suppress a self-heating effect that tends to be a problem in an SOI device.
[0209]
Claim 11According to the invention described in the above, since the first gate has a cross shape, and the semiconductor layer of the first region forms a parallelogram having four sides parallel to each side constituting the cross shape of the first gate, Even if the pattern of the first gate is shifted, the resistance value of the first region does not change, and the first region has a resistance value that is hardly affected by the stability of the process.
[Brief description of the drawings]
FIG. 1 is a top view of an SOI device according to a first embodiment.
FIG. 2 is a cross-sectional view of the SOI device according to the first embodiment.
FIG. 3 is a top view of an SOI device according to a second embodiment.
4 is a cross-sectional view of an SOI device according to a second embodiment. FIG.
5 is a top view of an SOI device according to a third embodiment. FIG.
FIG. 6 is a cross-sectional view of an SOI device according to a third embodiment.
FIG. 7 is a cross-sectional view of an SOI device according to a fourth embodiment.
FIG. 8 is a top view of an SOI device according to a fifth embodiment.
FIG. 9 is a cross-sectional view of an SOI device according to a fifth embodiment.
FIG. 10 is a top view of an SOI device according to a sixth embodiment.
FIG. 11 is a cross-sectional view of an SOI device according to a sixth embodiment.
12 is a top view of an SOI device according to a seventh embodiment. FIG.
FIG. 13 is a top view of an SOI device according to an eighth embodiment.
FIG. 14 is a diagram showing electrical resistance existing between point A and point B across a dummy region in an SOI device according to an eighth embodiment.
FIG. 15 is a diagram showing electrical resistance existing between a C point and a D point across a dummy region in an SOI device according to a seventh embodiment.
16 is a top view of an SOI device according to a ninth embodiment. FIG.
FIG. 17 is a cross-sectional view of an SOI device according to a ninth embodiment.
FIG. 18 is a diagram showing a dummy area arrangement method according to the tenth embodiment;
FIG. 19 is a diagram showing a dummy area arrangement method according to the tenth embodiment;
FIG. 20 is a diagram showing a dummy area arrangement method according to the tenth embodiment;
FIG. 21 is a diagram showing a dummy area arrangement method according to the tenth embodiment;
FIG. 22 is a diagram showing a dummy area arrangement method according to the tenth embodiment;
FIG. 23 is a cross-sectional view of an SOI device according to an eleventh embodiment.
24 is a cross-sectional view of an SOI device according to an eleventh embodiment. FIG.
25 is a diagram showing a method for manufacturing an SOI device according to
FIG. 26 is a diagram showing a method for manufacturing an SOI device according to the twelfth embodiment;
FIG. 27 is a diagram showing a method for manufacturing an SOI device according to the twelfth embodiment;
FIG. 28 is a diagram showing a method for manufacturing an SOI device according to the twelfth embodiment;
FIG. 29 is a diagram showing a method for manufacturing an SOI device according to the twelfth embodiment;
30 is a diagram showing a method for manufacturing an SOI device according to
FIG. 31 is a diagram showing a method for manufacturing an SOI device according to the twelfth embodiment;
FIG. 32 is a diagram showing a method for manufacturing an SOI device according to the twelfth embodiment;
33 is a diagram showing a method of manufacturing an SOI device according to the twelfth embodiment. FIG.
34 is a diagram showing a method of manufacturing an SOI device according to
35 is a diagram showing a method of manufacturing an SOI device according to
FIG. 36 is a diagram showing a method for manufacturing an SOI device according to the twelfth embodiment;
FIG. 37 is a diagram showing a method of manufacturing an SOI device according to a twelfth embodiment.
38 is a diagram showing a method for manufacturing an SOI device according to
FIG. 39 is a diagram showing a method for manufacturing an SOI device according to the twelfth embodiment;
FIG. 40 shows a method for manufacturing an SOI device according to the twelfth embodiment;
FIG. 41 is a diagram showing a method for manufacturing an SOI device according to the twelfth embodiment;
42 is a diagram showing a method for manufacturing an SOI device according to
43 is a diagram showing a method of manufacturing an SOI device according to
44 is a diagram showing a method for manufacturing an SOI device according to
FIG. 45 is a cross-sectional view of a conventional SOI device.
FIG. 46 is a diagram showing current-voltage characteristics of a conventional SOI device.
FIG. 47 is a diagram showing a problem of a conventional SOI device.
FIG. 48 is a top view of a conventional SOI device.
FIG. 49 is a cross-sectional view of a conventional SOI device.
FIG. 50 is a cross-sectional view of a conventional SOI device.
FIG. 51 is a cross-sectional view of a conventional SOI device.
[Explanation of symbols]
1 substrate, 2 buried insulating film, 3, 3a, 3b silicon layer, 3c dummy diffusion region, 4b dummy gate insulating film, 5a complete isolation insulating film, 5b partial isolation insulating film, 6c dummy drain region, 6d dummy source region,
Claims (11)
前記埋め込み絶縁膜と接触することなく前記半導体層の表面近傍に形成された絶縁膜である第1分離絶縁膜と、
前記半導体層の一部を含んで形成された複数のMOSトランジスタと、を備え、
前記MOSトランジスタは、
各々が前記半導体層に選択的に形成された第1導電型のソース領域及びドレイン領域と、
前記半導体層における前記ソース領域と前記ドレイン領域との間の第2導電型の部分であるボディ領域と、
前記ボディ領域の上にゲート酸化膜を介して形成されたゲート電極と、を備え、
前記第1分離絶縁膜と前記埋め込み絶縁膜との間には、前記半導体層における前記第2導電型の部分である第1分離絶縁膜下方半導体層が形成され、
前記半導体層における前記MOSトランジスタ及び前記第1分離絶縁膜各々の形成区域以外の区域において前記第1分離絶縁膜下方半導体層及び前記ボディ領域と同じウェルに属していることにより前記第1分離絶縁膜下方半導体層及び前記ボディ領域に電気的に接続され、ボディ電位が与えられる前記第2導電型の部分であるボディ電位設定領域と、
前記MOSトランジスタ各々の間の前記第1分離絶縁膜内における前記MOSトランジスタ及び前記ボディ電位設定領域各々の形成区域から分離された区域において前記半導体層の一部を含んで形成され、その上面に前記第1分離絶縁膜が形成されない第1領域と、をさらに備え、
前記第1領域の前記半導体層は前記第2導電型である
半導体装置。An SOI substrate having a substrate, a buried insulating film formed on the substrate, and a semiconductor layer formed on the buried insulating film;
A first isolation insulating film that is an insulating film formed in the vicinity of the surface of the semiconductor layer without being in contact with the buried insulating film;
A plurality of MOS transistors formed including a part of the semiconductor layer,
The MOS transistor is
A source region and a drain region of a first conductivity type, each selectively formed in the semiconductor layer;
A body region that is a portion of a second conductivity type between the source region and the drain region in the semiconductor layer;
A gate electrode formed on the body region via a gate oxide film,
Between the first isolation insulating film and the buried insulating film, a first isolation insulating film lower semiconductor layer that is a portion of the second conductivity type in the semiconductor layer is formed,
The first isolation insulating film belongs to the same well as the semiconductor layer below the first isolation insulating film and the body region in an area other than a formation area of the MOS transistor and the first isolation insulating film in the semiconductor layer. A body potential setting region that is electrically connected to a lower semiconductor layer and the body region and is a portion of the second conductivity type to which a body potential is applied;
In the first isolation insulating film between the MOS transistors, the MOS transistor and the body potential setting region are separated from the formation region of each of the semiconductor layers and include a part of the semiconductor layer. A first region where the first isolation insulating film is not formed ,
The semiconductor device of the first region is the second conductivity type .
前記埋め込み絶縁膜と接触しつつ前記半導体層を貫通して形成された絶縁膜である第2分離絶縁膜をさらに備える半導体装置。The semiconductor device according to claim 1,
A semiconductor device further comprising a second isolation insulating film which is an insulating film formed through the semiconductor layer while being in contact with the buried insulating film.
前記第1領域の前記半導体層内には前記第2導電型の不純物が注入されている
半導体装置。The semiconductor device according to claim 1 or 2, wherein
A semiconductor device in which an impurity of the second conductivity type is implanted in the semiconductor layer of the first region.
前記半導体層内には前記第2導電型の第1ウェルが形成され、
前記第1領域の前記半導体層は前記第1ウェルの一部である
半導体装置。The semiconductor device according to claim 3,
A first well of the second conductivity type is formed in the semiconductor layer;
The semiconductor device, wherein the semiconductor layer in the first region is a part of the first well.
前記半導体層内には前記第1導電型の第2ウェルが形成され、
前記第1ウェルと前記第2ウェルとの間に前記第2分離絶縁膜を備える
半導体装置。The semiconductor device according to claim 4,
A second well of the first conductivity type is formed in the semiconductor layer;
A semiconductor device comprising the second isolation insulating film between the first well and the second well.
前記第1領域の前記半導体層の表面には第1配線が接続されている
半導体装置。A semiconductor device according to any one of claims 1 to 5,
A semiconductor device in which a first wiring is connected to a surface of the semiconductor layer in the first region.
前記第1領域は、前記半導体層の前記他の一部の表面に形成された第1ゲート絶縁膜と前記第1ゲート絶縁膜上に形成された第1ゲート電極とを含む第1ゲートを有する
半導体装置。The semiconductor device according to claim 3,
The first region has a first gate including a first gate insulating film formed on the surface of the other part of the semiconductor layer and a first gate electrode formed on the first gate insulating film. Semiconductor device.
前記第1ゲート電極には固定電位が与えられる
半導体装置。The semiconductor device according to claim 7,
A semiconductor device in which a fixed potential is applied to the first gate electrode.
前記第1ゲートは前記半導体層の前記他の一部の上に部分的に設けられ、
前記半導体層の前記他の一部のうち前記第1ゲートに覆われない部分に、前記所定の導電型の不純物が注入されている
半導体装置。The semiconductor device according to claim 7,
The first gate is partially provided on the other part of the semiconductor layer;
A semiconductor device in which an impurity of the predetermined conductivity type is implanted into a portion of the other part of the semiconductor layer that is not covered with the first gate.
前記第1領域の前記半導体層および前記第1ゲート電極に電気的に接続された第1コンタクトプラグと、
前記第1コンタクトプラグに接続された第1配線と
をさらに備える半導体装置。The semiconductor device according to claim 9,
A first contact plug electrically connected to the semiconductor layer and the first gate electrode in the first region;
A semiconductor device further comprising: a first wiring connected to the first contact plug.
前記第1ゲートは十字型であり、
前記第1領域の前記半導体層は、前記第1ゲートの前記十字型を構成する各辺と平行な四辺を有する平行四辺形を構成する
半導体装置。The semiconductor device according to claim 7,
The first gate has a cross shape;
The semiconductor device in which the semiconductor layer in the first region forms a parallelogram having four sides parallel to each side forming the cross shape of the first gate.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000100437A JP4698793B2 (en) | 2000-04-03 | 2000-04-03 | Semiconductor device |
US09/677,881 US6455894B1 (en) | 2000-04-03 | 2000-10-03 | Semiconductor device, method of manufacturing the same and method of arranging dummy region |
FR0014712A FR2807211B1 (en) | 2000-04-03 | 2000-11-15 | SOI-TYPE SEMICONDUCTOR DEVICE AND ION MANUFACTURING METHOD THEREOF |
DE10059620A DE10059620A1 (en) | 2000-04-03 | 2000-12-01 | Semiconductor device, method of manufacturing the same, and method of arranging a dummy region |
TW089125596A TW477067B (en) | 2000-04-03 | 2000-12-01 | Semiconductor device, method of manufacturing the same and method of arranging dummy region |
KR10-2000-0072678A KR100373287B1 (en) | 2000-04-03 | 2000-12-02 | Semiconductor device, method of manufacturing the same and method of arranging dummy region |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000100437A JP4698793B2 (en) | 2000-04-03 | 2000-04-03 | Semiconductor device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011015269A Division JP5269924B2 (en) | 2011-01-27 | 2011-01-27 | Manufacturing method of semiconductor device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001284599A JP2001284599A (en) | 2001-10-12 |
JP2001284599A5 JP2001284599A5 (en) | 2007-05-24 |
JP4698793B2 true JP4698793B2 (en) | 2011-06-08 |
Family
ID=18614644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000100437A Expired - Fee Related JP4698793B2 (en) | 2000-04-03 | 2000-04-03 | Semiconductor device |
Country Status (6)
Country | Link |
---|---|
US (1) | US6455894B1 (en) |
JP (1) | JP4698793B2 (en) |
KR (1) | KR100373287B1 (en) |
DE (1) | DE10059620A1 (en) |
FR (1) | FR2807211B1 (en) |
TW (1) | TW477067B (en) |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002158359A (en) * | 2000-11-21 | 2002-05-31 | Mitsubishi Electric Corp | Semiconductor device and its manufacturing method |
JP3719650B2 (en) * | 2000-12-22 | 2005-11-24 | 松下電器産業株式会社 | Semiconductor device |
US6787422B2 (en) * | 2001-01-08 | 2004-09-07 | Chartered Semiconductor Manufacturing Ltd. | Method of body contact for SOI mosfet |
JP2002208705A (en) | 2001-01-09 | 2002-07-26 | Mitsubishi Electric Corp | Semiconductor device and its manufacturing method |
JP2002246600A (en) | 2001-02-13 | 2002-08-30 | Mitsubishi Electric Corp | Semiconductor device and its manufacturing method |
KR100366923B1 (en) * | 2001-02-19 | 2003-01-06 | 삼성전자 주식회사 | SOI Substrate and Method of Manufacturing Thereof |
US6830976B2 (en) | 2001-03-02 | 2004-12-14 | Amberwave Systems Corproation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
KR100422468B1 (en) * | 2001-07-31 | 2004-03-11 | 삼성전자주식회사 | Soi element and soi product method |
US6982474B2 (en) | 2002-06-25 | 2006-01-03 | Amberwave Systems Corporation | Reacted conductive gate electrodes |
KR100897474B1 (en) * | 2002-06-29 | 2009-05-14 | 매그나칩 반도체 유한회사 | Method for Fabricating Bipolar Transistor |
KR100728173B1 (en) * | 2003-03-07 | 2007-06-13 | 앰버웨이브 시스템즈 코포레이션 | shallow trench isolation process |
JP4371710B2 (en) * | 2003-06-09 | 2009-11-25 | キヤノン株式会社 | Semiconductor substrate, semiconductor device and manufacturing method thereof |
JP4651920B2 (en) * | 2003-07-15 | 2011-03-16 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
JP4561060B2 (en) * | 2003-07-28 | 2010-10-13 | パナソニック株式会社 | Semiconductor device and manufacturing method thereof |
US6930351B2 (en) | 2003-08-14 | 2005-08-16 | Renesas Technology Corp. | Semiconductor device with dummy gate electrode |
US20050056881A1 (en) * | 2003-09-15 | 2005-03-17 | Yee-Chia Yeo | Dummy pattern for silicide gate electrode |
US7109532B1 (en) * | 2003-12-23 | 2006-09-19 | Lee Zachary K | High Ion/Ioff SOI MOSFET using body voltage control |
DE102004048096A1 (en) * | 2004-09-30 | 2006-04-27 | Forschungszentrum Jülich GmbH | Method for producing a strained layer on a substrate and layer structure |
JP5172083B2 (en) * | 2004-10-18 | 2013-03-27 | ルネサスエレクトロニクス株式会社 | Semiconductor device, manufacturing method thereof, and memory circuit |
US7883979B2 (en) * | 2004-10-26 | 2011-02-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for manufacturing a semiconductor device with reduced floating body effect |
US20060091423A1 (en) * | 2004-10-29 | 2006-05-04 | Peter Poechmueller | Layer fill for homogenous technology processing |
KR100641555B1 (en) * | 2004-12-30 | 2006-10-31 | 동부일렉트로닉스 주식회사 | Lateral DMOS transistor having trench source structure |
JP5091462B2 (en) * | 2006-01-19 | 2012-12-05 | パナソニック株式会社 | Cell and semiconductor device |
US20090087956A1 (en) * | 2007-09-27 | 2009-04-02 | Texas Instruments Incorporated | Dummy Contact Fill to Improve Post Contact Chemical Mechanical Polish Topography |
KR100967037B1 (en) * | 2007-10-17 | 2010-06-29 | 주식회사 하이닉스반도체 | Fuse box and method for forming the same |
US7880229B2 (en) * | 2007-10-18 | 2011-02-01 | Globalfoundries Inc. | Body tie test structure for accurate body effect measurement |
US7994577B2 (en) * | 2008-07-18 | 2011-08-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | ESD protection structures on SOI substrates |
CN101872737A (en) * | 2010-01-28 | 2010-10-27 | 中国科学院上海微系统与信息技术研究所 | MOS structure for inhibiting SOI floating-body effect and manufacturing method thereof |
US8598656B2 (en) * | 2010-03-08 | 2013-12-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus of forming ESD protection device |
KR101804420B1 (en) * | 2010-06-14 | 2018-01-11 | 삼성전자주식회사 | Semiconductor devices and methods of manufacturing the same |
US8217464B2 (en) * | 2010-08-06 | 2012-07-10 | Altera Corporation | N-well/P-well strap structures |
JP2011146733A (en) * | 2011-03-18 | 2011-07-28 | Renesas Electronics Corp | Method of manufacturing semiconductor device |
US8765607B2 (en) * | 2011-06-01 | 2014-07-01 | Freescale Semiconductor, Inc. | Active tiling placement for improved latch-up immunity |
US8796855B2 (en) | 2012-01-13 | 2014-08-05 | Freescale Semiconductor, Inc. | Semiconductor devices with nonconductive vias |
US9143123B2 (en) * | 2012-07-10 | 2015-09-22 | Infineon Technologies Ag | RF switch, mobile communication device and method for switching an RF signal |
CN105633134B (en) * | 2014-10-28 | 2019-08-27 | 中芯国际集成电路制造(上海)有限公司 | Grid electrode of semiconductor domain and its modification method, method for forming semiconductor structure |
FR3036846B1 (en) | 2015-05-29 | 2018-06-15 | Stmicroelectronics (Crolles 2) Sas | METHOD FOR LOCAL ISOLATION BETWEEN TRANSISTORS MADE ON A SOI SUBSTRATE, ESPECIALLY FDSOI, AND CORRESPONDING INTEGRATED CIRCUIT |
KR102420539B1 (en) * | 2015-08-26 | 2022-07-14 | 에스케이하이닉스 주식회사 | semiconductor device |
US10249621B2 (en) * | 2016-12-15 | 2019-04-02 | Texas Instruments Incorporated | Dummy contacts to mitigate plasma charging damage to gate dielectrics |
KR101927667B1 (en) * | 2018-03-15 | 2018-12-10 | 한국과학기술원 | Single event effect and total ionizing effect hardened n-mosfet layout |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6020616A (en) * | 1998-03-31 | 2000-02-01 | Vlsi Technology, Inc. | Automated design of on-chip capacitive structures for suppressing inductive noise |
JP2000036605A (en) * | 1998-06-29 | 2000-02-02 | Hyundai Electronics Ind Co Ltd | Manufacture of cmos element for improving mobility of electron and hole |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5463238A (en) * | 1992-02-25 | 1995-10-31 | Seiko Instruments Inc. | CMOS structure with parasitic channel prevention |
JPH0832039A (en) | 1994-07-12 | 1996-02-02 | Nippondenso Co Ltd | Semiconductor device and its manufacture |
US5910017A (en) * | 1996-02-21 | 1999-06-08 | Texas Instruments Incorporated | Increasing uniformity in a refill layer thickness for a semiconductor device |
US5767549A (en) * | 1996-07-03 | 1998-06-16 | International Business Machines Corporation | SOI CMOS structure |
JPH1041406A (en) * | 1996-07-18 | 1998-02-13 | Mitsubishi Electric Corp | Semiconductor device |
EP0844660B1 (en) * | 1996-11-26 | 2007-08-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of manufacturing the same |
JP3648343B2 (en) * | 1997-01-14 | 2005-05-18 | 株式会社東芝 | Semiconductor device |
JP3371756B2 (en) | 1997-05-16 | 2003-01-27 | 株式会社デンソー | Semiconductor substrate manufacturing method |
KR100272166B1 (en) * | 1998-06-30 | 2000-11-15 | 윤종용 | Semiconductor device having dummy conductive layer formed on isolation regio and manufacturing method thereof |
JP4540146B2 (en) * | 1998-12-24 | 2010-09-08 | ルネサスエレクトロニクス株式会社 | Manufacturing method of semiconductor device |
JP2000216388A (en) * | 1999-01-21 | 2000-08-04 | Mitsubishi Electric Corp | Semiconductor device |
JP2001077368A (en) * | 1999-09-03 | 2001-03-23 | Mitsubishi Electric Corp | Semiconductor device and its manufacturing method |
US6281593B1 (en) * | 1999-12-06 | 2001-08-28 | International Business Machines Corporation | SOI MOSFET body contact and method of fabrication |
-
2000
- 2000-04-03 JP JP2000100437A patent/JP4698793B2/en not_active Expired - Fee Related
- 2000-10-03 US US09/677,881 patent/US6455894B1/en not_active Expired - Fee Related
- 2000-11-15 FR FR0014712A patent/FR2807211B1/en not_active Expired - Fee Related
- 2000-12-01 DE DE10059620A patent/DE10059620A1/en not_active Ceased
- 2000-12-01 TW TW089125596A patent/TW477067B/en not_active IP Right Cessation
- 2000-12-02 KR KR10-2000-0072678A patent/KR100373287B1/en not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6020616A (en) * | 1998-03-31 | 2000-02-01 | Vlsi Technology, Inc. | Automated design of on-chip capacitive structures for suppressing inductive noise |
JP2000036605A (en) * | 1998-06-29 | 2000-02-02 | Hyundai Electronics Ind Co Ltd | Manufacture of cmos element for improving mobility of electron and hole |
Also Published As
Publication number | Publication date |
---|---|
FR2807211A1 (en) | 2001-10-05 |
FR2807211B1 (en) | 2004-12-17 |
KR100373287B1 (en) | 2003-02-25 |
KR20010096517A (en) | 2001-11-07 |
TW477067B (en) | 2002-02-21 |
DE10059620A1 (en) | 2001-10-18 |
JP2001284599A (en) | 2001-10-12 |
US6455894B1 (en) | 2002-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4698793B2 (en) | Semiconductor device | |
US6794717B2 (en) | Semiconductor device and method of manufacturing the same | |
US6303414B1 (en) | Method of forming PID protection diode for SOI wafer | |
US6670677B2 (en) | SOI substrate having an etch stop layer and an SOI integrated circuit fabricated thereon | |
US6611041B2 (en) | Inductor with patterned ground shield | |
US8466026B2 (en) | Semiconductor device and method for manufacturing the same | |
US6709950B2 (en) | Semiconductor device and method of manufacturing the same | |
JP5005241B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4749134B2 (en) | Self-aligned double gate device and method for forming the same | |
US6914307B2 (en) | Semiconductor device and method of manufacturing the same | |
US7402865B2 (en) | Semiconductor device including a contact connected to the body and method of manufacturing the same | |
EP1599904A1 (en) | Lateral lubistor structure and method | |
JP5269924B2 (en) | Manufacturing method of semiconductor device | |
JP4608710B2 (en) | Semiconductor device | |
JP2024024973A (en) | Semiconductor device and method for manufacturing the same | |
US20020033536A1 (en) | Semiconductor device and manufacturing method thereof | |
KR20000045405A (en) | Method for manufacturing semiconductor device | |
KR20040040685A (en) | Method of local salicidation for semiconductor device | |
JP2002009015A (en) | Semiconductor device and its manufacturing method | |
JP2012151230A (en) | Protection element and semiconductor device having protection element | |
JPH07335881A (en) | Semiconductor device and its manufacture | |
KR20040008711A (en) | Method for fabricating gate electrode in semiconductor device | |
JP2001358336A (en) | Semiconductor device and its manufacturing method | |
JP2004103812A (en) | Semiconductor device and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070330 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070330 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091106 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091106 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110127 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110301 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110302 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |