[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4685834B2 - 集積回路デバイス - Google Patents

集積回路デバイス Download PDF

Info

Publication number
JP4685834B2
JP4685834B2 JP2007138865A JP2007138865A JP4685834B2 JP 4685834 B2 JP4685834 B2 JP 4685834B2 JP 2007138865 A JP2007138865 A JP 2007138865A JP 2007138865 A JP2007138865 A JP 2007138865A JP 4685834 B2 JP4685834 B2 JP 4685834B2
Authority
JP
Japan
Prior art keywords
layer
integrated circuit
chip
substrate
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007138865A
Other languages
English (en)
Other versions
JP2007274004A (ja
Inventor
ポール コッシヴス ディーン
レン ファン
リエン タイ キング
Original Assignee
アルカテル−ルーセント ユーエスエー インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アルカテル−ルーセント ユーエスエー インコーポレーテッド filed Critical アルカテル−ルーセント ユーエスエー インコーポレーテッド
Publication of JP2007274004A publication Critical patent/JP2007274004A/ja
Application granted granted Critical
Publication of JP4685834B2 publication Critical patent/JP4685834B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)

Description

本発明は、集積回路の製造に関し、特に複数の接点部位間をブリッジする空気絶縁型のクロスオーバー領域を採用したパワー集積回路に関する。
空気絶縁型のクロスオーバー領域は、ハイパワーのトランジスタおよび増幅器のような特定のデバイスのアプリケーション用の集積回路に通常使用される。１ＧＨｚ以下で動作する回路においては、金属性相互接続領域の表皮深さは２．５μｍ以上であり、これらのアプリケーションに適した寸法の金または金合金製のクロスオーバーブリッジは高価で、高い歩留まりで製造することは困難である。
したがって本発明の目的は、マルチチップモジュール（multi-chip module −ＭＣＭ）技術を用いた従来の空気絶縁クロスオーバーを改善することである。
本発明によれば、アルミのような安価な金属を相互接続用に使用することができる。本発明によるＭＣＭ相互接続構造は、頑強で現在のデバイスのパッケージに適したものである。この本発明のＭＣＭアプローチにおいては、トランジスタＩＣは、相互接続用基板に結合されたフリップチップであり、エアブリッジ（空気ブリッジ）がこのチップと相互接続用基板との間に形成される。
本発明の別の構成例においては、ＭＣＭチップに類似したクロスオーバー相互接続用基板は、マルチチップまたはマルチ構成要素の相互接続用基板上に搭載された集積回路に結合されるフリップチップである。本明細書において、空気絶縁された「air isolated」とは、導体と別の導体との間に存在するギャップを意味する。このギャップは、空気または当業者には公知の絶縁性充填材料で充填してもよい。
図１は、半導体チップ１１の一部の平面図である。ゲート相互接続用ランナーの従来の金属製ランナーが１２で、櫛の歯状の複数のソース領域用の従来の金属製ランナーが１３でそれぞれ示されている。このチップレイアウトのドレインは、絶縁された島状領域であり、複数のドレイン接点１４が空気絶縁型クロスオーバー領域１５により相互に接続されている。金属化領域の配置は一部のみ示している。
空気絶縁型のクロスオーバー領域を最大の回路特徴領域に接続するのが好ましく、ドレイン領域が、ゲート領域とソース領域よりも大きい方が好ましい。別の構成例として、隣接するトランジスタ相互のドレイン領域が当接するように配置し、これにより例えば２個の隣接する領域または共通ドレイン用に１個の接点ウインドウを形成するだけでよい。しかしこのようなデザインにおいては、クロスオーバー領域は１つのデバイスの長さから２個分のデバイスの長さにまで拡張しなければならない。
この空気絶縁型クロスオーバー領域の材料は、様々な種類の金属から選択できる。金および金合金のクロスオーバーの料梁領域が比較的頑強で、ＧａＡｓテクノロジーに用いられる。空気絶縁型クロスオーバー領域は、強度および導電性の両方の機能のために厚くなければならず、このため余分の大幅な製造コストがデバイスにかかることになる。
図１の空気絶縁型クロスオーバー領域の断面２−２に沿った詳細を図２に示す。ここでは、基板，ソース接点，ゲート接点，ドレイン接点を図１の１１，１２，１３，１４として示す。図面を明瞭にするために、基板内のデバイスの構造体そのもの即ち不純物領域等は省略している。デバイスの関連部分は、本明細書においては、基板の表面上の金属接点である。ＧａＡｓトランジスタデバイスにおいては、通常の接点金属は、Ｔｉ／Ｐｄ／ＡｕまたはＴｉ／Ｐｔ／Ａｕであるが、別の種類の金属も用いることができる。空気絶縁型クロスオーバー領域を１５で示している。
空気絶縁型クロスオーバー領域を形成する技術は、ホトレジストあるいは等価なものとして一時的なサポート部材として機能する材料でブリッジすべきスペースを充填し、このホトレジストサポート部材上にクロスオーバー金属ブリッジを堆積し、このホトレジストを溶解除去してホトレジストにより充填されていたスペースに跨る金属ブリッジを残すようにするアプローチである。このプロセスのシーケンスを図３−７に示す。
図３において、基板１１には図２に示されたのと同一のソース接点，ゲート接点，ドレイン接点１２，１３，１４が形成されている。この表面は、ポリイミド層２１によりコーティングされて表面が平面化されている。その後ホトレジスト層２２を堆積し、図４に示す従来の手段によりパターン化される。このパターン化された層であるホトレジスト層２２をマスクとして用い、ポリイミド層２１が露出した領域を標準のＯ2プラズマのエッチングで除去する。このステップの間ホトマスクで２２もまた除去される。次に第２ホトレジスト層３２が塗布されパターン化されて図５に示す構造体を形成する。接続されるべきドレイン接点１４の領域は、この時点では露出されたままである。
クロスオーバーブリッジ用の厚い金属層２３が、図６に示すようにホトレジスト層３２／ポリイミド層２１の上に堆積される。この金属層２３は、自己支持スパンを形成するため、および抵抗を減らすために数ミクロンの厚さを有する。このホトレジスト層３２とポリイミド層２１をその後ホトレジスト層３２に対してはアセトンを、ポリイミド層２１に対してはメチルイソブチルケトンを用いて、溶解して除去すると図７に示す構造体となり、金属層２３が空気絶縁しながら一連のドレイン接点１４を相互接続する。
この空気絶縁型のクロスオーバーの方法は、有効であり広く用いられている。しかし、その製造プロセスは、困難で金属製のクロスオーバー領域は通常厚い金製のビーム（梁）であり高価である。かつクロスオーバー領域はもろく壊れ易く最新のパッケージアプローチ、例えばＭＣＭパッケージには十分に適したものとは言えない。
本発明による製造方法を図８−１４で示す。図８においては、基板１１は従来と同様のソース接点，ゲート接点，ドレイン接点１２，１３，１４を有する。キャップ層４１はＳｉ3Ｎ4製で、通常ＳｉＮx キャップとも称するが、別のＩＣキャッピング材料、例えばポリイミドを用いることもできる。図８に示す構造は、ウェハレベルの処理とダイ分離の完了後の従来の集積回路構造を示す。
次のステップは図９に示すように、ドレイン接点ウインドウ４２を開口させるためにキャップ層４１を光リソグラフ技術でもってパターン化することである。ここでは従来の光リソグラフパターン化技術が用いられる。このチップにアンダーバンプ金属化領域（ＵＢＭ）４３を接点ウインドウ内に形成することにより、フリップチップボンディング用に用いられる。ＵＢＭ４３用に使用される金属は、接点パッドであるドレイン接点１４の材料によく接着しなければならず、通常スズのハンダ形成によりぬれ性でなければならず、そして高い導電性を有しなければならない。
これらの要件に合う構造体は、クロムと銅の合金である。クロムを先ず堆積して接点パッドに接着し、その後銅をクロムの上に形成してハンダぬれ性表面を提供する。クロムは、様々な金属，有機物，無機物にもよく接着する。したがってクロムは誘電体材料（ＳｉＯ2 ，ＳＩＮＣＡＰＳ，ポリイミド等）および銅、アルミ等の金属にも十分接着する。
しかし、ハンダは銅を溶解しクロムからぬれ性を奪いさる。クロムの上に直接形成された銅の薄い層は溶解して溶融ハンダになり、その後このハンダがクロム層からぬれ性を奪いさる。ハンダとＵＢＭ４３との間の界面の完全性を維持するため、クロムと銅の化合物または合金層がクロム層と銅層の間に用いられる。
前述した層は、一般的にはスパッタリングにより形成されるがそれらを堆積するいくつかの別の方法も用いることができる。この層は、合金のターゲットからスパッタリングで形成される。クロムターゲットを用いてスパッタリングし、その後銅ターゲットに切り換える。あるいは別々のクロムターゲットと銅ターゲットを用いてそれらの間で切り換えることによりスパッタリングを行うこともできる。後者の方法は傾斜組成を有する層を生成できるので好ましい。
アンダーバンプ金属化層（ＵＢＭ）用の複数の層は、順番に堆積して図１１に示すような合成層構造を形成する。（図面を簡単にするために、図１１の詳細図は１個の接点領域のみを示す。）一般的なプロセスにおいては、層はクロムターゲットと銅ターゲットの両方を有するスパッタリング装置内でスパッタにより形成される。スパッタリングの技術は公知であるのでここではその説明は割愛する。金属層を堆積する他の技術例えば蒸着も使用することができる。
図１１にドレイン接点１４に接触するアンダーバンプ金属化層をＵＢＭ４３で示す。このＵＢＭ４３は，５００−５０００オングストローム（以下Ａで表す）のオーダーの好ましくは１０００−３０００Ａの厚さを有するクロム製の第１層４４を含む。クロムは、ドレイン接点１４に十分に接着し、かつ基板内に存在する誘電体層にも十分よく接着する。このクロムは耐火金属でアルミ製接点と耐腐食性のインタフェースを形成する。
第２層４５はＣｒ／Ｃｕの薄い遷移層でありハンダのぬれ性を与え、クロム層とその後に形成される銅層の間に金属学的に安定したインタフェースを与える。この第２層４５はクロムターゲットと銅ターゲットの両方を有する装置内でスパッタリングをし、これらのターゲット間で移り変わらせることにより形成される。その結果、純粋のクロム層と純粋の銅層との間で組成が変化する共スパッタ層となる。この第２層４５である遷移層の厚さは１０００−５０００Ａで、好ましくは２０００−３０００Ａである。
第３層４６は厚さが１０００−１００００Ａで、好ましくは２０００−６０００Ａである銅層である。この銅層である第３層４６は、ハンダバンプ用に通常使用されるハンダ材料に対しぬれ性を有する。大部分がスズのベースの共融ハンダの溶融点は比較的低く、そしてハンダ付け温度においては、銅層の表面はハンダバンプと反応して物理的かつ電気的に安定した金属間結合を形成する。全ての銅がハンダ層により消費された場合でも、ハンダはＣｒ／Ｃｕ合成層に対し接着しぬれ性を有する。スズは合成層内のＣｕと反応するがクロムとは反応しない、その結果反応したＣｕ−Ｓｎ金属間素子は、Ｃｒ／Ｃｕ合成構造体の中に固定される。
図１１は、また選択的な層である金製の層４７が銅層である第３層４６の表面に形成され、銅層である第３層４６の表面の酸化を阻止している。この選択的な層である金層の厚さは５００−３０００Ａで、好ましくは１０００−２０００Ａである。
この多層構造のアンダーバンプ金属化系の製造プロセスの詳細な説明は、同出願人の米国特許出願に開示されている。この金属化系は、前述した相互接続プロセスに対し特に有効で、例えば他の別の構成例、例えばＴｉ／Ｎｉ／Ａｕも使用することができる。
図１１の多層構造のＵＢＭの形成完了後、あるいは接点用金属の形成完了後、接点部位はその後ハンダでコーティングされる。このハンダのコーティングは、例えば蒸着のような他の適当な技術により行われる。本発明におけるハンダバンプの厚さは、１０−２０ミル（０．２４５−０．４９ｍｍ）である。このハンダ組成の例を次に示す。
例 Ｉ ＩＩ ＩＩＩ
Ｓｎ ５ ６３ ９５
Ｐｂ ９５ ３７ ０
Ｓｂ ０ ０ ５
ハンダバンプが形成された図１０の基板１１は、図１２に示すような相互接続用基板５１に結合されたフリップチップである。基板上のボンディング部位は、基板１１上のボンディング部位と同様な方法によりアンダーバンプ金属化層で用意された。この相互接続用基板は、様々な種類のプリント回路基板の一つで、例えばエポキシガラス好ましくはシリコン製である。ここに示された実施例においては、シリコン製の相互接続用基板５１は、この相互接続用基板５１を覆う酸化物層５２を有する。
酸化物層５２は通常成長により形成されるが、堆積により形成してもかまわない。この基板は様々なデバイスの列を有し、ここに示したものはタンタル製キャパシタ列５３とアルミ製インダクタ列５４である。これらの素子は、相互接続用基板５１上の標準のプリント回路により相互接続される。基板１１上のトランジスタデバイスのクロスオーバーは、相互接続用基板５１上の層５５を有し、この層５５がドレイン接点１４からメッキボール５６を介した電気的接続を完成させる。
空気絶縁型のクロスオーバー領域の詳細を図１３に示す。空隙は５７で示され、相互接続用基板５１上のアンダーバンプ金属化層は５８で示され、このアンダーバンプ金属化領域５８は上述した技術を用いて誘電体層５９のウインドウ内の相互接続用ランナー６１の上に堆積して形成される。この相互接続用ランナー６１は、適切な材料の導電体であるが通常アルミ製であり、ＵＢＭが接着し易いものである。誘電体層５９は一般的にはＳｉＯ2 またはポリイミド製である。
前述した製造ステップにおいては、ハンダバンプ（メッキボール５６）はトランジスタチップである半導体チップ１１上に堆積したものとして記載されているが、別の構成例としては、ハンダバンプ（メッキボール５６）は相互接続用基板５１上のアルミ製のウインドウの上に最初に堆積して形成することもできる。相互接続用基板５１のフリップチップモジュールを純粋なクロスオーバー相互接続として用いる別の構成例を図１４に示す。
同図においては、例えばトランジスタチップのような活性領域を有する半導体チップ１１が従来方法により相互接続用基板（またはプリント回路ボード）５１の上に搭載されている。フリップチップ組立体６２がＩＣチップである半導体チップ１１に対しメッキボール５６と層５５を介して空気絶縁型のクロスオーバー領域を形成する。フリップチップ組立体６２は、シリコン製基板を有し、この基板が全体の組立に対し寸法の制御および熱に対する機械的安定性を提供する。
この場合、相互接続用モジュールであるフリップチップ組立体６２は、酸化物層６３と層５５とアンダーバンプ金属化層６４（選択的なもの）を有するシリコン製チップである。図１３に示された実施例のようにハンダバンプ（メッキボール５６）がまずＩＣチップである半導体チップ１１またはクロスオーバーの相互接続用基板であるフリップチップ組立体６２の上に形成される。
前述したように本発明の集積回路の空気絶縁型クロスオーバー領域は、クロスオーバー相互接続用基板を集積回路の相互接続用基板とは別個の素子として含んでいる。このクロスオーバー相互接続用基板は、セラミックス製基板またはプリント回路組立体、その上に金属化層を有する標準のエポキシ、またはフェノリックレジンボードを含むプリント回路基板あるいは酸化物をコーティングした半導体、好ましくはシリコン製で、酸化物層の上に光リソグラフ技術でもって形成された金属層を有する相互接続用基板である。
シリコン製の相互接続用基板は複数のハンダバンプにより活性チップの回路から熱を有効に取り出す利点がある。例えばＧａＡｓのパワーチップの熱の取り出しは、チップの反対面から行われているがこれは余り効果的ではない。熱の取り出し（Heat sinking）の利点は、図１５においてヒートシンク６５がシリコン製の相互接続用基板６３の上に固着されていることからも分かる。
本発明のクロスオーバー相互接続構造は、構造が複雑ではなく単一層の金属層で十分構成できる。しかし、クロスオーバー接続構造が回路に必要とされる場合がある。主相互接続用基板（図１４の５１）により、通常搭載される回路のある種の回路は、クロスオーバーの相互接続用基板に変化し、主相互接続用基板上の相互接続回路の複雑さおよび大きさを低減している。このような場合、クロスオーバー相互接続用基板は、多層レベルの回路を含む。
本発明の装置においては、空気絶縁型のクロスオーバー領域を有する集積回路はマルチチップまたはマルチ素子即ち受動型素子あるいはその組み合わせを含む全体組立体の一部である。図１３，１４の比較から明らかなようにこれらの回路素子は、主相互接続用基板の一部またはクロスオーバー相互接続用基板の一部である。多くの一般的な構成においては、両方の基板は、半導体チップを含むフリップチップまたは受動型の素子あるいはその両方である。
従来の空気絶縁型のクロスオーバーで接続されたドレインを有するトランジスタ列の一部を示すパワートランジスタ集積回路チップの平面図 図１の線２−２に沿った断面図 図１，２の空気絶縁型構造を形成するのに用いられる従来技術に係る各製造ステップを表す図 図１，２の空気絶縁型構造を形成するのに用いられる従来技術に係る各製造ステップを表す図 図１，２の空気絶縁型構造を形成するのに用いられる従来技術に係る各製造ステップを表す図 図１，２の空気絶縁型構造を形成するのに用いられる従来技術に係る各製造ステップを表す図 図１，２の空気絶縁型構造を形成するのに用いられる従来技術に係る各製造ステップを表す図 従来の空気絶縁型構造に対する別の例としてＭＣＭ相互接続用に用いられる各製造ステップを表す図 従来の空気絶縁型構造に対する別の例としてＭＣＭ相互接続用に用いられる各製造ステップを表す図 従来の空気絶縁型構造に対する別の例としてＭＣＭ相互接続用に用いられる各製造ステップを表す図 従来の空気絶縁型構造に対する別の例としてＭＣＭ相互接続用に用いられる各製造ステップを表す図 本発明によるデバイス構造の第１実施例を表す側面図 図１２のデバイス構造の部分拡大図 本発明によるデバイス構造の第２実施例を表す側面図 本発明によるデバイス構造の第３実施例を表す側面図
符号の説明
１１ 半導体チップ
１２ ゲート接続用ランナー
１３ ソース領域接続用ランナー
１４ ドレイン接点
１５ 空気絶縁型クロスオーバー領域
２１ ポリイミド層
２２ ホトレジスト層
２３ 金属層
３２ 第１ホトレジスト層
４１ キャップ層
４２ ドレイン接点ウインドウ
４３ アンダーバンプ金属化領域（ＵＢＭ）
４４ 第１層
４５ 第２層
４６ 第３層
４７ 第４層
５１ 相互接続用基板
５２ 酸化物層
５３ タンタル製キャパシタ列
５４ アルミ製インダクタ列
５５ 層
５６ メッキボール
５７ 空隙スペース
５８ アンダーバンプ金属化領域
５９ 誘電体層
６１ 相互接続用ランナー
６２ フリップチップ組立体
６３ 酸化物層（相互接続用基板）
６４ アンダーバンプ金属化層
６５ ヒートシンク

Claims (7)

  1. 集積回路デバイスであって、前記デバイスは、
    集積回路（ＩＣ）チップ（１１）と、
    前記集積回路チップ（１１）上の複数のドレイン接点（１４）と、
    前記複数のドレイン接点上に配置された複数の第１のアンダーバンプ金属化領域（４３）と、
    前記集積回路チップ（１１）上に、互いに電気的に孤立する前記複数のドレイン接点（１４）の各々の間に位置するソース接点（１２）及びゲート接点（１３）であって、前記ソース接点（１２）及びゲート接点（１３）は、前記ソース接点およびゲート接点上並びにそれらの間に配置されたキャップ層（４１）によって互いに孤立して配置される、ソース接点（１２）及びゲート接点（１３）と、
    前記集積回路チップ（１１）と対向し、酸化物層（５２）及び前記酸化物層上の相互接続用ランナー（６１）を含む相互接続用基板（５１）と、
    前記相互接続用ランナー（６１）上に、前記複数のドレイン接点（１４）と対向する位置に配置された複数の第２のアンダーバンプ金属化領域（５８）と、
    前記複数のドレイン接点（１４）上の第１のアンダーバンプ金属化領域（４３）と前記複数のアンダーバンプ金属化領域（５８）の間に配置された複数のハンダバンプ（５６）、を含み、
    前記ドレイン接点（１４）は、前記相互接続用ランナー（６１）により互いに電気的に接続されていることを特徴とする集積回路デバイス。
  2. 前記相互接続用基板（５１）が、シリコン製基板を含むことを特徴とする請求項１記載の集積回路デバイス。
  3. 前記相互接続用基板（５１）が前記集積回路チップへ結合されたフリップチップであり、前記集積回路チップが第２の相互接続基板に結合されることを特徴とする請求項１記載の集積回路デバイス。
  4. 前記酸化物層が絶縁層であり、前記相互接続用ランナーが導電金属パターンであることを特徴とする請求項２記載の集積回路デバイス。
  5. 前記第１及び第２のアンダーバンプ金属化層が、第１層にクロム層、第２層にクロム／銅の遷移層、第３層に銅層、及び第４層に金層を含む多層構造金属化層であることを特徴とする請求項１記載の集積回路デバイス。
  6. 前記シリコン製基板へ接合されたヒートシンク手段を更に含むことを特徴とする請求項２記載の集積回路デバイス。
  7. 前記ソース接点、ゲート接点及びドレイン接点がＧａＡｓパワートランジスタを構成することを特徴とする請求項１記載の集積回路デバイス。
JP2007138865A 1997-10-08 2007-05-25 集積回路デバイス Expired - Fee Related JP4685834B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/946,693 US6683384B1 (en) 1997-10-08 1997-10-08 Air isolated crossovers

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP10284522A Division JPH11204646A (ja) 1997-10-08 1998-10-06 集積回路デバイス

Publications (2)

Publication Number Publication Date
JP2007274004A JP2007274004A (ja) 2007-10-18
JP4685834B2 true JP4685834B2 (ja) 2011-05-18

Family

ID=25484824

Family Applications (2)

Application Number Title Priority Date Filing Date
JP10284522A Pending JPH11204646A (ja) 1997-10-08 1998-10-06 集積回路デバイス
JP2007138865A Expired - Fee Related JP4685834B2 (ja) 1997-10-08 2007-05-25 集積回路デバイス

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP10284522A Pending JPH11204646A (ja) 1997-10-08 1998-10-06 集積回路デバイス

Country Status (4)

Country Link
US (1) US6683384B1 (ja)
EP (1) EP0908951B1 (ja)
JP (2) JPH11204646A (ja)
DE (1) DE69836944T2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19734509C2 (de) * 1997-08-08 2002-11-07 Infineon Technologies Ag Leistungstransistorzelle
US6683384B1 (en) * 1997-10-08 2004-01-27 Agere Systems Inc Air isolated crossovers
TW464927B (en) * 2000-08-29 2001-11-21 Unipac Optoelectronics Corp Metal bump with an insulating sidewall and method of fabricating thereof
EP1219565A1 (en) 2000-12-29 2002-07-03 STMicroelectronics S.r.l. Process for manufacturing integrated devices having connections on separate wafers and stacking the same
KR100481216B1 (ko) * 2002-06-07 2005-04-08 엘지전자 주식회사 볼 그리드 어레이 패키지 및 그의 제조 방법
US7145248B2 (en) * 2002-06-28 2006-12-05 Lucent Technologies Inc. Common connection method for flip-chip assembled devices
US20040075170A1 (en) * 2002-10-21 2004-04-22 Yinon Degani High frequency integrated circuits
DE10313047B3 (de) * 2003-03-24 2004-08-12 Infineon Technologies Ag Verfahren zur Herstellung von Chipstapeln
US7262508B2 (en) * 2003-10-03 2007-08-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Integrated circuit incorporating flip chip and wire bonding
US6884661B1 (en) * 2003-11-04 2005-04-26 Rf Micro Devices, Inc. Method of fabricating posts over integrated heat sink metallization to enable flip chip packaging of GaAs devices
JP3880600B2 (ja) * 2004-02-10 2007-02-14 松下電器産業株式会社 半導体装置およびその製造方法
US7135766B1 (en) 2004-11-30 2006-11-14 Rf Micro Devices, Inc. Integrated power devices and signal isolation structure
US20080162855A1 (en) * 2006-12-29 2008-07-03 Tessil Thomas Memory Command Issue Rate Controller
US7872350B2 (en) * 2007-04-10 2011-01-18 Qimonda Ag Multi-chip module
TW201011878A (en) * 2008-09-03 2010-03-16 Phoenix Prec Technology Corp Package structure having substrate and fabrication thereof
WO2010117987A1 (en) * 2009-04-08 2010-10-14 Efficient Power Conversion Corporation Bumped, self-isolated gan transistor chip with electrically isolated back surface
JP5578012B2 (ja) * 2010-10-15 2014-08-27 三菱電機株式会社 エアブリッジの製造方法
WO2012174732A1 (en) 2011-06-24 2012-12-27 Acm Research (Shanghai) Inc. Methods and apparatus for uniformly metallization on substrates
US20150049443A1 (en) * 2013-08-13 2015-02-19 Infineon Technologies Ag Chip arrangement
CN113764261B (zh) * 2020-10-15 2023-08-22 腾讯科技（深圳）有限公司 空桥结构及其制作方法、超导量子芯片及其制作方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6189657A (ja) * 1984-10-08 1986-05-07 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPS63293930A (ja) * 1987-05-27 1988-11-30 Hitachi Ltd 半導体装置における電極
JPH01235257A (ja) * 1988-03-15 1989-09-20 Hitachi Ltd 半導体装置の製造方法
JPH04199742A (ja) * 1990-11-29 1992-07-20 Kawasaki Steel Corp マルチチップモジュール
JPH04321240A (ja) * 1991-04-22 1992-11-11 Nec Corp 半導体装置
US5198963A (en) * 1991-11-21 1993-03-30 Motorola, Inc. Multiple integrated circuit module which simplifies handling and testing
JPH05136144A (ja) * 1991-11-13 1993-06-01 Hitachi Ltd 半導体装置
JPH11204646A (ja) * 1997-10-08 1999-07-30 Lucent Technol Inc 集積回路デバイス

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1226966A (en) * 1985-09-10 1987-09-15 Gabriel Marcantonio Integrated circuit chip package
US5399898A (en) * 1992-07-17 1995-03-21 Lsi Logic Corporation Multi-chip semiconductor arrangements using flip chip dies
US5319237A (en) * 1990-03-09 1994-06-07 Thomson Composants Microondes Power semiconductor component
JPH04179593A (ja) * 1990-11-14 1992-06-26 Casio Comput Co Ltd Ｉｃモジュール
US5262660A (en) * 1991-08-01 1993-11-16 Trw Inc. High power pseudomorphic gallium arsenide high electron mobility transistors
US5614766A (en) * 1991-09-30 1997-03-25 Rohm Co., Ltd. Semiconductor device with stacked alternate-facing chips
JPH0689940A (ja) * 1992-09-08 1994-03-29 Mitsubishi Electric Corp エアブリッジ配線構造
US5376584A (en) * 1992-12-31 1994-12-27 International Business Machines Corporation Process of making pad structure for solder ball limiting metallurgy having reduced edge stress
JPH06244231A (ja) * 1993-02-01 1994-09-02 Motorola Inc 気密半導体デバイスおよびその製造方法
DE69517248T2 (de) * 1994-07-15 2000-10-12 Mitsubishi Materials Corp., Tokio/Tokyo Keramik-Gehäuse mit hoher Wärmeabstrahlung
US5825092A (en) * 1996-05-20 1998-10-20 Harris Corporation Integrated circuit with an air bridge having a lid
US5866949A (en) * 1996-12-02 1999-02-02 Minnesota Mining And Manufacturing Company Chip scale ball grid array for integrated circuit packaging

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6189657A (ja) * 1984-10-08 1986-05-07 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPS63293930A (ja) * 1987-05-27 1988-11-30 Hitachi Ltd 半導体装置における電極
JPH01235257A (ja) * 1988-03-15 1989-09-20 Hitachi Ltd 半導体装置の製造方法
JPH04199742A (ja) * 1990-11-29 1992-07-20 Kawasaki Steel Corp マルチチップモジュール
JPH04321240A (ja) * 1991-04-22 1992-11-11 Nec Corp 半導体装置
JPH05136144A (ja) * 1991-11-13 1993-06-01 Hitachi Ltd 半導体装置
US5198963A (en) * 1991-11-21 1993-03-30 Motorola, Inc. Multiple integrated circuit module which simplifies handling and testing
JPH11204646A (ja) * 1997-10-08 1999-07-30 Lucent Technol Inc 集積回路デバイス

Also Published As

Publication number Publication date
EP0908951A3 (en) 2000-07-19
JP2007274004A (ja) 2007-10-18
DE69836944T2 (de) 2007-10-25
US6683384B1 (en) 2004-01-27
JPH11204646A (ja) 1999-07-30
DE69836944D1 (de) 2007-03-15
EP0908951B1 (en) 2007-01-24
EP0908951A2 (en) 1999-04-14

Similar Documents

Publication Publication Date Title
JP4685834B2 (ja) 集積回路デバイス
JP3521117B2 (ja) 集積回路パッケージ
US6740577B2 (en) Method of forming a small pitch torch bump for mounting high-performance flip-flop devices
USRE46147E1 (en) Semiconductor device and method of fabricating the same
US6149122A (en) Method for building interconnect structures by injection molded solder and structures built
US7112524B2 (en) Substrate for pre-soldering material and fabrication method thereof
US6433427B1 (en) Wafer level package incorporating dual stress buffer layers for I/O redistribution and method for fabrication
US7098126B2 (en) Formation of electroplate solder on an organic circuit board for flip chip joints and board to board solder joints
US7338891B2 (en) Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof
US6583039B2 (en) Method of forming a bump on a copper pad
US7906425B2 (en) Fluxless bumping process
JP2003142624A (ja) 受動素子を内臓した半導体装置の製造方法、中継基板及びその製造方法
JP2007317979A (ja) 半導体装置の製造方法
KR100426897B1 (ko) 솔더 터미널 및 그 제조방법
JP2004048012A (ja) 細かいピッチの、高アスペクト比を有するチップ配線用構造体及び相互接続方法
JP2003224158A (ja) バンプおよびポリマー層を有しない、基板アセンブリのためのフリップチップ
US6897141B2 (en) Solder terminal and fabricating method thereof
EP1003209A1 (en) Process for manufacturing semiconductor device
JP2005150578A (ja) 半導体装置及びその製造方法
EP1322146A1 (en) Method of electroplating solder bumps on an organic circuit board
JP3430916B2 (ja) 半導体装置の製造方法
JP2004072043A (ja) 半導体ウェハ及び半導体チップ並びに半導体装置とその製造方法
JP5432543B2 (ja) 半導体装置の製造方法
JPH0997795A (ja) バンプ形成方法
JPH0917795A (ja) バンプ構造

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100524

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100819

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100906

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101206

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110119

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110210

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees