[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4676013B2 - 電子機器 - Google Patents

電子機器 Download PDF

Info

Publication number
JP4676013B2
JP4676013B2 JP2009156000A JP2009156000A JP4676013B2 JP 4676013 B2 JP4676013 B2 JP 4676013B2 JP 2009156000 A JP2009156000 A JP 2009156000A JP 2009156000 A JP2009156000 A JP 2009156000A JP 4676013 B2 JP4676013 B2 JP 4676013B2
Authority
JP
Japan
Prior art keywords
substrate
mounting
slit
component mounting
mounting portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009156000A
Other languages
English (en)
Other versions
JP2011014648A (ja
Inventor
稔 滝澤
秀典 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009156000A priority Critical patent/JP4676013B2/ja
Priority to US12/704,736 priority patent/US8068345B2/en
Publication of JP2011014648A publication Critical patent/JP2011014648A/ja
Application granted granted Critical
Publication of JP4676013B2 publication Critical patent/JP4676013B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/18Packaging or power distribution
    • G06F1/183Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92122Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0187Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09063Holes or slots in insulating substrate not used for electrical connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、リジッドプリント配線板の周りにフレキシブルプリント配線板が配置された回路モジュールを備える電子機器に関する。
例えばポータブルコンピュータのような電子機器の内部には、リジッドプリント配線板や、このリジッドプリント配線板に実装された各種の電子部品によって構成される回路モジュールが収容されている。この種の携行可能な電子機器は、例えば、鞄に入れて運搬しているときに、外部から衝撃を受けることがありうる。
電子機器が衝撃を受けると、その衝撃は内部の回路モジュールまで伝わってしまう。回路モジュールが衝撃を受けると、回路モジュールにたわみやひずみが生じる。これにより、例えば半田付けによるリジッドプリント配線板と電子部品との間の接続に、不具合が生じることがある。
このような不具合を防止するため、電子部品の側縁とリジッドプリント配線板との間にわたって接着剤を供給し、電子部品とリジッドプリント配線板との間の接続を補強することが行なわれている。その他の方法として、例えば特許文献1では、リジッドプリント配線板の一部にフレキシブルプリント配線板(以下FPCと称する)を露出させ、このFPCに電子部品を実装している。
特開2003−332743号公報
従来のように接着剤を用いて電子部品とリジッドプリント配線板との間の接続を補強しても、電子機器に加わる衝撃の多くがそのまま回路モジュールに伝わってしまう。このため、接着剤を用いる方法では、衝撃によって接続の不具合が生じるおそれが残る。
FPCに電子部品を実装する方法では、FPCが柔軟性を有するため、電子部品がしっかりと取り付けられないおそれがある。このため、FPCに電子部品を実装する方法であっても、衝撃によって接続の不具合が生じるおそれが残る。
本発明の目的は、電子部品に加わる衝撃を緩和して、電子部品と基板との間の接続の不具合を防止できる実装構造を有する電子機器を提供することにある。
上記目的を達成するための本発明の一つの形態に係る電子機器は、
筐体と、前記筐体内に収容され、スリットが設けられた剛性を有する第1の基板と、前記第1の基板に設けられ、前記スリットに隣接する部品実装部と、前記部品実装部に実装された電子部品と、前記第1の基板の内部および前記部品実装部の内部に積層され、前記スリットを横断することで前記部品実装部を前記第1の基板に対し変位可能に支持する柔軟性を有する第2の基板と、シート状に形成され、前記第1の基板の少なくとも一部と前記部品実装部の少なくとも一部との間にわたって設けられる衝撃吸収材と、を備えている。前記スリットは、前記第1の基板を厚み方向に貫通している。前記第2の基板は、前記第1の基板および前記部品実装部のそれぞれ全域にわたるように積層される。
本発明によれば、電子部品に加わる衝撃を緩和して、電子部品と基板との間の接続の不具合を防止することができる。
本発明の第1の実施の形態に係るポータブルコンピュータの一部を切り欠いて示す斜視図。 本発明の第1の実施の形態の回路モジュールの一部を示す平面図。 図2のF3−F3線に沿う断面図。 本発明の第1の実施の形態において、成形前の回路モジュールの一部を示す断面図。 本発明の第2の実施の形態の回路モジュールの一部を示す平面図。 図5のF6−F6線に沿う断面図。 本発明の第3の実施の形態の回路モジュールの一部を示す平面図。 図7のF8−F8線に沿う断面図。 本発明の第4の実施の形態の回路モジュールの一部を示す断面図。 本発明の第5の実施の形態の回路モジュールの一部を示す平面図。
以下に、本発明の第1の実施の形態を、図1ないし図4に基づいて説明する。
図1は、電子機器の一例であるポータブルコンピュータ1を示す。ポータブルコンピュータ1は、コンピュータ本体2と、ディスプレイモジュール3とを有している。
ディスプレイモジュール3は、コンピュータ本体2の後端に一対のヒンジ部4を介して連結されている。ディスプレイモジュール3は、ヒンジ部4を支点として、コンピュータ本体2の上に横たわる閉じ位置と、コンピュータ本体2の後端から起立する開き位置との間で回動可能となっている。
コンピュータ本体2は、偏平な箱状の筐体10を備えている。筐体10の上面には、キーボード取付部11が形成されている。キーボード取付部11には、キーボード12が支持されている。
ディスプレイモジュール3は、偏平な箱状のディスプレイ筐体15と、ディスプレイ筐体15に収容された液晶表示パネル16とを備えている。液晶表示パネル16は、スクリーン16aを有している。スクリーン16aは、ディスプレイ筐体15の前面に開けた開口部17を通じてディスプレイモジュール3の外に露出している。
図1に示すように、筐体10は、回路モジュール19を収容している。回路モジュール19は、モジュール基板20を備えている。モジュール基板20は、第1の基板21と、第2の基板22とで構成されている。第1の基板21は、剛性を有する、いわゆるリジッドプリント配線板である。第2の基板22は、柔軟性を有する、いわゆるフレキシブルプリント配線板である。
第1の基板21には、第1の基板21を厚み方向に貫通する枠状の孔であるスリット24が設けられている。このスリット24により、第1の基板21の中に矩形状の実装基板26が形成されている。
実装基板26は、部品実装部の一例であり、第1の基板21と同様の剛性を有している。実装基板26は、スリット24により取り囲まれて、第1の基板21から切り離されている。さらに、実装基板26は、第1の実装面35および第2の実装面42を有している。第2の実装面42は、第1の実装面35の反対側に位置している。
実装基板26の第1の実装面35に電子部品の一例であるBGA(Ball Grid Array)30が実装されている。BGA30は、4つの角部30aを有している。
BGA30は、マトリクス状に配列された複数の半田ボール33を有している。半田ボール33は、接続端子の一例である。半田ボール33は、第1の実装面35に設けられた図示しないパッドに半田付けされている。さらに、第1の基板21および実装基板26の第2の実装面42に、例えばコンデンサや抵抗器のようなその他の電子部品31が実装されている。
図3に示すように、第2の基板22は、第1の基板21の内部から実装基板26の内部のそれぞれ全域にわたるように積層されている。
第2の基板22は、スリット24を横断して第1の基板21と実装基板26との間にわたって設けられている。詳しく述べると、第2の基板22は、矩形の実装基板26の4つの側縁26aから、スリット24の外周縁を規定する第1の基板21の4つの側縁21aにわたって設けられており、第2の基板22の一部がスリット24に露出されている。
第2の基板22は、第1の基板21と実装基板26との間をつないでいる。これにより、実装基板26は、第1の基板21とおおよそ同一平面上に支持される。第2の基板22が柔軟性を有するため、実装基板26は第1の基板21に対してわずかに動くことができる。なお、第2の基板22は、スリット24の全域に設けられていても良い。
図4は、成形前のモジュール基板20の積層構造を示している。第1の基板21は、第1のプリプレグ50と、第1の接着剤層51と、第2の接着剤層52と、第2のプリプレグ53とを有している。
第1のプリプレグ50は、一方の面に形成された導体パターン50aと、他方の面に形成された導体パターン50bとを有している。第2のプリプレグ53は、一方の面に形成された導体パターン53aと、他方の面に形成された導体パターン53bとを有している。
実装基板26は、第3のプリプレグ54と、第3の接着剤層55と、第4の接着剤層56と、第4のプリプレグ57とを有している。
第3のプリプレグ54は、一方の面に形成された導体パターン54aと、他方の面に形成された導体パターン54bとを有している。第4のプリプレグ57は、一方の面に形成された導体パターン57aと、他方の面に形成された導体パターン57bとを有している。
第2の基板22は、第1の基板21の第1の接着剤層51と第2の接着剤層52との間に介在されているとともに、実装基板26の第3の接着剤層55と第4の接着剤層56との間に介在されている。
さらに、第2の基板22は、第1の面22aおよび第1の面22aの反対側に位置する第2の面22bを有している。第2の基板22の第1の面22aに導体パターン22cが形成されている。導体パターン22cは、実装基板26上のパッドに電気的に接続される。
次に、モジュール基板20の製造方法について説明する。
第2の基板22の第1の面22aの上に、第2の接着剤層52、第2のプリプレグ53、第4の接着剤層56、および第4のプリプレグ57を重ねる。第2の基板22の第2の面22bの上に、第1の接着剤層51、第1のプリプレグ50、第3の接着剤層55、および第3のプリプレグ54を重ねる。
第1のプリプレグ50、第1の接着剤層51、第2の基板22、第2の接着剤層52、および第2のプリプレグ53にそれぞれ設けられた孔に、複数のガイドピン59を挿入し、位置合わせを行なう。ガイドピン59によって、第1のプリプレグ50、第1の接着剤層51、第2の基板22、第2の接着剤層52、および第2のプリプレグ53は、それぞれ所定の位置関係を有して互いに重なり合う。
第3のプリプレグ54、第3の接着剤層55、第2の基板22、第4の接着剤層56、および第4のプリプレグ57にそれぞれ設けられた孔に、複数のガイドピン59を挿入し、位置合わせを行なう。ガイドピン59によって、第3のプリプレグ54、第3の接着剤層55、第2の基板22、第4の接着剤層56、および第4のプリプレグ57は、それぞれ所定の位置関係を有して互いに重なり合う。
上述のような位置合わせを行なった後、全てのガイドピン59を抜く。この状態で、第1ないし第4のプリプレグ50,53,54,57、第1ないし第4の接着剤層51,52,55,56、および第2の基板22を加熱し、図4中の矢印A方向に加圧する。この後、スルーホールの形成工程などを経て、図3に示すようなモジュール基板20が形成される。
なお、モジュール基板20の製造方法は上述の方法に限らない。例えば、第2の基板22に形成された孔にガイドピン59を挿入した後に、第1ないし第4のプリプレグ50,53,54,57および第1ないし第4の接着剤層51,52,55,56を、第2の基板22に重ねても良い。
次に、前記構成のポータブルコンピュータ1の効果について説明する。
柔軟性を有する第2の基板22が実装基板26を支持しているため、実装基板26は第1の基板21に対してわずかに動くことができる。これにより、ポータブルコンピュータ1が衝撃を受け、回路モジュール19に衝撃が伝わった場合、BGA30が受ける衝撃を緩和することができる。
すなわち、実装基板26が伝わった衝撃にあわせて柔軟に動くことにより、BGA30に伝わる衝撃が緩和される。これにより、実装基板26とBGA30との間の電気的な接続の不具合を防ぐことができる。特に、故障の原因となりやすいBGA30の角部30aにかかる応力を緩和することができるため、BGA30と、実装基板26との間の電気的な接続の不具合を効果的に防ぐことができる。
しかも、回路モジュール19のモジュール基板20が熱によって膨張した場合、膨張した第1の基板21および実装基板26によって第2の基板22がたわむことで、実装基板26およびBGA30にかかる応力を緩和することができる。これにより、熱膨張によるBGA30と実装基板26との間の電気的な接続の不具合を防ぐことができる。
さらに、第1の基板21と実装基板26とは、フレキシブルプリント配線板である第2の基板22でつながっている。このため、本実施形態のようなBGA30にかかる衝撃を緩和する構造を採用しても、回路モジュール19の回路設計の自由度を保つことができる。
加えて、BGA30の反対側に位置する実装基板26の第2の実装面42に、その他の電子部品31を実装することができる。これにより、回路モジュール19を高密度化することができる。
次に、本発明の第2ないし第5の実施の形態について、各々の図面を参照して説明する。このとき、第1の実施の形態のポータブルコンピュータ1と同一の構成部分には同一の参照符号を付してその説明を省略する。
図5および図6は、本発明の第2の実施の形態を開示している。
図5に示すように、BGA30のそれぞれの角部30aに補強部60が設けられている。補強部60は、BGA30と実装基板26との間にわたって充填された熱硬化性の接着剤で構成されている。
詳しく述べると、図6に示すように、補強部60は、BGA30の側縁30bから実装基板26の第1の実装面35にわたって設けられ、それぞれに接着している。補強部60は、BGA30と実装基板26とに接着した状態で硬化しているため、実装基板26にBGA30を固定している。なお、補強部60は、BGA30の上面30cまで設けられていても良い。
次に、前記構成のポータブルコンピュータ1の効果について説明する。
補強部60が実装基板26にBGA30を固定することで、BGA30と実装基板26との半田付け部分が補強される。これにより、BGA30と実装基板26との電気的な接続の不具合をさらに効果的に防ぐことができる。
なお、補強部60を構成する接着剤は、熱硬化性に限らない。例えば、紫外線や時間の経過によって硬化する接着剤を用いても良い。
次に、本発明の第3の実施の形態を、図7および図8に基づいて説明する。
図7に示すように、第1の基板21と実装基板26との間にわたって複数の衝撃吸収材63が設けられている。衝撃吸収材63は、例えば運動エネルギーを熱に変換するシート状のジェルで形成されている。衝撃吸収材63に運動エネルギーを加えると、この運動エネルギーを熱に変換して減衰させる。
図8に示すように、それぞれの衝撃吸収材63は、一方の端部63aが実装基板26の第1の実装面35に貼り付けられ、他方の端部63bが第1の基板21の上面21bに貼り付けられている。そのため、衝撃吸収材63はスリット24の一部を覆っている。
なお、衝撃吸収材63の配置は図7のような配置に限らない。例えば衝撃吸収材63が斜めに設けられ、第1の基板21の隣り合う側縁21aどうしをつないでいても良い。もしくは、スリット24よりも大きい1つの衝撃吸収材63が、第1の基板21、スリット24、および実装基板26を覆って設けられていてもよい。
さらに、衝撃吸収材63は、実装基板26の第2の実装面42と第1の基板21との間に設けても良い。つまり、衝撃吸収材63は、第1の基板21の少なくとも一部と実装基板26の少なくとも一部との間にわたって設けられていれば良い。
次に、前記構成のポータブルコンピュータ1の効果について説明する。
衝撃吸収材63は、第1の基板21と実装基板26との間にわたって設けられている。回路モジュール19が衝撃を受けた場合、衝撃吸収材63が衝撃による運動エネルギーを熱に変換することで、BGA30に伝わる衝撃が緩和される。これにより、BGA30と実装基板26との電気的な接続の不具合をさらに効果的に防ぐことができる。
次に、本発明の第4の実施の形態を、図9に基づいて説明する。
図9に示すように、フレキシブルな第2の基板22は、第1の基板21の内部の一部分および実装基板26の内部の一部分にそれぞれ積層されて、スリット24を横断している。
次に、前記構成のポータブルコンピュータ1の効果について説明する。
本実施の形態は、第2の基板22が第1の基板21および実装基板26の内部のそれぞれ一部分にのみ設けられている点で、第1の実施の形態と異なっている。これにより、接着剤層よりも高価なフレキシブルプリント配線板の使用を減らし、コストを低減することができる。
次に、本発明の第5の実施の形態を、図10に基づいて説明する。
第1の基板21は、スリット66と、部品実装部67とを備えている。スリット66は、第1の基板21を厚み方向に貫通する孔であり、直線状をなす第1ないし第3の部分66a,66b,66cを有している。
第2の部分66bは、第1の部分66aの一端から第1の部分66aと直交する方向に延びている。第3の部分66cは、第1の部分66aの他端から第1の部分66aと直交する方向に延びている。そのため、第2の部分66bおよび第3の部分66cは、互いに間隔を存して並行に配置されている。
部品実装部67は、スリット66の第1ないし第3の部分66a,66b,66cによって三方から囲まれた領域によって定められており、矩形の片持ち梁状をなしている。この部品実装部67には、BGA30が実装されている。
第2の基板22は、スリット66の第1ないし第3の部分66a,66b,66cを横切っている。詳しく述べると、第2の基板22は、部品実装部67の3つの側縁67aから、それぞれの側縁67aと対向する第1の基板21の側縁21aとの間にわたって設けられており、第2の基板22の一部がスリット66に露出されている。なお、第2の基板22は、スリット66の全域に設けられていても良い。
部品実装部67は、連続部68を介して第1の基板21とつながっている。第2の基板22は柔軟性を有するため、部品実装部67は、連続部68を支点として、第1の基板21に対してわずかに動くことができる。
次に、前記構成のポータブルコンピュータ1の効果について説明する。
第2の基板22が柔軟性を有しているため、部品実装部67は、連続部68を支点として、第1の基板21に対してわずかに動くことができる。これにより、ポータブルコンピュータ1が衝撃を受け、回路モジュール19に衝撃が伝わった場合、BGA30が受ける衝撃を緩和することができる。
すなわち、部品実装部67が伝わった衝撃に応じて柔軟に動くことにより、BGA30に伝わる衝撃が緩和される。これにより、BGA30と部品実装部67との電気的な接続の不具合を防ぐことができる。特に、故障の原因となりやすいBGA30の角部30aにかかる応力を緩和することができるため、BGA30と部品実装部67との間の電気的な接続の不具合を効果的に防ぐことができる。
さらに、回路モジュール19が熱によって膨張した場合、膨張した第1の基板21および部品実装部67に応じて第2の基板22がたわむことで、部品実装部67およびBGA30にかかる応力を緩和することができる。これにより、熱膨張によるBGA30と部品実装部67との間の電気的な接続の不具合を防ぐことができる。
しかも、第1の基板21と部品実装部67とは、連続部68の他にフレキシブルプリント配線板である第2の基板22でつながっている。このため、本実施形態のようなBGA30にかかる衝撃を緩和する構造を採用しても、回路モジュール19における回路設計の自由度を保つことができる。
なお、スリットおよび部品実装部の形状は、上述したものに限らない。例えば、並行に延びる2つのスリットを第1の基板に設け、2つのスリットに挟まれた領域を部品実装部としても良い。もしくは、直線状に設けられた部分と、この部分の一端からこの部分と直交する方向に延びる部分とで構成されるスリットを第1の基板に設け、このスリットに隣接する矩形の領域を部品実装部としても良い。
さらに、第1ないし第5の実施の形態では、BGAを電子部品の一例としたが、他の種類の電子部品でも良い。例えばピン状の接続端子を有するPGA(Pin Grid Array)や、側方に向けて接続端子が延びるQFP(Quad Flat Package)のような電子部品を用いることができる。
以下に、本出願の当初の特許請求の範囲に記載された発明を付記する。
[1]筐体と、
前記筐体内に収容され、スリットが設けられた剛性を有する第1の基板と、
前記第1の基板に設けられ、前記スリットに隣接する部品実装部と、
前記部品実装部に実装された電子部品と、
前記第1の基板の内部および前記部品実装部の内部に積層され、前記スリットを横断することで前記部品実装部を前記第1の基板に対し変位可能に支持する柔軟性を有する第2の基板と、を備えていることを特徴とする電子機器。
[2]前記スリットは、前記第1の基板を厚み方向に貫通していることを特徴とする[1]に記載の電子機器。
[3]前記第2の基板は、前記第1の基板および前記部品実装部のそれぞれ全域にわたるように積層されていることを特徴とする[2]に記載の電子機器。
[4]前記部品実装部は、前記スリットにより取り囲まれて前記第1の基板から切り離されていることを特徴とする[3]に記載の電子機器。
[5]前記部品実装部は、前記第1の基板の一部からなることを特徴とする[1]に記載の電子機器。
[6]前記電子部品は、複数の接続端子を有し、前記部品実装部は、前記電子部品の接続端子が電気的に接続される実装面を有することを特徴とする[1]に記載の電子機器。
[7]前記電子部品と前記部品実装部との間にわたって充填され、前記電子部品を前記部品実装部に固定する補強部をさらに備えていることを特徴とする[1]に記載の電子機器。
[8]前記第1の基板の少なくとも一部と前記部品実装部の少なくとも一部との間にわたって設けられる衝撃吸収材をさらに備えていること特徴とする[1]に記載の電子機器。
[9]筐体と、
前記筐体内に収容され、柔軟性を有する基板と、
前記基板の一部に積層された剛性を有する実装基板と、
前記実装基板に実装された電子部品と、を備えていることを特徴とする電子機器。

1…ポータブルコンピュータ,10…筐体,19…回路モジュール,21…第1の基板,22…第2の基板,24,66…スリット,26…実装基板,30…BGA,67…部品実装部。

Claims (2)

  1. 筐体と、
    前記筐体内に収容され、スリットが設けられた剛性を有する第1の基板と、
    前記第1の基板に設けられ、前記スリットに隣接する部品実装部と、
    前記部品実装部に実装された電子部品と、
    前記第1の基板の内部および前記部品実装部の内部に積層され、前記スリットを横断することで前記部品実装部を前記第1の基板に対し変位可能に支持する柔軟性を有する第2の基板と、
    シート状に形成され、前記第1の基板の少なくとも一部と前記部品実装部の少なくとも一部との間にわたって設けられる衝撃吸収材と、を備え、
    前記スリットは、前記第1の基板を厚み方向に貫通し、
    前記第2の基板は、前記第1の基板および前記部品実装部のそれぞれ全域にわたるように積層されたことを特徴とする電子機器。
  2. 前記衝撃吸収材は、運動エネルギーを熱に変換することで、運動エネルギーを減衰させる請求項に記載の電子機器。
JP2009156000A 2009-06-30 2009-06-30 電子機器 Active JP4676013B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009156000A JP4676013B2 (ja) 2009-06-30 2009-06-30 電子機器
US12/704,736 US8068345B2 (en) 2009-06-30 2010-02-12 Electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009156000A JP4676013B2 (ja) 2009-06-30 2009-06-30 電子機器

Publications (2)

Publication Number Publication Date
JP2011014648A JP2011014648A (ja) 2011-01-20
JP4676013B2 true JP4676013B2 (ja) 2011-04-27

Family

ID=43380490

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009156000A Active JP4676013B2 (ja) 2009-06-30 2009-06-30 電子機器

Country Status (2)

Country Link
US (1) US8068345B2 (ja)
JP (1) JP4676013B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4865067B1 (ja) * 2010-07-30 2012-02-01 株式会社東芝 電子機器
CN102271469B (zh) * 2011-07-08 2013-04-24 深圳市精诚达电路科技股份有限公司 一种软硬结合板的加工方法
WO2017205087A1 (en) * 2016-05-12 2017-11-30 Stormwaterx, Llc Saturated layer stormwater filter and passive stormwater management system with pretreatment

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283865A (ja) * 1996-04-08 1997-10-31 Mitsubishi Electric Corp Cob実装用プリント配線板
JPH11260957A (ja) * 1998-03-11 1999-09-24 Fujitsu Ltd 電子部品パッケージ、プリント配線板、およびプリント配線板の検査方法
JP2000082868A (ja) * 1998-09-07 2000-03-21 Sony Corp フレキシブルプリント配線板およびフレキシブルプリント回路板とその製造方法
JP2004273583A (ja) * 2003-03-06 2004-09-30 Toyota Motor Corp 配線基板構造体
JP2004342888A (ja) * 2003-05-16 2004-12-02 Mitsubishi Electric Corp 回路基板および表面実装型コネクタの実装構造
JP2005235997A (ja) * 2004-02-19 2005-09-02 Mitsubishi Electric Corp プリント基板、電子回路基板及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5499444A (en) * 1994-08-02 1996-03-19 Coesen, Inc. Method of manufacturing a rigid flex printed circuit board
JPH10189867A (ja) 1996-12-26 1998-07-21 Toshiba Corp 回路モジュールおよびこの回路モジュールを収容した携帯形電子機器
US6483037B1 (en) * 2001-11-13 2002-11-19 Motorola, Inc. Multilayer flexible FR4 circuit
JP2003332743A (ja) 2002-05-14 2003-11-21 Olympus Optical Co Ltd リジットフレキシブル基板
JP4096774B2 (ja) * 2003-03-24 2008-06-04 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法
US8035983B2 (en) * 2007-07-17 2011-10-11 Ibiden Co., Ltd. Wiring board and method of manufacturing wiring board

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283865A (ja) * 1996-04-08 1997-10-31 Mitsubishi Electric Corp Cob実装用プリント配線板
JPH11260957A (ja) * 1998-03-11 1999-09-24 Fujitsu Ltd 電子部品パッケージ、プリント配線板、およびプリント配線板の検査方法
JP2000082868A (ja) * 1998-09-07 2000-03-21 Sony Corp フレキシブルプリント配線板およびフレキシブルプリント回路板とその製造方法
JP2004273583A (ja) * 2003-03-06 2004-09-30 Toyota Motor Corp 配線基板構造体
JP2004342888A (ja) * 2003-05-16 2004-12-02 Mitsubishi Electric Corp 回路基板および表面実装型コネクタの実装構造
JP2005235997A (ja) * 2004-02-19 2005-09-02 Mitsubishi Electric Corp プリント基板、電子回路基板及びその製造方法

Also Published As

Publication number Publication date
US20100328904A1 (en) 2010-12-30
US8068345B2 (en) 2011-11-29
JP2011014648A (ja) 2011-01-20

Similar Documents

Publication Publication Date Title
US8604347B2 (en) Board reinforcing structure, board assembly, and electronic device
US8289728B2 (en) Interconnect board, printed circuit board unit, and method
JP4676013B2 (ja) 電子機器
US20080066953A1 (en) Circuit board assembly and manufacturing method thereof, electronic part assembly and manufacturing method thereof, and electronic device
JP5434167B2 (ja) 回路基板
CN110402012B (zh) 电子设备
US20140078700A1 (en) Circuit board device and electronic device
JP5300994B2 (ja) 電子機器
JP2014045042A (ja) 実装構造および電子機器
JP4086657B2 (ja) 積層型半導体装置
JP5617866B2 (ja) シールドケース及び電子機器
JP7200969B2 (ja) 電子装置
JP4556671B2 (ja) 半導体パッケージ及びフレキシブルサーキット基板
JP5300995B2 (ja) 電子機器
JP2012146823A (ja) シールド方法及電子機器
US20090314536A1 (en) Printed circuit board, electric instrument, and semiconductor package
JP6863230B2 (ja) 回路素子および電子機器
JP2008166378A (ja) プリント回路板及びプリント回路板を備えた電子機器
JP6281181B2 (ja) 多層樹脂配線基板および基板モジュール
JP2010093310A (ja) 電子機器
JP6102145B2 (ja) 実装構造体及び実装構造体の製造方法
JP2013038154A (ja) フレキシブルプリント基板構造体
JP2007318183A (ja) 積層型半導体装置
JP2503911B2 (ja) プリント配線板
JP3087728B2 (ja) Tab用フィルムキャリア

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4676013

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313121

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350