JP4659463B2

JP4659463B2 - 積層型インダクタ及びその製造方法

Info

Publication number: JP4659463B2
Application number: JP2005007223A
Authority: JP
Inventors: 和彦中村; 誠山本; 浩工藤
Original assignee: Toko Inc
Current assignee: Toko Inc
Priority date: 2004-01-30
Filing date: 2005-01-14
Publication date: 2011-03-30
Anticipated expiration: 2025-01-14
Also published as: JP2005244183A

Description

本発明は、磁性体層と導体パターンを積層し、磁性体層間の導体パターンを接続して積層体内にコイルが形成された積層型インダクタ及びその製造方法に関するものである。

電子部品の小型化、薄型化等の要求に伴ってインダクタンス素子の分野においても、巻線を用いない固体化した積層型のインダクタが用いられるようになっている。

図６に示す様に磁性体層６１と導体パターン６２を積層し、磁性体層間の導体パターンを螺旋状に接続して積層体内にコイルが形成された積層型インダクタがある。この積層体のコイル端が引き出された端面には、外部端子が形成される。この様な従来の積層型インダクタは、導体パターン６２が磁性体層６１と接触しているため、導体パターンに流れる電流による磁界の影響を受け、インダクタンス値の低下や直流重畳特性等の特性が劣化するという問題があった。
この種の積層型インダクタは、近年、より小型化が検討されているが、小型化した場合、導体パターンが薄く、かつ、導体パターン間の間隔が狭くなって、導体パターンに流れる電流による磁界の影響がより大きくなる傾向があった。また、導体パターンに一般的に使用されている銀と磁性体層に使用されるフェライトでは熱膨張係数が大きく異なるため、この熱膨張係数の差によって磁性体内に残留応力が発生し、磁気特性が劣化するという問題もあった。さらに、導体パターンに使用されている銀が磁性体層内に拡散し、これによって磁気特性が劣化するという問題もあった。
これらの問題を解決するために、図７に示す様に磁性体層７１と導体パターン７２の間に空隙７３を形成することが行われている（例えば、非特許文献１、特許文献１を参照。）。
野村武史、中野敦之「チップコンデンサおよびＬＣ複合チップ部品」エレクトロニクス実装学会誌２０００Ｖｏｌ．３Ｎｏ．４ｐ．２８６−２８８特許2987176号公報

しかしながら、この様な従来の積層型インダクタは、形状が小型のものほど、磁性体層と導体パターン間に均一かつ完全な空隙を形成することは極めて困難であり、また、１００５サイズ（１ｍｍ×０．５ｍｍ×０．５ｍｍ）以下のものでは充分な空隙を設けると所定のインダクタンス値を有する素子が形成できなくなると共に、導体パターンの断面積が小さくなって直流抵抗が増大するという問題があった。
また、従来の積層型インダクタにおいて、磁性体層と導体パターン間に空隙を設けるかわりに導体パターン間に非磁性体を形成することも検討されたが、非磁性体を形成するための工数やコストが増加すると共に、非磁性体と磁性体の加熱収縮挙動や収縮率等が異なるために非磁性体と磁性体層の接合が不充分になるという問題があった。

本発明は、導体パターンに流れる電流による磁界の影響を受けて特性が劣化したり、導体パターンと磁性体の熱膨張係数の差によって磁性体内に残留応力が発生して磁気特性が劣化したり、導体パターンに使用されている銀が磁性体層内に拡散し、これによって磁気特性が劣化するのを防止できる積層型インダクタ及びその製造方法を提供することを目的とする。

本発明は、導体パターンに用いられる材料を改良することにより、上記の課題を解決するものである。
すなわち、磁性体層と導体パターンを積層し、磁性体層間の導体パターンを接続して積層体内にコイルが形成された積層型インダクタにおいて、導体パターンは、銀粉末がＳｉＯ₂によって被覆され、ＳｉＯ₂が銀の重量換算で０．０５〜０．３ｗｔ％含有した導体ペーストを用いて形成される。
また、本発明は、磁性体層と導体パターンを積層し、磁性体層間の導体パターンを接続して積層体内にコイルが形成された積層型インダクタの製造方法において、銀粉末がＳｉＯ₂によって被覆され、ＳｉＯ₂が銀の重量換算で０．０５〜０．３ｗｔ％含有した導体ペーストを磁性体層に印刷して導体パターンを形成する。

本発明の積層型インダクタは、導体パターンが銀粉末をＳｉＯ₂によって被覆し、このＳｉＯ₂を銀の重量換算で０．０５〜０．３ｗｔ％含有した導体ペーストを用いて形成されるので、ＳｉＯ₂が適度に磁性体に拡散し、導体パターンの近傍の磁性体の焼結状態をそれ以外の部分よりも遅らせて、磁気的に不活性な層を傾斜的に形成することができる。従って、本発明の積層型インダクタは、導体パターンに流れる電流による磁界の影響を受けて特性が劣化したり、導体パターンと磁性体の熱膨張係数の差によって磁性体内に残留応力が発生して磁気特性が劣化したり、導体パターンに使用されている銀が磁性体層内に拡散し、これによって磁気特性が劣化するのを防止できる。
また、本発明の積層型インダクタの製造方法は、銀粉末がＳｉＯ₂によって被覆され、ＳｉＯ₂が銀の重量換算で０．０５〜０．３ｗｔ％含有した導体ペーストを磁性体層に印刷して導体パターンを形成するので、ＳｉＯ₂が適度に磁性体に拡散し、導体パターンの近傍の磁性体の焼結状態をそれ以外の部分よりも遅らせて、磁気的に不活性な層を傾斜的に形成することができる。従って、本発明の積層型インダクタの製造方法は、特別な装置や工程を必要とすることなく、導体パターンに流れる電流による磁界の影響を受けて特性が劣化したり、導体パターンと磁性体の熱膨張係数の差によって磁性体内に残留応力が発生して磁気特性が劣化したり、導体パターンに使用されている銀が磁性体層内に拡散し、これによって磁気特性が劣化するのを防止できる。

本発明の積層型インダクタは、磁性体層と導体パターンを積層し、磁性体層間の導体パターンを接続して積層体内にコイルが形成される。この時、コイルを構成する導体パターンは、銀粉末がＳｉＯ₂によって被覆され、ＳｉＯ₂が銀の重量換算で０．０５〜０．３ｗｔ％含有した導体ペーストを用いて形成される。この様に形成された積層型インダクタは、導体ペーストの銀粉末を被覆しているＳｉＯ₂が適度に磁性体に拡散し、導体パターンの近傍の磁性体の焼結をそれ以外の部分よりも遅らせることができ、導体パターン間及び導体パターンの近傍に磁性体としての機能がそれ以外の部分よりも不活性な部分を形成することができる。従って、本発明の積層型インダクタは、導体パターンに流れる電流による磁界の影響を受けて特性が劣化したり、導体パターンと磁性体の熱膨張係数の差によって磁性体内に残留応力が発生して磁気特性が劣化したりするのを防止できる。
図５は、本発明の積層型インダクタに使用される導体パターンの温度に対する収縮挙動を示すグラフである。なお、図５において、横軸は温度を、縦軸は導体パターンの収縮率を示している。
本発明の積層型インダクタに使用される導体パターンは、銀粉末を被覆しているＳｉＯ₂の含有量を０．２ｗｔ％にした場合、実線で示す様に、銀がＳｉＯ₂によって被覆されているので、３００〜８００℃の間で点線で示した従来の積層型インダクタのものよりも焼結反応が遅延され、収縮率が小さくなっている。この様に銀の焼結反応を遅延させることで、積層体を焼成する際に銀が磁性体に拡散するのを抑制することができ、導体パターンに使用されている銀が磁性体層内に拡散し、これによって磁気特性が劣化するのを防止できる。

以下、本発明の積層型インダクタ及びその製造方法を図１乃至図５を参照して説明する。
図１は本発明の積層型インダクタの実施例を示す分解斜視図である。
図１において、１１Ａ〜１１Ｆは磁性体層、１２Ａ〜１２Ｅは導体パターンである。
磁性体層１１Ａ〜１１Ｆは、Ｎｉ−Ｃｕ−Ｚｎ系フェライトやＭｇ−Ｚｎ−Ｃｕ系フェライト等のフェライトで形成される。また、導体パターン１２Ａ〜１２Ｅは、銀粉末がＳｉＯ₂によって被覆され、ＳｉＯ₂が銀粉末の重量換算で０．０５〜０．３ｗｔ％含有した導体ペーストを用いて形成される。
磁性体層１１Ａの表面には、導体パターン１２Ａが形成される。この導体パターン１２Ａは、１ターン未満分が形成され、一端が磁性体層１１Ａの端面に引き出される。
磁性体層１１Ｂの表面には、導体パターン１２Ｂが形成される。この導体パターン１２Ｂは、コの字状に３／４ターン分が形成される。導体パターン１２Ｂの一端は磁性体層１１Ｂのスルーホール内の導体を介して導体パターン１２Ａの他端に接続される。
磁性体層１１Ｃの表面には、導体パターン１２Ｃが形成される。導体パターン１２Ｃは、コの字状に３／４ターン分が形成され、その一端が磁性体層１１Ｃのスルーホール内の導体を介して導体パターン１２Ｂの他端に接続される。
磁性体層１１Ｄの表面には、導体パターン１２Ｄが形成される。この導体パターン１２Ｄは、３／４ターン分が形成され、その一端が磁性体層１１Ｄのスルーホール内の導体を介して導体パターン１２Ｃの他端に接続される。
磁性体層１１Ｅの表面には、導体パターン１２Ｅが形成される。この導体パターン１２Ｅは、１ターン未満分が形成される。導体パターン１２Ｅの一端は、磁性体層１１Ｅのスルーホール内の導体を介して導体パターン１２Ｃの他端に接続される。導体パターン１２Ｅの他端は、磁性体層１１Ｅの端面に引き出される。
この導体パターン１２Ｅが形成された磁性体層１１Ｅの上には、導体パターン１２Ｅを保護するための磁性体層１１Ｆが形成される。
この様にして導体パターン１２Ａ〜１２Ｅによって積層体内に螺旋状のコイルが形成され、積層体の両端面に形成された外部端子間にコイルが接続される。

この様な積層型インダクタは以下の様にして製造される。この積層型インダクタをシート積層法によって形成する場合には、磁性体シート表面に銀粉末がＳｉＯ₂によって被覆され、ＳｉＯ₂が銀粉末の重量換算で０．０５〜０．３ｗｔ％含有した導体ペーストを印刷して導体パターンを形成し、この導体パターンが形成された磁性体シートを所定の順序で所定の枚数を積層して積層体を形成し、所定の形状に切断後、焼成し、外部端子が形成される。また、この積層型インダクタを印刷積層法によって形成する場合には、磁性体層表面に銀粉末がＳｉＯ₂によって被覆され、ＳｉＯ₂が銀粉末の重量換算で０．０５〜０．３ｗｔ％含有した導体ペーストを印刷する磁性体層への導体パターンの形成と、この導体パターンが形成された磁性体層上に磁性体ペーストを印刷する磁性体層の形成を所定回数繰り返して積層体を形成し、所定の形状に切断後、焼成し、外部端子が形成される。

この様に形成された積層型インダクタは、粒径が０．１μｍのＮｉ−Ｃｕ−Ｚｎ系フェライトを用いて磁性体層を形成し、銀粉末がＳｉＯ₂によって被覆され、ＳｉＯ₂が銀粉末の重量換算で０．０５〜０．３ｗｔ％含有した導体ペーストを用いて導体パターンを形成し、これらの積層体を８７０℃で焼成して積層体内に１４．５ターンのコイルを形成したところ、図２に示す様に導体パターン間及び導体パターンの近傍（すなわち、点線で囲まれた部分）の磁性体の粒径がそれ以外の部分よりも小さくなった。ＳｉＯ₂の含有量を０．２ｗｔ％にした場合、この導体パターン間及び導体パターンの近傍の磁性体の粒径は、それ以外の部分の磁性体の粒径が１μｍなのに対して０．５μｍとなった。

図３は、本発明の積層型インダクタの特性を表にまとめたものを示している。なお、サンプルＮＯの＊印は本発明の範囲外のものであることを示している。
本発明の積層型インダクタは、銀粉末を被覆しているＳｉＯ₂の含有量を０．０５〜０．３ｗｔ％にすることにより、１０ＭＨｚにおけるＱ値や直流抵抗Ｒ_Ｄｃを大きく劣化させることなく、サンプルＮＯ．１に示した従来のものに比較して、１０ＭＨｚにおけるインダクタンス値が大きくなると共に、インダクタンス値のバラツキも小さくなった。
図４は、（Ａ）が直流電流を印加後のインダクタンス値（直流電流印加後のインダクタンス値の復帰値）を測定したものを、（Ｂ）が直流電流を印加中のインダクタンス値（直流重畳特性）を測定したものをグラフにまとめたものを示している。なお、図４において、横軸は印加電流を、縦軸はインダクタンス値の変動率を示している。
本発明の積層型インダクタの直流電流印加後のインダクタンス値の復帰値は、４２Ａ〜４６Ａに示す様に、従来の積層型インダクタのもの４１Ａに比較して、その変動率が小さくなる。なお、４２ＡはＳｉＯ₂の含有量を０．０５にしたものの特性を、４３ＡはＳｉＯ₂の含有量を０．１にしたものの特性を、４４ＡはＳｉＯ₂の含有量を０．２にしたものの特性を、４５ＡはＳｉＯ₂の含有量を０．３にしたものの特性を、４６ＡはＳｉＯ₂の含有量を０．４にしたものの特性をそれぞれ示している。
また、本発明の積層型インダクタの直流重畳特性は、４２Ｂ〜４６Ｂに示す様に、従来の積層型インダクタのもの４１Ｂに比較してその変動率が小さくなる。なお、４２ＢはＳｉＯ₂の含有量を０．０５にしたものの特性を、４３ＢはＳｉＯ₂の含有量を０．１にしたものの特性を、４４ＢはＳｉＯ₂の含有量を０．２にしたものの特性を、４５ＢはＳｉＯ₂の含有量を０．３にしたものの特性を、４６ＢはＳｉＯ₂の含有量を０．４にしたものの特性をそれぞれ示している。

本発明の積層型インダクタは、銀粉末を被覆しているＳｉＯ₂の含有量を０．０５〜０．３ｗｔ％にすることにより、インダクタンス値を大きくできると共に、インダクタンス値のバラツキを小さくでき、さらに、直流重畳特性や直流電流印加後のインダクタンス値の復帰値を向上させることができる。従って、本発明の積層型インダクタは、直流重畳特性を改善できた分、定格電流を大きくしたり、形状を小型化したりすることができる。

以上、本発明の積層型インダクタの実施例を述べたが、これら実施例に限られるものではない。例えば、実施例では積層体内にコイルを１つ形成する場合を説明したが、積層体内に複数のコイルを形成してトランスとしたり、コンデンサも内蔵させて積層体内にＬＣフィルタを形成したりしたものにも適用することができる。

本発明の積層型インダクタの実施例を示す分解斜視図である。本発明の積層型インダクタの実施例の断面図である。本発明の積層型インダクタの特性を示す表である。本発明の積層型インダクタの特性を示すグラフである。本発明の積層型インダクタに使用される導体パターンの温度に対する収縮挙動を示すグラフである。従来の積層型インダクタの分解斜視図である。従来の別の積層型インダクタの断面図である。

符号の説明

１１Ａ〜１１Ｆ磁性体層
１２Ａ〜１２Ｅ導体パターン

Claims

磁性体層と導体パターンを積層し、該磁性体層間の導体パターンを接続して積層体内にコイルが形成された積層型インダクタにおいて、
該導体パターンは、銀粉末がＳｉＯ_２によって被覆され、該ＳｉＯ_２が該銀の重量換算で０．０５〜０．３ｗｔ％含有した導体ペーストを用いて該磁性体層表面に形成され、
該磁性体層は、該導体パターンの周辺部の磁性体の粒径がそれ以外の部分の磁性体の粒径よりも小さいことを特徴とする積層型インダクタ。
磁性体層と導体パターンを積層し、該磁性体層間の導体パターンを接続して積層体内にコイルが形成された積層型インダクタの製造方法において、
銀粉末がＳｉＯ_２によって被覆され、該ＳｉＯ_２が該銀の重量換算で０．０５〜０．３ｗｔ％含有した導体ペーストを該磁性体層に印刷して該磁性体層表面に該導体パターンを形成し、
該磁性体層と該導体パターンが積層された積層体を焼成して該磁性体層の該導体パターンの周辺部の磁性体の粒径をそれ以外の部分の磁性体の粒径よりも小さくしたことを特徴とする積層型インダクタの製造方法。