JP4655000B2

JP4655000B2 - 可変抵抗素子および抵抗変化型メモリ装置

Info

Publication number: JP4655000B2
Application number: JP2006210026A
Authority: JP
Inventors: 弘宮澤
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2006-08-01
Filing date: 2006-08-01
Publication date: 2011-03-23
Anticipated expiration: 2026-08-01
Also published as: JP2008041704A

Description

本発明は、可変抵抗素子および該可変抵抗素子を用いた抵抗変化型メモリ装置に関する。

近年、高速動作、高集積化、低消費電力が可能な不揮発性メモリのひとつとしてＲＲＡＭ（Resistance Random Access Memory）が注目されている。ＲＲＡＭは、一般に、金属酸化物などの膜にパルス電圧を印加すると、膜の抵抗が可逆的に変化することを利用している。すなわち、ＲＲＡＭは、印加するパルス電圧の極性や電圧によって可変抵抗素子の抵抗値を設定することによってデータを不揮発に保持できる。このようなＲＲＡＭを構成する抵抗体層の材料としては、例えばマンガンを含む酸化物が開示されている（特許文献１参照）。
特開平８−１３３８９４号公報

本発明は、抵抗変化型メモリ装置（ＲＲＡＭ）に適用できる新規な可変抵抗素子およびこれを用いた抵抗変化型メモリ装置を提供することにある。

本発明にかかる可変抵抗素子は、
第１電極と、
前記第１電極の上に形成された抵抗体層と、
前記抵抗体層の上に形成された第２電極と、
を含み、
前記抵抗体層は、式Ａ_１−ｘＡ’_ｘＢ_１−ｙＢ’_ｙＯ_３−αで表される、酸素欠陥を有するペロブスカイト型酸化物からなる。

本発明の可変抵抗素子によれば、抵抗体層として酸素欠陥を有する上記式で表されるペロブスカイト型酸化物を用いることにより、抵抗体層の抵抗が印加されるパルス電圧によって可逆的に変化し、スイッチング機能を有する。この可変抵抗素子は、ＲＲＡＭなどの抵抗変化型メモリ装置に適用できる。

本発明の可変抵抗素子において、
前記式において、
Ａで表される元素は、ランタン（Ｌａ）、ネオジウム（Ｎｄ）、プラセオジウム（Ｐｒ）およびガドリウム（Ｇｄ）から選択される少なくとも１種からなり、
Ａ’で表される元素は、ストロンチウム（Ｓｒ）およびカルシウム（Ｃａ）から選択される少なくとも１種からなり、
Ｂで表される元素は、ガリウム（Ｇａ）およびアルミニウム（Ａｌ）から選択される少なくとも１種であり、
Ｂ’で表される元素は、マグネシウム（Ｍｇ）であることができる。

本発明可変抵抗素子において、
前記式において、０＜ｘ＜０．３、０＜ｙ＜０．３であることができる。

本発明の可変抵抗素子において、
前記式において、
Ａで表される元素は、ランタン（Ｌａ）であり、
Ａ’で表される元素は、ストロンチウム（Ｓｒ）であり、
Ｂで表される元素は、ガリウム（Ｇａ）およびアルミニウム（Ａｌ）であり、
Ｂ’で表される元素は、マグネシウム（Ｍｇ）であることができる。

本発明にかかる抵抗変化型メモリ装置は、上記可変抵抗素子を含む。

以下、本発明の実施形態について図面を参照しながら詳細に説明する。

１．可変抵抗素子
図１は、本実施形態にかかる可変抵抗素子１０を模式的に示す断面図である。

可変抵抗素子１０は、基体１上に形成されている。可変抵抗素子１０は、基体１上に形成された第１電極１２と、第１電極１２上に形成された抵抗体層１４と、抵抗体層１４上に形成された第２電極とを有する。

基体１としては、本実施形態の可変抵抗素子１０を適用する装置によって異なる。本実施形態の可変抵抗素子１０をＲＲＡＭに適用する場合には、後述するように、基体１としては、ＭＯＳトランジスタなどが形成された半導体基板を用いることができる。

可変抵抗素子１０を構成する第１電極１２の材料としては、Ｐｔ、Ｉｒ、Ｒｕなどの白金族金属、白金族金属を含む合金、あるいはＩｒ、Ｒｕなどの白金族金属の酸化物からなる導電性酸化物、またはＳＲＯ（ＳｒＲｕＯ_３）、ＬＳＣＯ（（ＬａＳｒ）ＣｏＯ_３）などの導電性酸化物を例示できる。第２電極１６の材料としては、第１電極１２と同様な材料を用いることができる。

抵抗体層１４は、酸素欠陥を有するペロブスカイト型酸化物を用いることができる。かかかるペロブスカイト型酸化物は、式Ａ_１−ｘＡ’_ｘＢ_１−ｙＢ’_ｙＯ_３−αで表されることができる。

前記式において、Ａで表される元素は、ランタン（Ｌａ）、ネオジウム（Ｎｄ）、プラセオジウム（Ｐｒ）およびガドリウム（Ｇｄ）から選択される少なくとも１種からなり、
Ａ’で表される元素は、ストロンチウム（Ｓｒ）およびカルシウム（Ｃａ）から選択される少なくとも１種からなり、Ｂで表される元素は、ガリウム（Ｇａ）およびアルミニウム（Ａｌ）から選択される少なくとも１種であり、Ｂ’で表される元素は、マグネシウム（Ｍｇ）であることができる。

また、前記式において、０＜ｘ＜０．３、０＜ｙ＜０．３であることができる。αは電荷中性の原理に従い、ｘ及びｙの値によって自動的に決定される。前記式において、組成が上記範囲にあることにより、安定した膜厚および抵抗率の薄膜を提供できるという利点がある。

さらに、前記式において、Ａで表される元素は、ランタン（Ｌａ）であり、Ａ’で表される元素は、ストロンチウム（Ｓｒ）であり、Ｂで表される元素は、ガリウム（Ｇａ）およびアルミニウム（Ａｌ）であり、Ｂ’で表される元素は、マグネシウム（Ｍｇ）であることができる。（ＬａＳｒ）（ＡｌＧａＭｇ）Ｏ_３は、安定した膜厚および抵抗率さらに安定した抵抗変化率を有する薄膜を提供できるという点で好ましい。

本実施形態において、酸素欠陥を有するとは、ＡＢＯ_３で表されるペロブスカイト型構造における、ＡサイトおよびＢサイトの少なくとも一方において、Ａで表される元素より価数の小さい元素（Ａ’）を含み、および／またはＢで表される元素より価数の小さい元素（Ｂ’）を含むことを意味する。すなわち、酸素欠陥は、ペロブスカイト型酸化物（ＡＢＯ_３）の場合、ＡサイトあるいはＢサイトの遷移金属の一部を化学量論組成においてより価数の小さい元素に置換することによって形成される。すなわち、ＡサイトあるいはＢサイトの元素の価数がトータルで小さくなると、電荷中性の原理によって酸素原子が抜けることによって、酸素欠陥が発生する。

本実施形態の可変抵抗素子によれば、抵抗体層１４として酸素欠陥を有する上記式で表されるペロブスカイト型酸化物を用いることにより、抵抗体層の抵抗が印加されるパルス電圧によって可逆的に変化し、スイッチング機能を有する。この可変抵抗素子は、ＲＲＡＭなどの抵抗変化型メモリ装置に適用できる。

本実施形態の可変抵抗素子１０においては、以下の理由で抵抗が可逆的に変化するものと推測される。すなわち、結晶内の酸素欠陥が外部電圧によって電極付近に移動することにより、電極界面付近でのバンドオフセットが変わり、電気抵抗が変化することによる。例えば遷移金属酸化物中の酸素欠陥は実効的にプラスイオンとして振る舞い、マイナス電極側に移動する。また反対に、酸素原子自身は、実効的にマイナスイオンとして振る舞い、プラス電極側に移動する。酸素欠陥や酸素原子自身を動かす外部電圧には閾値Ｖ_０があり、そのＶ_０を超えた電圧がかかると、酸素欠陥および酸素原子はそれぞれの電極方向に向かって移動するのである。この閾値Ｖ_０以上の電圧値Ｖ_Ｗで信号情報の記録が行われる。閾値Ｖ_０以下では、酸素欠陥および酸素原子は動くことはない。この電圧領域で抵抗値の測定が行われ、この電圧値Ｖ_Ｒが信号情報の読み出し電圧に対応する。また逆方向の電圧−Ｖ_Ｅが加われば、片側電極に集まっていた酸素欠陥の集積は解消され、記録情報のリセットが行われる。ただしＶ_Ｅ＞Ｖ_０が好ましい。

本実施形態の可変抵抗素子１０は、例えば、以下の方法で製造することができる。

基体１上に、スパッタ法によって第１電極１２のための導電層を形成する。ついで、該導電層上に、酸素欠陥を有するペロブスカイト型酸化物層を形成する。かかるペロブスカイト型酸化物層は、スパッタ法あるいはゾル・ゲル法などによって形成される。例えば、スパッタ法では、所望の組成比となるターゲットを用いて酸素雰囲気中で成膜することによりペロブスカイト型酸化物層が形成される。また、ゾル・ゲル法を用いる場合には、所望の組成比となるように原料溶液を混合して溶液を調製し、該溶液を基体１上に塗布した後熱処理することにより、ペロブスカイト型酸化物層を形成することができる。

ついで、ペロブスカイト型酸化物層上に第２電極１６のための導電層をスパッタ法によって形成する。その後、公知のリソグラフィーおよびエッチング法を用いて、第２導電層１６、抵抗体層１４および第１電極１２をそれぞれパターニングする。

本実施形態の可変抵抗素子１０によれば、高い抵抗変化率を提供するという特徴を有する。このような特徴を有するので、本実施形態の可変抵抗素子１０はＲＲＡＭなどの抵抗変化型メモリ装置に好適に用いることができる。

抵抗値の測定方法は、例えば以下の通りである。可変抵抗素子１０の上部電極１６上にパルスジェネレータからの電圧パルスとして印加電圧を加え、信号の初期化・記録・消去を行う。抵抗値はパラメータアナライザでＩ−Ｖ特性を測定して求める。まず可変抵抗素子に＋Ｖ_Ｉと−Ｖ_Ｉの間を変化する、パルス幅１００ｎｓｅｃ、デューティー比５０％の初期化パルス電圧を加え、信号の初期化を行う。そして信号記録前の抵抗値を、ＤＣ電圧Ｖ_Ｒで測定する。次に、順方向のパルス電圧Ｖ_Ｗを加えて信号を記録する。次に信号記録後の抵抗値をＤＣ電圧Ｖ_Ｒで測定する。最後に逆方向のパルス電圧−Ｖ_Ｅを可変抵抗素子１０に加えて、信号の消去を行う。各電圧の一例をあげると以下のとおりである。信号初期化電圧Ｖ_Ｉは４．０Ｖ、信号書き込み電圧Ｖ_Ｗは３．０Ｖ、信号読み出し電圧Ｖ_Ｒは０．８Ｖ、信号消去電圧Ｖ_Ｅは−３．０Ｖである。また信号書き込み時および消去時の基準電圧は０Ｖ、また電圧パルス形状はともに、パルス幅５０ｎｓｅｃ、デューティー比５０％で１μｓｅｃの印加である。ちなみに信号の初期化は１ｓｅｃで行った。抵抗変化率は下記の式で求める。
抵抗変化率＝（（信号記録後の抵抗値）−（信号初期化時の抵抗値））／（信号初期化時の抵抗値）×１００

次に、抵抗体層１４として（Ｌａ_１−ｘＳｒ_ｘ）（Ａｌ_ｚＧａ_{１−ｙ−ｚ}Ｍｇ_ｙ）Ｏ_３−α（以下、「ＬＳＡＧＭＯ」ともいう）を用いた場合の実験例について説明する。ここで電荷中性の原理により、α＝（ｘ＋ｙ）／２であることが予測される。即ち、各イオンの価数に関しては、Ｌａ＝３＋、Ｓｒ＝２＋、Ａｌ＝３＋、Ｇａ＝３＋、Ｍｇ＝２＋、Ｏ＝−２であることを考慮している。

この実験例では、（Ｌａ_１−ｘＳｒ_ｘ）（Ａｌ_ｚＧａ_{１−ｙ−ｚ}Ｍｇ_ｙ）Ｏ_３―αにおけるｘ，ｙの比率によって抵抗体層の抵抗が変化することを示す。実験のサンプルとしては、以下のものを用いた。すなわち、基体１として、表面に酸化シリコン層を有するシリコン基板上に、可変抵抗素子１０が形成されたものを用いた。可変抵抗素子１０としては、膜厚２００ｎｍの白金からなる第１電極（下電極）１２、膜厚５０ｎｍの（Ｌａ_１−ｘＳｒ_ｘ）（Ａｌ_ｚＧａ_{１−ｙ−ｚ}Ｍｇ_ｙ）Ｏ_３―αからなる抵抗体層１４、および膜厚１００ｎｍの白金からなる第２電極（上電極）１６を有するものを用いた。成膜方法はスパッタリング法を用いた。詳しくは第１電極および第２電極に対しては、１５０ＷのＤＣスパッタリングを用いた。また、可変抵抗素子の形成には２００ＷのＲＦスパッタリングを用いた。スパッタリングガスはアルゴンであり、ガス圧は２×１０^−３Ｔｏｒｒである。そして、抵抗体層１２の組成において、組成比ｘ，ｙを変えて複数のサンプルを形成し、各サンプルの抵抗値を測定した。なお、式において、ｚ＝０．２とした。その結果を表１に示す。

表１から、抵抗率を大きくするには、０＜ｘおよび０＜ｙであること好ましい。また、ｘあるいはｙが０.３以上になると、抵抗変化率の再現性が不安定になる。これは結晶格子が不安定になるためであると考えられる。以上のことから、０＜ｘ＜０．３、０＜ｙ＜０．３の範囲が好ましいことが確認された。

２．抵抗変化型メモリ装置
ついで、本実施形態の可変抵抗素子１０を適用した抵抗変化型メモリ装置について説明する。図２は、かかる抵抗変化型メモリ装置１００を模式的に示す断面図である。

抵抗変化型メモリ装置１００は、半導体基板（シリコン基板）２０と、半導体基板２０上に形成された層間絶縁層２４と、層間絶縁層２４の上方に形成された可変抵抗素子１０を有する。可変抵抗素子１０は、複数配列されてメモリセルアレイを構成する。

半導体基板２０には、少なくとも可変抵抗素子１０を駆動するための回路や周辺回路が形成される。すなわち、半導体基板２０には、素子分離領域２２と、ＭＯＳトランジスタ３０などの回路素子とが形成されている。ＭＯＳトランジスタ３０は、公知であり、ゲート絶縁層３２、ゲート電極３４およびソース／ドレイン領域を構成する不純物層３６，３８を有する。層間絶縁層２４は、公知の構成をとることができ、酸化シリコン層によって形成できる。層間絶縁層２４には、不純物層３６，３８と接続されるコンタクト部（プラグ）２６が形成されている。コンタクト部２６上には配線層２８が形成されている。層間絶縁層２４上には、酸素バリア性、水素バリア性あるいは密着性を有する絶縁層２９が形成されている。絶縁層２９としては、例えば、酸化チタンを用いることができる。ＭＯＳトランジスタ３０などの素子は、公知の半導体製造技術によって形成することができる。

絶縁層２８上のメモリセル領域には、本実施形態にかかる複数の可変抵抗素子１０が形成されている。可変抵抗素子１０については、既に述べたので、詳細な説明を省略する。本実施形態では、図１に示す基体１は、半導体基板２０，層間絶縁層２４、絶縁層２９およびこれらの層に形成されたＭＯＳトランジスタ３０などを含む。

本実施形態にかかる抵抗変化型メモリ装置１００によれば、例えば前述した方法によって可変抵抗素子１０に電圧を印加し、その抵抗値を測定することによって、信号（情報）の記録（書き込み）、読み出し、消去を行うことができる。

本発明は、上述した実施形態に限定されるものではなく、種々の変形が可能である。たとえば、本発明は、実施形態で説明した構成と実質的に同一の構成（たとえば、機能、方法および結果が同一の構成、あるいは目的および効果が同一の構成）を含む。また、本発明は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成または同一の目的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成を含む。

本実施形態の可変抵抗素子を模式的に示す断面図。本実施形態の抵抗変化型メモリ装置を模式的に示す断面図。

符号の説明

１基体、１０可変抵抗素子、１２第１電極、１４抵抗体層、１６第２電極、２０半導体基板、２４層間絶縁層、３０ＭＯＳトランジスタ、１００抵抗変化型メモリ装置

Claims

第１電極と、
前記第１電極の上に形成された抵抗体層と、
前記抵抗体層の上に形成された第２電極と、
を含み、
前記抵抗体層は、式（Ｌａ _１−ｘＳｒ _ｘ）（ＡｌＧａ _１−ｙＭｇ _ｙ）Ｏ _３−αで表され、
前記式において、０＜ｘ＜０．３、０＜ｙ＜０．３であって、
酸素欠陥を有するペロブスカイト型酸化物からなる、可変抵抗素子。
請求項１に記載の可変抵抗素子を含む、抵抗変化型メモリ装置。