JP4650601B2

JP4650601B2 - 電流駆動素子の駆動回路及び駆動方法ならびに画像表示装置

Info

Publication number: JP4650601B2
Application number: JP2001268915A
Authority: JP
Inventors: 康一井口
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2001-09-05
Filing date: 2001-09-05
Publication date: 2011-03-16
Anticipated expiration: 2021-09-05
Also published as: EP1291839B1; ATE484050T1; US20030043131A1; JP2003076327A; EP1291839A3; ATE521959T1; EP1291839A2; EP2157562A2; DE60237869D1; US6839057B2; KR20030021149A; EP2157562A3; KR100455558B1; EP2157562B1

Description

【０００１】
【発明の属する技術分野】
本発明は、有機ＥＬ（エレクトロルミネッセンス）素子などの電流駆動型の素子を駆動する駆動回路及び駆動方法と、このような電流駆動回路が組み込まれるとともに発光素子として電流駆動型の素子を使用する画像表示装置とに関する。
【０００２】
【従来の技術】
近年、コンピュータの出力装置や携帯電話機などに用いられる画像表示装置として、有機ＥＬ素子などの電流駆動型の発光素子を用いたものが注目を集めている。有機ＥＬ素子は、有機発光ダイオードとも呼ばれ、直流で駆動できるという利点を有している。有機ＥＬ素子を画像表示装置に用いる場合、画素ごとの有機ＥＬ素子を基板上にマトリクス状に配置して表示パネルを構成するのが一般的である。そして、この基板上にＴＦＴ（薄膜トランジスタ；thin film transistor）を形成し、ＴＦＴを介して各画素の有機ＥＬ素子を駆動する、アクティブマトリクス型の構成が検討されている。
【０００３】
ところで、有機ＥＬ素子は電流駆動型の素子であるため、有機ＥＬ素子をＴＦＴで駆動する場合、電圧駆動型の素子である液晶セルを用いるアクティブマトリクス型液晶表示装置と同じ回路構成を用いることはできない。そこで従来より、有機ＥＬ素子とＭＯＳ(metal-oxide-semiconductor)トランジスタであるＴＦＴとを直列に接続して電源線と接地線との間に挿入し、ＴＦＴのゲートに制御電圧を印加できるようにするとともに、この制御電圧を保持する保持コンデンサをＴＦＴのゲートに接続し、さらに、各画素に対して制御電圧を印加するための信号線とＴＦＴとの間にスイッチ素子を設けたアクティブマトリクス駆動回路が提案されている。この回路では、信号線上に各画素に対する制御電圧を時分割形態で出力するとともに、各スイッチ素子は、対応する画素に対する制御電圧が出力されているタイミングのみ導通状態となるように制御される。その結果、スイッチ素子が導通状態になれば、そのときの制御電圧がＴＦＴのゲートに印加されて制御電圧に応じた電流が有機ＥＬ素子を流れるようになるとともに、保持コンデンサがその制御電圧で充電される。この状態でスイッチ素子が遮断状態に遷移すれば、保持コンデンサの作用により、既に印加されている制御電圧がＴＦＴのゲートに印加され続けることとなり、有機ＥＬ素子には、その制御電圧に応じた電流が流れ続けることとなる。
【０００４】
ＷＯ９９／６５０１１号公報には、上述したような回路構成を有し、有機ＥＬ素子などの電流駆動素子を駆動するのに適した駆動回路が開示されている。図２１は、ＷＯ９９／６５０１１号公報に開示された駆動回路の構成を示している。ただし、ＷＯ９９／６５０１１号公報では駆動トランジスタとしてｎチャネルＭＯＳ電界効果トランジスタを使用しコモンカソードとして電流駆動素子（有機ＥＬ素子）を駆動するようにしているが、図２１では、駆動トランジスタとしてｐチャネルＭＯＳ電界効果トランジスタを使用し、コモンアノードとして電流駆動素子を駆動するようにしている。
【０００５】
図２１に示す駆動回路においては、電源線１と接地線２とが設けられており、ｐチャネルＭＯＳトランジスタである駆動トランジスタ７のソースは電源線１に接続している。駆動トランジスタ７のゲートと電源線１との間に保持容量６が設けられ、駆動トランジスタ７のゲートはスイッチ素子９の一端に接続しドレインはスイッチ素子９の他端に接続する。さらに、駆動トランジスタ７のこのドレインはスイッチ素子１０の一端に接続し、スイッチ素子１０の他端は電流駆動素子１１のアノードに接続する。電流駆動素子１１のカソードは接地線２に接続する。ここで、駆動トランジスタ７により電流駆動素子１１に流れる電流（駆動電流）をＩ_drvで表すことにする。
【０００６】
電流駆動素子１１を流れる駆動電流Ｉ_drvを与えるために、信号線３が設けられている。信号線３はスイッチ素子８の一端に接続し、スイッチ素子８の他端は、駆動トランジスタ７のドレインに接続している。ここで、信号線３を流れる電流をＩ_inで表すことにする。
【０００７】
スイッチ素子８〜１０は、いずれも、外部からの制御信号に応じてオン／オフの動作を行うものであって、例えばＭＯＳ電界効果トランジスタである。スイッチ素子８〜１０への制御信号は、不図示の制御信号発生回路によって生成され、この制御信号発生回路の出力端子から不図示の制御線を介してスイッチ素子８〜１０に与えられる。スイッチ素子８〜１０がＭＯＳ電界効果トランジスタである場合には、制御信号は、電気的には接地電位及び電源電位のいずれかを示す二値の信号であって、それらのＭＯＳ電界効果トランジスタのゲートに与えられる。
【０００８】
図２１に示す駆動回路は、１画素分すなわち１個の電流駆動素子１１を駆動するための回路である。電流駆動素子１１として有機ＥＬ素子などを用いた画像表示装置では、上述したように、複数の電流駆動素子１１をマトリックス状に配置することとなり、それに伴って、図２１に示す駆動回路、特に破線で囲んだ部分も電流駆動素子１１ごとに設けるようにする。この場合、電源線１及び接地線２は各駆動回路に共通に設けられ、信号線３は、図示上下方向に並ぶ駆動回路で、すなわち同じ列に属する駆動回路に対して、共通に設けられることになる。ちなみに、上述した制御線は、図示左右方向に並ぶ駆動回路で、すなわち同じ行に属する駆動回路に対して、共通に設けられることになる。
【０００９】
このようにマトリクス状に電流駆動素子及び駆動回路を配置してアクティブマトリクス型の画像表示装置を構成した場合、駆動回路及び画像表示装置の構造上、信号線３は、絶縁層を挟んで、スイッチ素子８〜１０を制御するための複数の制御線や複数の電源線１及び接地線２と交差することになり、この交差する部分において、寄生容量が発生することになる。また、電流駆動素子１１が有機ＥＬ素子である場合、接地線２に接続する電流駆動素子１１のカソードと信号線３とが交差する部分の面積が大きく、この交差部分で発生する寄生容量も無視することができない。その結果、図２１に示すように、信号線３には、等価的に、電源線１との間に寄生容量４が形成され、接地線２との間には寄生容量５が形成されることになる。この寄生容量４，５の容量値は、画像表示装置の画素数や構造等にも依存するが、例えば、画素ごとの保持容量６の容量値の例えば１０倍以上の大きさのものである。
【００１０】
次に、図２１に示した従来の駆動回路の動作について説明する。ここでは、複数の電流駆動素子１１をマトリクス状に配するとともに各電流駆動素子１１ごとに駆動回路を設けたものとして、動作を説明する。
【００１１】
制御信号発生回路は、各行が１行ずつ順番に選択されるように制御信号を生成し、制御線を介して各駆動回路のスイッチ素子８〜１０に制御信号を送出する。一方、列ごとの信号線３には、制御信号に同期するようにして、選択された行に属する各駆動回路に対する信号電流Ｉ_inが流される。その結果、選択された行の各駆動回路の駆動トランジスタ７には、それぞれ、対応する信号電流Ｉ_inが流れ、この信号電流に対応する電位が保持容量６に保持されるようになる。そして、これらの駆動回路は、制御信号が次の行を選択したために非選択状態となった場合には、次に選択状態となるまで、保持容量６に保持された電圧に基づいて、信号電流Ｉ_inと同じ駆動電流Ｉ_drvで電流駆動素子１１を駆動し続ける。
【００１２】
図２２は、このような駆動回路の動作をタイミングチャートとして表現したものである。まず、選択期間中の駆動回路の動作を詳しく説明する。
【００１３】
ある行の駆動回路が選択期間になると、まず、スイッチ素子８，９を導通状態とし、スイッチ素子１０を遮断状態とする。選択期間の先頭の所定の短い期間をリセット期間とし、このリセット期間中は、信号線３の電位を例えば電源電位とし、信号線３の電位及び駆動トランジスタ７の電位を電源電位までリセットすることが好ましい。リセット期間の経過後、信号線３に、電流駆動素子１１に流すべき電流と等しい信号電流Ｉ_inを流すようにする。リセット期間中も信号線３に信号電流Ｉ_inが流れるようにしてもよい。
【００１４】
図示した例では、信号電流Ｉ_inは、駆動トランジスタ７のドレインから信号線３に向けて流れ出すドレイン電流と、寄生容量４及び保持容量６の充電電流と、寄生容量５の放電電流との和で表される。リセット期間が終了し信号電流Ｉ_inが流れ出すと、信号電流Ｉ_inによって寄生容量４及び保持容量６が充電され、寄生容量５が放電され、最終的には信号電流Ｉ_inに等しいドレイン電流に対応するゲート−ソース間電位となるように、駆動トランジスタ７のゲート電位は徐々に低下する。
【００１５】
信号電流Ｉ_inが充分に大きい場合には、寄生容量４及び保持容量６の充電と寄生容量５の放電とが急速になされるため、選択期間中に駆動トランジスタ７のドレイン電流は信号電流Ｉ_inに到達し、保持容量６の両端の電圧は、この信号電流Ｉ_inに等しいドレイン電流を生ずるような値となる。これに対し、信号電流Ｉ_inが小さい場合には、選択期間中には寄生容量４及び保持容量６の充電と寄生容量５の放電とが完了せず、したがって、駆動トランジスタ７のドレイン電流も信号電流Ｉ_inに到達せず、また、駆動トランジスタ７のゲート−ソース間電位も、信号電流Ｉ_inと等しいドレイン電流に対応する値まで達しない。
【００１６】
選択期間が終了し非選択期間になると、非選択期間の開始時点において、スイッチ素子８，９を導通状態から遮断状態に変化させ、スイッチ素子１０を遮断状態から導通状態に変化させる。その結果、駆動トランジスタ７が電流駆動素子１１に駆動電流Ｉ_drvを供給するようになる。駆動トランジスタ７のゲートは信号線３から切り離されるので、保持容量６の作用により、駆動トランジスタ７のゲート電位は非選択期間に入る直前に確定した値で保持される。選択期間中の信号電流Ｉ_inが充分に大きい場合には、駆動トランジスタ６のゲート電位は、信号電流Ｉ_inに等しいドレイン電流に対応する値で確定しているから、電流駆動素子１１には、信号電流Ｉ_inに等しい駆動電流Ｉ_drvが流れ続けることになる。これに対し、選択期間中の信号電流Ｉ_inが小さい場合には、駆動トランジスタ７のゲート電位は、信号電流Ｉ_inに等しいドレイン電流を流すような値にまで到達していないから、電流駆動素子１１には、信号電流Ｉ_inとは異なる駆動電流Ｉ_drvが流れ続けることとなる。
【００１７】
図２３は、図２１に示す駆動回路における信号電流（入力信号）Ｉ_inと駆動電流Ｉ_drvとの関係を示すグラフである。電流駆動素子１１として有機ＥＬ素子を用いているのであれば、入力する信号電流Ｉ_inと輝度との関係を示していることになる。図において、理想値を破線で示し、実際の信号電流−駆動電流の関係を実線で示している。このように、従来の駆動回路では、信号電流Ｉ_inが小さい領域でそれに対応する駆動電流が得られないことが分かる。
【００１８】
【発明が解決しようとする課題】
以上説明したように従来の駆動回路では、寄生容量や保持容量の充放電にかかる時間のために、入力信号（信号電流）が小さい場合に所定の駆動電流が得られず、画像表示装置に応用した場合には所定の輝度が得られないこととなる。特に有機ＥＬ素子を用いた画像表示装置にこの駆動回路を適用した場合、１画素分の有機ＥＬ素子に流れる電流は微小であるので、表示画像の劣化が生じ、また、輝度制御性が悪化する。
【００１９】
そこで本発明の目的は、アクティブマトリクス駆動に適し、信号電流（入力信号）が微小なときでも適正な駆動電流を出力することができる駆動回路及び駆動方法と、このような駆動回路を有する画像表示装置とを提供することにある。
【００２０】
【課題を解決するための手段】
本発明の駆動回路は、電流駆動素子を駆動する駆動回路であって、
電流駆動素子の駆動電流に対応する信号電流が流れる信号線と、
ゲートと、ドレインと、電源線に接続するソースとを有する駆動トランジスタと、
電源線と駆動トランジスタのゲートとの間に設けられた保持容量と、
信号線と駆動トランジスタのドレインとを接続する第１のスイッチ素子と、
駆動トランジスタのゲートとドレインを接続する第２のスイッチ素子と、
駆動トランジスタのドレインと電流駆動素子の一端とを接続する第３のスイッチ素子と、
駆動トランジスタのゲートに接続するゲートと、駆動トランジスタのソースに接続するソースと、駆動トランジスタのドレインに接続するドレインとを有する補助トランジスタと、
補助トランジスタのソース−ドレイン間電流をオン／オフする第４のスイッチ素子と、を有し、
第４のスイッチ素子は駆動トランジスタのドレインと補助トランジスタのドレインとの間に挿入され、
第１のスイッチ素子は、電流駆動素子を選択してその電流駆動素子に対応する駆動電流が信号線に流れる選択期間にのみ、導通状態に制御され、
第４のスイッチ素子は、選択期間の中に設定された加速期間の中でのみ、導通状態に制御される。
【００２１】
本発明の駆動方法は、
電流駆動素子の駆動電流に対応する信号電流が流れる信号線と、
ゲートと、ドレインと、電源線に接続するソースとを有する駆動トランジスタと、
電源線と駆動トランジスタのゲートとの間に設けられた保持容量と、
信号線と駆動トランジスタのドレインとを接続する第１のスイッチ素子と、
駆動トランジスタのゲートとドレインを接続する第２のスイッチ素子と、
駆動トランジスタのドレインと電流駆動素子の一端とを接続する第３のスイッチ素子と、
駆動トランジスタのゲートに接続するゲートと、駆動トランジスタのソースに接続するソースと、駆動トランジスタのドレインに接続するドレインとを有する補助トランジスタと、
補助トランジスタのソース−ドレイン間電流をオン／オフする第４のスイッチ素子と、
を有し、第４のスイッチ素子は駆動トランジスタのドレインと補助トランジスタのドレインとの間に挿入されている駆動回路を用い、
電流駆動素子を選択してその電流駆動素子に対応する信号電流を信号線に流す選択期間と、その電流駆動素子を選択しない非選択期間とを交互に設定し、
非選択期間においては第１及び第２のスイッチ素子を遮断状態に制御し、第３のスイッチ素子を導通状態に制御し、
非選択期間から選択期間に遷移したときに第１及び第２のスイッチ素子を導通状態に制御し、第３のスイッチ素子を遮断状態に制御し、
駆動トランジスタの電流駆動能力に対する補助トランジスタの電流駆動能力の比をｎとして、選択期間中に加速期間を設定し、加速期間において第４のスイッチ素子を導通状態とするとともに信号線を流れる信号電流の大きさを（ｎ＋１）倍とし、
加速期間の終了後、選択期間が終了するまでは、第４のスイッチ素子を遮断状態とするとともに信号電流の大きさを通常値に戻す。
【００２２】
本発明の画像表示装置は、電流駆動によって発光する複数の発光素子をマトリクス状に配した画像表示装置であって、
各発光素子は画素ごとに設けられ、
画素の列ごとに設けられ選択された画素の発光素子の駆動電流に対応する信号電流を各画素に与える信号線と、画素の行ごとに設けられ制御信号を伝達する制御線とを有し、
各画素ごとに、
ゲートと、ドレインと、電源線に接続するソースとを有する駆動トランジスタと、
電源線と駆動トランジスタのゲートとの間に設けられた保持容量と、
制御信号に応じて信号線と駆動トランジスタのドレインとを接続する第１のスイッチ素子と、
制御信号に応じて駆動トランジスタのゲートとドレインを接続する第２のスイッチ素子と、
制御信号に応じて駆動トランジスタのドレインと発光素子の一端とを接続する第３のスイッチ素子と、
駆動トランジスタのゲートに接続するゲートと、駆動トランジスタのソースに接続するソースと、駆動トランジスタのドレインに接続するドレインとを有する補助トランジスタと、
制御信号に応じて補助トランジスタのソース−ドレイン間電流をオン／オフする第４のスイッチ素子と、
を有し、
第４のスイッチ素子は駆動トランジスタのドレインと補助トランジスタのドレインとの間に挿入され、
画素の行を選択してその行に属する発光素子に対応する信号電流を信号線に流す選択期間と、その行を選択しない非選択期間とが交互に設定され、
第１のスイッチ素子は、選択期間にのみ、導通状態に制御され、
第４のスイッチ素子は、選択期間の中に設定された加速期間の中でのみ、導通状態に制御される。
【００２３】
【発明の実施の形態】
次に本発明の好ましい実施の形態について、図面を参照して説明する。
【００２４】
第１の実施の形態：
図１は、本発明の第１の実施の形態の駆動回路を示す回路図である。図１に示す駆動回路は、図２１に示す従来の駆動回路において、駆動トランジスタ７に並列に補助トランジスタ１２を設けるとともに、補助トランジスタ１２のドレイン電流をオン／オフ制御するためのスイッチ素子１３を設けた構成のものである。
図１において、図２１と同じ参照符号が付与されたものは、図２１におけるものと同じ構成要素である。
【００２５】
すなわち図１に示す駆動回路においては、ｐチャネルＭＯＳトランジスタである駆動トランジスタ７のソースは電源線１に接続し、駆動トランジスタ７のゲートと電源線１との間に保持容量６が設けられ、駆動トランジスタ７のゲートはスイッチ素子９の一端に接続しドレインはスイッチ素子９の他端に接続する。さらに、駆動トランジスタ７のこのドレインはスイッチ素子１０の一端に接続し、スイッチ素子１０の他端は電流駆動素子１１のアノードに接続する。電流駆動素子１１のカソードは接地線２に接続する。ここで、駆動トランジスタ７により電流駆動素子１１を流れる電流（駆動電流）をＩ_drvで表すことにする。
【００２６】
補助トランジスタ１２は、駆動トランジスタ７と同様にｐチャネルＭＯＳトランジスタで構成されるが、同じゲート−ソース間電圧を与えたときに、駆動トランジスタ７に比べてｎ倍のドレイン電流を流すような特性を有するトランジスタである。すなわち、補助トランジスタ１２は、駆動トランジスタのｎ倍の電流駆動能力を有するトランジスタである。ｎの上限については特に限定されるものではなく、ｎは、信号電流Ｉ_inの最小値、保持容量６や寄生容量４，５の容量値、選択期間の時間幅などに応じて適宜に定められるものである。典型的には、ｎは５以上とすることが好ましい。ただし、ｎを大きくしすぎると、補助トランジスタ１２が占める面積が大きくなりすぎ、また、消費電力増にもつながるので、極端に大きなｎの値は好ましくない。
【００２７】
このような補助トランジスタ１２は、例えば、駆動トランジスタ７と補助トランジスタ１２とを同一の半導体基板上に同一の製造プロセスにより形成するとして、駆動トランジスタ７と同じチャネル長と駆動トランジスタのｎ倍のチャネル幅を有するトランジスタとして形成するようにすればよい。あるいは、ｎが整数である場合には、駆動トランジスタ７と同一寸法のトランジスタをｎ個形成し、各トランジスタのドレイン同士、ゲート同士、ソース同士をそれぞれ接続して実質的に１つの補助トランジスタ１２が構成されるようにしてもよい。補助トランジスタ１２のソースは電源線１に接続し、ゲートは駆動トランジスタ７のゲートに接続する。そして、補助トランジスタ１２のドレインはスイッチ素子１３の一端に接続し、このスイッチ素子１３の他端は駆動トランジスタ７のドレインに接続する。
【００２８】
ここで、スイッチ素子１３は、補助トランジスタ１２のソース−ドレイン間を流れる電流をオン／オフするためのものであるから、電源線１と補助トランジスタ１２のソースとの間に設けることも可能である。しかしながら、特にスイッチ素子１３としてＭＯＳ電界効果トランジスタを使用する場合、スイッチ素子１３のオン抵抗による電圧降下が回路動作に影響を与えるので、スイッチ素子１３は、補助トランジスタ１２のドレイン側（電源線１でない側）に設けることが好ましい。
【００２９】
電流駆動素子１１を流れる駆動電流Ｉ_drvを与えるための信号線３はスイッチ素子８の一端に接続し、スイッチ素子８の他端は、駆動トランジスタ７のドレインに接続している。信号線３を流れる電流をＩ_inで表すことにする。
【００３０】
スイッチ素子８〜１０，１３は、いずれも、外部からの制御信号に応じてオン／オフの動作を行うものであって、例えば、ＭＯＳ電界効果トランジスタである。スイッチ素子８〜１０，１３への制御信号は、図１には不図示の制御信号発生回路によって生成され、この制御信号発生回路の出力端子から制御線を介してスイッチ素子８〜１０，１３に与えられる。スイッチ素子８〜１０，１３がＭＯＳ電界効果トランジスタである場合には、制御信号は、電気的には接地電位及び電源電位のいずれかを示す二値の信号であって、それらのＭＯＳ電界効果トランジスタのゲートに与えられる。スイッチ素子８〜１０，１３としてＭＯＳ電界効果トランジスタを使用する場合、ｐチャネル型を用いるかｎチャネル型を用いるかはスイッチ素子ごとに適宜に定められるものである。
【００３１】
図１に示す駆動回路は１画素（ピクセル）分すなわち１個の電流駆動素子１１を駆動するための回路であるが、電流駆動素子１１として有機ＥＬ素子などを用いた画像表示装置を構成する場合には、上述したように複数の電流駆動素子１１をマトリックス状に配置するとともに、この駆動回路も、特に破線で囲んだ部分も電流駆動素子１１ごとに設けるようにする。図２は、複数の電流駆動素子１１をマトリクス状に配列するともに、各電流駆動素子１１ごとに駆動回路を設けた構成の画像表示装置を説明する回路図である。通常、画像表示装置は縦横それぞれ数百から数千画素の大きさのものものであるが、ここでは説明のため、縦２画素×横２画素の範囲が描かれている。
【００３２】
図２に示す構成では、駆動トランジスタ７及び補助トランジスタ１２は、基板上に、同一導電型の薄膜トランジスタとして形成されている。また、スイッチ素子８，９は、ｐチャネルＭＯＳ電界効果トランジスタであり、スイッチ素子１０，１３は、ｎチャネルＭＯＳ電界効果トランジスタであるものとする。スイッチ素子８，９は、いずれも、薄膜トランジスタとして基板上に形成されることが好ましい。
【００３３】
この画像表示装置では、電源線１及び接地線２は各駆動回路に共通に設けられ、信号線３は、図示上下方向に並ぶ駆動回路で、すなわち同じ列に属する駆動回路に対して、共通に設けられている。各信号線３の一端（図示下端）には、それぞれ、信号電流発生回路２１が接続されている。また、各行ごとに、その行に属する駆動回路に対して供給される制御信号を発生する制御信号発生回路２２が設けられている。
【００３４】
信号電流発生回路２１には、接地線２に接続して信号電流Ｉ_inを発生する信号源２３と、接地線２に接続し、信号源２３が発生する信号電流Ｉ_inのｎ倍の電流ｎ×Ｉ_inを発生する信号源２４と、ｎチャネルＭＯＳ電界効果トランジスタなどで構成されたスイッチ素子１６と、を備えている。信号源２３は信号線３に直接接続しているのに対し、信号源２４は、スイッチ素子１６を介して信号線３に接続している。スイッチ素子１６を制御するために制御線３０が設けられている。それぞれの信号電流発生回路２１のスイッチ素子１６のゲートは、共通に制御線３０に接続している。このような構成のものにおいては、信号線３には、スイッチ素子１６がオン状態であれば（ｎ＋１）×Ｉ_inの信号電流が流れ、スイッチ素子１６がオフ状態であればＩ_inの信号電流が流れることになる。制御線３０上には、不図示の制御回路により、後述する加速期間に対応してスイッチ素子１６を導通状態とする制御信号が出力される。
【００３５】
制御信号発生回路２２には、対応する行に属する各駆動回路のスイッチ素子８〜１０に対して供給される制御信号を出力する信号ドライバ２５と、対応する行に属する各駆動回路のスイッチ素子１３に対して供給される制御信号を出力する信号ドライバ２６と、を備えている。また、画像表示装置の各行ごとに、制御線３１，３２が設けられている。制御線３１は、信号ドライバ２５に接続し、信号ドライバ２５からの制御信号をＭＯＳ電界効果トランジスタであるその行の各スイッチ素子８〜１０のゲートに供給する。同様に、制御線３２は、信号ドライバ２６に接続し、信号ドライバ２６からの制御信号をその行の各スイッチ素子１３のゲートに供給する。したがって制御線３１，３２は、行方向（図示左右方向）に延びることになる。なお、各信号ドライバ２５，２６の他端は接地線２に接続している。信号ドライバ２５は、対応する行に対する選択期間に応じてその行のスイッチ素子８，９を導通状態とし、スイッチ素子１０を遮断状態とするような制御信号を発生する。信号ドライバ２６は、対応する行に対する加速期間に応じて、その行のスイッチ素子１３を導通状態とするような制御信号を発生する。
【００３６】
このようにマトリクス状に電流駆動素子及び駆動回路を配置してアクティブマトリクス型の画像表示装置を構成した場合、駆動回路及び画像表示装置の構造上、図２１に示したものの場合と同様に、信号線３には、等価的に、電源線１との間に寄生容量４が形成され、接地線２との間には寄生容量５が形成されることになる。
【００３７】
次に、図１に示した駆動回路の動作について説明する。図１に示す駆動回路は、通常の場合、図２に示すような画像表示装置に組み込まれて使用されるから、ここでは、図２に示す画像表示装置において駆動回路が用いられているものとして、駆動回路の動作を説明する。
【００３８】
各制御信号発生回路２２は不図示の制御回路によって制御されており、それぞれの制御信号発生回路２２は、画像表示装置における各行が１行ずつ順番に選択されるように制御信号を制御線３１，３２上に出力する。画像表示装置におけるある行について、制御信号によってその行が選択されている期間のことを選択期間と呼び、選択されていない期間のことを非選択期間と呼ぶ。画像表示装置の各行は、順番に選択されるから、ある行について考えると、選択期間は定期的・周期的に訪れることとなり、選択期間の占める割合は、画像表示装置における行の数をＮとすると、１／Ｎ程度となる。また、ある行の選択期間中に、列ごとの信号線３では、その信号線３の一端に設けられた信号電流発生回路２１において、その列における当該行の電流駆動素子１１に流すべき駆動電流Ｉ_drvに対応する信号電流Ｉ_inが発生し、その信号線３には信号電流Ｉ_inが流れるようになる。その結果、選択された行の各駆動回路の駆動トランジスタ７には、それぞれ、対応する信号電流Ｉ_inが流れ、この信号電流に対応する電位が保持容量６に保持される。これらの駆動回路は、制御信号が次の行を選択したために非選択状態となった場合には、次に選択状態となるまで、保持容量６に保持された電圧に基づいて、信号電流Ｉ_inと同じ駆動電流Ｉ_drvで電流駆動素子１１を駆動し続ける。
【００３９】
特に本実施の形態の回路では、選択期間の最初の方のある所定の時間帯において、補助トランジスタ１２にも電流が流れるようにするとともに、信号線３に（１＋ｎ）・Ｉ_inの電流を流して信号線３に付随する寄生容量４，５の充放電が速やかに行われるようにし、選択期間の終了時点にまでに、駆動トランジスタ７のドレイン電流が信号電流Ｉ_inに確実に到達して、駆動トランジスタ７のゲート−ソース間電位も、信号電流Ｉ_inと等しいドレイン電流に対応する値に到達するようにしている。
【００４０】
以下、駆動回路の動作を説明するタイミングチャートである図３を用いて、上述した動作をさらに詳しく説明する。
【００４１】
ある行についての選択期間に入ると、制御信号発生回路２２から制御線３１を介して伝達される制御信号により、その選択期間で選択される行の駆動回路において、ｐチャネルＭＯＳ電界効果トランジスタであるスイッチ素子８，９が導通状態とされ、ｎチャネルＭＯＳ電界効果トランジスタであるスイッチ素子１０が遮断状態とされる。スイッチ素子１３，１６については、遮断状態を維持したままとする。このとき、信号電流発生回路２１内の電流源２３のみが信号線３に接続することとなるので、信号線３には、選択された行に対する信号電流Ｉ_inが流れることになる。
【００４２】
図３に示した例では、選択期間の先頭の所定の短い期間をリセット期間とし、このリセット期間中は、信号線３の電位を例えば電源電位とすることによって、リセット期間の経過後に、寄生容量４及び保持容量６の充電と寄生容量５の放電とが滞りなく行われるようにしている。寄生容量４及び保持容量６の充電と寄生容量５の放電とを考慮して、信号線３に信号電流Ｉ_inを流すことによって速やかに駆動トランジスタ７のゲート−ソース間電圧を信号電流Ｉ_inに応じた値とすることができるのであれば、リセット期間を設けなくてもよい。また、リセット期間中は、信号線３において信号電流を流さないようにしてもよい。
【００４３】
リセット期間の経過後、所定の時間（この所定の時間の期間のことを以下、加速期間と呼ぶ）だけ、スイッチ素子１３及びスイッチ素子１６を導通状態とする。スイッチ素子１６が導通状態となった結果、信号電流発生回路２１内の電流源２４にも電流が流れるようになり、信号線３には、（ｎ＋１）・Ｉ_inの電流、すなわち、電流駆動素子１１に流すべき電流値の（ｎ＋１）倍の電流が流れることになる。このときスイッチ素子１３も導通状態なので、この電流は、駆動トランジスタ７と補助トランジスタ１２とに分流して流れることとなり、駆動トランジスタ７と補助トランジスタ１２の上述した特性の差により、補助トランジスタ１２には、駆動トランジスタ７に流れるドレイン電流のｎ倍のドレイン電流が流れることになる。図２１に示す従来の駆動回路と比較すると、加速期間中は、信号線３を流れる電流は（ｎ＋１）倍となっており、この（ｎ＋１）倍の信号電流によって、寄生容量４及び保持容量６の充電と寄生容量５の放電とが急速に進行することとなる。それにより、駆動トランジスタ７のドレイン電流は信号電流Ｉ_inに近づき、補助トランジスタ１２のドレイン電流はｎ・Ｉ_inに近づく。このとき、駆動トランジスタ７と補助トランジスタ１２のゲート電位は、駆動トランジスタ７のソース−ドレイン間に信号電流Ｉ_inを流したときに発生する電位に充分に近い電位となる。このときの電位と駆動トランジスタ７に信号電流Ｉ_inを流したときに発生する電位との差電位は、上記各容量の充放電が完全には終了していないために発生する電位と、駆動トランジスタ７を流れる電流と補助トランジスタ１２を流れる電流との比ｎの誤差とによるものである。
【００４４】
加速期間は選択期間が終了するよりも早く終了するが、ｎの値を充分に大きくした場合には、加速期間の終了時には、たとえ信号電流Ｉ_inの値が小さい場合であっても寄生容量４及び保持容量６の充電と寄生容量５の放電とはほぼ完了しており、上記の差電位は、主に、駆動トランジスタ７と補助トランジスタ１２を流れる電流の比ｎの誤差に起因することとなる。このときの差電位は、数十ｍＶから数百ｍＶ程度の小さな値となる。
【００４５】
加速期間の終了とともに、スイッチ素子１３，１６をともに遮断状態とする。
その結果、信号線３を流れる電流はＩ_inとなり、補助トランジスタ１２には電流が流れないようになる。上述したように、加速期間の終了時点での差電位は数十ｍＶから数百ｍＶ程度と小さい値であるので、加速期間が終了した後の選択期間の残余の期間中に信号線３に信号電流Ｉ_inを流すだけで、差電位を減殺することが可能となり、選択期間の終了時までには、駆動トランジスタ７のゲート電位は、信号電流Ｉ_inに対応した値となる。
【００４６】
加速期間の長さは、適宜に設定されるものであるが、例えば、選択期間の長さの１０〜５０％程度の時間長に設定する。
【００４７】
次に、非選択期間中の駆動回路の動作を説明する。
【００４８】
選択期間から非選択期間に遷移した時点において、スイッチ素子８，９を導通状態から遮断状態とし、スイッチ素子１０を遮断状態から導通状態とする。スイッチ素子８、９を遮断状態とすることで、先に選択期間中に確定した駆動トランジスタ７のゲート電位は、保持容量６によって保持されることになる。よって、スイッチ素子８，９，１３が遮断状態でスイッチ素子１０が導通状態に保持されている非選択期間中は、駆動トランジスタ７は、保持容量６に保持されたゲート電位に対応した電流、すなわち信号電流Ｉ_inに等しい電流を駆動電流Ｉ_drvとして電流駆動素子１１に流し続けるようにする。
【００４９】
図４は、この実施の形態における駆動トランジスタ７及び補助トランジスタ１２におけるゲート−ソース間電位とドレイン電流（ソース−ドレイン間電流）との関係を示した特性図である。駆動トランジスタ７におけるドレイン電流がＩ₁であるようなゲート−ソース間電圧を補助トランジスタ１２に与えた場合、補助トランジスタ１２のドレイン電流はｎ・Ｉ₁となり、同様に、駆動トランジスタ７におけるドレイン電流がＩ₂（ただしＩ₁＞Ｉ₂）であるようなゲート−ソース間電圧を補助トランジスタ１２に与えた場合、補助トランジスタ１２のドレイン電流はｎ・Ｉ₂となることが分かる。
【００５０】
このように、選択期間の（リセット期間を除いた）最初の部分、典型的には選択期間の前半部分を加速期間とし、加速期間中は信号線３を流れる電流を本来の信号電流Ｉ_inの（ｎ＋１）倍とするとともに、駆動トランジスタ７のｎ倍の駆動能力を有する補助トランジスタを加速期間中は導通状態とすることにより、寄生容量４及び保持容量６の充電と寄生容量５の放電とが急速に進行して、従来のものに比べ、信号電流Ｉ_inが小さい場合などであっても、駆動トランジスタ７のゲート電位が早期に本来の値（信号電流Ｉ_inに対応するゲート−ソース間電位に対応する値）に到達するようになり、意図した駆動電流で電流駆動素子１１が駆動されるようになる。したがって、駆動電流Ｉ_drvが信号電流Ｉ_inと一致しないことによる表示画像の劣化や輝度制御性の悪化は生じないこととなる。
【００５１】
図５は、この駆動回路における信号電流Ｉ_in（入力信号）と駆動電流Ｉ_drv（電流駆動素子１１が有機ＥＬ素子などであれば輝度）との関係を示すグラフである。従来の回路における信号電流Ｉ_inと駆動電流Ｉ_drvとの関係を示すグラフ（図２３参照）と比べると、この実施の形態の駆動回路によれば、信号電流Ｉ_inが小さい領域でも、信号電流Ｉ_inと駆動電流Ｉ_drvとが線形な関係を維持していることが分かる。
【００５２】
次に、この第１の実施の形態の駆動回路の変形例を説明する。
【００５３】
上述した駆動回路では、選択期間から非選択期間に遷移するときに、スイッチ素子８及びスイッチ素子９が同時に導通状態から遮断状態に変化しているが、保持容量６におけるゲート電位の保持をより確実なものとするために、選択期間から非選択期間への遷移に先立って、スイッチ素子９を導通状態から遮断状態に変化させることも可能である。図６は、そのような駆動回路を含む画像表示装置を示す回路図であり、図７は、図６に示す回路の動作を示すタイミングチャートである。
【００５４】
この回路は、図１及び図２に示す回路と比べ、制御信号発生回路２２内に信号ドライバ２７を追加し、この信号ドライバ２７から制御線３３を介して対応する行の駆動回路内のスイッチ素子９のゲートに対して制御信号を供給するようにしたものである。したがって、制御線３２には、スイッチ素子８，１０のゲートのみが接続する。信号ドライバ２７は、非選択区間から選択区間への遷移と同時にスイッチ素子９を遮断状態から導通状態に変化させ、図７に示すように、加速区間の終了後、選択区間から非選択区間への選択よりも少し前にスイッチ素子９を導通状態から遮断状態に変化させるような制御信号を生成する。このように構成することより、非選択期間に移行する前に確実に保持容量６を信号線３から切り離すことができ、保持容量６に設定されたゲート電位を確実に非選択期間が終了するまで保持できるようになる。スイッチ素子９を遮断状態とするタイミングは、駆動トランジスタ７のゲート電位が、信号電流Ｉ_inと一致するドレイン電流を発生するゲート−ソース間電圧まで低下した後であればよい。
【００５５】
図８は、第１の実施の形態の駆動回路のさらに別の例を示している。上述した回路では、電流駆動素子１１として有機ＥＬ素子を用いる場合にその有機ＥＬ素子をコモンカソードで使用するものとし、駆動トランジスタ７及び補助トランジスタ１２としてｐチャネルＭＯＳ電界効果トランジスタを使用していたが、図８に示す回路は、有機ＥＬ素子をコモンアノードで、すなわち電流駆動素子１１である有機ＥＬ素子のアノードを電源線１に直接接続し、その代わりに、有機ＥＬ素子のカソード側にそれぞれｎチャネルＭＯＳ電界効果トランジスタである駆動トランジスタ７及び補助トランジスタ１２を設けた構成のものである。すなわち、電源線１と接地線２の間で、各素子の配置を反転させるとともに、駆動トランジスタ７及び補助トランジスタ１２の導電型も反転させたものである。この場合、信号電流Ｉ_inは、信号線３からスイッチ素子８、駆動トランジスタ７を経て接地線２に流れ込むことになる。スイッチ素子８〜１０，１３としてＭＯＳ電界効果トランジスタを用いるのであれば、その導電型は図１及び図２に示した回路におけるものと反転させることが好ましい。
【００５６】
図８に示す回路の動作は、極性などが反転するほかは、図１に示した回路と同様である。
【００５７】
第２の実施の形態：
次に、本発明の第２の実施形態について説明する。図９は、この実施の形態の駆動回路を示す回路図であり、図１０は、図９に示す駆動回路を用い、複数の電流駆動素子１１をマトリクス状に配列するともに、各電流駆動素子１１ごとに駆動回路を設けた構成の画像表示装置を説明する回路図である。図９及び図１０において、図１及び図２と同じ参照符号が付与されたものは、図１及び図２におけるものと同じ構成要素である。
【００５８】
この実施の形態の回路は、図１及び図２に示す回路において、リセット期間中に信号線３の電位を強制的に電源線１の電位に設定するためのスイッチ素子１４を設けたものである。スイッチ素子１４は、信号線３ごとに設けられており、したがって、同じ列の駆動回路が１個のスイッチ素子１４を共有する形態となる。スイッチ素子１４は、図１０に示すように、例えば、ソースが電源線１に接続し、ドレインが信号線３に接続するｐチャネルＭＯＳ電界効果トランジスタによって構成される。各スイッチ素子１４のゲートは、共通に制御線３４に接続している。この制御線３４には、不図示の制御回路により、リセット期間の間だけスイッチ素子１４を導通状態とするような制御信号が出力される。
【００５９】
図１１は、図９及び図１０に示す回路の動作を説明するタイミングチャートである。このタイミングチャートから明らかなように、リセット期間中は、スイッチ素子１４が導通状態となることによって、信号線３が電源線１の電位となり、駆動トランジスタ７及び補助トランジスタ１２のゲート電位も電源線１の電位となる。リセット期間の終了後、加速期間においては、信号線３を介して接地線２側に電流（ｎ＋１）・Ｉ_inが流れ、寄生容量４及び保持容量６が充電され寄生容量５が放電することにより、駆動トランジスタ７及び補助トランジスタ１２のゲート電位は、電源線１の電位から低下し、信号電流Ｉ_inに対応する電位にほぼ到達する。その他の動作については、図３に示したタイミングチャートの場合と同様である。
【００６０】
本発明で扱うような駆動回路では、駆動回路から接地線２に向けて信号電流が流れるように構成されているので、選択期間において駆動トランジスタ７のゲート電位が信号電流Ｉ_inに対応する電位よりも低下している場合に、このゲート電位が信号電流Ｉ_inに対応する電位にまで上昇するのにかなりの時間がかかることが予想される。そこでこの実施形態では、リセット期間内に、駆動トランジスタ７のゲート電位を回路内での最高電位である電源線１の電位にプルアップすることにより、速やかにゲート電位を信号電流_inに対応する電位に到達させることができる。
【００６１】
上述した第２の実施形態の回路においては、第１の実施形態において図６及び図７により説明したように、選択期間から非選択期間から遷移するより少し前にスイッチ素子９を導通状態から遮断状態にして、保持容量６でのゲート電位の保持を確実なものとすることができる。図１２は、そのような駆動回路を含む画像表示装置を示す回路図であり、図１３は、図１２に示す回路の動作を示すタイミングチャートである。
【００６２】
図１４は、第２の実施の形態の駆動回路のさらに別の例を示している。上述した回路では、電流駆動素子１１として有機ＥＬ素子を用いる場合にその有機ＥＬ素子をコモンカソードで使用するものとし、駆動トランジスタ７及び補助トランジスタ１２としてｐチャネルＭＯＳ電界効果トランジスタを使用していたが、図１４に示す回路では、図８に示した回路と同様に、有機ＥＬ素子をコモンアノードで、すなわち電流駆動素子１１である有機ＥＬ素子のアノードを電源線１に直接接続し、その代わりに、有機ＥＬ素子のカソード側にそれぞれｎチャネルＭＯＳ電界効果トランジスタである駆動トランジスタ７及び補助トランジスタ１２を設けている。スイッチ素子８〜１０，１３などとしてＭＯＳ電界効果トランジスタを用いるのであれば、その導電型は図９及び図１０に示した回路におけるものと反転させることが好ましい。スイッチ素子１４は、リセット期間に信号線３を接地線２に接続して駆動トランジスタ７及び補助トランジスタ１２のゲート電位を接地電位に設定する。図１４に示す回路の動作は、極性などが反転するほかは図９に示した回路と同様である。
【００６３】
第３の実施の形態：
次に、本発明の第３の実施形態について説明する。図１５は、この実施の形態の駆動回路を示す回路図であり、図１６は、図１５に示す駆動回路を用い、複数の電流駆動素子１１をマトリクス状に配列するともに、各電流駆動素子１１ごとに駆動回路を設けた構成の画像表示装置を説明する回路図である。図１５及び図１６において、図９及び図１０と同じ参照符号が付与されたものは、図９及び図１０におけるものと同じ構成要素である。第３の実施形態の回路が第２の実施形態の回路と異なる点は、電源線１の電位よりは低い電位の電圧線１５が設けられており、スイッチ素子１４がリセット期間においてこの電圧線１５と信号線３とを接続し、駆動トランジスタ７及び補助トランジスタ１２のゲート電位を電圧線１５の電位に等しくするように構成されている点である。電圧線１５の電位は、駆動トランジスタ７や補助トランジスタ１２の特性のばらつきを考慮して、これらのトランジスタの中での最小のしきい値電圧をＶ_thminとし、電源線３の電位をＶ_ccとして、Ｖ_cc−Ｖ_thminと等しいかこれより大きくなるようにする。すなわち、信号電流Ｉ_inの考え得る最小値に対応するゲート電位と等しいかそれよりも高くなるようにする。
【００６４】
上述した第２の実施の形態では、リセット期間においてスイッチ素子１４により駆動トランジスタ７及び補助トランジスタ１２のゲート電位を電源線１の電位Ｖ_ccになるようにしているが、この実施の形態では、電源線１の電位より小さい電圧線１５の電位に設定するようにしている。その結果、この実施の形態では、電源線１の電位と電圧線１５の電位との差に相当する分だけ、寄生容量４及び保持容量６を充電し寄生容量５を放電するための電荷量を少なくすることができる。その結果、第２の実施形態に比べ、駆動トランジスタ７及び補助トランジスタ１２のゲート電位が、駆動トランジスタのドレイン電流が信号電流Ｉ_inとなる電位に到達するまでの時間を、より短縮することが可能になる。このことは、リセット期間及び選択期間を短縮できることを意味し、マトリクス動作によるこの画像表示装置の表示速度を向上できることを意味する。図１７は、この第３の実施形態の回路の動作を示すタイミングチャートである。
【００６５】
上述した第３の実施形態の回路においても、第１の実施形態において図６及び図７により説明したように、選択期間から非選択期間から遷移するより少し前にスイッチ素子９を導通状態から遮断状態にして、保持容量６でのゲート電位の保持を確実なものとすることができる。図１８は、そのような駆動回路を含む画像表示装置を示す回路図であり、図１９は、図１８に示す回路の動作を示すタイミングチャートである。
【００６６】
図２０は、第３の実施の形態の駆動回路のさらに別の例を示している。上述した回路では、電流駆動素子１１として有機ＥＬ素子を用いる場合にその有機ＥＬ素子をコモンカソードで使用するものとし、駆動トランジスタ７及び補助トランジスタ１２としてｐチャネルＭＯＳ電界効果トランジスタを使用していたが、図２０に示す回路では、図８に示した回路と同様に、有機ＥＬ素子をコモンアノードで、すなわち電流駆動素子１１である有機ＥＬ素子のアノードを電源線１に直接接続し、その代わりに、有機ＥＬ素子のカソード側にそれぞれｎチャネルＭＯＳ電界効果トランジスタである駆動トランジスタ７及び補助トランジスタ１２を設けている。スイッチ素子８〜１０，１３などとしてＭＯＳ電界効果トランジスタを用いるのであれば、その導電型は図１５及び図１６に示した回路におけるものと反転させることが好ましい。また、電圧線１５には、接地線２の電位よりも少し高い電位を印加する。具体的には、電圧線１５の電位は、駆動トランジスタ７や補助トランジスタ１２の特性のばらつきを考慮し、これらのトランジスタの中での最小のしきい値電圧をＶ_thminとして、このＶ_thminより等しいかそれより小さい電位とする。スイッチ素子１４は、リセット期間に信号線３を電圧線１５に接続して駆動トランジスタ７及び補助トランジスタ１２のゲート電位を接地電位よりやや高い電圧に設定する。図２０に示す回路の動作は、極性などが反転するほかは図１５に示した回路と同様である。
【００６７】
以上、本発明の好ましい実施の形態について、駆動トランジスタ７及び補助トランジスタ１２が、好ましくは薄膜トランジスタとして設けられた、ＭＯＳ電界効果トランジスタであるものとして説明したが、本発明はこれに限定されるものではなく、駆動トランジスタ７及び補助トランジスタ１２として、同一導電型の絶縁ゲートトランジスタを用いることができる。もちろん、画像表示装置への応用を考慮した場合、駆動トランジスタ７及び補助トランジスタ１２は、薄膜トランジスタであることが好ましい。また、各スイッチ素子としてＭＯＳ電界効果トランジスタを用いたものを説明したが、本発明はこれに限定されるものではなく、トランスファゲートなどの他の種類のスイッチ素子を使用することができる。
【００６８】
【発明の効果】
以上説明したように本発明は、駆動トランジスタと並列に、駆動トランジスタのｎ倍の電流駆動能力を有する補助トランジスタを接続し、選択期間の一部（加速期間）において補助トランジスタにもドレイン電流が流れるようにするとともに信号線を流れる信号電流自体も（ｎ＋１）倍となるようにすることにより、保持容量や寄生容量の充放電が速やかに行われるようになり、駆動トランジスタのゲート電位が選択期間中に確実に所定電位に到達するようになって、信号電流（入力信号）が微小なときでも適正な駆動電流で電流駆動素子を駆動できるようになる、という効果がある。したがって、電流駆動素子が有機ＥＬ素子である場合には、意図した通りの駆動電流で有機ＥＬ素子が駆動されることになるので、表示画質の劣化が防止される。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の駆動回路を示す回路図である。
【図２】図１に示す駆動回路から構成される画像表示装置を示す回路図である。
【図３】図１及び図２に示す回路の動作を示すタイミングチャートである。
【図４】駆動トランジスタとその駆動トランジスタに並列に設けられる補助トランジスタの動作特性を示すグラフである。
【図５】図１に示す回路における信号電流Ｉ_inと駆動電流Ｉ_drvとの関係を示すグラフである。
【図６】図１及び図２に示す回路の変形例を示す回路図である。
【図７】図６に示す回路の動作例を示すタイミングチャートである。
【図８】図１に示す回路のさらに別の変形例を示す回路図である。
【図９】本発明の第２の実施の形態の駆動回路を示す回路図である。
【図１０】図９に示す駆動回路から構成される画像表示装置を示す回路図である。
【図１１】図９及び図１０に示す回路の動作を示すタイミングチャートである。
【図１２】図９及び図１０に示す回路の変形例を示す回路図である。
【図１３】図１２に示す回路の動作例を示すタイミングチャートである。
【図１４】図９に示す回路のさらに別の変形例を示す回路図である。
【図１５】本発明の第３の実施の形態の駆動回路を示す回路図である。
【図１６】図１５に示す駆動回路から構成される画像表示装置を示す回路図である。
【図１７】図１５及び図１６に示す回路の動作を示すタイミングチャートである。
【図１８】図１５及び図１６に示す回路の変形例を示す回路図である。
【図１９】図１８に示す回路の動作例を示すタイミングチャートである。
【図２０】図１５に示す回路のさらに別の変形例を示す回路図である。
【図２１】従来の駆動回路の構成の一例を示す回路図である。
【図２２】図２１に示す回路の動作を示すタイミングチャートである。
【図２３】図２１に示す回路における信号電流Ｉ_inと駆動電流Ｉ_drvとの関係を示すグラフである。
【符号の説明】
１電源線
２接地線
３信号線
４，５寄生容量
６保持容量
７駆動トランジスタ
８〜１０，１３，１４，１６スイッチ素子
１１電流駆動素子
１２補助トランジスタ
１５電圧線
２１信号電流発生回路
２２制御信号発生回路
２３，２４電流源
２５〜２７信号ドライバ
３０〜３４制御線

Claims

電流駆動素子を駆動する駆動回路であって、
前記電流駆動素子の駆動電流に対応する信号電流が流れる信号線と、
ゲートと、ドレインと、電源線に接続するソースとを有する駆動トランジスタと、
前記電源線と前記駆動トランジスタのゲートとの間に設けられた保持容量と、
前記信号線と前記駆動トランジスタのドレインとを接続する第１のスイッチ素子と、
前記駆動トランジスタのゲートとドレインを接続する第２のスイッチ素子と、
前記駆動トランジスタのドレインと前記電流駆動素子の一端とを接続する第３のスイッチ素子と、
前記駆動トランジスタのゲートに接続するゲートと、前記駆動トランジスタのソースに接続するソースと、前記駆動トランジスタのドレインに接続するドレインとを有する補助トランジスタと、
前記補助トランジスタのソース−ドレイン間電流をオン／オフする第４のスイッチ素子と、
を有し、
前記第４のスイッチ素子は前記駆動トランジスタのドレインと前記補助トランジスタのドレインとの間に挿入され、
前記第１のスイッチ素子は、前記電流駆動素子を選択して当該電流駆動素子に対応する駆動電流が前記信号線に流れる選択期間にのみ、導通状態に制御され、
前記第４のスイッチ素子は、前記選択期間の中で該選択期間の一部として設定された加速期間の中でのみ、導通状態に制御される、駆動回路。
前記電源線と前記信号線とを接続する第５のスイッチ素子を有する請求項１に記載の駆動回路。
所定の電圧が印加される電圧線と前記信号線とを接続する第５のスイッチを有し、接地電位から見た前記所定の電圧の絶対値は前記電源線の電圧の絶対値よりも小さい、請求項１に記載の駆動回路。
前記補助トランジスタの電流駆動能力は前記駆動トランジスタの電流駆動能力のｎ倍であり、
前記信号線に接続された信号電流を発生する第１の電流源と、前記第１の電流源が生成する信号電流のｎ倍の電流を生成する第２の電流源と、前記第２の電流源を前記信号線に接続する信号線スイッチ素子と、をさらに有する請求項１乃至３のいずれか１項に記載の駆動回路。
前記駆動トランジスタ及び前記補助トランジスタが絶縁ゲートを有する同一導電型の薄膜トランジスタである請求項１乃至４のいずれか１項に記載の駆動回路。
前記第１、第２、第３及び第４のスイッチ素子はいずれもＭＯＳ電界効果トランジスタからなる請求項１乃至５のいずれか１項に記載の駆動回路。
前記電流駆動素子が有機ＥＬ素子である請求項１乃至６のいずれか１項に記載の駆動回路。
電流駆動素子を駆動する駆動方法であって、
前記電流駆動素子の駆動電流に対応する信号電流が流れる信号線と、
ゲートと、ドレインと、電源線に接続するソースとを有する駆動トランジスタと、
前記電源線と前記駆動トランジスタのゲートとの間に設けられた保持容量と、
前記信号線と前記駆動トランジスタのドレインとを接続する第１のスイッチ素子と、
前記駆動トランジスタのゲートとドレインを接続する第２のスイッチ素子と、
前記駆動トランジスタのドレインと前記電流駆動素子の一端とを接続する第３のスイッチ素子と、
前記駆動トランジスタのゲートに接続するゲートと、前記駆動トランジスタのソースに接続するソースと、前記駆動トランジスタのドレインに接続するドレインとを有する補助トランジスタと、
前記補助トランジスタのソース−ドレイン間電流をオン／オフする第４のスイッチ素子と、
を有し、前記第４のスイッチ素子は前記駆動トランジスタのドレインと前記補助トランジスタのドレインとの間に挿入されている駆動回路を使用し、
前記電流駆動素子を選択して該電流駆動素子に対応する信号電流を前記信号線に流す選択期間と、該電流駆動素子を選択しない非選択期間とを交互に設定し、
前記非選択期間においては前記第１、第２及び第４のスイッチ素子を遮断状態に維持し、前記第３のスイッチ素子を導通状態に維持し、
前記非選択期間から前記選択期間に遷移したときに前記第１及び第２のスイッチ素子を導通状態に制御し、前記第３のスイッチ素子を遮断状態に制御し、
前記駆動トランジスタの電流駆動能力に対する前記補助トランジスタの電流駆動能力の比をｎとして、前記選択期間中に加速期間を設定し、前記加速期間において前記第４のスイッチ素子を導通状態とするとともに前記信号線を流れる信号電流の大きさを（ｎ＋１）倍とし、
前記加速期間の終了後、前記選択期間が終了するまでは、前記第４のスイッチ素子を遮断状態とするとともに前記信号電流の大きさを通常値に戻す、
駆動方法。
電流駆動素子の駆動方法であって、
前記電流駆動素子の駆動電流に対応する信号電流が流れる信号線と、
ゲートと、ドレインと、電源線に接続するソースとを有する駆動トランジスタと、
前記電源線と前記駆動トランジスタのゲートとの間に設けられた保持容量と、
前記信号線と前記駆動トランジスタのドレインとを接続する第１のスイッチ素子と、
前記駆動トランジスタのゲートとドレインを接続する第２のスイッチ素子と、
前記駆動トランジスタのドレインと前記電流駆動素子の一端とを接続する第３のスイッチ素子と、
前記駆動トランジスタのゲートに接続するゲートと、前記駆動トランジスタのソースに接続するソースと、前記駆動トランジスタのドレインに接続するドレインとを有する補助トランジスタと、
前記補助トランジスタのソース−ドレイン間電流をオン／オフする第４のスイッチ素子と、
前記電源線と前記信号線とを接続する第５のスイッチ素子と、
を有し、前記第４のスイッチ素子は前記駆動トランジスタのドレインと前記補助トランジスタのドレインとの間に挿入されている駆動回路を使用し、
前記電流駆動素子を選択して該電流駆動素子に対応する信号電流を前記信号線に流す選択期間と、該電流駆動素子を選択しない非選択期間とを交互に設定し、
前記非選択期間においては前記第１、第２及び第４のスイッチ素子を遮断状態に制御し、前記第３のスイッチ素子を導通状態に制御し、
前記非選択期間から前記選択期間に遷移したときに前記第１及び第２のスイッチ素子を導通状態に制御し、前記第３のスイッチ素子を遮断状態に制御し、
前記非選択期間から前記選択期間に遷移したときから所定の時間をリセット期間として、前記リセット期間中は前記第５のスイッチ素子を導通状態とし、
前記駆動トランジスタの電流駆動能力に対する前記補助トランジスタの電流駆動能力の比をｎとして、前記リセット期間の経過に引き続いて前記選択期間中に加速期間を設定し、前記加速期間において前記第４のスイッチ素子を導通状態とするとともに前記信号線を流れる信号電流の大きさを（ｎ＋１）倍とし、
前記加速期間の終了後、前記選択期間が終了するまでは、前記第４のスイッチ素子を遮断状態とするとともに前記信号電流の大きさを通常値に戻し、
選択期間のうちリセット期間以外の期間では前記第５のスイッチを遮断状態に維持する、
駆動方法。
電流駆動素子の駆動方法であって、
前記電流駆動素子の駆動電流に対応する信号電流が流れる信号線と、
ゲートと、ドレインと、電源線に接続するソースとを有する駆動トランジスタと、
前記電源線と前記駆動トランジスタのゲートとの間に設けられた保持容量と、
前記信号線と前記駆動トランジスタのドレインとを接続する第１のスイッチ素子と、
前記駆動トランジスタのゲートとドレインを接続する第２のスイッチ素子と、
前記駆動トランジスタのドレインと前記電流駆動素子の一端とを接続する第３のスイッチ素子と、
前記駆動トランジスタのゲートに接続するゲートと、前記駆動トランジスタのソースに接続するソースと、前記駆動トランジスタのドレインに接続するドレインとを有する補助トランジスタと、
前記補助トランジスタのソース−ドレイン間電流をオン／オフする第４のスイッチ素子と、
接地電位から見た電圧の絶対値が前記電源線の電圧の絶対値よりも小さい電圧を所定の電圧として、前記所定の電圧が印加される電圧線と前記信号線とを接続する第５のスイッチと、
を有し、前記第４のスイッチ素子は前記駆動トランジスタのドレインと前記補助トランジスタのドレインとの間に挿入されている駆動回路を使用し、
前記電流駆動素子を選択して該電流駆動素子に対応する信号電流を前記信号線に流す選択期間と、該電流駆動素子を選択しない非選択期間とを交互に設定し、
前記非選択期間においては前記第１、第２及び第４のスイッチ素子を遮断状態に制御し、前記第３のスイッチ素子を導通状態に制御し、
前記非選択期間から前記選択期間に遷移したときに前記第１及び第２のスイッチ素子を導通状態に制御し、前記第３のスイッチ素子を遮断状態に制御し、
前記非選択期間から前記選択期間に遷移したときから所定の時間をリセット期間として、前記リセット期間中は前記第５のスイッチ素子を導通状態とし、
前記駆動トランジスタの電流駆動能力に対する前記補助トランジスタの電流駆動能力の比をｎとして、前記リセット期間の経過に引き続いて前記選択期間中に加速期間を設定し、前記加速期間において前記第４のスイッチ素子を導通状態とするとともに前記信号線を流れる信号電流の大きさを（ｎ＋１）倍とし、
前記加速期間の終了後、前記選択期間が終了するまでは、前記第４のスイッチ素子を遮断状態とするとともに前記信号電流の大きさを通常値に戻し、
選択期間のうちリセット期間以外の期間では前記第５のスイッチを遮断状態に維持する、
駆動方法。
前記加速期間の終了後、前記選択期間が終了する前に前記第２のスイッチ素子を遮断状態に遷移させる、請求項８乃至１０のいずれか１項に記載の駆動方法。
前記電流駆動素子が有機ＥＬ素子である請求項８乃至１１のいずれか１項に記載の駆動方法。
電流駆動によって発光する複数の発光素子をマトリクス状に配した画像表示装置であって、
前記各発光素子は画素ごとに設けられ、
画素の列ごとに設けられ選択された画素の発光素子の駆動電流に対応する信号電流を各画素に与える信号線と、画素の行ごとに設けられ制御信号を伝達する制御線とを有し、
前記各画素ごとに、
ゲートと、ドレインと、電源線に接続するソースとを有する駆動トランジスタと、
前記電源線と前記駆動トランジスタのゲートとの間に設けられた保持容量と、
前記制御信号に応じて前記信号線と前記駆動トランジスタのドレインとを接続する第１のスイッチ素子と、
前記制御信号に応じて前記駆動トランジスタのゲートとドレインを接続する第２のスイッチ素子と、
前記制御信号に応じて前記駆動トランジスタのドレインと前記発光素子の一端とを接続する第３のスイッチ素子と、
前記駆動トランジスタのゲートに接続するゲートと、前記駆動トランジスタのソースに接続するソースと、前記駆動トランジスタのドレインに接続するドレインとを有する補助トランジスタと、
前記制御信号に応じて前記補助トランジスタのソース−ドレイン間電流をオン／オフする第４のスイッチ素子と、
を有し、
前記第４のスイッチ素子は前記駆動トランジスタのドレインと前記補助トランジスタのドレインとの間に挿入され、
画素の行を選択して該行に属する発光素子に対応する信号電流を前記信号線に流す選択期間と、該行を選択しない非選択期間とが交互に設定され、
前記第１のスイッチ素子は、前記選択期間にのみ、導通状態に制御され、
前記第４のスイッチ素子は、前記選択期間の中で該選択期間の一部として設定された加速期間の中でのみ、導通状態に制御される、画像表示装置。
前記非選択期間においては前記第１、第２及び第４のスイッチ素子が遮断状態に維持され、前記第３のスイッチ素子が導通状態に維持され、
前記非選択期間から前記選択期間に遷移したときに前記第１及び第２のスイッチ素子が導通状態に制御され、前記第３のスイッチ素子が遮断状態に制御され、
前記駆動トランジスタの電流駆動能力に対する前記補助トランジスタの電流駆動能力の比をｎとして、前記加速期間において前記信号線を流れる信号電流の大きさが（ｎ＋１）倍とされ、
前記加速期間の終了後、前記選択期間が終了するまでは、前記第４のスイッチ素子が遮断状態とされるとともに前記信号電流の大きさを通常値に戻される、請求項１３に記載の画像表示装置。
電流駆動によって発光する複数の発光素子をマトリクス状に配した画像表示装置であって、
前記各発光素子は画素ごとに設けられ、
画素の列ごとに設けられ選択された画素の発光素子の駆動電流に対応する信号電流を各画素に与える信号線と、画素の行ごとに設けられ制御信号を伝達する制御線とを有し、
前記各画素ごとに、
ゲートと、ドレインと、電源線に接続するソースとを有する駆動トランジスタと、
前記電源線と前記駆動トランジスタのゲートとの間に設けられた保持容量と、
前記制御信号に応じて前記信号線と前記駆動トランジスタのドレインとを接続する第１のスイッチ素子と、
前記制御信号に応じて前記駆動トランジスタのゲートとドレインを接続する第２のスイッチ素子と、
前記制御信号に応じて前記駆動トランジスタのドレインと前記発光素子の一端とを接続する第３のスイッチ素子と、
前記駆動トランジスタのゲートに接続するゲートと、前記駆動トランジスタのソースに接続するソースと、前記駆動トランジスタのドレインに接続するドレインとを有する補助トランジスタと、
前記制御信号に応じて前記補助トランジスタのソース−ドレイン間電流をオン／オフする第４のスイッチ素子と、
前記信号線ごとに設けられ、前記信号線を所定の電位に接続する第５のスイッチ素子と、
を有し、
前記第４のスイッチ素子は前記駆動トランジスタのドレインと前記補助トランジスタのドレインとの間に挿入され、
画素の行を選択して該行に属する発光素子に対応する信号電流を前記信号線に流す選択期間と、該行を選択しない非選択期間とが交互に設定され、
前記第１のスイッチ素子は、前記選択期間にのみ、導通状態に制御され、
前記非選択期間から前記選択期間に遷移したときから所定の時間をリセット期間として、前記第４のスイッチ素子は、前記リセット期間の経過に引き続いて前記選択期間中に設定される加速期間の中でのみ、導通状態に制御される、画像表示装置。
前記非選択期間においては前記第１、第２及び第４のスイッチ素子は遮断状態に維持され、前記第３のスイッチ素子は導通状態に維持され、
前記非選択期間から前記選択期間に遷移したときに前記第１及び第２のスイッチ素子は導通状態に制御され、前記第３のスイッチ素子は遮断状態に制御され、
前記第５のスイッチ素子は、前記リセット期間中にのみ、導通状態とされ、
前記駆動トランジスタの電流駆動能力に対する前記補助トランジスタの電流駆動能力の比をｎとして、前記加速期間において前記信号線を流れる信号電流の大きさが（ｎ＋１）倍とされ、
前記加速期間の終了後、前記選択期間が終了するまでは、前記第４のスイッチ素子は遮断状態とされるとともに前記信号電流の大きさは通常値に戻され、
前記選択期間のうち前記リセット期間以外の期間では前記第５のスイッチは遮断状態に維持される、請求項１５に記載の画像表示装置。
前記加速期間の終了後、前記選択期間が終了する前に前記第２のスイッチ素子は遮断状態に遷移するよう制御させる、請求項１４または１６に記載の画像表示装置。
前記発光素子が有機ＥＬ素子である請求項１３乃至１７のいずれか１項に記載の画像表示装置。