JP4517006B2 - クロック制御装置及びその記録媒体 - Google Patents
クロック制御装置及びその記録媒体 Download PDFInfo
- Publication number
- JP4517006B2 JP4517006B2 JP2009165044A JP2009165044A JP4517006B2 JP 4517006 B2 JP4517006 B2 JP 4517006B2 JP 2009165044 A JP2009165044 A JP 2009165044A JP 2009165044 A JP2009165044 A JP 2009165044A JP 4517006 B2 JP4517006 B2 JP 4517006B2
- Authority
- JP
- Japan
- Prior art keywords
- clock frequency
- application
- information processing
- cpu
- processing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
しかしながら、高速なCPUを搭載すると、CPUの動作クロック周波数も高くなるため、CPUによる消費電力も増大する。
この問題に対処するために、情報処理装置のクロック周波数を制御して、アプリケーション実行時におけるCPUの動作クロック周波数を下げてやる方法が種々開発されている。
それ故、情報処理装置の更新が必要な時期を求め、オペレータに自動的にアラームする必要がある。
本発明は、上記の問題点を解決することを目的とする。
以上のように、PCの負荷量に応じて、つまり実行されるアプリケーションに応じて、アプリケーション毎の快適動作のクロック周波数を把握することにより、CPU使用率の総和からクロック周波数を求める。そして、そのクロック周波数がシステムクロック周波数に決定される。
また、ステップS105で、測定されたCPU使用率が100%には遠い状態の場合(N)には、システムクロック周波数を設定し直すべく、ステップS101に戻る。
図5に示したリソース管理手段2が、図1に示したリソース管理手段2と異なる部分は、制御部22が、電源制御回路6からバッテリ残容量に関する情報を取得できるようになっていることである。電源制御回路6には、バッテリ61が接続されており、バッテリ使用量に関するデータベースを保持している。さらに、記憶部21内に格納されるリソース管理テーブルには、複数のアプリケーションAPn毎に、快適動作のクロックの他に、最低限動作のクロックをも記憶できるようにしたことである。
最低限動作のクロックとは、オペレータがアプリケーションを快適には使用できないが、実用上の使用には耐えられる最低限必要なクロック周波数を意味している。これは、アプリケーション毎に、アプリケーション・ベンダーが予めアプリケーションに書き込んでおくものである。
ここで、制御部22は、電源制御回路6からバッテリ残容量のデータを読みだし、バッテリ残容量を測定する(ステップS302)。
ここで求めたシステムクロック周波数が、最低限動作に必要なクロック周波数以上であるかどうかが判断される(ステップS304)。これは、最低限動作時のクロック周波数ということになれば、バッテリ残容量が相当少なくなっていることを表しているので、アプリケーションを使用中に、バッテリ切れを生ずる可能性が大きいからである。
ここで、アプリケーションを使用する前に、オペレータによって、その予定時間が入力されているかどうかを確認する(ステップS403)。
ここで求められたCPUクロック周波数が最低限動作に必要なクロック周波数でなければならないので、求められたCPUクロック周波数が最低限動作のクロック周波数を超えているかどうかを判断する(ステップS409)。
以上では、バッテリ残容量に応じて、快適なアプリケーション使用をできるようにするという観点であったが、ここで説明する実施形態は、PCの温度に応じて快適なアプリケーション使用をできるようにするという観点に基づいている。
図10に示されたリソース管理手段の構成は、図5のリソース管理手段と同様であり、同じ部分には同じ符号を付してある。しかし、図10のリソース管理手段2には、CPU1の近傍に温度センサ8が付加されており、制御部22によってCPU1の近傍の温度を測定できるようになっている。
測定された温度が、CPU1が誤動作を起こさない範囲で動作しているかどうかが判断される(ステップS503)。通常、電子機器部品のこの範囲は、10℃〜60℃を定格として設計されているので、この範囲を、誤動作を起こさない範囲の温度とする。
上述の実施形態では、CPUクロック周波数の制御は、熱に弱い部品に付けられた温度センサの温度情報とアプリケーション情報(快適な動作を行うクロック周波数、最低限必要なクロック周波数)に従って、システムクロック周波数を変化させることにより、PCが誤動作を起こさない範囲で、CPUの発熱量と快適なCPUクロック周波数での操作環境のバランスを目指したものである。
この様な時には、PCからある程度の騒音が発生していたとしても、オペレータが快適に使用できるパフォーマンスを提供した方が得策である。つまり、快適なパフォーマンスを提供するため、ある程度、CPUクロック周波数を高くすることである。
また、逆に、オフィス内の騒音が少ない場合には、PCから発生する騒音を極力抑えることが望ましい。
図12に示したリソース管理手段は、図10に示したリソース管理手段をベースにしており、同じ部分には同じ符号を付してある。そして、図12のリソース管理手段2には、マイクロフォン9がPCの近傍に配置されており、制御部22が、マイクロフォン9で集音した騒音に関するデータを取得する。
Claims (4)
- 複数のアプリケーションを実行できる情報処理装置であって、
前記各アプリケーションから読み取られた実行上必要なクロック周波数を、前記複数のアプリケーション毎に登録する記憶部と、
前記記憶部に登録された前記各クロック周波数に基づいて、前記アプリケーション毎に、前記各アプリケーションを実行する前記情報処理装置が採りえる最大のクロック周波数に対する前記情報処理装置のCPU使用率を演算し、演算された前記アプリケーション毎の前記各CPU使用率の総和と前記最大のクロック周波数との乗算に基づいて、前記情報処理装置のシステムクロック周波数を決定し、該システムクロック周波数を設定する制御部を含み、
前記制御部は、前記決定されたシステムクロック周波数が、前記最大のクロック周波数を超えたとき、クロック周波数超過アラームを送出し、前記システムクロック周波数が前記最大のクロック周波数を超える頻度が増大する場合、前記情報処理装置のアップグレード必要性アラームを送出する情報処理装置。 - 複数のアプリケーションを実行できる情報処理装置であって、
前記各アプリケーションから読み取られた実行上必要なクロック周波数を、前記複数のアプリケーション毎に登録する記憶部と、
前記記憶部に登録された前記各クロック周波数に基づいて、前記アプリケーション毎に、前記各アプリケーションを実行する前記情報処理装置が採りえる最大のクロック周波数に対する前記情報処理装置のCPU使用率を演算し、演算された前記アプリケーション毎の前記各CPU使用率の総和と前記最大のクロック周波数との乗算に基づいて、前記情報処理装置のシステムクロック周波数を決定し、該システムクロック周波数を設定する制御部を含み、
前記制御部は、前記決定されたシステムクロック周波数が、前記最大のクロック周波数を超える頻度が増大する場合、前記情報処理装置のアップグレード必要性アラームを送出する情報処理装置。 - 複数のアプリケーションを実行するときに、前記各アプリケーションから、当該アプリケーションが実行上快適に動作する第1クロック周波数と、当該アプリケーションが動作上最低限必要な第2クロック周波数とを読み取り、前記複数のアプリケーション毎に登録し、
登録された前記各クロック周波数に基づいて、前記アプリケーション毎に、前記各アプリケーションを実行する情報処理システムが採りえる最大のクロック周波数に対する前記情報処理システムにおけるCPU使用率を演算し、
演算された前記アプリケーション毎の前記各CPU使用率の総和と前記最大のクロック周波数との乗算に基づいて、前記情報処理システムのシステムクロック周波数を決定し、該システムクロック周波数を設定し、
前記決定されたシステムクロック周波数が、前記最大のクロック周波数を超えたとき、クロック周波数超過アラームを送出し、
前記システムクロック周波数が前記最大のクロック周波数を超える頻度が増大する場合、前記情報処理システムのアップグレード必要性アラームを送出することを実行させるプログラムを記録した記録媒体。 - 複数のアプリケーションを実行するときに、前記各アプリケーションから、当該アプリケーションが実行上快適に動作する第1クロック周波数と、当該アプリケーションが動作上最低限必要な第2クロック周波数とを読み取り、前記複数のアプリケーション毎に登録し、
登録された前記各クロック周波数に基づいて、前記アプリケーション毎に、前記各アプリケーションを実行する情報処理システムが採りえる最大のクロック周波数に対する前記情報処理システムにおけるCPU使用率を演算し、
演算された前記アプリケーション毎の前記各CPU使用率の総和と前記最大のクロック周波数との乗算に基づいて、前記情報処理システムのシステムクロック周波数を決定し、該システムクロック周波数を設定し、
前記決定されたシステムクロック周波数が、前記最大のクロック周波数を超える頻度が増大する場合、前記情報処理システムのアップグレード必要性アラームを送出することを実行させるプログラムを記録した記録媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009165044A JP4517006B2 (ja) | 2009-07-13 | 2009-07-13 | クロック制御装置及びその記録媒体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009165044A JP4517006B2 (ja) | 2009-07-13 | 2009-07-13 | クロック制御装置及びその記録媒体 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002524795A Division JP4380986B2 (ja) | 2000-09-08 | 2000-09-08 | クロック制御装置及びその記録媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009282998A JP2009282998A (ja) | 2009-12-03 |
JP4517006B2 true JP4517006B2 (ja) | 2010-08-04 |
Family
ID=41453312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009165044A Expired - Fee Related JP4517006B2 (ja) | 2009-07-13 | 2009-07-13 | クロック制御装置及びその記録媒体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4517006B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5683885B2 (ja) * | 2010-09-22 | 2015-03-11 | Necパーソナルコンピュータ株式会社 | 情報処理装置 |
JP5729197B2 (ja) * | 2011-07-28 | 2015-06-03 | 富士通株式会社 | 情報処理装置、情報処理プログラムおよび情報処理方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000148279A (ja) * | 1998-11-12 | 2000-05-26 | Funai Electric Co Ltd | 電子機器 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0876874A (ja) * | 1994-09-06 | 1996-03-22 | Hitachi Ltd | 中央処理装置のクロック制御装置およびクロック制御方法 |
US5586304A (en) * | 1994-09-08 | 1996-12-17 | Compaq Computer Corporation | Automatic computer upgrading |
JPH1011333A (ja) * | 1996-06-24 | 1998-01-16 | Nippon Denki Ido Tsushin Kk | タスク別cpu使用率測定装置 |
JPH1115552A (ja) * | 1997-06-25 | 1999-01-22 | Nec Corp | 繰り返し信号の異常検出回路 |
-
2009
- 2009-07-13 JP JP2009165044A patent/JP4517006B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000148279A (ja) * | 1998-11-12 | 2000-05-26 | Funai Electric Co Ltd | 電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP2009282998A (ja) | 2009-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4380986B2 (ja) | クロック制御装置及びその記録媒体 | |
KR101813435B1 (ko) | 멀티-프로세서 시스템 온 칩에서의 에너지 효율 인지 열 관리 | |
JP5189921B2 (ja) | コンピュータの放熱システム | |
KR101471303B1 (ko) | 그래픽 처리 장치를 위한 전력 관리 장치 및 방법 | |
US9442774B2 (en) | Thermally driven workload scheduling in a heterogeneous multi-processor system on a chip | |
US8595525B2 (en) | On-chip thermal management techniques using inter-processor time dependent power density data for indentification of thermal aggressors | |
US8996902B2 (en) | Modal workload scheduling in a heterogeneous multi-processor system on a chip | |
EP2766788B1 (en) | System and method for determining thermal management policy from leakage current measurement | |
EP3872604A1 (en) | Hardware automatic performance state transitions in system on processor sleep and wake events | |
US9256271B2 (en) | Predictive power management based on user category | |
KR20140002072A (ko) | 휴대용 컴퓨팅 디바이스에서의 열 로드 관리 | |
KR20130061747A (ko) | 코어 마다의 전압 및 주파수 제어 제공 | |
WO2014099024A1 (en) | Dynamic balancing of power across a plurality of processor domains according to power policy control bias | |
JP4517006B2 (ja) | クロック制御装置及びその記録媒体 | |
CN103970253B (zh) | 省电操作方法与电子装置 | |
JP2008243049A (ja) | 情報処理装置および同装置のメモリ制御方法 | |
WO2024093491A9 (zh) | 一种性能调控方法及电子设备 | |
JP2005284871A (ja) | マイクロコンピュータ及びコンピュータシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100511 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100517 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4517006 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |