JP4509822B2

JP4509822B2 - 無線集積回路

Info

Publication number: JP4509822B2
Application number: JP2005049451A
Authority: JP
Inventors: 敦浩甲斐
Original assignee: Oki Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2005-02-24
Filing date: 2005-02-24
Publication date: 2010-07-21
Anticipated expiration: 2025-02-24
Also published as: CN1825855A; US20060187961A1; CN1825855B; KR20060094450A; JP2006238042A; US7756158B2

Description

本発明は、物理層（Physical LAYER、以下「ＰＨＹ」という。）と、この上位の媒体アクセス制御層（Media Access Control LAYER、以下「ＭＡＣ」という。）を含むデータリンク層（Data Link LAYER）とのインタフェース（以下「Ｉ／Ｆ」という。）がIEEE（米国電気電子技術者協会）802.15.4に準拠し、無線ＬＡＮ（Local Area Network）規格のIEEE802.11bと同じ２．４ＧＨｚ帯の周波数帯域を１６のチャネルに分割して利用する無線通信用規格に含まれる近距離無線通信用規格の１つであるZigBee（ZigBee Allianceの商標）を用いた大規模な無線集積回路（以下「無線ＬＳＩ」という。）、特にその送信データ制御に関するものである。

従来、ZigBeeを用いた無線ＬＳＩとしては、例えば、次のような文献に記載されるものがあった。

沖テクニカルレビュー、沖電気工業（株）、２００４年１０月１日、第７１巻、第４号、ｐ．２４−２９，７０−７３特許第３５１３５９６号公報（図１）

図６は、非特許文献１、特許文献１等に記載された近距離無線通信に用いられるZigBeeのプロトコル構成を示す通信階層モデル図である。

ZigBeeのプロトコル構成は、例えば、ＷＬ−ＰＡＮ（Wireless Personal Area Network）の国際標準規格であるIEEE802.15.4のＰＨＹ１と、ＭＡＣ２及び論理リンク制御層（Logical Link Control LAYER、以下「ＬＬＣ」という。）を含むデータリンク層とを用い、この上位のネットワーク層（NETWORK LAYER）３、及びアプリケーションＩ／Ｆ層（APPLICATION I/F LAYER）４をZigBeeで規格化している。アプリケーションＩ／Ｆ層４の上位には、ユーザ（CUSTOMER）が任意に規定できるアプリケーション層（APPLICATIONS LAYER）５が設けられている。

ＰＨＹ１は、受信電力測定やリンク品質通知、チャネルの使用状況を確認するＣＳＭＡ−ＣＡ（Carrier Sense Multiple Access with Collision Avoidance；搬送波感知多重アクセス−衝突回避）等のデータ送受信機能を持っており、ネットワーク構築時に各チャネルの受信電力を測定し、他システムからの干渉電力が少ないチャネルを探すことができる。又、使用しているチャネル品質が劣化した場合に、通信チャネルを変更する仕組みも提供されている。ＰＨＹ１の仕様は、例えば、周波数が２．４ＧＨｚ、チャネル数が１６、変調方式が０−ＱＰＳＫ（Quadrature Phase Shift Keying）、拡散方式がＤＳＳＳ（Direct Spread Spectrum；直接シーケンス・スペクトラム拡散）、データレートが２５０kbit/s、使用可能地域が全世界である。データリンク層は、データフォーマット処理層であるＭＡＣ２と、ＬＬＣとを有している。ネットワーク層３は、ネットワーク上に接続された２ノード間でのデータ転送管理を行う層である。

ＭＡＣ２では、間欠動作や帯域保証通信を行うビーコン（BEACON)モードと、全ノード間で互いに直接通信するノンビーコンモードが規定されている。ビーコンモードは、ＰＡＮ（Personal Area Network）コーディネータと呼ばれるネットワーク管理ノードを中心とするスター型ネットワークで使われる。ＰＡＮコーディネータがビーコン信号を定期的に送信し、他のノードはビーコン信号に同期して、割り当てられた期間に通信する。コーディネータが割り当てた唯一のノードのみが、チャネルを占有して衝突が起こることなく通信が可能であり、低遅延が要求される通信に利用される。一方、ノンビーコンモードは、ＣＳＭＡ−ＣＡで常にチャネルアクセスするモードである。周辺ノードと直接通信するメッシュリンクで使う場合、各ノードがいつでも直接通信できる代わりに、常に自分宛のデータを受信できるように受信待機する必要があり、ビーコンモードのように間欠動作により省電力化することはできない。

図７は、２台の通信機器間においてZigBeeのデータ送受信を行う場合のフローを示す図である。

例えば、２台の通信機器１０−１，１０−２間において、無線周波数（Radio Frequency；ＲＦ）２．４ＧＨｚによるZigBeeのデータ送受信を行う場合、各通信機器１０−１，１０−２には、無線送受信部（以下「ＲＦ部」という。）１１、変復調を行うモデム部（MODEM）１２、ＰＨＹ部１３、ＰＨＹＩ／Ｆ部１４、ＭＡＣ部１５、ＭＡＣＩ／Ｆ部１６、ネットワーク層部（NETWORK）１７、アプリケーションＩ／Ｆ部（APPLICATION I/F）１８、及びアプリケーション層部（APPLICATION）１９等が設けられる。

ＲＦ部１１は、IEEE802.15.4のＰＨＹ１に規定されたＲＦ２．４ＧＨｚにてアンテナを介して送受信を行うトランシーバである。モデム部１２は、IEEE802.15.4のＰＨＹ１に規定された変復調回路規定に従って、ＰＨＹ部１３とのデータを変調又は復調する。ＰＨＹ部１３は、IEEE802.15.4のＰＨＹ１の規定にあるデータフォーマットに従って、送信時においてモデム部１２へＩＱデータを出力し、受信時において復調データを取り込む。ＰＨＹＩ／Ｆ部１４は、同期シリアルＩ／Ｆ（Synchronous Communication Interface、以下「ＳＣＩ」という。）等のシリアルＩ／Ｆを使用して、ＰＨＹ部１３とＭＡＣ部１５との間のデータの送受信を行う。

ＭＡＣ部１５は、IEEE802.15.4のＭＡＣ２の全てのＭＡＣコマンド（命令）をハンドリングする。送信データは、ＭＡＣ部１５よりＰＨＹ部１３へ転送され、モデム部１２で変調されてＲＦ部１１及びアンテナから送信される。アンテナ及びＲＦ部１１で受信された受信データは、モデム部１２で復調され、ＰＨＹ部１３及びＰＨＹＩ／Ｆ部１４を介して、ＭＡＣ部１５で解析され、上位（ネットワーク層部１７）へ転送される。ＭＡＣＩ／Ｆ部１６は、ＳＣＩ等のシリアルＩ／Ｆを使用して、ＭＡＣ部１５とネットワーク層部１７との間のデータの送受信を行う。ネットワーク層部１７では、シリアルＩ／Ｆを使用してホスト側の中央処理装置（以下「ＣＰＵ」という。）との間でデータの送受信を行う。

IEEE802.15.4に準拠し、ZigBeeの規定に従った無線ＬＳＩを開発する場合の回路構成例としては、ユーザ（CUSTOMER）毎のネットワーク構成を考慮し、ＭＡＣ搭載の無線ＬＳＩ１０Ａと、ＰＨＹ搭載の無線ＬＳＩ１０Ｂとがある。ＭＡＣ搭載の無線ＬＳＩ１０Ａは、IEEE802.15.4に準拠したＲＦ部１１、モデム部１２、ＰＨＹ部１３、ＰＨＹＩ／Ｆ部１４、及びＭＡＣ部１５と、ZigBeeで規定された上位層とのＭＡＣＩ／Ｆ部１６まで取り込んだ回路であり、上位階層のホストＣＰＵとのデータ送受信を簡素化できる利点がある。これに対し、ＰＨＹ搭載の無線ＬＳＩ１０Ｂは、IEEE802.15.4に準拠したＲＦ部１１、モデム部１２、ＰＨＹ部１３、及びＰＨＹＩ／Ｆ部１４までを含んだ回路である。ユーザが独自ＭＡＣまで開発している場合は、ＰＨＹ搭載の無線ＬＳＩ１０Ｂを採用した方が、ユーザが希望するＭＡＣを搭載できるため、自由度が増す。

図７に示すIEEE802.15.4のＭＡＣ部１５の特徴の１つとして、ビーコンを使用したスーパーフレーム構造を用いている。このスーパーフレーム構造の構成例を図８に示す。

スーパーフレーム構造は、ビーコン間隔を全てのデバイスがアクセス可能なＣＡＰ（Contention Access Period）、特定のデバイスが専有してアクセス可能なＣＦＰ（Contention Free Period）、全てのデバイスがアクセス禁止となるInactive期間に分割している。又、ＣＦＰは、ＧＴＳ（Guaranty Time Slot）メカニズムにより７等分され、通信を優先的に行いたいデバイスへ割り当てることが可能である。図８は、ＧＳＴメカニズムにより７等分された時間区分をＧＴＳ１，ＧＴＳ２にそれぞれ３区分ずつ割り当てた時の配分を示している。この期間を割り当てられたデバイスは優先的にデータ送受信を行うことができる。なお、ビーコン間隔ＢＩは、スーパーフレーム時間ＳＤ以上に設定される（ＢＩ≧ＳＤ）。

このスーパーフレーム構造を使用して、ビーコン間隔を設定後、常に同じ間隔を保持しながらデータ送受信をすることになる。従って、IEEE802.15.4において、ビーコンの送信間隔（ビーコン間隔）ＢＩに関する規定があり、これを守ることが必要となる。そこで、無線ＬＳＩ内部にタイマを設けて、ビーコン送信時にその内部タイマをスタートさせ、内部レジスタに格納するビーコン間隔設定値と内部タイマを比較し、一致した時点（ビーコン間隔ＢＩになった時点）で割り込みを発生し、割り込みによりビーコンを送信することで間隔を保持するような回路を用いることが多い。

図９は、非特許文献１に記載された従来のＰＨＹ搭載の無線ＬＳＩ１０Ｂの回路構成例を示す機能ブロック図である。

ＰＨＹ搭載の無線ＬＳＩ１０Ｂは、ホスト３０との間でＳＣＩ等でシリアルに信号の授受を行うチップであり、アンテナ２１に接続されたＲＦ部１１を有している。ＲＦ部１１は、シリアル転送信号線によりモデム部１２と接続され、このモデム部１２がシリアル転送信号線によりＰＨＹ部１３に接続されている。無線ＬＳＩ１０Ｂには、送信データ等を格納する随時読み書き可能なメモリ（以下「ＲＡＭ」という。）２２、信号のパラレル転送を行うバス２３、セキュリティ部２４、及び図示しないレジスタ（REGISTER）等も設けられている。ＲＡＭ２２は、パラレル転送用のバス２３を介して、ＰＨＹ部１３、セキュリティ部２４、及びＰＨＹＩ／Ｆ部１４に接続され、更に、そのＰＨＹ部１３とセキュリティ部２４とがパラレル転送信号線により接続されると共に、ＰＨＹ部１３とＰＨＹＩ／Ｆ部１４とがパラレル転送信号線により接続されている。

セキュリティ部２４は、IEEE802.15.4で規定されるＡＥＳ（Advanced Encryption Standard）を用いるセキュリティ機能を有し、データの暗復号化を行う。図示しないレジスタ（REGISTER）は、データをどの回路部に転送するかを切り替えたり、ＲＡＭ２２／セキュリティ部２４／ＰＨＹ部１３の各回路部の異なるデータ送受信タイミングを調整したり、ＡＥＳ処理に必要なパラメータを格納等する回路である。

外部に設けられるホスト３０は、ＭＡＣ部１５、及び、ネットワーク層３やアプリケーション層５等をソフトウェアにより実行するＣＰＵ３１等を有し、内部のディジタル信号（Ｄ）をアナログ信号（Ａ）にＤ／Ａ変換して出力したり、外部からのアナログ信号（Ａ）をディジタル信号（Ｄ）にＤ／Ａ変換して取り込んだり、各種の入出力（以下「Ｉ／Ｏ」という。）等を行う。

次に、図９に示す無線ＬＳＩ１０Ｂにおける無線通信方法を説明する。
外部のＭＡＣ部１５から来る送信データを暗号化してアンテナ２１から送信したり、アンテナ２１からの暗号化された受信データを復号化するときには、セキュリティ部２４を使用する。データ送受信の際に暗復号化しない場合、送信時において、ホスト３０側のＭＡＣ部１５からのシリアルな送信データは、ＰＨＹＩ／Ｆ部１４で受信され、これがパラレル転送され、バス２３を介してＲＡＭ２２に格納される。内部にＭＡＣ部が搭載されていないので、送信データがＲＡＭ２２に格納されて格納完了した時点で、ＲＡＭ２２からＰＨＹ部１３へのパラレル転送が開始され、このＰＨＹ部１３からモデム部１２を介してＲＦ部１１へシリアル転送され、アンテナ２１から送信される。

受信時において、アンテナ２１及びＲＦ部１１で受信された受信データは、シリアル転送されてモデム部１２で復調され、ＰＨＹ部１３へシリアル転送される。シリアル転送された受信データは、ＰＨＹ部１３からバス２３へパラレル転送されてＲＡＭ２２に格納される。ＲＡＭ２２から読み出された受信データは、バス２３を介してＰＨＹＩ／Ｆ部１４へパラレル転送され、このＰＨＹＩ／Ｆ部１４からホスト３０へシリアル転送される。

データ送受信の際に暗復号化する場合は、送信時において、ホスト３０側のＭＡＣ部３１からの送信データ（シリアル転送）→ＰＨＹＩ／Ｆ部１４（パラレル転送）⇒バス２３（パラレル転送）⇒ＲＡＭ２２に格納⇒バス２３（パラレル転送）⇒セキュリティ部２４で暗号化（パラレル転送）⇒ＰＨＹ部１３（シリアル転送）→モデム部１２で変調（シリアル転送）→ＲＦ部１１→アンテナ２１から送信、という信号経路となる。

受信時において、アンテナ２１で受信されたデータは、ＲＦ部１１（シリアル転送）→モデム部１２で復調（シリアル転送）→ＰＨＹ部１３（パラレル転送）⇒セキュリティ部２４で復号化（パラレル転送）⇒バス２３（パラレル転送）⇒ＲＡＭ２２に格納（パラレル転送）⇒バス２３（パラレル転送）⇒ＰＨＹＩ／Ｆ部１４（シリアル転送）→ホスト３０、という信号経路となる。

これに対して、従来のＭＡＣ搭載の無線ＬＳＩ１０Ａでは、図９のＰＨＹＩ／Ｆ部１４に代えて、ホスト３０側のＭＡＣ部１５とＭＡＣＩ／Ｆ部１６とが無線ＬＳＩ１０Ａ内に設けられる。ＭＡＣ部１５が削除されたホスト３０’側からの送信データは、無線ＬＳＩ１０Ａ内のＭＡＣＩ／Ｆ部１６及びバス２３を介してＲＡＭ２２に格納される。この転送判断が無線ＬＳＩ１０Ａ内のＭＡＣ部１５で行われた後、ＲＡＭ２２から送信データが読み出され、ＰＨＹ部１３へパラレル転送されることになる。

しかしながら、従来のＰＨＹ搭載の無線ＬＳＩ１０Ｂでは、次のような課題があった。

ＭＡＣ搭載の無線ＬＳＩ１０Ａにおいて、ホスト３０’側の上位層（ネットワーク層部１７）とのデータの受け渡しに使用する無線ＬＳＩ１０Ａ内のＭＡＣＩ／Ｆ部１６や、ＰＨＹ搭載の無線ＬＳＩ１０Ｂにおいて、ホスト３０側の上位層（ＭＡＣ部１５）とのデータの受け渡しに使用する無線ＬＳＩ１０Ｂ内のＰＨＹＩ／Ｆ部１４は、ＳＣＩ等のシリアルＩ／Ｆを使用する場合が多く、これらはシリアル転送であるため、データの受け渡しにおいて、時間が掛かってしまう。

ＭＡＣ搭載の無線ＬＳＩ１０Ａは、内蔵するＭＡＣ部１５において、送受信のデータの解析、転送をハンドリングするため、スーパーフレーム構造を使用したビーコン送信は、無線ＬＳＩ１０Ａ内部にＲＡＭ２２を搭載し、そこに転送するデータを格納し、ビーコン間隔ＢＩを内部タイマによる割り込みで認識し、無線ＬＳＩ１０Ａの内部高速クロックを使用して、ＰＨＹ部１３へパラレル転送をすることにより、ビーコン間隔ＢＩを保持することは容易である。

しかし、ＰＨＹ搭載の無線ＬＳＩ１０Ｂでは、データの解析、転送判断を外部のホスト３０側のＭＡＣ部１５より行うことになる。そのため、外部のＭＡＣ部１５が送信データ転送判断と認識し、送信データを無線ＬＳＩ１０Ｂ内のＰＨＹＩ／Ｆ部１４へ送信した場合、ＰＨＹ／ＩＦ（シリアル転送）による時間ロス（損失）だけでなく、シリアル転送用クロック周波数にも左右され、システム構成によってビーコン間隔ＢＩを保持することができなくなる問題が発生する。

本発明は、このような従来の課題を解決し、ビーコン間隔ＢＩを保持してデータ送信を確実に行うことのできるＰＨＹ搭載の無線ＬＳＩを提供することを目的とする。

本発明の無線ＬＳＩでは、所定の無線通信用規格に従い、送信時は変調データを無線電波にして送信し、受信時は到来する前記無線電波を受信して受信データを出力するＲＦ部と、送信時は変換データを前記変調データに変調して前記ＲＦ部へ出力し、受信時は前記受信データを復調して復調データを出力するモデム部と、送信状態の時には送信状態移行信号を出力すると共に、転送データを所定のフォーマットの前記変換データに変換して前記モデム部へ出力し、受信状態の時には前記復調データを取り込むＰＨＹ部と、ビーコン間隔の満了時になるとビーコン間隔信号を出力する計時手段と、前記ＰＨＹ部により取り込まれた前記復調データ、外部に設けられたＭＡＣ部から送られてくる通常の送信データ、又は前記ＭＡＣ部から送られてくるビーコンデータを格納する記憶部と、シリアル転送クロックに同期して、前記ＭＡＣ部と前記ＰＨＹ部との間のデータの送受信を行い、前記記憶部に格納された前記復調データを前記ＭＡＣ部へ送信し、前記ＭＡＣ部から送られてくる前記通常の送信データ又は前記ビーコンデータを受信して前記記憶部へ格納した時に記憶部データ送信要求信号を出力するＰＨＹＩ／Ｆ部と、前記ＭＡＣ部からの設定により、前記通常の送信データの送信時に第１の論理になり、前記ビーコンデータの送信時に第２の論理になるビーコンフラグと、前記ＰＨＹ部と前記記憶部との間のデータの転送を制御する転送手段とを備えている。

前記転送手段は、前記ビーコンフラグが前記第１の論理の時には、前記記憶部データ送信要求信号を選択して、前記記憶部に格納された前記通常の送信データを前記ＰＨＹ部へ転送し、前記ビーコンフラグが前記第２の論理の時には、前記送信状態移行信号、前記ビーコン間隔信号、及び前記記憶部データ送信要求信号の論理積結果を選択して、前記記憶部に格納された前記ビーコンデータを前記ＰＨＹ部へ転送する切り替え回路を有している。
前記切り替え回路は、前記送信状態移行信号をラッチする第１のラッチ回路と、前記ビーコン間隔信号をラッチする第２のラッチ回路と、前記記憶部データ送信要求信号をラッチする第３のラッチ回路と、前記第１、第２及び第３のラッチ回路の出力信号の論理積を求める論理回路と、前記ビーコンフラグが前記第１の論理の時には、前記第３のラッチ回路の出力信号を選択して、前記記憶部に格納された前記通常の送信データを前記ＰＨＹ部へ転送し、前記ビーコンフラグが前記第２の論理の時には、前記論理回路の出力信号を選択して、前記記憶部に格納された前記ビーコンデータを前記ＰＨＹ部へ転送する選択手段と、前記記憶部に格納された前記ビーコンデータが前記ＰＨＹ部へ転送されると、前記第２のラッチ回路、前記第３のラッチ回路及び前記ビーコンフラグをクリアするクリア回路とを有している。

本発明によれば、ビーコンフラグにより切り替え動作を行う切り替え回路を設けたので、ビーコンデータの送信時においては、ビーコンデータを予め記憶部に転送しておき、ビーコン送信間隔時点、且つＰＨＹ部が送信状態においてビーコンデータの送信が行われる。これにより、ビーコン間隔のずれを小さくしてビーコン間隔を確実に保持することが可能となり、その上、ＰＨＹ部の状態による転送データの送信ミスを防止することが可能となるので、データ送信を確実に行うことができる。

更に、本発明によれば、クリア回路を設けたので、ビーコンデータの送信完了時点で、ビーコンフラグがクリアされ、選択手段が第３のラッチ回路の出力側に切り替えられる。これにより、それ以降は通常状態でのデータ送信が行えることになる。

本発明の最良の形態のＰＨＹ搭載の無線ＬＳＩでは、所定の無線通信用規格（例えば、ZigBee）に従い、送信時は変調データを無線電波にして送信し、受信時は到来する前記無線電波を受信して受信データを出力するＲＦ部と、送信時は変換データを前記変調データに変調して前記ＲＦ部へ出力し、受信時は前記受信データを復調して復調データを出力するモデム部と、送信状態の時には送信状態移行信号を出力すると共に、転送データを所定のフォーマットの前記変換データに変換して前記モデム部へ出力し、受信状態の時には前記復調データを取り込むＰＨＹ部と、ビーコン間隔の満了時になるとビーコン間隔信号を出力する計時手段（例えば、タイマ）とを備えている。

更に、無線ＬＳＩには、前記ＰＨＹ部により取り込まれた前記復調データ、外部に設けられたＭＡＣ部から送られてくる通常の送信データ、又は前記ＭＡＣ部から送られてくるビーコンデータを格納する記憶部（例えば、ＲＡＭ）と、シリアル転送クロックに同期して、前記ＭＡＣ部と前記ＰＨＹ部との間のデータの送受信を行い、前記ＲＡＭに格納された前記復調データを前記ＭＡＣ部へ送信し、前記ＭＡＣ部から送られてくる前記通常の送信データ又は前記ビーコンデータを受信して前記ＲＡＭへ格納した時にＲＡＭデータ送信要求信号を出力するＰＨＹＩ／Ｆ部と、前記ＭＡＣ部からの設定により、前記通常の送信データの送信時に第１の論理になり、前記ビーコンデータの送信時に第２の論理になるビーコンフラグと、前記ＰＨＹ部と前記ＲＡＭとの間のデータの転送を制御する転送手段（例えば、ラッパー（Wrapper））とが設けられている。

前記ラッパーは、前記ビーコンフラグが前記第１の論理の時には、前記ＲＡＭデータ送信要求信号を選択して、前記ＲＡＭに格納された前記通常の送信データを前記ＰＨＹ部へ転送し、前記ビーコンフラグが前記第２の論理の時には、前記送信状態移行信号、前記ビーコン間隔信号、及び前記ＲＡＭデータ送信要求信号の論理積結果を選択して、前記ＲＡＭに格納された前記ビーコンデータを前記ＰＨＹ部へ転送する切り替え回路を有している。

（実施例１の構成）
図１（Ａ）、（Ｂ）は、本発明の実施例１を示すＰＨＹ搭載の無線ＬＳＩにおける概略の構成図であり、同図（Ａ）は全体の機能ブロック図、及び同図（Ｂ）は同図（Ａ）中のラッパー内に設けられた切り替え回路の構成図である。

図１（Ａ）に示すＰＨＹ搭載の無線ＬＳＩ４０は、ホスト６０との間でＳＣＩ等でシリアルに信号の授受を行うチップであり、アンテナ４１に接続されたＲＦ部４２を有している。ＲＦ部４２は、図６に示すIEEE802.15.4のＰＨＹ１に規定されたＲＦ２．４ＧＨｚにてアンテナ４１を介して送受信を行うアナログ無線回路からなるトランシーバであり、これにはシリアル転送信号線を介してモデム部４３が接続されている。モデム部４３は、IEEE802.15.4のＰＨＹ１に規定された変復調回路規定に従って、ＰＨＹ１とのデータを変調又は復調するものである。

更に、無線ＬＳＩ４０には、送信データ等を格納する記憶部（例えば、ＲＡＭ）４４が設けられ、このＲＡＭ４４が、パラレル転送信号線を介して信号伝送用のバス４５に接続されている。バス４５には、パラレル転送信号線を介して転送手段（例えば、ラッパー）４６が接続され、このラッパー４６が、パラレル転送信号線を介してＰＨＹ部４７、及びセキュリティ部（ＡＥＳ）４８に接続されると共に、シリアル転送信号線を介してレジスタ部４９に接続されている。バス４５には、パラレル転送信号線を介してＰＨＹＩ／Ｆ部５０も接続されている。

ラッパー４６は、レジスタ部４９に設定された値に従って、データの転送経路を切り替えたり、ＲＡＭ４４／セキュリティ部４８／ＰＨＹ部４７の各回路部の異なるデータ送受信タイミングを調整する等の機能を有している。

ラッパー４６に接続されたＰＨＹ部４７は、パラレル転送信号線を介して、セキュリティ部４８及びＰＨＹＩ／Ｆ部５０にも接続されている。ＰＨＹ部４７は、送信データを内部バッファ（Buffer)に一時保存した後、IEEE802.15.4のＰＨＹ１の規定にあるデータフォーマットに従い、その一時保存した送信データをＩＱデータ（変換データ）に変換してモデム部４３へ出力したり、モデム部４３からの受信データ（復調データ）を取り込んで内部バッファ（Buffer)に一時保持したり、送信状態／受信状態(RX_ON)／停止状態(TRX_OFF)／内部バッファがフル状態(Buffer_full状態)、といった現状態を表す論理“１”、“０”のＰＨＹ送信状態移行信号Ｓ４７を出力する等の機能を有している。ＰＨＹ部４７の内部バッファは、転送データを一時保持するものであり、ここに未転送のデータが存在すると（即ち、full状態であると）、新たにきた転送データのＰＨＹ部４７への取り込みができない。Buffer_full状態は、データ送信において複数個のデータを連続して送信する場合（例えば、１２７byte以上のデータを分割して連続送信する場合）に、内部バッファのデータを転送完了していない時に新たなデータが転送されてくると発生する。Buffer_full状態を外部に示すことで、内部バッファへの新たなデータの転送を制限し、この内部バッファのデータ化けを防止している。ＰＨＹ部４７の内部には、計時手段（例えば、タイマ）４７ａが設けられている。タイマ４７ａは、ビーコン間隔ＢＩの満了時になると、パルス状のビーコン間隔ＢＩ信号Ｓ４７ａを内部割り込み等により出力するものである。このタイマ４７ａは、ＰＨＹ部４７の外部に設けても良い。

セキュリティ部４８は、ZigBeeＬＳＩにおいてオプション機能であり、IEEE802.15.4で規定されるＡＥＳを用いるセキュリティ機能（データの暗復号化機能）を有し、送信データの暗号化、及び受信データの復号化を行うものであり、レジスタ部４９の設定値に基づき、データの送受信の際に暗復号化をする場合としない場合とを切り替え可能な構成になっている。このセキュリティ部４８は、オプション機能であるため、設けなくても良い。

レジスタ部４９は、転送方法等の制御（例えば、データの転送経路の切り替えの設定値、各回路部の異なるデータ送受信タイミングの調整値、ＡＥＳ処理に必要なパラメータ等を格納）を行うものであり、内部にビーコンフラグであるビーコンレジスタ４９ａを有している。ビーコンレジスタ４９ａは、ホスト６０からの設定により、例えば、ホスト６０から送られてくる通常の送信データの送信時に論理“０”になり、ホスト６０から送られてくるビーコンデータ（例えば、最大１２７Byte長で可変長のデータ）の送信時に“１”になるビーコン送信信号Ｓ４９ａを出力し、パルス信号からなるデータ送信完了信号Ｓ４６ｄによりクリアされるレジスタである。

ＰＨＹＩ／Ｆ部５０は、シリアル転送クロックＣＫにより動作するＳＣＩ等のシリアルＩ／Ｆを使用して、図６示すＰＨＹ１とＭＡＣ２との間のデータの送受信を行い、ホスト６０からの送信データをバス４５を介してＲＡＭ４４へ格納した時点でパルス状のＲＡＭデータ送信要求信号Ｓ５０を出力するものである。

外部に設けられるホスト６０は、図６に示すＭＡＣ１を実行するＭＡＣ部６１、及び、ネットワーク層３やアプリケーション層５等をソフトウェアにより実行する例えば８ビットのＣＰＵ６２等を有し、内部のディジタル信号をアナログ信号にＤ／Ａ変換して出力したり、外部からのアナログ信号をディジタル信号にＤ／Ａ変換して取り込んだり、各種のＩ／Ｏ等を行うものである。

図１（Ｂ）に示す切り替え回路は、ラッパー４６内に設けられ、ビーコン間隔ＢＩを保持するために使用するＲＡＭ４４からＰＨＹ部４７へのデータ送信要求信号Ｓ４６ｆを生成する回路である。

ホスト６０からのビーコンデータを送信したい場合に、次に送信するデータがビーコンデータであることを認識させるためのビーコンレジスタ４９ａがレジスタ部４９内に設けられている。図１（Ｂ）の切り替え回路では、ビーコンデータ送信時と通常のデータ送信時のＲＡＭ４４からＰＨＹ部４７へのデータ送信要求信号Ｓ４６ｆの生成方法を切り替えることで、ビーコンデータ送信時にはＲＡＭ４４にデータを予め格納しておき、ビーコン間隔ＢＩが来た時点でデータ送信を行い、ビーコン送信間隔を保持するものである。

この切り替え回路は、ＰＨＹ部４７から出力された論理“１”、“０”のＰＨＹ送信状態移行信号Ｓ４７を検出して保持する第１のラッチ回路（例えば、フリップフロップ（以下「ＦＦ」という。）等で構成された検出回路）４６ａと、タイマ４７ａから出力されたパルス状のビーコン間隔ＢＩ信号Ｓ４７ａを検出して保持する第２のラッチ回路（例えば、ＦＦ等で構成された検出回路）４６ｂと、ＰＨＹＩ／Ｆ部５０から出力されたパルス状のＲＡＭデータ送信要求信号Ｓ５０を検出して保持する第３のラッチ回路（例えば、ＦＦ等で構成された検出回路）４６ｃと、ラッパー４６が送信データをＰＨＹ部４７へ転送完了したことを示すパルス状のデータ送信完了信号Ｓ４６ｄを生成するクリア回路（例えば、データ送信完了信号生成回路）４６ｄとを有している。

各検出回路４６ｂ，４６ｃにはリセット端子Ｒが設けられ、このリセット端子Ｒに入力されるデータ送信完了信号Ｓ４６ｄによりクリアされる。検出回路４６ａ，４６ｂ，４６ｃの出力端子には、論理回路（例えば、３入力１出力のＡＮＤゲート）４６ｅが接続され、この出力端子が選択手段（例えば、２入力１出力のセレクタ）４６ｆの例えば「１」側入力端子に接続されている。セレクタ４６ｆの「０」側入力端子は、検出回路４６ｃの出力端子に接続されている。セレクタ４６ｆは、ビーコンレジスタ４９ａから出力されるビーコン送信信号Ｓ４９ａが例えば“１”の時に「１」側入力端子を選択し、ＡＮＤゲート４６ｅの出力信号を選択してデータ送信要求信号Ｓ４６ｆとして出力し、ビーコン送信信号Ｓ４９ａが“０”の時に「０」側入力端子を選択し、検出回路４６ｃの出力信号を選択してデータ送信要求信号Ｓ４６ｆとして出力する回路である。

（実施例１の無線通信方法）
図１に示す無線ＬＳＩ４０における無線通信方法を、（１）通常のデータ送信時、（２）ビーコンデータ送信時、及び、（３）データ受信時、に分けて説明する。

（１）通常のデータ送信時
通常のデータ送信時は、外部のＭＡＣ部６１からＰＨＹＩ／Ｆ部５０を介してビーコンレジスタ４９ａが“０”に設定され、この“０”のビーコン送信信号Ｓ４９ａにより、セレクタ４６ｆの入力端子が「０」側に切り替わる。外部のＭＡＣ部６１から無線ＬＳＩ４０側のＰＨＹＩ／Ｆ部５０へ、シリアル転送クロックＣＫに同期してデータ送信コマンド（PD_DATA.request）が送られ、外部のＭＡＣ部６１からの送信データが、ＰＨＹＩ／Ｆ部５０及びバス４５を介してＲＡＭ４４へパラレル転送されて格納される。ＰＨＹＩ／Ｆ部５０からＲＡＭ４４へ送信データが格納されると、ＰＨＹＩ／Ｆ部５０からパルス状のＲＡＭデータ送信要求信号Ｓ５０が出力され、ラッパー４６に与えられる。

ラッパー４６において、ＲＡＭデータ送信要求信号Ｓ５０が検出回路４６ｃにより検出されて保持され、この出力の“Ｈ”レベル信号がセレクタ４６ｆで選択され、このセレクタ４６ｆから“Ｈ”レベルのデータ送信要求信号Ｓ４６ｆが出力される。ラッパー４６では、レジスタ部４９により設定されたデータ転送経路に従い、データ送信要求信号Ｓ４６ｆにより、ＲＡＭ４４に格納されたデータを読み出し、セキュリティ部４８にて暗号化した後にＰＨＹ部４７へパラレル転送するか、又は、ＲＡＭ４４からの読み出しデータをＰＨＹ部４７へパラレル転送する。ＲＡＭ４４のデータがＰＨＹ部４７へ転送されると、データ送信完了信号生成回路４６ｄからパルス状のデータ送信完了信号Ｓ４６ｄが出力され、検出回路４６ｃがクリアされる。

ＰＨＹ部４７は、送信状態のときには、受け取った読み出しデータを内部バッファに一時保持した後にZigBeeフォーマットのデータに変換してモデム部４３へシリアル転送し、このモデム部４３で変調された送信データが、ＲＦ部４２へシリアル転送され、アンテナ４１から送信される。

ZigBeeの命令（コマンド）には、要求信号（Request）と確認信号（Confirm）があり、データ送信時、ＭＡＣ部６１からＰＨＹＩ／Ｆ部５０へ送信データとしてPD_DATA.requestコマンドが送られてくる。これに対して、ＰＨＹ送信結果をPD_DATA.Confirmで返答する。確認信号（Confirm）には、送信成功（Success）／ＰＨＹ受信状態(RX_ON)／PHY停止状態(TRX_OFF)／Buffer_full、という内容を返答する。上記の場合、ＰＨＹ部４７は、モデム部４３へデータ転送を行ったので、確認信号（Confirm）として送信成功（Success）を外部のＭＡＣ部６１側へ返答する。

これに対し、ＰＨＹ部４７が送信状態でなかった場合（受信状態(RX_ON)、停止状態(TRX_OFF)、又はBuffer_full状態のとき）は、モデム部４３及びＲＦ部４２を介してのデータ送信を行わず、ＰＨＹ部４７が確認信号（Confirm）として転送不可の状態を外部のＭＡＣ部６１側へ通知する。これにより、ＭＡＣ部６１が必要に応じて送信データを再送することで、ZigBeeの規格を満足することができる。

（２）ビーコンデータ送信時
図２は、図１のビーコンデータ送信時における通信方法を示すタイミングチャートである。

この図２では、ＰＨＹ部４７が送信状態である場合の例が示されている。図中のＨ１は、ＰＨＹ部４７によるデータ転送区間であり、ビーコン間隔ＢＩ信号前に転送を完了していることが示されている。Ｈ２は、ＲＡＭ４４からＰＨＹ部４７への送信データ転送区間、Ｈ３は、ビーコン間隔ＢＩ信号からＰＨＹ部４７にデータ転送が完了するまでの時間である。

ビーコンデータ送信時は、外部のＭＡＣ部６１からＰＨＹＩ／Ｆ部５０を介してビーコンレジスタ４９ａが“１”に設定され、この“１”のビーコン送信信号Ｓ４９ａにより、セレクタ４６ｆの入力端子が「１」側に切り替わる。外部のＭＡＣ部６１から送られてきたビーコンデータは、ＰＨＹＩ／Ｆ部５０からバス４５を介してＲＡＭ４４へパラレル転送されて格納される。ビーコンデータがＲＡＭ４４に格納されると、ＰＨＹＩ／Ｆ部５０からパルス状のＲＡＭデータ送信要求信号Ｓ５０が出力され、ラッパー４６に与えられる。

ラッパー４６において、パルス状のＲＡＭデータ送信要求信号Ｓ５０が検出回路４６ｃで検出されて保持され、この出力の“Ｈ”レベル信号がＡＮＤゲート４６ｅに与えられる。ビーコン間隔ＢＩが満了してタイマ４７ａからパルス状のビーコン間隔ＢＩ信号Ｓ４７ａが内部割り込みにより出力され、且つ、ＰＨＹ部４７が送信状態であることを示すＰＨＹ送信状態移行信号Ｓ４７が“Ｈ”レベルになると、そのビーコン間隔ＢＩ信号Ｓ４７ａが検出回路４６ｂにより検出されて保持され、この出力の“Ｈ”レベル信号がＡＮＤゲート４６ｅに与えられると共に、その“Ｈ”レベルのＰＨＹ送信状態移行信号Ｓ４７が検出回路４６ａにより検出されて保持され、この出力の“Ｈ”レベル信号がＡＮＤゲート４６ｅに与えられる。すると、ＡＮＤゲート４６ｅの出力信号が“Ｈ”レベルになり、これがセレクタ４６ｆで選択されて“Ｈ”レベルのデータ送信要求信号Ｓ４６ｆが出力される。

ラッパー４６では、レジスタ部４９により設定された転送経路に従い、データ送信要求信号Ｓ４６ｆにより、ＲＡＭ４４に格納されたビーコンデータを読み出し、セキュリティ部４８にて暗号化した後にＰＨＹ部４７へパラレル転送するか、又は、ＲＡＭ４４からのビーコンデータをＰＨＹ部４７へパラレル転送する。ＲＡＭ４４のビーコンデータがＰＨＹ部４７へ転送されると、データ送信完了信号生成回路４６ｄからパルス状のデータ送信完了信号Ｓ４６ｄが出力され、検出回路４６ｂ，４６ｃ及びビーコンレジスタ４９ａがクリアされる。

ＰＨＹ部４７は、送信状態になっているので、受け取ったビーコンデータを内部バッファに一時保持した後にZigBeeフォーマットのデータに変換してモデム部４３へシリアル転送し、このモデム部４３で変調されたビーコンデータが、ＲＦ部４２へシリアル転送され、アンテナ４１から送信される。そして、ＰＨＹ部４７が、確認信号（Confirm）で送信成功（Success）を外部のＭＡＣ部６１側へ返答する。

従来の図９に示す無線ＬＳＩ１０Ｂには、ビーコンレジスタが設けられていないので、送信時においてビーコンデータを、ＭＡＣ部１５→ＰＨＹ部１３→ＲＦ部１１までの経路で、その都度（ＲＡＭ送信完了信号が来た時点）転送する。そのため、外部のＭＡＣ部１５がビーコン間隔ＢＩ満了を認識した時点で、ビーコンデータを送信する形になると思われる。この場合、ＳＣＩ等のシリアルＩ／Ｆを介して転送を行うので、実際のビーコン間隔ＢＩからかなり遅れて、ビーコンデータが送信されることになる。これを防止するために、外部のＭＡＣ部１５自身が持つタイマによりビーコン間隔ＢＩが来る時間を予め計算して、ビーコンデータを前もって送信することも考えられる。しかし、ビーコンデータは例えば最大１２７Byte長で可変長であるため、その都度ビーコンデータを先んじて転送する時間を変更することは、制御が複雑になって現実的ではない。又、転送がうまくできなかった場合（ＰＨＹ部１３が送信状態でなかった場合）は、できなかったという返答をＭＡＣ部１５側へ通知する。ＭＡＣ部１５は必要に応じて、再送することでZigBeeの仕様として問題はないが、ビーコンデータ送信時はビーコン間隔ＢＩを守る必要があるので、ビーコン間隔ＢＩが遅れては、通信相手との同期がうまく取れず、支障をきたしてしまう。

これを解決するために、本実施例１では、ビーコン間隔ＢＩが来た時点で確実にビーコンデータの送信が完了するような回路構成にしている。即ち、ビーコンレジスタ４９ａを“１”に設定することで、ＲＡＭ４４にビーコンデータが格納された時点でＲＡＭデータ送信要求信号Ｓ５０は“Ｈ”レベルになるが、ビーコン間隔ＢＩ信号Ｓ４７ａとＰＨＹ送信状態移行信号Ｓ４７とが“Ｈ”レベルになるまでは、セレクタ４６ｆから“Ｈ”レベルのデータ送信要求信号Ｓ４６ｆを出力しないようにしている。

このように、本実施例１のビーコンデータの無線通信方法では、ビーコン間隔ＢＩが来たことを知らせる内部割り込み（ビーコン間隔ＢＩ信号Ｓ４７ａ）により、ビーコン間隔ＢＩが来たことを認識できるが、更に、ＲＡＭ４４からのデータ転送開始に、ＰＨＹ部４７が送信状態に移行したことを知らせるＰＨＹ送信状態移行信号Ｓ４７を使用していることも大きな特徴である。ＰＨＹ搭載の無線ＬＳＩ４０の機能としては、送信データを送信した場合（ＭＡＣ部６１から転送した場合）、ＰＨＹ部４７が送信状態でなかったときは、実際は送信できない。この結果を確認信号（Confirm）としてＭＡＣ部６１側へ返答する。従って、ＰＨＹ部４７が送信状態に移行したことを知らせるＰＨＹ送信状態移行信号Ｓ４７を使用することにより、送信データが送信できない（ConfirmでSuccess以外を返答する）ことがなくなり、ビーコン間隔ＢＩを守ってのデータ送信が確実に可能となる。

（３）データ受信時
アンテナ４１及びＲＦ部４２で受信された通常のデータ又はビーコンデータは、シリアル転送されてモデム部４３で復調され、ＰＨＹ部４７へシリアル転送される。シリアル転送された受信データは、ＰＨＹ部４７で所定のフォーマットデータに変換されて内部バッファに一時保持された後、レジスタ部４９により設定された転送経路に従い、ＰＨＹ部４７からラッパー４６及びバス４５を介してパラレル転送されてＲＡＭ４４に格納されるか、又は、ＰＨＹＩ／Ｆ部５０からセキュリティ部４８へパラレル転送されて復号化された後、ラッパー４６及びバス４５を介してパラレル転送されてＲＡＭ４４に格納される。ＲＡＭ４４から読み出された受信データは、バス４５を介してＰＨＹＩ／Ｆ部５０へパラレル転送され、このＰＨＹＩ／Ｆ部５０からホスト３０側のＭＡＣ部６１へシリアル転送される。

（実施例１の効果）
本実施例１では、次の（Ａ）〜（Ｃ）のような効果がある。

（Ａ）本実施例１では、ビーコンレジスタ４９ａから出力されるビーコン送信信号Ｓ４９ａにより切り替えられるセレクタ４６ｆを用い、ＲＡＭ４４からＰＨＹ部４７へデータを送信するためのデータ送信要求信号Ｓ４６ｆを切り替え、このデータ送信要求信号Ｓ４６ｆが“１”になった時点で転送を開始する構成にしている。これにより、ビーコンデータの送信時においては、ビーコンデータを予めＲＡＭ４４に転送しておき、ビーコン送信間隔ＢＩ時点、且つＰＨＹ部４７が送信状態においてビーコンデータの送信を行うことになり、ビーコン間隔ＢＩを保持することが可能となり、その上、ＰＨＹ部４７の状態による転送データの送信ミスを防ぐことが可能となる。その後、ビーコンデータの送信完了時点で、データ送信完了信号Ｓ４６ｄによりビーコンレジスタ４９ａが“０”にクリアされ、セレクタ４６ｆが「０」側に切り替えられるので、それ以降は通常状態でのデータ送信が行えることになる。

（Ｂ）図３は、図１のビーコンデータ送信時におけるビーコン間隔ＢＩのずれを示す図である。

この図３では、スーパーフレーム構造において、第１のデータ期間（例えば、スーパーフレーム時間）ＳＤ＝１５．３６mSec、ビーコン間隔ＢＩ＝３０．７２mSecに設定した場合の例が示されている。図中のＨ４は、ビーコンレジスタ４９ａ＝１でデータ転送を行う区間である。

ビーコンデータのＲＡＭ４４への格納は、スーパーフレーム構造の第２のデータ期間（例えば、Inactive）開始時に行うことで対応が可能となる。但し、ビーコン間隔ＢＩとスーパーフレーム時間ＳＤが同じ設定になる場合もある。この場合は、ビーコン間隔ＢＩ時間による割り込み前にタイマ４７ａによる別の割り込みを構成し、ビーコン設定の必要な時間が来たことをその割り込みにて通知させ、外部のＭＡＣ部６１はその割り込みによりビーコン送信信号を“Ｈ”レベルにし、ビーコンデータをＲＡＭ４４に格納することで対応する。後はビーコン間隔ＢＩの割り込みが来た時点、且つＰＨＹ部４７が送信状態になった時点で、転送を開始することになる。これにより、ビーコン間隔ＢＩを保持しながらデータ通信が可能となる。

（Ｃ）図４は、図２に対応する図であり、従来のようにビーコンレジスタ４９ａ及びセレクタ４６ｆを設けなかったときのビーコンデータ送信時における通信方法を示すタイミングチャートである。

この図４では、ＰＨＹ部４７が送信状態である場合の例が示されている。図中のＨ１１は、ＰＨＹ部４７によるデータ転送区間、Ｈ１２は、通常時におけるＲＡＭ４４からＰＨＹ部４７への送信データ転送区間、Ｈ１３は、ビーコン間隔ＢＩ信号からＰＨＹ部４７にデータ転送が完了するまでの時間である。

本実施例１のようなビーコンレジスタ４９ａ及びセレクタ４６ｆがない場合は、ビーコンデータの送信時において、検出回路４６ａ，４６ｂ，４６ｃの出力信号が全て“Ｈ”レベルになった時に、ＡＮＤゲート４６ｅから“Ｈ”レベルのデータ送信要求信号（Ｓ４６ｆ）が出力され、ＲＡＭ４４に格納されたビーコンデータがＰＨＹ部４７へ転送されることになる。この転送区間Ｈ１２は、図２の転送区間Ｈ２よりも遅れるので、ビーコン間隔ＢＩ信号からＰＨＹ部４７にデータ転送が完了するまでの時間Ｈ１３が、図２の時間Ｈ３よりも長くなる。

図５は、図３に対応する図であり、従来のようにビーコンレジスタ４９ａ及びセレクタ４６ｆを設けなかったときのビーコンデータ送信時におけるビーコン間隔ＢＩのずれを示す図である。

この図５では、スーパーフレーム構造において、スーパーフレーム時間ＳＤ＝１５．３６mSec、ビーコン間隔ＢＩ＝３０．７２mSecに設定した場合の例が示されている。

スーパーフレーム構造におけるInactive開始後にビーコン間隔ＢＩ信号が出力され、その後、ＭＡＣ部６１からビーコンデータが送信され、ＰＨＹＩ／Ｆ部５０を介してＲＡＭ４４へ格納され、ＡＮＤゲート４６ｅから“Ｈ”レベルのデータ送信要求信号（Ｓ４６ｆ）が出力される。このビーコン間隔ＢＩ信号の出力からデータ送信要求信号（Ｓ４６ｆ）の出力までの区間は、シリアル転送クロックＣＫにより動作するＰＨＹＩ／Ｆ部５０によってタイムラグが発生する（例えば、５００KHzクロックの場合、約２mSec）。“Ｈ”レベルのデータ送信要求信号（Ｓ４６ｆ）が出力されると、ＲＡＭ４４に格納されたビーコンデータがＰＨＹ部４７へパラレル転送される。従って、実際のビーコン間隔ＢＩは、３３mSec程度となり、２mSec以上間隔がずれてしまう。

これに対し、本実施例１では、図３に示すように、Inactive開始時にＲＡＭデータ送信要求信号Ｓ５０が出力され、ＭＡＣ部６１からビーコンデータが送信され、ＰＨＹＩ／Ｆ部５０を介してＲＡＭ４４へ格納される。その後、ビーコン間隔ＢＩ信号が出力され、セレクタ４６ｆから“Ｈ”レベルのデータ送信要求信号Ｓ４６ｆが出力され、ＲＡＭ４４に格納されたビーコンデータがＰＨＹ部４７へパラレル転送される。この転送時間は、ＬＳＩ内部パラレル転送のため、数μSec程度である。そのため、実際のビーコン間隔ＢＩは、ほぼ３０．７２mSecであり、図５に比べてビーコン間隔ＢＩのずれが小さく、許容範囲に収まっている。これにより、ビーコン間隔ＢＩを保持しながら、データ通信が可能となる。

本発明は、上記実施例１に限定されず、種々の変形が可能である。この変形例である実施例２としては、例えば、次の（ａ）〜（ｃ）のようなものがある。

（ａ）図１（Ａ）は機能ブロックを示すものであるから、例えば、ラッパー４６内に、ＰＨＹ部４７、セキュリティ部４８、及びレジスタ部４９を設けたり、或いは、無線ＬＳＩ４０内に、クロック制御機能、受信波強度測定機能、ＲＦの特性を確認するためのテスト回路等、種々の回路を付加しても良い。

（ｂ）図１のセキュリティ部４８は、オプション機能であるから、不要であれば、設けなくても良い。

（ｃ）本発明は、ＰＨＹ１にてビーコン間隔ＢＩを保持しながらデータ送信を行う際の他の制御回路や無線通信方法にも適用が可能である。

本発明の実施例１を示すＰＨＹ搭載の無線ＬＳＩにおける概略の構成図である。図１のビーコンデータ送信時における通信方法を示すタイミングチャートである。図１のビーコンデータ送信時におけるビーコン間隔ＢＩのずれを示す図である。従来のようにビーコンレジスタ４９ａ及びセレクタ４６ｆを設けなかったときのビーコンデータ送信時における通信方法を示すタイミングチャートである。従来のようにビーコンレジスタ４９ａ及びセレクタ４６ｆを設けなかったときのビーコンデータ送信時におけるビーコン間隔ＢＩのずれを示す図である。近距離無線通信に用いられるZigBeeのプロトコル構成を示す通信階層モデル図でる。２台の通信機器間においてZigBeeのデータ送受信を行う場合のフローを示す図である。スーパーフレーム構造の構成例を示す図である。従来のＰＨＹ搭載の無線ＬＳＩの回路構成例を示す機能ブロック図である。

符号の説明

４０無線ＬＳＩ
４１アンテナ
４２ＲＦ部
４３モデム部
４４ＲＡＭ
４６ラッパー
４７ＰＨＹ部
４８セキュリティ部
４９レジスタ部
４９ａビーコンレジスタ
５０ＰＨＹＩ／Ｆ部
６０ホスト
６１ＭＡＣ部
６２ＣＰＵ

Claims

所定の無線通信用規格に従い、送信時は変調データを無線電波にして送信し、受信時は到来する前記無線電波を受信して受信データを出力する無線送受信部と、
送信時は変換データを前記変調データに変調して前記無線送受信部へ出力し、受信時は前記受信データを復調して復調データを出力する変復調部と、
送信状態の時には送信状態移行信号を出力すると共に、転送データを所定のフォーマットの前記変換データに変換して前記変復調部へ出力し、受信状態の時には前記復調データを取り込む物理層部と、
ビーコン間隔の満了時になるとビーコン間隔信号を出力する計時手段と、
前記物理層部により取り込まれた前記復調データ、外部に設けられた媒体アクセス制御層部から送られてくる通常の送信データ、又は前記媒体アクセス制御層部から送られてくるビーコンデータを格納する記憶部と、
シリアル転送クロックに同期して、前記媒体アクセス制御層部と前記物理層部との間のデータの送受信を行い、前記記憶部に格納された前記復調データを前記媒体アクセス制御層部へ送信し、前記媒体アクセス制御層部から送られてくる前記通常の送信データ又は前記ビーコンデータを受信して前記記憶部へ格納した時に記憶部データ送信要求信号を出力する物理層インタフェース部と、
前記媒体アクセス制御層部からの設定により、前記通常の送信データの送信時に第１の論理になり、前記ビーコンデータの送信時に第２の論理になるビーコンフラグと、
前記物理層部と前記記憶部との間のデータの転送を制御する転送手段とを備えた無線集積回路であって、
前記転送手段は、前記ビーコンフラグが前記第１の論理の時には、前記記憶部データ送信要求信号を選択して、前記記憶部に格納された前記通常の送信データを前記物理層部へ転送し、前記ビーコンフラグが前記第２の論理の時には、前記送信状態移行信号、前記ビーコン間隔信号、及び前記記憶部データ送信要求信号の論理積結果を選択して、前記記憶部に格納された前記ビーコンデータを前記物理層部へ転送する切り替え回路を有し、
前記切り替え回路は、
前記送信状態移行信号をラッチする第１のラッチ回路と、
前記ビーコン間隔信号をラッチする第２のラッチ回路と、
前記記憶部データ送信要求信号をラッチする第３のラッチ回路と、
前記第１、第２及び第３のラッチ回路の出力信号の論理積を求める論理回路と、
前記ビーコンフラグが前記第１の論理の時には、前記第３のラッチ回路の出力信号を選択して、前記記憶部に格納された前記通常の送信データを前記物理層部へ転送し、前記ビーコンフラグが前記第２の論理の時には、前記論理回路の出力信号を選択して、前記記憶部に格納された前記ビーコンデータを前記物理層部へ転送する選択手段と、
前記記憶部に格納された前記ビーコンデータが前記物理層部へ転送されると、前記第２のラッチ回路、前記第３のラッチ回路及び前記ビーコンフラグをクリアするクリア回路とを有することを特徴とする無線集積回路。
請求項１記載の無線集積回路において、
前記物理層部と前記転送手段との間で転送される前記データに対して暗号化又は復号化を行うセキュリティ部を設け、前記セキュリティ部は、所定の設定値に基づき前記暗号化又は前記復号化を行う場合と行わない場合とが選択可能に設けられていることを特徴とする無線集積回路。