[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4501859B2 - 薄膜トランジスタ、薄膜トランジスタ基板、電子機器及び多結晶半導体薄膜の製造方法 - Google Patents

薄膜トランジスタ、薄膜トランジスタ基板、電子機器及び多結晶半導体薄膜の製造方法 Download PDF

Info

Publication number
JP4501859B2
JP4501859B2 JP2005510976A JP2005510976A JP4501859B2 JP 4501859 B2 JP4501859 B2 JP 4501859B2 JP 2005510976 A JP2005510976 A JP 2005510976A JP 2005510976 A JP2005510976 A JP 2005510976A JP 4501859 B2 JP4501859 B2 JP 4501859B2
Authority
JP
Japan
Prior art keywords
heat capacity
thin film
large heat
film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005510976A
Other languages
English (en)
Other versions
JPWO2005001921A1 (ja
Inventor
展 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPWO2005001921A1 publication Critical patent/JPWO2005001921A1/ja
Application granted granted Critical
Publication of JP4501859B2 publication Critical patent/JP4501859B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)

Description

本発明は、アクティブマトリックス型ディスプレイなどに用いられる薄膜トランジスタ及び多結晶半導体薄膜の製造方法などに関する。
以下、薄膜トランジスタを「ＴＦＴ（thin film transistor）」、シリコンを「Ｓｉ」として表記する。
近年、ガラス基板上に集積回路を形成する薄膜素子として、多結晶ＳｉＴＦＴの開発が盛んに行われている。多結晶Ｓｉ薄膜の形成法としては、一旦非晶質Ｓｉ膜を形成した後にエキシマレーザ光を照射することにより、非晶質Ｓｉ膜を溶融及び再結晶化させて多結晶Ｓｉ膜を得る、エキシマレーザ法が一般的である。エキシマレーザ法で使われるレーザアニール装置としては、照射口径が３００ｍｍ×０．４ｍｍ程度のレーザ光をその短軸方向に数十μｍピッチでスキャン照射する装置が市販されている。このレーザアニール装置を用いれば、サブμｍオーダの結晶粒がランダムに配置された多結晶Ｓｉ膜を形成可能であるため、移動度１５０ｃｍ２／Ｖｓ程度のＴＦＴを歩留まり良く量産可能となる。また、今後のＴＦＴの高性能化には、結晶粒径の拡大と結晶粒の位置制御とが必要である。
多結晶Ｓｉ膜の大粒径化技術は、特許第２６８９５９６号公報，特開平８-７１７８０号公報，特開平１１-２７４０９５号公報，MRS Bulletin ２１巻（１９９６年）、３月号，第６１回応用物理学会学術講演予稿集（２０００年）、No.２などに開示されている。
特許第２６８９５９６号公報に開示された多結晶Ｓｉ膜の大粒径化技術は、二層の非晶質Ｓｉ膜を利用して、薄膜部を大粒径化する技術である。しかし、この大粒径化技術は、レーザ照射条件に基づく膜の溶融状態及び膜厚以外の膜構造に関しては、何ら記載も示唆も無い。また、結晶粒の位置制御に関する記載も示唆も無い。
一方、エキシマレーザアニール法を改良し、ＴＦＴのチャネル長に匹敵する数μｍもの結晶粒を、レーザ照射位置を制御しながら形成することにより、擬似単結晶ＳｉＴＦＴの開発も進められている。
例えば、上記MRS Bulletin ２１巻（１９９６年）には、島状に形成した非晶質Ｓｉ薄膜に、幅５μｍの極めて微細な線状ビームを０．７５μｍピッチで照射することにより、ほぼ平行に整列した結晶粒界からなる一方向成長多結晶Ｓｉ薄膜を形成する技術が開示されている。また、上記第６１回応用物理学会学術講演予稿集（２０００年）には、位相シフトマスクを用いμｍオーダの強度周期を有するレーザ光を作成することにより、３μｍ程度に成長したＳｉ結晶粒をビーム照射位置に合わせて形成する技術が開示されている。
これらレーザ照射位置により結晶粒位置を制御する場合、ＴＦＴ形成において、得られた結晶粒とＴＦＴチャネル領域との目合わせを精度良く行う必要がある。そのため、例えば上記第６１回応用物理学会学術講演予稿集（２０００年）に開示されているように、基板にステッパ用目合わせマークを設け、レーザ照射装置にマーク読み取り用のカメラを設ける必要が生じる。
しかしながら、このようなカメラを備えると、レーザ照射装置は複雑化及び大型化するという問題がある。特にＬＣＤ用ガラス基板は今や１ｍ角程度の大きさになっているので、アニールとは別のマーク読み取り用のチャンバを設けると、装置の占有面積が著しく増大する。また、基板の位置合わせを行うためには、ＸＹ２軸に加えてθ補正が必要になるので、微調整のための精密動作を可能とする複雑なステージが必要となる。したがって、そのような装置は、コスト増大及び稼働率低下という懸念が有る。また、基板マーク読み取りと位置合わせとに時間を要するために、アニール工程のスループットが低下する。
更に、位相シフトマスクを用いる場合では、マスクを非晶質Ｓｉ表面にほぼ密着させる必要があるため、レーザアニール中に非晶質Ｓｉ膜表面から遊離するＳｉ原子がマスクを汚染する。そのため、高価なマスクを頻繁に交換しなければならない。したがって、生産設備としてのレーザアニール装置の価格が高価になるとともに、装置の稼働率が低下するという問題が発生する。
本発明の目的は、低しきい電圧値、高キャリア移動度及び低リーク電流等の性能を簡単に実現できる薄膜トランジスタ及び多結晶半導体薄膜の製造方法などを提供することにある。すなわち、本発明の目的は、高価で複雑なレーザ照射装置を用いることなく、位置制御されたチャネル領域を有する薄膜トランジスタ及び多結晶半導体薄膜の製造方法などを提供することにある。
特許第２６８９５９６号公報 特開平８−７１７８０号公報 特開平１１−２７４０９５号公報 MRS Bulletin ２１巻（１９９６年）、３月号 第６１回応用物理学会学術講演予稿集（２０００年）、No.２
前記目的を達成するため、本発明に係るＴＦＴは、熱容量の大きい大熱容量部と熱容量の小さい小熱容量部とを有する多結晶半導体薄膜からなり、小熱容量部が少なくともチャネル部として用いられるものである。そして、多結晶半導体薄膜は、小熱容量部が完全溶融するとともに大熱容量部が完全溶融しないエネルギ密度のレーザアニールによる結晶粒膜によって形成されたものである。
ここで、完全溶融するエネルギ密度とは、微結晶化しきい値以上のエネルギ密度であることを意味する。非晶質半導体膜のレーザアニールによって得られる多結晶半導体膜の結晶粒径は、レーザのエネルギ密度に依存する。そして、エネルギ密度が増加するに従い前記半導体膜が結晶成長する結晶粒径は増加するが、ある特定のエネルギ密度を越えると前記結晶粒径が極めて微細（例えばＳｉの場合は２０ｎｍ以下）になることが知られている。ただし、膜厚によっては、レーザ照射による溶融後に結晶化することなく非晶質化する。このときのエネルギ密度を、微結晶化しきい値という。
微結晶化は、非晶質半導体膜の溶融状態が非完全溶融から完全溶融へと変化することにより、再結晶化時の核発生機構は、基板／非晶質半導体膜界面を核発生サイトとした不均一核発生から特異な核発生サイトの無い均一核発生へと変化することにより、発生すると考えられている。この核発生機構の変化は、基板／非晶質半導体膜界面の到達温度、膜厚方向の温度分布、膜の冷却速度等に依存する。したがって、微結晶化しきい値は、非晶質半導体膜の膜厚、非晶質半導体膜の構造、非晶質半導体膜の光学定数、パルスレーザ光の波長及びパルス幅、などに依存して変化する。例えば、一旦レーザアニールした多結晶Ｓｉ膜の微結晶化しきい値は、レーザ照射前の非晶質Ｓｉ膜よりも約１４％大きな値を示す。また、更にエネルギ密度が増大すると、アブレーション（ablation）により膜剥れが発生する。
小熱容量部が完全溶融するとともに大熱容量部が完全溶融しないエネルギ密度によるレーザアニールの処理が行われると、大熱容量部は微結晶化しきい値以下の温度になる。そのため、大熱容量部において、基板／非晶質半導体膜界面は主たる核発生サイトになり、基板／非晶質半導体膜界面から非晶質半導体膜表面方向へと結晶が成長する。一方、小熱容量部では完全溶融していることにより、基板／非晶質半導体膜界面での核発生は抑制されている。このため、大熱容量部で結晶成長した結晶粒が種結晶となり、この種結晶が大熱容量部から小熱容量部との界面から小熱容量部に向う横方向（膜面方向）に成長し、粗大粒径の結晶粒（粗大結晶粒）が得られる。
ここで、エネルギ密度が高過ぎて、小熱容量部だけでなく大熱容量部も完全溶融してしまうと、小熱容量部及び大熱容量部の両方で微結晶化した組織が成長する。逆に、エネルギ密度が低過ぎて、大熱容量部の溶融が不十分であると、基板／非晶質半導体膜界面の近傍に非晶質半導体膜領域が残存することになる。すると、種結晶は小熱容量部／大熱容量部境界よりも小熱容量部側に形成されてしまうため、粗大結晶粒の粒径は小さくなってしまう。更に、エネルギ密度が低過ぎて小熱容量部が完全溶融しない場合は、基板／非晶質半導体膜の界面で核発生が起こるため、大熱容量部とともに小熱容量部においてもランダムに発生した不均質な（例えばＳｉの場合は１μｍに満たない）結晶粒が形成される。
したがって、照射エネルギ密度は、小熱容量部で微結晶化しきい値以上かつアブレーションしきい値未満であり、大熱容量部で膜厚方向に非晶質半導体膜が全て多結晶化する値以上かつ微結晶化しきい値未満である、となる条件を選定する。
そこで、本発明におけるレーザアニールのエネルギ密度として、小熱容量部が完全溶融するエネルギ密度とは小熱容量部の微結晶化しきい値以上かつアブレーションしきい値未満のエネルギ密度であり、大熱容量部が完全溶融しないエネルギ密度とは大熱容量部の多結晶化しきい値以上かつ微結晶化しきい値未満のエネルギ密度である、としたものである。また本発明におけるレーザアニールのエネルギ密度として、小熱容量部が完全溶融するエネルギ密度とは小熱容量部の微結晶化しきい値以上のエネルギ密度であり、大熱容量部が完全溶融しないエネルギ密度とは大熱容量部の微結晶化しきい値未満のエネルギ密度である、としてもよいものである。
また本発明のＴＦＴは、小熱容量部を二つの大熱容量部によって挟み込み、これらの大熱容量部間の距離を場所によって異なるようにしてもよいものである。
小熱容量部は、それぞれの大熱容量部と界面を有する。これらの界面から小熱容量部の領域内へそれぞれ粗大結晶粒が成長して、粗大結晶粒同士の衝突した面が結晶粒界となる。小熱容量部を挟む２つの大熱容量部の間の距離がどこでも一定であれば、これらの大熱容量部と小熱容量部との二つの界面は平行になるので、結晶粒界も二つの界面から等距離の位置に形成される。すなわち、結晶粒界の位置は一次元的に制御される。これに対し、大熱容量部間の距離が場所によって異なる場合は、これらの大熱容量部と小熱容量部との二つの界面は非平行になるので、結晶粒界も複雑な位置に形成される。すなわち、結晶粒界の位置は二次元的に制御される。
また多結晶半導体薄膜の大熱容量部の膜厚は厚く、小熱容量部の膜厚は薄くする。或は大熱容量部の半導体薄膜が形成される領域の基板上にのみ下層膜を形成する。
以上の構成をもつ半導体薄膜に一定のエネルギ密度のレーザ光を照射すると、膜厚の厚い部分又は下層膜の有る部分は、例えば単位質量当たりのエネルギ量が小さいことから、温度が上昇しにくいので、大熱容量部となる。一方、膜厚の薄い部分又は下層膜の無い部分は、例えば単位質量当たりのエネルギ量が大きいことから、温度が上昇しやすいので、小熱容量部となる。
前記下層膜は金属膜、珪化金属膜又は窒化金属膜などの熱容量が大きい素材からなる。小熱容量部が大熱容量部に挟まれている場合、大熱容量部と小熱容量部との界面から小熱容量部側に成長した粗大径の結晶粒（粗大結晶粒）が得られる。粗大結晶粒の列にチャネル部が形成される。小熱容量部は二つの大熱容量部によって挟まれ、これらの大熱容量部と小熱容量部との界面から小熱容量部側に成長して互いに接する二列の粗大結晶粒を有するようにしてもよいものである。二列の粗大結晶粒のそれぞれにチャネル部を形成することによりダブルゲート構造となる。小熱容量部は粗大径の結晶粒からなる領域と微細径の結晶粒からなる領域とを有する構成とすることが可能である。微細径の結晶粒を含む領域に不純物導入領域が形成される。この場合、不純物導入領域は低濃度不純物導入領域として形成される。
本発明に係る薄膜トランジスタは、低しきい値電圧のＴＦＴと、多結晶膜又は微結晶膜をチャネル部に用いた中しきい値電圧のＴＦＴとを同一基板上に備えている。また、本発明に係るＴＦＴからなる低しきい値電圧のＴＦＴと、多結晶又は微結晶をチャネル部に用いた中しきい値電圧のＴＦＴと、非晶質をチャネル部に用いた高しきい値電圧のＴＦＴとを同一基板上に備えるようにしてもよいものである。また異なるしきい値電圧のＴＦＴを用いることにより薄膜集積回路を形成してもよいものである。
本発明に係る多結晶半導体薄膜の製造方法は、熱容量の大きい大熱容量部と熱容量の小さい小熱容量部とを有する非単結晶半導体薄膜を基板上に形成する半導体膜形成工程と、小熱容量部が完全溶融するとともに大熱容量部が完全溶融しないエネルギ密度のレーザ光を非単結晶半導体薄膜に照射するアニール工程と、を備えたものである。アニール工程において、レーザ光は短軸及び長軸を有する線状に加工されたスポット径のパルスレーザ光であり、短軸方向における多結晶半導体薄膜の粒径以下の移動距離で、レーザ光を短軸方向に順次移動させながら照射することが望ましいものである。非単結晶半導体薄膜を形成する場合に、小熱容量部を二つの前記大熱容量部によって挟み込み、これらの大熱容量部間の距離を場所によって異ならせる。大熱容量部をレーザ光が照射される領域の一部にのみ存在させることも可能である。
また本発明に係る薄膜トランジスタ基板を液晶表示装置、有機ＥＬ表示装置、携帯電話機、携帯情報端末又は電子機器に組込むことが可能である。
また本発明は、下記の構成のように変更することが可能である。
すなわち、熱容量が異なる領域を有する多結晶半導体薄膜からなり、対向する大熱容量部とこれらの大熱容量部に挟まれた小熱容量部とを有し、前記小熱容量部が少なくともチャネル部として用いられ、前記多結晶半導体薄膜は、前記小熱容量部が完全溶融するとともに前記大熱容量部が完全溶融しないエネルギ密度のレーザアニールによる結晶粒膜によって形成され、前記大熱容量部間の距離を異ならせた構成とする。
また熱容量が異なる領域を有する多結晶半導体薄膜からなり、小熱容量部が少なくともチャネル部として用いられ、大熱容量部は前記多結晶半導体薄膜が金属膜、珪化金属膜又は窒化金属膜等と接することにより形成され、前記多結晶半導体膜は、前記小熱容量部が完全溶融するとともに前記大熱容量部が完全溶融しないエネルギ密度のレーザアニールによる結晶粒膜によって形成することが可能である。
また熱容量が異なる領域を有する多結晶半導体薄膜からなり、小熱容量部が少なくともチャネル部として用いられ、前記多結晶半導体薄膜は、前記小熱容量部が完全溶融するとともに大熱容量部が完全溶融しないエネルギ密度のレーザアニールによる結晶粒膜によって形成することが可能である。
また前記大熱容量部と前記小熱容量部との界面から前記小熱容量部側に成長した粗大結晶粒の列を有する構成とすることが可能である。前記小熱容量部において、前記粗大結晶粒列の隣接した領域に微小結晶粒が形成されていても良い。
また、本発明のＴＦＴは、ダブルゲート構造を有していても良い。
本発明のＴＦＴ基板は、前記粗大結晶粒列のみをチャネル部に用いた低しきい値電圧ＴＦＴと、前記粗大結晶粒列以外の領域をチャネル部に用いた中しきい値電圧ＴＦＴとを有する。
また、本発明のＴＦＴ基板は、前記低しきい値電圧ＴＦＴと前記中しきい値電圧ＴＦＴとに加えて、非晶質半導体を活性層に用いた高しきい値電圧ＴＦＴを有していても良い。
更に、本発明のＴＦＴ基板は、前記異なるしきい値電圧を有するＴＦＴにより形成された薄膜集積回路を有していても良い。
本発明の電子機器は前記ＴＦＴ基板を有することを特徴とする。このような電子機器は、液晶表示装置、有機ＥＬ表示装置、携帯電話、又は携帯情報端末であっても良い。
本発明の多結晶半導体薄膜の製造方法は、熱容量部が異なる領域を有する非単結晶半導体薄膜に、小熱容量部が完全溶融するとともに大熱容量部が完全溶融しないエネルギ密度の、線状に加工したパルスレーザ光を照射することにより、前記小熱容量部に位置制御された粗大結晶粒を形成する、多結晶薄膜の製造方法において、前記粗大結晶粒の前記レーザ光の短軸方向における粒径以下の移動距離で、順次前記パルスレーザ光を短軸方向に移動させながら照射する構成とすることが可能である。
また対向する大熱容量部を有し、前記対向する大熱容量部間の距離がレーザ照射領域内で変化しても良い。更に、前記大熱容量部がレーザ照射領域の一部にのみ存在しても良い。
さらに、本発明は、前記小熱容量部に形成された前記チャネル部のチャネル幅方向における端部が、前記大熱容量部のチャネル幅方向における端部よりも外側に突出していない構成とすることが可能である。
この構成によれば、エッチング処理を行う際などに粗大結晶粒から成るチャネル領域がオーバエッチンングされることがなく、設計値とおりのしきい値電圧をもつ薄膜トランジスタを提供することができる。
図１は、本発明の第一実施形態を示す断面図であり、図１［１］〜図１［４］の順に製造工程が進行する。
図２は、本発明の第一実施形態を示す平面図であり、図２［１］〜図２［４］の順に製造工程が進行する。
図３は、本発明の比較例を示す平面図である。
図４は、図１に続くＴＦＴ製造工程を示す断面図であり、図４［１］は第一例、図４［２］は第二例、図４［３］は第三例である。
図５［１］は、図４［２］に示す工程に続くＴＦＴ製造工程を示す断面図であり、図５［２］，図５［３］は中閾値電圧のＴＦＴを示す断面図である。
図６は、本発明の第二実施形態を示す断面図であり、図６［１］〜図６［４］の順に製造工程が進行する。
図７は、本発明の第三実施形態を示す平面図であり、図７［１］〜図７［３］の順に製造工程が進行する。
図８は、従来例を示す平面図であり、図８［１］〜図８［２］の順に製造工程が進行する。
図９は本発明の第四実施形態を示す平面図であり、図９［１］〜図９［２］の順に製造工程が進行する。
図１０は、本発明の第一実施例における大熱容量部と小熱容量部との界面を示す平面図であり、図１０［１］は第一例、図１０［２］は第二例、図１０［３］は第三例である。
図１１は本発明の第二実施例を示す断面図であり、図１１［１］は第一製造工程、図１１［２］は第二製造工程の第一例、図１１［３］は第二製造工程の第二例である。
図１２は、本発明の第三実施例を示す断面図（その１）であり、図１２［１］〜図１２［４］の順に製造工程が進行する。
図１３は、本発明の第三実施例を示す断面図（その２）であり、図１３［１］〜図１３［２］の順に製造工程が進行する。
図１４は、本発明の第五実施形態を示し、図１４［１］はブロック図、図１４［２］は外観図である。
図１５は、本発明の第六実施形態を示し、図１５［１］はブロック図、図１５［２］は外観図である。
図１６は、本発明の比較例を示し、図１６[１]は平面図、図１６[２]は図１６[１]のＸVI−ＸVI線に沿う断面図である。
図１７は本発明の第七実施形態を示し、図１７[１]は平面図、図１７[２]は粗大結晶粒のオーバーエッチングを回避したことを示す断面図である。
図１８はさらに本発明の第七実施形態を示し、図１８［１］，[２]は平面図である。
以下、本発明の実施形態について図に基いて詳細に説明する。
（第一実施形態）
図１及び図２に示す本発明の実施形態は、半導体薄膜の膜厚を異ならせ、多結晶結晶粒膜を形成することを特徴とするものである。
まず、絶縁基板１２上に非晶質Ｓｉ膜１４を堆積した（図１［１］，図２［１］）。続いて、非晶質Ｓｉ膜１４にフォトレジスト（ＰＲ）法及びドライエッチ（ＤＥ）法を用いてパターニングを施し、非晶質Ｓｉ膜１４の膜厚を変化させることにより、熱容量の異なる領域として大熱容量部１６及び小熱容量部１８を形成した。このとき、大熱容量部１６と小熱容量部１８との界面を表面から見て矩形波状とした（図１［２］、図２［２］）。したがって、小熱容量部１８を挟んで対向する大熱容量部１６相互間の距離Ｄ１，Ｄ２は一定ではない。
続いて、非晶質Ｓｉ膜１４にエキシマレーザ光２０を照射した。エキシマレーザ光２０のエネルギ密度は、小熱容量部１８が完全溶融するとともに大熱容量部１６が完全溶融しないエネルギ密度とした。この結果、粗大結晶粒２６が、大熱容量部１６と小熱容量部１８との界面から小熱容量部１８側に成長し、かつ位置制御よく列状に形成された（図１［３］，［４］）。
ここで、完全溶融するエネルギ密度とは、微結晶化しきい値以上のエネルギ密度であることを意味する。非晶質Ｓｉ膜のレーザアニールにおいて、形成される多結晶Ｓｉ膜の結晶粒径は、レーザのエネルギ密度に依存する（例えば特開平１１−２７４０９５号）。つまり、結晶粒径は、エネルギ密度が増加するに従い大きくなるが、ある特定のエネルギ密度を越えると２０ｎｍ以下と極めて微細になることが知られている（膜厚によっては、レーザ照射による溶融後に結晶化することなく非晶質化する）。このときのエネルギ密度を微結晶化しきい値という。
薄膜の溶融状態が非完全溶融から完全溶融へと変化するとき、再結晶化時の核発生機構が、基板／Ｓｉ膜界面を核発生サイトとした不均一核発生から、特異な核発生サイトの無い均一核発生へと変化する。これにより、微結晶化が発生すると考えられている。また完全溶融する場合には、基板／Ｓｉ膜界面における核発生が抑制された結果、核発生の潜伏時間は非常に長くなる。
この核発生機構の変化は、基板と薄膜との界面での到達温度、膜厚方向の温度分布、膜の冷却速度等に依存する。従って、微結晶化しきい値は、薄膜の膜厚、薄膜の構造、薄膜の光学定数、パルスレーザ光の波長、パルス幅等に依存して変化する。例えば、一旦レーザアニールした多結晶Ｓｉ膜の微結晶化しきい値は、レーザ照射前の非晶質Ｓｉ膜よりも約１４％大きな値を示す。また、よりエネルギ密度が増大すると、アブレーション（ablation）により膜剥れが発生する。
本実施形態において、小熱容量部１８が全面的に微結晶化すること無く、小熱容量部１８に粗大結晶粒２６が形成されるメカニズムは、大熱容量部１６が存在することに起因している。すなわち、大熱容量部１６は微結晶化しきい値以下のエネルギ密度で照射されたため、基板／Ｓｉ界面が主たる核発生サイト２２になる。一方、小熱容量部１８は完全溶融していることにより、基板／Ｓｉ界面での核発生が抑制される。このため、大熱容量部１６で形成された核発生サイト２４が種結晶となって、小熱容量部１８の横方向（膜面方向）へ成長した粗大結晶粒２６が得られる。小熱容量部１８を挟んで対向する大熱容量部１６相互間の距離を選定すれば、小熱容量部１８を二分するかの如くに粗大結晶粒２６が列状に形成される（図１［３］，［４］）。このとき、２列の粗大結晶粒２６の結晶成長端には、チャネル方向に概略垂直な結晶粒界３４が形成される。
ここで、小熱容量部１８の微結晶化しきい値未満のエネルギ密度では、小熱容量部１８においても基板／Ｓｉ界面から核発生した小さな結晶粒が形成される。一方、大熱容量部１６の微結晶化しきい値以上のエネルギ密度では、大熱容量部１６と小熱容量部１８との双方が微結晶化してしまう。
また、本実施形態においては、図２に示すように、小熱容量部１８を挟んで対向する大熱容量部１６相互間の距離が一定でない。それらの距離に応じた領域を近距離領域２８及び遠距離領域３０とする。そのため、より近距離領域２８で先に、異なる方向から結晶成長する２列の粗大結晶粒２６が小熱容量部１８を二分する地点で衝突することにより成長を停止し、その結晶成長端に結晶粒界３４が形成される。この時点において、異なる方向から結晶成長する２列の粗大結晶粒２６が遠距離領域３０の小熱容量部１８を二分する地点に到達せず、融液３２が残存している（図２［３］）。時間が経過すると、この融液３２の残存領域を埋め立てるように遠距離領域３０の粗大結晶粒２６が成長する。そして、２列の粗大結晶粒２６の結晶成長端が衝突し、結晶粒界３４が同様に形成される（図２［４］）。
本実施形態のＴＦＴは、膜厚の薄い小熱容量部１８と膜厚の厚い大熱容量部１６とを有する多結晶Ｓｉ膜３６からなり、膜厚の薄い小熱容量部１８が少なくともチャネル部として用いられものである。そして、多結晶Ｓｉ膜３６は、小熱容量部１８が完全溶融するとともに大熱容量部１６が完全溶融しないエネルギ密度のレーザアニールによる結晶粒膜によって形成されている。小熱容量部１８と大熱容量部１６との界面から成長した列状の粗大結晶粒２６によってチャネル部が構成されるので、一般的なレーザアニール装置を用いて低しきい電圧値、高キャリア移動度及び低リーク電流等の性能を簡単に実現できる。
図３は、本発明の比較例を示す平面図である。以下、図２及び図３に基づき説明する。
本実施形態は以上説明したように、粗大結晶粒２６を二次元的に位置制御して形成することが可能となる。一方、本比較例は、小熱容量部を挟み込む大熱容量部１６’間の距離を一定にした場合である。この場合、粗大結晶粒２６’の位置制御は可能であるが、その制御性は一次元的に留まり、矢印３５方向における結晶粒位置の制御は不可能である。粗大結晶粒２６の制御において一次元にするか二次元にするかは、要求されるＴＦＴの性能及びその均一性、並びにＴＦＴ製造工程のパターニング精度及びその均一性、再現性等を勘案して選択することができる。
図４は図１に続くＴＦＴ製造工程を示す断面図であり、図４［１］は第一例、図４［２］は第二例、図４［３］は第三例である。以下、図１及び図４に基づき説明する。
図１［４］に示す工程に続いて、粗大結晶粒２６からなる多結晶Ｓｉ膜３６をパターニングし、ゲート絶縁膜３７を堆積し、ゲート電極３８を小熱容量部１８の粗大結晶粒２６からなる多結晶Ｓｉ膜３６上にのみゲート絶縁膜３７を介して形成した（図４［１］）。
小熱容量部１８の粗大結晶粒２６からなる多結晶Ｓｉ膜３６の位置は、レーザ照射位置ではなく、ＰＲ法を用いた大熱容量部１６の位置に依存する。そのため、ＴＦＴ形成においては、特殊なレーザアニール装置を用いることなく小熱容量部１８の粗大結晶粒２６からなる多結晶Ｓｉ膜３６の位置とゲート電極３８の位置とを、ステッパを用いて容易に精度よく合わせることができる。ゲート電極３８の位置は、チャネル領域３９の位置を決定する。
粗大結晶粒２６の列は結晶粒界３４を挟んで二列形成される。図４［１］のＴＦＴは、小熱容量部１８の二つの粗大結晶粒２６に跨ってゲート電極３８（チャネル領域３９）を形成したものであり、低移動度かつ高しきい値電圧の特性が得られる。図４［２］のＴＦＴは、小熱容量部１８の一つの粗大結晶粒２６からなる多結晶Ｓｉ膜３６にのみゲート電極４０（チャネル領域４１）を形成したものであり、高移動度かつ低しきい値電圧の特性が得られる。図４［３］のＴＦＴは、小熱容量部１８の二つの粗大結晶粒２６からなる多結晶Ｓｉ膜３６のそれぞれにゲート電極４２ａ，４２ｂ（チャネル領域４３ａ，４３ｂ）を形成したものであり、高移動度かつ低しきい値電圧の特性が得られる。なお、ここでいう「低移動度かつ高しきい値電圧」は、本発明に係る疑似単結晶ＴＦＴに比べてという意味であり、従来技術に比べれば高性能である。
上述したように、粗大結晶粒２６の粒径と要求されるチャネル長との組み合わせによって、移動度及びしきい値電圧が異なる複数種類のＴＦＴ特性を得ることができる。図４［１］のＴＦＴは、結晶粒界３４が一面（チャネル長方向に対して一つの面）となるように制御されたものである。図４［２］のＴＦＴは、チャネル長方向に概略垂直な結晶粒界３４の無い擬似単結晶ＴＦＴであり、高移動度かつ低しきい値電圧特性を有する。図４［３］のＴＦＴは、チャネル長方向に概略垂直な結晶粒界３４の無い擬似単結晶ＴＦＴであり、２列形成された粗大結晶粒２６のそれぞれに合わせてチャネル部を形成したダブルゲート構造の擬似単結晶ＴＦＴである。
図５［１］は、図４［２］に示す工程に続くＴＦＴ製造工程を示す断面図であり、図５［２］，図５［３］は中閾値電圧のＴＦＴを示す断面図である。以下、図４及び図５に基づき説明する。
図４［２］に示す工程に続いて、不純物を導入することによりソース・ドレイン領域４６を形成する。ここで必要に応じてＬＤＤ領域を設けても良い。続いて、層間絶縁膜４７を堆積し、コンタクトホール４８を開口し、ソース・ドレイン電極４９を形成することにより、ＴＦＴが完成する（図５［１］）。
また、図５［２］のＴＦＴは、大熱容量部１６の小粒径領域５０上にゲート電極５２を設けることにより、小粒径領域５０をチャネル部に用いている。この場合、小粒径領域５０の結晶粒径は、上述した粗大結晶粒２６の粒径よりも小さい。その理由は、大熱容量部１６の膜厚が厚く、熱容量が大きいため、結晶成長が抑えられて結晶粒径が小さくなるためである。
図５［３］のＴＦＴは、小熱容量部１８の微結晶化領域５４上にゲート電極５６を設けることにより、微結晶化領域５４をチャネル部に用いている。
この場合、微結晶化領域５４の結晶粒径は、上述した小粒径領域５０の粒径よりも小さい。その理由は、小熱容量部１８の膜厚が薄く、熱容量が小さく、かつ小熱容量部１８と界面をなす大熱容量部１６が存在せず、上述したように大熱容量部１６で形成された粗大結晶粒が小熱容量部１８に向けて結晶成長することがないのに加えて、小熱容量部１８では結晶粒径が微細化されるためである。
以下では、粗大結晶粒は、本発明において完全溶融と非完全溶融との溶融差により形成された結晶粒をいう。また小結晶粒は非完全溶融で形成された結晶粒、特に大熱容量部１６で形成される結晶粒をいう。また微細結晶粒は、完全溶融で、均一核発生下で形成された結晶粒をいう。さらに、これらの結晶粒径は、粗大結晶粒の粒径＞小結晶粒の粒径＞微細結晶粒の粒径の関係にある。
これらＴＦＴの特性は、図５［１］の粗大結晶粒２６をチャネル部に用いた高性能ＴＦＴと比較して、高しきい値電圧特性を示す。したがって、大熱容量部１８の配置を変えることにより、容易に同一基板上にしきい値電圧の異なる複数種類のＴＦＴを作り分けることが可能となる。
しきい値電圧の異なる複数種類のＴＦＴを用いることにより、レベルシフト回路や電源昇圧回路等の薄膜集積回路を有するＴＦＴ基板を形成可能となる。そのＴＦＴ基板を用いて、低電源電圧入力により高動作電圧が得られる、低消費電力電子機器が形成可能となる。また、電子機器によっては、レーザ光を照射せずに非晶質Ｓｉ膜のまま残した領域を用い、更にしきい値電圧が高い非晶質ＳｉＴＦＴまでもが形成されたＴＦＴ基板を得ることもできる。
特にＳｉ膜を３０ｎｍ以下と薄膜化した場合、コンタクトホールをエッチングする工程でＳｉ膜が突き抜けることにより、工程歩留まりが悪化する傾向がある。これに対し、本実施形態の場合では、厚膜化した大熱容量部１６により、エッチングによるＳｉ膜抜けがなく、歩留まりを改善することができる。
（第二実施形態）
本発明の第二実施形態を図６に基づき説明する。図６に示す本発明の実施形態は、熱容量の大きい下層膜を用いることにより、半導体薄膜に熱容量差をもたせている。以下、具体的に説明する。
絶縁基板１２上に金属膜５８を堆積した（図６［１］）。金属膜５８はＷ、Ｔｉ、Ｔａ等の一般の半導体製造工程に用いられる高融点金属であることが望ましく、これらの高融点金属の珪化物や窒化物であっても良い。続いて、金属膜５８をパターニングし、このパターニングした金属膜５８を下層膜として用いた（図６［２］）。
続いて、非晶質Ｓｉ膜１４を堆積した（図６［３］）。この結果、金属膜５８に接した領域は大熱容量部１６となり、残りの領域は小熱容量部１８となる。続いて、非晶質Ｓｉ膜１４にエキシマレーザ光を照射した。レーザ光のエネルギ密度は小熱容量部１８が完全溶融するとともに大熱容量部１６が完全溶融しないエネルギ密度とした。この結果、大熱容量部１６と小熱容量部１８との界面から小熱容量部１８側に成長した粗大結晶粒２６が形成された（図６［４］）。
下層膜としての金属膜５８の有無により熱容量が異なる領域を作成した場合の方が、第一実施形態の膜厚差により熱容量が異なる領域を作成した場合に比べて、粗大結晶粒２６の粒径が拡大する傾向にあった。これは、金属膜５８による冷却効果のため及び金属膜５８と非晶質Ｓｉ膜１４との界面がより優先的な核発生サイトとなる。そのため、大熱容量部１６では核発生潜伏時間がより小さくなり、その結果、大熱容量部１６での核発生潜伏時間と小熱容量部１８での核発生潜伏時間との時間差が拡大するためであると考えられる。
第一実施形態と同様に、本実施形態においても制御性良く、チャネル部を粗大結晶粒２６に合わせたＴＦＴを形成することができた。なお、大熱容量部１６をＴＦＴのソース・ドレイン層に合わせた場合、金属膜５８を配線とのコンタクト部に利用することにより、コンタクト抵抗を低減することが可能となる。
特にＳｉ膜を３０ｎｍ以下と薄膜化した場合、コンタクトホールをエッチングする工程でＳｉ膜が突き抜けることにより、工程歩留まりが悪化する傾向がある。これに対し、本実施形態の場合では、金属膜５８がエッチングストッパとなることにより歩留まりの悪化は見られない。
（第三実施形態）
本発明の第三実施形態を図７に基づき説明する。
絶縁基板上に、大熱容量部１６が帯状になるよう、熱容量差を設けた非晶質Ｓｉ膜１４を形成した（図７［１］）。続いて、ビーム短軸幅が１０μｍ以下程度と極めて細い線状に加工したエキシマレーザ光６０を、小熱容量部１８が完全溶融するとともに大熱容量部１６が完全溶融しないエネルギ密度で照射した。エキシマレーザ光６０は、長軸側が大熱容量部１６と小熱容量部１８とを跨ぐように照射されており、なおかつビーム幅（ビーム短軸方向）が狭い。そのため、熱容量差の効果と合わせて、大熱容量部１６に挟まれた小熱容量部１８に二次元的に位置制御された粗大結晶粒２６が形成された（図７［２］）。
次に、エキシマレーザ光６０をビーム幅方向に移動しながらスキャン照射を行った。スキャンピッチは粗大結晶粒２６のスキャン方向における粒径以下とした。この結果、粗大結晶粒２６が種結晶としてスキャン方向に連続的に成長し、スキャン距離に応じた長さの連続成長結晶粒６２が形成された（図７［３］）。
ここで非晶質Ｓｉ膜１４に熱容量差を設けない従来例では、図８[２]に示すようにスキャン方向に連続成長結晶粒６３が得られるが、その発生位置は図８[１]に示すように、ビーム長軸方向において制御不能である。また、ビーム長軸方向の結晶粒径（結晶粒幅）も小さい。すなわち、本発明においては、熱容量差を有する非晶質Ｓｉ膜を用いることにより、結晶粒幅が拡大した連続成長結晶粒６２を位置制御して形成することが可能となった。
連続成長結晶粒６２の位置は、ＰＲ法を用いた大熱容量部１６の位置に依存する。そのため、ＴＦＴ形成においては、ステッパを用いて容易に連続成長結晶粒６２の位置とチャネル位置とを精度よく合わせることができる。
（第四実施形態）
本発明の第四実施形態を図９に基づき説明する。
絶縁基板上に、熱容量差を設けた非晶質Ｓｉ膜１４を形成した（図９［１］）。大熱容量部１６はレーザ照射開始予定位置の近傍にのみ点在して設けられており、ビーム長方向における大熱容量部１６の幅は、スキャン方向に従い細くなっている。第三実施形態と同様に、細線状のエキシマレーザ光６０を用いて結晶粒径以下のピッチでスキャン照射を行った。この結晶粒径は、大熱容量部１６に挟まれた小熱容量部１８で形成された結晶粒のスキャン方向の粒径に相当する。この場合、レーザアニールの照射エネルギ密度は、小熱容量部１８が完全溶解し、大熱容量部１６が完全溶融しないエネルギ密度に設定されている。
大熱容量部１６に挟まれた小熱容量部１８で形成された粗大結晶粒２６が種結晶となり、スキャン方向に連続的に成長する。このとき、大熱容量部１６の形状と大熱容量部１６の間隔とを制御することにより、スキャン中に大熱容量部１６が無くなっても、途切れることなく連続的に成長した、結晶粒幅が拡大した連続成長結晶粒６２が形成された。すなわち、種結晶位置を制御するだけで、位置制御された連続成長結晶粒６２を得ることが可能となる。
大熱容量部１６の無い領域においても、制御性良く連続成長を維持するには、特に大熱容量部１６の後端に形成された楔状角度α及び大熱容量部１６の間隔ｘの値が重要であり、大熱容量部１６の後端角αは３０度乃至９０度、大熱容量部１６の間隔ｘはビーム長方向における結晶粒径の略２倍以内が望ましい寸法である。
連続成長結晶粒６２の位置は、ＰＲ法を用いた大熱容量部１６の位置に依存する。そのため、ＴＦＴ形成においては、ステッパを用いて容易に連続成長結晶粒６２の位置とチャネル位置とを精度よく合わせることができる。
第五及び第六実施形態は、前述の実施形態で述べた本発明に係るＴＦＴ基板を用い、電子機器を構成したものである。本発明に係るＴＦＴ基板は、本発明に係る低しきい値電圧ＴＦＴ、中しきい値電圧ＴＦＴ、大しきい値電圧ＴＦＴ等を備えたものである。なお、第五実施形態では電子機器として携帯電話機を構成し、第六実施形態では電子機器として携帯情報端末を構成したが、いうまでもなく電子機器はこれらに限られるものではない。
（第五実施形態）
本発明の第五実施形態を図１４［１］及び図１４［２］に基づき説明する。
図１４［１］に示す有機ＥＬ表示装置１００は、信号線１０１、電源線１０２、低しきい値電圧ＴＦＴ及び中しきい値電圧ＴＦＴを用いた電源昇圧回路１０３、低しきい値電圧ＴＦＴを用いたデータ線駆動回路１０４、低しきい値電圧ＴＦＴ及び中しきい値電圧ＴＦＴを用いたアンプ回路１０５、低しきい値電圧ＴＦＴを用いたゲート線駆動回路１０６、低しきい値電圧ＴＦＴ及び中しきい値電圧ＴＦＴを用いたレベルシフト回路１０７、中しきい値電圧ＴＦＴを用いたカレントミラー画素回路アレイ（表示領域）１０８等を備えている。
図１４［２］に示す携帯電話機１５０は、図示しない送受信回路、信号処理回路等を筐体１５１内に収めるとともに、図１４［１］の有機ＥＬ表示装置１００、スピーカ１５２、アンテナ１５３、スイッチ類１５４、マイク１５５等を備えている。
（第六実施形態）
本発明の第六実施形態を図１５［１］及び図１５［２］に基づき説明する。
図１５［１］に示す液晶表示装置２００は、信号線２０１、電源線２０２、低しきい値電圧ＴＦＴ及び中しきい値電圧ＴＦＴを用いた電源昇圧回路２０３、低しきい値電圧ＴＦＴを用いたデータ線駆動回路２０４、低しきい値電圧ＴＦＴ及び中しきい値電圧ＴＦＴを用いたアンプ回路２０５、低しきい値電圧ＴＦＴを用いたゲート線駆動回路２０６、低しきい値電圧ＴＦＴ及び中しきい値電圧ＴＦＴを用いたレベルシフト回路２０７、大しきい値電圧ＴＦＴを用いた画素ＴＦＴアレイ（表示領域）２０８等を備えている。
図１５［２］に示す携帯情報端末２５０は、図示しない送受信回路、信号処理回路等を筐体２５１内に収めるとともに、図１５［１］の液晶表示装置２００、ペン型入力装置２５２、スイッチ類２５３等を備えている。
（発明の実施例）
（第一実施例）
本発明の第一実施形態に基づく第一実施例について、図１、図２、図４、図５及び図１０を用いて説明する。
カバー膜としてＳｉＯ２膜を膜厚３００ｎｍとなるように堆積した、コーニング1737ガラス基板を絶縁基板１２として用いた。続いて、ＰＥＣＶＤ（plasma enhanced CVD）法により、非晶質Ｓｉ膜１４を膜厚７０ｎｍとなるように堆積した。続いて、５００℃で１０分間のアニールにより、非晶質Ｓｉ膜１４の脱水素処理を行った（図１［１］）。
続いて、非晶質Ｓｉ膜１４にＰＲ法及びＤＥ法によりパターニングを行い、一部の領域を膜厚３０ｎｍとなるように薄膜化した。これにより、膜厚が厚い部分が大熱容量部１６となり、膜厚が薄い部分が小熱容量部１８となる。このとき、大熱容量部１６と小熱容量部１８との界面を矩形波状とした。小熱容量部１８を挟んで対向する大熱容量部１６間の距離は、近距離領域２８で３μｍ、遠距離領域３０で４μｍとし、各領域における大熱容量部１６と小熱容量部１８との界面の長さ（膜面方向）は１．５μｍとした（図１［２］、図２［２］）。
続いて、エネルギ密度４００ｍＪ／ｃｍ２の条件でエキシマレーザ光を照射した。膜厚３０ｎｍでの微結晶化しきい値は３７０ｍＪ／ｃｍ２であり、膜厚７０ｎｍでは４７０ｍＪ／ｃｍ２であったため、この照射エネルギ密度が選定された。この結果、大熱容量部１６と小熱容量部１８との界面付近で核発生サイト２４が現れ、小熱容量部１８へと横方向に成長した粗大結晶粒２６が、二次元的に位置制御されて形成された。粗大結晶粒２６の主たる粒成長方向の粒径は近距離領域２８で１．５μｍ、遠距離領域３０で２μｍであり、小熱容量部１８の中央付近に結晶粒界３４が形成された（図１［３］，［４］、図２［３］，［４］）。
ここで、照射するエネルギ密度は、小熱容量部１８が完全溶融するとともに大熱容量部１６が完全溶融しない値であるが、更に望ましくは大熱容量部１６で膜厚方向に膜が全て結晶化する値以上かつ小熱容量部１８でアブレーションする値以下である。小熱容量部１８でアブレーションを避けるのは言うまでも無い。大熱容量部１６に非晶質相が残存した場合は、粗大結晶粒２６の核発生サイト２４が、大熱容量部１６と小熱容量部１８との界面位置からより小熱容量部１８側へと追いやられるため、粗大結晶粒２６の粒径が減少してしまう。したがって、膜厚差により熱容量差を設ける場合、膜厚差があまりに大きいと適当なエネルギ密度の選定が困難となる。適当な膜厚比は、１：１．５乃至１：８程度が望ましく、エキシマ光源の安定性から考慮されるエネルギ密度の安定性を勘案すると、更に望ましくは１：１．８乃至１：６である。
なお、小熱容量部１８が完全溶解しなくとも或る程度の大きさの結晶粒を成長させることが可能である。例えば３４０ｍＪ／ｃｍ２では直径０．６μｍの結晶粒を成長させることができた。しかしながら、完全溶解させた場合に比べて粒径は小さく、また配列は不規則であり、結晶粒界３４の位置も不規則となっていた。本実施例における粗大結晶粒２６の粒径は１．５μｍ以上であり、また結晶粒界３４は小熱容量部１８の中心位置に制御されている。
また、ここでは大熱容量部１６と小熱容量部１８との界面を矩形波状としたが、この形状に留まることなく、例えば図１０に示すように、大熱容量部１６間の距離が一定でなければ良い。また、対向する界面を対称にする必要は無いが、結晶粒界３４の形状が複雑となる。
続いて、ゲート絶縁膜３７として、ＳｉＯ２膜を膜厚５０ｎｍとなるようにＰＥＣＶＤ法により堆積した。続いて、スパッタ法によりＷＳｉ２膜を堆積し、ＰＲ法及びＤＥ法によりゲート電極４０を形成した（図４［２］）。その後、不純物導入によるソース・ドレイン領域４６を形成し、層間絶縁膜４７、コンタクトホール４８、ソース・ドレイン電極４９等を形成することにより、ＴＦＴが完成する（図５［１］）。
ＴＦＴのチャネル領域は、要求されるゲート長、ＴＦＴ特性等に合わせて、２列の粗大結晶粒２６に跨っても良いし（図４［１］）、１列の粗大結晶粒２６内に作り込んでも良いし（図４［２］）、ダブルゲート構造として２列の粗大結晶粒２６の各々の内側に作り込んでも良い（図４［３］）。このような粗大結晶粒２６をチャネル領域として利用したＴＦＴは、高移動度かつ低しきい値電圧特性を示す。
例えば、図５［１］に示す構造でチャネル長を１μｍとし、粗大結晶粒２６の内部に形成したときのｎチャネルＴＦＴの移動度及びしきい値電圧は、それぞれ４００ｃｍ２／Ｖｓ及び０．６Ｖであった。一方、大熱容量部１６のみを活性層としてＴＦＴを形成した場合、移動度及びしきい値電圧はそれぞれ１６０ｃｍ２／Ｖｓ及び１．５Ｖであった（図５［２］）。また、小熱容量部１８のみを活性層として、すなわち微結晶化した多結晶Ｓｉ膜をチャネル領域としてＴＦＴを形成した場合、移動度及びしきい値電圧はそれぞれ７０ｃｍ２/Ｖｓ及び２．２Ｖであった（図５［３］）。
以上のようにして形成した、しきい値電圧が０．６ＶのＴＦＴと１．５ＶのＴＦＴとを用いて、レベルシフト回路、電源昇圧回路、駆動回路、カレントミラー画素回路等を有する薄膜集積回路を作製した。そして、この薄膜集積回路を備えた、２．５Ｖ入力で１０Ｖ駆動が可能な２．１型ＱＶＧＡ有機ＥＬ用表示装置を作製した。次に、この有機ＥＬ表示装置を表示素子として組み込んだ、携帯電話機を作製した。
（第二実施例）
本発明の第一実施形態に基づく第二実施例について、図１１を用いて説明する。
第一実施例と同様に絶縁基板１２上に非晶質Ｓｉ膜１４を堆積し、大熱容量部１６と小熱容量部１８とを形成した。ただし、ここでは大熱容量部１６と小熱容量部１８との界面を直線状とし、大熱容量部１６の間隔を５μｍとした。この結果、第一実施例と同様の条件でレーザ照射したところ、図１１［１］に示すように、２列の粗大結晶粒２６の間に微結晶化領域６４が幅１μｍで形成された。
要求されるＴＦＴのリーク電流特性及び耐圧によっては、ＬＤＤ領域６６を設ける必要がある。図１１［２］は片側ＬＤＤ構造を有するＴＦＴ構造の例であり、図１１［３］は両側ＬＤＤ構造を有するダブルゲートＴＦＴ構造の例である。このとき微結晶化領域６４をＬＤＤ領域６６として利用すれば、ＬＤＤ領域６６の層抵抗を増大させるのに有利である。したがって、よりリーク電流値が低く、より耐圧が高いＴＦＴが形成可能となる。
微結晶化領域６４がチャネル領域４１とＬＤＤ領域６６とに跨ると、移動度が低下するとともに、粒界のホッピング伝導に起因してリーク電流が増大してしまう。そのため、高移動度、低しきい値電圧かつ低リーク電流特性を有するＴＦＴを得るには、微結晶化領域６４はＬＤＤ領域６６内部のみに位置することが望ましい。
（第三実施例）
本発明の第二実施形態に基づく第三実施例について、図１２及び図１３を用いて、３種類のしきい値電圧特性を示すＴＦＴを同一基板上に形成した、液晶表示装置用ＴＦＴ基板の製造方法を説明する。
３種類のＴＦＴとはそれぞれ、粗大結晶粒をチャネル領域に用いた低しきい値電圧多結晶ＳｉＴＦＴ（低しきい値電圧ＴＦＴ）６８、微結晶化結晶粒をチャネル領域に用いた中しきい値電圧多結晶ＳｉＴＦＴ（中しきい値電圧ＴＦＴ）７０、及び高しきい値電圧非晶質ＳｉＴＦＴ（高しきい値電圧ＴＦＴ）７２である。
カバー膜としてＳｉＯ２膜を膜厚１００ｎｍとなるように堆積した日電硝子社製ＯＡ−１０ガラス基板を、絶縁基板７４として用いた。続いて、Ｔａ膜７６をスパッタ法により、膜厚８０ｎｍとなるように堆積した。続いて、低しきい値電圧ＴＦＴ６８ではＴａ膜７６を大熱容量部を形成する補助膜として用いられるように、高しきい値電圧ＴＦＴ７２ではＴａ膜７６をゲート電極として用いられるように、Ｔａ膜７６をパターニングした。なお、低しきい値電圧ＴＦＴ６８におけるパターニングされたＴａ膜７６間の距離は５μｍであった（図１２［１］）。
続いて、高しきい値電圧ＴＦＴ７２のゲート絶縁膜としてＳｉＮ膜７８を、ＰＥＣＶＤ法により膜厚３５０ｎｍとなるように堆積した。続いて、低しきい値電圧ＴＦＴ６８及び中しきい値電圧ＴＦＴ７０の領域上のＳｉＮ膜７８をパターニング除去した（図１２［２］）。
続いて、非晶質Ｓｉ膜８０をＰＥＣＶＤ法により、膜厚４０ｎｍとなるように堆積した。続いて、５００℃で１０分間のアニールにより、非晶質Ｓｉ膜８０の脱水素処理を行った。次に、低しきい値電圧ＴＦＴ６８及び中しきい値電圧ＴＦＴ７０の領域上の非晶質Ｓｉ膜８０にレーザ光８２を照射した。このときのエネルギ密度は、膜厚４０ｎｍにおける微結晶化しきい値（４１０ｍＪ／ｃｍ２）以上の４３０ｍＪ／ｃｍ２とした。この結果、低しきい値電圧ＴＦＴ６８のチャネル領域には、粒径が２．５μｍとなる２列の粗大結晶粒が形成された。大熱容量部を形成するのにＴａ膜７６を用いたことにより、粗大結晶粒径は第二実施例の２μｍよりも増大した。なお、中しきい値電圧ＴＦＴ７０のチャネル領域には、粒径が２０ｎｍ以下の微結晶化結晶粒が形成された。一方、高しきい値電圧ＴＦＴ７２のチャネル領域は非晶質相のままである（図１２［３］）。
続いて、一部結晶化した非晶質Ｓｉ膜８０を、各ＴＦＴの活性層となるようにパターニングした。続いて、ＳｉＯ２膜８４を、ＰＥＣＶＤ法により膜厚５０ｎｍとなるように堆積した。続いて、低しきい値電圧ＴＦＴ６８及び中しきい値電圧ＴＦＴ７０ではＳｉＯ２膜８４をゲート絶縁膜として用いられるように、高しきい値電圧ＴＦＴ７２ではＳｉＯ２膜８４をチャネル保護膜として用いられるように、ＳｉＯ２膜８４をパターニングした（図１２［４］）。
続いて、下層がｎ＋−微結晶Ｓｉ層であり上層がＣｒ層である二層膜８６を堆積した。ｎ＋−微結晶Ｓｉ層はＰＥＣＶＤ法を用いて膜厚が８０ｎｍとなるように、Ｃｒ層はスパッタ法を用いて膜厚が１５０ｎｍとなるように、それぞれ堆積した。続いて、低しきい値電圧ＴＦＴ６８及び中しきい値電圧ＴＦＴ７０では二層膜８６をゲート電極として、高しきい値電圧ＴＦＴ７２では二層膜８６をソース・ドレイン電極として、それぞれ用いられるように二層膜８６をパターニングした（図１３［１］）。
続いて、低しきい値電圧ＴＦＴ６８及び中しきい値電圧ＴＦＴ７０のソース・ドレイン領域及びＬＤＤ領域に、イオンドーピング法により不純物を導入した。続いて、全ＴＦＴに対してプラズマ水素化処理を行った。
続いて、層間絶縁膜としてＳｉＮ膜８８を堆積した。続いて、低しきい値電圧ＴＦＴ６８及び中しきい値電圧ＴＦＴ７０のコンタクトホール９０を開口し、ソース・ドレイン電極となるＡｌ膜９２を堆積し、Ａｌ膜９２を所定形状にパターニングした。続いて、パッシベーション膜となるＳｉＮ膜９４を堆積した。最後に、高しきい値電圧ＴＦＴ７２のコンタクトホール９６を開口し、画素電極となるＩＴＯ膜９８を堆積し、ＩＴＯ膜９８をパターニングした（図１３［２］。
以上の結果形成された、低しきい値電圧ＴＦＴ６８、中しきい値電圧ＴＦＴ７０及び高しきい値電圧ＳｉＴＦＴ７２のしきい値電圧は、それぞれ、０．６Ｖ、２．２Ｖ及び５Ｖであった。
以上のように形成した、低しきい値電圧ＴＦＴ６８と中しきい値電圧ＴＦＴ７０とを用いて、レベルシフト回路、電源昇圧回路、駆動回路等を有する薄膜集積回路を形成し、高しきい値電圧ＴＦＴ７２を画素スイッチとした、２．５Ｖ入力で２０Ｖ出力となる３．５型ＳＸＧＡ液晶表示装置を作製した。そして、この液晶表示装置を表示素子として組み込んだ携帯情報端末（ＰＤＡ）を作製した。
（第四実施例）
本発明の第三実施形態に基づく第四実施例について、図７を用いて説明する。
第一実施例と同様に絶縁基板上に、大熱容量部１６と小熱容量部１８とを有する非晶質Ｓｉ膜１４を形成した。ここで大熱容量部１６間距離は４μｍとした。続いて、口径が長さ３０ｍｍ×幅３μｍの細線状のエキシマレーザ光６０をエネルギ密度４２０ｍＪ／ｃｍ２で照射した。この結果、小熱容量部１８にはビーム長方向及びビーム幅方向の粒径がそれぞれ、２μｍ及び１．２μｍとなる粗大結晶粒２６が形成された。続いて、粗大結晶粒２６を種結晶として利用し、エキシマレーザ光６０をピッチ０．８μｍでスキャン照射することにより、連続成長結晶粒６２を位置精度良く得ることができた。
熱容量差を設けず、従来の一様な非晶質Ｓｉ膜１４を用いて、細線状ビームのスキャン照射を行った場合、図８に示すようになる。図８において、連続成長結晶粒６３は、ビーム長方向における発生位置が制御されておらず、またビーム長方向の結晶粒径が１μｍ程度と小さい。更に、粒成長方向も完全には制御し切れておらず、斜めに成長しては他の結晶粒とぶつかり成長を終了させる短い結晶粒も形成されてしまう。
（第五実施例）
本発明の第四実施形態に基づく第五実施例について、図９を用いて説明する。
第四実施例と同様に絶縁基板上に、大熱容量部１６と小熱容量部１８とを有する非晶質Ｓｉ膜１４を形成し、細線状のレーザ光６０をスキャン照射した。ただし、大熱容量部１６はレーザ照射開始位置近傍のみに設けられており、大熱容量部１６間の距離ｘを４μｍ、種結晶形成地点における大熱容量部１６間の距離ｘを２μｍ、後端角αを６０度、ビームスキャン方向における最大の大熱容量部１６の長さを７μｍとした。
この結果、ビームスキャン領域全幅に渡り大熱容量部１６を設けることが無くとも、位置制御された連続成長結晶粒６２を形成できた。
なお、本発明は、言うまでもなく、上記実施形態及び実施例に限定されるものではない。例えば、基板上に第一の非晶質Ｓｉ膜を形成し、第一の非晶質Ｓｉ膜の一部をエッチングし、エッチングされた第一の非晶質Ｓｉ膜を含む基板上に第二の非晶質Ｓｉ膜を形成することにより、小熱容量部と大熱容量部とを形成してもよい。
（第七実施形態）
次に、本発明の第七実施形態を図１６〜図１８を用いて説明する。
大熱容量部１６と小熱容量部１８がある場合のエッチングにおける問題点が２つある。
その１つの問題点は図１６[１]に示すように、大熱容量部１６及び小熱容量部１８がそれぞれ帯状に連なっている場合のエッチングに関するものである。図１６[１]に示す大熱容量部１６の膜厚が厚く、小熱容量部１８の膜厚が薄く、大熱容量部１６と小熱容量部１８とは膜厚差をもっている。
（１） 図１６[１]に示すように、マスク３０１を用い、大熱容量部１６の膜厚に合せてエッチングを行うと、図１６[２]に示すように小熱容量部１８を有する領域３０２の粗大結晶粒２６に対するサイドエッチが進み、下層の絶縁基板１２もオーバーエッチングが進む。
（２） 逆に小熱容量部１８の膜厚に合せてエッチングを行うと、大熱容量部１６では完全に膜が除去されず、中途半端な膜厚として大熱容量部１６の膜が残存する。
前記（２）の場合、図１６[１]に示すように連なった大熱容量部１６を有する領域３０３から、図１６[１]の上下方向に並んだ複数個のＴＦＴを作成しようとした場合、異なったＴＦＴ同士の大熱容量部１６が分離されず、連なったままで形成される恐れがある。
この問題を解決するためには、大熱容量部１６を各ＴＦＴ単体に合せて孤立化させる必要がある。一旦、大熱容量部１６を孤立化させてしまえば、小熱容量部１８の膜厚に合せたエッチングで大熱容量部１６が中途半端な膜厚で残存しても問題がなくなる。
そこで、本発明の第七実施形態では、図１７[１]に示すように２つの大熱容量部１６を他の図示しない大熱容量部から孤立化して形成する。この場合においても、２つの大熱容量部１６は１つの小熱容量部１８を挟んで形成する。図１７[１]に示すように大熱容量部１６から結晶成長する粗大結晶粒２６は、２つの大熱容量部１６に挟まれた領域（チャネル領域を形成する小熱容量部）に向けて結晶成長するとともに、各大熱容量部１６の周辺部分に放射状に結晶成長する。
図１７[１]に示すように粗大結晶２６が結晶成長された場合に、図１６[１]と同様にマスク３０１を用いて、小熱容量部１８の薄い膜厚に合せてエッチングを行ったときには、図１７[２]に示すように粗大結晶粒２６に対するサイドエッチが進まず、下層の絶縁基板１２もオーバーエッチングされることがない。一方、大熱容量部１６は完全に膜が除去されず、中途半端な膜厚として大熱容量部１６の膜が残存するが、大熱容量部１６が孤立化して形成されているため、異なったＴＦＴ同士の大熱容量部１６を完全に分離することができる。
次に第２の問題点について説明する。図１７[１]を参照すると、粗大結晶粒２６は、２つの大熱容量部１６に挟まれたチャネル領域で結晶粒界が形成されるまで結晶成長する。しかし、粗大結晶粒２６は、大熱容量部１６で位置規制されない領域で、大熱容量部１６の曲率半径ｒをもつ角部で図１７[１]のように左右に別れて結晶成長し、左右に別れる部分では微結晶化領域６４ができてしまう。この微結晶化領域６４を含めてチャネル領域としてしまうと、ＴＦＴの特性に悪影響を与えてしまう。
そこで、本発明の第七実施形態は図１８[１]，[２]に示すように、小熱容量部に形成されたチャネル領域のチャネル幅方向における端部１８ａは、大熱容量部１６のチャネル幅方向における端部１６ａよりも外側に突出していないことを特徴とするものである。したがって、本発明の第七実施形態では、大熱容量部１６のチャネル幅方向における端部１６ａよりも外側に突出していない、小熱容量部１８に形成されたチャネル領域のチャネル幅方向における２つの端部１８ａ間に幅Ｗをもつチャネル領域を形成することができる。これにより、チャネル幅方向の幅Ｗをもつチャネル領域には、微結晶化領域６４が含まれることはなく、チャネル領域はすべて粗大結晶粒２６で形成されるため、ＴＦＴの所望の特性を確保することができる。
小熱容量部の２つの端部１８ａ間に幅Ｗをもつチャネル領域を形成するには、例えば図１８[１]，[２]に示すようなマスク３０１を用いてエッチングを行う。
図１８[１]に示す本発明の第七実施形態におけるマスク３０１は、点線で示すような長方形の形状に形成してある。そして、小熱容量部１８の膜厚に合せてエッチングを行う。この場合、大熱容量部１６は完全に膜が除去されず、中途半端な膜厚として大熱容量部１６の膜が残存する領域３０４が残るが、大熱容量部１６が孤立化して形成されているため、異なったＴＦＴ同士の大熱容量部１６を完全に分離することができる。
図１８[２]に示す本発明の第七実施形態におけるマスク３０１は、点線で示すように大熱容量部１６とチャネル領域の小熱容量部とで大きさが異なっている。チャネル領域の小熱容量部を覆うためのマスク３０１は図１８[１]と同様に小熱容量部に形成されるチャネル領域のチャネル幅方向の寸法Ｗに一致させた長方形の形状に形成してある。一方、大熱容量部１６を覆うためのマスク３０１は、小熱容量部を覆うためのマスク３０１よりも大きな面積を有している。すなわち、大熱容量部１６を覆うためのマスク３０１は、大熱容量部１６のチャネル幅方向の端部１６ａより突き出た長さをもつ長辺と、大熱容量部１６のチャネル方向の端部１６ｂより突き出た長さをもつ短辺とからなる長方形の形状に形成してある。
図１８[２]に示す第七実施形態に係るマスク３０１を用いてエッチングをすると、膜厚が薄い余分な粗大結晶粒２６のみがマスク３０１から露出しているため、小熱容量部１８のみがエッチングされる。
なお、図１８[１]，[２]に示すマスク３０１の形状に限られるものではない。また、２つの大熱容量部１６と小熱容量部との界面形状を矩形波形或は三角波形としたが、これに限られるものではない。
本発明によれば、小熱容量部が完全溶融するとともに大熱容量部が完全溶融しないエネルギ密度のレーザアニールによって多結晶半導体薄膜を形成することにより、小熱容量部と大熱容量部との界面から成長した粗大結晶粒によってチャネル部が構成されるので、一般的なレーザアニール装置を用いて、低しきい電圧値、高キャリア移動度及び低リーク電流等の性能を簡単に実現できる。また、大熱容量部間の距離を場所によって異ならせた場合は、これらの大熱容量部と小熱容量部との二つの界面が非平行になるので、界面から成長する結晶粒界の位置を二次元的に制御できる。
換言すると、本発明は次の効果を奏する。位置制御された粗大な結晶粒を簡便に形成することができ、結晶粒位置とチャネル位置とを合わせた高性能ＴＦＴを容易に形成することができる。また、しきい値電圧特性が異なる複数種類のＴＦＴを同一基板上に容易に形成することができる。また、しきい値電圧特性が異なる複数種類のＴＦＴにより形成された薄膜集積回路を有するＴＦＴ基板を用いることにより、入力電圧が低減された消費電力の低い電子機器を得ることができる。

Claims (26)

  1. 熱容量の大きい大熱容量部と熱容量の小さい小熱容量部とを有する多結晶半導体薄膜からなり、前記小熱容量部が少なくともチャネル部として用いられ、
    前記多結晶半導体薄膜は、前記小熱容量部が完全溶融するとともに前記大熱容量部が完全溶融しないエネルギ密度のレーザアニールによる結晶粒膜によって形成され、
    さらに前記小熱容量部は二つの前記大熱容量部によって挟まれて形成され、
    前記２つの大熱容量部間の距離が場所によって異なることを特徴とする薄膜トランジスタ。
  2. 前記小熱容量部の結晶粒膜は、前記小熱容量部が完全溶解する微結晶化しきい値以上のエネルギ密度によるレーザアニールで形成され、
    前記大熱容量部の結晶粒膜は、前記大熱容量部が完全溶解しない微結晶化しきい値未満のエネルギ密度によるレーザアニールで形成されたことを特徴とする請求の範囲第１項に記載の薄膜トランジスタ。
  3. 前記小熱容量部の結晶粒膜は、前記小熱容量部が完全溶融する微結晶化しきい値以上かつアブレーションしきい値未満のエネルギ密度によるレーザアニールで形成され、
    前記大熱容量部の結晶粒膜は、前記大熱容量部が完全溶融しない多結晶化しきい値以上かつ微結晶化しきい値末満のエネルギ密度によるレーザアニールで形成されたことを特徴とする請求の範囲第１項に記載の薄膜トランジスタ。
  4. 前記小熱容量部は、前記大熱容量部の種結晶粒が結晶成長した結晶粒膜から形成されていることを特徴とする請求の範囲第１項に記載の薄膜トランジスタ。
  5. 前記多結晶半導体薄膜の大熱容量部の膜厚は厚く、前記多結晶半導体薄膜の小熱容量部の膜厚は薄くされており、
    前記小熱容量部の膜厚と、前記大熱容量部の膜厚との比を、１対１．５〜１対８の範囲に設定したことを特徴とする請求の範囲第１項に記載の薄膜トランジスタ。
  6. 前記大熱容量部の半導体薄膜が形成される領域の基板上にのみ下層膜が形成され、
    前記下層膜は、金属膜、珪化金属膜又は窒化金属膜の内のいずれか1つの熱容量の大きい膜からなり前記半導体膜に直接接触していることを特徴とする請求の範囲第１項に記載の薄膜トランジスタ。
  7. 前記小熱容量部を形成する結晶粒膜は、前記大熱容量部と前記小熱容量部との界面から当該小熱容量部側に成長したものである請求の範囲第１項に記載の薄膜トランジスタ。
  8. 前記結晶粒膜に前記チャネル部が形成された請求の範囲第７項に記載の薄膜トランジスタ。
  9. 前記小熱容量部は二つの前記大熱容量部によって挟まれ、これらの大熱容量部と前記小熱容量部との界面から当該小熱容量部側に成長して互いに接する二列の結晶粒膜を有する請求の範囲第１項に記載の薄膜トランジスタ。
  10. 前記二列の結晶粒膜のそれぞれに前記チャネル部が形成された請求の範囲第９項に記載の薄膜トランジスタ。
  11. 前記小熱容量部の結晶粒膜が、前記大熱容量部の種結晶粒が結晶成長した結晶粒膜と、完全溶融の結果生じた微細径の結晶粒膜とからなる請求の範囲第７項に記載の薄膜トランジスタ。
  12. 前記微細径の結晶粒膜を含む領域に不純物導入領域が形成された請求の範囲第１１項に記載の薄膜トランジスタ。
  13. 前記微細径の結晶粒膜を含む領域に低濃度不純物導入領域が形成された請求の範囲第１２項に記載の薄膜トランジスタ。
  14. 前記小熱容量部は２つの大熱容量部によって挟まれて形成され、
    前記２つの前記大熱容量部は孤立化して形成された請求項第１項に記載の薄膜トランジスタ。
  15. 前記小熱容量部に形成された前記チャネル部のチャネル幅方向における端部は、前記大熱容量部のチャネル幅方向における端部よりも内側に位置することを特徴とする請求の範囲第１項に記載の薄膜トランジスタ。
  16. 特許請求の範囲第１項乃至第１２項のいずれか一項に記載の薄膜トランジス夕からなる低しきい値電圧の薄膜トランジスタと、多結晶膜又は微結晶膜をチャネル部に用いた中しきい値電圧の薄膜トランジスタとを同一基板上に備えた薄膜トランジスタ基板。
  17. 特許請求の範囲第１項乃至第１５項のいずれか一項に記載の薄膜トランジス夕からなる低しきい値電圧の薄膜トランジスタと、多結晶膜又は微結晶膜をチャネル部に用いた中しきい値電圧の薄膜トランジスタと、非晶質膜をチャネル部に用いた高しきい値電圧の薄膜トランジスタとを同一基板上に備えた薄膜トランジスタ基板。
  18. 異なるしきい値電圧の前記薄膜トランジスタによって形成された薄膜集積回路を備えた請求の範囲第１６項に記載の薄膜トランジス夕基板。
  19. 異なるしきい値電圧の前記薄膜トランジスタによって形成された薄膜集積回路を備えた請求の範囲第１７項に記載の薄膜トランジス夕基板。
  20. 熱容量の大きい大熱容量部と熱容量の小さい小熱容量部とを有する非単結晶半導体薄膜を基板上に形成する半導体膜形成工程と、
    前記小熱容量部が完全溶融するとともに前記大熱容量部が完全溶融しないエネルギ密度のレーザ光を前記非単結晶半導体薄膜に照射するアニール工程とを有し、
    前記半導体膜形成工程において、
    前記小熱容量部を二つの前記大熱容量部によって挟み、これらの大熱容量部間の距離を場所によって異ならせて、前記非単結晶半導体薄膜を形成することを特徴とする多結晶半導体薄膜の製造方法。
  21. 前記大熱容量部は、前記レーザ光が照射される領域の一部にのみ存在する請求の範囲第２０項に記載の多結晶半導体薄膜の製造方法。
  22. 特許請求の範囲第１項乃至第１５項のいずれか一項に記載された薄膜トランジスタ基板を有する液晶表示装置。
  23. 特許請求の範囲第１項乃至第１５項のいずれか一項に記載された薄膜トランジスタ基板を有する有機ＥＬ表示装置。
  24. 特許請求の範囲第１項乃至第１５項のいずれか一項に記載された薄膜トランジスタ基板を有する携帯電話機。
  25. 特許請求の範囲第１項乃至第１５項のいずれか一項に記載された薄膜トランジスタ基板を有する携帯情報端末。
  26. 特許請求の範囲第１項乃至第１５項のいずれか一項に記載された薄膜トランジスタ基板を有する電子機器。
JP2005510976A 2003-06-27 2004-03-15 薄膜トランジスタ、薄膜トランジスタ基板、電子機器及び多結晶半導体薄膜の製造方法 Expired - Fee Related JP4501859B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003184595 2003-06-27
JP2003184595 2003-06-27
PCT/JP2004/003385 WO2005001921A1 (ja) 2003-06-27 2004-03-15 薄膜トランジスタ、薄膜トランジスタ基板、電子機器及び多結晶半導体薄膜の製造方法

Publications (2)

Publication Number Publication Date
JPWO2005001921A1 JPWO2005001921A1 (ja) 2006-08-10
JP4501859B2 true JP4501859B2 (ja) 2010-07-14

Family

ID=33549615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005510976A Expired - Fee Related JP4501859B2 (ja) 2003-06-27 2004-03-15 薄膜トランジスタ、薄膜トランジスタ基板、電子機器及び多結晶半導体薄膜の製造方法

Country Status (4)

Country Link
US (2) US7745822B2 (ja)
JP (1) JP4501859B2 (ja)
CN (3) CN101431016B (ja)
WO (1) WO2005001921A1 (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005029551A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Processes and systems for laser crystallization processing of film regions on a substrate utilizing a line-type beam, and structures of such film regions
TWI231878B (en) * 2004-04-09 2005-05-01 Au Optronics Corp Driving method for driving an OCB mode LCD device
JP4577114B2 (ja) * 2005-06-23 2010-11-10 ソニー株式会社 薄膜トランジスタの製造方法および表示装置の製造方法
KR20070081829A (ko) * 2006-02-14 2007-08-20 삼성전자주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2007287945A (ja) * 2006-04-18 2007-11-01 Mitsubishi Electric Corp 薄膜トランジスタ
US8654045B2 (en) * 2006-07-31 2014-02-18 Sony Corporation Display and method for manufacturing display
AU2007283113A1 (en) 2006-08-08 2008-02-14 Sanofi-Aventis Arylaminoaryl-alkyl-substituted imidazolidine-2,4-diones, processes for preparing them, medicaments comprising these compounds, and their use
KR101293566B1 (ko) * 2007-01-11 2013-08-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US8581260B2 (en) * 2007-02-22 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a memory
JP2008305939A (ja) * 2007-06-07 2008-12-18 Advanced Lcd Technologies Development Center Co Ltd 多結晶半導体膜の形成方法、薄膜トランジスタ、および薄膜トランジスタの製造方法
DK2178921T3 (en) 2007-07-17 2016-04-04 Squibb & Sons Llc Monoclonal antibodies to glypican 3
EP2025674A1 (de) 2007-08-15 2009-02-18 sanofi-aventis Substituierte Tetrahydronaphthaline, Verfahren zu ihrer Herstellung und ihre Verwendung als Arzneimittel
JP2011515834A (ja) * 2008-02-29 2011-05-19 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 均一な結晶シリコン薄膜を製造するリソグラフィ方法
WO2010003624A2 (en) 2008-07-09 2010-01-14 Sanofi-Aventis Heterocyclic compounds, processes for their preparation, medicaments comprising these compounds, and the use thereof
WO2010068601A1 (en) 2008-12-08 2010-06-17 Sanofi-Aventis A crystalline heteroaromatic fluoroglycoside hydrate, processes for making, methods of use and pharmaceutical compositions thereof
WO2010119689A1 (ja) * 2009-04-17 2010-10-21 シャープ株式会社 半導体装置およびその製造方法
US8258050B2 (en) * 2009-07-17 2012-09-04 Hewlett-Packard Development Company, L.P. Method of making light trapping crystalline structures
KR20120060207A (ko) 2009-08-26 2012-06-11 사노피 신규한 결정성 헤테로방향족 플루오로글리코시드 수화물, 이들 화합물을 포함하는 약제 및 이들의 용도
WO2012120058A1 (de) 2011-03-08 2012-09-13 Sanofi Mit benzyl- oder heteromethylengruppen substituierte oxathiazinderivate, verfahren zu deren herstellung, ihre verwendung als medikament sowie sie enthaltendes arzneimittel und deren verwendung
WO2012120051A1 (de) 2011-03-08 2012-09-13 Sanofi Mit adamantan- oder noradamantan substituierte benzyl-oxathiazinderivate, diese verbindungen enthaltende arzneimittel und deren verwendung
US8828995B2 (en) 2011-03-08 2014-09-09 Sanofi Branched oxathiazine derivatives, method for the production thereof, use thereof as medicine and drug containing said derivatives and use thereof
EP2683699B1 (de) 2011-03-08 2015-06-24 Sanofi Di- und trisubstituierte oxathiazinderivate, verfahren zu deren herstellung, ihre verwendung als medikament sowie sie enthaltendes arzneimittel und deren verwendung
WO2012120057A1 (de) 2011-03-08 2012-09-13 Sanofi Neue substituierte phenyl-oxathiazinderivate, verfahren zu deren herstellung, diese verbindungen enthaltende arzneimittel und deren verwendung
EP2766349B1 (de) 2011-03-08 2016-06-01 Sanofi Mit carbozyklen oder heterozyklen substituierte oxathiazinderivate, verfahren zu deren herstellung, diese verbindungen enthaltende arzneimittel und deren verwendung
US8828994B2 (en) 2011-03-08 2014-09-09 Sanofi Di- and tri-substituted oxathiazine derivatives, method for the production thereof, use thereof as medicine and drug containing said derivatives and use thereof
EP2683702B1 (de) 2011-03-08 2014-12-24 Sanofi Neue substituierte phenyl-oxathiazinderivate, verfahren zu deren herstellung, diese verbindungen enthaltende arzneimittel und deren verwendung
WO2012120056A1 (de) 2011-03-08 2012-09-13 Sanofi Tetrasubstituierte oxathiazinderivate, verfahren zu deren herstellung, ihre verwendung als medikament sowie sie enthaltendes arzneimittel und deren verwendung
US20120319277A1 (en) * 2011-06-19 2012-12-20 Shenzhen China Star Optoelectronics Technology, Co., Ltd. Thin film transistor panel and manufacturing method thereof
CN103325688A (zh) * 2013-06-17 2013-09-25 深圳市华星光电技术有限公司 薄膜晶体管的沟道形成方法及补偿电路
CN103681776B (zh) * 2013-12-24 2017-11-07 京东方科技集团股份有限公司 低温多晶硅薄膜及其制备方法、薄膜晶体管和显示装置
CN103745916B (zh) * 2013-12-30 2017-07-28 深圳市华星光电技术有限公司 定义多晶硅生长方向的方法
CN105870135A (zh) * 2016-05-19 2016-08-17 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、显示装置
CN106087040B (zh) * 2016-07-14 2018-07-27 京东方科技集团股份有限公司 半导体多晶化系统和对单晶半导体基板进行多晶化的方法
TWI636495B (zh) * 2017-05-12 2018-09-21 國立交通大學 多晶半導體薄膜、薄膜電晶體及其製造方法
CN109742154B (zh) * 2019-01-08 2023-10-31 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板及其制作方法和应用
CN111403287B (zh) * 2020-03-24 2023-12-22 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
WO2022212086A1 (en) * 2021-03-30 2022-10-06 Government Of The United States, As Represented By The Secretary Of The Air Force Process of making components for electronic and optical devices using laser processing on a patterned conductive film

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04286335A (ja) * 1991-03-15 1992-10-12 Seiko Epson Corp 薄膜半導体装置の製造方法
JPH0689905A (ja) * 1992-07-06 1994-03-29 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JPH06252398A (ja) * 1993-02-25 1994-09-09 Nec Corp 薄膜集積回路およびその製造方法
JPH07249779A (ja) * 1994-03-11 1995-09-26 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH10321870A (ja) * 1997-05-12 1998-12-04 Lg Electron Inc 非晶質シリコン層の結晶化方法及びこれを使用する薄膜トランジスターの製造方法
JP2003031496A (ja) * 2001-07-17 2003-01-31 Sharp Corp 半導体基板の製造方法及び半導体装置
JP2003332346A (ja) * 2002-05-08 2003-11-21 Nec Lcd Technologies Ltd 薄膜トランジスタ及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2689596B2 (ja) 1989-04-25 1997-12-10 セイコーエプソン株式会社 半導体装置の製造方法
US5946561A (en) * 1991-03-18 1999-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
CN100442532C (zh) * 1992-07-06 2008-12-10 株式会社半导体能源研究所 有源矩阵显示器件
JPH0799321A (ja) * 1993-05-27 1995-04-11 Sony Corp 薄膜半導体素子の製造方法および製造装置
JPH0871780A (ja) 1994-09-05 1996-03-19 Tdk Corp レーザ位置決め加工方法及び装置
JP2002261015A (ja) 1997-12-17 2002-09-13 Matsushita Electric Ind Co Ltd 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法
JPH11219905A (ja) 1998-02-03 1999-08-10 Hitachi Ltd 薄膜半導体装置とその製造方法及び薄膜トランジスタの製造方法並びに薄膜トランジスタ及び液晶表示装置
US6326286B1 (en) * 1998-06-09 2001-12-04 Lg. Philips Lcd Co., Ltd. Method for crystallizing amorphous silicon layer
US6582996B1 (en) * 1998-07-13 2003-06-24 Fujitsu Limited Semiconductor thin film forming method
US6548842B1 (en) * 2000-03-31 2003-04-15 National Semiconductor Corporation Field-effect transistor for alleviating short-channel effects
TW452892B (en) * 2000-08-09 2001-09-01 Lin Jing Wei Re-crystallization method of polysilicon thin film of thin film transistor
JP4732599B2 (ja) * 2001-01-26 2011-07-27 株式会社日立製作所 薄膜トランジスタ装置
JP2002299632A (ja) 2001-03-30 2002-10-11 Sanyo Electric Co Ltd 半導体装置及びアクティブマトリクス型表示装置
KR100506004B1 (ko) * 2001-05-30 2005-08-04 엘지.필립스 엘시디 주식회사 순차측면 결정화를 위한 비정질 실리콘층의 증착방법
JP3845566B2 (ja) * 2001-10-03 2006-11-15 セイコーエプソン株式会社 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス
US7238557B2 (en) * 2001-11-14 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04286335A (ja) * 1991-03-15 1992-10-12 Seiko Epson Corp 薄膜半導体装置の製造方法
JPH0689905A (ja) * 1992-07-06 1994-03-29 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JPH06252398A (ja) * 1993-02-25 1994-09-09 Nec Corp 薄膜集積回路およびその製造方法
JPH07249779A (ja) * 1994-03-11 1995-09-26 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH10321870A (ja) * 1997-05-12 1998-12-04 Lg Electron Inc 非晶質シリコン層の結晶化方法及びこれを使用する薄膜トランジスターの製造方法
JP2003031496A (ja) * 2001-07-17 2003-01-31 Sharp Corp 半導体基板の製造方法及び半導体装置
JP2003332346A (ja) * 2002-05-08 2003-11-21 Nec Lcd Technologies Ltd 薄膜トランジスタ及びその製造方法

Also Published As

Publication number Publication date
CN100555588C (zh) 2009-10-28
US20060246632A1 (en) 2006-11-02
CN101431016B (zh) 2013-02-13
CN101562197B (zh) 2011-08-10
CN101431016A (zh) 2009-05-13
CN101562197A (zh) 2009-10-21
US8017507B2 (en) 2011-09-13
CN1813344A (zh) 2006-08-02
US7745822B2 (en) 2010-06-29
US20100221899A1 (en) 2010-09-02
WO2005001921A1 (ja) 2005-01-06
JPWO2005001921A1 (ja) 2006-08-10

Similar Documents

Publication Publication Date Title
JP4501859B2 (ja) 薄膜トランジスタ、薄膜トランジスタ基板、電子機器及び多結晶半導体薄膜の製造方法
JP2794678B2 (ja) 絶縁ゲイト型半導体装置およびその作製方法
JP5448278B2 (ja) 半導体装置の作製方法
JP4190798B2 (ja) 薄膜トランジスタ及びその製造方法
KR100686946B1 (ko) 반도체 박막기판, 반도체장치, 반도체장치의 제조방법 및전자장치
JP2009060009A (ja) 結晶質半導体膜の製造方法およびアクティブマトリクス基板の製造方法
US20040178452A1 (en) Complementary thin film transistor circuit, electro-optical device, and electronic apparatus
TW578310B (en) Low temperature poly silicon thin film transistor and method of forming poly silicon layer of the same
KR101338104B1 (ko) 박막 트랜지스터 어레이기판 제조방법
JP2006332314A (ja) 半導体装置、電気光学装置、電子デバイス、及び半導体装置の製造方法
US8034671B2 (en) Polysilicon film, thin film transistor using the same, and method for forming the same
JP4035019B2 (ja) 半導体装置の製造方法
JP3845566B2 (ja) 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス
JP3845569B2 (ja) 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス
JP2003168803A (ja) 半導体装置
JPH09246182A (ja) 半導体装置およびその製造方法
JP2000004024A (ja) 半導体装置
JP2000150888A (ja) 薄膜トランジスタの形成方法及び薄膜トランジスタ
KR100809519B1 (ko) 다결정 실리콘 박막 트랜지스터의 제조 방법
JP3330923B2 (ja) 半導体回路の作製方法
JPH0982639A (ja) 半導体装置およびその製造方法
KR100788993B1 (ko) 다결정 실리콘 박막 트랜지스터의 제조 방법
JP2007149803A (ja) アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置及び電子機器
JP2009194348A (ja) 半導体製造方法
JP2000031498A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100412

R150 Certificate of patent or registration of utility model

Ref document number: 4501859

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140430

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees