[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100506004B1 - 순차측면 결정화를 위한 비정질 실리콘층의 증착방법 - Google Patents

순차측면 결정화를 위한 비정질 실리콘층의 증착방법 Download PDF

Info

Publication number
KR100506004B1
KR100506004B1 KR10-2001-0029885A KR20010029885A KR100506004B1 KR 100506004 B1 KR100506004 B1 KR 100506004B1 KR 20010029885 A KR20010029885 A KR 20010029885A KR 100506004 B1 KR100506004 B1 KR 100506004B1
Authority
KR
South Korea
Prior art keywords
amorphous silicon
silicon layer
crystallization
range
layer
Prior art date
Application number
KR10-2001-0029885A
Other languages
English (en)
Other versions
KR20020091334A (ko
Inventor
정윤호
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2001-0029885A priority Critical patent/KR100506004B1/ko
Priority to JP2002156035A priority patent/JP4801310B2/ja
Priority to US10/157,199 priority patent/US7192627B2/en
Priority to CNB02122109XA priority patent/CN1246879C/zh
Publication of KR20020091334A publication Critical patent/KR20020091334A/ko
Priority to US11/094,187 priority patent/US7758926B2/en
Application granted granted Critical
Publication of KR100506004B1 publication Critical patent/KR100506004B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명에서는, 완전용융 에너지 밀도(complete melting energy density)를 이용하여 단결정 실리콘을 형성하는 공정에서, 비정질 실리콘(a-Si)층을 절연기판 상에 증착함에 있어서, 상기 비정질 실리콘층을 600 Å ~ 2000 Å으로 증착하는 단계를 포함하는 SLS 결정화를 위한 비정질 실리콘층의 증착방법을 제공하므로써, 공정창이 넓어져 결정화의 결함을 줄일 수 있으므로, 생산수율을 향상시킬 수 있고, 결정화 특성의 향상으로 이동도가 효과적으로 증대되어 고해상도 구동회로부 일체형 액정표시장치용 CMOS소자에 적절히 이용할 수 있으며, 또한 평판표시장치용 소자로도 광범위하게 적용할 수 있는 장점을 가진다.

Description

순차측면 결정화를 위한 비정질 실리콘층의 증착방법{A deposition method of a-Si layer for sequential lateral solidification}
본 발명은 평판표시장치(flat panel display device)용 박막트랜지스터에 관한 것으로, 특히, 상기 박막트랜지스터용 반도체 소자의 증착방법에 관한 것이다.
평판표시장치는 정보표시장치 중 두께가 수 cm, 작게는 수 mm에 불과한 평평한 박형의 표시장치를 뜻하는 것으로, 크게 비발광형과 발광형 표시장치로 나뉘며, 비발광형에는 액정표시장치, 발광형에는 PDP(plasma display pannel), FED(field emission display), LED(light emitting diode) 등이 있다.
이중 액정표시장치는 소비전력이 낮고, 휴대성이 양호한 기술집약적이며 부가가치가 높은 차세대 첨단 표시장치 소자로 가장 각광받고 있다.
상기 액정표시장치는 박막트랜지스터(Thin Film Transistor ; TFT)를 포함하는 어레이 기판과 컬러 필터(color filter) 기판 사이에 액정을 주입하여, 이 액정의 이방성에 따른 빛의 굴절률 차이를 이용해 영상효과를 얻는 방식으로 구동한다.
현재에는, 상기 박막트랜지스터와 화소 전극이 행렬방식으로 배열된 능동행렬 액정표시장치(AM-LCD ; Active Matrix Liquid Crystal Display)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
상기 박막트랜지스터용 반도체 소자로 다결정 실리콘을 이용하면, 이 다결정 실리콘이 가지는 높은 이동도 특성으로 인해 능동행렬 액정표시장치의 능동소자 및 주변회로에의 적용이 가능하여, 구동회로 제조비용도 줄일 수 있는 장점을 가진다.
상기 다결정 실리콘의 제조 공정에서, 레이저 열처리 기술을 이용할 경우에는 저온 공정이 가능하고, 이를 이용한 박막트랜지스터의 전계효과 이동도(field effect mobility)를 향상시킬 수 있다.
도 1은 일반적인 구동회로부 일체형 액정표시장치의 개략도이다.
도시한 바와 같이, 하나의 기판(2) 상에 구동회로부(3)와 능동소자부(4)가 구성되어 있다.
상기 능동소자부(4)는 기판(2)의 중앙부에 위치하고, 이 능동소자부(4)의 좌측 및 상부에는 각각 게이트 및 데이터 구동회로부(3a, 3b)가 위치하고 있다.
상기 능동소자부(4)에는 상기 게이트 구동회로부(3a)와 연결된 다수 개의 게이트 배선(6)과 상기 데이터 구동회로부(3b)와 연결된 다수 개의 데이터 배선(8)이 교차하는 영역으로 정의되는 화소 영역 상에 화소 전극(10)이 형성되어 있고, 상기 화소 전극(10)과 연결되어 스위칭 소자 역할을 하는 박막트랜지스터(T)가 형성되어 있다.
상기 게이트 및 데이터 구동회로부(3a, 3b)는 각각 게이트 및 데이터 배선(6, 8)에 주사 신호 및 데이터 신호를 공급하기 위한 장치이다.
그리고, 상기 게이트 및 데이터 구동회로부(3a, 3b)는 외부신호 입력단(12)과 연결되어 있어, 이 외부신호 입력단(12)을 통하여 들어온 외부신호를 조절하여 상기 능동소자부(4)에 출력하는 역할을 한다.
상기 게이트 및 데이터 구동회로부(3a, 3b)는 입력되는 신호를 적절하게 출력시키기 위하여 인버터(inverter)인 CMOS(complementary metal oxide semiconductor)구조 박막트랜지스터(미도시)를 채용하고 있다.
상기 CMOS는 고속 신호처리가 요구되는 구동회로부 박막트랜지스터에 사용되는 반도체 기술의 일종으로서, 음전기로 충전된 여분의 전자들(n형 반도체) 또는 양전기로 충전된 캐리어(p형 반도체)를 이용하여 하나의 전도체를 형성하여, 상기 두 종류의 반도체들의 효과적인 전기제어에 의해 전류 게이트를 이루기 위해 상호 보완적인 방법으로 사용된다.
상기 구동회로부 일체형 액정표시장치의 능동소자부 스위칭 소자로는 오프(off)상태의 전류의 억제가 중요하고, 구동회로부의 단위소자로는 높은 전계효과 이동도가 중요하다.
그러나, 다결정 실리콘 박막트랜지스터에서는, 이 다결정 실리콘을 구성하는 다수 개의 결정립계가 전류흐름의 장애요소가 되고, 다수 개의 결정립내에서는 전자간의 충돌에 의한 충돌전류 및 열화에 의해 절연막이 파괴될 수 있는 문제점을 가지고 있다.
이러한 문제점을 개선하기 위하여, 실리콘 결정립이 액상 실리콘과 고상 실리콘의 경계면에서, 그 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 SLS 결정화 기술에 의해 단결정 실리콘을 형성하는 기술(Robert S. Sposilli, M. A. Crowder, and James S. Im, Mat. Res. Soc. Symp. Proc. Vol. 452, 956~957, 1997)이 제안되었다.
상기 SLS 결정화 기술에서는, 레이저 에너지 크기와 레이저 빔의 조사범위 를 적절하게 조절하여, 실리콘 결정립을 소정의 길이만큼 측면성장시킴으로써, 비정질 실리콘을 단결정 수준으로 결정화시킬 수 있다.
도 2와 3a 내지 3c는 각각 레이저 에너지 영역별 비정질 실리콘의 결정화 그래프 및 상기 그래프의 각 에너지 영역대별 실리콘 결정화 메커니즘(mechanism)에 대한 단면도로서, 상기 도 3a 내지 3c에서 레이저 열처리 공정을 거치기 전에 준비된 기판은, 투명기판(1) 상에 버퍼층(12)이 형성되어 있고, 이 버퍼층(12) 상부에 비정질 실리콘층(14)이 증착된 구조를 가진다.
도 2 그래프의 제 1 영역은 부분 용융 영역(partial melting regime)으로서, 이 영역에 해당하는 에너지 밀도에 의하면, 도 3a에 도시된 바와 같이 비정질 실리콘층(14)의 표면층(I)만이 용융되어, 어닐링(annealing) 단계에서 화살표 방향으로 작은 결정립(G)이 형성된다.
상기 도 2 그래프의 제 2 영역은 완전 용융 근접 영역(near-complete melting regime)으로서, 이 영역에 해당하는 에너지 밀도에 의하면, 도 3b에 도시된 바와 같이, 버퍼층(12)과 근접한 영역까지 비정질 실리콘층(14)이 용융되어, 이 비정질 실리콘층(14)과 버퍼층(12) 사이의 계면에 밀집되어 존재하는 씨드(13)의 작용에 의해 화살표 방향으로 조대한 결정립(G')이 형성되나, 상기 씨드(13)의 분포밀도가 일정하지 않아, 균일한 결정립을 수득하기는 어렵다.
상기 도 2 그래프의 제 3 영역은 완전 용융 영역(complete melting regime)으로 이 영역에 해당하는 에너지 밀도에 의하면, 상기 도 3c의 도면에서와 같이 비정질 실리콘층(14) 전부를 용융시킨 후, 어닐링 공정 중에 균일한 결정핵생성(15 ; homogeneous nucleation)이 이루어져, 이 결정핵(15)에 의해 미세한(fine) 결정립(G'')이 형성된다.
이와 같이, 실리콘의 결정화 메커니즘에서는, 결정화 적정범위가 존재하게 되는데, 이러한 적정범위를 일반적으로 공정창(process window)이라고 부른다.
도 4는 SLS 결정화 공정에서의 결정립 성장 메커니즘을 나타낸 도면이다.
도시된 바와 같이, 첫번째 용융 단계에서는 완전 용융 에너지 밀도를 가지는 소정폭의 제 1 레이저(미도시)를 비정질 실리콘층(20)이 형성된 기판(22) 상에 조사하면, 이 제 1 레이저 조사에 의해 완전 용융된 실리콘층이 위치하는 제 1 영역(II)의 상, 하 경계면에서는 액상 실리콘과 고상 실리콘의 접촉에 의해 씨드(24)가 밀집되어 형성되고, 어닐링 단계를 거쳐 이 씨드(24)는 서로 마주보는 방향으로 성장하여 초기 단결정용 결정립(26)을 이룬다.
이 어닐링 단계에서, 상기 제 1 영역(II)의 중앙부에서는 결정핵 생성에 의한 미세한 결정립(28)의 성장에 의해, 상기 초기 단결정용 결정립(26) 성장영역은 양분된다.
다음, 도면 상에서 상부쪽 초기 단결정용 결정립(26) 형성영역(IV)에 해당하는 폭만큼 이동된 위치에서, 상기 제 1 레이저와 에너지 밀도 및 에너지 조사폭이 동일한 제 2 레이저가 조사되는 제 2 영역(III)에서는, 다음에 이어지는 어닐링 단계를 통해 상기 IV영역의 초기 단결정영 결정립(26)의 성장에 의해 단결정(30) 수준의 결정립이 형성된다.
이때, 상기 IV에 해당하는 폭은 제 1 레이저 조사영역과, 이 제 1 레이저와 일정간격 중첩되게 조사되는 제 2 레이저 조사영역간의 거리차로서, 이를 전이거리(translation distance)라고 부른다.
상기 SLS 결정화 공정에서는 레이저 빔폭을 조절하여 미세한 결정립의 형성영역을 단축하거나 제거할 수 있으나, 상기 전이거리에 따라 SLS 결정화 공정에서는, 단결정 형성영역과, 미세한 결정 형성영역, 실리콘이 응집(agglomeration)되는 영역이 존재하게 된다.
한편, 전술한 다결정 실리콘의 레이저 열처리 공정에서는, 1~3 mm 레이저 빔폭으로 레이저 샷간의 중첩비를 90% 정도로 하여 비정질 실리콘층을 용융, 어닐링하여 다결정화하는 단계를 거치게 되고, 이때 비정질 실리콘층은 일반적으로 500Å정도로 증착되는데, 이보다 증착두께 수치를 높이게 되면, 그에 따른 레이저 에너지의 소모가 매우 커지게 되는 제조비용 상승문제가 따르게 되고, 상기 비정질 실리콘을 두껍게 증착하여도 그에 따른 박막트랜지스터의 특성 향상이 미미하기 때문에, 이러한 이유들로 인하여 다결정 실리콘 제조공정에서는 비정질 실리콘의 증착두께를 500Å ~ 600Å 수준에서 범용적으로 적용한다.
그러나, 상기 SLS 결정화 공정에서는 실리콘층을 완전히 용융시킬 수 있을 정도의 고 에너지 밀도 레이저를 이용하기 때문에, 전이거리를 짧게하여 SLS 결정화 공정을 진행하는 경우에, 비정질 실리콘층의 두께가 얇으면, 응집이 쉽게 발생하여 공정창이 좁아지게 된다.
이하, 도면을 참조하여 실리콘의 증착두께가 공정창의 범위에 미치는 영향에 대해서 설명한다.
도 5는 비정질 실리콘층의 증착두께를 500Å으로 한 기존의 SLS 결정화 공정에서의 공정창 범위를 나타낸 그래프를 도시한 도면이다.
도시한 바와 같이, 500Å 두께로 증착된 비정질 실리콘층을 이용하여 SLS 결정화함에 있어서, 단결정 형성 적정 범위 즉, 공정창은 에너지 밀도값을 약 410 mJ/㎠으로 하였을 경우에는 전이거리 0.05 ㎛ ~ 0.9㎛ 범위에서 이루어지고, 450 mJ/㎠에서 대해서는 0.6 ㎛ ~ 1.0㎛ 범위에서 이루어진다.
그리고, 상기 그래프에서 에너지 밀도값이 약 425 mJ/㎠에서 전이거리가 0.95 ㎛이상으로 커지게 되면, 단결정의 성장길이보다 전이거리를 길게 주어 다결정을 형성하게 되고, 상기 에너지 밀도값과 동일한 조건에서 전이거리를 0.2 ㎛ 이하로 주게 되면, 고 밀도 에너지하에서 전이거리를 너무 짧게 주게 되므로, 실리콘이 응집되는 영역을 이루게 된다.
결론적으로, 비정질 실리콘을 500 Å정도로 증착하게 되면, 공정창 영역범위는 매우 좁은 범위를 갖게 되고, 실리콘의 응집이 쉽게 발생하게 된다.
상기 공정창이 좁아진다는 것은 단결정화 공정 마진을 좁아지게 하는 것이므로, 공정 진행중 결정내 결함 발생율이 높아지게 되는 문제점이 있다.
상술한 문제점을 해결하기 위하여, 본 발명에서는 SLS 결정화 기술을 이용하여 단결정 실리콘을 형성함에 있어서, 기존보다 비정질 실리콘층을 일정 범위내에서 두껍게 증착하여, 실리콘층이 용융과정에서 쉽게 응집되는 것을 방지하여, 제품의 신뢰성 및 생산수율이 향상된 평판표시장치용 박막트랜지스터를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명에서는 완전용융 에너지 밀도(complete melting energy density)를 이용하여 단결정 실리콘을 형성하는 공정에서, 비정질 실리콘(a-Si)층을 절연기판 상에 증착함에 있어서, 상기 비정질 실리콘층을 600 Å ~ 2000 Å으로 증착하는 단계를 포함하는 SLS 결정화를 위한 비정질 실리콘층의 증착방법을 제공한다.
도 6은 본 발명의 실시예에 따라, 비정질 실리콘의 증착두께를 1,000Å으로 한 SLS 결정화 공정의 공정창 범위를 나타낸 그래프를 도시한 도면이다.
도시한 바와 같이, 본 발명에 따른 공정창의 범위는 에너지 밀도값 310, 415, 450, 515 mJ/㎠에 대해서 최대 전이거리는 각각 0.2, 0.6, 0.8, 1.0 ㎛이며, 최소 전이거리는 각각 0.05, 0.04, 0.04, 0.1 ㎛에서 이루어진다.
즉, 본 발명에서는 비정질 실리콘층을 일정두께로 두껍게 형성하기 때문에, 전이거리를 짧게 해도 기존의 방법보다 응집이 발생되는 영역은 현저히 감소되었다.
예를 들면, 상기 그래프에서 에너지 밀도값이 515mJ/㎠일 때, 전이거리를 0.1㎛ 미만으로 하였을 때, 응집영역이 발생하게 되므로, 기존보다 공정창의 범위는 넓어지고 응집영역 범위는 훨씬 줄어들었으며, 상기 본 발명에 따른 비정질 실리콘의 증착두께범위에서는 소요되는 에너지의 증가도는 그리 크지 않음을 알 수 있다.
도 7은 본 발명에 따른 박막트랜지스터의 게이트 전압 변화에 따른 소스 및 드레인 전류의 트랜지스퍼 그래프를 나타낸 도면으로서, 본 발명에 따른 1,000Å 비정질 실리콘을 이용한 박막트랜지스터와, 기존의 500Å 비정질 실리콘을 이용한 박막트랜지스터의 전기적 특성을 비교하여 나타내었다.
도시한 바와 같이, 드레인 전압(Vd)값을 0.1V 및 10V로 하여 본 발명 및 기존의 박막트랜지스터의 드레인 전류 곡선을 각각 나타내었고, 드레인 전압(Vd)을 0.1V로 하였을 경우, 기존의 박막트랜지스터의 이동도 값은 230 ㎠/V·s으로 측정되고, 본 발명에 따른 박막트랜지스터의 이동도값은 390㎠/V·s으로 측정되어, 본 발명에 따른 박막트랜지스터의 이동도 특성이 훨씬 향상됨을 알 수 있다.
또한, 드레인 전압값이 10V인 경우의 기존의 방법 및 본 발명에 따른 박막트랜지스터의 드레인 전류 곡선을 비교해보면, 본 발명에 따른 박막트랜지스터에서의 누설전류값이 매우 작게 나와 보다 전기적 특성이 향상된 박막트랜지스터를 제공할 수 있음을 알 수 있다.
상기 실험결과를 바탕으로, 본 발명에 따른 SLS 결정화 공정에 의한 단결정 실리콘을 액정표시장치용 박막트랜지스터 소자로 적용시, 비정질 실리콘층의 최적 수준은 600 Å에서 레이저 에너지의 증가가 매우 크지 않은 2,000 Å까지로 하는 것이 바람직하다.
즉, 이러한 증착두께 범위내에서 비정질 실리콘을 증착하는 SLS 결정화 공정에 의해 단결정 실리콘을 형성하면, 결정화 특성의 향상으로 이동도가 효과적으로 증대되어 고해상도 구동회로부 일체형 액정표시장치용 CMOS소자에 적절히 적용할 수 있으며, 또한 평판표시장치용 소자로도 광범위하게 적용할 수 있다.
이상과 같이, 본 발명에 따른 소정의 증착범위내에서 비정질 실리콘을 증착하는 SLS 결정화 공정에 의해 단결정 실리콘을 형성하면, 공정창이 넓어져 결정화의 결함을 줄일 수 있으므로, 생산수율을 향상시킬 수 있고, 결정화 특성의 향상으로 이동도가 효과적으로 증대되어 고해상도 구동회로부 일체형 액정표시장치용 CMOS소자에 적절히 적용할 수 있으며, 또한 평판표시장치용 소자로도 광범위하게 적용할 수 있다.
도 1은 일반적인 구동회로부 일체형 액정표시장치의 개략도.
도 2는 레이저 열처리 공정에 따른 실리콘의 결정화 그래프를 나타낸 도면.
도 3a 내지 3c는 상기 도 2의 그래프에 따른 실리콘 결정화 메커니즘(mechanism)에 대한 단면도.
도 4는 SLS 결정화 공정에서의 결정립 성장 메커니즘을 나타낸 도면.
도 5는 비정질 실리콘층의 증착두께를 500Å으로 한 기존의 SLS 결정화 공정에서의 공정창 범위를 나타낸 그래프를 도시한 도면.
도 6은 본 발명의 실시예에 따라, 비정질 실리콘의 증착두께를 1,000Å으로 한 SLS 결정화 공정의 공정창 범위를 나타낸 그래프를 도시한 도면.
도 7은 본 발명에 따른 박막트랜지스터의 게이트 전압 변화에 따른 소스 및 드레인 전류 트랜스퍼(transfer)곡선 그래프를 나타낸 도면.

Claims (9)

  1. 삭제
  2. 절연기판 상에 적어도 600 Å 이상 2,000 Å 이하 범위 두께의 비정질 실리콘층을 증착하는 단계와;
    상기 비정질 실리콘층을 완전용융시킬 수 있는 에너지 밀도를 가지는 레이저 빔을 이용하여, 상기 비정질 실리콘층에 반복적으로 조사하는 단계
    를 포함하며, 상기 조사하는 단계에서는, 일정한 전이거리(translation distance)를 두고 레이저 빔을 이동하는 단계를 포함하는 비정질 실리콘층의 결정화 방법.
  3. 제 1 항에 있어서,
    상기 레이저 빔은 310 ~ 515 mJ/㎠ 범위의 에너지 밀도를 가지는 비정질 실리콘층의 결정화 방법.
  4. 제 1 항에 있어서,
    상기 전이거리의 최대범위는 0.2 ~ 1.0 ㎛인 비정질 실리콘층의 결정화 방법.
  5. 제 1 항에 있어서,
    상기 전이거리의 최소범위는 0.04 ~ 0.1 ㎛인 비정질 실리콘층의 결정화 방법.
  6. 레이저 에너지 크기와 레이저 빔의 조사범위의 조절을 통해 실리콘 결정립을 소정 길이만큼 측면성장시키는 결정화 기술인 측면고상결정화 기술(sequential lateral solidification crystallization)을 이용한 결정화 방법에 있어서,
    절연기판 상에, 적어도 600 Å 이상 2,000 Å 이하 범위 두께의 비정질 실리콘층을 증착하는 단계와;
    상기 비정질 실리콘층을 완전용융시킬 수 있는 에너지 밀도 범위의 레이저 빔을 소정의 전이거리(translation distance)를 유지하며, 상기 비정질 실리콘층 상에 조사하는 단계
    를 포함하는 비정질 실리콘층의 결정화 방법.
  7. 제 6 항에 있어서,
    상기 레이저 빔은 310 ~ 515 mJ/㎠ 범위의 에너지 밀도를 가지는 비정질 실리콘층의 결정화 방법.
  8. 제 6 항에 있어서,
    상기 전이거리의 최대범위는 0.2 ~ 1.0 ㎛인 비정질 실리콘층의 결정화 방법.
  9. 제 6 항에 있어서,
    상기 전이거리의 최소범위는 0.04 ~ 0.1 ㎛인 비정질 실리콘층의 결정화 방법.
KR10-2001-0029885A 2001-05-30 2001-05-30 순차측면 결정화를 위한 비정질 실리콘층의 증착방법 KR100506004B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-2001-0029885A KR100506004B1 (ko) 2001-05-30 2001-05-30 순차측면 결정화를 위한 비정질 실리콘층의 증착방법
JP2002156035A JP4801310B2 (ja) 2001-05-30 2002-05-29 連続的側面結晶化のための非晶質シリコン層の蒸着方法と非晶質シリコンの結晶化方法
US10/157,199 US7192627B2 (en) 2001-05-30 2002-05-30 Amorphous silicon deposition for sequential lateral solidification
CNB02122109XA CN1246879C (zh) 2001-05-30 2002-05-30 晶化方法
US11/094,187 US7758926B2 (en) 2001-05-30 2005-03-31 Amorphous silicon deposition for sequential lateral solidification

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0029885A KR100506004B1 (ko) 2001-05-30 2001-05-30 순차측면 결정화를 위한 비정질 실리콘층의 증착방법

Publications (2)

Publication Number Publication Date
KR20020091334A KR20020091334A (ko) 2002-12-06
KR100506004B1 true KR100506004B1 (ko) 2005-08-04

Family

ID=19710143

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0029885A KR100506004B1 (ko) 2001-05-30 2001-05-30 순차측면 결정화를 위한 비정질 실리콘층의 증착방법

Country Status (4)

Country Link
US (1) US7192627B2 (ko)
JP (1) JP4801310B2 (ko)
KR (1) KR100506004B1 (ko)
CN (1) CN1246879C (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400510B1 (ko) * 2000-12-28 2003-10-08 엘지.필립스 엘시디 주식회사 실리콘 결정화 장치와 실리콘 결정화 방법
US7758926B2 (en) * 2001-05-30 2010-07-20 Lg Display Co., Ltd. Amorphous silicon deposition for sequential lateral solidification
KR100542984B1 (ko) * 2003-02-26 2006-01-20 삼성에스디아이 주식회사 다결정 실리콘 박막의 제조 방법 및 그 제조 방법에 의해제조된 다결정 실리콘 박막을 사용하여 제조되는 박막트랜지스터
WO2005001921A1 (ja) * 2003-06-27 2005-01-06 Nec Corporation 薄膜トランジスタ、薄膜トランジスタ基板、電子機器及び多結晶半導体薄膜の製造方法
KR100697384B1 (ko) * 2004-01-09 2007-03-20 비오이 하이디스 테크놀로지 주식회사 실리콘 결정화 방법
CN103219228B (zh) * 2013-03-11 2016-05-25 京东方科技集团股份有限公司 多晶硅层的制作方法和多晶硅薄膜晶体管及其制造方法
CN112701033B (zh) * 2020-12-29 2022-03-15 济南晶正电子科技有限公司 一种复合衬底的制备方法、复合衬底及复合薄膜

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5637515A (en) * 1993-08-12 1997-06-10 Semiconductor Energy Laboratory Co., Ltd. Method of making thin film transistor using lateral crystallization
KR19980031001A (ko) * 1996-10-30 1998-07-25 김광호 실리콘박막의 결정화 방법
KR20000001167A (ko) * 1998-06-09 2000-01-15 구본준, 론 위라하디락사 박막트랜지스터 제조방법
JP2000307125A (ja) * 2000-01-01 2000-11-02 Sharp Corp 半導体装置
KR20010039230A (ko) * 1999-10-29 2001-05-15 구본준 액정표시패널의 제조방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5733641A (en) * 1996-05-31 1998-03-31 Xerox Corporation Buffered substrate for semiconductor devices
US5834071A (en) * 1997-02-11 1998-11-10 Industrial Technology Research Institute Method for forming a thin film transistor
KR100492726B1 (ko) * 1998-01-26 2005-08-31 엘지.필립스 엘시디 주식회사 시스템온패널형액정표시장치
US6326286B1 (en) * 1998-06-09 2001-12-04 Lg. Philips Lcd Co., Ltd. Method for crystallizing amorphous silicon layer
KR100333275B1 (ko) 1999-05-20 2002-04-24 구본준, 론 위라하디락사 액정표시장치의 ｔｆｔ 및 그 제조방법
US6573531B1 (en) * 1999-09-03 2003-06-03 The Trustees Of Columbia University In The City Of New York Systems and methods using sequential lateral solidification for producing single or polycrystalline silicon thin films at low temperatures
TW531901B (en) * 2000-04-27 2003-05-11 Semiconductor Energy Lab Light emitting device
US6573163B2 (en) * 2001-01-29 2003-06-03 Sharp Laboratories Of America, Inc. Method of optimizing channel characteristics using multiple masks to form laterally crystallized ELA poly-Si films
US6635555B2 (en) * 2001-02-28 2003-10-21 Sharp Laboratories Of America, Inc. Method of controlling crystallographic orientation in laser-annealed polycrystalline silicon films
US7061959B2 (en) * 2001-04-18 2006-06-13 Tcz Gmbh Laser thin film poly-silicon annealing system
KR100558678B1 (ko) * 2001-06-01 2006-03-10 엘지.필립스 엘시디 주식회사 폴리실리콘 결정화방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5637515A (en) * 1993-08-12 1997-06-10 Semiconductor Energy Laboratory Co., Ltd. Method of making thin film transistor using lateral crystallization
KR19980031001A (ko) * 1996-10-30 1998-07-25 김광호 실리콘박막의 결정화 방법
KR100238211B1 (ko) * 1996-10-30 2000-01-15 윤종용 실리콘박막의 결정화 방법
KR20000001167A (ko) * 1998-06-09 2000-01-15 구본준, 론 위라하디락사 박막트랜지스터 제조방법
KR20010039230A (ko) * 1999-10-29 2001-05-15 구본준 액정표시패널의 제조방법
JP2000307125A (ja) * 2000-01-01 2000-11-02 Sharp Corp 半導体装置

Also Published As

Publication number Publication date
US20020182341A1 (en) 2002-12-05
CN1246879C (zh) 2006-03-22
CN1388565A (zh) 2003-01-01
US7192627B2 (en) 2007-03-20
JP2003059833A (ja) 2003-02-28
JP4801310B2 (ja) 2011-10-26
KR20020091334A (ko) 2002-12-06

Similar Documents

Publication Publication Date Title
US5851860A (en) Semiconductor device and method for producing the same
US7507645B2 (en) Method of forming polycrystalline semiconductor layer and thin film transistor using the same
US8119469B2 (en) Method of fabricating polycrystalline silicon thin film for improving crystallization characteristics and method of fabricating liquid crystal display device using the same
US7816196B2 (en) Laser mask and crystallization method using the same
US6627471B2 (en) Method of manufacturing an array substrate having drive integrated circuits
KR100686946B1 (ko) 반도체 박막기판, 반도체장치, 반도체장치의 제조방법 및전자장치
US6825493B2 (en) Silicon crystallization method
JPH08148426A (ja) 半導体装置およびその製造方法
JP3317482B2 (ja) 半導体装置及びその製造方法
KR100506004B1 (ko) 순차측면 결정화를 위한 비정질 실리콘층의 증착방법
JP2005197656A (ja) 多結晶シリコン膜の形成方法
JPH0659278A (ja) 液晶表示装置及びその製造方法
US7015122B2 (en) Method of forming polysilicon thin film transistor
KR20050100805A (ko) 레이저 마스크 및 이를 이용한 결정화방법
JPH07297122A (ja) 半導体装置およびその製造方法
KR101016510B1 (ko) 레이저 결정화방법 및 결정화 장치
JP3107345B2 (ja) 半導体装置の製造方法
JPH1065180A (ja) 多結晶半導体薄膜、その形成方法、多結晶半導体ｔｆｔ、およびｔｆｔ基板
JPH0541519A (ja) 薄膜トランジスタおよびその製造方法
JP3403927B2 (ja) 半導体装置の製造方法
JP3336571B2 (ja) 電気光学装置
JPH0982639A (ja) 半導体装置およびその製造方法
KR20050003280A (ko) 결정화 특성이 향상된 액정표시장치의 제조방법
JPH10189988A (ja) 半導体装置およびその製造方法
JP2001068413A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20031120

Effective date: 20050629

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 12