JP4587842B2 - 通信用半導体集積回路 - Google Patents

Description

本発明は、送信用ベースバンド信号で搬送波信号を変調する変調回路を内蔵した通信用半導体集積回路さらには変調回路のＤＣオフセットをキャンセルする技術に関し、例えば位相成分のみ変調するモードと位相成分および振幅成分を変調するモードを有する携帯電話機のような無線通信装置に搭載される通信用半導体集積回路に適用して有効な技術に関する。

携帯電話機のような無線通信システムにおいては、受信信号や送信用ベースバンド信号に高周波の局部発振信号（搬送波信号）をミキサで合成して周波数のダウンコンバートやアップコンバートを行なったり、送信信号の変調や受信信号の復調を行なったりする通信用半導体集積回路（以下、高周波ＩＣと称する）が用いられている。

また、近年のＧＳＭ（Global System for Mobile Communication）方式等の無線通信システムにおいては、搬送波の位相成分を変調するＧＭＳＫ（Gaussian filtered Minimum Shift keying）変調モードの他に、搬送波の位相成分と振幅成分を変調する３π／８rotating８−ＰＳＫ（Phase Shift Keying）変調モードを有するＥＤＧＥ（Enhanced Data Rates for GMS Evolution）と呼ばれるモードを備え、変調モードを切り替えて通信を行なえるようにしたシステムが実用化されつつある。ＥＤＧＥモードは位相変調の他に振幅変調を行なうため、位相変調のみのＧＭＳＫモードよりも高速のデータ通信が可能である。

また、近年、ＧＳＭ方式による信号の他に、多重化方式としてスペクトル拡散方式を用い変調方式としてＱＰＳＫ（Quadrature PSK）を用いるＷＣＤＭＡ（Wideband Code Division Multiple Access）方式による信号を扱えるデュアルバンド方式の携帯電話機に対する要求がある。
特開平１１−２０５４０１号

本発明者らは、ＧＳＭ方式による信号を扱う機能を有する携帯電話機用の通信用半導体集積回路の低コスト化のため、定電流を流すためＰＮＰ型バイポーラトランジスタ（Bipolar transistor ）を用いていた変調回路からＰＮＰ型バイポーラトランジスタをなくし、ＮＰＮ型バイポーラトランジスタとＭＯＳＦＥＴ（Metal oxide semiconductor field effect transistor）とで構成された変調回路を内蔵した通信用半導体集積回路について検討を行なった。

その結果、ＰＮＰ型バイポーラトランジスタを使用しない変調回路にあっては、変調回路の有するＤＣオフセットによって送信信号に搬送波の周波数成分がのってしまうキャリアリークと呼ばれる特性劣化が顕著に現われてしまい、歩留まりが低下するという課題があることを見出した。

以下、変調回路のＤＣオフセットによるキャリアリークについて説明する。
図３は、本発明者らが検討したＮＰＮ型バイポーラトランジスタおよびＭＯＳＦＥＴ[トランジスタ]のみからなる変調回路の入力部の回路を示す。この入力回路は、入力信号としてのI信号（基本波に対する同相成分）またはＱ信号（基本波に対する直交成分）を増幅しつつ次段のミキサ（Mixer）に適したレベルの信号に変換するためのもので、I信号側を示す。Q信号側も同回路である。（Ａ）は定電流用トランジスタＱ３，Ｑ４としてＰＭＯＳ型バイポーラトランジスタを使用したもの、（Ｂ）はＰＮＰ型バイポーラトランジスタを使用したものである。

このうち図３（Ａ）の回路はＰ型ＭＯＳＦＥＴのしきい値電圧Ｖthのばらつきによって、また図３（Ｂ）の回路はＰＮＰ型バイポーラトランジスタのベース・エミッタ間電圧Ｖbeのばらつきによって、次段のミキサの入力にオフセット電圧が発生するが、現状の半導体製造プロセスではＶthのばらつきの方がＶbeのばらつきよりも大きい。そのため、ミキサの入力オフセット電圧が大きくなってミキサの他の入力である搬送波（キャリア信号）の周波数成分が出力に現われるキャリアリークが、図４（Ａ），（Ｂ）のように、図３（Ａ）の回路を使用した方が図３（Ｂ）の回路を使用する場合よりも多くなることが明らかになった。

図４（Ａ），（Ｂ）のうち（Ａ）は図３（Ａ）の回路を使用した場合の周波数スペクトラムを、また図４（Ｂ）は図３（Ｂ）の回路を使用した場合の周波数スペクトラムを示す。図４（Ａ），(Ｂ)において、中央の最もピークの高いのが希望波であり、左隣のピークが搬送波である。図４（Ａ）と（Ｂ）を比較すると、（Ａ）の方が（Ｂ）よりも希望波から例えば６４ｋＨｚ離れた搬送波の成分が大きいことが分かる。
ここで、搬送波の成分は希望波に対するノイズ成分となり、希望波信号レベルと搬送波信号レベルの差であるキャリアリーク量は仕様の−３１ｄＢｃ以下でないと、図３（Ａ）の回路を使用した場合には位相確度等の送信特性劣化を生じることが明らかになった。

この発明は、上記のような背景の下になされたもので、その目的とするところは、安価でばらつきの大きい部品等を使用して変調回路を構成してもキャリアリーク特性を悪化させることのない歩留まりの高い通信用半導体集積回路（高周波ＩＣ）を提供することにある。

なお、変調回路のＤＣオフセットをキャンセルする技術としては、例えば特許文献１に記載されている発明があるが、特許文献１の発明ではベースバンド回路から変調回路に対して所定の信号を与えながらキャリブレーションを行なうのに対し、本発明の高周波ＩＣはＩＣ内部でキャリブレーションを行なうことができるようにしたもので、キャリブレーションの仕方が異なっており、本発明は特許文献１の発明から容易に想到し得る発明ではない。

この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、ギルバートセルと呼ばれる差動型回路からなるミキサの前段に差動増幅回路とレベルシフト回路からなる入力回路が設けられ送信Ｉ，Ｑ信号（送信用ベースバンド信号）と搬送波信号を合成し変調する変調回路を備えた通信用半導体集積回路（高周波ＩＣ）において、上記入力回路のＤＣオフセットをキャンセルするキャリブレーション回路を設けるようにしたものである。また、上記入力回路のＤＣオフセットキャンセルは、送信開始直前に行うようにする。

上記した手段によれば、入力回路のＤＣオフセットをキャンセルすることができるため、後段のミキサ回路においてキャリアリークが発生するのを回避し、送信特性の劣化を防止することができるようになる。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、安価でばらつきの大きい部品等を使用して変調回路を構成してもキャリアリーク特性を悪化させることのない歩留まりの高い通信用半導体集積回路（高周波ＩＣ）を実現することができる。

次に、本発明の実施例について図面を用いて説明する。
図１は、本発明を適用した通信用半導体集積回路装置（高周波ＩＣ）とそれを用いた無線通信システムの一例を示す。
図１に示されているように、システムは信号電波の送受信用アンテナ４００、送受信切り替え用のスイッチ４１０、受信信号から不要波を除去するＳＡＷフィルタなどからなる高周波フィルタ４２０ａ〜４２０ｄ、送信信号を増幅する高周波電力増幅回路（パワーモジュール）４３０、受信信号を復調したり送信信号を変調したりする高周波ＩＣ２００、送信すべき音声信号やデータ信号を基本波に対し同相成分のＩ信号および直交成分のＱ信号に変換したり復調された受信Ｉ，Ｑ信号を音声信号やデータ信号に変換するなどのベースバンド処理を行なったり高周波ＩＣ２００を制御する信号を送ったりするベースバンド回路３００などで構成される。特に制限されるものでないが、高周波ＩＣ２００とベースバンド回路３００は、各々別個の半導体チップ上に半導体集積回路として構成される。

高周波ＩＣ２００は、大きく分けると、受信系回路ＲＸＣと、送信系回路ＴＸＣと、それ以外の制御回路やクロック生成回路など送受信系に共通の回路からなる制御系回路ＣＴＣとで構成される。本発明の対象となる変調回路２３３ａ，２３３ｂは送信系回路ＴＸＣに設けられ、搬送波信号としての中間周波数の信号とベースバンド回路３００から供給されるＩ，Ｑ信号とを合成して直交変調を行なう。

高周波ＩＣ２００の詳しい説明は後にして、まず変調回路２３３ａ，２３３ｂとそのキャリブレーション回路２３１について説明する。図２には、変調回路２３３ａ，２３３ｂとそのキャリブレーション回路２３１の具体的な回路例が示されている。Ｉ信号側の変調回路２３３ａとＱ信号側の変調回路２３３ｂは同一の構成であるので、一方のみ示し他方は省略してある。

この実施例の変調回路は、入力Ｉ，／Ｉ信号（またはＱ，／Ｑ信号）を増幅する初段増幅回路（プリアンプ）ＡＭＰ０と、増幅された信号のＤＣレベルをシフトするレベルシフト回路ＤＬＳと、ギルバートセルと呼ばれる差動型回路からなるミキサ回路ＭＩＸを備えている。プリアンプＡＭＰ０とＤＣレベルシフト回路ＤＬＳは、図３（Ａ）に示されているような回路で構成されている。／ＩはＩと１８０°位相が異なる信号、また／ＱはＱと１８０°位相が異なる信号である。

すなわち、プリアンプＡＭＰ０は、入力差動ＭＯＳＦＥＴ Ｑ１，Ｑ２と、Ｑ１，Ｑ２のソース端子と電源電圧端子Ｖｃｃとの間にそれぞれ直列形態に接続された定電流用ＭＯＳＦＥＴ Ｑ３，Ｑ４と、Ｑ１，Ｑ２のソース端子間に接続された抵抗Ｒ０と、Ｑ１，Ｑ２のドレイン端子と接地点ＧＮＤとの間に接続された抵抗Ｒ１，Ｒ２とから構成され、入力Ｉ，／Ｉ信号（またはＱ，／Ｑ信号）の電位差を増幅した信号をＱ１，Ｑ２のドレイン端子から出力する。

また、レベルシフト回路ＤＬＳは、電源電圧端子Ｖｃｃと接地点ＧＮＤとの間に直列形態に接続されたＭＯＳＦＥＴ Ｑ５およびＮＰＮ型バイポーラトランジスタＱ７，Ｑ９と、同じく電源電圧端子Ｖｃｃと接地点ＧＮＤとの間に直列形態に接続されたＭＯＳトランジスタＱ６およびＮＰＮ型バイポーラトランジスタＱ８，Ｑ１０とからなる。そして、Ｑ７とＱ９の接続ノードとＱ８とＱ１０の接続ノードがそれぞれ前段のプリアンプＡＭＰ０の入力差動ＭＯＳＦＥＴ Ｑ１，Ｑ２のドレイン端子に接続されている。トランジスタＱ７，Ｑ８はベースとコレクタが結合されたいわゆるダイオード接続とされ、トランジスタＱ５，Ｑ６およびＱ９，Ｑ１０はゲートまたはベースに所定の電圧が印加されて定電流源として動作し、前段のプリアンプＡＭＰ０の出力をバイポーラトランジスタのベース・エミッタ間電圧Ｖbe分だけ上にシフトした信号をＱ７，Ｑ８のコレクタから出力する。

ミキサ回路ＭＩＸは、図２に示されているように、互いにエミッタ端子同士が抵抗Ｒｅ１，Ｒｅ２を介して接続されそれぞれのベース端子に、前記ＤＣレベルシフト回路ＤＬＳによりシフトされたＩin信号と／Ｉin信号（Ｑin信号と／Ｑin信号）が入力された下段差動トランジスタ対Ｑ１１，Ｑ１２と、これらのトランジスタＱ１１，Ｑ１２のコレクタ端子にそれぞれ共通エミッタが接続されベース端子に中間周波数の信号φIF1，／φIF1（φIF2，／φIF2）が入力された２組の上段差動トランジスタ対Ｑ２１，Ｑ２２およびＱ２３，Ｑ２４と、下段差動トランジスタ対Ｑ１１，Ｑ１２のエミッタ端子と接地点との間に接続された定電流用トランジスタＱ１３，Ｑ１４およびそのエミッタ抵抗Ｒｅ３，Ｒｅ４とからなり、Ｑ２１とＱ２３のコレクタ同士とＱ２２とＱ２４のコレクタ同士がそれぞれ結合されて、コレクタ抵抗Ｒｃ１，Ｒｃ２を介して電源電圧Ｖｃｃに接続されている。

図２のミキサ回路ＭＩＸは、下段差動部への入力信号であるＩin，／Ｉin信号と上段差動部への入力信号である中間周波数の信号φIF1，／φIF1とを掛け算してそれらの信号の周波数和と周波数差に相当する信号成分を含む信号を、トランジスタＱ２１とＱ２３の共通コレクタと、Ｑ２２とＱ２４の共通コレクタとから差動信号として出力する。

図示しないＱ信号側のミキサ回路は、Ｑin，／Ｑin信号とφIF2，／φIF2信号の周波数和と周波数差に相当する信号成分を含む信号を差動信号として出力する。φIF1，／φIF1とφIF2，／φIF2は互いに位相が９０°ずれた直交信号であり、局部発振回路２６２からの高周波の発振信号φRFをＩＦ分周回路２６４で分周し、分周移相回路２３２でさらに分周および位相シフトすることで生成された８０ＭＨｚのような周波数の信号が用いられる。

さらに、この実施例の変調回路には、上記分周移相回路２３２からの中間周波数の信号φIF1，／φIF1（φIF2，／φIF2）が入力されるパス上に切替えスイッチＳ２１，Ｓ２２が設けられ、信号φIF1，／φIF1（φIF2，／φIF2）の代わりに直流電圧ＶL，ＶHを上段差動トランジスタＱ２１，Ｑ２２，Ｑ２３，Ｑ２４のベースに印加することができるように構成されている。直流電圧ＶLとＶHは、それぞれＱ２１とＱ２４をオフ、Ｑ２２とＱ２３をオンできる電圧が選択され、上段差動対のうち一方のトランジスタＱ２２，Ｑ２３に大きな電流が流されて下段差動トランジスタ対Ｑ１１，Ｑ１２の入力信号を増幅できるようにされる。

また、下段差動トランジスタ対Ｑ１１，Ｑ１２のエミッタ間にはゲイン切り替え用の抵抗Ｒｅ０とオン・オフスイッチＳ２３，Ｓ２４が直列に接続されているとともに、定電流用トランジスタＱ１３，Ｑ１４のベース端子には、図示しないバイアス生成回路からのバイアス電圧Ｖbiasまたは接地電位を選択的に印加する切替えスイッチＳ２５が設けられている。

また、上記のような構成を有するギルバートセル型ミキサ回路ＭＩＸの前段に設けられている初段増幅回路（プリアンプ）ＡＭＰ０の入力側には、入力Ｉ，／Ｉ信号（またはＱ，／Ｑ信号）を入力させるスイッチＳ２６，Ｓ２７とＩ，Ｑ信号の代わりに所定の直流電圧Ｖmcalを入力させるスイッチＳ２８，Ｓ２９が設けられている。直流電圧Ｖmcalには、通常のＩ，／Ｉ信号入力時と同レベルの例えば、０．６２５Ｖのような電圧が選択される。

キャリブレーション回路２３１は、上記ミキサ回路ＭＩＸの差動出力の電位差を検出するコンパレータＣＭＰと、上記スイッチＳ２１〜Ｓ２９等を制御してキャリブレーションを実行する制御ロジックＣＴＬと、複数の定電流源Ｉ１〜Ｉ６およびこれらの定電流源Ｉ１〜Ｉ６の電流を選択的に合成するスイッチＳ１１〜Ｓ１６からなるＤＡコンバータＤＡＣと、該ＤＡコンバータＤＡＣの出力電流をレベルシフト回路ＤＬＳの差動出力のいずれから引き抜くか選択する切替えスイッチＳ１０などから構成される。定電流源Ｉ１〜Ｉ６は、Ｉ１の電流が最も大きく、Ｉ２はＩ１の１／２、Ｉ３はＩ２の１／２……のように、２のｎ乗の重み付けがされている。

制御ロジックＣＴＬには、ＤＡコンバータＤＡＣの入力値に相当する７ビットの制御コードを保持するレジスタＲＥＧが設けられ、このレジスタＲＥＧの各ビットの値はコンパレータＣＭＰの出力に応じて順次設定される。このレジスタＲＥＧに設定された制御コードによって、ＤＡＣ内の定電流源Ｉ１〜Ｉ６と直列のスイッチＳ１１〜Ｓ１６および切替えスイッチＳ１０がオン・オフ制御される。具体的には、レジスタＲＥＧの制御コードのビット"Ｂ０"によって切替えスイッチＳ１０が制御され、ビット"Ｂ１"〜"Ｂ６"によってＤＡＣ内のイッチＳ１１〜Ｓ１６が制御される。制御ロジックＣＴＬは、図１の制御ロジック２６０と別個に構成されていても良いし一体に構成されていても良い。

次に、実施例の変調回路のキャリブレーション動作を、図５を用いて説明する。なお、このキャリブレーションは、ベースバンド回路３００から制御ロジックＣＴＬ（２６０）へ送信モードの開始を指示する所定のコマンドが与えられ、制御ロジックＣＴＬがこのコマンドを解読することによって順次生成される制御信号によってシーケンシャルに実行される。本実施例ではこのコマンドを"Ｗｏｒｄ３"と称する。

変調回路のキャリブレーションが開始されると、まず制御ロジックＣＴＬは制御信号ＩＱＳＷ＿ＯＮをロウレベルに保持してスイッチＳ２６，Ｓ２７をオフ状態にしてＩ，／Ｉ信号およびＱ，／Ｑ信号の入力を禁止した状態で、制御信号IQMOD_ONを立ち上げてＩ側の変調回路２３３ａとＱ側の変調回路２３３ｂを活性化させる。また、制御信号MCAL_ONによってコンパレータＣＭＰを活性化させるとともにスイッチＳ２８，Ｓ２９をオン状態にして同一の直流電圧ＶmcalをプリアンプＡＭＰ０の差動入力端子に印加させてプリアンプ以降の回路が持つオフセットが出力に現われるようにする（図５タイミングｔ７）。

続いて、Ｉ側のキャリブレーション制御信号ICAL_ONを立ち上げて、スイッチＳ２１，Ｓ２２を切り替えて中間周波数の信号φIF1，／φIF1の代わりに直流電圧ＶL，ＶHをミキサ回路ＭＩＸの上段差動トランジスタに入力させる。これとともに、スイッチＳ２３，Ｓ２４をオン状態にして下段差動トランジスタのエミッタ端子間に抵抗Ｒｅ０を接続させる。これにより、ミキサ回路ＭＩＸのゲインが高くされる。また、Ｉ側のミキサ回路ＭＩＸのスイッチＳ２５は定電流用トランジスタＱ１３，Ｑ１４のベースにバイアス電圧Ｖbiasが印加される状態にし、Ｑ側のミキサ回路ＭＩＸのスイッチＳ２５は定電流用トランジスタＱ１３，Ｑ１４のベースに接地電位ＧＮＤが印加される状態にする（図５タイミングｔ７１）。これにより、Ｑ側のミキサ回路ＭＩＸは非活性化され、コンパレータＣＭＰにはＩ側の変調回路２３３ａのオフセットに応じた出力のみが入力されるようになる。

その後、制御ロジックＣＴＬは、コンパレータＣＭＰの出力を参照してＤＡコンバータＤＡＣのスイッチＳ１０〜Ｓ１６の状態を決定して行く。具体的には、まずレジスタＲＥＧの制御コードビットＢ０〜Ｂ６を"０"にしてスイッチＳ１１〜Ｓ１６をすべてオフしＤＡコンバータＤＡＣの電流がレベルシフト回路ＤＬＳから流されないようにする。また、スイッチＳ１０は／Ｉin信号側に接続した状態で、コンパレータＣＭＰの出力を判定する。

ここで、コンパレータＣＭＰの出力がハイレベルであったとすると、その場合にはレベルシフト回路ＤＬＳの差動出力Ｉin、／ＩinのうちＩin信号の電位の方が高いということであるので、スイッチＳ１０に対応したレジスタＲＥＧの制御ビットＢ０を"１"に設定してスイッチＳ１０を逆のＩin信号側に切り替える。次に、ＤＡＣの電流源Ｉ１〜Ｉ６のうち最も電流の大きなＩ１と直列のスイッチＳ１１に対応したレジスタＲＥＧの制御ビットＢ１を"１"に設定してスイッチＳ１１をオン状態にさせる。これによって、ＤＣレベルシフト回路ＤＬＳの差動出力のうちＩ信号の出力電位が下げられるようになる。

この状態で、再びコンパレータＣＭＰの出力を判定する。ここで、コンパレータＣＭＰの出力がハイレベルであったとすると、ＤＣレベルシフト回路ＤＬＳのＩ信号の電位の方がまだ高いということであるので、制御ビットＢ０と同様に、制御ビットＢ１は"１"、スイッチＳ１１はオンの状態を保持する。

次の時間で、ＤＡＣの電流源Ｉ１〜Ｉ６のうち２番目に大きな電流源Ｉ２と直列のスイッチＳ１２に対応したレジスタＲＥＧの制御ビットＢ２を"１"に設定してスイッチＳ１２をオン状態にさせる。これによって、ＤＣレベルシフト回路ＤＬＳの差動出力のうちＩ信号側の出力電位がさらに下げられるようになる。

２回目の判定でコンパレータＣＭＰの出力がロウレベルであったすると、この場合にはＤＣレベルシフト回路ＤＬＳのＩin信号の電位の方が低くなったということであるので、レジスタＲＥＧの制御ビットＢ２を"０"に戻しＳ１２をオフ状態にして、そのまま制御ビットＢ２の状態を保持する。

以後、同様にレジスタＲＥＧの制御ビットＢ３〜Ｂ６を順次"１"にしてスイッチＳ１３〜Ｓ１６を順次オンさせる。コンパレータＣＭＰの出力がハイレベルの時は制御ビットを"１"のまま保持し、ロウレベルの時は制御ビットを"０"にしてそのまま保持する。このような動作により、レジスタＲＥＧのすべての制御ビットＢ０〜Ｂ６の状態が設定され、ＤＡＣの電流源Ｉ１〜Ｉ６のうちオンしているスイッチの合計分だけＩin信号の電位が／Ｉin信号の電位に近づき、Ｉin信号と／Ｉin信号の電位差であるオフセット電圧が小さくなる。

図５のタイミングｔ７１の段階で／Ｉin信号側の電位が高い場合には、制御ビットＢ０は"０"に保持され、以後同様に／Ｉin信号側電位がＩin信号電位に近づく方向のキャリブレーションが行われ、オフセット電圧が小さくする。

制御ビットＢ６の設定が終了した時点で制御信号ICAL_ONを立ち下げてＩ側の変調回路のキャリブレーションが終了する（図５タイミングｔ７２）。なお、最後の設定状態は、後段のミキサ回路ＭＩＸの入力ＤＣオフセットが最も小さな状態となるので、レジスタＲＥＧの状態は次にキャリブレーションを行なうまでそのまま保持される。

次に、Ｑ側のキャリブレーション制御信号QCAL_ONを立ち上げて、Ｑ側のミキサ回路ＭＩＸの上段に直流電圧ＶL，ＶHを印加するとともにＱ側のミキサ回路ＭＩＸのスイッチＳ２５を定電流用トランジスタＱ１３，Ｑ１４のベースにバイアス電圧Ｖbiasが印加される状態にする（図５タイミングｔ７３）。そして、上記Ｉ側と同様な手順でＱ側の変調回路のキャリブレーションを実行し、Ｑ側のＤＡコンバータに対応したレジスタＲＥＧの各ビットを設定して制御信号QCAL_ONを立ち下げてＱ側の変調回路のキャリブレーションを終了する（図５タイミングｔ７４）。

その後、このとき同時に制御信号MCAL_ONを立ち下げてスイッチＳ２８，Ｓ２９をオフ状態にして、Ｉ，Ｑの変調回路２３３ａ，２３３ｂに直流電圧Ｖmcalが入力されないようにする。それから、所定時間経過後に、制御信号ＩＱＳＷを立ち上げることによってスイッチＳ２６，Ｓ２７をオン状態にしてＩ，／Ｉ信号およびＱ，／Ｑ信号がそれぞれのプリアンプＡＭＰ０に入力可能な状態にする（図５タイミングｔ７５）。そして、さらに所定時間が経過すると、ベースバンド回路からＩ，／Ｉ信号（またはＱ，／Ｑ信号）がプリアンプＡＭＰ０に入力され、送信が開始されるようになる（図５タイミングｔ７６）。送信が開始されてもＤＡコンバータＤＡＣは動作状態にされており、これによりプリアンプＡＭＰ０等の入力回路の有するＤＣオフセットの影響を受けない変調が可能となる。

図７はキャリブレーション動作時における、Ｉ信号側のミキサ回路ＭＩＸの出力電圧（MOD_OUT）の推移例を示す。実線Ｃ１がI信号側、破線Ｃ２が／Ｉ信号側の電圧を示し、横軸(サイクル)の０〜１までが前述の動作説明における制御ビットＢ０の設定、１〜２までがＢ１、２〜３までがＢ２、以後順次サイクル７までＢ６までの設定を行う。サイクル０が図５のタイミングｔ７１、サイクル７がｔ７２のタイミングに相当し、サイクル７以後はオフセット電圧の最小レベルが保持される。

図８には、このようなキャリブレーションを行なった後の変調回路のキャリアリーク特性とキャリブレーションを行なう前の変調回路のキャリアリーク特性を示す。
図８において、Ａはキャリブレーション後のキャリアリーク特性、Ｂはキャリブレーション前のキャリアリーク特性である。図８より、キャリブレーション前はＤＣオフセット７．５ｍＶ以上でキャリアリークが−３１ｄＢｃを超えてしまうが、キャリブレーション後はキャリアリークが−４０ｄＢｃ以下に抑えられ、送信特性劣化を招く−３１ｄＢｃを超えないことが分かる。

次に、実施例の高周波ＩＣにおける上記キャリブレーション動作を含むモード制御全体の流れを、図６のタイミングチャートを用いて説明する。
システムの電源が投入されると、高周波ＩＣ２００に対して電源の供給が開始される。また、電源の立上がり後にベースバンドＩＣ３００から高周波ＩＣに対して例えば 内部のリセットを指令するコマンド"Ｗｏｒｄ４"が供給される。すると、制御回路２６０によって高周波ＩＣ内部のレジスタなどの回路がリセット状態にされ、高周波ＩＣはアイドルモード（コマンド待ちのスリープ状態）に入る（図６タイミングｔ１）。

このアイドルモード"Ｉｄｌｅ"中に、ベースバンドＩＣからＶＣＯのキャリブレーションを指示する所定のビットもしくはコードを含むコマンド"Ｗｏｒｄ７"が供給されると、高周波ＩＣ内のＲＦＶＣＯとＴＸＶＣＯのキャリブレーション処理（周波数の測定と記憶）が行なわれる（図６タイミングｔ２）。

その後、ベースバンドＩＣは 測定開始コマンド"Ｗｏｒｄ７"の送信後、適当な時間が経過すると初期設定を指令する"Ｗｏｒｄ５" "Ｗｏｒｄ６"を送って来る（図６タイミングｔ３）。ＴＸＶＣＯの周波数測定が終了すると、終了が制御回路に通知されるように構成されており、制御回路は測定終了後に高周波ＩＣ内部を送受信動作のために初期設定する。

この初期設定が終了すると、ベースバンドＩＣから高周波ＩＣに対して、使用チャネルの周波数情報を含むコマンド"Ｗｏｒｄ１"が供給され、制御回路はＶＣＯを起動するウォームアップモード"Warm up"に入る（図６タイミングｔ４）。このコマンド"Ｗｏｒｄ１"には送信または受信を指示するビットも含まれており、そのビットに応じて受信の時は、ＲＦＶＣＯを再キャリブレーションした後、ベースバンドからの周波数情報に基づいてＲＦＶＣＯ（２６２）の使用バンドの選択動作を行なう。そして、ＲＦＶＣＯを発振動作させ、ＲＦシンセサイザ２６３をロック状態にさせる。

その後、ベースバンドＩＣから受信動作を指令するコマンド"Ｗｏｒｄ２"が送られて来ると、受信モード"Ｒｘ"に入り、受信系回路ＲＸＣを動作させて受信信号の増幅、復調を行なわせる（図６タイミングｔ５）。

次に、受信モード"Ｒｘ"が終了するとベースバンドＩＣ３００から周波数情報を含むコマンド"Ｗｏｒｄ１"が高周波ＩＣ２００に供給され、再び制御回路２６０はＶＣＯを起動するウォームアップモード"Warm up"に入る（図６タイミングｔ６）。このコマンド内の送信または受信を指示するビットが送信を示しているときは、ＲＦＶＣＯとＴＸＶＣＯを再キャリブレーションした後、ベースバンドＩＣからの周波数情報に基づいてＲＦＶＣＯとＴＸＶＣＯの使用バンドの選択動作を行なう。そして、バンド決定後にＲＦシンセサイザ２６３をロック状態にさせる。

その後、ベースバンドＩＣ３００から高周波ＩＣ２００に対して送信モードの開始を指令するコマンド"Ｗｏｒｄ３"が送られ、"Ｗｏｒｄ３"を受信すると、制御回路２６０は送信モードに入り、本実施例のキャリブレーション回路２３１による変調回路２３３ａ，２３３ｂのキャリブレーションなど送信の準備をし、送信ループＴｘＰＬＬをロック状態にさせてから送信信号の変調、増幅を行なわせる（図６タイミングｔ７）。なお、上記受信モード"Ｒｘ"および送信モード"Ｔｘ"は、それぞれタイムスロットと呼ばれる時間単位（例えば５７７μ秒）で実行される。

以上説明したように、前記実施例の高周波ＩＣにおける変調回路２３３ａ，２３３ｂのキャリブレーションは、極めて短い時間内に終了することができるため、ＧＳＭの送信動作を遅らせたり、送信に支障をきたしたりすることなく実行することができる。

最後に、図１の高周波ＩＣ２００のより詳細な説明を行なう。この実施例の高周波ＩＣ２００は、ＧＳＭ８５０とＧＳＭ９００、ＤＣＳ１８００、ＰＣＳ１９００の４つの周波数帯の信号の変復調が可能に構成されている。また、これに応じて、受信側には、それぞれの周波数帯に応じたフィルタ４２０ａ、４２０ｂ、４２０ｃ，４２０ｄが設けられている。

受信系回路ＲＸＣは、ＰＣＳ、ＤＣＳ、ＧＳＭの各周波数帯の受信信号をそれぞれ増幅するロウノイズアンプ２１０ａ，２１０ｂ，２１０ｃ，２１０ｄと、後述の高周波発振回路（ＲＦＶＣＯ）２６１で生成された局部発振信号φRFを分周し互いに９０°位相がずれた直交信号を生成する分周移相回路２１１と、ロウノイズアンプ２１０ａ，２１０ｂ，２１０ｃ，２１０ｄで増幅された受信信号に分周移相回路２１１で生成された直交信号をミキシングすることで復調およびダウンコンバートを行なうミキサ２１２ａ，２１２ｂと、復調されたＩ，Ｑ信号をそれぞれ増幅してベースバンド回路３００へ出力する高利得増幅部２２０Ａ，２２０Ｂと、高利得増幅部２２０Ａ，２２０Ｂ内のアンプのゲインを制御したり入力ＤＣオフセットをキャンセルするためのゲイン制御&キャリブレーション回路２１３などからなる。本実施例の受信系回路ＲＸＣは、受信信号を直接ベースバンドの周波数帯の信号にダウンコンバートするダイレクトコンバージョン方式を採用している。

制御系回路ＣＴＣには、チップ全体を制御する制御回路（コントロールロジック）２６０と、基準となる発振信号φref を生成する基準発振回路（ＤＣＸＯ）２６１、周波数変換用の高周波発振信号φRFを生成する局部発振回路としての高周波発振回路（ＲＦＶＣＯ）２６２、該高周波発振回路（ＲＦＶＣＯ）２６２と共にＰＬＬ回路を構成するＲＦシンセサイザ２６３、ＲＦＶＣＯ２６２により生成された発振信号φRF を分周して送信信号の変調および第１段階のアップコンバージョンに必要な中間周波数の信号φIFを生成する分周回路２６４、発振信号φRF を分周して送信用ＰＬＬ回路のフィードバック信号の周波数変換に必要な信号を生成する分周回路２６５，２６６やモード切替えスイッチＳＷ１，ＳＷ２などが設けられている。

制御回路２６０には、ベースバンド回路３００から同期用のクロック信号ＣＬＫと、データ信号ＳＤＡＴＡと、制御信号としてのロードイネーブル信号ＬＥＮとが供給されており、制御回路２６０は、ロードイネーブル信号ＬＥＮが有効レベルにアサートされると、ベースバンド回路３００から伝送されてくるデータ信号ＳＤＡＴＡをクロック信号ＣＬＫに同期して順次取り込んで、データ信号ＳＤＡＴＡに含まれるコマンドに応じてチップ内部の制御信号を生成する。特に制限されるものでないが、データ信号ＳＤＡＴＡはシリアルで伝送される。

送信系回路ＴＸＣは、ＲＦＶＣＯ２６２により生成された発振信号φRF を分周回路２６４で分周して生成した例えば１６０ＭＨｚのような中間周波数の信号φIFをさらに２分周しかつ互いに９０°位相がずれた直交信号を生成する分周移相回路２３２、生成された直交信号をベースバンド回路３００から供給されるＩ信号とＱ信号により変調をかける変調回路２３３ａ，２３３ｂ、変調された信号を合成する加算器２３４と、所定の周波数の送信信号φTXを発生する送信用発振回路（ＴＸＶＣＯ）２４０、送信用発振回路（ＴＸＶＣＯ）２４０から出力される送信信号φTXをカプラ２８０ａ，２８０ｂ等で抽出しアッテネータＡＴＴで減衰したフィードバック信号と前記高周波発振回路（ＲＦＶＣＯ）２６２で生成された高周波発振信号φRFを分周した信号φRF’とをミキシングすることでそれらの周波数差に相当する周波数の信号を生成するダウンコンバートミキサ２３５、該ミキサ２３５の出力と前記加算器２３４で合成された信号TXIFとを比較して位相差を検出する位相比較器２３６、該位相検出器２３６の出力に応じた電圧を生成するループフィルタ２３７、送信用発振回路（ＴＸＶＣＯ）２４０の出力を分周してＧＳＭの送信信号とする分周回路２３８、送信出力用バッファ回路２３９ａ，２３９ｂなどから構成されている。

この実施例の送信系回路は、送信Ｉ，Ｑ信号を中間周波数の搬送波で直交変調するとともに、ＴＸＶＣＯ２４０の出力側からの帰還信号をＲＦＶＣＯ２６２の高周波発振信号φRFを分周した 信号φRF’とミキシングすることで周波数差に相当する中間周波数の信号にダウンコンバートした後、該信号と上記直交変調後の信号とを位相比較して位相差に応じてＴＸＶＣＯ２４０を制御するオフセットＰＬＬ方式を採用している。また、ダウンコンバートミキサ２３５の出力は、ＧＭＳＫ変調のＧＳＭモードと８ＰＳＫ変調のＥＤＧＥモードとで異なるパスを通して位相比較器２３６へ供給される。

そして、そのパスを切り替えるためにスイッチＳＷ３，ＳＷ４が設けられている。ＧＳＭモードのときの信号パスには、バッファＢＦＦ１とロウパスフィルタＳＬＰＦ１とバッファＢＦＦ２とが設けられている。また、ＥＤＧＥモードのときの信号パスには、可変利得アンプＭＶＧＡとロウパスフィルタＭＬＰＦ２とリミッタＬＩＭ２とロウパスフィルタＬＰＦ３とが設けられている。また、ダウンコンバートミキサ２３５の出力をＧＭＳＫ変調のＧＳＭモードと８ＰＳＫ変調のＥＤＧＥモードとで異なるパスを通して位相比較器２３６へ供給するのに応じて、ミキサ２３３ａ，２３３ｂで直交変調され加算器２３４で合成された中間周波数の送信信号を位相比較器２３６へ供給するパスを切り替えるスイッチＳＷ５が設けられ、ＥＤＧＥモードのときは送信信号がリミッタＬＩＭ１とロウパスフィルタＬＰＦ４を通して位相比較器２３６へ供給される。

さらに、この実施例の送信系回路ＴＸＣにおいては、ＥＤＧＥモードの際の振幅制御のために前記ダウンコンバートミキサ２３５の出力とミキサ２３３ａ，２３３ｂで直交変調され加算器２３４で合成された送信信号とを比較して振幅差を検出する振幅比較回路２４４、該振幅比較回路２４４の出力を帯域制限するループフィルタ２４５、帯域制限された信号を増幅する可変利得アンプ（ＩＶＧＡ）２４６、増幅された振幅制御ループの電圧を電流に変換する電圧−電流変換回路２４７、レベル変換回路２４８、電流を電圧に変換するフィルタ２４９などからなる振幅制御ループが設けられており、位相変調と並行して振幅変調を行なえるように構成されている。

次に、ＤＣオフセットのキャリブレーション回路を有する変調回路を使用したＷＣＤＭＡ方式の無線通信が可能なシステムを構成する高周波ＩＣの送信系回路の構成例を、図９を用いて説明する。

この実施例の送信系回路は、送信用の局部発振信号φTXLOを生成する発振器２６７、生成された発振信号φTXLOを分周する分周器２６８、発振信号φTXLOまたは分周器２６８で分周された信号を分周し互いに９０°位相がずれた直交信号を生成する分周移相器２３２、分周移相された信号をバッファリングするバッファＢＦＦ、ベースバンド回路から入力されるＩ，Ｑ信号を増幅する増幅器２３０ａ，２３０ｂ、高調波を除去するロウパスフィルタＬＰＦａ，ＬＰＦｂ、分周移相器２３２からの信号と入力Ｉ，Ｑ信号を合成して直交変調とアップコンバートを同時に行なう変調器２３３ａ，２３３ｂ、該変調器２３３ａ，２３３ｂ内のＤＣオフセットをキャンセルするキャリブレーション回路２３１、変調後の信号をベースバンド回路から供給される出力レベル指示信号Ｖctlに応じて増幅するリニア可変増幅器ＲＦＶＧＡａ，ＲＦＶＧＡｂ，ＲＦＶＧＡｃなどから構成されている。

変調器２３３ａ，２３３ｂは、ベースバンドの周波数帯のＩ，Ｑ信号を直接送信周波数の信号に変換可能なダイレクトアップコンバージョン方式の変調回路として構成されている。また、この実施例の送信系回路は、１９２０〜１９８０ＭＨｚ帯（band1）、１８５０〜１９１０ＭＨｚ帯 (band2)、８２４〜８４９ＭＨｚ帯 (band5)を扱えるトリプルバンドの送信系回路として構成されている。

そのため、局部発振信号φTXLOを生成する発振器２６７は、各バンドに応じて３８４０〜３９６０ＭＨｚ、３７００〜３８２０ＭＨｚ、３２９６〜３３９６ＭＨｚの発振信号φTXLOを生成する。そして、低周波のband5のときは分周器２６８をバイパスさせるスイッチＳＷはオフしてφTXLOを４分周して変調器２３３ａ，２３３ｂへ供給し、高周波のband1及びband 2のときは分周器２６８をスイッチＳＷはオンしてφTXLOをバイパスさせ、２分周して変調器２３３ａ，２３３ｂへ供給するように制御される。

図１０（Ａ）には、ＧＳＭ方式の信号送信の際の変調器２３３ａ，２３３ｂのキャリブレーションのタイミングが示されている。また、図１０（Ｂ）には、図９の送信系回路におけるＷＣＤＭＡ方式の信号送信の際の変調器２３３ａ，２３３ｂのキャリブレーションのタイミングが示されている。図１０（Ａ）において、"Ｒｘ"は受信スロット、"Ｔｘ"は送信スロットである。周知のように、ＧＳＭ方式はＴＤＭＡ方式であり、送信と受信は時分割で別々に行なわれる。一方、ＷＣＤＭＡ方式の無線通信では送信と受信が並行して行なわれる。そのため、図１０（Ｂ）のように、送信開始前に１回だけキャリブレーションが実行される。

ＧＳＭ方式の際には、前述したように、例えば送信開始を指令するコマンドに基づいてキャリブレーションを行なうように回路を構成することが考えられるが、その場合には、図１０（Ａ）に示すように、各送信スロット"Ｔｘ"の直前にキャリブレーションが実行される。

以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明はそれに限定されるものでない。例えば図９に破線で示すように温度検出回路２７０を設けておいて、１度キャリブレーションを行なったなら、それ以降はベースバンド回路から送信開始コマンドを受けかつ温度が所定以上になった場合にのみキャリブレーションを行なうようにすることも可能である。また、制御ロジック２６０内にキャリブレーション実行フラグもしくはカウンタを設けておいて、送信開始コマンド１回おきあるいは所定回数ごとにキャリブレーションを行なうように構成しても良い。

また、図１の実施例では、直交変調用のミキサ２３３ａ，２３３ｂで送信Ｉ，Ｑ信号と合成される中間周波数の信号φIFを、ＲＦＶＣＯ２６２により生成された発振信号φRFからＩＦ用分周器２６４で分周して生成するようにしているが、中間周波数の信号φIFを発生するＶＣＯとシンセサイザとからなるＰＬＬ回路を別途設けて生成するようにしても良い。

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である携帯電話機のような無線通信システムに用いられる高周波ＩＣにおける送信用変調回路に適用したものについて説明したが、それに限定されず、無線ＬＡＮ用の高周波ＩＣその他、受信信号や送信信号の周波数変換や変復調を行なう回路に適用することができる。

本発明を適用した通信用半導体集積回路（高周波ＩＣ）とそれを用いた通信システムの一例を示すブロック図である。 実施例の高周波ＩＣにおける変調回路とキャリブレーション回路の構成例を示すブロック図である。 図３（Ａ）は実施例の変調回路に用いられるミキサの前段のプリアンプとＤＣレベルシフト回路の具体例を示す回路図、また図３（Ｂ）は本発明者らが本発明に先立って検討したプリアンプとＤＣレベルシフト回路の例を示す回路図である。 図４（Ａ）は図３（Ａ）の回路を用いたＤＣオフセット電圧の大きい変調回路のキャリアリーク特性を示す特性図、図４（Ｂ）は図３（Ｂ）の回路を用いたＤＣオフセット電圧の小さい変調回路のキャリアリーク特性を示す特性図である。 実施例の変調回路のキャリブレーション動作を示すタイミングチャートである。 実施例の高周波ＩＣにおけるモード制御およびＲＸ−ＰＬＬ、ＴＸ−ＰＬＬ回路のキャリブレーション並びに変調回路のキャリブレーションの手順を示すタイミングチャートである。 実施例の変調回路のキャリブレーション動作時におけるＤＣオフセットの変化の一例を示す説明図である。 実施例のキャリブレーション回路を適用する前と適用した後のＤＣオフセット電圧とキャリアリークとの関係を示すグラフである。 ＤＣオフセットのキャリブレーション回路を有する実施例の変調回路を使用したＷＣＤＭＡ方式の無線通信が可能なシステムを構成する高周波ＩＣの送信系回路の構成例を示すブロック図である。 図１０（Ａ）はＧＳＭ方式におけるキャリブレーションのタイミングを示すタイミングチャート、図１０（Ｂ）は図９の高周波ＩＣのＷＣＤＭＡ方式時におけるキャリブレーションのタイミングを示すタイミングチャートである。

符号の説明

２００ 高周波ＩＣ
２１０ ロウノイズアンプ
２１２ 復調&ダウンコンバート用ミキサ
２１３ 受信回路のゲイン制御&キャリブレーション回路
２６４ ＩＦ用分周回路
２３１ ＤＣオフセットキャリブレーション回路
２３３ 変調&アップコンバート用ミキサ
２３５ オフセットミキサ
２４０ 送信用発振回路（ＴＸＶＣＯ）
２６０ 制御回路
２６１ 基準発振回路
２６２ 局部発振回路（ＲＦＶＣＯ）
２６３ シンセサイザ
３００ ベースバンド回路
４００ 送受信用アンテナ
４１０ 送受信切り替え用のスイッチ
４２０ フィルタ
４３０ 高周波電力増幅回路

Claims (9)

1. 送信用ベースバンド信号と搬送波信号とを合成して送信信号を形成するミキサを有する変調回路と、
   該変調回路において前記送信用ベースバンド信号が供給される前記ミキサの差動入力の両入力端子を等電位に制御するとともに前記ミキサの前記差動入力に前記搬送波信号が入力されないように前記搬送波信号の入力を遮断した状態で前記送信信号が形成される前記ミキサの差動増幅出力の電位差をコンパレータによって検出して、該コンパレータの検出結果に基づいて前記ミキサの前記差動入力の電位を変化させることにより、前記差動増幅出力の前記電位差を減少させるキャリブレーション回路とを備えること特徴とする通信用半導体集積回路。
2. 前記キャリブレーション回路による前記電位差の検出および前記電位差の減少が、外部から供給される所定のコマンドに応答して実行されるように構成されていることを特徴とする請求項１に記載の通信用半導体集積回路。
3. 時間的に連続した複数のタイムスロットからなるフレームを単位として送信を行ない、前記キャリブレーション回路による前記電位差の検出および前記電位差の減少は、前記フレーム内の送信用タイムスロットの送信準備期間に実行されるように構成されていることを特徴とする請求項１または請求項２に記載の通信用半導体集積回路。
4. 前記キャリブレーション回路による前記電位差の検出を前記送信タイムスロットの送信準備期間の前半で行ない、送信準備期間の後半で検出結果に基づく前記電位差の減少を行なうように構成されていることを特徴とする請求項３に記載の通信用半導体集積回路。
5. 前記フレームに複数の送信用タイムスロットが含まれる場合に、前記キャリブレーション回路による前記電位差の検出および前記電位差の減少が、前記複数の送信用タイムスロットのそれぞれの送信準備期間ごとに実行されるように構成されていることを特徴とする請求項３に記載の通信用半導体集積回路。
6. 受信信号と搬送波信号とを合成して受信用ベースバンド信号を形成するミキサを有する復調回路をさらに有し、前記変調回路と前記復調回路が同時に動作して送信処理と受信処理を並行して実行可能に構成され、送受信処理の前に前記キャリブレーション回路による前記電位差の検出および前記電位差の減少を１度だけ実行するように構成されていることを特徴とする請求項１に記載の通信用半導体集積回路。
7. 前記変調回路は、前記送信ベースバンド信号としての差動入力信号を増幅する初段増幅回路と、該初段増幅回路により増幅された増幅信号のＤＣレベルをシフトするＤＣレベルシフト回路と、該ＤＣレベルシフト回路によってシフトされた信号と前記搬送波信号とを合成して前記送信信号を形成する前記ミキサとから構成され、前記初段増幅回路はＭＯＳトランジスタとＮＰＮバイポーラトランジスタとにより構成されていることを特徴とする請求項１乃至請求項６のいずれかに記載の通信用半導体集積回路。
8. 前記変調回路の前記ミキサは、１つの下段差動トランジスタ対と、第１の電源電圧端子と第２の電源電圧端子との間に前記下段差動トランジスタ対の各トランジスタと直列形態をなすように接続された２つの上段差動トランジスタ対とからなり、前記下段差動トランジスタ対の入力端子に前記送信用ベースバンド信号が入力され、前記２つの上段差動トランジスタ対の入力端子に互いに位相が９０°ずれた搬送波信号が入力可能に構成され、前記キャリブレーション回路による前記電位差の検出の際に、前記搬送波信号の前記入力が遮断され前記２つの上段差動トランジスタ対の一方のトランジスタの入力端子に第１の直流電圧が印加され、他方のトランジスタの入力端子に前記第１の直流電圧よりも高い第２の直流電圧が印加されるように構成されていることを特徴とする請求項７に記載の通信用半導体集積回路。
9. 前記変調回路の前記ミキサは、ゲイン切り替え可能に構成され、前記キャリブレーション回路による前記電位差の検出の際は、前記送信用ベースバンド信号と前記搬送波信号とが入力されて変調を行なう際よりもゲインが高く設定されることを特徴とする請求項８に記載の通信用半導体集積回路。

Images