JP4581349B2

JP4581349B2 - Manufacturing method of bonded SOI wafer

Info

Publication number: JP4581349B2
Application number: JP2003209513A
Authority: JP
Inventors: 悦郎森田; 真司大川; 五十六小野
Original assignee: Sumco Corp
Current assignee: Sumco Corp
Priority date: 2003-08-29
Filing date: 2003-08-29
Publication date: 2010-11-17
Anticipated expiration: 2023-08-29
Also published as: JP2005079109A

Description

【０００１】
【発明の属する技術分野】
本発明は、二枚のシリコンウェーハをシリコン酸化膜を介して貼合せてＳＯＩ(Silicon On Insulator)ウェーハを製造する、いわゆる貼合せＳＯＩウェーハの製造方法に関する。更に詳しくは、埋込み酸化膜層全体が被包され、露出していない貼合せＳＯＩウェーハの製造方法に関するものである。
【０００２】
【従来の技術】
半導体集積回路の高集積性、高性能、多機能性、高信頼性に伴い、パターンの寸法はますます細かくなってきている。これに伴い、デバイス形成領域となるウェーハ表面層に酸化膜層を隔てて無欠陥の薄膜化したＳＯＩ層を有するＳＯＩウェーハが要望されている。このようなＳＯＩウェーハを作製する方法としては、薄膜化される活性ウェーハと、支持ウェーハを貼合せて形成する貼合せ法や、ウェーハ表面より酸素イオンを注入してウェーハ表面から所定の深さの領域にＢＯＸ層を形成するＳＩＭＯＸ（Separation by IMplanted OXygen）法等がある。
このうち、貼合せ法によるＳＯＩウェーハの製造方法としては、図７（ａ）に示すように、ＳＯＩウェーハ４は、半導体ウェーハ１と支持ウェーハ２を酸化膜３を介して貼合せ、半導体ウェーハ１を所望の厚さに形成して単結晶シリコン層とすることにより形成される。得られたＳＯＩウェーハ４の埋込みシリコン酸化層３における端縁３ａ，３ａは埋込まれずに側面に露出する。このため、半導体デバイス製造工程においてフッ酸水溶液等によりエッチングされるときに、酸化膜３の露出した端縁３ａ，３ａがエッチングにより除去される。その結果、図７（ｂ）に示すように、上層に相当する単結晶シリコン層１の端面１ａ，１ａがひさし状に張出した状態になる。この張出し部分１ａ，１ａは厚さが薄いため、機械的強度に弱く、後続する種々の処理工程中に欠けたり、剥離する。これにより生じたシリコン片はパーティクルとなって活性領域の単結晶シリコン層１の表面に付着してパターン不良や各種の堆積膜の欠陥の原因となり、製品歩留りが低下する問題がある。またエピタキシャル成長させる場合、露出している酸化膜の部分では、ポリシリコンが成長し、フッ酸処理工程でパーティクルの発生原因となる問題がある。
【０００３】
このような問題を改善する方策として、貼合せ法により作製されたＳＯＩ半導体基板の周辺部を除去した後に、該基板の上層部と下層部との間に介在するシリコン酸化膜層を、少なくとも該基板の側面部でシリコン酸化膜可溶剤に対する保護被膜で被覆し、その後上記被膜の不要部分を除去することを特徴とする半導体基板の製造方法が知られている（例えば、特許文献１参照。）
【０００４】
【特許文献１】
特開平４−１２９２６７号公報（特許請求の範囲5.、３頁右下欄１２行目〜５頁右上欄１８行目及び第２図（Ａ）〜（Ｍ））
【０００５】
【発明が解決しようとする課題】
しかし、上記特許文献１に示された方法では、貼合せ法で一般的に行う工程の他に、貼合せた後に埋込み酸化膜の露出した端縁を気相成長により覆う工程や、気相成長により形成した膜を除去する工程が更に付加されており、工程数の増加によって製造コストが増大する問題があった。
本発明の目的は、埋込み酸化膜層全体が被包され、露出していない貼合せＳＯＩウェーハを製造する方法を提供することにある。
本発明の別の目的は、製造コストを低減し得る、貼合せＳＯＩウェーハの製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
請求項１に係る発明は、図４に示すように、(A) 上面に研磨布が展張された研磨定盤と、この研磨定盤の上方に配置される研磨ヘッドとを備え、研磨ヘッドの下面に環状のテンプレートが固着され、このテンプレートの内側にウェーハの直径より若干大径な孔部が形成され、この孔内に軟質のウェーハ中央部のみが接触するような形状を有するバックパットが収納され、上記研磨定盤の上方には研磨布に向けて研磨剤を供給するためのノズルが配設された片面研磨装置を用い、バックパットと研磨布の間に半導体ウェーハを設置し、半導体ウェーハを研磨定盤の研磨布に押し付けて、バックパットに接触しないウェーハ周端縁及び面取り部を上凸に変形させることにより、半導体ウェーハ４１の中央部のみを研磨して半導体ウェーハ４１の断面形状が凹状となるように周端縁及び面取り部を立たせ、熱酸化して少なくとも半導体ウェーハの主面に絶縁膜である酸化膜４１ａを形成し、半導体ウェーハ４１に形成した酸化膜４１ａのうち、重ね合わせる側の主面の周端縁及び面取り部に形成された酸化膜を除去して周端縁を除く重ね合わせ面のみに酸化膜４１ａを残留させた後、半導体ウェーハ４１と支持ウェーハ４２とを酸化膜４１ａを介して重ね合せることにより積層体４３を形成する工程と、(B) 半導体ウェーハ４１を所定の厚さに薄膜化することにより支持ウェーハ４２上に埋込み酸化膜層４１ａを介して薄膜の単結晶シリコン層４４を形成する工程とを含み、(C) 埋込み酸化膜層４１ａ全体を支持ウェーハ４２の重ね合わせ側の主面と単結晶シリコン層４４により被包することを特徴とする貼合せＳＯＩウェーハの製造方法である。
この請求項１に記載された貼合せＳＯＩウェーハの製造方法では、埋込み酸化膜層４１ａ全体を支持ウェーハ４２の重ね合わせ側の主面と単結晶シリコン層４４により被包するので、埋込み酸化膜４１ａの側面が露出しない。また、気相成長等の工程を付加していないため、製造コストを低減できる。
【０００７】
請求項２に係る発明は、請求項１に係る発明であって、工程(B)の半導体ウェーハの薄膜化が、半導体ウェーハの機械加工、化学エッチング又は気相エッチングのいずれかの方法により行われる貼合せＳＯＩウェーハの製造方法である。
請求項３に係る発明は、請求項２に係る発明であって、工程(B)の半導体ウェーハの機械加工による薄膜化が、重ね合わせる側と反対側の前記半導体ウェーハを重ね合わせた後で研削研磨することにより行われる貼合せＳＯＩウェーハの製造方法である。
【０００８】
請求項４に係る発明は、請求項２に係る発明であって、工程(B)の半導体ウェーハの機械加工による薄膜化が、半導体ウェーハを重ね合わせた後で半導体ウェーハを主面と平行に切断することにより行われる貼合せＳＯＩウェーハの製造方法である。
この請求項４に記載された貼合せＳＯＩウェーハの製造方法では、半導体ウェーハを主面と平行に切断することによって得られる切断ウェーハは、その切断面に生じた加工歪みに研削研磨を施すことで、貼合せ用の半導体ウェーハとして再度利用することができる。
【０００９】
請求項５に係る発明は、請求項１に係る発明であって、図２に示すように、工程(B)の半導体ウェーハ２１の薄膜化が、半導体ウェーハ２１の重ね合わせる側の主面及びこの主面に続く面取り部にイオンを注入して半導体ウェーハ２１内部にイオン注入領域２１ｂを形成し、重ね合わせた後の積層体２３を所定の温度で熱処理して半導体ウェーハ２１をイオン注入領域２１ｂで薄膜２４から分離して除去することにより行われる貼合せＳＯＩウェーハの製造方法である。
この請求項５に記載された貼合せＳＯＩウェーハの製造方法では、イオン注入領域２１ｂで薄膜２４から分離することによって得られる剥離ウェーハ２７は、そのイオン注入で生じた欠陥に研削研磨を施すことで、貼合せ用の半導体ウェーハとして再度利用することができる。
【００１０】
請求項６に係る発明は、請求項１に係る発明であって、工程(A)と工程(B)の間における酸化膜の除去が研磨により行われる貼合せＳＯＩウェーハの製造方法である。
この請求項６に記載された貼合せＳＯＩウェーハの製造方法では、研磨、化学エッチングを行うことで重ね合わせる側の主面の周端縁及び面取り部に形成された酸化膜のみを除去できる。
【００１１】
請求項７に係る発明は、請求項１ないし５いずれか１項に係る発明であって、工程(A)の半導体ウェーハ又は支持ウェーハのいずれか一方又はその双方における重ね合わせる側の主面を、酸化性雰囲気下、ＳＣ−１溶液により洗浄した後、重ね合わせる貼合せＳＯＩウェーハの製造方法である。
請求項８に係る発明は、請求項１ないし５いずれか１項に係る発明であって、工程(A)の半導体ウェーハ又は支持ウェーハのいずれか一方又はその双方における重ね合わせる側の主面を、酸化性雰囲気下、有機酸及びオゾンを含む溶液により洗浄した後、重ね合わせる貼合せＳＯＩウェーハの製造方法である。
請求項９に係る発明は、請求項１ないし５いずれか１項に係る発明であって、工程(A)の半導体ウェーハ又は支持ウェーハのいずれか一方又はその双方における重ね合わせる側の主面を、水とＨＦとの重量割合（ＨＦ：Ｈ₂Ｏ）が１：５０〜４００の範囲内にある希ＨＦ溶液により洗浄した後、重ね合わせる貼合せＳＯＩウェーハの製造方法である。
この請求項７ないし９いずれかに記載された貼合せＳＯＩウェーハの製造方法では、ＳＣ−１溶液、有機酸及びオゾンを含む溶液、希ＨＦ溶液により洗浄した後に、重ね合わせることで、貼合せＳＯＩウェーハにおいて過度の熱ストレス、汚染が起きにくく、ＯＳＦも発生しにくくなる。
【００１２】
上記請求項１ないし９いずれか１項に記載された方法により、埋込み酸化膜の側面が露出しないため、高品質のＳＯＩウェーハが得られる。
【００１３】
【発明の実施の形態】
次に本発明の貼合せＳＯＩウェーハの製造方法を説明する。
本発明の貼合せＳＯＩウェーハの製造方法は、(A) 半導体ウェーハと支持ウェーハとを酸化膜を介して重ね合せることにより積層体を形成する工程と、(B) 半導体ウェーハを所定の厚さに薄膜化することにより支持ウェーハ上に埋込み酸化膜層を介して薄膜の単結晶シリコン層を形成する工程とを含む貼合せＳＯＩウェーハの製造方法の改良である。その特徴ある構成は、(C) 埋込み酸化膜層全体を支持ウェーハの重ね合わせ側の主面と単結晶シリコン層により被包するところにある。埋込み酸化膜層全体を支持ウェーハの重ね合わせ側の主面と単結晶シリコン層により被包するので、埋込み酸化膜の側面が露出しない。また、気相成長等の工程を付加していないため、製造コストを低減できる。
具体的には、工程(C)の埋込み酸化膜層全体の被包は、図１に示すように、工程(A)における酸化膜１１ａを半導体ウェーハ１１又は支持ウェーハ１２のいずれか一方の重ね合わせる側の主面及びこの主面に続く面取り部に形成するか、或いは半導体ウェーハ１１又は支持ウェーハ１２のいずれか一方の両主面及び両主面に接続する面取り部に形成し、工程(A)と工程(B)の間で重ね合わせる側の主面の周端縁及び面取り部に形成された酸化膜を除去して周端縁を除く重ね合わせ面のみに酸化膜を残留させることにより行われる。周端縁及び面取り部に形成された酸化膜を除去することで側面から露出していた酸化膜に起因する製品歩留まりの低下を低減でき、周端縁を除く重ね合わせ面のみに酸化膜を残留させているため、高品質のＳＯＩウェーハを得ることができる。
【００１４】
次に本発明第１の実施形態における貼合せＳＯＩウェーハの製造方法を図面に基づいて説明する。
図１に示すように、先ず、チョクラルスキー法で製造され、同一の直径と同一の厚さを有する半導体ウェーハ１１と支持ウェーハ１２をそれぞれ用意する（図１（ａ）及び図１（ｄ））。この半導体ウェーハ１１を熱酸化することによりウェーハ１１の主面に絶縁膜である酸化膜（ＳｉＯ₂膜）１１ａを形成する（図１（ｂ））。次いで、半導体ウェーハ１１に形成した酸化膜のうち、重ね合わせる側の主面の周端縁及び面取り部に形成された酸化膜を除去して周端縁を除く重ね合わせ面のみに酸化膜を残留させる（図１（ｃ））。ここでの重ね合わせる側の主面の周端縁及び面取り部に形成された酸化膜の除去方法としては研磨、化学エッチング等が挙げられる。
【００１５】
研磨による酸化膜の除去には次の方法が挙げられる。両主面及び両主面に接続する面取り部に酸化膜１１ａが形成された半導体ウェーハ１１を用いて説明する。図５（ａ）に示すように、一般的な片面研磨装置５０を用意する。この片面研磨装置５０は、上面に研磨布５１が展張された研磨定盤５２と、研磨定盤５２の上方に配置される研磨ヘッド５３とを備える。研磨ヘッド５３の下面には環状のテンプレート５６が固着される。このテンプレート５６の内側には、ウェーハの直径より若干大径な孔部５６ａが形成され、この孔内にスエードパット、シリコーンゴム、不織布等の軟質のバックパット５７が収納される。このバックパット５７はウェーハ周端縁及び面取り部のみが接触するようなＯリング形状を有する。研磨定盤５２の上方には研磨布５１に向けて研磨剤を供給するためのノズル５５が配設される。このバックパット５７と研磨布５１の間に、重ね合わせる側の主面を研磨布５１と向かい合わせるように半導体ウェーハ１１を設置する。図５（ｂ）に示すように、半導体ウェーハ１１を研磨定盤５２の研磨布５１に押し付けると、バックパット５７に接触しないウェーハ中央部が上凸に変形して、ウェーハ周端縁の酸化膜のみが研磨され、ウェーハ中央部の酸化膜は殆ど研磨されない。このような研磨方法により、図５（ｃ）に示すように、研磨された半導体ウェーハ１１は、周端縁及び面取り部の酸化膜のみが除去され周端縁を除く重ね合わせ面のみに酸化膜１１ａは残留する。
【００１６】
化学エッチングによる酸化膜の除去には次の方法が挙げられる。両主面及び両主面に接続する面取り部に酸化膜１１ａが形成された半導体ウェーハ１１を用いて説明する。図６に示すように、半導体ウェーハ１１中央部を上チャック６１及び下チャック６２により保持し、ウェーハ周端縁及び面取り部に沿った形状を有するエッチングローラ６４を半導体ウェーハ１１の面取り部と一定の間隔を開けて設ける。このエッチングローラ６４の上方には連通孔６４ａが形成され、この連通孔６４ａからウェーハ１１の周端縁及び面取り部付近にエッチング液が供給可能となっている。上チャック６１及び下チャック６２により半導体ウェーハ１１を水平回転させ、更に、連通孔６４ａよりエッチング液を供給する。ウェーハ１１の周端縁及び面取り部に接触したエッチング液６３は、表面張力、遠心力によってウェーハの中央部には行き渡らず、周端縁及び面取り部のみに残留する。このようにしてエッチング液をウェーハ１１の周端縁及び面取り部のみに接触させることで、ウェーハ周端縁及び面取り部の酸化膜のみを除去する。これにより半導体ウェーハ１１は、周端縁及び面取り部の酸化膜のみが除去され周端縁を除く重ね合わせ面のみに酸化膜１１ａは残留する。なお、図１（ｃ）に示す半導体ウェーハ１１はこの図６に示すエッチング方法により施されたものである。
化学エッチングには、水とＨＦとの重量割合（ＨＦ：Ｈ₂Ｏ）が１：０〜１０の範囲内にあるＨＦ溶液により行われる。水とＨＦとの重量割合（ＨＦ：Ｈ₂Ｏ）が１：１０を越えると酸化膜のエッチング速度が遅くなり、均一な酸化膜除去ができなくなるという問題が生じる。
【００１７】
次に、半導体ウェーハ１１と支持ウェーハ１２とを酸化膜１１ａを介して重ね合わせて積層体１３を形成する前に、半導体ウェーハ１１又は支持ウェーハ１２のいずれか一方又はその双方における重ね合わせる側の主面を、酸化性雰囲気下、ＳＣ−１溶液により洗浄するか、又は有機酸及びオゾンを含む溶液により洗浄するか、或いは水とＨＦとの重量割合（ＨＦ：Ｈ₂Ｏ）が１：５０〜４００の範囲内にある希ＨＦ溶液により洗浄した後、重ね合わせることが好ましい。酸化性雰囲気下、ＳＣ−１溶液により洗浄することで、洗浄したウェーハの主面に自然酸化膜が成長し、パーティクル除去に効果がある。また酸化性雰囲気下、有機酸及びオゾンを含む溶液により洗浄することで、洗浄したウェーハの主面に自然酸化膜が成長し、有機物、パーティクル除去に効果がある。更に、希ＨＦ洗浄により洗浄することで、ＨＦ分子がウェーハ表面のＳｉ−Ｏ結合と反応し、Ｓｉ−Ｆ結合となる。このＳｉ−Ｆ結合は分極しているのでＨＦの攻撃を受け易く、これにより重ね合わせる側の主面のＳｉはＳｉＦ₄となって脱離し、重ね合わせる側の主面はＨ基により終端される。このウェーハを重ね合わせ、更に熱処理を施すと、重ね合わせた界面にはＨ₂が生じる。Ｈ₂は体積が非常に小さいため、ここで生じたＨ₂は、熱処理時間が比較的短くても、その重ね合わせた界面から抜け出やすい。この熱処理の結果、貼合せＳＯＩウェーハにおいて過度の熱ストレス、汚染が起きにくく、ＯＳＦも発生しにくい。希ＨＦ溶液を水とＨＦとの重量割合（ＨＦ：Ｈ₂Ｏ）が１：５０〜４００の範囲内に規定したのは、この濃度範囲であれば、ウェーハの重ね合わせ面のＯＨ基の密度が小さくなり、重ね合わせた後に施す熱処理によって、界面に発生するＨ₂Ｏの量が少なくなり、貼合せＳＯＩウェーハの周辺部におけるボイドの発生率をより低減することができるためである。水とＨＦとの重量割合（ＨＦ：Ｈ₂Ｏ）が１：５０未満では、ウェーハ表面のＳｉ−Ｆ結合のＦがＯＨ基に置換した場合にＯＨ基の比率が高くなりすぎて、ウェーハ外周部でのボイド発生率が増大するからである。また、１：４００を越えると、自然酸化膜の除去に時間がかかりすぎる問題を生じる。
【００１８】
次に、図１に戻って、支持ウェーハ１２の主面に半導体ウェーハ１１を酸化膜１１ａを介して室温で重ね合わせて積層体１３を形成する（図１（ｅ））。この積層体１３を酸素（Ｏ₂）又は窒素（Ｎ₂）雰囲気中で９００〜１２００℃の範囲に昇温しこの温度範囲に３０〜１２０分間保持する熱処理を行う。この熱処理は半導体ウェーハ１１の支持ウェーハ１２への貼合せを強固にする熱処理である。
次に、半導体ウェーハ１１を所定の厚さに薄膜化する（図１（ｆ））。半導体ウェーハ１１の薄膜化は、半導体ウェーハ１１の機械加工、化学エッチング又は気相エッチングのいずれかの方法により行われる。機械加工による薄膜化としては、重ね合わせる側と反対側の半導体ウェーハ１１を重ね合わせた後で研削研磨するか、或いは、半導体ウェーハ１１を主面と平行に切断することにより行われる。
切断は、例えばダイヤモンド内周刃で半導体ウェーハの所定厚さ位置で主面と平行に、即ち結合面と平行に切断する。内周刃切断装置としては、例えばＳＯＩウェーハを保持して固定する保持盤と、これに対向配置される吸着盤を具備し、切断するＳＯＩウェーハを挟持するようにする。そして、保持盤と吸着盤はそれぞれウェーハ面に垂直方向に進退動可能に構成されており、かつ保持盤は割り出しピッチ機構を備え、ウェーハが傾斜して切断されないように、内周刃と正確にＳＯＩウェーハの結合面が平行になるように、面合わせ機能を有している。このような切断装置を用いれば、簡単に結合ウェーハの半導体ウェーハの所定位置で主面と平行に切断して、ＳＯＩウェーハと切断ウェーハに分割することができる。切断ウェーハは、その切断面に生じた加工歪みに研削研磨を施すことで、貼合せ用の半導体ウェーハとして再度利用することができる。
更に半導体ウェーハ１１の薄膜化した面を１次研磨及びそれに続く仕上げ研磨を行って薄膜１４を平滑化する（図１（ｆ））。これにより側面に埋込み酸化膜１１ａが露出しないＳＯＩウェーハ１６が得られる。
【００１９】
次に本発明第２の実施形態における貼合せＳＯＩウェーハの製造方法を図２に基づいて説明する。
図２に示すように、この第２の実施形態では、工程(B)の半導体ウェーハ２１の薄膜化が、半導体ウェーハ２１の重ね合わせる側の主面及びこの主面に続く面取り部にイオンを注入して半導体ウェーハ２１内部にイオン注入領域２１ｂを形成し、重ね合わせた後の積層体２３を所定の温度で熱処理して半導体ウェーハ２１をイオン注入領域２１ｂで薄膜２４から分離して除去する、いわゆるスマートカット法によって行われる。
【００２０】
この薄膜化の場合、先ず、重ね合わせて積層体２３を形成する前の半導体ウェーハ２１を熱酸化することによりウェーハ２１の主面に絶縁膜である酸化膜（ＳｉＯ₂膜）２１ａを形成した後に、このウェーハ２１の主面に水素ガスイオンである水素イオン（Ｈ⁺）を３．０×１０¹⁶／ｃｍ²以上又は水素分子イオン（Ｈ₂ ⁺）を１．５×１０¹⁶／ｃｍ²以上のドーズ量でイオン注入する（図２（ａ））。ここで図２（ａ）、図２（ｂ）及び図２（ｄ）中の符号２１ｂは水素ガスイオン又は水素分子イオンの注入により半導体ウェーハ内部に形成されたイオン注入領域であり、このイオン注入領域２１ｂは酸化膜２１ａに平行に、即ち半導体ウェーハ２１表面に平行に形成される。また水素ガスイオン（Ｈ⁺）の場合には、水素分子イオン（Ｈ₂ ⁺）の場合の約２倍の注入量が必要である。なお、水素ガスイオン及び水素分子イオンの注入に代えて、或いは水素ガスイオン又は水素分子イオンとともに、ヘリウムイオン（Ｈｅ⁺）を注入してもよい。この場合、ヘリウムイオンのドーズ量は０．５×１０¹⁶／ｃｍ²以上であることが好ましい。なお、図示しないが、酸化膜２１ａは半導体ウェーハ２１の全面に形成してもよい。
【００２１】
次いで、半導体ウェーハ２１に形成した酸化膜のうち、重ね合わせる側の主面の周端縁及び面取り部に形成された酸化膜を除去して周端縁を除く重ね合わせ面のみに酸化膜を残留させる（図２（ｂ））。この工程では前述した第１実施形態と同様の手法により周端縁及び面取り部に形成された酸化膜を除去を除去する。次に、支持ウェーハ２２を用意し（図２（ｃ））、この支持ウェーハ２２の主面に半導体ウェーハ２１を酸化膜２１ａを介して室温で重ね合わせて積層体２３を形成する（図２（ｄ））。この積層体２３を窒素（Ｎ₂）雰囲気中で５００〜８００℃の範囲に昇温し、この温度範囲に５〜３０分間保持して薄膜分離熱処理を行う。これにより半導体ウェーハ２１がイオン注入領域２１ｂのところで割れて上部の厚肉の剥離ウェーハ２７と下部の薄膜２４に分離する（図２（ｅ））。次に上記半導体ウェーハ２１がイオン注入領域２１ｂで割れた積層体２３の温度を下げ、酸化膜２１ａを介して薄膜２４が積層された支持ウェーハ２２から剥離ウェーハ２７を取除く（図２（ｆ）及び図２（ｇ））。上記支持ウェーハ２２を酸素（Ｏ₂）又は窒素（Ｎ₂）雰囲気中で９００〜１２００℃の範囲に昇温しこの温度範囲に３０〜１２０分間保持する熱処理を行う。この熱処理は薄膜２４の支持ウェーハ２２への貼合せを強固にする熱処理である。更に支持ウェーハ２２の分離面をアニール処理するか又は研磨（タッチポリッシング）して平滑化する（図２（ｆ））。これにより側面に埋込み酸化膜２１ａが露出しないＳＯＩウェーハ２６が得られる。なお、剥離ウェーハ２７は、分離面を研磨して平滑化することにより、再び半導体ウェーハ２１として再利用することができる。
【００２２】
次に本発明第３の実施形態における貼合せＳＯＩウェーハの製造方法を図３に基づいて説明する。
図３に示すように、この第３の実施形態では、工程(B)の半導体ウェーハ３１の薄膜化が、半導体ウェーハ３１の重ね合わせる側の主面及びこの主面に続く面取り部に多孔質のポーラスシリコン層３７を陽極酸化により作製し、このポーラスシリコン層３７に水素アニール処理を施した後に、エピタキシャル成長によって単結晶シリコン薄膜層３４をこの順に形成し、単結晶シリコン薄膜層３４又は支持ウェーハ３２のいずれか一方の重ね合わせる側の主面及びこの主面に続く面取り部に酸化膜３１ａを形成し、重ね合わせた後の積層体３３を所定の温度で熱処理して半導体ウェーハ３１をポーラスシリコン層３７で単結晶シリコン薄膜層３４から分離して除去する、いわゆるＥＬＴＲＡＮ法によって行われる。
【００２３】
この薄膜化の場合、先ず、重ね合わせて積層体３３を形成する前の半導体ウェーハ３１の重ね合わせる側の主面及びこの主面に続く面取り部に多孔質のポーラスシリコン層３７を陽極酸化により作製する（図３（ａ））。次いで、この多孔質のポーラスシリコン層３７に水素アニール処理を施した後に、ポーラスシリコン層３７の上にエピタキシャル成長によって単結晶シリコン薄膜層３４と絶縁膜であるシリコン酸化膜（ＳｉＯ₂膜）３１ａを形成する（図３（ｂ））。
【００２４】
次いで、半導体ウェーハ３１に形成した酸化膜のうち、重ね合わせる側の主面の周端縁及び面取り部に形成された酸化膜を除去して周端縁を除く重ね合わせ面のみに酸化膜を残留させる（図３（ｃ））。この工程では前述した第１実施形態と同様の手法により周端縁及び面取り部に形成された酸化膜を除去を除去する。次に、支持ウェーハ３２を用意し（図３（ｄ））、この支持ウェーハ３２の主面に半導体ウェーハ３１を酸化膜３１ａを介して室温で重ね合わせて積層体３３を形成する（図３（ｅ））。上記積層体３３を酸素（Ｏ₂）又は窒素（Ｎ₂）雰囲気中で９００〜１２００℃の範囲に昇温しこの温度範囲に３０〜１２０分間保持する熱処理を行う。冷却した後、機械的な力でポーラス層の部分でカットし、分離する（図３（ｆ））。更に支持ウェーハ３２の分離面を水素アニール処理により薄膜３４を平滑化する（図３（ｇ）及び図３（ｉ））。これにより側面に埋込み酸化膜３１ａが露出しないＳＯＩウェーハ３６が得られる。なお、図３（ｈ）に示す分離した半導体ウェーハ３１は、分離面を研磨によってポーラスシリコン層３７を除去した後、再度陽極酸化してポーラスシリコン層３７を形成することで再利用することができる。
【００２５】
更に本発明第４の実施形態における貼合せＳＯＩウェーハの製造方法を図４に基づいて説明する。
図４に示すように、この第４の実施形態では、先ず、重ね合わせて積層体４３を形成する前の半導体ウェーハ４１のうち、中央部のみを研磨してウェーハの周端縁及び面取り部を立たせる（図４（ａ）及び図４（ｂ））。この工程では、第１の実施形態における研磨による酸化膜の除去方法と同様の方法を用いることにより、中央部の厚さは薄く、周端縁及び面取り部の厚さは研磨前の厚さのまま、即ち、ウェーハ４１の断面形状が凹状となるように加工できる。次に、熱酸化することによりウェーハ１１の主面に絶縁膜である酸化膜（ＳｉＯ₂膜）４１ａを形成する（図４（ｃ））。次に、半導体ウェーハ４１に形成した酸化膜のうち、重ね合わせる側の主面の周端縁及び面取り部に形成された酸化膜を除去して周端縁を除く重ね合わせ面のみに酸化膜を残留させる（図４（ｄ））。この工程では通常の研磨方法によりウェーハ表面を研磨して、ウェーハ周端縁及び面取り部の酸化膜を除去する程度の厚さにまで研磨を施すことで、ウェーハ中央部に位置する酸化膜のみを残留させることができる。以下に続く工程、即ち図４（ｆ）〜図４（ｈ）に示す工程は第１実施形態と同様である。
【００２６】
このように上記本発明第１〜第４の実施形態における貼合せＳＯＩウェーハの製造方法により製造された貼合せＳＯＩウェーハは、埋込み酸化膜の側面が露出しないため、通常のシリコンウェーハと同様の品質が得られる。
【００２７】
【発明の効果】
以上述べたように、本発明の貼合せＳＯＩウェーハの製造方法は、(A) 半導体ウェーハの中央部のみを研磨して半導体ウェーハの断面形状が凹状となるように周端縁及び面取り部を立たせ、熱酸化して少なくとも半導体ウェーハの主面に絶縁膜である酸化膜を形成し、半導体ウェーハに形成した酸化膜のうち、重ね合わせる側の主面の周端縁及び面取り部に形成された酸化膜を除去して周端縁を除く重ね合わせ面のみに酸化膜を残留させた後、半導体ウェーハと支持ウェーハとを酸化膜を介して重ね合せることにより積層体を形成する工程と、(B) 半導体ウェーハを所定の厚さに薄膜化することにより支持ウェーハ上に埋込み酸化膜層を介して薄膜の単結晶シリコン層を形成する工程とを含み、(C) 埋込み酸化膜層全体を支持ウェーハの重ね合わせ側の主面と単結晶シリコン層により被包することを特徴とする。上記方法により、埋込み酸化膜層全体が被包され、露出していない貼合せＳＯＩウェーハを製造することができる。
【図面の簡単な説明】
【図１】本発明第１の実施形態における貼合せＳＯＩウェーハの製造方法を工程順に示す図。
【図２】本発明第２の実施形態における貼合せＳＯＩウェーハの製造方法を工程順に示す図。
【図３】本発明第３の実施形態における貼合せＳＯＩウェーハの製造方法を工程順に示す図。
【図４】本発明第４の実施形態における貼合せＳＯＩウェーハの製造方法を工程順に示す図。
【図５】 (a) 片面研磨装置を用いた半導体ウェーハの周端縁及び面取り部の酸化膜の研磨方法を示す図。
(b) 下定盤に半導体ウェーハを押し付けた状態を示す図５（ａ）に対応する図。
(c) 研磨後の周端縁及び面取り部の酸化膜を除去した半導体ウェーハの断面図。
【図６】半導体ウェーハの周端縁及び面取り部の酸化膜をエッチングする方法を示す図。
【図７】 (a) 従来の貼合せＳＯＩウェーハを示す構成断面図。
(b) エッチングにより側面に露出した埋込み酸化膜が除去されて単結晶シリコン層が張り出した状態を示す図７（ａ）に対応するＳＯＩウェーハの断面図。
【符号の説明】
１１，２１，３１，４１半導体ウェーハ
１１ａ，２１ａ，３１ａ，４１ａ埋込み酸化膜層
１２，２２，３２，４２支持ウェーハ
１３，２３，３３，４３積層体
１４，２４，３４，４４単結晶シリコン層
１６，２６，３６，４６ＳＯＩウェーハ[0001]
BACKGROUND OF THE INVENTION
  The present invention relates to a so-called bonded SOI wafer manufacturing method in which two silicon wafers are bonded together through a silicon oxide film to manufacture an SOI (Silicon On Insulator) wafer.To the lawRelated. More specifically, a method for manufacturing a bonded SOI wafer in which the entire buried oxide film layer is encapsulated and not exposed.To the lawIt is related.
[0002]
[Prior art]
  With the high integration, high performance, multi-functionality, and high reliability of semiconductor integrated circuits, the pattern dimensions are becoming finer. Along with this, there is a demand for an SOI wafer having an SOI layer with a defect-free thin film with an oxide film layer provided on a wafer surface layer serving as a device formation region. As a method for manufacturing such an SOI wafer, an active wafer to be thinned and a bonding method in which a supporting wafer is bonded together, or oxygen ions are implanted from the wafer surface to have a predetermined depth from the wafer surface. There is a SIMOX (Separation by IMplanted OXygen) method for forming a BOX layer in a region.
  Among these, as an SOI wafer manufacturing method by the bonding method, as shown in FIG. 7A, the SOI wafer 4 is formed by bonding the semiconductor wafer 1 and the support wafer 2 through the oxide film 3, and the semiconductor wafer 1 Is formed into a single crystal silicon layer with a desired thickness. Edges 3a and 3a in the buried silicon oxide layer 3 of the obtained SOI wafer 4 are not buried but exposed on the side surfaces. Therefore, when the semiconductor device manufacturing process is etched with a hydrofluoric acid aqueous solution or the like, the exposed edges 3a and 3a of the oxide film 3 are removed by etching. As a result, as shown in FIG. 7B, the end faces 1a and 1a of the single crystal silicon layer 1 corresponding to the upper layer are in an overhanging state. Since the overhang portions 1a and 1a are thin, they are weak in mechanical strength and are chipped or peeled off during various subsequent processing steps. The silicon pieces generated thereby become particles and adhere to the surface of the single-crystal silicon layer 1 in the active region, causing defective patterns and defects in various deposited films, resulting in a problem that the product yield is lowered. Further, in the case of epitaxial growth, there is a problem that polysilicon grows in the exposed oxide film portion and causes generation of particles in the hydrofluoric acid treatment process.
[0003]
  As a measure for improving such a problem, after removing the peripheral portion of the SOI semiconductor substrate manufactured by the bonding method, at least a silicon oxide film layer interposed between the upper layer portion and the lower layer portion of the substrate is provided. A semiconductor substrate manufacturing method is known in which a side surface portion of a substrate is coated with a protective coating against a silicon oxide film solubilizer, and then unnecessary portions of the coating are removed (see, for example, Patent Document 1).
[0004]
[Patent Document 1]
  Japanese Patent Application Laid-Open No. 4-129267 (Claims 5, page 3, lower right column, line 12 to page 5, upper right column, line 18 and FIGS. 2 (A) to (M))
[0005]
[Problems to be solved by the invention]
  However, in the method shown in Patent Document 1, in addition to the step generally performed by the bonding method, the step of covering the exposed edge of the buried oxide film by vapor phase growth after bonding, or vapor phase growth The process of removing the film | membrane formed by this was further added, and there existed a problem which manufacturing cost increased by the increase in the number of processes.
  The object of the present invention is to produce a bonded SOI wafer in which the entire buried oxide layer is encapsulated and not exposed.The lawIt is to provide.
  Another object of the present invention is to manufacture a bonded SOI wafer, which can reduce the manufacturing cost.The lawIt is to provide.
[0006]
[Means for Solving the Problems]
  As shown in FIG. 4, the invention according to claim 1 is (A)A polishing surface plate having a polishing cloth spread on the upper surface and a polishing head disposed above the polishing surface plate, and an annular template is fixed to the lower surface of the polishing head. A slightly large-diameter hole is formed, and a back pad having a shape such that only the central portion of the soft wafer is in contact with the hole is housed in the hole. Using a single-side polishing machine with a nozzle for supplying, place the semiconductor wafer between the back pad and the polishing cloth, press the semiconductor wafer against the polishing cloth on the polishing surface plate, By deforming the edge and chamfered part upward,Only the central portion of the semiconductor wafer 41 is polished so that the peripheral edge and the chamfered portion are raised so that the cross-sectional shape of the semiconductor wafer 41 becomes concave, and is thermally oxidized to at least an oxide film 41a that is an insulating film on the main surface of the semiconductor wafer. In the oxide film 41a formed on the semiconductor wafer 41, the peripheral edge of the main surface on the overlapping side and the oxide film formed on the chamfered portion are removed to oxidize only the overlapping surface excluding the peripheral edge. After the film 41a remains, a step of forming a laminated body 43 by superposing the semiconductor wafer 41 and the support wafer 42 via the oxide film 41a, and (B) thinning the semiconductor wafer 41 to a predetermined thickness Forming a thin single crystal silicon layer 44 on the support wafer 42 via the buried oxide film layer 41a, and (C) forming the entire buried oxide film layer 41a on the support wafer. The second overlapping side main surface and the single crystal silicon layer 44 is the method for manufacturing a bonded SOI wafer, comprising encapsulating.
  In the method for manufacturing a bonded SOI wafer according to the first aspect, since the entire buried oxide film layer 41a is encapsulated by the main surface on the overlapping side of the support wafer 42 and the single crystal silicon layer 44, the buried oxide film 41a is formed. The side of is not exposed. Further, since a process such as vapor phase growth is not added, the manufacturing cost can be reduced.
[0007]
  The invention according to claim 2 is the invention according to claim 1, wherein the thinning of the semiconductor wafer in the step (B) is performed by any one of machining, chemical etching or vapor phase etching of the semiconductor wafer. It is a manufacturing method of a bonded SOI wafer.
  The invention according to claim 3 is the invention according to claim 2, wherein the thinning by the machining of the semiconductor wafer in the step (B) is performed after the semiconductor wafer on the side opposite to the side to be overlaid is ground. It is the manufacturing method of the bonding SOI wafer performed by grinding | polishing.
[0008]
  The invention according to claim 4 is the invention according to claim 2, wherein the thinning of the semiconductor wafer by machining in the step (B) is performed by cutting the semiconductor wafer parallel to the main surface after the semiconductor wafers are superposed. It is the manufacturing method of the bonding SOI wafer performed by doing.
  In the method for manufacturing a bonded SOI wafer according to claim 4, the cut wafer obtained by cutting the semiconductor wafer in parallel with the main surface is subjected to grinding and polishing to the processing strain generated on the cut surface. It can be used again as a semiconductor wafer for bonding.
[0009]
  The invention according to claim 5 is the invention according to claim 1, wherein, as shown in FIG. 2, the thinning of the semiconductor wafer 21 in the step (B) Ions are implanted into the chamfered portion that follows the main surface to form an ion implantation region 21b inside the semiconductor wafer 21, and the stacked body 23 after being superposed is heat-treated at a predetermined temperature to cause the semiconductor wafer 21 to be in the ion implantation region 21b. This is a method for manufacturing a bonded SOI wafer performed by separating and removing from the thin film 24.
  In the manufacturing method of the bonded SOI wafer described in claim 5, the separation wafer 27 obtained by separating from the thin film 24 in the ion implantation region 21b is subjected to grinding and polishing on the defects generated by the ion implantation. It can be used again as a semiconductor wafer for bonding.
[0010]
  The invention according to claim 6 is the method according to claim 1, wherein the oxide film is removed by polishing between the step (A) and the step (B).
  In the method for manufacturing a bonded SOI wafer according to the sixth aspect, only the oxide film formed on the peripheral edge and the chamfered portion of the main surface on the overlapping side can be removed by performing polishing and chemical etching.
[0011]
  The invention according to claim 7 is the invention according to any one of claims 1 to 5, wherein the main surface on the side to be overlapped in either one or both of the semiconductor wafer and the support wafer in the step (A), This is a method for manufacturing a bonded SOI wafer to be superposed after cleaning with an SC-1 solution in an oxidizing atmosphere.
  The invention according to claim 8 is the invention according to any one of claims 1 to 5, wherein the main surface on the overlapping side in either one or both of the semiconductor wafer and the support wafer in step (A), This is a method for manufacturing a bonded SOI wafer that is superposed after being washed with a solution containing an organic acid and ozone in an oxidizing atmosphere.
  The invention according to claim 9 is the invention according to any one of claims 1 to 5, wherein the main surface on the overlapping side in either one or both of the semiconductor wafer and the support wafer in the step (A), Weight ratio of water and HF (HF: H₂This is a method for producing a bonded SOI wafer in which O) is washed with a dilute HF solution in the range of 1:50 to 400 and then superposed.
  In the method for manufacturing a bonded SOI wafer according to any one of claims 7 to 9, the bonded SOI is obtained by laminating after cleaning with an SC-1 solution, a solution containing an organic acid and ozone, and a diluted HF solution. Excessive thermal stress and contamination are less likely to occur in the wafer, and OSF is less likely to occur.
[0012]
Above contractThe method according to any one of claims 1 to 9BySince the side surface of the buried oxide film is not exposed, a high quality SOI wafer can be obtained.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
  Next, the manufacturing method of the bonding SOI wafer of this invention is demonstrated.
  The method for producing a bonded SOI wafer according to the present invention comprises (A) a step of forming a laminate by superposing a semiconductor wafer and a support wafer via an oxide film, and (B) a semiconductor wafer having a predetermined thickness. And forming a thin single-crystal silicon layer on the supporting wafer through a buried oxide film layer by reducing the film thickness, and improving the method for manufacturing a bonded SOI wafer. The characteristic configuration is that (C) the entire buried oxide film layer is encapsulated by the main surface on the overlapping side of the supporting wafer and the single crystal silicon layer. Since the entire buried oxide film layer is encapsulated by the main surface on the overlapping side of the supporting wafer and the single crystal silicon layer, the side surface of the buried oxide film is not exposed. Further, since a process such as vapor phase growth is not added, the manufacturing cost can be reduced.
  Specifically, in the encapsulation of the entire buried oxide film layer in the step (C), the oxide film 11a in the step (A) is superposed on either the semiconductor wafer 11 or the support wafer 12 as shown in FIG. Forming the main surface on the side and the chamfered portion following the main surface, or forming the chamfered portion connected to both the main surfaces and both main surfaces of either the semiconductor wafer 11 or the support wafer 12; And the step (B) is performed by removing the oxide film formed on the peripheral edge and the chamfered portion of the main surface on the side to be overlapped and leaving the oxide film only on the overlap surface excluding the peripheral edge. . By removing the oxide film formed on the peripheral edge and chamfered portion, the reduction in product yield due to the oxide film exposed from the side surface can be reduced, and the oxide film remains only on the overlapping surface excluding the peripheral edge. Therefore, a high quality SOI wafer can be obtained.
[0014]
  Next, the manufacturing method of the bonding SOI wafer in the 1st Embodiment of this invention is demonstrated based on drawing.
  As shown in FIG. 1, first, a semiconductor wafer 11 and a support wafer 12 manufactured by the Czochralski method and having the same diameter and the same thickness are prepared (FIGS. 1A and 1D). ). By thermally oxidizing the semiconductor wafer 11, an oxide film (SiO 2) as an insulating film is formed on the main surface of the wafer 11.₂A film) 11a is formed (FIG. 1B). Next, of the oxide film formed on the semiconductor wafer 11, the oxide film formed on the peripheral edge and the chamfered portion of the main surface on the overlapping side is removed, and the oxide film remains only on the overlapping surface excluding the peripheral edge. (FIG. 1 (c)). Examples of the method for removing the oxide film formed on the peripheral edge and the chamfered portion of the main surface on the overlapping side include polishing and chemical etching.
[0015]
  The following methods can be used to remove the oxide film by polishing. Description will be made using the semiconductor wafer 11 in which an oxide film 11a is formed on both main surfaces and chamfered portions connected to both main surfaces. As shown in FIG. 5A, a general single-side polishing apparatus 50 is prepared. The single-side polishing apparatus 50 includes a polishing surface plate 52 having an upper surface with a polishing cloth 51 spread thereon, and a polishing head 53 disposed above the polishing surface plate 52. An annular template 56 is fixed to the lower surface of the polishing head 53. Inside the template 56, a hole 56a having a diameter slightly larger than the diameter of the wafer is formed, and a soft back pad 57 such as a suede pad, silicone rubber, or non-woven fabric is accommodated in the hole. The back pad 57 has an O-ring shape such that only the peripheral edge of the wafer and the chamfered portion are in contact with each other. A nozzle 55 for supplying an abrasive toward the polishing cloth 51 is disposed above the polishing surface plate 52. The semiconductor wafer 11 is placed between the back pad 57 and the polishing pad 51 so that the main surface on the side to be overlapped faces the polishing pad 51. As shown in FIG. 5 (b), when the semiconductor wafer 11 is pressed against the polishing pad 51 of the polishing surface plate 52, the central portion of the wafer that does not contact the back pad 57 is deformed upward, and an oxide film on the peripheral edge of the wafer. Only the oxide film at the center of the wafer is not polished. With this polishing method, as shown in FIG. 5C, the polished semiconductor wafer 11 is formed by removing only the oxide film at the peripheral edge and the chamfered portion and removing the oxide film only on the overlapping surface excluding the peripheral edge. 11a remains.
[0016]
  The following methods can be used to remove the oxide film by chemical etching. Description will be made using the semiconductor wafer 11 in which an oxide film 11a is formed on both main surfaces and chamfered portions connected to both main surfaces. As shown in FIG. 6, the central portion of the semiconductor wafer 11 is held by the upper chuck 61 and the lower chuck 62, and an etching roller 64 having a shape along the peripheral edge of the wafer and the chamfered portion is fixed to the chamfered portion of the semiconductor wafer 11. Provide an interval. A communication hole 64 a is formed above the etching roller 64, and an etching solution can be supplied from the communication hole 64 a to the peripheral edge of the wafer 11 and the vicinity of the chamfered portion. The semiconductor wafer 11 is horizontally rotated by the upper chuck 61 and the lower chuck 62, and an etching solution is supplied from the communication hole 64a. The etching solution 63 that has contacted the peripheral edge and the chamfered portion of the wafer 11 does not reach the central portion of the wafer due to surface tension and centrifugal force, but remains only at the peripheral edge and the chamfered portion. In this way, only the peripheral edge of the wafer 11 and the chamfered portion are brought into contact with the etching solution, thereby removing only the oxide film on the peripheral edge of the wafer and the chamfered portion. As a result, only the oxide film at the peripheral edge and the chamfered portion of the semiconductor wafer 11 is removed, and the oxide film 11a remains only on the overlapping surface excluding the peripheral edge. Incidentally, the semiconductor wafer 11 shown in FIG. 1C is formed by the etching method shown in FIG.
  For chemical etching, the weight ratio of water to HF (HF: H₂O) is carried out with an HF solution in the range 1: 0-10. Weight ratio of water and HF (HF: H₂If O) exceeds 1:10, the etching rate of the oxide film becomes slow, and there is a problem that uniform oxide film removal becomes impossible.
[0017]
  Next, before the semiconductor wafer 11 and the support wafer 12 are overlapped with each other through the oxide film 11a to form the stacked body 13, one of the semiconductor wafer 11 and the support wafer 12 or both of them are overlapped. The surface is cleaned with an SC-1 solution in an oxidizing atmosphere, or with a solution containing an organic acid and ozone, or a weight ratio of water to HF (HF: H₂It is preferable to superimpose after washing with a diluted HF solution in which O) is in the range of 1:50 to 400. By cleaning with an SC-1 solution in an oxidizing atmosphere, a natural oxide film grows on the main surface of the cleaned wafer, which is effective for particle removal. In addition, by cleaning with a solution containing an organic acid and ozone in an oxidizing atmosphere, a natural oxide film grows on the main surface of the cleaned wafer, which is effective in removing organic substances and particles. Furthermore, by cleaning with diluted HF cleaning, HF molecules react with Si—O bonds on the wafer surface to form Si—F bonds. Since this Si-F bond is polarized, it is susceptible to attack by HF, so that Si on the main surface on the side to be superimposed is SiF._FourThe main surface on the overlapping side is terminated by an H group. When this wafer is overlapped and further heat-treated, H₂Occurs. H₂Has a very small volume, so the H generated here₂Can easily escape from the overlapped interface even if the heat treatment time is relatively short. As a result of this heat treatment, excessive thermal stress and contamination hardly occur in the bonded SOI wafer, and OSF hardly occurs. The dilute HF solution is mixed with the weight ratio of water and HF (HF: H₂O) is defined within the range of 1:50 to 400 within this concentration range, the density of OH groups on the overlapping surface of the wafer decreases, and is generated at the interface by heat treatment performed after the overlapping. H₂This is because the amount of O is reduced, and the void generation rate in the peripheral portion of the bonded SOI wafer can be further reduced. Weight ratio of water and HF (HF: H₂If O) is less than 1:50, when the Si-F bond F on the wafer surface is substituted with OH groups, the ratio of OH groups becomes too high, increasing the void generation rate at the outer periphery of the wafer. . On the other hand, if it exceeds 1: 400, it takes too much time to remove the natural oxide film.
[0018]
  Next, returning to FIG. 1, the semiconductor wafer 11 is superposed on the main surface of the support wafer 12 via the oxide film 11a at room temperature to form a laminate 13 (FIG. 1 (e)). This laminated body 13 is oxygen (O₂) Or nitrogen (N₂) Heat treatment is performed in an atmosphere at a temperature in the range of 900 to 1200 ° C., and a heat treatment is performed in this temperature range for 30 to 120 minutes. This heat treatment is a heat treatment for strengthening the bonding of the semiconductor wafer 11 to the support wafer 12.
  Next, the semiconductor wafer 11 is thinned to a predetermined thickness (FIG. 1 (f)). The thinning of the semiconductor wafer 11 is performed by any one of machining, chemical etching, or vapor phase etching of the semiconductor wafer 11. Thinning by machining is performed by grinding and polishing the semiconductor wafer 11 on the side opposite to the side to be overlaid, or by cutting the semiconductor wafer 11 in parallel with the main surface.
  The cutting is performed, for example, with a diamond inner peripheral blade at a predetermined thickness position of the semiconductor wafer in parallel with the main surface, that is, in parallel with the bonding surface. As an inner peripheral blade cutting device, for example, a holding plate for holding and fixing an SOI wafer and a suction plate disposed opposite to the holding plate are provided so as to sandwich the SOI wafer to be cut. The holding plate and suction plate are each configured to be movable back and forth in the direction perpendicular to the wafer surface, and the holding plate is provided with an indexing pitch mechanism so that the wafer can be accurately cut with the inner peripheral blade so that the wafer is not inclined and cut. It has a surface matching function so that the bonding surfaces of the SOI wafers are parallel. By using such a cutting apparatus, it is possible to easily divide the bonded wafer into a SOI wafer and a cut wafer by cutting in parallel with the main surface at a predetermined position of the semiconductor wafer. The cut wafer can be reused as a semiconductor wafer for bonding by grinding and polishing the processing distortion generated on the cut surface.
  Further, the thinned surface of the semiconductor wafer 11 is subjected to primary polishing and subsequent finish polishing to smooth the thin film 14 (FIG. 1 (f)). As a result, an SOI wafer 16 in which the buried oxide film 11a is not exposed on the side surface is obtained.
[0019]
  Next, the manufacturing method of the bonding SOI wafer in the 2nd Embodiment of this invention is demonstrated based on FIG.
  As shown in FIG. 2, in the second embodiment, the thinning of the semiconductor wafer 21 in the step (B) is performed by implanting ions into the main surface on the side where the semiconductor wafer 21 is overlapped and the chamfered portion following the main surface. Then, an ion implantation region 21b is formed inside the semiconductor wafer 21, and the stacked body 23 after being superposed is heat-treated at a predetermined temperature to separate the semiconductor wafer 21 from the thin film 24 and remove it at the ion implantation region 21b. This is done by the smart cut method.
[0020]
  In the case of this thinning, first, an oxide film (SiO 2) that is an insulating film is formed on the main surface of the wafer 21 by thermally oxidizing the semiconductor wafer 21 before the stacked body 23 is formed by superposition.₂After the film 21a is formed, hydrogen ions (H⁺) 3.0 × 10¹⁶/ Cm²Or hydrogen molecular ion (H₂ ⁺) 1.5 × 10¹⁶/ Cm²Ions are implanted with the above dose (FIG. 2A). Here, reference numeral 21b in FIGS. 2 (a), 2 (b) and 2 (d) denotes an ion implantation region formed in the semiconductor wafer by implantation of hydrogen gas ions or hydrogen molecular ions, and this ion implantation. The region 21b is formed in parallel with the oxide film 21a, that is, in parallel with the surface of the semiconductor wafer 21. Hydrogen gas ions (H⁺) In the case of hydrogen molecular ion (H₂ ⁺) About twice as much as in the case of (). Instead of hydrogen gas ion and hydrogen molecular ion implantation, or together with hydrogen gas ion or hydrogen molecular ion, helium ion (He⁺) May be injected. In this case, the dose of helium ions is 0.5 × 10¹⁶/ Cm²The above is preferable. Although not shown, the oxide film 21 a may be formed on the entire surface of the semiconductor wafer 21.
[0021]
  Next, among the oxide films formed on the semiconductor wafer 21, the oxide film formed on the peripheral edge and the chamfered portion of the main surface on the overlapping side is removed, and the oxide film remains only on the overlapping surface excluding the peripheral edge. (FIG. 2B). In this step, removal of the oxide film formed on the peripheral edge and the chamfered portion is removed by the same method as in the first embodiment. Next, a support wafer 22 is prepared (FIG. 2C), and a laminated body 23 is formed by superimposing a semiconductor wafer 21 on the main surface of the support wafer 22 through an oxide film 21a at room temperature (FIG. d)). The laminated body 23 is made of nitrogen (N₂) The temperature is raised in the range of 500 to 800 ° C. in the atmosphere, and the film is kept in this temperature range for 5 to 30 minutes to perform thin film separation heat treatment. As a result, the semiconductor wafer 21 is broken at the ion implantation region 21b and separated into an upper thick release wafer 27 and a lower thin film 24 (FIG. 2E). Next, the temperature of the laminated body 23 in which the semiconductor wafer 21 is broken in the ion implantation region 21b is lowered, and the separation wafer 27 is removed from the support wafer 22 on which the thin film 24 is laminated via the oxide film 21a (FIG. 2F). And FIG. 2 (g)). The support wafer 22 is made of oxygen (O₂) Or nitrogen (N₂) Heat treatment is performed in an atmosphere at a temperature in the range of 900 to 1200 ° C., and a heat treatment is performed in this temperature range for 30 to 120 minutes. This heat treatment is a heat treatment for strengthening the bonding of the thin film 24 to the support wafer 22. Further, the separation surface of the support wafer 22 is annealed or polished (touch polishing) and smoothed (FIG. 2F). As a result, an SOI wafer 26 in which the buried oxide film 21a is not exposed on the side surface is obtained. The separation wafer 27 can be reused as the semiconductor wafer 21 again by polishing and smoothing the separation surface.
[0022]
  Next, the manufacturing method of the bonding SOI wafer in the 3rd Embodiment of this invention is demonstrated based on FIG.
  As shown in FIG. 3, in the third embodiment, the thinning of the semiconductor wafer 31 in the step (B) is performed on the main surface on the side where the semiconductor wafer 31 overlaps and the chamfered portion following the main surface. A porous silicon layer 37 is formed by anodic oxidation, and after hydrogen annealing treatment is performed on the porous silicon layer 37, a single crystal silicon thin film layer 34 is formed in this order by epitaxial growth, and the single crystal silicon thin film layer 34 or the support wafer 32 is formed. An oxide film 31a is formed on one of the main surface to be overlapped and a chamfered portion following the main surface, and the stacked body 33 after the stacking is heat-treated at a predetermined temperature so that the semiconductor wafer 31 is porous silicon layer 37. Is performed by the so-called ELTRAN method in which the single crystal silicon thin film layer 34 is separated and removed.
[0023]
  In the case of this thinning, first, a porous porous silicon layer 37 is produced by anodic oxidation on the main surface of the semiconductor wafer 31 to be stacked and the chamfered portion following the main surface before the stacked body 33 is formed by overlapping. (FIG. 3A). Next, after this porous porous silicon layer 37 is subjected to a hydrogen annealing treatment, the single crystal silicon thin film layer 34 and a silicon oxide film (SiO 2) as an insulating film are epitaxially grown on the porous silicon layer 37.₂A film) 31a is formed (FIG. 3B).
[0024]
  Next, among the oxide films formed on the semiconductor wafer 31, the oxide film formed on the peripheral edge and the chamfered portion of the main surface on the overlapping side is removed, and the oxide film remains only on the overlapping surface excluding the peripheral edge. (FIG. 3C). In this step, removal of the oxide film formed on the peripheral edge and the chamfered portion is removed by the same method as in the first embodiment. Next, a support wafer 32 is prepared (FIG. 3D), and a laminated body 33 is formed by superposing the semiconductor wafer 31 on the main surface of the support wafer 32 at room temperature via an oxide film 31a (FIG. 3 ( e)). The laminate 33 is oxygen (O₂) Or nitrogen (N₂) Heat treatment is performed in an atmosphere at a temperature in the range of 900 to 1200 ° C., and a heat treatment is performed in this temperature range for 30 to 120 minutes. After cooling, the porous layer is cut and separated by mechanical force (FIG. 3 (f)). Further, the thin film 34 is smoothed by hydrogen annealing on the separation surface of the support wafer 32 (FIGS. 3G and 3I). As a result, an SOI wafer 36 in which the buried oxide film 31a is not exposed on the side surface is obtained. Note that the separated semiconductor wafer 31 shown in FIG. 3H can be reused by removing the porous silicon layer 37 by polishing the separation surface and then anodizing again to form the porous silicon layer 37. .
[0025]
  Furthermore, the manufacturing method of the bonding SOI wafer in the 4th Embodiment of this invention is demonstrated based on FIG.
  As shown in FIG. 4, in the fourth embodiment, first, the peripheral edge and the chamfered portion of the wafer are polished by polishing only the central portion of the semiconductor wafer 41 before being stacked and forming the stacked body 43. Stand up (FIGS. 4A and 4B). In this step, by using the same method as the removal method of the oxide film by polishing in the first embodiment, the thickness of the central portion is thin, and the thickness of the peripheral edge and the chamfered portion is the thickness before polishing. That is, it can be processed so that the cross-sectional shape of the wafer 41 becomes concave. Next, an oxide film (SiO2) that is an insulating film is formed on the main surface of the wafer 11 by thermal oxidation.₂Film) 41a is formed (FIG. 4C). Next, among the oxide films formed on the semiconductor wafer 41, the oxide film formed on the peripheral edge and the chamfered portion of the main surface on the overlapping side is removed, and the oxide film is applied only to the overlapping surface excluding the peripheral edge. It is left (FIG. 4 (d)). In this process, the wafer surface is polished by a normal polishing method and polished to a thickness that removes the oxide film on the peripheral edge of the wafer and the chamfered portion, so that only the oxide film located at the center of the wafer is removed. Can remain. The subsequent steps, that is, the steps shown in FIGS. 4F to 4H are the same as those in the first embodiment.
[0026]
  As described above, the bonded SOI wafer manufactured by the bonded SOI wafer manufacturing method according to the first to fourth embodiments of the present invention does not expose the side surface of the buried oxide film, and therefore has the same quality as a normal silicon wafer. Is obtained.
[0027]
【The invention's effect】
  As described above, the method for manufacturing a bonded SOI wafer according to the present invention is as follows: (A) The peripheral edge and the chamfered portion are raised so that only the central portion of the semiconductor wafer is polished and the cross-sectional shape of the semiconductor wafer becomes concave. Then, an oxide film, which is an insulating film, is formed at least on the main surface of the semiconductor wafer by thermal oxidation, and among the oxide films formed on the semiconductor wafer, the oxidation formed on the peripheral edge and chamfered portion of the main surface on the overlapping side (B) a step of forming a laminate by removing the film and leaving the oxide film only on the overlapping surface excluding the peripheral edge, and then superposing the semiconductor wafer and the support wafer through the oxide film; Forming a thin single-crystal silicon layer on the support wafer through the buried oxide film layer by thinning the semiconductor wafer to a predetermined thickness, and (C) forming the entire buried oxide film layer on the support wafer. Superposition And wherein the encapsulating the side of the main surface and the single crystal silicon layer. By the above method, a bonded SOI wafer in which the entire buried oxide film layer is encapsulated and not exposed can be manufactured.
[Brief description of the drawings]
FIG. 1 is a view showing a method for manufacturing a bonded SOI wafer according to a first embodiment of the present invention in the order of steps.
FIG. 2 is a view showing a method for manufacturing a bonded SOI wafer according to a second embodiment of the present invention in the order of steps.
FIG. 3 is a view showing a method for manufacturing a bonded SOI wafer according to a third embodiment of the present invention in the order of steps.
FIG. 4 is a view showing a method for manufacturing a bonded SOI wafer according to a fourth embodiment of the present invention in the order of steps.
FIG. 5A is a view showing a method for polishing an oxide film on a peripheral edge and a chamfered portion of a semiconductor wafer using a single-side polishing apparatus;
(b) The figure corresponding to Drawing 5 (a) showing the state where a semiconductor wafer was pressed on the lower surface plate.
(c) Sectional drawing of the semiconductor wafer which removed the oxide film of the peripheral edge and chamfering part after grinding | polishing.
FIG. 6 is a view showing a method for etching an oxide film on a peripheral edge and a chamfered portion of a semiconductor wafer.
FIG. 7A is a structural cross-sectional view showing a conventional bonded SOI wafer.
FIG. 7B is a cross-sectional view of the SOI wafer corresponding to FIG. 7A showing a state in which the buried oxide film exposed on the side surface is removed by etching and the single crystal silicon layer protrudes.
[Explanation of symbols]
  11, 21, 31, 41 Semiconductor wafer
  11a, 21a, 31a, 41a buried oxide layer
  12, 22, 32, 42 Support wafer
  13, 23, 33, 43 Laminate
  14, 24, 34, 44 Single crystal silicon layer
  16, 26, 36, 46 SOI wafer

Claims

(A) a polishing surface plate having a polishing cloth stretched on the upper surface, and a polishing head disposed above the polishing surface plate, an annular template is fixed to the lower surface of the polishing head, and the inner side of the template A hole part slightly larger than the diameter of the wafer is formed, and a back pad having a shape such that only the central part of the soft wafer contacts is accommodated in the hole, and the polishing cloth is placed above the polishing surface plate. Using a single-side polishing apparatus provided with a nozzle for supplying an abrasive toward the semiconductor wafer, a semiconductor wafer is installed between the back pad and the polishing cloth, and the semiconductor wafer is placed on the polishing cloth of the polishing surface plate. pressed, by deforming upward convex wafer peripheral edge and the chamfered portion is not in contact with the back pad, the cross-sectional shape of the semiconductor wafer by polishing only the central portion of the semiconductor wafer is concave The peripheral edge and the chamfered portion are raised so as to be thermally oxidized to form an oxide film as an insulating film on at least the main surface of the semiconductor wafer, and among the oxide films formed on the semiconductor wafer, After removing the oxide film formed on the peripheral edge and the chamfered portion of the main surface and leaving the oxide film only on the overlapping surface excluding the peripheral edge, the semiconductor wafer and the support wafer are interposed through the oxide film. Forming a laminate by superimposing and
(B) forming a thin single-crystal silicon layer through a buried oxide film layer on the support wafer by thinning the semiconductor wafer to a predetermined thickness,
(C) A method for producing a bonded SOI wafer, wherein the whole buried oxide film layer is encapsulated by a main surface on the overlapping side of the support wafer and the single crystal silicon layer.

The method for producing a bonded SOI wafer according to claim 1, wherein the thinning of the semiconductor wafer in the step (B) is performed by any one of machining, chemical etching or vapor phase etching of the semiconductor wafer.

3. The method for producing a bonded SOI wafer according to claim 2, wherein the thinning of the semiconductor wafer by machining in the step (B) is performed by grinding and polishing after superposing the semiconductor wafer on the side opposite to the superposing side. .

3. The bonded SOI wafer manufacturing method according to claim 2, wherein the thinning of the semiconductor wafer by machining in the step (B) is performed by cutting the semiconductor wafer in parallel with the main surface after the semiconductor wafers are overlaid. Method.

The thinning of the semiconductor wafer in the step (B) is performed by implanting ions into the main surface of the semiconductor wafer to be overlapped and a chamfered portion following the main surface to form an ion implantation region inside the semiconductor wafer and superimposing the semiconductor wafer. The method for producing a bonded SOI wafer according to claim 1, which is performed by heat-treating a subsequent laminated body at a predetermined temperature and separating and removing the semiconductor wafer from the thin film in the ion implantation region.

The method for producing a bonded SOI wafer according to claim 1, wherein the removal of the oxide film between the step (A) and the step (B) is performed by polishing.

6. The superposition side main surface of either or both of the semiconductor wafer and the support wafer in step (A) is washed with an SC-1 solution in an oxidizing atmosphere and then overlaid. A method for producing a bonded SOI wafer according to the item.

6. The main surface on the superimposing side of one or both of the semiconductor wafer and the supporting wafer in step (A) is washed with a solution containing an organic acid and ozone in an oxidizing atmosphere and then superposed. The manufacturing method of the bonding SOI wafer of any one of Claims 1.

The main surface on the side to be superposed on either one or both of the semiconductor wafer and the support wafer in step (A) is within a range of the weight ratio of water to HF (HF: H ₂ O) of 1:50 to 400. The method for producing a bonded SOI wafer according to any one of claims 1 to 5, wherein the wafer is overlaid after being washed with a dilute HF solution.