[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4575205B2 - 積層構造体の形成方法及びその方法を使用した半導体装置の製造方法 - Google Patents

積層構造体の形成方法及びその方法を使用した半導体装置の製造方法 Download PDF

Info

Publication number
JP4575205B2
JP4575205B2 JP2005096988A JP2005096988A JP4575205B2 JP 4575205 B2 JP4575205 B2 JP 4575205B2 JP 2005096988 A JP2005096988 A JP 2005096988A JP 2005096988 A JP2005096988 A JP 2005096988A JP 4575205 B2 JP4575205 B2 JP 4575205B2
Authority
JP
Japan
Prior art keywords
chip
type
underfill
chips
laminated structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005096988A
Other languages
English (en)
Other versions
JP2006278817A (ja
Inventor
良実 江川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2005096988A priority Critical patent/JP4575205B2/ja
Priority to US11/276,828 priority patent/US8138023B2/en
Publication of JP2006278817A publication Critical patent/JP2006278817A/ja
Application granted granted Critical
Publication of JP4575205B2 publication Critical patent/JP4575205B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06513Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06541Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06582Housing for the assembly, e.g. chip scale package [CSP]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、積層構造体の形成方法及びその方法を使用した半導体装置の製造方法に関し、特に、貫通電極を有する複数のチップを積層する方法、及び該積層方法を使用した半導体装置の製造方法に関する。
従来の半導体チップの積層方法の一例が、特許文献1に開示されている。この従来の積層方法は、ハンダを有する複数の半導体チップを順次積層して実装する半導体チップの積層実装方法である。具体的には、相対向する半導体チップのハンダを活性化させ、この相対向する半導体チップを位置合わせし、ハンダ接合層を形成することなく、加圧により相対向する半導体チップを積層接合し、すべての半導体チップの積層接合が完了した後に、半導体チップ群を一括して加熱してハンダ接合層を形成することで、チップの接合部が受ける加熱工程の回数を減少させることを目的とするものであるが、加圧工程の回数の減少を目的とするものではない。また、複数の半導体チップの全てを順次積層して、積層構造体からなる半導体チップブロックを形成する。その後、この半導体チップブロックを支持基板上に搭載する。その後、半導体チップブロックを樹脂封止する。よって、積層工程において貫通電極及びバンプに印加される応力のトータル量は、減少されない。
従来の半導体チップの積層方法の他の例が、特許文献2に開示されている。この従来の積層方法は、貫通電極を有する複数の半導体チップを順次積層して実装する半導体チップの積層実装方法である。具体的には、貫通電極がチップ面に対して傾けて配置されているため、複数のチップを積層した場合、応力分散効果により貫通電極の垂直方向の力に対する耐性が増加する。しかし、複数の半導体チップの全てを順次積層して、積層構造体からなる半導体チップブロックを形成する。その後、この半導体チップブロックを支持基板上に搭載する。その後、半導体チップブロックを樹脂封止する。よって、積層工程において貫通電極及びバンプに印加される応力のトータル量は、減少されない。
特開2002−170919号公報(第4頁、第1図) 特開2003−347502号公報(段落番号0029、第3図、第4図)
しかしながら、前述した特許文献1及び特許文献2に開示の従来の製造方法は以下説明する問題点があった。
複数の半導体チップの全てを順次積層して、積層構造体からなる半導体チップブロックを形成する。その後、この半導体チップブロックを支持基板上に搭載する。その後、半導体チップブロックを樹脂封止する。よって、積層工程において貫通電極及びバンプに印加される応力のトータル量は、減少されない。
従って、本発明の目的は、前述の問題点のないチップの積層方法を提供することである。
更に、本発明の目的は、前述の問題点のないチップの積層方法を使用した半導体装置の製造方法を提供することである。
更に、本発明の目的は、積層工程において貫通電極及びバンプに印加される応力のトータル量を減少することが可能なチップの積層方法を提供することである。
更に、本発明の目的は、積層工程において貫通電極及びバンプに印加される応力のトータル量を減少することが可能なチップの積層方法を使用した半導体装置の製造方法を提供することである。
本発明は、第1の回路形成領域と、前記第1の回路形成領域の周囲を囲むよう延在する第1の周囲領域と、を含むウェハを用意する工程と、前記第1の回路形成領域と実質同一の平面寸法を有する第1のチップを、前記第1の回路形成領域に積層する工程と、前記第1の周囲領域上から、前記第1の回路形成領域と前記第1のチップとの第1の間隙に、第1のアンダーフィルを注入する工程と、前記第1のアンダーフィルを硬化する工程と、前記第1のアンダーフィルを硬化する工程の後に、前記ウェハをダイシングして、前記第1の回路形成領域を含む第2のチップと、前記第1のチップと、前記第1のアンダーフィルと、を含む第1のチップブロックを形成する工程と、前記ウェハをダイシングする工程の後に、第3及び第4のチップと前記第3及び第4のチップ間の硬化した前記第1のアンダーフィルとを含む第2のチップブロックを、前記第1のアンダーフィルより粘性及び接着力が高い第2のアンダーフィルを介して前記第1のチップブロックに積層して、積層構造体を形成する工程と、を含む積層構造体の形成方法を提供する。
尚、本願において、「実質同一の平面寸法」とは、前述の周囲領域が残る程度の平面寸法上の誤差範囲を意味するものである。
本発明によれば、ウェハの第1の回路形成領域と実質同一の平面寸法を有する第1のチップを、該第1の回路形成領域に積層する。その後、該第1の回路形成領域の周囲を囲むよう延在する第1の周囲領域上に第1のアンダーフィルを供給することで、毛細管現象を引き起こし、前述の第1の回路形成領域と前述の第1のチップとの第1の間隙に、前述の第1のアンダーフィルを注入する。その後、第1のアンダーフィルを硬化する。更に、前述のウェハをダイシングして、前述の第1の回路形成領域を含む第2のチップと、前述の第1のチップと、前述の第1のアンダーフィルと、を含む第1のチップブロックを形成する。よって、この第1のチップブロックが、後の積層工程における積層の対象となっても、硬化された第1のアンダーフィルが、前述の第1のチップと前述の第2のチップとの第1の間隙に介在しているので、前述の第1のチップと前述の第2のチップとの間のバンプに印加される応力が低減或いは緩和される。よって、該バンプに、クラック等の不良が発生するのを抑制することが可能となる。
(1)第1の実施形態
第1実施形態は、異なる寸法の複数のチップを積層した積層構造体の製造方法を提供するものである。寸法の異なる2つのタイプのチップをそれぞれ3つ使用し、トータルで6段の積層構造体を形成する。更に、2つのタイプのチップは、各々、対応する位置に貫通電極を有する。
(積層工程)
図1乃至図6は、本発明の第1の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
図1に示すように、複数の回路形成領域14の2次元配列と、該複数の回路形成領域14の周囲を囲む周囲領域2とを含むウエハ20を用意する。複数の回路形成領域14の各々は、概矩形平面形状を有する3次元領域である。前述の2次元配列は、2次元マトリックス配列である。周囲領域2は、2次元マトリックス配列された複数の回路形成領域14の各々の周囲を囲むよう平面でみて格子形状に延在する3次元領域である。複数の回路形成領域14の各々は、第2の水平方向寸法D2を有する。周囲領域2は、概一定の幅D3を有する。周囲領域2の幅D3は、好ましくは、0.1mm以上である。典型的には、周囲領域2には、回路が形成されない。複数の回路形成領域14の各々は、更に、複数の貫通電極5と、複数のバンプ3とを有する。該複数のバンプ3は、第1の面側の複数の貫通電極5の表面上に設けられる。
前述の第2の水平方向寸法D2を有する第2タイプのチップ8を複数用意する。複数の第2タイプのチップ8の各々は、ウエハ20の複数の回路形成領域14の各々と同一の寸法を有する。複数の第2タイプのチップ8の各々は、更に、複数の貫通電極5と、複数のバンプ3とを有する。第2タイプのチップ8の複数の貫通電極5と、前述のウエハ20の複数の貫通電極5とは、水平方向において、互いに対応する位置に設けられる。第2タイプのチップ8の各々は、回路形成領域14を有するが、周囲領域を有していない。これらウエハ20と、複数の第2タイプのチップ8とを基本要素として、以下積層工程を行う。
図1に示すように、ウエハ20の2次元マトリックス配列された複数の回路形成領域14に、複数の第2タイプのチップ8を積層する。前述したように、第2タイプのチップ8の複数の貫通電極5と、前述のウエハ20の複数の貫通電極5とは、水平方向において、互いに対応する位置に設けられるので、ウエハ20の複数の貫通電極5と、第2タイプのチップ8の複数の貫通電極5とは、バンプ3を介して互いに電気的に接続される。水平方向でみて、ウエハ20の回路形成領域14と、第2タイプのチップ8とは、完全にオーバーラップする。一方、水平方向でみて、ウエハ20の周囲領域2は、第2タイプのチップ8より外側に延在する。
図2に示すように、ウエハ20の周囲領域2に第1タイプのアンダーフィル4を供給する。ここで、供給した第1タイプのアンダーフィル4が、第2タイプのチップ8の側面に接触するようにする。第1タイプのアンダーフィル4は、粘性が低く、液体としての性質を発揮する絶縁性樹脂で構成する。液体としての性質を有する第1タイプのアンダーフィル4は、所謂「毛細管現象(Spontaneous Capillary Flow Phenomena)」により、ウエハ20の回路形成領域14と第2タイプのチップ8との間隙を、第2タイプのチップ8の中心まで、侵入する。結果、ウエハ20の回路形成領域14と第2タイプのチップ8との間隙は、液体としての性質を有する第1タイプのアンダーフィル4により完全に充填される。
その後、ウエハ20の回路形成領域14と第2タイプのチップ8との間隙に注入された第1タイプのアンダーフィル4を硬化する。第1タイプのアンダーフィル4を熱硬化性樹脂で構成した場合、熱硬化性の第1タイプのアンダーフィル4に熱を加えることで、熱硬化することが可能となる。熱硬化性樹脂の典型例として、熱硬化性エポキシ樹脂を挙げることができる。一般には、封止の高い信頼性を確保するには、高いフィラーの含有率が好ましい。しかし、第1タイプのアンダーフィル4は、「毛細管現象」により、ウエハ20の回路形成領域14と第2タイプのチップ8との間隙に侵入させるため、低い粘性を有することが要求される。よって、第1タイプのアンダーフィル4は、通常の封止樹脂に比べて低いフィラーの含有率を有する。
前述したように、周囲領域2の幅D3が、0.1mm以上あれば、第1タイプのアンダーフィル4は、ニードルディスペンサを使用して、周囲領域2上に供給することができる。周囲領域2上に供給された第1タイプのアンダーフィル4が、「毛細管現象」により、ウエハ20の回路形成領域14と第2タイプのチップ8との間隙に侵入することを可能にするには、ウエハ20の回路形成領域14と第2タイプのチップ8との間隙は、10μm以上にするのが好ましい。
図3に示すように、ウエハ20の周囲領域2の中心線に沿って、ウエハ20をダイシングにより複数の第1タイプのチップ1にすることで、複数の2チップサブブロック100を形成する。ここで、複数の2チップサブブロック100の各々は、第1タイプのチップ1と、第2タイプのチップ8と、第1タイプのチップ1の回路形成領域14と第2タイプのチップ8との間隙に介在する硬化された第1タイプのアンダーフィル4とからなる。複数の第1タイプのチップ1の各々は、第1の水平方向寸法D1を有する。複数の第1タイプのチップ1の各々は、回路形成領域14と、該回路形成領域14の外側に残存する周囲領域2とからなる。以下3つの2チップサブブロック100を使用して、積層工程を行う。
図4に示すように、第1の2チップサブブロック100―1の上面に第2タイプのアンダーフィル6を塗布し、第1の2チップサブブロック100―1上に第2の2チップサブブロック100―2を積層して、4チップサブブロック110を1つ形成する。ここで、第1の2チップサブブロック100―1の第2タイプのチップ8と、第2の2チップサブブロック100―2の第1タイプのチップ1とが、バンプ3と第2タイプのアンダーフィル6とを介して積層される。第2タイプのアンダーフィル6は、第1タイプのアンダーフィル4と比べて、粘性が高く且つ接着力が高い樹脂で構成する。
第1の2チップサブブロック100―1を構成する第1タイプのチップ1と第2タイプのチップ8との間には、硬化された第1タイプのアンダーフィル4が存在する。第1の2チップサブブロック100―1と、第2の2チップサブブロック100―2との積層工程において、硬化された第1タイプのアンダーフィル4が、第1タイプのチップ1と第2タイプのチップ8との間のバンプ3へ印加される応力を低減する。結果、第1の2チップサブブロック100―1を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3に、クラック等の不良が発生するのを抑制することが可能となる。
同様に、第2の2チップサブブロック100―2を構成する第1タイプのチップ1と第2タイプのチップ8との間には、硬化された第1タイプのアンダーフィル4が存在する。第1の2チップサブブロック100―1と、第2の2チップサブブロック100―2との積層工程において、硬化された第1タイプのアンダーフィル4が、第1タイプのチップ1と第2タイプのチップ8との間のバンプ3へ印加される応力を低減する。結果、第2の2チップサブブロック100―2を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3に、クラック等の不良が発生するのを抑制することが可能となる。
第1の2チップサブブロック100―1と、第2の2チップサブブロック100―2との積層により、4チップサブブロック110を形成した後、第1の2チップサブブロック100―1と、第2の2チップサブブロック100―2との間の第2タイプのアンダーフィル6を硬化する。この硬化は、熱硬化であってもよい。
図5に示すように、前述の4チップサブブロック110の上面に前述の第2タイプのアンダーフィル6を塗布し、4チップサブブロック110上に第3の2チップサブブロック100―3を積層して、6チップブロック120からなる積層構造体を形成する。ここで、4チップサブブロック110の第2タイプのチップ8と、第3の2チップサブブロック100―3の第1タイプのチップ1とが、バンプ3と前述した第2タイプのアンダーフィル6とを介して積層される。
第3の2チップサブブロック100―3を構成する第1タイプのチップ1と第2タイプのチップ8との間には、既に硬化された第1タイプのアンダーフィル4が存在する。第3の2チップサブブロック100―3と、4チップサブブロック110との積層工程において、硬化された第1タイプのアンダーフィル4が、第3の2チップサブブロック100―3を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3へ印加される応力を低減する。結果、第3の2チップサブブロック100―3を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3に、クラック等の不良が発生するのを抑制することが可能となる。
同様に、4チップサブブロック110を構成する第1タイプのチップ1と第2タイプのチップ8との間には、既に硬化された第1タイプのアンダーフィル4及び第2タイプのアンダーフィル6が存在する。第3の2チップサブブロック100―3と、4チップサブブロック110との積層工程において、硬化された第1タイプのアンダーフィル4及び硬化された第2タイプのアンダーフィル6が、4チップサブブロック110を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3へ印加される応力を低減する。結果、4チップサブブロック110を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3に、クラック等の不良が発生するのを抑制することが可能となる。
その後、4チップサブブロック110と第3の2チップサブブロック100―3との間の第2タイプのアンダーフィル6を硬化する。この硬化は、熱硬化であってもよい。
図6に示すように、6チップブロック120の最上段の第2タイプのチップ8の上面に、前述の第2タイプのアンダーフィル6を塗布し、6チップブロック120の最上段の第2タイプのチップ8を下に向け、該第2タイプのチップ8がインターポーザ7に面するようにして、6チップブロック120からなる積層構造体をインターポーザ7上に積層する。ここで、インターポーザ7は、複数の貫通電極13を有する。インターポーザ7の複数の貫通電極13の配置のピッチは、積層構造体の貫通電極5の配置のピッチより広い。
6チップブロック120を構成する第1タイプのチップ1と第2タイプのチップ8との間には、既に硬化された第1タイプのアンダーフィル4、或いは、既に硬化された第2タイプのアンダーフィル6が存在する。6チップブロック120からなる積層構造体をインターポーザ7上に積層する工程において、硬化された第1タイプのアンダーフィル4及び硬化された第2タイプのアンダーフィル6が、6チップブロック120を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3へ印加される応力を低減する。結果、6チップブロック120を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3に、クラック等の不良が発生するのを抑制することが可能となる。
その後、封止樹脂10で、インターポーザ7上に積層された6チップブロック120からなる積層構造体を封止する。ここで、封止樹脂10は、高い信頼性を確保するため、前述の第1タイプのアンダーフィル4及び第2タイプのアンダーフィル6と比較して、フィラーの含有量が多い。封止樹脂10として、前述の第1タイプのアンダーフィル4及び第2タイプのアンダーフィル6と比較して、フィラーの含有量が多い熱可塑性のエポキシ樹脂を用いることが可能である。最後に、インターポーザ7の下面に、貫通電極13に電気的に接続される外部端子9を接続することで半導体装置を製造する。
前述の貫通電極は、例えば、Au、Ag、Cu、Ni、W、SnAg、Poly−Si等の各種導電体で構成することができる。前述のバンプ3は、例えば、Sn/Pn、Au、Cu、Cu+SnAg等の各種導電体で構成することができる。前述のバンプ3は、第1及び第2タイプのチップ1、8の第2の面側であって、前述の複数の貫通電極5の表面上に設けてもよい。前述のインターポーザ7は、例えば、ガラスエポキシ樹脂、ポリイミド樹脂、シリコーン樹脂で構成することが可能である。
(効果)
本発明の第1の実施形態は、複数チップからなる積層構造体をインターポーザ7からなる支持基板上に積層した後に、樹脂封止する従来方法と異なる。即ち、本発明の第1の実施形態によれば、ウエハの2次元マトリックス配列された複数の回路形成領域上に、この回路形成領域と同じ寸法の複数の第2タイプのチップを積層する。その後、ウエハの周囲領域上に、粘性が低く液体としての性質を有する第1タイプのアンダーフィルを、第2タイプのチップの側面に接触するように供給する。結果、第1タイプのアンダーフィルが、「毛細管現象」により、ウエハの回路形成領域と第2タイプのチップとの間隙を、第2タイプのチップの中心まで、侵入し、該間隙は、第1タイプのアンダーフィルにより完全に充填される。その後、この注入された第1タイプのアンダーフィルを硬化する。その後、ウエハをダイシングすることにより、各々が回路形成領域とその周りに残存する周囲領域とからなる複数の2チップサブブロックを形成する。即ち、全ての完成された2チップサブブロックは、第1タイプのチップと、第2タイプのチップと、該両チップ間の間隙に介在する硬化された第1タイプのアンダーフィルとから構成される。
そして、更に、第2タイプのアンダーフィルを介在させ、これら2チップサブブロック同士を積層して、6チップブロックからなる積層構造体を形成する。その後、6チップブロックからなる積層構造体を、第2タイプのアンダーフィルを介在させ、インターポーザ上に積層する。
従って、第1の効果として、チップサブブロック同士の積層工程、並びに、チップブロックからなる積層構造体を支持基板としてのインターポーザ上に積層する工程において、第1タイプのチップと第2タイプのチップとの間隙には、既に硬化された第1タイプのアンダーフィルか、第2タイプのアンダーフィルが、必ず、介在するので、第1タイプのチップと第2タイプのチップとの間のバンプに印加される応力が低減或いは緩和される。よって、該バンプ3に、クラック等の不良が発生するのを抑制することが可能となる。
(積層段数の変更)
前述の例では、6チップブロックからなる積層構造体を形成した後、当該積層構造体を支持基板に搭載したが、本発明は、必ずしもこの例に限るものではない。積層工程における加重や加熱が印加される回数が全ての段のチップで完全に均一とするため、第1タイプのチップ1と第2タイプのチップ8と、該両チップ間に介在する第1タイプのアンダーフィル4とからなる2チップサブブロックを4つ形成し、第2タイプのアンダーフィル6を介して該2チップサブブロック同士を更に積層して、4チップサブブロックを2つ形成し、更に、第2タイプのアンダーフィル6を介して4チップサブブロック同士を積層して、8チップブロックからなる積層構造体を形成した後、最後に、第2タイプのアンダーフィル6を介して当該積層構造体を支持基板に搭載してもよい。
(積層工程の変更)
更に、ウエハ20の回路形成領域14の回路形成面と第2タイプのチップ8の回路形成面とが互いに向き合うように、ウエハ20と第2タイプのチップ8とを積層し、その後直ちに、ウエハ20の回路形成領域14と第2タイプのチップ8との間隙を、前述の方法で第1タイプのアンダーフィル4により充填する。そうすることで、その後の工程において、常に、回路形成領域14の回路形成面と第2タイプのチップ8の回路形成面とが、第1タイプのアンダーフィル4により保護された状態となるので好ましい。
(2)第2の実施形態
第2実施形態は、異なる寸法の複数のチップを積層した積層構造体の製造方法を提供するものである。寸法の異なる2つのタイプのチップをそれぞれ3つ使用し、トータルで6段の積層構造体を形成する。更に、2つのタイプのチップは、各々、対応する位置に貫通電極を有する。
(積層工程)
図7乃至図10は、本発明の第2の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
図7に示すように、第1の水平方向寸法D1を有する第1タイプのチップ1を3つ用意する。更に、第1の水平方向寸法D1より小さい第2の水平方向寸法D2を有する第2タイプのチップ8を3つ用意する。 本願において、用語「水平方向」とは、チップの面に対し平行な方向を意味する。用語「チップの水平方向寸法」とは、チップの水平方向における2次元寸法を意味する。第1タイプのチップ1の各々は、複数の貫通電極5を有する。更に、第1タイプのチップ1の各々は、複数のバンプ3を有する。該複数のバンプ3は、第1タイプのチップ1の第1の面側であって、前述の複数の貫通電極5の表面上に設けられる。第1タイプのチップ1は、更に、回路形成領域14と、該回路形成領域14の周囲に延在する周囲領域2とから構成される。該回路形成領域14は、前述の第2の水平方向寸法D2を有する。即ち、該回路形成領域14は、前述の第2タイプのチップ8と同一の水平方向寸法を有する。一方、周囲領域2は、第1の水平方向寸法D1と第2の水平方向寸法D2との差の半分に相当する幅を有する。周囲領域2の幅は、好ましくは、0.1mm以上である。典型的には、周囲領域2には、回路が形成されない。しかし、必ずしもこの構成に限定するものではなく、周囲領域2に回路が形成されてもよい。
第2タイプのチップ8の各々は、複数の貫通電極5を有する。第2タイプのチップ8の複数の貫通電極5と、前述の第1タイプのチップ1の複数の貫通電極5とは、水平方向において、互いに対応する位置に設けられる。更に、第2タイプのチップ8の各々は、複数のバンプ3を有する。該複数のバンプ3は、第2タイプのチップ8の第1の面側であって、前述の複数の貫通電極5の表面上に設けられる。第2タイプのチップ8の各々は、回路形成領域14を有するが、周囲領域を有していない。これら3つの第1タイプのチップ1と、3つの第2タイプのチップ8とを基本要素として、以下積層工程を行う。
図7に示すように、3つの第1タイプのチップ1と、3つの第2タイプのチップ8とをそれぞれ積層し、3つの2チップサブブロック100―1、100−2、100−3を形成する。3つの2チップサブブロック100―1、100−2、100−3の各々は、1つの第1タイプのチップ1と、1つの第2タイプのチップ8との積層体からなる。更に、前述したように、第2タイプのチップ8の複数の貫通電極5と、前述の第1タイプのチップ1の複数の貫通電極5とは、水平方向において、互いに対応する位置に設けられるので、第1タイプのチップ1の複数の貫通電極5と、第2タイプのチップ8の複数の貫通電極5とは、バンプ3を介して互いに電気的に接続される。水平方向でみて、第1タイプのチップ1の回路形成領域14と、第2タイプのチップ8とは、完全にオーバーラップする。一方、水平方向でみて、第1タイプのチップ1の周囲領域2は、第2タイプのチップ8より外側に延在する。よって、3つの2チップサブブロック100―1、100−2、100−3の各々は、第1タイプのチップ1の周囲領域2からなるテラス或いはステージを有する。
その後、2チップサブブロック100の側面から、第1タイプのチップ1と第2タイプのチップ8との間隙に第1タイプのアンダーフィル4を注入し、注入された第1タイプのアンダーフィル4を硬化する。第1タイプのアンダーフィル4を注入する前に、第1タイプのチップ1が第2タイプのチップ8の下になるよう、3つの2チップサブブロック100―1、100−2、100−3の各々を配置する。そして、2チップサブブロック100―1、100−2、100−3の各々において、前述の第1タイプのチップ1の周囲領域2からなるテラス或いはステージ上に、第1タイプのアンダーフィル4を供給する。ここで、供給した第1タイプのアンダーフィル4が、第2タイプのチップ8の側面に接触するようにする。第1タイプのアンダーフィル4は、粘性が低く、液体としての性質を発揮する絶縁性樹脂で構成する。液体としての性質を有する第1タイプのアンダーフィル4は、「毛細管現象」により、第1タイプのチップ1と第2タイプのチップ8との間隙を、2チップサブブロック100の中心まで、侵入する。結果、第1タイプのチップ1と第2タイプのチップ8との間隙は、液体としての性質を有する第1タイプのアンダーフィル4により完全に充填される。
その後、第1タイプのチップ1と第2タイプのチップ8との間隙に注入された第1タイプのアンダーフィル4を硬化する。即ち、完成された2チップサブブロック100は、第1タイプのチップ1と、第2タイプのチップ8と、該両チップ1、8の間に介在する硬化された第1タイプのアンダーフィル4とから構成される。
第1タイプのアンダーフィル4を熱硬化性樹脂で構成した場合、熱硬化性の第1タイプのアンダーフィル4に熱を加えることで、熱硬化することが可能となる。熱硬化性樹脂の典型例として、熱硬化性エポキシ樹脂を挙げることができる。一般には、封止の高い信頼性を確保するには、高いフィラーの含有率が好ましい。しかし、第1タイプのアンダーフィル4は、「毛細管現象」により、第1タイプのチップ1と第2タイプのチップ8との間隙に侵入させるため、低い粘性を有することが要求される。よって、第1タイプのアンダーフィル4は、通常の封止樹脂に比べて低いフィラーの含有率を有する。
前述したように、周囲領域2の幅が、0.1mm以上あれば、第1タイプのアンダーフィル4は、ニードルディスペンサを使用して、周囲領域2上に供給することができる。周囲領域2上に供給された第1タイプのアンダーフィル4が、「毛細管現象」により、第1タイプのチップ1と第2タイプのチップ8との間隙に侵入することを可能にするには、第1タイプのチップ1と第2タイプのチップ8との間隙は、10μm以上にするのが好ましい。
図8に示すように、第1の2チップサブブロック100―1の上面に第2タイプのアンダーフィル6を塗布し、第1の2チップサブブロック100―1上に第2の2チップサブブロック100―2を積層して、4チップサブブロック110を1つ形成する。ここで、第1の2チップサブブロック100―1の第2タイプのチップ8と、第2の2チップサブブロック100―2の第1タイプのチップ1とが、バンプ3と第2タイプのアンダーフィル6とを介して積層される。第2タイプのアンダーフィル6は、第1タイプのアンダーフィル4と比べて、粘性が高く且つ接着力が高い樹脂で構成する。
第1の2チップサブブロック100―1を構成する第1タイプのチップ1と第2タイプのチップ8との間には、硬化された第1タイプのアンダーフィル4が存在する。第1の2チップサブブロック100―1と、第2の2チップサブブロック100―2との積層工程において、硬化された第1タイプのアンダーフィル4が、第1タイプのチップ1と第2タイプのチップ8との間のバンプ3へ印加される応力を低減する。結果、第1の2チップサブブロック100―1を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3に、クラック等の不良が発生するのを抑制することが可能となる。
同様に、第2の2チップサブブロック100―2を構成する第1タイプのチップ1と第2タイプのチップ8との間には、硬化された第1タイプのアンダーフィル4が存在する。第1の2チップサブブロック100―1と、第2の2チップサブブロック100―2との積層工程において、硬化された第1タイプのアンダーフィル4が、第1タイプのチップ1と第2タイプのチップ8との間のバンプ3へ印加される応力を低減する。結果、第2の2チップサブブロック100―2を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3に、クラック等の不良が発生するのを抑制することが可能となる。
第1の2チップサブブロック100―1と、第2の2チップサブブロック100―2との積層により、4チップサブブロック110を形成した後、第1の2チップサブブロック100―1と、第2の2チップサブブロック100―2との間の第2タイプのアンダーフィル6を硬化する。この硬化は、熱硬化であってもよい。
図9に示すように、前述の4チップサブブロック110の上面に前述の第2タイプのアンダーフィル6を塗布し、4チップサブブロック110上に第3の2チップサブブロック100―3を積層して、6チップブロック120からなる積層構造体を形成する。ここで、4チップサブブロック110の第2タイプのチップ8と、第3の2チップサブブロック100―3の第1タイプのチップ1とが、バンプ3と前述した第2タイプのアンダーフィル6とを介して積層される。
第3の2チップサブブロック100―3を構成する第1タイプのチップ1と第2タイプのチップ8との間には、既に硬化された第1タイプのアンダーフィル4が存在する。第3の2チップサブブロック100―3と、4チップサブブロック110との積層工程において、硬化された第1タイプのアンダーフィル4が、第3の2チップサブブロック100―3を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3へ印加される応力を低減する。結果、第3の2チップサブブロック100―3を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3に、クラック等の不良が発生するのを抑制することが可能となる。
同様に、4チップサブブロック110を構成する第1タイプのチップ1と第2タイプのチップ8との間には、既に硬化された第1タイプのアンダーフィル4及び第2タイプのアンダーフィル6が存在する。第3の2チップサブブロック100―3と、4チップサブブロック110との積層工程において、硬化された第1タイプのアンダーフィル4及び硬化された第2タイプのアンダーフィル6が、4チップサブブロック110を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3へ印加される応力を低減する。結果、4チップサブブロック110を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3に、クラック等の不良が発生するのを抑制することが可能となる。
その後、4チップサブブロック110と第3の2チップサブブロック100―3との間の第2タイプのアンダーフィル6を硬化する。この硬化は、熱硬化であってもよい。
図10に示すように、6チップブロック120の最上段の第2タイプのチップ8の上面に、前述の第2タイプのアンダーフィル6を塗布し、6チップブロック120の最上段の第2タイプのチップ8を下に向け、該第2タイプのチップ8がインターポーザ7に面するようにして、6チップブロック120からなる積層構造体をインターポーザ7上に積層する。ここで、インターポーザ7は、複数の貫通電極13を有する。インターポーザ7の複数の貫通電極13の配置のピッチは、積層構造体の貫通電極5の配置のピッチより広い。
6チップブロック120を構成する第1タイプのチップ1と第2タイプのチップ8との間には、既に硬化された第1タイプのアンダーフィル4、或いは、既に硬化された第2タイプのアンダーフィル6が存在する。6チップブロック120からなる積層構造体をインターポーザ7上に積層する工程において、硬化された第1タイプのアンダーフィル4及び硬化された第2タイプのアンダーフィル6が、6チップブロック120を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3へ印加される応力を低減する。結果、6チップブロック120を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3に、クラック等の不良が発生するのを抑制することが可能となる。
その後、封止樹脂10で、インターポーザ7上に積層された6チップブロック120からなる積層構造体を封止する。ここで、封止樹脂10は、高い信頼性を確保するため、前述の第1タイプのアンダーフィル4及び第2タイプのアンダーフィル6と比較して、フィラーの含有量が多い。封止樹脂10として、前述の第1タイプのアンダーフィル4及び第2タイプのアンダーフィル6と比較して、フィラーの含有量が多い熱可塑性のエポキシ樹脂を用いることが可能である。最後に、インターポーザ7の下面に、貫通電極13に電気的に接続される外部端子9を接続することで半導体装置を製造する。
前述の貫通電極は、例えば、Au、Ag、Cu、Ni、W、SnAg、Poly−Si等の各種導電体で構成することができる。前述のバンプ3は、例えば、Sn/Pn、Au、Cu、Cu+SnAg等の各種導電体で構成することができる。前述のバンプ3は、第1及び第2タイプのチップ1、8の第2の面側であって、前述の複数の貫通電極5の表面上に設けてもよい。前述のインターポーザ7は、例えば、ガラスエポキシ樹脂、ポリイミド樹脂、シリコーン樹脂で構成することが可能である。
(効果)
本発明の第2の実施形態は、複数チップからなる積層構造体をインターポーザ7からなる支持基板上に積層した後に、樹脂封止する従来方法と異なる。即ち、本発明の第2の実施形態によれば、寸法の異なる2タイプのチップを積層し、複数の2チップサブブロックを形成した後であって、他の工程の前に、複数の2チップサブブロックの各々において、前述の第1タイプのチップの周囲領域からなるテラス或いはステージ上に、粘性が低く液体としての性質を有する第1タイプのアンダーフィルを、2チップサブブロックの側面に接触するように供給する。結果、第1タイプのアンダーフィルが、「毛細管現象」により、第1タイプのチップと第2タイプのチップとの間隙を、2チップサブブロックの中心まで、侵入し、該間隙は、第1タイプのアンダーフィルにより完全に充填される。その後、この注入された第1タイプのアンダーフィルを硬化する。
即ち、全ての完成された2チップサブブロックは、第1タイプのチップと、第2タイプのチップと、該両チップ間の間隙に介在する硬化された第1タイプのアンダーフィルとから構成される。そして、更に、第2タイプのアンダーフィルを介在させ、これら2チップサブブロック同士を積層して、6チップブロックからなる積層構造体を形成する。その後、6チップブロックからなる積層構造体を、第2タイプのアンダーフィルを介在させ、インターポーザ上に積層する。
従って、第1の効果として、チップサブブロック同士の積層工程、並びに、チップブロックからなる積層構造体を支持基板としてのインターポーザ上に積層する工程において、第1タイプのチップと第2タイプのチップとの間隙には、既に硬化された第1タイプのアンダーフィルか、第2タイプのアンダーフィルが、必ず、介在するので、第1タイプのチップと第2タイプのチップとの間のバンプに印加される応力が低減或いは緩和される。よって、該バンプ3に、クラック等の不良が発生するのを抑制することが可能となる。
(積層段数の変更)
前述の例では、6チップブロックからなる積層構造体を形成した後、当該積層構造体を支持基板に搭載したが、本発明は、必ずしもこの例に限るものではない。積層工程における加重や加熱が印加される回数が全ての段のチップで完全に均一とするため、第1タイプのチップ1と第2タイプのチップ8と、該両チップ間に介在する第1タイプのアンダーフィル4とからなる2チップサブブロックを4つ形成し、第2タイプのアンダーフィル6を介して該2チップサブブロック同士を更に積層して、4チップサブブロックを2つ形成し、更に、第2タイプのアンダーフィル6を介して4チップサブブロック同士を積層して、8チップブロックからなる積層構造体を形成した後、最後に、第2タイプのアンダーフィル6を介して当該積層構造体を支持基板に搭載してもよい。
本実施形態においては、積層段数が偶数の場合について説明したが、本発明はこれに限るものではなく、積層段数が3以上の奇数である場合にも、本発明を有効に適用することができる。
(積層工程の変更)
更に、第1タイプのチップ1の回路形成面と第2タイプのチップ8の回路形成面とが互いに向き合うように、第1タイプのチップ1と第2タイプのチップ8とを積層し、その後直ちに、第1タイプのチップ1と第2タイプのチップ8との間隙を、前述の方法で第1タイプのアンダーフィル4により充填する。そうすることで、その後の工程において、常に、第1タイプのチップ1の回路形成面と第2タイプのチップ8の回路形成面とが、第1タイプのアンダーフィル4により保護された状態となるので好ましい。
本実施形態では、第1タイプのアンダーフィル4に加えて、第2タイプのアンダーフィル6を使用した。しかし、1タイプのチップ1と第2タイプのチップ8との間隙の全てを第1タイプのアンダーフィル4のみで充填することも可能である。
即ち、図11に示すように、3つの第1タイプのチップ1と、3つの第2タイプのチップ8とをそれぞれ積層し、3つの2チップサブブロック100―1、100−2、100−3を形成する。2チップサブブロック100―1、100−2、100−3の各々において、前述の第1タイプのチップ1の周囲領域2からなるテラス或いはステージ上に、第1タイプのアンダーフィル4を供給する。ここで、供給した第1タイプのアンダーフィル4が、第2タイプのチップ8の側面に接触するようにする。第1タイプのアンダーフィル4は、粘性が低く、液体としての性質を発揮する絶縁性樹脂で構成する。液体としての性質を有する第1タイプのアンダーフィル4は、「毛細管現象」により、第1タイプのチップ1と第2タイプのチップ8との間隙を、2チップサブブロック100の中心まで、侵入する。結果、第1タイプのチップ1と第2タイプのチップ8との間隙は、液体としての性質を有する第1タイプのアンダーフィル4により完全に充填される。その後、第1タイプのチップ1と第2タイプのチップ8との間隙に注入された第1タイプのアンダーフィル4を硬化する。
図12に示すように、第1タイプのチップ1が第2タイプのチップ8の上になるよう、2チップサブブロック100―1、100−2、100−3の各々をひっくり返す。第1の2チップサブブロック100―1上に第2の2チップサブブロック100―2を積層して、4チップサブブロック110を1つ形成する。その後、4チップサブブロック110を構成する2つの第1タイプのチップ1のうち、下方の第1タイプのチップ1の周囲領域2からなるテラス或いはステージ上に、第1タイプのアンダーフィル4を供給して、4チップサブブロック110を構成する2つの第2タイプのチップ8のうち、上方の第2タイプのチップ8と、前述の下方の第1タイプのチップ1との間隙を、第1タイプのアンダーフィル4で充填する。
図13に示すように、4チップサブブロック110の上に第3の2チップサブブロック100―3を積層して、6チップブロック120からなる積層構造体を形成する。その後、6チップブロック120を構成する3つの第1タイプのチップ1のうち、中央の第1タイプのチップ1の周囲領域2からなるテラス或いはステージ上に、第1タイプのアンダーフィル4を供給して、6チップブロック120を構成する3つの第2タイプのチップ8のうち、一番上の第2タイプのチップ8と、前述の中央の第1タイプのチップ1との間隙を、第1タイプのアンダーフィル4で充填する。これにより、6チップブロック120からなる積層構造体を構成する第1タイプのチップ1と第2タイプのチップ8との間隙全てを、第1タイプのアンダーフィル4で充填することが可能となる。
この場合も、前述の第1の効果が得られる。即ち、チップサブブロック同士の積層工程、並びに、チップブロックからなる積層構造体を支持基板としてのインターポーザ上に積層する工程において、第1タイプのチップと第2タイプのチップとの間隙には、既に硬化された第1タイプのアンダーフィルが、必ず、介在するので、第1タイプのチップと第2タイプのチップとの間のバンプに印加される応力が低減或いは緩和される。
更に、本実施形態では、2つの異なる寸法のチップを用いたが、3つ以上の寸法の異なるチップを用いて、チップサブブロックを形成する場合にも、本実施形態に係る発明を適用することが可能である。即ち、3つ以上の寸法の異なるチップからなるチップサブブロックを形成するに際し、寸法がより大きなチップが、寸法のより小さなチップの下方になるよう配置して、寸法がより大きなチップの周囲領域上に、前述の第1タイプのアンダーフィルを供給することで、寸法の異なるチップ間を第1タイプのアンダーフィルで充填することが可能となる。
更に、チップブロックからなる積層構造体を、全て寸法の異なるチップで構成する場合にも、本実施形態に係る発明を適用することが可能である。即ち、全て寸法の異なるチップからなるチップブロックを形成するに際し、寸法がより大きなチップが、寸法のより小さなチップの下方になるよう配置して、寸法がより大きなチップの周囲領域上に、前述の第1タイプのアンダーフィルを供給することで、寸法の異なるチップ間を第1タイプのアンダーフィルで充填することが可能となる。
(3)第3の実施形態
前述の第1の実施形態では、ウエハ20の2次元マトリックス配列された複数の回路形成領域14上に、複数の第2タイプのチップ8を1段積層した。しかし、本実施形態では、ウエハ20の2次元マトリックス配列された複数の回路形成領域14上に、複数の第2タイプのチップ8を多段積層する。以下図面を参照して詳細に説明する。
(積層工程)
図14乃至図18は、本発明の第3の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
図14に示すように、複数の回路形成領域14の2次元配列と、該複数の回路形成領域14の周囲を囲む周囲領域2とを含むウエハ20を用意する。複数の回路形成領域14の各々は、概矩形形状を有する。前述の2次元配列は、2次元マトリックス配列である。周囲領域2は、2次元マトリックス配列された複数の回路形成領域14の各々の周囲を囲むよう平面でみて格子形状に延在する。複数の回路形成領域14の各々は、第2の水平方向寸法D2を有する。周囲領域2は、概一定の幅D3を有する。周囲領域2の幅D3は、好ましくは、0.1mm以上である。典型的には、周囲領域2には、回路が形成されない。複数の回路形成領域14の各々は、更に、複数の貫通電極5と、複数のバンプ3とを有する。該複数のバンプ3は、第1の面側の複数の貫通電極5の表面上に設けられる。
更に、前述の第2の水平方向寸法D2を有する第2タイプのチップ8を複数用意する。複数の第2タイプのチップ8の各々は、ウエハ20の複数の回路形成領域14の各々と同一の寸法を有する。複数の第2タイプのチップ8の各々は、更に、複数の貫通電極5と、複数のバンプ3とを有する。第2タイプのチップ8の複数の貫通電極5と、前述のウエハ20の複数の貫通電極5とは、水平方向において、互いに対応する位置に設けられる。第2タイプのチップ8の各々は、回路形成領域14を有するが、周囲領域を有していない。これらウエハ20と、複数の第2タイプのチップ8とを基本要素として、以下積層工程を行う。
図14に示すように、ウエハ20の2次元マトリックス配列された複数の回路形成領域14に、複数の第2タイプのチップ8をそれぞれ4段積層する。前述したように、第2タイプのチップ8の複数の貫通電極5と、前述のウエハ20の複数の貫通電極5とは、水平方向において、互いに対応する位置に設けられるので、ウエハ20の複数の貫通電極5と、第2タイプのチップ8の複数の貫通電極5とは、バンプ3を介して互いに電気的に接続される。水平方向でみて、ウエハ20の回路形成領域14と、4段積層された第2タイプのチップ8とは、完全にオーバーラップする。一方、水平方向でみて、ウエハ20の周囲領域2は、4段積層された第2タイプのチップ8より外側に延在する。
図15に示すように、ウエハ20の周囲領域2に第1タイプのアンダーフィル4を供給する。ここで、供給した第1タイプのアンダーフィル4が、4段積層された第2タイプのチップ8の側面に接触するようにする。第1タイプのアンダーフィル4は、粘性が低く、液体としての性質を発揮する絶縁性樹脂で構成する。液体としての性質を有する第1タイプのアンダーフィル4は、「毛細管現象」により、ウエハ20の回路形成領域14と第2タイプのチップ8との間隙、並びに、第2タイプのチップ8同士の間隙を、第2タイプのチップ8の中心まで、侵入する。結果、ウエハ20の回路形成領域14と第2タイプのチップ8との間隙、並びに、第2タイプのチップ8同士の間隙は、液体としての性質を有する第1タイプのアンダーフィル4により完全に充填される。
その後、ウエハ20の回路形成領域14と第2タイプのチップ8との間隙、並びに、第2タイプのチップ8同士の間隙に注入された第1タイプのアンダーフィル4を硬化する。第1タイプのアンダーフィル4を熱硬化性樹脂で構成した場合、熱硬化性の第1タイプのアンダーフィル4に熱を加えることで、熱硬化することが可能となる。熱硬化性樹脂の典型例として、熱硬化性エポキシ樹脂を挙げることができる。一般には、封止の高い信頼性を確保するには、高いフィラーの含有率が好ましい。しかし、第1タイプのアンダーフィル4は、「毛細管現象」により、ウエハ20の回路形成領域14と第2タイプのチップ8との間隙、並びに、第2タイプのチップ8同士の間隙に侵入させるため、低い粘性を有することが要求される。よって、第1タイプのアンダーフィル4は、通常の封止樹脂に比べて低いフィラーの含有率を有する。
前述したように、周囲領域2の幅D3が、0.1mm以上あれば、第1タイプのアンダーフィル4は、ニードルディスペンサを使用して、周囲領域2上に供給することができる。周囲領域2上に供給された第1タイプのアンダーフィル4が、「毛細管現象」により、ウエハ20の回路形成領域14と第2タイプのチップ8との間隙、並びに、第2タイプのチップ8同士の間隙に侵入することを可能にするには、ウエハ20の回路形成領域14と第2タイプのチップ8との間隙、並びに、第2タイプのチップ8同士の間隙は、10μm以上にするのが好ましい。
図16に示すように、ウエハ20の周囲領域2の中心線に沿って、ウエハ20をダイシングにより複数の第1タイプのチップ1にすることで、5チップサブブロック200を形成する。ここで、5チップサブブロック200は、第1タイプのチップ1と、4つの第2タイプのチップ8―1、8−2、8−3、8−4と、第1タイプのチップ1の回路形成領域14と第2タイプのチップ8との間隙、並びに、第2タイプのチップ8同士の間隙に介在する硬化された第1タイプのアンダーフィル4とからなる。第1タイプのチップ1は、第1の水平方向寸法D1を有する。第1タイプのチップ1は、回路形成領域14と、該回路形成領域14の外側に残存する周囲領域2とからなる。
5チップブロック200の最上段の第2タイプのチップ8―4の上面に第2タイプのアンダーフィル6を塗布し、第1タイプのチップ1が4つの第2タイプのチップ8の上になるよう、5チップブロック200をひっくり返して、インターポーザ7上に積層する。第2タイプのアンダーフィル6は、第1タイプのアンダーフィル4と比べて、粘性が高く且つ接着力が高い樹脂で構成する。インターポーザ7は、複数の貫通電極13を有する。インターポーザ7の複数の貫通電極13の配置のピッチは、積層構造体の貫通電極5の配置のピッチより広い。
5チップブロック200を構成する第1タイプのチップ1と第2タイプのチップ8との間隙、並びに、複数の第2タイプのチップ8同士の間隙には、既に硬化された第1タイプのアンダーフィル4が存在する。5チップブロック200からなる積層構造体をインターポーザ7上に積層する工程において、硬化された第1タイプのアンダーフィル4が、5チップブロック200を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3、並びに、複数の第2タイプのチップ8同士の間のバンプ3へ印加される応力を低減する。結果、5チップブロック200を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3、並びに、複数の第2タイプのチップ8同士の間のバンプ3に、クラック等の不良が発生するのを抑制することが可能となる。
その後、封止樹脂10で、インターポーザ7上に積層された5チップブロック200からなる積層構造体を封止する。ここで、封止樹脂10は、高い信頼性を確保するため、前述の第1タイプのアンダーフィル4及び第2タイプのアンダーフィル6と比較して、フィラーの含有量が多い。封止樹脂10として、前述の第1タイプのアンダーフィル4及び第2タイプのアンダーフィル6と比較して、フィラーの含有量が多い熱可塑性のエポキシ樹脂を用いることが可能である。最後に、インターポーザ7の下面に、貫通電極13に電気的に接続される外部端子9を接続することで半導体装置を製造する。
前述の貫通電極は、例えば、Au、Ag、Cu、Ni、W、SnAg、Poly−Si等の各種導電体で構成することができる。前述のバンプ3は、例えば、Sn/Pn、Au、Cu、Cu+SnAg等の各種導電体で構成することができる。前述のバンプ3は、第1及び第2タイプのチップ1、8の第2の面側であって、前述の複数の貫通電極5の表面上に設けてもよい。前述のインターポーザ7は、例えば、ガラスエポキシ樹脂、ポリイミド樹脂、シリコーン樹脂で構成することが可能である。
(効果)
本発明の第3の実施形態は、複数チップからなる積層構造体をインターポーザ7からなる支持基板上に積層した後に、樹脂封止する従来方法と異なる。即ち、本発明の第3の実施形態によれば、ウエハの2次元マトリックス配列された複数の回路形成領域の各々の上に、この回路形成領域と同じ寸法の複数の第2タイプのチップを多段積層する。その後、ウエハの周囲領域上に、粘性が低く液体としての性質を有する第1タイプのアンダーフィルを、多段積層された第2タイプのチップの側面に接触するように供給する。結果、第1タイプのアンダーフィルが、「毛細管現象」により、ウエハの回路形成領域と第2タイプのチップとの間隙、並びに、第2タイプのチップ同士の間隙を、第2タイプのチップの中心まで、侵入し、該間隙は、第1タイプのアンダーフィルにより完全に充填される。その後、この注入された第1タイプのアンダーフィルを硬化する。その後、ウエハをダイシングすることにより、各々が回路形成領域とその周りに残存する周囲領域とからなる5チップブロックを形成する。即ち、全ての完成された5チップブロックは、第1タイプのチップと、第2タイプのチップと、第1タイプのチップの回路形成領域と第2タイプのチップとの間隙、並びに、第2タイプのチップ同士の間隙に介在する硬化された第1タイプのアンダーフィルとから構成される。その後、5チップブロックからなる積層構造体を、第2タイプのアンダーフィルを介在させ、インターポーザ上に積層する。
第1の効果として、5チップブロック200を構成する第1タイプのチップ1と第2タイプのチップ8との間隙、並びに、複数の第2タイプのチップ8同士の間隙には、既に硬化された第1タイプのアンダーフィル4が存在する。5チップブロック200からなる積層構造体をインターポーザ7上に積層する工程において、硬化された第1タイプのアンダーフィル4が、5チップブロック200を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3、並びに、複数の第2タイプのチップ8同士の間のバンプ3へ印加される応力を低減する。結果、5チップブロック200を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3、並びに、複数の第2タイプのチップ8同士の間のバンプ3に、クラック等の不良が発生するのを抑制することが可能となる。
第2の効果として、寸法がより大きなチップの上に、該チップより寸法のより小さな複数のチップを積層して、チップブロックを形成する。その後、該寸法がより大きなチップの周囲領域からなるテラス或いはステージ上に、粘性が低く液体の性質を示す第1タイプのアンダーフィルを供給し、「毛細管現象」を利用して、該寸法のより小さな複数のチップ同士の間隙、並びに、該寸法のより小さな複数のチップのうち最下段のチップと前述の寸法がより大きなチップとの間隙に、同時にアンダーフィルを注入し、その後、同時に、アンダーフィルを硬化することで、アンダーフィル注入・硬化工程数を削減することができる。
(4)第4の実施形態
前述の第2の実施形態では、寸法の異なる複数のチップを積層して、チップサブブロックを形成する。このチップサブブロックを構成する複数のチップのうち、寸法の大きいチップの周囲領域からなるテラス或いはステージ上に、粘性が低く液体の性質を示す第1タイプのアンダーフィルを供給し、「毛細管現象」を利用して、寸法の異なる隣接するチップ同士の間隙に、アンダーフィルを注入した。
しかし、本実施形態は、寸法がより大きなチップの上に、該チップより寸法のより小さな複数のチップを積層して、2つのチップサブブロックを形成する。その後、該寸法がより大きなチップの周囲領域からなるテラス或いはステージ上に、粘性が低く液体の性質を示す第1タイプのアンダーフィルを供給し、「毛細管現象」を利用して、該寸法のより小さな複数のチップ同士の間隙、並びに、該寸法のより小さな複数のチップのうち最下段のチップと、前述の寸法がより大きなチップとの間隙に、同時にアンダーフィルを注入することで、アンダーフィル注入工程数を削減する。その後、複数の間隙に注入された第1タイプのアンダーフィルを同時に硬化することで、アンダーフィル硬化工程数を削減する。以下図面を参照して詳細に説明する。
(積層工程)
図17乃至図19は、本発明の第4の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
図17に示すように、第1の水平方向寸法D1を有する第1タイプのチップ1を1つ用意する。更に、第1の水平方向寸法D1より小さい第2の水平方向寸法D2を有する第2タイプのチップ8を4つ用意する。第1タイプのチップ1は、複数の貫通電極5を有する。更に、第1タイプのチップ1は、複数のバンプ3を有する。該複数のバンプ3は、第1タイプのチップ1の第1の面側であって、前述の複数の貫通電極5の表面上に設けられる。第1タイプのチップ1は、更に、回路形成領域14と、該回路形成領域14の周囲に延在する周囲領域2とから構成される。該回路形成領域14は、前述の第2の水平方向寸法D2を有する。即ち、該回路形成領域14は、前述の第2タイプのチップ8と同一の水平方向寸法を有する。一方、周囲領域2は、第1の水平方向寸法D1と第2の水平方向寸法D2との差の半分に相当する幅を有する。周囲領域2の幅は、好ましくは、0.1mm以上である。典型的には、周囲領域2には、回路が形成されない。しかし、必ずしもこの構成に限定するものではなく、周囲領域2に回路が形成されてもよい。
第2タイプのチップ8の各々は、複数の貫通電極5を有する。第2タイプのチップ8の複数の貫通電極5と、前述の第1タイプのチップ1の複数の貫通電極5とは、水平方向において、互いに対応する位置に設けられる。更に、第2タイプのチップ8の各々は、複数のバンプ3を有する。該複数のバンプ3は、第2タイプのチップ8の第1の面側であって、前述の複数の貫通電極5の表面上に設けられる。第2タイプのチップ8の各々は、回路形成領域14を有するが、周囲領域を有していない。これら1つの第1タイプのチップ1と、4つの第2タイプのチップ8とを基本要素として、以下積層工程を行う。
図17に示すように、1つの第1タイプのチップ1上に、4つの第2タイプのチップ8―1、8−2、8−3、8−4を順に積層し、1つの5チップブロック200を形成する。結果、5チップブロック200を構成する5つのチップのうち、ある1つのチップに設けられた複数の貫通電極5は、隣接するチップに設けられた複数の貫通電極5とバンプ3を介して互いに電気的に接続される。水平方向でみて、第1タイプのチップ1の回路形成領域14と、第2タイプのチップ8とは、完全にオーバーラップする。一方、水平方向でみて、第1タイプのチップ1の周囲領域2は、第2タイプのチップ8より外側に延在する。よって、5チップブロック200は、第1タイプのチップ1の周囲領域2からなるテラス或いはステージを有する。
図18に示すように、5チップブロック200の側面から、1つの第1タイプのチップ1と最下段の第2タイプのチップ8との間隙、並びに、4つの第2タイプのチップ8同士の間隙に、第1タイプのアンダーフィル4を注入し、注入された第1タイプのアンダーフィル4を硬化する。第1タイプのアンダーフィル4を注入する前に、第1タイプのチップ1が第2タイプのチップ8の下になるよう、5チップブロック200を配置する。そして、5チップブロック200において、前述の第1タイプのチップ1の周囲領域2からなるテラス或いはステージ上に、第1タイプのアンダーフィル4を供給する。ここで、供給した第1タイプのアンダーフィル4が、第2タイプのチップ8の側面に接触するようにする。第1タイプのアンダーフィル4は、粘性が低く、液体としての性質を発揮する絶縁性樹脂で構成する。液体としての性質を有する第1タイプのアンダーフィル4は、「毛細管現象」により、第1タイプのチップ1と最下段の第2タイプのチップ8との間隙、並びに、複数の第2タイプのチップ8同士の間隙を、5チップブロック200の中心まで、侵入する。結果、第1タイプのチップ1と最下段の第2タイプのチップ8との間隙、並びに、複数の第2タイプのチップ8同士の間隙は、液体としての性質を有する第1タイプのアンダーフィル4により完全に充填される。
その後、前述の間隙に注入された第1タイプのアンダーフィル4を硬化する。即ち、完成された5チップブロック200は、第1タイプのチップ1と、第2タイプのチップ8と、第1タイプのチップ1と最下段の第2タイプのチップ8との間隙と、複数の第2タイプのチップ8同士の間隙とに介在する硬化された第1タイプのアンダーフィル4とから構成される。
第1タイプのアンダーフィル4を熱硬化性樹脂で構成した場合、熱硬化性の第1タイプのアンダーフィル4に熱を加えることで、熱硬化することが可能となる。熱硬化性樹脂の典型例として、熱硬化性エポキシ樹脂を挙げることができる。一般には、封止の高い信頼性を確保するには、高いフィラーの含有率が好ましい。しかし、第1タイプのアンダーフィル4は、「毛細管現象」により、第1タイプのチップ1と最下段の第2タイプのチップ8との間隙と、複数の第2タイプのチップ8同士の間隙とに侵入させるため、低い粘性を有することが要求される。よって、第1タイプのアンダーフィル4は、通常の封止樹脂に比べて低いフィラーの含有率を有する。
前述したように、周囲領域2の幅が、0.1mm以上あれば、第1タイプのアンダーフィル4は、ニードルディスペンサを使用して、周囲領域2上に供給することができる。周囲領域2上に供給された第1タイプのアンダーフィル4が、「毛細管現象」により、第1タイプのチップ1と最下段の第2タイプのチップ8との間隙と、複数の第2タイプのチップ8同士の間隙とに侵入することを可能にするには、第1タイプのチップ1と最下段の第2タイプのチップ8との間隙、並びに、複数の第2タイプのチップ8同士の間隙は、10μm以上にするのが好ましい。
図19に示すように、5チップブロック200の最上段の第2タイプのチップ8―4の上面に第2タイプのアンダーフィル6を塗布し、第1タイプのチップ1が第2タイプのチップ8の上になるよう、5チップブロック200をひっくり返して、インターポーザ7上に積層する。第2タイプのアンダーフィル6は、第1タイプのアンダーフィル4と比べて、粘性が高く且つ接着力が高い樹脂で構成する。インターポーザ7は、複数の貫通電極13を有する。インターポーザ7の複数の貫通電極13の配置のピッチは、積層構造体の貫通電極5の配置のピッチより広い。
5チップブロック200を構成する第1タイプのチップ1と第2タイプのチップ8との間隙、並びに、複数の第2タイプのチップ8同士の間隙には、既に硬化された第1タイプのアンダーフィル4が存在する。5チップブロック200からなる積層構造体をインターポーザ7上に積層する工程において、硬化された第1タイプのアンダーフィル4が、5チップブロック200を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3、並びに、複数の第2タイプのチップ8同士の間のバンプ3へ印加される応力を低減する。結果、5チップブロック200を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3、並びに、複数の第2タイプのチップ8同士の間のバンプ3に、クラック等の不良が発生するのを抑制することが可能となる。
その後、封止樹脂10で、インターポーザ7上に積層された5チップブロック200からなる積層構造体を封止する。ここで、封止樹脂10は、高い信頼性を確保するため、前述の第1タイプのアンダーフィル4及び第2タイプのアンダーフィル6と比較して、フィラーの含有量が多い。封止樹脂10として、前述の第1タイプのアンダーフィル4及び第2タイプのアンダーフィル6と比較して、フィラーの含有量が多い熱可塑性のエポキシ樹脂を用いることが可能である。最後に、インターポーザ7の下面に、貫通電極13に電気的に接続される外部端子9を接続することで半導体装置を製造する。
前述の貫通電極は、例えば、Au、Ag、Cu、Ni、W、SnAg、Poly−Si等の各種導電体で構成することができる。前述のバンプ3は、例えば、Sn/Pn、Au、Cu、Cu+SnAg等の各種導電体で構成することができる。前述のバンプ3は、第1及び第2タイプのチップ1、8の第2の面側であって、前述の複数の貫通電極5の表面上に設けてもよい。前述のインターポーザ7は、例えば、ガラスエポキシ樹脂、ポリイミド樹脂、シリコーン樹脂で構成することが可能である。
(効果)
本発明の第4の実施形態は、複数チップからなる積層構造体をインターポーザ7からなる支持基板上に積層した後に、樹脂封止する従来方法と異なる。即ち、本発明の第4の実施形態によれば、1つの第1タイプのチップ1上に、4つの第2タイプのチップ8―1、8−2、8−3、8−4を順次積層し、1つの5チップブロック200を形成する。前述の第1タイプのチップ1の周囲領域2からなるテラス或いはステージ上に、粘性が低く液体としての性質を有する第1タイプのアンダーフィル4を供給する。ここで、供給した第1タイプのアンダーフィル4が、第2タイプのチップ8―1、8−2、8−3、8−4の側面に接触するようにする。第1タイプのアンダーフィル4は、粘性が低く、液体としての性質を発揮する絶縁性樹脂で構成する。液体としての性質を有する第1タイプのアンダーフィル4は、「毛細管現象」により、第1タイプのチップ1と最下段の第2タイプのチップ8―1との間隙、並びに、複数の第2タイプのチップ8―1、8−2、8−3、8−4同士の間隙を、5チップブロック200の中心まで、同時に侵入する。結果、第1タイプのチップ1と最下段の第2タイプのチップ8―1との間隙、並びに、複数の第2タイプのチップ8―1、8−2、8−3、8−4同士の間隙は、同時に、液体としての性質を有する第1タイプのアンダーフィル4により完全に充填される。その後、前述の間隙に注入された第1タイプのアンダーフィル4を硬化する。
第1の効果として、5チップブロック200を構成する第1タイプのチップ1と第2タイプのチップ8との間隙、並びに、複数の第2タイプのチップ8同士の間隙には、既に硬化された第1タイプのアンダーフィル4が存在する。5チップブロック200からなる積層構造体をインターポーザ7上に積層する工程において、硬化された第1タイプのアンダーフィル4が、5チップブロック200を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3、並びに、複数の第2タイプのチップ8同士の間のバンプ3へ印加される応力を低減する。結果、5チップブロック200を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3、並びに、複数の第2タイプのチップ8同士の間のバンプ3に、クラック等の不良が発生するのを抑制することが可能となる。
第2の効果として、寸法がより大きなチップの上に、該チップより寸法のより小さな複数のチップを積層して、チップブロックを形成する。その後、該寸法がより大きなチップの周囲領域からなるテラス或いはステージ上に、粘性が低く液体の性質を示す第1タイプのアンダーフィルを供給し、「毛細管現象」を利用して、該寸法のより小さな複数のチップ同士の間隙、並びに、該寸法のより小さな複数のチップのうち最下段のチップと前述の寸法がより大きなチップとの間隙に、同時にアンダーフィルを注入し、その後、同時に、アンダーフィルを硬化することで、アンダーフィル注入・硬化工程数を削減することができる。
(5)第5の実施形態
前述の第1の実施形態では、ウエハ20の2次元マトリックス配列された複数の回路形成領域14上に、複数の第2タイプのチップ8を1段積層した。しかし、本実施形態では、ウエハ20の2次元マトリックス配列された複数の回路形成領域14上に、複数の第2タイプのチップ8を多段積層する。以下図面を参照して詳細に説明する。
(積層工程)
図20乃至図24は、本発明の第5の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
図20に示すように、複数の回路形成領域14の2次元配列と、該複数の回路形成領域14の周囲を囲む周囲領域2とを含むウエハ20を用意する。複数の回路形成領域14の各々は、概矩形形状を有する。前述の2次元配列は、2次元マトリックス配列である。周囲領域2は、2次元マトリックス配列された複数の回路形成領域14の各々の周囲を囲むよう平面でみて格子形状に延在する。複数の回路形成領域14の各々は、第2の水平方向寸法D2を有する。周囲領域2は、概一定の幅D3を有する。周囲領域2の幅D3は、好ましくは、0.1mm以上である。典型的には、周囲領域2には、回路が形成されない。複数の回路形成領域14の各々は、更に、複数の貫通電極5と、複数のバンプ3とを有する。該複数のバンプ3は、第1の面側の複数の貫通電極5の表面上に設けられる。
更に、前述の第2の水平方向寸法D2を有する第2タイプのチップ8を複数用意する。複数の第2タイプのチップ8の各々は、ウエハ20の複数の回路形成領域14の各々と同一の寸法を有する。複数の第2タイプのチップ8の各々は、更に、複数の貫通電極5と、複数のバンプ3とを有する。第2タイプのチップ8の複数の貫通電極5と、前述のウエハ20の複数の貫通電極5とは、水平方向において、互いに対応する位置に設けられる。第2タイプのチップ8の各々は、回路形成領域14を有するが、周囲領域を有していない。これらウエハ20と、複数の第2タイプのチップ8とを基本要素として、以下積層工程を行う。
図20に示すように、ウエハ20の2次元マトリックス配列された複数の回路形成領域14に、複数の第2タイプのチップ8をそれぞれ4段積層する。前述したように、第2タイプのチップ8の複数の貫通電極5と、前述のウエハ20の複数の貫通電極5とは、水平方向において、互いに対応する位置に設けられるので、ウエハ20の複数の貫通電極5と、第2タイプのチップ8の複数の貫通電極5とは、バンプ3を介して互いに電気的に接続される。水平方向でみて、ウエハ20の回路形成領域14と、4段積層された第2タイプのチップ8とは、完全にオーバーラップする。一方、水平方向でみて、ウエハ20の周囲領域2は、4段積層された第2タイプのチップ8より外側に延在する。
図21に示すように、ウエハ20の周囲領域2に第1タイプのアンダーフィル4を供給する。ここで、供給した第1タイプのアンダーフィル4が、4段積層された第2タイプのチップ8の側面に接触するようにする。第1タイプのアンダーフィル4は、粘性が低く、液体としての性質を発揮する絶縁性樹脂で構成する。液体としての性質を有する第1タイプのアンダーフィル4は、「毛細管現象」により、ウエハ20の回路形成領域14と第2タイプのチップ8との間隙、並びに、第2タイプのチップ8同士の間隙を、第2タイプのチップ8の中心まで、侵入する。結果、ウエハ20の回路形成領域14と第2タイプのチップ8との間隙、並びに、第2タイプのチップ8同士の間隙は、液体としての性質を有する第1タイプのアンダーフィル4により完全に充填される。
その後、ウエハ20の回路形成領域14と第2タイプのチップ8との間隙、並びに、第2タイプのチップ8同士の間隙に注入された第1タイプのアンダーフィル4を硬化する。第1タイプのアンダーフィル4を熱硬化性樹脂で構成した場合、熱硬化性の第1タイプのアンダーフィル4に熱を加えることで、熱硬化することが可能となる。熱硬化性樹脂の典型例として、熱硬化性エポキシ樹脂を挙げることができる。一般には、封止の高い信頼性を確保するには、高いフィラーの含有率が好ましい。しかし、第1タイプのアンダーフィル4は、「毛細管現象」により、ウエハ20の回路形成領域14と第2タイプのチップ8との間隙、並びに、第2タイプのチップ8同士の間隙に侵入させるため、低い粘性を有することが要求される。よって、第1タイプのアンダーフィル4は、通常の封止樹脂に比べて低いフィラーの含有率を有する。
前述したように、周囲領域2の幅D3が、0.1mm以上あれば、第1タイプのアンダーフィル4は、ニードルディスペンサを使用して、周囲領域2上に供給することができる。周囲領域2上に供給された第1タイプのアンダーフィル4が、「毛細管現象」により、ウエハ20の回路形成領域14と第2タイプのチップ8との間隙、並びに、第2タイプのチップ8同士の間隙に侵入することを可能にするには、ウエハ20の回路形成領域14と第2タイプのチップ8との間隙、並びに、第2タイプのチップ8同士の間隙は、10μm以上にするのが好ましい。
図22に示すように、ウエハ20の周囲領域2の中心線に沿って、ウエハ20をダイシングにより複数の第1タイプのチップ1にすることで、5チップサブブロック200を複数形成する。ここで、複数の5チップサブブロック200の各々は、第1タイプのチップ1と、4つの第2タイプのチップ8―1、8−2、8−3、8−4と、第1タイプのチップ1の回路形成領域14と第2タイプのチップ8との間隙、並びに、第2タイプのチップ8同士の間隙に介在する硬化された第1タイプのアンダーフィル4とからなる。第1タイプのチップ1は、第1の水平方向寸法D1を有する。第1タイプのチップ1は、回路形成領域14と、該回路形成領域14の外側に残存する周囲領域2とからなる。
図23に示すように、第1の5チップサブブロック200―1と第2の5チップサブブロック200―2とを、第2タイプのアンダーフィル6を介して積層することで、10チップブロック300からなる積層構造体を形成する。ここで、第1の5チップサブブロック200―1に含まれる第2タイプのチップ8―4と、第2の5チップサブブロック200―2に含まれる第2タイプのチップ8―4とが互いに対向するように積層する。第2タイプのアンダーフィル6は、第1タイプのアンダーフィル4と比べて、粘性が高く且つ接着力が高い樹脂で構成する。
第1の5チップサブブロック200―1を構成する第1タイプのチップ1と第2タイプのチップ8との間隙、並びに、複数の第2タイプのチップ8同士の間隙には、既に硬化された第1タイプのアンダーフィル4が存在する。同様に、第2の5チップサブブロック200―2を構成する第1タイプのチップ1と第2タイプのチップ8との間隙、並びに、複数の第2タイプのチップ8同士の間隙には、既に硬化された第1タイプのアンダーフィル4が存在する。第1の5チップサブブロック200―1と第2の5チップサブブロック200―2とを積層する工程において、第1の5チップサブブロック200―1の硬化された第1タイプのアンダーフィル4が、第1の5チップサブブロック200―1を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3、並びに、複数の第2タイプのチップ8同士の間のバンプ3へ印加される応力を低減する。同様に、第2の5チップサブブロック200―2の硬化された第1タイプのアンダーフィル4が、第2の5チップサブブロック200―2を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3、並びに、複数の第2タイプのチップ8同士の間のバンプ3へ印加される応力を低減する。結果、第1の5チップサブブロック200―1を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3、並びに、複数の第2タイプのチップ8同士の間のバンプ3に、クラック等の不良が発生するのを抑制することが可能となる。同様に、第2の5チップサブブロック200―2を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3、並びに、複数の第2タイプのチップ8同士の間のバンプ3に、クラック等の不良が発生するのを抑制することが可能となる。
その後、第2タイプのアンダーフィル6を硬化する。この硬化する工程は、熱硬化工程であってもよい。
図24に示すように、10チップブロック300からなる積層構造体をインターポーザ7上に積層する。インターポーザ7は、複数の貫通電極13を有する。インターポーザ7の複数の貫通電極13の配置のピッチは、積層構造体の貫通電極5の配置のピッチより広い。
10チップブロック300を構成する第1タイプのチップ1と第2タイプのチップ8との間隙、並びに、複数の第2タイプのチップ8同士の間隙には、既に硬化された第1タイプのアンダーフィル4及び第2タイプのアンダーフィル6が存在する。10チップブロック300からなる積層構造体をインターポーザ7上に積層する工程において、硬化された第1タイプのアンダーフィル4及び第2タイプのアンダーフィル6が、10チップブロック300を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3、並びに、複数の第2タイプのチップ8同士の間のバンプ3へ印加される応力を低減する。結果、10チップブロック300を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3、並びに、複数の第2タイプのチップ8同士の間のバンプ3に、クラック等の不良が発生するのを抑制することが可能となる。
その後、封止樹脂10で、インターポーザ7上に積層された10チップブロック300からなる積層構造体を封止する。ここで、封止樹脂10は、高い信頼性を確保するため、前述の第1タイプのアンダーフィル4及び第2タイプのアンダーフィル6と比較して、フィラーの含有量が多い。封止樹脂10として、前述の第1タイプのアンダーフィル4及び第2タイプのアンダーフィル6と比較して、フィラーの含有量が多い熱可塑性のエポキシ樹脂を用いることが可能である。最後に、インターポーザ7の下面に、貫通電極13に電気的に接続される外部端子9を接続することで半導体装置を製造する。
(効果)
本発明の第5の実施形態は、複数チップからなる積層構造体をインターポーザ7からなる支持基板上に積層した後に、樹脂封止する従来方法と異なる。即ち、本発明の第5の実施形態によれば、ウエハの2次元マトリックス配列された複数の回路形成領域の各々の上に、この回路形成領域と同じ寸法の複数の第2タイプのチップを多段積層する。その後、ウエハの周囲領域上に、粘性が低く液体としての性質を有する第1タイプのアンダーフィルを、多段積層された第2タイプのチップの側面に接触するように供給する。結果、第1タイプのアンダーフィルが、「毛細管現象」により、ウエハの回路形成領域と第2タイプのチップとの間隙、並びに、第2タイプのチップ同士の間隙を、第2タイプのチップの中心まで、侵入し、該間隙は、第1タイプのアンダーフィルにより完全に充填される。その後、この注入された第1タイプのアンダーフィルを硬化する。その後、ウエハをダイシングすることにより、各々が回路形成領域とその周りに残存する周囲領域とからなる5チップサブブロックを形成する。即ち、全ての完成された5チップサブブロックは、第1タイプのチップと、第2タイプのチップと、第1タイプのチップの回路形成領域と第2タイプのチップとの間隙、並びに、第2タイプのチップ同士の間隙に介在する硬化された第1タイプのアンダーフィルとから構成される。その後、第2タイプのアンダーフィルを介在させ、2つの5チップサブブロック同士を積層し、10チップブロックからなる積層構造体を形成する。この積層構造体を、第2タイプのアンダーフィルを介在させ、インターポーザ上に積層する。
第1の効果として、第1及び第2の5チップサブブロック200―1、200―2の各々を構成する第1タイプのチップ1と第2タイプのチップ8との間隙、並びに、複数の第2タイプのチップ8同士の間隙には、既に硬化された第1タイプのアンダーフィル4及び第2タイプのアンダーフィル6が存在する。第1及び第2の5チップサブブロック200―1、200―2同士を積層する工程において、硬化された第1タイプのアンダーフィル4が、第1及び第2の5チップサブブロック200―1、200―2の各々を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3、並びに、複数の第2タイプのチップ8同士の間のバンプ3へ印加される応力を低減する。更に、10チップブロック300からなる積層構造体をインターポーザ7上に積層する工程において、硬化された第1タイプのアンダーフィル4及び第2タイプのアンダーフィル6が、10チップブロック300を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3、並びに、複数の第2タイプのチップ8同士の間のバンプ3へ印加される応力を低減する。結果、10チップブロック300を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3、並びに、複数の第2タイプのチップ8同士の間のバンプ3に、クラック等の不良が発生するのを抑制することが可能となる。
第2の効果として、寸法がより大きなチップの上に、該チップより寸法のより小さな複数のチップを積層して、複数のチップサブブロックを形成する。その後、該寸法がより大きなチップの周囲領域からなるテラス或いはステージ上に、粘性が低く液体の性質を示す第1タイプのアンダーフィルを供給し、「毛細管現象」を利用して、該寸法のより小さな複数のチップ同士の間隙、並びに、該寸法のより小さな複数のチップのうち最下段のチップと前述の寸法がより大きなチップとの間隙に、同時にアンダーフィルを注入し、その後、同時に、アンダーフィルを硬化することで、アンダーフィル注入・硬化工程数を削減することができる。
第3の効果として、同時にアンダーフィルを注入することを可能にするチップの積層段数には限界がある。しかし、本実施形態によれば、同時にアンダーフィルを注入することを可能にする最大の積層段数だけチップを積層して、チップサブブロックを複数形成する。その後、複数のチップサブブロックの各々を構成する複数のチップの間隙にアンダーフィルを注入し、硬化する。その後、複数のチップサブブロック同士を積層し、チップブロックからなる積層構造体を形成することで、積層構造体の積層段数が、同時にアンダーフィルを注入することを可能にするチップの積層段数を越える場合にも、前述の本発明を適用することが可能となる。
(6)第6の実施形態
前述の第2の実施形態では、寸法の異なる複数のチップを積層して、チップサブブロックを形成する。このチップサブブロックを構成する複数のチップのうち、寸法の大きいチップの周囲領域からなるテラス或いはステージ上に、粘性が低く液体の性質を示す第1タイプのアンダーフィルを供給し、「毛細管現象」を利用して、寸法の異なる隣接するチップ同士の間隙に、アンダーフィルを注入した。
しかし、本実施形態は、寸法がより大きなチップの上に、該チップより寸法のより小さな複数のチップを積層して、2つのチップサブブロックを形成する。その後、該寸法がより大きなチップの周囲領域からなるテラス或いはステージ上に、粘性が低く液体の性質を示す第1タイプのアンダーフィルを供給し、「毛細管現象」を利用して、該寸法のより小さな複数のチップ同士の間隙、並びに、該寸法のより小さな複数のチップのうち最下段のチップと、前述の寸法がより大きなチップとの間隙に、同時にアンダーフィルを注入することで、アンダーフィル注入工程数を削減する。その後、複数の間隙に注入された第1タイプのアンダーフィルを同時に硬化することで、アンダーフィル硬化工程数を削減する。その後、硬化された第1タイプのアンダーフィルを有する2つのチップサブブロック同士を、第2タイプのアンダーフィルを介して積層することで、10チップブロックからなる積層構造体を形成する。以下図面を参照して詳細に説明する。
(積層工程)
図25乃至図28は、本発明の第6の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
図25に示すように、第1の水平方向寸法D1を有する第1タイプのチップ1を2つ用意する。更に、第1の水平方向寸法D1より小さい第2の水平方向寸法D2を有する第2タイプのチップ8を8つ用意する。第1タイプのチップ1は、複数の貫通電極5を有する。更に、第1タイプのチップ1は、複数のバンプ3を有する。該複数のバンプ3は、第1タイプのチップ1の第1の面側であって、前述の複数の貫通電極5の表面上に設けられる。第1タイプのチップ1は、更に、回路形成領域14と、該回路形成領域14の周囲に延在する周囲領域2とから構成される。該回路形成領域14は、前述の第2の水平方向寸法D2を有する。即ち、該回路形成領域14は、前述の第2タイプのチップ8と同一の水平方向寸法を有する。一方、周囲領域2は、第1の水平方向寸法D1と第2の水平方向寸法D2との差の半分に相当する幅を有する。周囲領域2の幅は、好ましくは、0.1mm以上である。典型的には、周囲領域2には、回路が形成されない。しかし、必ずしもこの構成に限定するものではなく、周囲領域2に回路が形成されてもよい。
第2タイプのチップ8の各々は、複数の貫通電極5を有する。第2タイプのチップ8の複数の貫通電極5と、前述の第1タイプのチップ1の複数の貫通電極5とは、水平方向において、互いに対応する位置に設けられる。更に、第2タイプのチップ8の各々は、複数のバンプ3を有する。該複数のバンプ3は、第2タイプのチップ8の第1の面側であって、前述の複数の貫通電極5の表面上に設けられる。第2タイプのチップ8の各々は、回路形成領域14を有するが、周囲領域を有していない。これら2つの第1タイプのチップ1と、8つの第2タイプのチップ8とを基本要素として、以下積層工程を行う。
図25に示すように、1つの第1タイプのチップ1上に、4つの第2タイプのチップ8―1、8−2、8−3、8−4を順に積層し、第1の5チップサブブロック200―1を形成する。結果、第1の5チップサブブロック200―1を構成する5つのチップのうち、ある1つのチップに設けられた複数の貫通電極5は、隣接するチップに設けられた複数の貫通電極5とバンプ3を介して互いに電気的に接続される。水平方向でみて、第1タイプのチップ1の回路形成領域14と、第2タイプのチップ8とは、完全にオーバーラップする。一方、水平方向でみて、第1タイプのチップ1の周囲領域2は、第2タイプのチップ8より外側に延在する。よって、第1の5チップサブブロック200―1は、第1タイプのチップ1の周囲領域2からなるテラス或いはステージを有する。
同様に、1つの第1タイプのチップ1上に、4つの第2タイプのチップ8―1、8−2、8−3、8−4を順に積層し、第2の5チップサブブロック200―2を形成する。結果、第2の5チップサブブロック200―2を構成する5つのチップのうち、ある1つのチップに設けられた複数の貫通電極5は、隣接するチップに設けられた複数の貫通電極5とバンプ3を介して互いに電気的に接続される。水平方向でみて、第1タイプのチップ1の回路形成領域14と、第2タイプのチップ8とは、完全にオーバーラップする。一方、水平方向でみて、第2の5チップサブブロック200―2は、第2タイプのチップ8より外側に延在する。よって、第2の5チップサブブロック200―2は、第1タイプのチップ1の周囲領域2からなるテラス或いはステージを有する。
図26に示すように、第1の5チップサブブロック200―1の側面から、1つの第1タイプのチップ1と最下段の第2タイプのチップ8との間隙、並びに、4つの第2タイプのチップ8同士の間隙に、第1タイプのアンダーフィル4を注入し、注入された第1タイプのアンダーフィル4を硬化する。第1タイプのアンダーフィル4を注入する前に、第1タイプのチップ1が第2タイプのチップ8の下になるよう、第1の5チップサブブロック200―1を配置する。そして、第1の5チップサブブロック200―1において、前述の第1タイプのチップ1の周囲領域2からなるテラス或いはステージ上に、第1タイプのアンダーフィル4を供給する。ここで、供給した第1タイプのアンダーフィル4が、第2タイプのチップ8の側面に接触するようにする。第1タイプのアンダーフィル4は、粘性が低く、液体としての性質を発揮する絶縁性樹脂で構成する。液体としての性質を有する第1タイプのアンダーフィル4は、「毛細管現象」により、第1タイプのチップ1と最下段の第2タイプのチップ8との間隙、並びに、複数の第2タイプのチップ8同士の間隙を、第1の5チップサブブロック200―1の中心まで、侵入する。結果、第1タイプのチップ1と最下段の第2タイプのチップ8との間隙、並びに、複数の第2タイプのチップ8同士の間隙は、液体としての性質を有する第1タイプのアンダーフィル4により完全に充填される。
同様に、第2の5チップサブブロック200―2の側面から、1つの第1タイプのチップ1と最下段の第2タイプのチップ8との間隙、並びに、4つの第2タイプのチップ8同士の間隙に、第1タイプのアンダーフィル4を注入し、注入された第1タイプのアンダーフィル4を硬化する。第1タイプのアンダーフィル4を注入する前に、第1タイプのチップ1が第2タイプのチップ8の下になるよう、第2の5チップサブブロック200―2を配置する。そして、第2の5チップサブブロック200―2において、前述の第1タイプのチップ1の周囲領域2からなるテラス或いはステージ上に、第1タイプのアンダーフィル4を供給する。ここで、供給した第1タイプのアンダーフィル4が、第2タイプのチップ8の側面に接触するようにする。第1タイプのアンダーフィル4は、粘性が低く、液体としての性質を発揮する絶縁性樹脂で構成する。液体としての性質を有する第1タイプのアンダーフィル4は、「毛細管現象」により、第1タイプのチップ1と最下段の第2タイプのチップ8との間隙、並びに、複数の第2タイプのチップ8同士の間隙を、第2の5チップサブブロック200―2の中心まで、侵入する。結果、第1タイプのチップ1と最下段の第2タイプのチップ8との間隙、並びに、複数の第2タイプのチップ8同士の間隙は、液体としての性質を有する第1タイプのアンダーフィル4により完全に充填される。
その後、第1の5チップサブブロック200―1の前述の間隙に注入された第1タイプのアンダーフィル4を硬化する。即ち、完成された第1の5チップサブブロック200―1は、第1タイプのチップ1と、第2タイプのチップ8と、第1タイプのチップ1と最下段の第2タイプのチップ8との間隙と、複数の第2タイプのチップ8同士の間隙とに介在する硬化された第1タイプのアンダーフィル4とから構成される。
同様に、第2の5チップサブブロック200―2の前述の間隙に注入された第1タイプのアンダーフィル4を硬化する。即ち、完成された第2の5チップサブブロック200―2は、第1タイプのチップ1と、第2タイプのチップ8と、第1タイプのチップ1と最下段の第2タイプのチップ8との間隙と、複数の第2タイプのチップ8同士の間隙とに介在する硬化された第1タイプのアンダーフィル4とから構成される。
第1タイプのアンダーフィル4を熱硬化性樹脂で構成した場合、熱硬化性の第1タイプのアンダーフィル4に熱を加えることで、熱硬化することが可能となる。熱硬化性樹脂の典型例として、熱硬化性エポキシ樹脂を挙げることができる。一般には、封止の高い信頼性を確保するには、高いフィラーの含有率が好ましい。しかし、第1タイプのアンダーフィル4は、「毛細管現象」により、第1タイプのチップ1と最下段の第2タイプのチップ8との間隙と、複数の第2タイプのチップ8同士の間隙とに侵入させるため、低い粘性を有することが要求される。よって、第1タイプのアンダーフィル4は、通常の封止樹脂に比べて低いフィラーの含有率を有する。
前述したように、周囲領域2の幅が、0.1mm以上あれば、第1タイプのアンダーフィル4は、ニードルディスペンサを使用して、周囲領域2上に供給することができる。周囲領域2上に供給された第1タイプのアンダーフィル4が、「毛細管現象」により、第1タイプのチップ1と最下段の第2タイプのチップ8との間隙と、複数の第2タイプのチップ8同士の間隙とに侵入することを可能にするには、第1タイプのチップ1と最下段の第2タイプのチップ8との間隙、並びに、複数の第2タイプのチップ8同士の間隙は、10μm以上にするのが好ましい。
図27に示すように、第1の5チップサブブロック200―1と第2の5チップサブブロック200―2とを、第2タイプのアンダーフィル6を介して積層することで、10チップブロック300からなる積層構造体を形成する。ここで、第1の5チップサブブロック200―1に含まれる第2タイプのチップ8―4と、第2の5チップサブブロック200―2に含まれる第2タイプのチップ8―4とが互いに対向するように積層する。第2タイプのアンダーフィル6は、第1タイプのアンダーフィル4と比べて、粘性が高く且つ接着力が高い樹脂で構成する。
第1の5チップサブブロック200―1を構成する第1タイプのチップ1と第2タイプのチップ8との間隙、並びに、複数の第2タイプのチップ8同士の間隙には、既に硬化された第1タイプのアンダーフィル4が存在する。同様に、第2の5チップサブブロック200―2を構成する第1タイプのチップ1と第2タイプのチップ8との間隙、並びに、複数の第2タイプのチップ8同士の間隙には、既に硬化された第1タイプのアンダーフィル4が存在する。第1の5チップサブブロック200―1と第2の5チップサブブロック200―2とを積層する工程において、第1の5チップサブブロック200―1の硬化された第1タイプのアンダーフィル4が、第1の5チップサブブロック200―1を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3、並びに、複数の第2タイプのチップ8同士の間のバンプ3へ印加される応力を低減する。同様に、第2の5チップサブブロック200―2の硬化された第1タイプのアンダーフィル4が、第2の5チップサブブロック200―2を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3、並びに、複数の第2タイプのチップ8同士の間のバンプ3へ印加される応力を低減する。結果、第1の5チップサブブロック200―1を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3、並びに、複数の第2タイプのチップ8同士の間のバンプ3に、クラック等の不良が発生するのを抑制することが可能となる。同様に、第2の5チップサブブロック200―2を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3、並びに、複数の第2タイプのチップ8同士の間のバンプ3に、クラック等の不良が発生するのを抑制することが可能となる。
その後、第2タイプのアンダーフィル6を硬化する。この硬化する工程は、熱硬化工程であってもよい。
図28に示すように、10チップブロック300からなる積層構造体をインターポーザ7上に積層する。インターポーザ7は、複数の貫通電極13を有する。インターポーザ7の複数の貫通電極13の配置のピッチは、積層構造体の貫通電極5の配置のピッチより広い。
10チップブロック300を構成する第1タイプのチップ1と第2タイプのチップ8との間隙、並びに、複数の第2タイプのチップ8同士の間隙には、既に硬化された第1タイプのアンダーフィル4及び第2タイプのアンダーフィル6が存在する。10チップブロック300からなる積層構造体をインターポーザ7上に積層する工程において、硬化された第1タイプのアンダーフィル4及び第2タイプのアンダーフィル6が、10チップブロック300を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3、並びに、複数の第2タイプのチップ8同士の間のバンプ3へ印加される応力を低減する。結果、10チップブロック300を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3、並びに、複数の第2タイプのチップ8同士の間のバンプ3に、クラック等の不良が発生するのを抑制することが可能となる。
その後、封止樹脂10で、インターポーザ7上に積層された10チップブロック300からなる積層構造体を封止する。ここで、封止樹脂10は、高い信頼性を確保するため、前述の第1タイプのアンダーフィル4及び第2タイプのアンダーフィル6と比較して、フィラーの含有量が多い。封止樹脂10として、前述の第1タイプのアンダーフィル4及び第2タイプのアンダーフィル6と比較して、フィラーの含有量が多い熱可塑性のエポキシ樹脂を用いることが可能である。最後に、インターポーザ7の下面に、貫通電極13に電気的に接続される外部端子9を接続することで半導体装置を製造する。
(効果)
本発明の第6の実施形態は、複数チップからなる積層構造体をインターポーザ7からなる支持基板上に積層した後に、樹脂封止する従来方法と異なる。即ち、本発明の第6の実施形態によれば、2つの第1タイプのチップ1上に、それぞれ4つの第2タイプのチップ8―1、8−2、8−3、8−4を順次積層し、第1及び第2の5チップサブブロック200―1、200―2を形成する。これら第1及び第2の5チップサブブロック200―1、200―2の各々の前述の第1タイプのチップ1の周囲領域2からなるテラス或いはステージ上に、粘性が低く液体としての性質を有する第1タイプのアンダーフィル4を供給する。ここで、供給した第1タイプのアンダーフィル4が、第2タイプのチップ8―1、8−2、8−3、8−4の側面に接触するようにする。第1タイプのアンダーフィル4は、粘性が低く、液体としての性質を発揮する絶縁性樹脂で構成する。液体としての性質を有する第1タイプのアンダーフィル4は、「毛細管現象」により、第1タイプのチップ1と最下段の第2タイプのチップ8―1との間隙、並びに、複数の第2タイプのチップ8―1、8−2、8−3、8−4同士の間隙を、第1及び第2の5チップサブブロック200―1、200―2の各々の中心まで、同時に侵入する。結果、第1及び第2の5チップサブブロック200―1、200―2の各々において、第1タイプのチップ1と最下段の第2タイプのチップ8―1との間隙、並びに、複数の第2タイプのチップ8―1、8−2、8−3、8−4同士の間隙は、同時に、液体としての性質を有する第1タイプのアンダーフィル4により完全に充填される。その後、第1及び第2の5チップサブブロック200―1、200―2の各々において、前述の間隙に注入された第1タイプのアンダーフィル4を硬化する。その後、第2タイプのアンダーフィル6を介して、第1及び第2の5チップサブブロック200―1、200―2同士を積層し、該第2タイプのアンダーフィル6を硬化する。
第1の効果として、第1及び第2の5チップサブブロック200―1、200―2の各々を構成する第1タイプのチップ1と第2タイプのチップ8との間隙、並びに、複数の第2タイプのチップ8同士の間隙には、既に硬化された第1タイプのアンダーフィル4及び第2タイプのアンダーフィル6が存在する。第1及び第2の5チップサブブロック200―1、200―2同士を積層する工程において、硬化された第1タイプのアンダーフィル4が、第1及び第2の5チップサブブロック200―1、200―2の各々を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3、並びに、複数の第2タイプのチップ8同士の間のバンプ3へ印加される応力を低減する。更に、10チップブロック300からなる積層構造体をインターポーザ7上に積層する工程において、硬化された第1タイプのアンダーフィル4及び第2タイプのアンダーフィル6が、10チップブロック300を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3、並びに、複数の第2タイプのチップ8同士の間のバンプ3へ印加される応力を低減する。結果、10チップブロック300を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3、並びに、複数の第2タイプのチップ8同士の間のバンプ3に、クラック等の不良が発生するのを抑制することが可能となる。
第2の効果として、寸法がより大きなチップの上に、該チップより寸法のより小さな複数のチップを積層して、複数のチップサブブロックを形成する。その後、該寸法がより大きなチップの周囲領域からなるテラス或いはステージ上に、粘性が低く液体の性質を示す第1タイプのアンダーフィルを供給し、「毛細管現象」を利用して、該寸法のより小さな複数のチップ同士の間隙、並びに、該寸法のより小さな複数のチップのうち最下段のチップと前述の寸法がより大きなチップとの間隙に、同時にアンダーフィルを注入し、その後、同時に、アンダーフィルを硬化することで、アンダーフィル注入・硬化工程数を削減することができる。
第3の効果として、同時にアンダーフィルを注入することを可能にするチップの積層段数には限界がある。しかし、本実施形態によれば、同時にアンダーフィルを注入することを可能にする最大の積層段数だけチップを積層して、チップサブブロックを複数形成する。その後、複数のチップサブブロックの各々を構成する複数のチップの間隙にアンダーフィルを注入し、硬化する。その後、複数のチップサブブロック同士を積層し、チップブロックからなる積層構造体を形成することで、積層構造体の積層段数が、同時にアンダーフィルを注入することを可能にするチップの積層段数を越える場合にも、前述の本発明を適用することが可能となる。
(7)第7の実施形態
前述の第1の実施形態では、ウエハ20の2次元マトリックス配列された複数の回路形成領域14上に、複数の第2タイプのチップ8を1段積層した。しかし、本実施形態では、ウエハ20の2次元マトリックス配列された複数の回路形成領域14上に、複数の第2タイプのチップ8を多段積層する。以下図面を参照して詳細に説明する。
(積層工程)
図29乃至図33は、本発明の第7の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
図29に示すように、複数の回路形成領域14の2次元配列と、該複数の回路形成領域14の周囲を囲む周囲領域2とを含むウエハ20を用意する。複数の回路形成領域14の各々は、概矩形形状を有する。前述の2次元配列は、2次元マトリックス配列である。周囲領域2は、2次元マトリックス配列された複数の回路形成領域14の各々の周囲を囲むよう平面でみて格子形状に延在する。複数の回路形成領域14の各々は、第2の水平方向寸法D2を有する。周囲領域2は、概一定の幅D3を有する。周囲領域2の幅D3は、好ましくは、0.1mm以上である。典型的には、周囲領域2には、回路が形成されない。複数の回路形成領域14の各々は、更に、複数の貫通電極5と、複数のバンプ3とを有する。該複数のバンプ3は、第1の面側の複数の貫通電極5の表面上に設けられる。
更に、前述の第2の水平方向寸法D2を有する第2タイプのチップ8を複数用意する。複数の第2タイプのチップ8の各々は、ウエハ20の複数の回路形成領域14の各々と同一の寸法を有する。複数の第2タイプのチップ8の各々は、更に、複数の貫通電極5と、複数のバンプ3とを有する。第2タイプのチップ8の複数の貫通電極5と、前述のウエハ20の複数の貫通電極5とは、水平方向において、互いに対応する位置に設けられる。第2タイプのチップ8の各々は、回路形成領域14を有するが、周囲領域を有していない。これらウエハ20と、複数の第2タイプのチップ8とを基本要素として、以下積層工程を行う。
図29に示すように、ウエハ20の2次元マトリックス配列された複数の回路形成領域14に、複数の第2タイプのチップ8をそれぞれ4段積層する。前述したように、第2タイプのチップ8の複数の貫通電極5と、前述のウエハ20の複数の貫通電極5とは、水平方向において、互いに対応する位置に設けられるので、ウエハ20の複数の貫通電極5と、第2タイプのチップ8の複数の貫通電極5とは、バンプ3を介して互いに電気的に接続される。水平方向でみて、ウエハ20の回路形成領域14と、4段積層された第2タイプのチップ8とは、完全にオーバーラップする。一方、水平方向でみて、ウエハ20の周囲領域2は、4段積層された第2タイプのチップ8より外側に延在する。
図30に示すように、ウエハ20の周囲領域2に第1タイプのアンダーフィル4を供給する。ここで、供給した第1タイプのアンダーフィル4が、4段積層された第2タイプのチップ8の側面に接触するようにする。第1タイプのアンダーフィル4は、粘性が低く、液体としての性質を発揮する絶縁性樹脂で構成する。液体としての性質を有する第1タイプのアンダーフィル4は、「毛細管現象」により、ウエハ20の回路形成領域14と第2タイプのチップ8との間隙、並びに、第2タイプのチップ8同士の間隙を、第2タイプのチップ8の中心まで、侵入する。結果、ウエハ20の回路形成領域14と第2タイプのチップ8との間隙、並びに、第2タイプのチップ8同士の間隙は、液体としての性質を有する第1タイプのアンダーフィル4により完全に充填される。
その後、ウエハ20の回路形成領域14と第2タイプのチップ8との間隙、並びに、第2タイプのチップ8同士の間隙に注入された第1タイプのアンダーフィル4を硬化する。第1タイプのアンダーフィル4を熱硬化性樹脂で構成した場合、熱硬化性の第1タイプのアンダーフィル4に熱を加えることで、熱硬化することが可能となる。熱硬化性樹脂の典型例として、熱硬化性エポキシ樹脂を挙げることができる。一般には、封止の高い信頼性を確保するには、高いフィラーの含有率が好ましい。しかし、第1タイプのアンダーフィル4は、「毛細管現象」により、ウエハ20の回路形成領域14と第2タイプのチップ8との間隙、並びに、第2タイプのチップ8同士の間隙に侵入させるため、低い粘性を有することが要求される。よって、第1タイプのアンダーフィル4は、通常の封止樹脂に比べて低いフィラーの含有率を有する。
前述したように、周囲領域2の幅D3が、0.1mm以上あれば、第1タイプのアンダーフィル4は、ニードルディスペンサを使用して、周囲領域2上に供給することができる。周囲領域2上に供給された第1タイプのアンダーフィル4が、「毛細管現象」により、ウエハ20の回路形成領域14と第2タイプのチップ8との間隙、並びに、第2タイプのチップ8同士の間隙に侵入することを可能にするには、ウエハ20の回路形成領域14と第2タイプのチップ8との間隙、並びに、第2タイプのチップ8同士の間隙は、10μm以上にするのが好ましい。
図31に示すように、ウエハ20の周囲領域2の中心線に沿って、ウエハ20をダイシングにより複数の第1タイプのチップ1にすることで、5チップサブブロック200を複数形成する。ここで、複数の5チップサブブロック200の各々は、第1タイプのチップ1と、4つの第2タイプのチップ8―1、8−2、8−3、8−4と、第1タイプのチップ1の回路形成領域14と第2タイプのチップ8との間隙、並びに、第2タイプのチップ8同士の間隙に介在する硬化された第1タイプのアンダーフィル4とからなる。第1タイプのチップ1は、第1の水平方向寸法D1を有する。第1タイプのチップ1は、回路形成領域14と、該回路形成領域14の外側に残存する周囲領域2とからなる。
図32に示すように、第1の5チップサブブロック200―1と第2の5チップサブブロック200―2とを、第2タイプのアンダーフィル6を介して積層することで、10チップブロック300からなる積層構造体を形成する。ここで、第1の5チップサブブロック200―1に含まれる第2タイプのチップ8―4と、第2の5チップサブブロック200―2に含まれる第2タイプのチップ8―4とが互いに対向するように積層する。第2タイプのアンダーフィル6は、第1タイプのアンダーフィル4と比べて、粘性が高く且つ接着力が高い樹脂で構成する。
第1の5チップサブブロック200―1を構成する第1タイプのチップ1と第2タイプのチップ8との間隙、並びに、複数の第2タイプのチップ8同士の間隙には、既に硬化された第1タイプのアンダーフィル4が存在する。同様に、第2の5チップサブブロック200―2を構成する第1タイプのチップ1と第2タイプのチップ8との間隙、並びに、複数の第2タイプのチップ8同士の間隙には、既に硬化された第1タイプのアンダーフィル4が存在する。第1の5チップサブブロック200―1と第2の5チップサブブロック200―2とを積層する工程において、第1の5チップサブブロック200―1の硬化された第1タイプのアンダーフィル4が、第1の5チップサブブロック200―1を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3、並びに、複数の第2タイプのチップ8同士の間のバンプ3へ印加される応力を低減する。同様に、第2の5チップサブブロック200―2の硬化された第1タイプのアンダーフィル4が、第2の5チップサブブロック200―2を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3、並びに、複数の第2タイプのチップ8同士の間のバンプ3へ印加される応力を低減する。結果、第1の5チップサブブロック200―1を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3、並びに、複数の第2タイプのチップ8同士の間のバンプ3に、クラック等の不良が発生するのを抑制することが可能となる。同様に、第2の5チップサブブロック200―2を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3、並びに、複数の第2タイプのチップ8同士の間のバンプ3に、クラック等の不良が発生するのを抑制することが可能となる。
その後、第2タイプのアンダーフィル6を硬化する。この硬化する工程は、熱硬化工程であってもよい。
図33に示すように、10チップブロック300からなる積層構造体をインターポーザ7上に積層する。インターポーザ7は、複数の貫通電極13を有する。インターポーザ7の複数の貫通電極13の配置のピッチは、積層構造体の貫通電極5の配置のピッチより広い。
10チップブロック300を構成する第1タイプのチップ1と第2タイプのチップ8との間隙、並びに、複数の第2タイプのチップ8同士の間隙には、既に硬化された第1タイプのアンダーフィル4及び第2タイプのアンダーフィル6が存在する。10チップブロック300からなる積層構造体をインターポーザ7上に積層する工程において、硬化された第1タイプのアンダーフィル4及び第2タイプのアンダーフィル6が、10チップブロック300を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3、並びに、複数の第2タイプのチップ8同士の間のバンプ3へ印加される応力を低減する。結果、10チップブロック300を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3、並びに、複数の第2タイプのチップ8同士の間のバンプ3に、クラック等の不良が発生するのを抑制することが可能となる。
その後、封止樹脂10で、インターポーザ7上に積層された10チップブロック300からなる積層構造体を封止する。ここで、封止樹脂10は、高い信頼性を確保するため、前述の第1タイプのアンダーフィル4及び第2タイプのアンダーフィル6と比較して、フィラーの含有量が多い。封止樹脂10として、前述の第1タイプのアンダーフィル4及び第2タイプのアンダーフィル6と比較して、フィラーの含有量が多い熱可塑性のエポキシ樹脂を用いることが可能である。加えて、インターポーザ7の下面に、既知の方法で再配線処理を施し、更に、貫通電極13に電気的に接続される複数のポスト12を形成する。これら複数のポスト12は、複数の金属ポストで構成してもよく、典型的には、複数の銅ポストで構成してもよい。更に、インターポーザ7の下面及び前述の複数のポスト12の側面を封止樹脂15で封止する。具体的には、複数のポスト12を埋め込むように、トランスファ方式を用いてインターポーザ7の下面を封止樹脂15で封止する。複数のポスト12が露出するまで研磨(グラインド)する。露出した複数のポスト12上に、外部端子9を接続することで半導体装置を製造する。
(効果)
本発明の第7の実施形態は、前述の第5の実施形態の効果に加えて、ポスト12と封止樹脂15とを設けているため、基板を実装した後の接続信頼性が向上する効果を奏する。
(8)第8の実施形態
前述の第1の実施形態では、寸法の異なる複数のチップを積層して、チップサブブロックを形成する。このチップサブブロックを構成する複数のチップのうち、寸法の大きいチップの周囲領域からなるテラス或いはステージ上に、粘性が低く液体の性質を示す第1タイプのアンダーフィルを供給し、「毛細管現象」を利用して、寸法の異なる隣接するチップ同士の間隙に、アンダーフィルを注入した。
しかし、本実施形態は、寸法がより大きなチップの上に、該チップより寸法のより小さな複数のチップを積層して、2つのチップサブブロックを形成する。その後、該寸法がより大きなチップの周囲領域からなるテラス或いはステージ上に、粘性が低く液体の性質を示す第1タイプのアンダーフィルを供給し、「毛細管現象」を利用して、該寸法のより小さな複数のチップ同士の間隙、並びに、該寸法のより小さな複数のチップのうち最下段のチップと、前述の寸法がより大きなチップとの間隙に、同時にアンダーフィルを注入することで、アンダーフィル注入工程数を削減する。その後、複数の間隙に注入された第1タイプのアンダーフィルを同時に硬化することで、アンダーフィル硬化工程数を削減する。その後、硬化された第1タイプのアンダーフィルを有する2つのチップサブブロック同士を、第2タイプのアンダーフィルを介して積層することで、10チップブロックからなる積層構造体を形成する。その後、積層構造体をインターポーザ7に積層し、インターポーザ7の裏面に再配線及び複数の金属ポストを形成する。更に、インターポーザ7の裏面上であって且つ該複数の金属ポスト間を封止樹脂で封止する。該複数の金属ポストに接続される外部端子を形成することで、ウエハレベルチップ寸法パッケージ(W−CSP)を形成する。以下図面を参照して詳細に説明する。
(積層工程)
図34乃至図37は、本発明の第8の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
図34に示すように、第1の水平方向寸法D1を有する第1タイプのチップ1を2つ用意する。更に、第1の水平方向寸法D1より小さい第2の水平方向寸法D2を有する第2タイプのチップ8を8つ用意する。第1タイプのチップ1は、複数の貫通電極5を有する。更に、第1タイプのチップ1は、複数のバンプ3を有する。該複数のバンプ3は、第1タイプのチップ1の第1の面側であって、前述の複数の貫通電極5の表面上に設けられる。第1タイプのチップ1は、更に、回路形成領域14と、該回路形成領域14の周囲に延在する周囲領域2とから構成される。該回路形成領域14は、前述の第2の水平方向寸法D2を有する。即ち、該回路形成領域14は、前述の第2タイプのチップ8と同一の水平方向寸法を有する。一方、周囲領域2は、第1の水平方向寸法D1と第2の水平方向寸法D2との差の半分に相当する幅を有する。周囲領域2の幅は、好ましくは、0.1mm以上である。典型的には、周囲領域2には、回路が形成されない。しかし、必ずしもこの構成に限定するものではなく、周囲領域2に回路が形成されてもよい。
第2タイプのチップ8の各々は、複数の貫通電極5を有する。第2タイプのチップ8の複数の貫通電極5と、前述の第1タイプのチップ1の複数の貫通電極5とは、水平方向において、互いに対応する位置に設けられる。更に、第2タイプのチップ8の各々は、複数のバンプ3を有する。該複数のバンプ3は、第2タイプのチップ8の第1の面側であって、前述の複数の貫通電極5の表面上に設けられる。第2タイプのチップ8の各々は、回路形成領域14を有するが、周囲領域を有していない。これら2つの第1タイプのチップ1と、8つの第2タイプのチップ8とを基本要素として、以下積層工程を行う。
図34に示すように、1つの第1タイプのチップ1上に、4つの第2タイプのチップ8―1、8−2、8−3、8−4を順に積層し、第1の5チップサブブロック200―1を形成する。結果、第1の5チップサブブロック200―1を構成する5つのチップのうち、ある1つのチップに設けられた複数の貫通電極5は、隣接するチップに設けられた複数の貫通電極5とバンプ3を介して互いに電気的に接続される。水平方向でみて、第1タイプのチップ1の回路形成領域14と、第2タイプのチップ8とは、完全にオーバーラップする。一方、水平方向でみて、第1タイプのチップ1の周囲領域2は、第2タイプのチップ8より外側に延在する。よって、第1の5チップサブブロック200―1は、第1タイプのチップ1の周囲領域2からなるテラス或いはステージを有する。
同様に、1つの第1タイプのチップ1上に、4つの第2タイプのチップ8―1、8−2、8−3、8−4を順に積層し、第2の5チップサブブロック200―2を形成する。結果、第2の5チップサブブロック200―2を構成する5つのチップのうち、ある1つのチップに設けられた複数の貫通電極5は、隣接するチップに設けられた複数の貫通電極5とバンプ3を介して互いに電気的に接続される。水平方向でみて、第1タイプのチップ1の回路形成領域14と、第2タイプのチップ8とは、完全にオーバーラップする。一方、水平方向でみて、第2の5チップサブブロック200―2は、第2タイプのチップ8より外側に延在する。よって、第2の5チップサブブロック200―2は、第1タイプのチップ1の周囲領域2からなるテラス或いはステージを有する。
図35に示すように、第1の5チップサブブロック200―1の側面から、1つの第1タイプのチップ1と最下段の第2タイプのチップ8との間隙、並びに、4つの第2タイプのチップ8同士の間隙に、第1タイプのアンダーフィル4を注入し、注入された第1タイプのアンダーフィル4を硬化する。第1タイプのアンダーフィル4を注入する前に、第1タイプのチップ1が第2タイプのチップ8の下になるよう、第1の5チップサブブロック200―1を配置する。そして、第1の5チップサブブロック200―1において、前述の第1タイプのチップ1の周囲領域2からなるテラス或いはステージ上に、第1タイプのアンダーフィル4を供給する。ここで、供給した第1タイプのアンダーフィル4が、第2タイプのチップ8の側面に接触するようにする。第1タイプのアンダーフィル4は、粘性が低く、液体としての性質を発揮する絶縁性樹脂で構成する。液体としての性質を有する第1タイプのアンダーフィル4は、「毛細管現象」により、第1タイプのチップ1と最下段の第2タイプのチップ8との間隙、並びに、複数の第2タイプのチップ8同士の間隙を、第1の5チップサブブロック200―1の中心まで、侵入する。結果、第1タイプのチップ1と最下段の第2タイプのチップ8との間隙、並びに、複数の第2タイプのチップ8同士の間隙は、液体としての性質を有する第1タイプのアンダーフィル4により完全に充填される。
同様に、第2の5チップサブブロック200―2の側面から、1つの第1タイプのチップ1と最下段の第2タイプのチップ8との間隙、並びに、4つの第2タイプのチップ8同士の間隙に、第1タイプのアンダーフィル4を注入し、注入された第1タイプのアンダーフィル4を硬化する。第1タイプのアンダーフィル4を注入する前に、第1タイプのチップ1が第2タイプのチップ8の下になるよう、第2の5チップサブブロック200―2を配置する。そして、第2の5チップサブブロック200―2において、前述の第1タイプのチップ1の周囲領域2からなるテラス或いはステージ上に、第1タイプのアンダーフィル4を供給する。ここで、供給した第1タイプのアンダーフィル4が、第2タイプのチップ8の側面に接触するようにする。第1タイプのアンダーフィル4は、粘性が低く、液体としての性質を発揮する絶縁性樹脂で構成する。液体としての性質を有する第1タイプのアンダーフィル4は、「毛細管現象」により、第1タイプのチップ1と最下段の第2タイプのチップ8との間隙、並びに、複数の第2タイプのチップ8同士の間隙を、第2の5チップサブブロック200―2の中心まで、侵入する。結果、第1タイプのチップ1と最下段の第2タイプのチップ8との間隙、並びに、複数の第2タイプのチップ8同士の間隙は、液体としての性質を有する第1タイプのアンダーフィル4により完全に充填される。
その後、第1の5チップサブブロック200―1の前述の間隙に注入された第1タイプのアンダーフィル4を硬化する。即ち、完成された第1の5チップサブブロック200―1は、第1タイプのチップ1と、第2タイプのチップ8と、第1タイプのチップ1と最下段の第2タイプのチップ8との間隙と、複数の第2タイプのチップ8同士の間隙とに介在する硬化された第1タイプのアンダーフィル4とから構成される。
同様に、第2の5チップサブブロック200―2の前述の間隙に注入された第1タイプのアンダーフィル4を硬化する。即ち、完成された第2の5チップサブブロック200―2は、第1タイプのチップ1と、第2タイプのチップ8と、第1タイプのチップ1と最下段の第2タイプのチップ8との間隙と、複数の第2タイプのチップ8同士の間隙とに介在する硬化された第1タイプのアンダーフィル4とから構成される。
第1タイプのアンダーフィル4を熱硬化性樹脂で構成した場合、熱硬化性の第1タイプのアンダーフィル4に熱を加えることで、熱硬化することが可能となる。熱硬化性樹脂の典型例として、熱硬化性エポキシ樹脂を挙げることができる。一般には、封止の高い信頼性を確保するには、高いフィラーの含有率が好ましい。しかし、第1タイプのアンダーフィル4は、「毛細管現象」により、第1タイプのチップ1と最下段の第2タイプのチップ8との間隙と、複数の第2タイプのチップ8同士の間隙とに侵入させるため、低い粘性を有することが要求される。よって、第1タイプのアンダーフィル4は、通常の封止樹脂に比べて低いフィラーの含有率を有する。
前述したように、周囲領域2の幅が、0.1mm以上あれば、第1タイプのアンダーフィル4は、ニードルディスペンサを使用して、周囲領域2上に供給することができる。周囲領域2上に供給された第1タイプのアンダーフィル4が、「毛細管現象」により、第1タイプのチップ1と最下段の第2タイプのチップ8との間隙と、複数の第2タイプのチップ8同士の間隙とに侵入することを可能にするには、第1タイプのチップ1と最下段の第2タイプのチップ8との間隙、並びに、複数の第2タイプのチップ8同士の間隙は、10μm以上にするのが好ましい。
図36に示すように、第1の5チップサブブロック200―1と第2の5チップサブブロック200―2とを、第2タイプのアンダーフィル6を介して積層することで、10チップブロック300からなる積層構造体を形成する。ここで、第1の5チップサブブロック200―1に含まれる第2タイプのチップ8―4と、第2の5チップサブブロック200―2に含まれる第2タイプのチップ8―4とが互いに対向するように積層する。第2タイプのアンダーフィル6は、第1タイプのアンダーフィル4と比べて、粘性が高く且つ接着力が高い樹脂で構成する。
第1の5チップサブブロック200―1を構成する第1タイプのチップ1と第2タイプのチップ8との間隙、並びに、複数の第2タイプのチップ8同士の間隙には、既に硬化された第1タイプのアンダーフィル4が存在する。同様に、第2の5チップサブブロック200―2を構成する第1タイプのチップ1と第2タイプのチップ8との間隙、並びに、複数の第2タイプのチップ8同士の間隙には、既に硬化された第1タイプのアンダーフィル4が存在する。第1の5チップサブブロック200―1と第2の5チップサブブロック200―2とを積層する工程において、第1の5チップサブブロック200―1の硬化された第1タイプのアンダーフィル4が、第1の5チップサブブロック200―1を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3、並びに、複数の第2タイプのチップ8同士の間のバンプ3へ印加される応力を低減する。同様に、第2の5チップサブブロック200―2の硬化された第1タイプのアンダーフィル4が、第2の5チップサブブロック200―2を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3、並びに、複数の第2タイプのチップ8同士の間のバンプ3へ印加される応力を低減する。結果、第1の5チップサブブロック200―1を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3、並びに、複数の第2タイプのチップ8同士の間のバンプ3に、クラック等の不良が発生するのを抑制することが可能となる。同様に、第2の5チップサブブロック200―2を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3、並びに、複数の第2タイプのチップ8同士の間のバンプ3に、クラック等の不良が発生するのを抑制することが可能となる。
その後、第2タイプのアンダーフィル6を硬化する。この硬化する工程は、熱硬化工程であってもよい。
図37に示すように、10チップブロック300からなる積層構造体をインターポーザ7上に積層する。インターポーザ7は、複数の貫通電極13を有する。インターポーザ7の複数の貫通電極13の配置のピッチは、積層構造体の貫通電極5の配置のピッチより広い。
10チップブロック300を構成する第1タイプのチップ1と第2タイプのチップ8との間隙、並びに、複数の第2タイプのチップ8同士の間隙には、既に硬化された第1タイプのアンダーフィル4及び第2タイプのアンダーフィル6が存在する。10チップブロック300からなる積層構造体をインターポーザ7上に積層する工程において、硬化された第1タイプのアンダーフィル4及び第2タイプのアンダーフィル6が、10チップブロック300を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3、並びに、複数の第2タイプのチップ8同士の間のバンプ3へ印加される応力を低減する。結果、10チップブロック300を構成する第1タイプのチップ1と第2タイプのチップ8との間のバンプ3、並びに、複数の第2タイプのチップ8同士の間のバンプ3に、クラック等の不良が発生するのを抑制することが可能となる。
その後、封止樹脂10で、インターポーザ7上に積層された10チップブロック300からなる積層構造体を封止する。ここで、封止樹脂10は、高い信頼性を確保するため、前述の第1タイプのアンダーフィル4及び第2タイプのアンダーフィル6と比較して、フィラーの含有量が多い。封止樹脂10として、前述の第1タイプのアンダーフィル4及び第2タイプのアンダーフィル6と比較して、フィラーの含有量が多い熱可塑性のエポキシ樹脂を用いることが可能である。加えて、インターポーザ7の下面に、既知の方法で再配線処理を施し、更に、貫通電極13に電気的に接続される複数のポスト12を形成する。これら複数のポスト12は、複数の金属ポストで構成してもよく、典型的には、複数の銅ポストで構成してもよい。更に、インターポーザ7の下面及び前述の複数のポスト12の側面を封止樹脂15で封止する。具体的には、複数のポスト12を埋め込むように、トランスファ方式を用いてインターポーザ7の下面を封止樹脂15で封止する。複数のポスト12が露出するまで研磨(グラインド)する。露出した複数のポスト12上に、外部端子9を接続することで半導体装置を製造する。
(効果)
本発明の第8の実施形態は、前述の第6の実施形態の効果に加えて、ポスト12と封止樹脂15とを設けているため、基板を実装した後の接続信頼性が向上する効果を奏する。
(9)他の変更例
上記実施形態において、第1タイプのアンダーフィル4の注入工程は、「毛細管現象」を利用して行ったが、この「毛細管現象」に加え吸引力を併せて使用してもよい。
上記実施形態において、積層の対象となるチップは、複数の貫通電極を有したが、必ずしもこの構成に限定されるものではなく、貫通電極を有しない他の構成を有するチップを積層する場合にも、本発明を有効に適用することができる。
上記実施形態において、積層の対象となるチップは、典型的には、ICチップに代表される半導体チップを挙げることができるが、半導体チップに特に限定する必要はなく、積層され得るチップ形態のものであればよい。例えば、チップには、セラミックコンデンサチップ、センサチップ、発光素子チップ、受光素子チップ等の各種チップを含むものとする。
前述したように、本発明は、同一材料からなる複数のチップを積層する場合にも適用できるが、必ずしもこれに限定する必要はなく、異なる材料からなるチップどうしを積層する場合にも適用できる。
上記実施形態において、バンプを各チップの片面に配置し、バンプが配置された面を上に向けて実装する例を説明したが、変更例として、バンプを各チップの片面に配置し、バンプが配置された面を下に向けて実装する場合にも本発明を適用することができる。更なる変更例として、バンプを各チップの両面に配置し、バンプが配置された面同士を対向させて実装する場合にも本発明を適用することができる。
上記実施形態において、チップ間の接続は、様々な既知の方法を使用して行うことが可能である。例えば、チップ間の接続を、加重と加熱の双方の印加により行ってもよい。また、チップ間の接続を、加重のみの印加により行ってもよい。チップ間の接続を、加熱のみにより行ってもよい。或いは、超音波の印加によりチップ間の接続を行ってもよい。更に、加重、加熱、超音波の組合せによりチップ間の接続を行ってもよい。
上記実施形態において、チップの積層構造体を支持基板の上面に搭載した後、支持基板の下面に外部接続端子を形成する例を説明したが、変更例として、支持基板の下面に外部接続端子を形成した後、チップの積層構造体を支持基板の上面に搭載してもよい。
上記実施形態において、支持基板上に搭載した積層構造体からなる半導体装置の製造工程に本発明を適用した例を説明したが、本発明はこれに限らず、各種チップを多段積層した積層構造体を形成する工程を含む場合であれば適用することができる。上記実施形態は、外部接続端子を有する支持基板上に積層構造体を搭載する例を示したが、ウエハレベルチップ寸法パッケージ(W−CSP)技術を用いてチップに外部接続機能を持たせたものを基板とすることも可能である。すなわち、本発明は、支持基板が無い積層構造体の形成方法にも適用することができる。
本発明の第1の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。 本発明の第1の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。 本発明の第1の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。 本発明の第1の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。 本発明の第1の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。 本発明の第1の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。 本発明の第2の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。 本発明の第2の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。 本発明の第2の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。 本発明の第2の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。 本発明の第2の実施形態の変更例に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。 本発明の第2の実施形態の変更例に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。 本発明の第2の実施形態の変更例に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。 本発明の第3の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。 本発明の第3の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。 本発明の第3の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。 本発明の第4の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。 本発明の第4の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。 本発明の第4の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。 本発明の第5の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。 本発明の第5の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。 本発明の第5の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。 本発明の第5の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。 本発明の第5の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。 本発明の第6の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。 本発明の第6の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。 本発明の第6の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。 本発明の第6の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。 本発明の第7の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。 本発明の第7の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。 本発明の第7の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。 本発明の第7の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。 本発明の第7の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。 本発明の第8の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。 本発明の第8の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。 本発明の第8の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。 本発明の第8の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
符号の説明
1 第1タイプのチップ
2 周囲領域
3 バンプ
4 第1タイプのアンダーフィル
5 貫通電極
6 第2タイプのアンダーフィル
7 インターポーザ
8 第2タイプのチップ
8−1 第2タイプのチップ
8−2 第2タイプのチップ
8−3 第2タイプのチップ
8−4 第2タイプのチップ
9 外部端子
10 封止樹脂
11 WCSP(Wafer−Level Chip Size Package)
12 ポスト
13 貫通電極
14 回路形成領域
15 封止樹脂
20 ウエハ
100 2チップサブブロック
100―1 第1の2チップサブブロック
100―2 第2の2チップサブブロック
100―3 第3の2チップサブブロック
110 4チップサブブロック
120 6チップブロック
200 5チップブロック
200―1 第1の5チップサブブロック
200―2 第2の5チップサブブロック
300 10チップブロック
D1 第1の水平方向寸法
D2 第2の水平方向寸法

Claims (33)

  1. 第1の回路形成領域と、前記第1の回路形成領域の周囲を囲むよう延在する第1の周囲領域と、を含むウェハを用意する工程と、
    前記第1の回路形成領域と実質同一の平面寸法を有する第1のチップを、前記第1の回路形成領域に積層する工程と、
    前記第1の周囲領域上から、前記第1の回路形成領域と前記第1のチップとの第1の間隙に、第1のアンダーフィルを注入する工程と、
    前記第1のアンダーフィルを硬化する工程と、
    前記第1のアンダーフィルを硬化する工程の後に、前記ウェハをダイシングして、前記第1の回路形成領域を含む第2のチップと、前記第1のチップと、前記第1のアンダーフィルと、を含む第1のチップブロックを形成する工程と、
    前記ウェハをダイシングする工程の後に、第3及び第4のチップと前記第3及び第4のチップ間の硬化した前記第1のアンダーフィルとを含む第2のチップブロックを、前記第1のアンダーフィルより粘性及び接着力が高い第2のアンダーフィルを介して前記第1のチップブロックに積層して、積層構造体を形成する工程と、
    を含む積層構造体の形成方法。
  2. 前記第2のアンダーフィルを硬化する工程をさらに含む請求項1に記載の積層構造体の形成方法。
  3. 少なくとも前記積層構造体を、前記第1および第2のアンダーフィルよりもフィラーの含有量が多い封止樹脂で封止する工程をさらに含む請求項1又は2に記載の積層構造体の形成方法。
  4. 前記第1のアンダーフィルを注入する工程は、
    前記第1の周囲領域上に第1のアンダーフィルを供給することで、毛細管現象を引き起こし、前記第1の間隙に、前記第1のアンダーフィルを注入する工程からなる請求項1乃至のいずれかに記載の積層構造体の形成方法。
  5. 前記第1のチップを積層する工程の後であって、且つ、前記第1のアンダーフィルを注入する工程の前に、前記第1の回路形成領域と実質同一の平面寸法を有する第5のチップを、前記第1のチップの上に積層する工程を更に含み、
    前記第1のアンダーフィルを注入する工程は、前記第1の周囲領域上から、前記第1の回路形成領域と前記第1のチップとの第1の間隙と、前記第1のチップと前記第5のチップとの第2の間隙とに、前記第1のアンダーフィルを注入する工程であり、
    前記第1のチップブロックを形成する工程は、前記第1のアンダーフィルを硬化する工程の後に、前記ウェハをダイシングして、前記第1の回路形成領域を含む前記第2のチップと、前記第1のチップと、前記第5のチップと、前記第1のアンダーフィルと、を含む第1のチップブロックを形成する工程である請求項4に記載の積層構造体の形成方法。
  6. 第2のアンダーフィルは、前記第1のアンダーフィルよりフィラーの含有量が多い請求項1乃至のいずれかに記載の積層構造体の形成方法。
  7. 前記第1のチップを積層する工程は、前記第1の回路形成領域の第1の回路形成面と、前記第1のチップの第2の回路形成面とが互いに向き合うように積層する工程である請求項1乃至6のいずれかに記載の積層構造体の形成方法。
  8. 第1の回路形成領域と、前記第1の回路形成領域の周囲を囲むよう延在する第1の周囲領域と、を含むウェハを用意する工程と、
    前記第1の回路形成領域と実質同一の平面寸法を有する第1のチップを、前記第1の回路形成領域に積層する工程と、
    前記第1の周囲領域上から、前記第1の回路形成領域と前記第1のチップとの第1の間隙に、第1のアンダーフィルを注入する工程と、
    前記第1のアンダーフィルを硬化する工程と、
    前記ウェハをダイシングして、前記第1の回路形成領域を含む第2のチップと、前記第1のチップと、前記第1のアンダーフィルと、を含む第1のチップブロックを形成する工程と、
    第3及び第4のチップと前記第3及び第4のチップ間の硬化した前記第1のアンダーフィルとを含む第2のチップブロックを、前記第1のアンダーフィルより粘性及び接着力が高い第2のアンダーフィルを介して前記第1のチップブロックに積層して、積層構造体を形成する工程と、
    前記積層構造体を基板に積層する工程と、
    を含む半導体装置の製造方法。
  9. 少なくとも前記積層構造体を、前記第1および第2のアンダーフィルよりもフィラーの含有量が多い封止樹脂で封止する工程をさらに含む請求項8に記載の半導体装置の製造方法
  10. 前記第1のアンダーフィルを注入する工程は、
    前記第1の周囲領域上に第1のアンダーフィルを供給することで、毛細管現象を引き起こし、前記第1の間隙に、前記第1のアンダーフィルを注入する工程からなることを特徴とする請求項8又は9に記載の半導体装置の製造方法。
  11. 複数の回路形成領域と、前記複数の回路形成領域の周囲を囲むよう延在する第1の周囲領域と、を含むウェハを用意する工程と、
    前記複数の回路形成領域の各々と実質同一の平面寸法を有する複数の第1のチップを、前記複数の回路形成領域にそれぞれ積層する工程と、
    前記第1の周囲領域上から、前記第1の回路形成領域と前記第1のチップとの第1の間隙に、第1のアンダーフィルを注入する工程と、
    前記第1のアンダーフィルを硬化する工程と、
    前記ウェハをダイシングして、前記複数の回路形成領域をそれぞれ含む複数の第2のチップと、前記複数の第1のチップと、前記第1のアンダーフィルと、を含む複数の第1のチップサブブロックを形成する工程と、
    前記複数の第1のチップサブブロック同士を前記第1のアンダーフィルより粘性及び接着力が高い第2のアンダーフィルを介して互いに積層して、前記複数の第1のチップサブブロックを含む積層構造体を形成する工程と、
    を含む積層構造体の形成方法。
  12. 前記第2のアンダーフィルを硬化する工程をさらに含む請求項11に記載の積層構造体の形成方法。
  13. 少なくとも前記積層構造体を、前記第1および第2のアンダーフィルよりもフィラーの含有量が多い封止樹脂で封止する工程をさらに含む請求項11又は12に記載の積層構造体の形成方法。
  14. 前記第1のアンダーフィルを注入する工程は、
    前記第1の周囲領域上に第1のアンダーフィルを供給することで、毛細管現象を引き起こし、前記第1の間隙に、前記第1のアンダーフィルを注入する工程からなる請求項11乃至13のいずれかに記載の積層構造体の形成方法。
  15. 前記複数の第1のチップを積層する工程の後であって、且つ、前記第1のアンダーフィルを供給する工程の前に、前記複数の回路形成領域の各々と実質同一の平面寸法を有する複数の第3のチップを、前記複数の第1のチップにそれぞれ積層する工程を更に含む請求項11乃至14のいずれかに記載の積層構造体の形成方法。
  16. 前記第1のアンダーフィルを注入する工程は、
    前記第1の周囲領域上から、前記複数の回路形成領域の各々と前記複数の第1のチップの各々との第1の間隙と、前記複数の回路形成領域の各々と前記複数の第3のチップの各々との第2の間隙とに、前記第1のアンダーフィルを注入する工程である請求項15に記載の積層構造体の形成方法。
  17. 第2のアンダーフィルは、前記第1のアンダーフィルよりフィラーの含有量が多い請求項11乃至16のいずれかに記載の積層構造体の形成方法。
  18. 前記複数の第1のチップを積層する工程は、前記複数の回路形成領域の各々の第1の回路形成面と、前記複数の第1のチップの各々の第2の回路形成面とが互いに向き合うように積層する工程である請求項11至17のいずれかに記載の積層構造体の形成方法。
  19. 複数の回路形成領域と、前記複数の回路形成領域の周囲を囲むよう延在する第1の周囲領域と、を含むウェハを用意する工程と、
    前記複数の回路形成領域の各々と実質同一の平面寸法を有する複数の第1のチップを、前記複数の回路形成領域にそれぞれ積層する工程と、
    前記第1の周囲領域上から、前記第1の回路形成領域と前記第1のチップとの第1の間隙に、第1のアンダーフィルを注入する工程と、
    前記第1のアンダーフィルを硬化する工程と、
    前記ウェハをダイシングして、前記複数の回路形成領域をそれぞれ含む複数の第2のチップと、前記複数の第1のチップと、前記第1のアンダーフィルと、を含む複数の第1のチップサブブロックを形成する工程と、
    前記複数の第1のチップサブブロック同士を前記第1のアンダーフィルより粘性及び接着力が高い第2のアンダーフィルを介して互いに積層して、前記複数の第1のチップサブブロックを含む積層構造体を形成する工程と、
    を含む半導体装置の製造方法。
  20. 少なくとも前記積層構造体を、前記第1および第2のアンダーフィルよりもフィラーの含有量が多い封止樹脂で封止する工程をさらに含む請求項19に記載の半導体装置の製造方法
  21. 前記第1のアンダーフィルを注入する工程は、
    前記第1の周囲領域上に第1のアンダーフィルを供給することで、毛細管現象を引き起こし、前記第1の間隙に、前記第1のアンダーフィルを注入する工程からなることを特徴とする請求項19又は20に記載の半導体装置の製造方法。
  22. 第1の平面寸法を有すると共に周囲領域を含む第1のチップと、前記第1の平面寸法より小さい第2の平面寸法を有する第2のチップとを積層し、第1のチップブロックを形成する工程と、
    前記周囲領域上から、前記第1のチップと前記第2のチップとの第1の間隙に、第1のアンダーフィルを注入する工程と、
    前記第1のアンダーフィルを硬化する工程と、
    前記第1のアンダーフィルを硬化する工程の後、第3及び第4のチップと前記第3及び第4のチップ間の硬化した前記第1のアンダーフィルとを含む第2のチップブロックを、前記第1のアンダーフィルより粘性及び接着力が高い第2のアンダーフィルを介して前記第1のチップブロックに積層して、積層構造体を形成する工程と、
    を含む積層構造体の形成方法。
  23. 前記第2のアンダーフィルを硬化する工程をさらに含む請求項22に記載の積層構造体の形成方法。
  24. 少なくとも前記積層構造体を、前記第1および第2のアンダーフィルよりもフィラーの含有量が多い封止樹脂で封止する工程をさらに含む請求項22又は23に記載の積層構造体の形成方法。
  25. 前記第1のアンダーフィルを注入する工程は、
    前記周囲領域上に第1のアンダーフィルを供給することで、毛細管現象を引き起こし、前記第1の間隙に、前記第1のアンダーフィルを注入する工程からなる請求項22至24のいずれかに記載の積層構造体の形成方法。
  26. 第2のアンダーフィルは、前記第1のアンダーフィルよりフィラーの含有量が多い請求項22乃至25のいずれかに記載の積層構造体の形成方法。
  27. 前記第1のチップブロックを形成する工程の後、前記第1の平面寸法より小さい第3の平面寸法を有する第5のチップを、前記第2のチップに積層する工程を更に含み、
    前記第1のアンダーフィルを注入する工程は、前記第2のチップと前記第5のチップとの第2の間隙と、前記第1の間隙とに、前記第1のアンダーフィルを同時に注入する工程である請求項22乃至26のいずれかに記載の積層構造体の形成方法。
  28. 前記第3の平面寸法は、前記第2の平面寸法と実質同一である請求項27に記載の積層構造体の形成方法。
  29. 前記第1のチップと前記第2のチップとを積層する工程は、前記第1のチップの第1の回路形成面と、前記第2のチップの第2の回路形成面とが互いに向き合うように積層する工程である請求項22乃至28のいずれかに記載の積層構造体の形成方法。
  30. 前記第1、第2および第5のチップの各々は、複数の貫通電極と、前記複数の貫通電極に接続された複数のバンプとを有する請求項22乃至29のいずれかに記載の積層構造体の形成方法。
  31. 第1の平面寸法を有すると共に周囲領域を含む第1のチップと、前記第1の平面寸法より小さい第2の平面寸法を有する第2のチップとを積層し、第1のチップブロックを形成する工程と、
    前記周囲領域上から、前記第1のチップと前記第2のチップとの第1の間隙に、第1のアンダーフィルを注入する工程と、
    前記第1のアンダーフィルを硬化する工程と、
    前記第1のアンダーフィルを硬化する工程の後に、第3及び第4のチップと前記第3及び第4のチップ間の硬化した前記第1のアンダーフィルとを含む第2のチップブロックを、前記第1のアンダーフィルより粘性及び接着力が高い第2のアンダーフィルを介して前記第1のチップブロックに積層して、積層構造体を形成する工程と、
    前記積層構造体を基板に積層する工程と、
    を含む半導体装置の製造方法。
  32. 少なくとも前記積層構造体を、前記第1および第2のアンダーフィルよりもフィラーの含有量が多い封止樹脂で封止する工程をさらに含む請求項31に記載の半導体装置の製造方法
  33. 前記第1のアンダーフィルを注入する工程は、
    前記周囲領域上に第1のアンダーフィルを供給することで、毛細管現象を引き起こし、前記第1の間隙に、前記第1のアンダーフィルを注入する工程からなることを特徴とする請求項31又は32に記載の半導体装置の製造方法。
JP2005096988A 2005-03-30 2005-03-30 積層構造体の形成方法及びその方法を使用した半導体装置の製造方法 Active JP4575205B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005096988A JP4575205B2 (ja) 2005-03-30 2005-03-30 積層構造体の形成方法及びその方法を使用した半導体装置の製造方法
US11/276,828 US8138023B2 (en) 2005-03-30 2006-03-15 Method for forming laminated structure and method for manufacturing semiconductor device using the method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005096988A JP4575205B2 (ja) 2005-03-30 2005-03-30 積層構造体の形成方法及びその方法を使用した半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006278817A JP2006278817A (ja) 2006-10-12
JP4575205B2 true JP4575205B2 (ja) 2010-11-04

Family

ID=37071077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005096988A Active JP4575205B2 (ja) 2005-03-30 2005-03-30 積層構造体の形成方法及びその方法を使用した半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8138023B2 (ja)
JP (1) JP4575205B2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4700641B2 (ja) * 2007-03-16 2011-06-15 Okiセミコンダクタ株式会社 半導体装置及びその製造方法
KR101483274B1 (ko) 2008-10-23 2015-01-16 삼성전자주식회사 반도체 패키징 장치
JP2010251347A (ja) * 2009-04-10 2010-11-04 Elpida Memory Inc 半導体装置の製造方法
JP2011061004A (ja) * 2009-09-10 2011-03-24 Elpida Memory Inc 半導体装置及びその製造方法
JP2012109437A (ja) 2010-11-18 2012-06-07 Elpida Memory Inc 半導体装置及びその製造方法
US8552567B2 (en) * 2011-07-27 2013-10-08 Micron Technology, Inc. Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication
US8937309B2 (en) 2011-08-08 2015-01-20 Micron Technology, Inc. Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication
TWI464811B (zh) * 2012-06-05 2014-12-11 Yi Ham Chiang 半導體封裝方法與結構
KR102007259B1 (ko) * 2012-09-27 2019-08-06 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP2014154697A (ja) * 2013-02-08 2014-08-25 Toshiba Corp 半導体装置、半導体装置の製造方法
KR102094924B1 (ko) * 2013-06-27 2020-03-30 삼성전자주식회사 관통전극을 갖는 반도체 패키지 및 그 제조방법
KR20160019252A (ko) * 2014-08-11 2016-02-19 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법
US9935082B2 (en) 2015-12-29 2018-04-03 Micron Technology, Inc. Stacked semiconductor dies with selective capillary under fill
JP6461031B2 (ja) * 2016-03-16 2019-01-30 東芝メモリ株式会社 半導体装置の製造方法
US11222868B2 (en) 2016-07-06 2022-01-11 Micron Technology, Inc. Thermal transfer structures for semiconductor die assemblies
US10707169B1 (en) * 2018-12-28 2020-07-07 Intel Corporation Ceramic interposers for on-die interconnects
US11101240B2 (en) * 2019-06-28 2021-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation bonding film for semiconductor packages and methods of forming the same
WO2023184632A1 (zh) * 2022-04-02 2023-10-05 金红 一种可叠加的阶梯式微型芯片

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003110084A (ja) * 2001-09-28 2003-04-11 Rohm Co Ltd 半導体装置
JP2003142648A (ja) * 2001-11-02 2003-05-16 Rohm Co Ltd 半導体装置およびその製造方法
JP2005012023A (ja) * 2003-06-19 2005-01-13 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005032820A (ja) * 2003-07-08 2005-02-03 Rohm Co Ltd 半導体装置の製造方法および半導体装置
JP2005051150A (ja) * 2003-07-31 2005-02-24 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005072596A (ja) * 2003-08-26 2005-03-17 Samsung Electronics Co Ltd チップスタックパッケージとその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5445873A (en) * 1993-11-01 1995-08-29 Shin-Etsu Chemical Co., Ltd. Room temperature curable solventless silicone coating compositions
US5733800A (en) * 1996-05-21 1998-03-31 Micron Technology, Inc. Underfill coating for LOC package
JP3648053B2 (ja) * 1998-04-30 2005-05-18 沖電気工業株式会社 半導体装置
JP3423897B2 (ja) * 1999-04-01 2003-07-07 宮崎沖電気株式会社 半導体装置の製造方法
JP3447690B2 (ja) 2000-12-04 2003-09-16 日本電気株式会社 半導体チップの積層実装方法
JP3507059B2 (ja) * 2002-06-27 2004-03-15 沖電気工業株式会社 積層マルチチップパッケージ
US6919646B2 (en) * 2002-03-12 2005-07-19 Nec Electronics Corporation Semiconductor device with contacting electrodes
JP3896038B2 (ja) 2002-05-27 2007-03-22 株式会社東芝 積層型半導体モジュール

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003110084A (ja) * 2001-09-28 2003-04-11 Rohm Co Ltd 半導体装置
JP2003142648A (ja) * 2001-11-02 2003-05-16 Rohm Co Ltd 半導体装置およびその製造方法
JP2005012023A (ja) * 2003-06-19 2005-01-13 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005032820A (ja) * 2003-07-08 2005-02-03 Rohm Co Ltd 半導体装置の製造方法および半導体装置
JP2005051150A (ja) * 2003-07-31 2005-02-24 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005072596A (ja) * 2003-08-26 2005-03-17 Samsung Electronics Co Ltd チップスタックパッケージとその製造方法

Also Published As

Publication number Publication date
US20060223232A1 (en) 2006-10-05
JP2006278817A (ja) 2006-10-12
US8138023B2 (en) 2012-03-20

Similar Documents

Publication Publication Date Title
US8138023B2 (en) Method for forming laminated structure and method for manufacturing semiconductor device using the method thereof
JP5936968B2 (ja) 半導体装置とその製造方法
JP5570799B2 (ja) 半導体装置及びその製造方法
TWI345291B (en) Semiconductor package assembly and silicon-based package substrate
US9312240B2 (en) Semiconductor packages and methods of packaging semiconductor devices
US20070231966A1 (en) Semiconductor device fabricating method
US20050280160A1 (en) Method for manufacturing wafer level chip stack package
JP2008218926A (ja) 半導体装置及びその製造方法
US20150214207A1 (en) Chip stack, semiconductor devices having the same, and manufacturing methods for chip stack
KR20130059305A (ko) 반도체 디바이스 제조 방법
JP2002359346A (ja) 半導体装置および半導体チップの積層方法
JP2010251347A (ja) 半導体装置の製造方法
KR20050119414A (ko) 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법
JP2004072009A (ja) 半導体装置及びその製造方法
JP2016062995A (ja) 半導体装置および半導体装置の製造方法
WO2014203807A1 (ja) 半導体装置
JP2000228417A (ja) 半導体装置、電子モジュール及び電子機器、並びに半導体装置の製造方法
US20120252165A1 (en) Method for manufacturing a semiconductor device
JP2015177007A (ja) 半導体装置の製造方法及び半導体装置
TWI587415B (zh) 半導體裝置之製造方法
US20090017582A1 (en) Method for manufacturing semiconductor device
JP2012146853A (ja) 半導体装置の製造方法
TW201507098A (zh) 半導體裝置及其製造方法
JP2011044654A (ja) 半導体装置
JP2009049118A (ja) 半導体素子とそれを用いた半導体パッケージ

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070216

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080121

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081203

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100817

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100819

R150 Certificate of patent or registration of utility model

Ref document number: 4575205

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350