JP4555333B2 - 可変符号化率を有するブロック低密度パリティ検査符号の符号化/復号装置及び方法 - Google Patents
可変符号化率を有するブロック低密度パリティ検査符号の符号化/復号装置及び方法 Download PDFInfo
- Publication number
- JP4555333B2 JP4555333B2 JP2007504895A JP2007504895A JP4555333B2 JP 4555333 B2 JP4555333 B2 JP 4555333B2 JP 2007504895 A JP2007504895 A JP 2007504895A JP 2007504895 A JP2007504895 A JP 2007504895A JP 4555333 B2 JP4555333 B2 JP 4555333B2
- Authority
- JP
- Japan
- Prior art keywords
- partial
- matrix
- parity check
- partial block
- check matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 312
- 239000011159 matrix material Substances 0.000 claims description 938
- 238000004904 shortening Methods 0.000 claims description 119
- 230000008569 process Effects 0.000 claims description 49
- 238000009826 distribution Methods 0.000 claims description 42
- 238000013507 mapping Methods 0.000 claims description 30
- 238000004080 punching Methods 0.000 claims description 6
- 229940050561 matrix product Drugs 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 38
- 239000013598 vector Substances 0.000 description 38
- 230000005540 biological transmission Effects 0.000 description 20
- 238000010295 mobile communication Methods 0.000 description 12
- 238000004891 communication Methods 0.000 description 7
- 238000013461 design Methods 0.000 description 6
- 238000005457 optimization Methods 0.000 description 6
- 238000012937 correction Methods 0.000 description 5
- 230000006872 improvement Effects 0.000 description 5
- 230000001965 increasing effect Effects 0.000 description 5
- 230000003044 adaptive effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000007476 Maximum Likelihood Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000003252 repetitive effect Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 101100340610 Mus musculus Igdcc3 gene Proteins 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
- H03M13/1188—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal wherein in the part with the double-diagonal at least one column has an odd column weight equal or greater than three
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6356—Error control coding in combination with rate matching by repetition or insertion of dummy data, i.e. rate reduction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
- H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
- H03M13/6393—Rate compatible low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
- H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
Description
一方、性能のよいLDPC符号を生成するためには、次のような条件を満たさなければならない。
ここで、サイクルとは、LDPC符号のfactorグラフにおいて、変数ノードと検査ノードとを接続するエッジ(edge)が構成するループ(loop)を示し、サイクルの長さは、ループを構成するエッジの数として定義される。サイクルの長さが長いということは、LDPC符号のfactorグラフにおいて、ループを構成する変数ノードと検査ノードとを接続するエッジの数が多いことを意味し、サイクルの長さが短いということは、LDPC符号のfactorグラフにおいて、ループを構成する変数ノードと検査ノードとを接続するエッジの数が少ないことを意味する。
LDPC符号は、LDPC符号の特性上、畳み込み符号やターボ符号に比べて、符号化複雑度が高くて実時間符号化が難しい。LDPC符号の符号化複雑度を低めるために、反復累積符号(RA(Repeat Accumulate) code)などが提案されたが、反復累積符号もLDPC符号の符号化複雑度を低下するのには限界がある。したがって、LDPC符号の効率的な符号化を考慮すべきである。
一般に、均一LDPC符号より不均一LDPC符号の方が、その性能が優れる。これは、不均一LDPC符号のfactorグラフが多様な次数を有するためである。ここで、‘次数(degree)’とは、LDPC符号のfactorグラフの各ノード、すなわち、変数ノード及び検査ノードに接続されているエッジの個数を示す。また、LDPC符号のfactorグラフ上の‘次数分布’とは、特定次数を有するノードの個数の比率のことを指す。特定次数分布を有するLDPC符号の性能が優れるということは、‘Richardson’などにより既に証明された。
次に、‘1-点’と同じ列に位置した部分行列Pcにおける1の値を有するエレメントを‘2-点(2-point)’と称する。部分行列Pcは、恒等行列Iの各列を右側にモジュロ(modulo)Nsに対してcだけ移動させて獲得した行列なので、‘2-点’は、部分行列Pcの(i+b−c)番目の行に位置する。
このように1つのパリティ検査行列を用いて、2つ以上の符号化率を支援する代表的な方式には、短縮(shortening)方式、除去方式及び穿孔方式などがある。以下、短縮方式、除去方式及び穿孔方式について説明する。
一方、図13に示したパリティ検査行列において、パリティに対応するパリティ部分(parity part)から偶数番目のブロックを穿孔すると、穿孔によるブロックLDPC符号の符号語を、下記の(9)式のように示すことができる。
一方、図16に示したパリティ検査行列の符号化率は、次の(10)式のように表示することができる。
λ2=0.348,λ3=0.174,λ5=0.065,λ16=0.413;
ρ5=0.419,ρ6=0.581
3/7の符号化率を有するブロックLDPC符号の次数分布:
λ2=0.280,λ3=0.202,λ5=0.104,λ16=0.414;
ρ6=0.093
まず、符号化率がR1の場合に対して、密度進化方式を用いて次数分布の最適化を遂行する。次数分布の最適化により得られた次数分布において、全体変数ノードに対する次数がj(1≦j≦dv,max)の変数ノードの比率をf1,jと仮定する。ここで、 比率f1,jとエッジの次数分布λ1,jは、次の(11)式のような関係を用いて相互に変更が可能であり、λ1,jは、全体エッジに対する次数がjの変数ノードに接続されたエッジの比率を示す。
任意のl(2≦l≦m)、fl-1,j×Nl-1に対して、第1のステップから獲得された次数分布を用いて、Nl(Riの符号語の長さ)個の変数ノードのうち、次数jの変数ノードが含まれていることを制限条件として追加設定して、次数分布の最適化を遂行する。検査ノードも、変数ノードの場合のように遂行される。 第1のステップ及び第2のステップの場合のように次数分布最適化を遂行することによって、様々な符号化率を有するブロックLDPC符号のパリティ検査行列の設計が可能となる。また、設定されたパリティ検査行列は、必要な符号化率Riに応じて短縮方式を用いて、パリティの長さはMに保持させながら、ブロックの長さはNiに変わるブロックLDPC符号に対応するパリティ検査行列である。さらに、短縮方式とともに穿孔方式を使用すると、より多様な符号化率及びブロック(符号語)の長さを有するブロックLDPC符号を生成することができる。
(N,K)=(600,200),(800,400),(1200,800),(1600,1200),(2000,1600)
(N,K)=(600,200),(800,400),(1200,800),(1600,1200),(2000,1600)
1811 行列A乗算器
1813 行列C乗算器
1815 行列ET−1乗算器
1817 加算器
1819 行列B乗算器
1821 加算器
1823 行列T−1乗算器
1825,1827,1829 スイッチ
Claims (88)
- 可変符号化率を有するブロックLDPC(Low Density Parity Check)符号を符号化する方法であって、
情報語を受信するステップと、
前記可変符号化率に応じて、前記第1のパリティ検査行列及び第2のパリティ検査行列のうち、一つを決定するステップと、
前記情報語を前記決定されたパリティ検査行列の第1の部分行列と乗算して、第1の信号を生成するステップと、
前記情報語を前記決定されたパリティ検査行列の第2の部分行列と乗算して、第2の信号を生成するステップと、
前記第1の信号を、前記決定されたパリティ検査行列の第3の部分行列と第4の部分行列の逆行列との行列積と乗算して、第3の信号を生成するステップと、
前記第2の信号と第3の信号とを加算して、第4の信号を生成するステップと、
前記第4の信号を前記パリティ検査行列の第5の部分行列と乗算して、第5の信号を生成するステップと、
前記第2の信号と前記第5の信号とを加算して、第6の信号を生成するステップと、
前記第6の信号を、前記決定されたパリティ検査行列の第4の部分行列の逆行列と乗算して、第7の信号を生成するステップと、
前記情報語、第1のパリティ語として定義された第4の信号及び第2のパリティ語として定義された第7の信号を、前記情報語、第1のパリティ語及び第2のパリティ語が、前記ブロックLDPC符号に対応するように多重化するステップと、を含み、
前記第1のパリティ検査行列及び第2のパリティ検査行列の各々は、複数の部分ブロックを含み、前記第1のパリティ検査行列は、情報語にマッピングされる情報部分と、パリティ語にマッピングされるパリティ部分と、を含み、前記第1のパリティ検査行列の前記複数の部分ブロックのうち、第1の個数の部分ブロックは、前記情報部分にマッピングされ、前記第1のパリティ検査行列の前記複数の部分ブロックのうち、前記第1の個数の部分ブロックを除いた、第2の個数の部分ブロックは、前記パリティ部分にマッピングされ、
前記符号化率に応じて、前記第2のパリティ検査行列を使用すると決定され、前記第1のパリティ検査行列に、短縮方式及び穿孔方式のうち、いずれか一方式を用いて、前記第2のパリティ検査行列を生成することを特徴とする方法。 - 前記部分ブロックのうち、予め設定された部分ブロックの各々には、予め設定された順列行列が一対一に対応することを特徴とする請求項1に記載の方法。
- 前記第1の部分行列及び第2の部分行列は、前記決定されたパリティ検査行列において、情報語と関連する情報部分に対応する部分行列であることを特徴とする請求項1に記載の方法。
- 前記第3の部分行列及び第4の部分行列は、前記パリティ語と関連する第1のパリティ部分に対応する部分行列であり、前記第5の部分行列及び第6の部分行列は、前記パリティ語と関連する第2のパリティ部分に対応する部分行列であることを特徴とする請求項3に記載の方法。
- 前記第2のパリティ検査行列は、前記第1のパリティ検査行列の前記第1の個数の部分ブロックのうち、予め設定された個数の部分ブロックを、前記短縮方式を用いて短縮させたパリティ検査行列であることを特徴とする請求項1に記載の方法。
- 前記第2のパリティ検査行列は、前記符号化率が1/3であり、前記ブロックLDPC符号の符号語の長さが42NSの場合、第1のパリティ検査行列の第1の部分ブロック列から第7の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第8の部分ブロック列から第21の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第22の部分ブロック列から第49の部分ブロック列に該当する部分行列を前記パリティにマッピングさせることによって生成されることを特徴とする請求項6に記載の方法。
- 前記第1のパリティ検査行列及び第2のパリティ検査行列は、次数分布が最適化されたパリティ検査行列であることを特徴とする請求項7に記載の方法。
- 前記第2のパリティ検査行列は、前記第1のパリティ検査行列の前記第2の個数の部分ブロックのうち、予め設定された個数の部分ブロックを、穿孔方式を用いて穿孔させたパリティ検査行列であることを特徴とする請求項1に記載の方法。
- 前記第2のパリティ検査行列は、前記符号化率が1/2であり、前記ブロックLDPC符号の符号語の長さが42NSの場合、第1のパリティ検査行列の第1の部分ブロック列から第21の部分ブロック列に該当する部分行列を、前記情報語にマッピングさせ、第22の部分ブロック列から第49の部分ブロック列のうち、予め設定された7つの部分ブロック列を、前記穿孔方式を用いて穿孔させることによって生成されることを特徴とする請求項10に記載の方法。
- 前記第1のパリティ検査行列及び第2のパリティ検査行列は、次数分布が最適化されたパリティ検査行列であることを特徴とする請求項10に記載の方法。
- 前記穿孔される部分ブロック列は、前記第1のパリティ検査行列の第23の部分ブロック列、第27の部分ブロック列、第31の部分ブロック列、第35の部分ブロック列、第39の部分ブロック列、第43の部分ブロック列及び第47の部分ブロック列であることを特徴とする請求項12に記載の方法。
- 前記第2のパリティ検査行列は、前記符号化率が1/3であり、前記ブロックLDPC符号の符号語の長さが15NSの場合、第1のパリティ検査行列の第0の部分ブロックから第34の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第35の部分ブロック列から第39の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第40の部分ブロック列から第49の部分ブロック列に該当する部分行列を前記パリティにマッピングさせることによって生成され、
前記符号化率が1/2であり、前記ブロックLDPC符号の符号語の長さが12NSの場合、前記第2のパリティ検査行列は、第1のパリティ検査行列の第0の部分ブロック列から第29の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第30の部分ブロック列から第39の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第40の部分ブロック列から第49の部分ブロック列に該当する部分行列を前記パリティにマッピングさせることによって生成され、
前記符号化率が2/3であり、前記ブロックLDPC符号の符号語の長さが30NSの場合、前記第2のパリティ検査行列は、第1のパリティ検査行列の第0の部分ブロック列から第19の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第20の部分ブロック列から第39の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第40の部分ブロック列から第49の部分ブロック列に該当する部分行列を前記パリティにマッピングさせることによって生成され、
前記符号化率が3/4であり、前記ブロックLDPC符号の符号語の長さが40NSの場合、前記第2のパリティ検査行列は、第1のパリティ検査行列の第0の部分ブロック列から第9の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第10の部分ブロック列から第39の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第40の部分ブロック列から第49の部分ブロック列に該当する部分行列を前記パリティにマッピングさせることによって生成されることを特徴とする請求項14に記載の方法。 - 前記第2のパリティ検査行列は、前記符号化率が1/3であり、前記ブロックLDPC符号の符号語の長さが15NSの場合、第1のパリティ検査行列の第0の部分ブロック列から第34の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第35の部分ブロック列から第39の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第40の部分ブロック列から第49の部分ブロック列に該当する部分行列を前記パリティにマッピングさせることによって生成され、
前記符号化率が1/2であり、前記ブロックLDPC符号の符号語の長さが12NSの場合、前記第2のパリティ検査行列は、第1のパリティ検査行列の第0の部分ブロック列から第29の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第30の部分ブロック列から第39の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第40の部分ブロック列から第49の部分ブロック列に該当する部分行列を前記パリティにマッピングさせることによって生成され、
前記符号化率が2/3であり、前記ブロックLDPC符号の符号語の長さが30NSの場合、前記第2のパリティ検査行列は、第1のパリティ検査行列の第0の部分ブロック列から第19の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第20の部分ブロック列から第39の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第40の部分ブロック列から第49の部分ブロック列に該当する部分行列を前記パリティにマッピングさせることによって生成され、
前記符号化率が3/4であり、前記ブロックLDPC符号の符号語の長さが40NSの場合、前記第2のパリティ検査行列は、第1のパリティ検査行列の第0の部分ブロック列から第9の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第10の部分ブロック列から第39の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第40の部分ブロック列から第49の部分ブロック列に該当する部分行列を前記パリティにマッピングさせることによって生成されることを特徴とする請求項16に記載の方法。 - 前記第2のパリティ検査行列は、前記符号化率が1/2であり、前記ブロックLDPC符号の符号語の長さが32NSの場合、第1のパリティ検査行列の第0の部分ブロック列から第15の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第16の部分ブロック列から第31の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第32の部分ブロック列から第47の部分ブロック列に該当する部分行列を前記パリティにマッピングさせることによって生成されることを特徴とする請求項18に記載の方法。
- 前記第2のパリティ検査行列は、前記符号化率が2/3であり、前記ブロックLDPC符号の符号語の長さが36NSの場合、第1のパリティ検査行列の第0の部分ブロック列から第11の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第12の部分ブロック列から第35の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第36の部分ブロック列から第47の部分ブロック列に該当する部分行列を前記パリティにマッピングさせることによって生成され、
前記符号化率が1/2であり、前記ブロックLDPC符号の符号語の長さが24NSの場合、前記第2のパリティ検査行列は、第1のパリティ検査行列の第0の部分ブロック列から第23の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第24の部分ブロック列から第35の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第36の部分ブロック列から第47の部分ブロック列に該当する部分行列を前記パリティにマッピングさせることによって生成されることを特徴とする請求項20に記載の方法。 - 前記第2のパリティ検査行列は、前記符号化率が2/3であり、前記ブロックLDPC符号の符号語の長さが36NSの場合、第1のパリティ検査行列の第0の部分ブロック列から第11の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第12の部分ブロック列から第35の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第36の部分ブロック列から第47の部分ブロック列に該当する部分行列を前記パリティにマッピングさせることによって生成され、
前記符号化率が1/2であり、前記ブロックLDPC符号の符号語の長さが24NSの場合、前記第2のパリティ検査行列は、第1のパリティ検査行列の第0の部分ブロック列から第23の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第24の部分ブロック列から第35の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第36の部分ブロック列から第47の部分ブロック列に該当する部分行列を前記パリティにマッピングさせることによって生成されることを特徴とする請求項22に記載の方法。 - 可変符号化率を有するブロックLDPC符号を符号化する装置であって、
情報語をブロックLDPC符号として生成するときに適用される符号化率に応じて、第1のパリティ検査行列及び第2のパリティ検査行列のうち、いずれか1つのパリティ検査行列に基づいて前記情報語をブロックLDPC符号に符号化する符号化器と、
前記ブロックLDPC符号を、予め設定されている変調方式を用いて変調して変調シンボルを生成する変調器と、
前記変調シンボルを送信する送信機と、を含み、
前記符号化器は、
前記符号化率に応じて、前記第1のパリティ検査行列及び第2のパリティ検査行列のうち、一つを決定する制御器と、
前記情報語を前記決定されたパリティ検査行列の第1の部分行列と乗算する第1の行列乗算器と、
前記情報語を前記決定されたパリティ検査行列の第2の部分行列と乗算する第2の行列乗算器と、
前記第1の行列乗算器から出力された信号を、前記決定されたパリティ検査行列の第3の部分行列と第4の部分行列の逆行列との行列積と乗算する第3の行列乗算器と、
前記第2の行列乗算器から出力された信号と、第3の行列乗算器から出力された信号とを加算する第1の加算器と、
前記第1の加算器から出力された信号と、前記決定されたパリティ検査行列の第5の部分行列とを乗算する第4の行列乗算器と、
前記第2の行列乗算器から出力された信号と、前記第4の行列乗算器から出力された信号とを加算する第2の加算器と、
前記第2の加算器から出力された信号を、前記決定されたパリティ検査行列の第4の部分行列の逆行列と乗算する第5の行列乗算器と、
前記情報語、第1のパリティ語として定義された、第1の加算器の出力信号及び第2のパリティ語として定義された、第5の行列乗算器の出力信号を、前記情報語、第1のパリティ語及び第2のパリティ語が、前記ブロックLDPC符号に対応するように多重化する複数のスイッチと、を含み、
前記第1のパリティ検査行列及び第2のパリティ検査行列の各々は、複数の部分ブロックを含み、前記第1のパリティ検査行列は、情報語にマッピングされる情報部分と、パリティ語にマッピングされるパリティ部分と、を含み、前記第1のパリティ検査行列の前記複数の部分ブロックのうち、第1の個数の部分ブロックは、前記情報部分にマッピングされ、前記第1のパリティ検査行列の前記複数の部分ブロックのうち、前記第1の個数の部分ブロックを除いた、第2の個数の部分ブロックは、前記パリティ部分にマッピングされ、
前記符号化率に応じて、前記第2のパリティ検査行列を使用すると決定される場合、前記制御器は、前記第1のパリティ検査行列に、短縮方式及び穿孔方式のうち、いずれか一方式を用いて、前記第2のパリティ検査行列を生成することを特徴とする装置。 - 前記部分ブロックのうち、予め設定された部分ブロックの各々には、予め設定された順列行列が一対一に対応することを特徴とする請求項24に記載の装置。
- 前記第1の部分行列及び第2の部分行列は、前記決定されたパリティ検査行列において、情報語と関連する情報部分に対応する部分行列であることを特徴とする請求項24に記載の装置。
- 前記第3の部分行列及び第4の部分行列は、前記パリティ語と関連する第1のパリティ部分に対応する部分行列であり、前記第5の部分行列及び第6の部分行列は、前記パリティと関連する第2のパリティ部分に対応する部分行列であることを特徴とする請求項26に記載の装置。
- 前記第2のパリティ検査行列は、前記第1のパリティ検査行列の前記第1の個数の部分ブロックのうち、予め設定された個数の部分ブロックを、前記短縮方式を用いて短縮させたパリティ検査行列であることを特徴とする請求項24に記載の装置。
- 前記第2のパリティ検査行列は、前記符号化率が1/3であり、前記ブロックLDPC符号の符号語の長さが42NSの場合、第1のパリティ検査行列の第1の部分ブロック列から第7の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第8の部分ブロック列から第21の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第22の部分ブロック列から第49の部分ブロック列に該当する部分行列を前記パリティにマッピングさせることによって生成されることを特徴とする請求項29に記載の装置。
- 前記第1のパリティ検査行列及び第2のパリティ検査行列は、次数分布が最適化されたパリティ検査行列であることを特徴とする請求項30に記載の装置。
- 前記第2のパリティ検査行列は、前記第1のパリティ検査行列の前記第2の個数の部分ブロックのうち、予め設定された個数の部分ブロックを穿孔方式を用いて穿孔させたパリティ検査行列であることを特徴とする請求項31に記載の装置。
- 前記第2のパリティ検査行列は、前記符号化率が1/2であり、前記ブロックLDPC符号の符号語の長さが42NSの場合、第1のパリティ検査行列の第1の部分ブロック列から第21の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第22の部分ブロック列から第49の部分ブロック列のうち、予め設定された7つの部分ブロック列を、前記穿孔方式を用いて穿孔させることによって生成されることを特徴とする請求項33に記載の方法。
- 前記第1のパリティ検査行列及び第2のパリティ検査行列は、次数分布が最適化されたパリティ検査行列であることを特徴とする請求項34に記載の装置。
- 前記穿孔される部分ブロック列は、前記第1のパリティ検査行列の第23の部分ブロック列、第27の部分ブロック列、第31の部分ブロック列、第35の部分ブロック列、第39の部分ブロック列、第43の部分ブロック列及び第47の部分ブロック列であることを特徴とする請求項35に記載の装置。
- 前記第2のパリティ検査行列は、前記符号化率が1/3であり、前記ブロックLDPC符号の符号語の長さが15NSの場合、第1のパリティ検査行列の第0の部分ブロック列から第34の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第35の部分ブロック列から第39の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第40の部分ブロック列から第49の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成され、
前記符号化率が1/2であり、前記ブロックLDPC符号の符号語の長さが12NSの場合、前記第2のパリティ検査行列は、第1のパリティ検査行列の第0の部分ブロック列から第29の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第30の部分ブロック列から第39の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第40の部分ブロック列から第49の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成され、
前記符号化率が2/3であり、前記ブロックLDPC符号の符号語の長さが30NSの場合、前記第2のパリティ検査行列は、第1のパリティ検査行列の第0の部分ブロック列から第19の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第20の部分ブロック列から第39の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第40の部分ブロック列から第49の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成され、
前記符号化率が3/4であり、前記ブロックLDPC符号の符号語の長さが40NSの場合、前記第2のパリティ検査行列は、第1のパリティ検査行列の第0の部分ブロック列から第9の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第10の部分ブロック列から第39の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第40の部分ブロック列から第49の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成されることを特徴とする請求項37に記載の装置。 - 前記第2のパリティ検査行列は、前記符号化率が1/3であり、前記ブロックLDPC符号の符号語の長さが15NSの場合、第1のパリティ検査行列の第0の部分ブロック列乃至第34の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第35の部分ブロック列から第39の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第40の部分ブロック列から第49の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成され、
前記符号化率が1/2でり、前記ブロックLDPC符号の符号語の長さが12NSの場合、前記第2のパリティ検査行列は、第1のパリティ検査行列の第0の部分ブロック列から第29の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第30の部分ブロック列から第39の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第40の部分ブロック列から第49の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成され、
前記符号化率が2/3であり、前記ブロックLDPC符号の符号語の長さが30NSの場合、前記第2のパリティ検査行列は、第1のパリティ検査行列の第0の部分ブロック列から第19の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第20の部分ブロック列から第39の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第40の部分ブロック列から第49の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成され、
前記符号化率が3/4であり、前記ブロックLDPC符号の符号語の長さが40NSの場合、前記第2のパリティ検査行列は、第1のパリティ検査行列の第0の部分ブロック列から第9の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第10の部分ブロック列から第39の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第40の部分ブロック列から第49の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成されることを特徴とする請求項39に記載の装置。 - 前記第2のパリティ検査行列は、前記符号化率が1/2であり、前記ブロックLDPC符号の符号語の長さが32NSの場合、第1のパリティ検査行列の第0の部分ブロック列から第15の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第16の部分ブロック列から第31の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第32の部分ブロック列から第47の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成されることを特徴とする請求項41に記載の装置。
- 前記第2のパリティ検査行列は、前記符号化率が2/3であり、前記ブロックLDPC符号の符号語の長さが36NSの場合、第1のパリティ検査行列の第0の部分ブロック列から第11の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第12の部分ブロック列から第35の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第36の部分ブロック列から第47の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成され、
前記符号化率が1/2であり、前記ブロックLDPC符号の符号語の長さが24NSの場合、第1のパリティ検査行列の第0の部分ブロック列から第23の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第24の部分ブロック列から第35の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第36の部分ブロック列から第47の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成されることを特徴とする請求項43に記載の装置。 - 前記第2のパリティ検査行列は、前記符号化率が2/3であり、前記ブロックLDPC符号の符号語の長さが36NSの場合、第1のパリティ検査行列の第0の部分ブロック列から第11の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第12の部分ブロック列から第35の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第36の部分ブロック列から第47の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成され、
前記符号化率が1/2であり、前記ブロックLDPC符号の符号語の長さが24NSの場合、第1のパリティ検査行列の第0の部分ブロック列から第23の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第24の部分ブロック列から第35の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第36の部分ブロック列から第47の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成されることを特徴とする請求項45に記載の装置。 - 可変符号化率を有するブロックLDPC符号を復号する方法であって、
信号を受信するステップと、
復号するブロックLDPC符号の符号化率に応じて、第1のパリティ検査行列及び第2のパリティ検査行列のうち、一つを決定するステップと、
前記決定されたパリティ検査行列に応じて、デインターリービング方式及びインターリービング方式を決定するステップと、
前記受信信号の確率値を検出するステップと、
前記受信信号の確率値から以前の復号過程で生成された信号を減算して、第1の信号を生成するステップと、
前記第1の信号を前記デインターリービング方式でデインターリービングするステップと、
前記デインターリービングされた信号の確率値を検出するステップと、
前記デインターリービングされた信号の確率値から前記デインターリービングされた信号を減算して、第2の信号を生成するステップと、
前記第2の信号を前記インターリービング方式でインターリービングした後に、前記インターリービングされた信号を反復復号して、前記ブロックLDPC符号を検出するステップと、を含み、
前記第1のパリティ検査行列及び第2のパリティ検査行列の各々は、複数の部分ブロックを含み、前記第1のパリティ検査行列は、情報語にマッピングされる情報部分と、パリティ語にマッピングされるパリティ部分と、を含み、前記第1のパリティ検査行列の前記複数の部分ブロックのうち、第1の個数の部分ブロックは、前記情報部分にマッピングされ、前記第1のパリティ検査行列の前記複数の部分ブロックのうち、前記第1の個数の部分ブロックを除いた、第2の個数の部分ブロックは、前記パリティ部分にマッピングされ、
前記符号化率に応じて、前記第2のパリティ検査行列を使用すると決定され、前記第1のパリティ検査行列に、短縮方式及び穿孔方式のうち、いずれか一方式を用いて、前記第2のパリティ検査行列を生成することを特徴とする方法。 - 前記部分ブロックのうち、予め設定された部分ブロックの各々には、予め設定された順列行列が一対一に対応することを特徴とする請求項47に記載の方法。
- 前記第2のパリティ検査行列は、前記第1のパリティ検査行列の前記第1の個数の部分ブロックのうち、予め設定された個数の部分ブロックを、前記短縮方式を用いて短縮させたパリティ検査行列であることを特徴とする請求項47に記載の方法。
- 前記第2のパリティ検査行列は、前記符号化率が1/3であり、前記ブロックLDPC符号の符号語の長さが42NSの場合、第1のパリティ検査行列の第1の部分ブロック列から第7の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第8の部分ブロック列から第21の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第22の部分ブロック列から第49の部分ブロック列に該当する部分行列を前記パリティにマッピングさせることによって生成されることを特徴とする請求項50に記載の方法。
- 前記第1のパリティ検査行列及び第2のパリティ検査行列は、次数分布が最適化されたパリティ検査行列であることを特徴とする請求項51に記載の方法。
- 前記第2のパリティ検査行列は、前記第1のパリティ検査行列の前記第2の個数の部分ブロックのうち、予め設定された個数の部分ブロックを穿孔方式を用いて穿孔させたパリティ検査行列であることを特徴とする請求項47に記載の方法。
- 前記第2のパリティ検査行列は、前記符号化率が1/2であり、前記ブロックLDPC符号の符号語の長さが42NSの場合、第1のパリティ検査行列の第1の部分ブロック列から第21の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第22の部分ブロック列から第49の部分ブロック列のうち、予め設定された7つの部分ブロック列を、前記穿孔方式を用いて穿孔させることによって生成されることを特徴とする請求項54に記載の方法。
- 前記第1のパリティ検査行列及び第2のパリティ検査行列は、次数分布が最適化されたパリティ検査行列であることを特徴とする請求項55に記載の方法。
- 前記穿孔される部分ブロック列は、前記第1のパリティ検査行列の第23の部分ブロック列、第27の部分ブロック列、第31の部分ブロック列、第35の部分ブロック列、第39の部分ブロック列、第43の部分ブロック列及び第47の部分ブロック列であることを特徴とする請求項56に記載の方法。
- 前記第2のパリティ検査行列は、前記符号化率が1/3であり、前記ブロックLDPC符号の符号語の長さが15NSの場合、第1のパリティ検査行列の第0の部分ブロック列から第34の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第35の部分ブロック列から第39の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第40の部分ブロック列から第49の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成され、
前記符号化率が1/2であり、前記ブロックLDPC符号の符号語の長さが12NSの場合、前記第2のパリティ検査行列は、第1のパリティ検査行列の第0の部分ブロック列から第29の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第30の部分ブロック列から第39の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第40の部分ブロック列から第49の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成され、
前記符号化率が2/3であり、前記ブロックLDPC符号の符号語の長さが30NSの場合、前記第2のパリティ検査行列は、第1のパリティ検査行列の第0の部分ブロック列から第19の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第20の部分ブロック列から第39の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第40の部分ブロック列から第49の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成され、
前記符号化率が3/4であり、前記ブロックLDPC符号の符号語の長さが40NSの場合、前記第2のパリティ検査行列は、第1のパリティ検査行列の第0の部分ブロック列から第9の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第10の部分ブロック列から第39の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第40の部分ブロック列から第49の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成されることを特徴とする請求項58に記載の方法。 - 前記第2のパリティ検査行列は、前記符号化率が1/3であり、前記ブロックLDPC符号の符号語の長さが15NSの場合、第1のパリティ検査行列の第0の部分ブロック列から第34の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第35の部分ブロック列から第39の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第40の部分ブロック列から第49の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成され、
前記符号化率が1/2であり、前記ブロックLDPC符号の符号語の長さが12NSの場合、前記第2のパリティ検査行列は、第1のパリティ検査行列の第0の部分ブロック列から第29の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第30の部分ブロック列から第39の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第40の部分ブロック列から第49の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成され、
前記符号化率が2/3であり、前記ブロックLDPC符号の符号語の長さが30NSの場合、前記第2のパリティ検査行列は、第1のパリティ検査行列の第0の部分ブロック列から第19の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第20の部分ブロック列から第39の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第40の部分ブロック列から第49の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成され、
前記符号化率が3/4であり、前記ブロックLDPC符号の符号語の長さが40NSの場合、前記第2のパリティ検査行列は、第1のパリティ検査行列の第0の部分ブロック列から第9の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第10の部分ブロック列から第39の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第40の部分ブロック列から第49の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成されることを特徴とする請求項60に記載の方法。 - 前記第2のパリティ検査行列は、前記符号化率が1/2であり、前記ブロックLDPC符号の符号語の長さが32NSの場合、第1のパリティ検査行列の第0の部分ブロック列から第15の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第16の部分ブロック列から第31の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第32の部分ブロック列から第47の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成されることを特徴とする請求項62に記載の方法。
- 前記第2のパリティ検査行列は、前記符号化率が2/3であり、前記ブロックLDPC符号の符号語の長さが36NSの場合、第1のパリティ検査行列の第0の部分ブロック列から第11の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第12の部分ブロック列から第35の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第36の部分ブロック列から第47の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成され、
前記符号化率が1/2であり、前記ブロックLDPC符号の符号語の長さが24NSの場合、第1のパリティ検査行列の第0の部分ブロック列から第23の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第24の部分ブロック列から第35の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第36の部分ブロック列から第47の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成されることを特徴とする請求項64に記載の方法。 - 前記第2のパリティ検査行列は、前記符号化率が2/3であり、前記ブロックLDPC符号の符号語の長さが36NSの場合、第1のパリティ検査行列の第0の部分ブロック列から第11の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第12の部分ブロック列から第35の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第36の部分ブロック列から第47の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成され、
前記符号化率が1/2であり、前記ブロックLDPC符号の符号語の長さが24NSの場合、第1のパリティ検査行列の第0の部分ブロック列から第23の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第24の部分ブロック列から第35の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第36の部分ブロック列から第47の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成されることを特徴とする請求項66に記載の方法。 - 可変符号化率を有するブロックLDPC符号を復号する装置であって、
信号を受信する受信機と、
復号するブロックLDPC符号の符号化率に応じて、第1のパリティ検査行列及び第2のパリティ検査行列のうち、一つを決定する復号器と、を含み、
前記復号器は、
前記復号するブロックLDPC符号の符号化率に応じて、第1のパリティ検査行列及び第2のパリティ検査行列のうち、一つを決定する第1の制御器と、
前記決定されたパリティ検査行列を構成する各列のウェイトに応じて変数ノードを接続して、受信信号の確率値を検出する変数ノード復号器と、
前記変数ノード復号器から出力された信号から、以前の復号過程で生成された信号を減算する第1の加算器と、
前記第1の加算器から出力された信号を、前記決定されたパリティ検査行列に応じて設定されたデインターリービング方式を用いて、デインターリービングするデインターリーバと、
前記決定されたパリティ検査行列を構成する各行のウェイトに応じて検査ノードを接続して、前記デインターリーバから出力された信号の確率値を検出する検査ノード復号器と、
前記検査ノード復号器から出力された信号から、前記デインターリーバから出力された信号を減算する第2の加算器と、
前記第2の加算器から出力された信号を、前記決定されたパリティ検査行列に応じて設定されたインターリービング方式を用いてインターリービングして、前記変数ノード復号器及び前記第1の加算器に出力するインターリーバと、
前記デインターリービング方式及びインターリービング方式を、前記決定されたパリティ検査行列に応じて制御する第2の制御器と、を含み、
前記第1のパリティ検査行列及び第2のパリティ検査行列の各々は、複数の部分ブロックを含み、前記第1のパリティ検査行列は、情報語にマッピングされる情報部分と、パリティ語にマッピングされるパリティ部分と、を含み、前記第1のパリティ検査行列の前記複数の部分ブロックのうち、第1の個数の部分ブロックは、前記情報部分にマッピングされ、前記第1のパリティ検査行列の前記複数の部分ブロックのうち、前記第1の個数の部分ブロックを除いた、第2の個数の部分ブロックは、前記パリティ部分にマッピングされ、
前記符号化率に応じて、前記第2のパリティ検査行列を使用すると決定され、前記第1のパリティ検査行列に、短縮方式及び穿孔方式のうち、いずれか一方式を用いて、前記第2のパリティ検査行列を生成することを特徴とする装置。 - 前記部分ブロックのうち、予め設定された部分ブロックの各々には、予め設定された順列行列が一対一に対応することを特徴とする請求項68に記載の装置。
- 前記第2のパリティ検査行列は、前記第1のパリティ検査行列の前記第1の個数の部分ブロックのうち、予め設定された個数の部分ブロックを、前記短縮方式を用いて短縮させたパリティ検査行列であることを特徴とする請求項68に記載の装置。
- 前記第2のパリティ検査行列は、前記符号化率が1/3であり、前記ブロックLDPC符号の符号語の長さが42NSの場合、第1のパリティ検査行列の第1の部分ブロック列から第7の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第8の部分ブロック列から第21の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第22の部分ブロック列から第49の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成されることを特徴とする請求項71に記載の装置。
- 前記第1のパリティ検査行列及び第2のパリティ検査行列は、次数分布が最適化されたパリティ検査行列であることを特徴とする請求項72に記載の装置。
- 前記第2のパリティ検査行列は、前記第1のパリティ検査行列の前記第2の個数の部分ブロックのうち、予め設定された個数の部分ブロックを、穿孔方式を用いて穿孔させたパリティ検査行列であることを特徴とする請求項68に記載の装置。
- 前記第2のパリティ検査行列は、前記符号化率が1/2であり、前記ブロックLDPC符号の符号語の長さが42NSの場合、前記第1のパリティ検査行列の第1の部分ブロック列から第21の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第22の部分ブロック列から第49の部分ブロック列のうち、予め設定された7つの部分ブロック列を、前記穿孔方式を用いて穿孔させることによって生成されることを特徴とする請求項75に記載の装置。
- 前記第1のパリティ検査行列及び第2のパリティ検査行列は、次数分布が最適化されたパリティ検査行列であることを特徴とする請求項76に記載の装置。
- 前記穿孔される部分ブロック列は、前記第1のパリティ検査行列の第23の部分ブロック列、第27の部分ブロック列、第31の部分ブロック列、第35の部分ブロック列、第39の部分ブロック列、第43の部分ブロック列及び第47の部分ブロック列であることを特徴とする請求項77に記載の装置。
- 前記第2のパリティ検査行列は、前記符号化率が1/3であり、前記ブロックLDPC符号の符号語の長さが15NSの場合、前記第1のパリティ検査行列の第0の部分ブロック列から第34の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第35の部分ブロック列から第39の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第40の部分ブロック列から第49の部分ブロック列に該当する部分行列を、前記パリティ語にマッピングさせることによって生成され、
前記符号化率が1/2であり、前記ブロックLDPC符号の符号語の長さが12NSの場合、前記第2のパリティ検査行列は、前記第1のパリティ検査行列の第0の部分ブロック列から第29の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第30の部分ブロック列から第39の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第40の部分ブロック列から第49の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成され、
前記符号化率が2/3であり、前記ブロックLDPC符号の符号語の長さが30NSの場合、前記第2のパリティ検査行列は、前記第1のパリティ検査行列の第0の部分ブロック列から第19の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第20の部分ブロック列から第39の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第40の部分ブロック列から第49の部分ブロック列に該当する部分行列を、前記パリティ語にマッピングさせることによって生成され、
前記符号化率が3/4であり、前記ブロックLDPC符号の符号語の長さが40NSの場合、前記第2のパリティ検査行列は、前記第1のパリティ検査行列の第0の部分ブロック列から第9の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第10の部分ブロック列から第39の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第40の部分ブロック列から第49の部分ブロック列に該当する部分行列を、前記パリティ語にマッピングさせることによって生成されることを特徴とする請求項79に記載の装置。 - 前記第2のパリティ検査行列は、前記符号化率が1/3であり、前記ブロックLDPC符号の符号語の長さが15NSの場合、前記第1のパリティ検査行列の第0の部分ブロック列から第34の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第35の部分ブロック列から第39の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第40の部分ブロック列から第49の部分ブロック列に該当する部分行列を、前記パリティ語にマッピングさせることによって生成され、
前記符号化率が1/2であり、前記ブロックLDPC符号の符号語の長さが12NSの場合、前記第2のパリティ検査行列は、前記第1のパリティ検査行列の第0の部分ブロック列から第29の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第30の部分ブロック列から第39の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第40の部分ブロック列から第49の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成され、
前記符号化率が2/3であり、前記ブロックLDPC符号の符号語の長さが30NSの場合、前記第2のパリティ検査行列は、前記第1のパリティ検査行列の第0の部分ブロック列から第19の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第20の部分ブロック列から第39の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第40の部分ブロック列から第49の部分ブロック列に該当する部分行列を、前記パリティ語にマッピングさせることによって生成され、
前記符号化率が3/4であり、前記ブロックLDPC符号の符号語の長さが40NSの場合、前記第2のパリティ検査行列は、前記第1のパリティ検査行列の第0の部分ブロック列から第9の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第10の部分ブロック列から第39の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第40の部分ブロック列から第49の部分ブロック列に該当する部分行列を、前記パリティにマッピングさせることによって生成されることを特徴とする請求項81に記載の装置。 - 前記第2のパリティ検査行列は、前記符号化率が1/2であり、前記ブロックLDPC符号の符号語の長さが32NSの場合、前記第1のパリティ検査行列の第0の部分ブロック列から第15の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第16の部分ブロック列から第31の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第32の部分ブロック列から第47の部分ブロック列に該当する部分行列を、前記パリティ語にマッピングさせることによって生成されることを特徴とする請求項83に記載の装置。
- 前記第2のパリティ検査行列は、前記符号化率が2/3であり、前記ブロックLDPC符号の符号語の長さが36NSの場合、前記第1のパリティ検査行列の第0の部分ブロック列から第11の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第12の部分ブロック列から第35の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第36の部分ブロック列から第47の部分ブロック列に該当する部分行列を、前記パリティ語にマッピングさせることによって生成され、
前記符号化率が1/2であり、前記ブロックLDPC符号の符号語の長さが24NSの場合、前記第2のパリティ検査行列は、前記第1のパリティ検査行列の第0の部分ブロック列から第23の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第24の部分ブロック列から第35の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第36の部分ブロック列から第47の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成されることを特徴とする請求項85に記載の装置。 - 前記第2のパリティ検査行列は、前記符号化率が2/3であり、前記ブロックLDPC符号の符号語の長さが36NSの場合、前記第1のパリティ検査行列の第0の部分ブロック列から第11の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第12の部分ブロック列から第35の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第36の部分ブロック列から第47の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成され、
前記符号化率が1/2であり、前記ブロックLDPC符号の符号語の長さが24NSの場合、前記第2のパリティ検査行列は、前記第1のパリティ検査行列の第0の部分ブロック列から第23の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第24の部分ブロック列から第35の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第36の部分ブロック列から第47の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成されることを特徴とする請求項87に記載の装置。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20040033329 | 2004-05-12 | ||
KR20040035750 | 2004-05-19 | ||
KR20040039661 | 2004-06-01 | ||
KR1020040066574A KR20050118056A (ko) | 2004-05-12 | 2004-08-16 | 다양한 부호율을 갖는 Block LDPC 부호를 이용한이동 통신 시스템에서의 채널부호화 복호화 방법 및 장치 |
PCT/KR2005/001397 WO2005109662A1 (en) | 2004-05-12 | 2005-05-12 | Apparatus and method for encoding and decoding block low density parity check codes with a variable coding rate |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007531385A JP2007531385A (ja) | 2007-11-01 |
JP4555333B2 true JP4555333B2 (ja) | 2010-09-29 |
Family
ID=34936441
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007504895A Active JP4555333B2 (ja) | 2004-05-12 | 2005-05-12 | 可変符号化率を有するブロック低密度パリティ検査符号の符号化/復号装置及び方法 |
Country Status (10)
Country | Link |
---|---|
US (2) | US7502987B2 (ja) |
EP (1) | EP1596501B1 (ja) |
JP (1) | JP4555333B2 (ja) |
KR (2) | KR20050118056A (ja) |
CN (1) | CN100568755C (ja) |
AU (1) | AU2005241855C1 (ja) |
CA (1) | CA2560456C (ja) |
DE (1) | DE602005014037D1 (ja) |
RU (1) | RU2354045C2 (ja) |
WO (1) | WO2005109662A1 (ja) |
Families Citing this family (137)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2559818C (en) * | 2004-04-28 | 2011-11-29 | Samsung Electronics Co., Ltd. | Apparatus and method for coding/decoding block low density parity check code with variable block length |
KR20050118056A (ko) * | 2004-05-12 | 2005-12-15 | 삼성전자주식회사 | 다양한 부호율을 갖는 Block LDPC 부호를 이용한이동 통신 시스템에서의 채널부호화 복호화 방법 및 장치 |
KR20050123336A (ko) * | 2004-06-24 | 2005-12-29 | 엘지전자 주식회사 | Ldpc 코드를 이용한 가변 코드 레이트 적응 부호화 방법 |
AU2005273169B2 (en) | 2004-08-16 | 2008-09-11 | Nokia Technologies Oy | Apparatus and method for coding/decoding block low density parity check code with variable block length |
US7752520B2 (en) * | 2004-11-24 | 2010-07-06 | Intel Corporation | Apparatus and method capable of a unified quasi-cyclic low-density parity-check structure for variable code rates and sizes |
KR100913876B1 (ko) * | 2004-12-01 | 2009-08-26 | 삼성전자주식회사 | 저밀도 패리티 검사 부호의 생성 방법 및 장치 |
US7802172B2 (en) * | 2005-06-20 | 2010-09-21 | Stmicroelectronics, Inc. | Variable-rate low-density parity check codes with constant blocklength |
US7657816B2 (en) * | 2005-07-13 | 2010-02-02 | Leanics Corporation | Low-complexity hybrid LDPC code encoder |
US7934147B2 (en) * | 2005-08-03 | 2011-04-26 | Qualcomm Incorporated | Turbo LDPC decoding |
US8196025B2 (en) * | 2005-08-03 | 2012-06-05 | Qualcomm Incorporated | Turbo LDPC decoding |
FR2890806B1 (fr) * | 2005-09-09 | 2008-02-22 | Thales Sa | Procede d'amelioration de decodage iteratif de codes |
KR100809616B1 (ko) | 2005-10-19 | 2008-03-05 | 삼성전자주식회사 | 가변 블록 길이를 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법 |
US7661037B2 (en) * | 2005-10-27 | 2010-02-09 | Samsung Electronics Co., Ltd. | LDPC concatenation rules for IEEE 802.11n systems |
KR101351140B1 (ko) | 2005-11-22 | 2014-01-15 | 조지아 테크 리서치 코오포레이션 | 통신 시스템에서 신호 송수신 장치 및 방법 |
JP4558638B2 (ja) * | 2005-12-15 | 2010-10-06 | 富士通株式会社 | 符号器および復号器 |
US7620880B2 (en) * | 2005-12-20 | 2009-11-17 | Samsung Electronics Co., Ltd. | LDPC concatenation rules for IEEE 802.11n system with packets length specified in OFDM symbols |
EP1966897A4 (en) * | 2005-12-27 | 2012-05-30 | Lg Electronics Inc | DEVICES AND METHODS FOR DECODING USING A CHANNEL CODE OR LPDC |
US8132072B2 (en) * | 2006-01-06 | 2012-03-06 | Qualcomm Incorporated | System and method for providing H-ARQ rate compatible codes for high throughput applications |
US7631246B2 (en) * | 2006-01-09 | 2009-12-08 | Broadcom Corporation | LDPC (low density parity check) code size adjustment by shortening and puncturing |
WO2007085653A1 (en) * | 2006-01-27 | 2007-08-02 | Jacobs University Bremen Ggmbh | Check-irregular ldpc codes for uep |
KR100981500B1 (ko) | 2006-02-07 | 2010-09-10 | 삼성전자주식회사 | 저밀도 패러티 검사 부호 기반의 하이브리드 재전송 방법 |
KR100929080B1 (ko) | 2006-02-20 | 2009-11-30 | 삼성전자주식회사 | 통신 시스템에서 신호 송수신 장치 및 방법 |
KR100975558B1 (ko) * | 2006-05-03 | 2010-08-13 | 삼성전자주식회사 | 통신 시스템에서 신호 송수신 장치 및 방법 |
KR101191196B1 (ko) * | 2006-06-07 | 2012-10-15 | 엘지전자 주식회사 | 패리티 검사 행렬을 이용하여 부호화 및 복호화하는 방법 |
EP1868294B1 (en) * | 2006-06-15 | 2011-08-03 | Samsung Electronics Co., Ltd. | Apparatus and method of encoding/decoding block low density parity check codes in a communication system |
JP5215537B2 (ja) * | 2006-06-28 | 2013-06-19 | 三星電子株式会社 | 情報符号化装置、情報復号装置、情報符号化方法、および情報復号方法 |
JP4283829B2 (ja) * | 2006-08-17 | 2009-06-24 | 株式会社モバイルテクノ | 低密度パリティチェック符号復号装置 |
WO2008034285A1 (en) * | 2006-09-18 | 2008-03-27 | Fengwen Sun | A family of ldpc codes for video broadcasting applications |
US7613981B2 (en) * | 2006-10-06 | 2009-11-03 | Freescale Semiconductor, Inc. | System and method for reducing power consumption in a low-density parity-check (LDPC) decoder |
KR100981501B1 (ko) * | 2006-11-06 | 2010-09-10 | 연세대학교 산학협력단 | 통신 시스템에서 신호 송신 장치 및 방법 |
US8209582B1 (en) | 2006-11-07 | 2012-06-26 | Marvell International Ltd. | Systems and methods for optimizing a product code structure |
US8255763B1 (en) | 2006-11-08 | 2012-08-28 | Marvell International Ltd. | Error correction system using an iterative product code |
US8117514B2 (en) | 2006-11-13 | 2012-02-14 | Qualcomm Incorporated | Methods and apparatus for encoding data in a communication network |
KR100833515B1 (ko) * | 2006-12-05 | 2008-05-29 | 한국전자통신연구원 | 가변 정보 길이 및 가변 부호율을 가진 ldpc 부호의패리티 검사 행렬 생성 방법, 부/복호화 방법 및 이를이용하는 장치 |
US7913149B2 (en) * | 2006-12-20 | 2011-03-22 | Lsi Corporation | Low complexity LDPC encoding algorithm |
CN101217337B (zh) * | 2007-01-01 | 2013-01-23 | 中兴通讯股份有限公司 | 一种支持递增冗余混合自动重传的低密度奇偶校验码编码装置和方法 |
EP2568612A1 (en) * | 2007-01-24 | 2013-03-13 | Qualcomm Incorporated | LDPC encoding and decoding of packets of variable sizes |
US20100107033A1 (en) * | 2007-01-31 | 2010-04-29 | Kenichi Kuri | Radio communication device and puncturing method |
US7861134B2 (en) * | 2007-02-28 | 2010-12-28 | Cenk Kose | Methods and systems for LDPC coding |
KR100996030B1 (ko) * | 2007-03-06 | 2010-11-22 | 삼성전자주식회사 | 통신 시스템에서 신호 송수신 장치 및 방법 |
KR101319891B1 (ko) * | 2007-03-14 | 2013-10-29 | 엘지전자 주식회사 | 블록 코드를 이용한 부호화가 수행된 신호를 데이터처리하는 방법 |
KR101119302B1 (ko) | 2007-04-20 | 2012-03-19 | 재단법인서울대학교산학협력재단 | 통신 시스템에서 저밀도 패리티 검사 부호 부호화 장치 및방법 |
KR20080102902A (ko) * | 2007-05-22 | 2008-11-26 | 삼성전자주식회사 | 가변 부호화율을 가지는 ldpc 부호 설계 방법, 장치 및그 정보 저장 매체 |
KR101524869B1 (ko) * | 2007-06-04 | 2015-06-02 | 삼성전자주식회사 | 저밀도 패리티 검사 부호의 부호화 및 복호화 장치 및 방법 |
US7966548B2 (en) * | 2007-06-29 | 2011-06-21 | Alcatel-Lucent Usa Inc. | Method and system for encoding data using rate-compatible irregular LDPC codes based on edge growth and parity splitting |
WO2009041070A1 (ja) * | 2007-09-28 | 2009-04-02 | Panasonic Corporation | 符号化方法、符号化器、復号器 |
CN101414833B (zh) * | 2007-10-19 | 2010-08-04 | 中兴通讯股份有限公司 | 低密度生成矩阵码的编码方法及装置 |
TWI497920B (zh) * | 2007-11-26 | 2015-08-21 | Sony Corp | Data processing device and data processing method |
US8473824B1 (en) * | 2008-09-08 | 2013-06-25 | Marvell International Ltd. | Quasi-cyclic low-density parity-check (QC-LDPC) encoder |
RU2446585C2 (ru) * | 2007-12-06 | 2012-03-27 | Самсунг Электроникс Ко., Лтд. | Способ и устройство для кодирования и декодирования канала в системе связи с использованием кодов проверок на четность с малой плотностью |
AU2012200530B2 (en) * | 2007-12-06 | 2014-02-20 | Postech Academy Industry Foundation | Method and apparatus for encoding and decoding channel in a communication system using low-density parity-check codes |
EP2239854B9 (en) * | 2007-12-06 | 2015-02-18 | Samsung Electronics Co., Ltd. | Shortening and puncturing of low-density parity-check (LDPC) codes for channel decoding |
KR101502624B1 (ko) * | 2007-12-06 | 2015-03-17 | 삼성전자주식회사 | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호화/복호화 방법 및 장치 |
KR20090064709A (ko) * | 2007-12-17 | 2009-06-22 | 한국전자통신연구원 | Ldpc 부호의 패리티 검사 행렬 생성 장치 및 그방법과, 그를 이용한 ldpc 부/복호화 장치 |
CN101911503A (zh) * | 2007-12-29 | 2010-12-08 | 上海贝尔股份有限公司 | Ldpc码的编码方法和编码设备 |
KR101502623B1 (ko) * | 2008-02-11 | 2015-03-16 | 삼성전자주식회사 | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호/복호 방법 및 장치 |
KR101502677B1 (ko) * | 2008-02-11 | 2015-03-16 | 삼성전자주식회사 | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호/복호 방법 및 장치 |
PL2091156T3 (pl) * | 2008-02-18 | 2014-01-31 | Samsung Electronics Co Ltd | Urządzenie i sposób do kodowania i dekodowania kanału w systemie komunikacyjnym z wykorzystaniem kodów kontroli bitów parzystości o niskiej gęstości |
KR101503058B1 (ko) * | 2008-02-26 | 2015-03-18 | 삼성전자주식회사 | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치 |
KR101503059B1 (ko) * | 2008-02-26 | 2015-03-19 | 삼성전자주식회사 | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호/복호 방법 및 장치 |
KR101554064B1 (ko) * | 2008-02-26 | 2015-09-17 | 삼성전자주식회사 | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치 |
KR101503133B1 (ko) * | 2008-02-26 | 2015-03-18 | 삼성전자주식회사 | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호/복호 방법 및 장치 |
KR20090095432A (ko) * | 2008-03-03 | 2009-09-09 | 삼성전자주식회사 | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서채널부호/복호 방법 및 장치 |
PL2099135T3 (pl) | 2008-03-03 | 2018-07-31 | Samsung Electronics Co., Ltd. | Urządzenie i sposób kodowania i dekodowania kanałowego w systemie komunikacyjnym wykorzystującym kody sprawdzania parzystości o niskiej gęstości |
KR101449750B1 (ko) * | 2008-03-05 | 2014-10-15 | 삼성전자주식회사 | 저밀도 패리티 검사 부호 생성 장치 및 방법 |
JP5009418B2 (ja) * | 2008-06-09 | 2012-08-22 | パイオニア株式会社 | 検査行列の生成方法及び検査行列、並びに復号装置及び復号方法 |
CN101686061A (zh) * | 2008-09-27 | 2010-03-31 | 松下电器产业株式会社 | 构造低密度奇偶校验码的方法及发送/接收装置和系统 |
JP5312484B2 (ja) * | 2008-12-26 | 2013-10-09 | パナソニック株式会社 | 符号化方法、符号化器及び復号器 |
US8201068B2 (en) * | 2009-01-06 | 2012-06-12 | Mediatek Inc. | Method for generating parity-check matrix |
JP4898858B2 (ja) * | 2009-03-02 | 2012-03-21 | パナソニック株式会社 | 符号化器、復号化器及び符号化方法 |
US8214721B2 (en) * | 2009-07-08 | 2012-07-03 | Broadcom Corporation | System and method for achieving higher data rates in physical layer devices |
EP2282470A1 (en) | 2009-08-07 | 2011-02-09 | Thomson Licensing | Data reception using low density parity check coding and constellation mapping |
EP2282471A1 (en) | 2009-08-07 | 2011-02-09 | Thomson Licensing | Data transmission using low density parity check coding and constellation mapping |
CN104506200B (zh) * | 2009-11-13 | 2018-07-24 | 松下电器(美国)知识产权公司 | 编码装置、解码装置、编码方法以及解码方法 |
US8677209B2 (en) * | 2009-11-19 | 2014-03-18 | Lsi Corporation | Subwords coding using different encoding/decoding matrices |
FR2953666B1 (fr) * | 2009-12-09 | 2012-07-13 | Commissariat Energie Atomique | Procede de codage ldpc a redondance incrementale |
CN101777920B (zh) * | 2009-12-24 | 2015-03-25 | 北京韦加航通科技有限责任公司 | 低密度奇偶校验码的编码方法和编码译码装置 |
KR101670511B1 (ko) | 2010-05-07 | 2016-10-28 | 삼성전자주식회사 | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호/복호 방법 및 장치 |
KR101117247B1 (ko) * | 2010-11-16 | 2012-03-16 | 한국전기연구원 | 정보 비트 변화에 따른 가변 부호율 ldpc 부호의 부호화기 설계방법 및 그 부호화기 |
JP5132758B2 (ja) * | 2010-12-13 | 2013-01-30 | 株式会社東芝 | 誤り訂正復号器及び記憶装置 |
US8839069B2 (en) * | 2011-04-08 | 2014-09-16 | Micron Technology, Inc. | Encoding and decoding techniques using low-density parity check codes |
KR101272846B1 (ko) * | 2011-11-22 | 2013-06-10 | 성균관대학교산학협력단 | 저밀도 패리티 검사 부호를 이용한 분산 소스 부호화 및 복호화 방법, 그리고 분산 소스 부호화 및 복호화 장치 |
WO2013147776A1 (en) * | 2012-03-28 | 2013-10-03 | Intel Corporation | Conserving computing resources during error correction |
KR101881877B1 (ko) * | 2012-04-19 | 2018-07-25 | 삼성전자주식회사 | Ldpc 부호 복호기 및 복호 방법 |
CN103067024B (zh) * | 2012-12-31 | 2015-12-02 | 中国科学院微电子研究所 | 低密度生成矩阵码的生成矩阵构造和编解码方法及装置 |
JP6542132B2 (ja) * | 2013-02-13 | 2019-07-10 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 高レート、高並列性、および低エラーフロアのために、疑似巡回構成を使用し、パンクチャするldpc設計 |
US9513989B2 (en) * | 2013-03-26 | 2016-12-06 | Seagate Technology Llc | Priori information based post-processing in low-density parity-check code decoders |
WO2014200303A1 (en) | 2013-06-14 | 2014-12-18 | Samsung Electronics Co., Ltd. | Apparatuses and methods for encoding and decoding of parity check codes |
KR102080069B1 (ko) * | 2013-09-25 | 2020-04-14 | 삼성전자주식회사 | 비이진 ldpc 부호를 사용하는 수신기에서 데이터를 복호하는 방법 및 장치 |
JP6165637B2 (ja) * | 2014-01-08 | 2017-07-19 | 株式会社東芝 | 量子通信装置、量子通信方法及びプログラム |
US9537508B1 (en) | 2014-01-09 | 2017-01-03 | Marvell International Ltd. | Systems and methods for decoding cascade LDPC codes |
US9564931B1 (en) | 2014-01-09 | 2017-02-07 | Marvell International Ltd. | Systems and methods for using decoders of different complexity in a hybrid decoder architecture |
CN104868972A (zh) * | 2014-02-20 | 2015-08-26 | 上海数字电视国家工程研究中心有限公司 | Ldpc码字的交织映射方法及解交织解映射方法 |
CN110784287B (zh) * | 2014-02-20 | 2022-04-05 | 上海数字电视国家工程研究中心有限公司 | Ldpc码字的交织映射方法及解交织解映射方法 |
CN111181572B (zh) * | 2014-03-06 | 2024-04-23 | 上海数字电视国家工程研究中心有限公司 | Ldpc码字的交织映射方法及解交织解映射方法 |
CN104901772A (zh) * | 2014-03-06 | 2015-09-09 | 上海数字电视国家工程研究中心有限公司 | Ldpc码字的交织映射方法及解交织解映射方法 |
CN104901773A (zh) * | 2014-03-06 | 2015-09-09 | 上海数字电视国家工程研究中心有限公司 | Ldpc码字的交织映射方法及解交织解映射方法 |
CN104935397A (zh) * | 2014-03-20 | 2015-09-23 | 上海数字电视国家工程研究中心有限公司 | Ldpc码字的交织映射方法及解交织解映射方法 |
CN104935399A (zh) * | 2014-03-20 | 2015-09-23 | 上海数字电视国家工程研究中心有限公司 | Ldpc码字的交织映射方法及解交织解映射方法 |
CN104935398A (zh) * | 2014-03-20 | 2015-09-23 | 上海数字电视国家工程研究中心有限公司 | Ldpc码字的交织映射方法及解交织解映射方法 |
CN105450352A (zh) * | 2014-08-29 | 2016-03-30 | 上海数字电视国家工程研究中心有限公司 | Ldpc码字的交织和映射方法及解交织解映射方法 |
CN105376023A (zh) * | 2014-08-29 | 2016-03-02 | 上海数字电视国家工程研究中心有限公司 | Ldpc码字的交织和映射方法及解交织解映射方法 |
US9590657B2 (en) * | 2015-02-06 | 2017-03-07 | Alcatel-Lucent Usa Inc. | Low power low-density parity-check decoding |
US9935654B2 (en) | 2015-02-06 | 2018-04-03 | Alcatel-Lucent Usa Inc. | Low power low-density parity-check decoding |
US9722633B2 (en) * | 2015-02-11 | 2017-08-01 | Mitsubishi Electric Research Laboratories, Inc. | Method and system for reliable data communications with adaptive multi-dimensional modulations for variable-iteration decoding |
CA3207618A1 (en) | 2015-03-02 | 2016-09-09 | Samsung Electronics Co., Ltd. | Transmitter and method for generating additional parity thereof |
KR101800414B1 (ko) * | 2015-03-02 | 2017-11-23 | 삼성전자주식회사 | 송신 장치 및 그의 부가 패리티 생성 방법 |
US9955365B2 (en) | 2015-04-15 | 2018-04-24 | Qualcomm Incorporated | Conditional progressive encoding and decoding |
WO2017045142A1 (zh) * | 2015-09-16 | 2017-03-23 | 华为技术有限公司 | Ldpc截短码的译码方法和译码设备 |
US10784901B2 (en) | 2015-11-12 | 2020-09-22 | Qualcomm Incorporated | Puncturing for structured low density parity check (LDPC) codes |
US10635909B2 (en) * | 2015-12-30 | 2020-04-28 | Texas Instruments Incorporated | Vehicle control with efficient iterative triangulation |
WO2017127973A1 (en) * | 2016-01-25 | 2017-08-03 | Qualcomm Incorporated | Generation of polar codes with a variable block length utilizing puncturing |
US11043966B2 (en) | 2016-05-11 | 2021-06-22 | Qualcomm Incorporated | Methods and apparatus for efficiently generating multiple lifted low-density parity-check (LDPC) codes |
US10454499B2 (en) * | 2016-05-12 | 2019-10-22 | Qualcomm Incorporated | Enhanced puncturing and low-density parity-check (LDPC) code structure |
US10469104B2 (en) | 2016-06-14 | 2019-11-05 | Qualcomm Incorporated | Methods and apparatus for compactly describing lifted low-density parity-check (LDPC) codes |
US10318389B2 (en) * | 2016-07-15 | 2019-06-11 | Quantum Corporation | Joint de-duplication-erasure coded distributed storage |
US10509603B2 (en) | 2016-07-29 | 2019-12-17 | Western Digital Technologies, Inc. | Hierarchical variable code rate error correction coding |
KR102568716B1 (ko) * | 2016-08-02 | 2023-08-21 | 삼성전자주식회사 | Ldpc 코드의 디코딩을 위한 장치 및 방법 |
WO2018042597A1 (ja) * | 2016-09-01 | 2018-03-08 | 三菱電機株式会社 | 誤り訂正復号装置及び光送受信装置 |
US10270559B2 (en) | 2016-10-04 | 2019-04-23 | At&T Intellectual Property I, L.P. | Single encoder and decoder for forward error correction coding |
US10243638B2 (en) | 2016-10-04 | 2019-03-26 | At&T Intellectual Property I, L.P. | Forward error correction code selection in wireless systems |
KR102184858B1 (ko) * | 2016-12-27 | 2020-12-01 | 후아웨이 테크놀러지 컴퍼니 리미티드 | 데이터 전송 방법, 전송 디바이스, 및 수신 디바이스 |
CN108809328B (zh) | 2017-05-05 | 2024-05-17 | 华为技术有限公司 | 信息处理的方法、通信装置 |
US10312939B2 (en) | 2017-06-10 | 2019-06-04 | Qualcomm Incorporated | Communication techniques involving pairwise orthogonality of adjacent rows in LPDC code |
JP6820438B2 (ja) | 2017-06-15 | 2021-01-27 | 華為技術有限公司Huawei Technologies Co.,Ltd. | 情報処理方法および通信装置 |
CN107302420B (zh) * | 2017-06-20 | 2019-11-08 | 北京科技大学 | 一种线性网络编码方法 |
JP6970210B2 (ja) | 2017-06-25 | 2021-11-24 | エルジー エレクトロニクス インコーポレイティドLg Electronics Inc. | 無線通信システムにおいてldpc符号のパリティ検査行列に基づいて符号化を行う方法及びそれを用いる端末 |
CN109150197B (zh) | 2017-06-27 | 2024-05-14 | 华为技术有限公司 | 信息处理的方法、装置和通信设备 |
US10963337B2 (en) | 2018-01-08 | 2021-03-30 | SK Hynix Inc. | Memory system with super chip-kill recovery and method of operating such memory system |
CN108449090B (zh) * | 2018-01-25 | 2020-06-16 | 西安电子科技大学 | 一种可配置多码长、多码率的ldpc译码器 |
CN110198498B (zh) * | 2018-02-24 | 2021-11-30 | 中兴通讯股份有限公司 | 一种开关控制方法、装置、设备及存储介质 |
CN110739976B (zh) * | 2019-11-06 | 2022-03-18 | 中国电子科技集团公司第三十研究所 | 一种无短环qc-ldpc码的快速生成方法 |
CN115088193A (zh) * | 2020-01-28 | 2022-09-20 | 哲库科技有限公司 | 多输入多输出检测机制及相关操作方法 |
RU2747050C1 (ru) * | 2020-11-13 | 2021-04-23 | Акционерное Общество "Крафтвэй Корпорэйшн Плс" | Способ декодирования данных на основе LDPC кода |
RU2743784C1 (ru) * | 2020-11-13 | 2021-02-26 | Акционерное Общество "Крафтвэй Корпорэйшн Плс" | Способ кодирования данных на основе LDPC кода |
WO2023241687A1 (en) * | 2022-06-17 | 2023-12-21 | Mediatek Inc. | Ldpc low coding rate designs for next-generation wlan |
CN116383848B (zh) * | 2023-04-04 | 2023-11-28 | 北京航空航天大学 | 一种三方安全计算防作恶方法、设备及介质 |
Family Cites Families (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2007042C1 (ru) | 1991-02-22 | 1994-01-30 | Морозов Андрей Константинович | Система для кодирования и декодирования с исправлением ошибок |
DE4128412C1 (ja) | 1991-08-27 | 1992-12-10 | Siemens Ag, 8000 Muenchen, De | |
US5515506A (en) | 1994-08-23 | 1996-05-07 | Hewlett-Packard Company | Encoding and decoding of dual-ported RAM parity using one shared parity tree and within one clock cycle |
ATE329413T1 (de) | 1998-08-20 | 2006-06-15 | Samsung Electronics Co Ltd | Vorrichtung und verfahren zur einfügung von vorher bekannten bits in die eingangsstufe eines kanalkodierers |
JP4489973B2 (ja) | 1999-03-12 | 2010-06-23 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 変換がパリティ反転であるようなnビット・ソースワードから対応するmビット・チャネルワードへのエンコーディング及びその逆を行うデコーディング |
AU2335001A (en) | 1999-12-20 | 2001-07-03 | Research In Motion Limited | Hybrid automatic repeat request system and method |
US6728927B2 (en) * | 2000-05-26 | 2004-04-27 | Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry Through The Communications Research Centre | Method and system for high-spread high-distance interleaving for turbo-codes |
CA2409179A1 (en) * | 2000-06-16 | 2001-12-20 | Marcos C. Tzannes | Systems and methods for ldpc coded modulation |
US6718502B1 (en) * | 2000-08-11 | 2004-04-06 | Data Storage Institute | Precoders for partial response channels |
US20030033570A1 (en) | 2001-05-09 | 2003-02-13 | Khannanov Roman R. | Method and apparatus for encoding and decoding low density parity check codes and low density turbo product codes |
JP4198904B2 (ja) * | 2001-06-11 | 2008-12-17 | 富士通株式会社 | 記録再生装置、信号復号回路、エラー訂正方法、及び反復型復号器 |
US6633856B2 (en) | 2001-06-15 | 2003-10-14 | Flarion Technologies, Inc. | Methods and apparatus for decoding LDPC codes |
US6789227B2 (en) | 2001-07-05 | 2004-09-07 | International Business Machines Corporation | System and method for generating low density parity check codes using bit-filling |
US6895547B2 (en) * | 2001-07-11 | 2005-05-17 | International Business Machines Corporation | Method and apparatus for low density parity check encoding of data |
JP3893383B2 (ja) * | 2002-02-28 | 2007-03-14 | 三菱電機株式会社 | Ldpc符号用検査行列生成方法および検査行列生成装置 |
EP1379001A3 (en) | 2002-07-03 | 2004-03-10 | Hughes Electronics Corporation | Method and system for decoding low density parity check (LDPC) codes |
EP1518328B1 (en) * | 2002-07-03 | 2007-04-18 | The DIRECTV Group, Inc. | Encoding of low-density parity check (ldpc) codes using a structured parity check matrix |
US7178080B2 (en) * | 2002-08-15 | 2007-02-13 | Texas Instruments Incorporated | Hardware-efficient low density parity check code for digital communications |
WO2004019268A1 (en) | 2002-08-20 | 2004-03-04 | Flarion Technologies, Inc. | Methods and apparatus for encoding ldpc codes |
US7630456B2 (en) | 2002-09-09 | 2009-12-08 | Lsi Corporation | Method and/or apparatus to efficiently transmit broadband service content using low density parity code based coded modulation |
US7222289B2 (en) * | 2002-09-30 | 2007-05-22 | Certance Llc | Channel processor using reduced complexity LDPC decoder |
KR20040033554A (ko) | 2002-10-15 | 2004-04-28 | 삼성전자주식회사 | 에러 정정 부호화 장치 및 그 방법 |
US7702986B2 (en) * | 2002-11-18 | 2010-04-20 | Qualcomm Incorporated | Rate-compatible LDPC codes |
US7254769B2 (en) * | 2002-12-24 | 2007-08-07 | Electronics And Telecommunications Research Insitute | Encoding/decoding apparatus using low density parity check code |
JP4163023B2 (ja) * | 2003-02-28 | 2008-10-08 | 三菱電機株式会社 | 検査行列生成方法および検査行列生成装置 |
JP4346929B2 (ja) * | 2003-03-10 | 2009-10-21 | 三菱電機株式会社 | 量子鍵配送方法および通信装置 |
KR100996029B1 (ko) * | 2003-04-29 | 2010-11-22 | 삼성전자주식회사 | 저밀도 패리티 검사 코드의 부호화 장치 및 방법 |
JP4225163B2 (ja) * | 2003-05-13 | 2009-02-18 | ソニー株式会社 | 復号装置および復号方法、並びにプログラム |
US7222284B2 (en) * | 2003-06-26 | 2007-05-22 | Nokia Corporation | Low-density parity-check codes for multiple code rates |
KR100809619B1 (ko) * | 2003-08-26 | 2008-03-05 | 삼성전자주식회사 | 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법 |
US20050160351A1 (en) * | 2003-12-26 | 2005-07-21 | Ko Young J. | Method of forming parity check matrix for parallel concatenated LDPC code |
KR100630177B1 (ko) * | 2004-02-06 | 2006-09-29 | 삼성전자주식회사 | 최대 다이버시티 이득을 가지는 시공간 저밀도 패리티검사 부호 부호화/복호화 장치 및 방법 |
KR100981503B1 (ko) * | 2004-02-13 | 2010-09-10 | 삼성전자주식회사 | 최대 오류 정정/오류 검출 능력을 가지는 저밀도 패리티검사 부호 부호화/복호화 장치 및 방법 |
US7260763B2 (en) * | 2004-03-11 | 2007-08-21 | Nortel Networks Limited | Algebraic low-density parity check code design for variable block sizes and code rates |
CA2559818C (en) * | 2004-04-28 | 2011-11-29 | Samsung Electronics Co., Ltd. | Apparatus and method for coding/decoding block low density parity check code with variable block length |
KR20050118056A (ko) * | 2004-05-12 | 2005-12-15 | 삼성전자주식회사 | 다양한 부호율을 갖는 Block LDPC 부호를 이용한이동 통신 시스템에서의 채널부호화 복호화 방법 및 장치 |
US7526717B2 (en) * | 2004-06-16 | 2009-04-28 | Samsung Electronics Co., Ltd. | Apparatus and method for coding and decoding semi-systematic block low density parity check codes |
KR20050123336A (ko) * | 2004-06-24 | 2005-12-29 | 엘지전자 주식회사 | Ldpc 코드를 이용한 가변 코드 레이트 적응 부호화 방법 |
AU2005273169B2 (en) * | 2004-08-16 | 2008-09-11 | Nokia Technologies Oy | Apparatus and method for coding/decoding block low density parity check code with variable block length |
KR100809616B1 (ko) * | 2005-10-19 | 2008-03-05 | 삼성전자주식회사 | 가변 블록 길이를 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법 |
KR100929079B1 (ko) * | 2005-10-31 | 2009-11-30 | 삼성전자주식회사 | 저밀도 패리티 검사 부호를 사용하는 통신 시스템의 복호 장치 및 방법 |
EP1868294B1 (en) * | 2006-06-15 | 2011-08-03 | Samsung Electronics Co., Ltd. | Apparatus and method of encoding/decoding block low density parity check codes in a communication system |
KR100834650B1 (ko) * | 2006-09-04 | 2008-06-02 | 삼성전자주식회사 | 통신 시스템에서 신호 송수신 장치 및 방법 |
US8161363B2 (en) * | 2006-12-04 | 2012-04-17 | Samsung Electronics Co., Ltd | Apparatus and method to encode/decode block low density parity check codes in a communication system |
KR100996030B1 (ko) * | 2007-03-06 | 2010-11-22 | 삼성전자주식회사 | 통신 시스템에서 신호 송수신 장치 및 방법 |
-
2004
- 2004-08-16 KR KR1020040066574A patent/KR20050118056A/ko unknown
-
2005
- 2005-05-12 EP EP20050010339 patent/EP1596501B1/en active Active
- 2005-05-12 CN CNB2005800153684A patent/CN100568755C/zh active Active
- 2005-05-12 RU RU2006139935A patent/RU2354045C2/ru active
- 2005-05-12 WO PCT/KR2005/001397 patent/WO2005109662A1/en active Application Filing
- 2005-05-12 KR KR20050039781A patent/KR100724922B1/ko active IP Right Grant
- 2005-05-12 AU AU2005241855A patent/AU2005241855C1/en active Active
- 2005-05-12 US US11/129,183 patent/US7502987B2/en active Active
- 2005-05-12 JP JP2007504895A patent/JP4555333B2/ja active Active
- 2005-05-12 CA CA 2560456 patent/CA2560456C/en active Active
- 2005-05-12 DE DE200560014037 patent/DE602005014037D1/de active Active
-
2008
- 2008-02-12 US US12/029,915 patent/US8656247B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
DE602005014037D1 (de) | 2009-06-04 |
AU2005241855B2 (en) | 2009-07-30 |
KR100724922B1 (ko) | 2007-06-04 |
US7502987B2 (en) | 2009-03-10 |
US20050283708A1 (en) | 2005-12-22 |
EP1596501A1 (en) | 2005-11-16 |
KR20050118056A (ko) | 2005-12-15 |
US20080288846A1 (en) | 2008-11-20 |
EP1596501B1 (en) | 2009-04-22 |
CA2560456A1 (en) | 2005-11-17 |
WO2005109662A1 (en) | 2005-11-17 |
JP2007531385A (ja) | 2007-11-01 |
CN1954510A (zh) | 2007-04-25 |
US8656247B2 (en) | 2014-02-18 |
AU2005241855A1 (en) | 2005-11-17 |
AU2005241855C1 (en) | 2010-08-12 |
RU2006139935A (ru) | 2008-05-20 |
KR20060047821A (ko) | 2006-05-18 |
CN100568755C (zh) | 2009-12-09 |
CA2560456C (en) | 2011-11-01 |
RU2354045C2 (ru) | 2009-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4555333B2 (ja) | 可変符号化率を有するブロック低密度パリティ検査符号の符号化/復号装置及び方法 | |
US7814393B2 (en) | Apparatus and method for coding/decoding block low density parity check code with variable block length | |
US7747929B2 (en) | Apparatus and method for coding/decoding block low density parity check code with variable block length | |
US7516391B2 (en) | Apparatus and method for coding/decoding block low density parity check code with variable block length | |
US7526717B2 (en) | Apparatus and method for coding and decoding semi-systematic block low density parity check codes | |
US20060036927A1 (en) | Apparatus and method for encoding and decoding a block low density parity check code | |
KR20060016059A (ko) | 가변 블록 길이를 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법 | |
JP5789014B2 (ja) | 符号化方法、符号化器、復号器 | |
KR20060016061A (ko) | 가변 블록 길이를 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20081201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20081201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090609 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090909 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090916 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091006 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100615 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100715 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4555333 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |