[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4554180B2 - 薄膜半導体デバイスの製造方法 - Google Patents

薄膜半導体デバイスの製造方法 Download PDF

Info

Publication number
JP4554180B2
JP4554180B2 JP2003323871A JP2003323871A JP4554180B2 JP 4554180 B2 JP4554180 B2 JP 4554180B2 JP 2003323871 A JP2003323871 A JP 2003323871A JP 2003323871 A JP2003323871 A JP 2003323871A JP 4554180 B2 JP4554180 B2 JP 4554180B2
Authority
JP
Japan
Prior art keywords
thin film
layer
film semiconductor
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003323871A
Other languages
English (en)
Other versions
JP2005093625A (ja
JP2005093625A5 (ja
Inventor
博士 田舎中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003323871A priority Critical patent/JP4554180B2/ja
Priority to US10/939,437 priority patent/US7626200B2/en
Priority to CNB2004100903283A priority patent/CN100394563C/zh
Priority to CN200710089611A priority patent/CN100578808C/zh
Publication of JP2005093625A publication Critical patent/JP2005093625A/ja
Publication of JP2005093625A5 publication Critical patent/JP2005093625A5/ja
Priority to US11/507,510 priority patent/US7696020B2/en
Priority to US12/385,340 priority patent/US7804094B2/en
Application granted granted Critical
Publication of JP4554180B2 publication Critical patent/JP4554180B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H01L27/1266—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • H01L27/1214—
    • H01L27/1255—
    • H01L29/66772—
    • H01L29/78633—
    • H01L29/78648—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Element Separation (AREA)

Description

本発明は、薄膜半導体デバイスの製造方法に関する。また、当該方法を用いて製造される薄膜半導体デバイスと当該薄膜半導体デバイスを搭載した装置に関する。
現在、透過型ＬＣＤ（Liquid Crystal Display ）向けのＴＦＴ（Thin Film Transistor ）には、ポリシリコンかアモルファスシリコンが多く使われている。薄膜単結晶シリコンを材料としたＴＦＴは電流駆動能力が高く、しきい値電圧Ｖthのばらつきが少ないなどの優れた特性をもつ。この製造方法は、例えば、ＳＯＩ（silicon
on insulator ）基板上にトランジスタ及び素子間分離領域を形成し、絶縁膜をフッ酸でエッチングして、リフトオフする方法が提案されている。
特開平９−３１２３４９号公報
また現在、電流駆動能力を向上させるための構造として、ダブルゲート型薄膜単結晶シリコントランジスタの開発が進められている。この構造のトランジスタは、例えば、貼り合わせ法によって製造することができる。この製造方法の特徴は、裏面ゲートを予め貼り合わせ基板に埋め込んでおき、ＳＯＩ基板を製造することである。しかし、このトランジスタには、セルフアライメントができないこと、及び製造コストが高くなるという技術上の問題があった。
かかる問題のうちセルフアライメント構造については、例えばＩＢＭによりＦｉｎ ＦＥＴ Ｓｔｒｕｃｔｕｒｅ法なる方法が提案されている。この製造方法の特徴は、ＳＯＩ層を垂直にして、ゲートをＳＯＩ層の横側からエッチングすることである。これにより、両側のゲート長を完全に等しくすることができ、理想的な電気特性は有するダブルゲートトランジスタを製造することが可能となる。
しかし、いずれも製造コストが高くなる問題があった。また、前述した製造方法には量産性に問題もあった。
本発明は、以上の問題を考慮してなされたものであり、前述した問題の一つ以上を解決することを目的とする。
本発明は、多孔質層を下地に形成した薄膜半導体層を用いて半導体デバイスを形成し、これを別の基体に貼り付けた後（半パッケージ工程の後）、次に別の基体の剥離面側から薄膜半導体層の一部を除去するように加工することを特徴とするものである。更には、剥離面側に更に半導体デバイスを形成することにより、薄膜半導体層の両面に半導体デバイスを形成することを特徴とするものである。より具体的には、以下のような処理プロセスを提案する。
（ａ）基本プロセス
図１に、薄膜半導体デバイスの製造方法の基本的なプロセスを示す。まず、図１(ａ)の基体１を陽極化成する。陽極化成とは、基体（例えば、シリコンウエハー）を陽極（＋）とし、対向電極（例えば、白金）を陰極（−）として電流を流すことである。なお、陽極化成条件（電流密度、電解液濃度、化成時間）については周知の技術を適用する。
これにより、図１(ｂ)に示すように、基体の表面に多孔質層（以下「ポーラス層」ともいう。）２を形成する。多孔質層には、例えば直径0.01μｍの極細の穴が無数に開いており、いわゆるスポンジ構造を有している。次に、図１(ｃ)に示すように、薄膜半導体層３を、多孔質層２を土台として第１の基体１上に形成する。多孔質層２を下地とするため、非常に結晶性の良い薄膜半導体層３を成長させることができる。
その後、図１(ｄ)に示すように、薄膜半導体３を用いて半導体デバイスを加工する。図１(ｄ)は、半導体デバイスとしてＴＦＴを加工する場合の例であり、薄膜半導体層３の上面にゲート電極４を、既知の半導体プロセスを用いて形成した状態を表している。勿論、半導体デバイスは後述するようにＴＦＴに限るものではない。
この後、形成された半導体デバイスと他の半導体デバイスとの間に配線を形成する。次に、図１(ｅ)に示すように、露出した面上に接着剤や接着剤と同等の機能を実現する絶縁膜５を塗布又は積層し、半導体デバイスと第２の基体６と接着又は接合する。
次に、図１(ｆ)に示すように、第２の基体６に接着又は接合された半導体デバイスを、第１の基体１から分離する。この分離は多孔質層２で行う。例えば、多孔質層２に側面から外力を加えて切り欠けを形成し、この切り欠けが広がるように機械的に破断する方法により行う。また例えば、多孔質層２を超高圧水流（ウォータージェット）で切断することにより行う。
なお、図１(ｇ)に、取り除かれた第１の基体側の断面層構造を示す。基体１上には多孔質層２が残存しているが、多孔質層２は除去される。多孔質層２が除去された基体１は、図１(ａ)に示すように、次回の製造プロセスで再利用される。このように基板１の再利用が可能であることにより、製造コストの低減化が実現される。
一方、図１(ｈ)に、半導体デバイスの転写側である第２の基体側の断面層構造を示す。この工程では、分離面側から残存する多孔質層２が除去されると共に、露出した薄膜半導体層３を部分的に除去する工程が実施される。この工程により、半導体デバイスと他の半導体デバイスとの間が電気的に絶縁される。この段階で薄膜半導体層３を加工することで、高い加工精度を実現できる。
因みに、図１(ｄ)の段階で、薄膜半導体層３を部分的に除去することも可能である。この場合には、後工程により、多孔質層２上に膜質の異なる少なくとも２つの領域が形成される。しかし、この膜質の違いから、多孔質層２を除去する際に薄膜半導体層３が剥がれる等のダメージが生じ易い。このため、製造コストの上昇につながる可能性がある。以上の理由により、本発明は、図１(ｈ)の段階で薄膜半導体層３を加工する。
なお、図１(ｈ)の段階では、多孔質層２が完全に取り除かれることが好ましい。しかし、多孔質層２は、半導体デバイスの動作性能で許容される範囲内であれば、基体上の一部又は全面に残存していても良い。
この後、分離面側に絶縁物を形成する工程が実行される。以上が、基本的なプロセスである。かかるプロセスを用いれば、例えば、半導体基板上を陽極化成して形成した多孔質（ポーラス）半導体上に薄膜半導体をエピタキシャル成長させて半導体デバイスを作成し、この半導体デバイスを剥離して他の基板に転写する等の加工が可能となる。
なお、製造する半導体デバイスに応じ、この工程の後、分離面側の絶縁物を部分的に除去して半導体デバイスの一部分を暴露する工程を実行しても良い。なおこの場合には、例えば、暴露された半導体デバイスの一部分に導電性の材料を形成して、導電性材料と半導体デバイスとを電気的に導電させる工程を続いて実行する。
図１(ｉ)は、この基本プロセスをＬＣＤの製造プロセスに適用する場合の工程を表すもので、前述した配線後の工程として、配線工程が終了した半導体デバイス上に液晶７をガラス基板８で封止した状態を表している。このＬＣＤ製造プロセスの場合、前述した第２の基体６にはガラス基板を使用する。
（ｂ）追加のプロセス
ここでは、前述した基本プロセスに対し、更に遮光層を形成する工程を追加する製造方法を提案する。当該工程の追加方法として、２つの製造方法を提案する。一つは、図１(ｄ)の時点で追加する製造方法である。例えば、形成された半導体デバイスと他の半導体デバイスとの間に配線を形成した後であって、半導体デバイスと第２の基体６と接着又は接合する前に、配線の上部に遮光層を形成する工程を設ければ良い。
他の一つは、図１(ｈ)の時点で追加する製造方法である。例えば、暴露された半導体デバイスの一部分に導電性の材料を形成して、導電性材料と半導体デバイスとを電気的に導電させる工程の後に、分離面側に遮光層を形成する工程を設ければ良い。遮光層を形成する工程を設けることで、ＴＦＴなどの半導体デバイスを完全に遮光することができる。このように、前述した基本プロセスは、光照射を起因とする誤動作を防ぐ必要のある半導体デバイスの製造プロセスにも応用することができる。
（ｃ）成膜条件など
前述のプロセスにおける各工程には、それぞれ以下の材料や条件を更に適用することができる。例えば、第１の基体として、単結晶の半導体材料を使用するのが好適である。もっとも、多結晶の半導体材料を使用することもできる。また、第１の基体は、元素半導体又は化合物半導体を半導体材料としても良い。
元素半導体としては、例えばシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）を用い得る。また化合物半導体としては、例えばIＶ−IＶ族化合物半導体、 III−Ｖ族化合物半導体なども用い得る。具体的には、シリコンとゲルマニウムの化合物、ガリウムと砒素の化合物、ガリウムとリンの化合物、ガリウムとインジウムとリンの化合物、ガリウムと窒素の化合物などを用い得る。
また薄膜半導体層として、単結晶の半導体材料を使用するが好適である。例えば、単結晶をエピタキシャル成長させることで、結晶性の良い薄膜を生成することができる。このように結晶性の良い薄膜を使用できるため、例えばＴＦＴの小型化も実現できる。また、薄膜半導体層の場合も、その半導体材料を、元素半導体又は化合物半導体としても良い。
元素半導体としては、例えばシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）を用い得る。また化合物半導体としては、例えばIＶ−IＶ族化合物半導体、III−Ｖ族化合物半導体なども用い得る。具体的には、シリコンとゲルマニウムの化合物、ガリウムと砒素の化合物、ガリウムとリンの化合物、ガリウムとインジウムとリンの化合物、ガリウムと窒素の化合物などを用い得る。
また薄膜半導体層は、厚さが数百Å〜略１μｍであることが望ましい。更に好ましくは、膜厚が数ｎｍ〜数百ｎｍであることが好ましい。これにより、寄生容量の一層の低減化を実現できる。かくして、高速化と消費電力の低減化を実現できる。また、薄膜半導体層は、基本的に下地となる多孔質層と同種の膜を形成することが好適であるが、下地となる多孔質層とは異なる膜を形成しても良い。例えば、多孔質シリコン基板上に、ガリウムと砒素の化合物でなる薄膜半導体層をエピタキシャル成長させることもできる。なお、透明電極の部分をこの薄膜半導体層とすることにより、固体撮像素子（ＣＣＤ）やＣＭＯＳ（Complementary MOS）センサーを形成することもできる。
また半導体デバイスは、ＭＩＳ構造、ＰＮ接合構造、バイポーラトランジスタ構造、レーザー発振構造、又はＣＣＤ構造のいずれかを含むことが望ましい。ＭＩＳ構造としては、例えばＭＯＳ（Metal Oxide Semiconductor）構造が好適である。またレーザー発振構造としては、例えば二重へテロ接合構造が好適である。また、ＣＣＤ構造は、半導体表面にＭＯＳ構造の電極を多数配列した構造をいう。ＣＣＤ構造では、入力部への信号により電荷が注入され、各電極への駆動信号の印加によって注入された電荷を配列電極に沿って転送され、出力部から電圧として取り出される動作が実行される。
なお半導体デバイスは、ＭＩＳトランジスタを含むことが好適である。さらに、半導体デバイスは、ダブルゲート構造のＭＩＳトランジスタ又はその層構造の一部を含むことがより好適である。ダブルゲート構造のＴＦＴを用いることにより、駆動能力の高い薄膜半導体デバイスを製造することができる。さらに半導体デバイスには、薄膜半導体層の両側に形成されたキャパシタ（すなわち両面キャパシタ）又はその層構造の一部を含むことが望ましい。両面キャパシタ構造により容量の大きなＴＦＴの製造を可能とすることができる。
また、配線には、アルミニウム、タングステン、タングステンシリサイド、金、銀、銅、白金、チタンのいずれかを含む材料を用いるのが好ましい。かかる材料を、一般的なＭＯＳプロセスと同様に配線材料とすることにより、薄膜半導体デバイスを安価に製造することができる。また、接着又は接合する工程では、薄膜半導体層と第２の基体との間に接着性の材料を添加して接着することが好適である。またさらに、接着又は接合する工程では、薄膜半導体層の表面と第２の基体の表面とを接した状態で加熱することで接合させても良い。
なお、第２の基体には、透明基板やプラスチックのような可撓性を有する基板を使用することもできるし、シリコン基板を使用することもできる。因みに、第２の基体として、透明なガラス基板や、石英基板、プラスチック基板に転写する場合には、透明絶縁体基板上にＴＦＴを製造することができる。また、透明絶縁体基板上にＴＦＴを製造したら、液晶パネルを組み立てて、薄膜単結晶シリコンのＬＣＤを製造することができる。
すなわち、本発明を、透過型ＬＣＤの製造プロセスに応用できる。因みに、剥離したシリコン基板は再利用して何度も使用することができる。なお透過型ＬＣＤに応用する場合、ＴＦＴ部分に光が照射されると、ＴＦＴは誤動作するので、光が照射されないようにすることが重要である。本発明では、前述のように遮光層を形成してＴＦＴ部分を完全に遮光できるので、透過型ＬＣＤへの応用が容易である。
また好適には、接着又は接合する工程は、真空雰囲気で作業を行うこともできる。また、分離された半導体デバイスの分離面側から前記薄膜半導体層を部分的に除去し、半導体デバイスと他の半導体デバイスとの間を電気的に絶縁する工程は、半導体デバイスにマスクをかぶせてエッチング除去する工程、又は、レーザー照射により薄膜半導体層を切断する工程を含むことが望ましい。このように、一般的なＭＯＳプロセスと同様の工程を利用できることにより、薄膜半導体デバイスを安価に製造することができる。
ここで、分離面に絶縁物を形成する工程における絶縁物は、シリコン系化合物を材料に含むことが好ましい。なおシリコン系化合物としては、シリコン酸化膜である二酸化シリコンやシリコン窒化膜である窒化シリコンを用いるのが好適である。これらを絶縁膜に使用することにより、良好な薄膜半導体デバイスを製造できる。また、かかる分離面側の絶縁物を部分的に除去して半導体デバイスの一部分を暴露する工程を更に有することが望ましい。この場合、半導体デバイスにマスクを被せて絶縁物をエッチング除去する工程、又は、レーザー照射により絶縁物を切断する工程を含むことが好ましい。
また、暴露された半導体デバイスの一部分に導電性の材料を形成するときに用いる導電性の材料は、光学的に透明であるものが望ましい。なお光学的に透明である材料とは、好適には、インジウムとチタンと酸素の化合物、錫と酸素の化合物、亜鉛と酸素の化合物のいずれかを含む材料である。
また、暴露された半導体デバイスの一部分に導電性の材料を形成するときに用いる導電性の材料は、金属であることが好ましい。この場合、金属には、アルミニウム、タングステン、金、銀、銅、白金、チタンのいずれかを含む材料を適用し得る。同様に、遮光層には、金属を含む材料を用いることが望ましい。ここで、遮光層に用いられる金属には、アルミニウム、タングステン、金、銀、銅、白金、チタン、タングステンとシリコンの化合物、チタンとシリコンの化合物のいずれかを含む材料を用いることが望ましい。
なお本発明の場合、薄膜半導体デバイスの製造を剥離前のプロセスと、剥離後のプロセスとを組み合わせて実現するため、温度条件の異なる製造プロセスを組み合わせることができる。例えば、第１の基体を剥離する前のプロセスでは、高温プロセスを用いてＴＦＴを製造できる。これにより、例えば熱拡散炉を用いることができ、高温プロセスによる結晶性の良好なゲート酸化膜を成膜できる。また、各デバイス層の不純物拡散を温度の制約なしで、製造することができる。
一方、第１の基体を剥離した後は、転写した第２の基体や接着材料の耐温性にもよるが、低温プロセスを用いてＴＦＴを製造することができる。例えば、転写基板にガラスを用いれば、ガラスが溶融する温度より低い温度の範囲で、ＴＦＴを製造できる。大型ＬＣＤパネルに用いられる低温プロセスと同等の製造工程を実施できる。
なお前述のように、本発明では透明電極（ＩＴＯ電極）を、アルミニウムや銀、白金、金、パラジウム、マグネシウム、チタン、コバルト、タングステン等の金属に変えることにより、反射型ＬＣＤを製造することができる。かかる場合、転写する基板材料（第２の基体）として熱伝導率が高いものに転写すると、ＬＣＤの冷却を容易にすることができる。例えば、アルミニウムや鉄などの金属に転写すれば良い。
転写基板となる第２の基体に金属を用いる場合には、表面を絶縁膜でコーティングしたり、絶縁膜を接合したり、絶縁性の接着剤を用いて接合すると良い。また第２の基体に沿って冷却管を配置し、冷却溶媒を流すと、冷却効率をより高めることができる。例えば、ステンレス製の金属板の裏側に冷却水を通す管を配置すれば、高輝度プロジェクタで使われるような強い光が照射されても、デバイスを常に冷却でき、熱による誤作動を防ぐことができる。
（ｄ）薄膜半導体デバイス
図２〜図４に、前述の薄膜半導体デバイスの製造方法で製造可能な薄膜半導体デバイスの基本構造を示す。まず、図２に示すように、膜厚が数百Å〜略１μｍと非常に薄い薄膜半導体層１１の上面に、例えば絶縁体膜１２と金属ゲート１３を順に積層した構造のＭＩＳ型トランジスタを有する薄膜半導体デバイスを実現できる。多孔質半導体を下地として形成するため、膜厚が数百Å〜略１μｍと非常に薄く、結晶性の良い薄膜半導体層を用いてＴＦＴを形成することができる。しかも、この薄膜半導体デバイスの場合には、半導体デバイス間の薄膜半導体層を物理的に除去するため、各半導体デバイスを電気的に絶縁したアイランド構造を実現できる。これにより一層の集積化を実現できる。
また、図３に示すように、膜厚が数百Å〜略１μｍと非常に薄い薄膜半導体層１１の両面に、絶縁体膜１２と金属ゲート１３を順に積層したダブルゲート構造のＭＩＳ型トランジスタを有する薄膜半導体デバイスを実現できる。なお、ダブルゲート構造であるので、駆動力の大きい回路を実現できる。この場合にも、半導体デバイス間の薄膜半導体層を物理的に除去するため、各半導体デバイスを電気的に絶縁したアイランド構造を実現できる。
また、図４に示すように、膜厚が数百Å〜略１μｍと非常に薄い薄膜半導体層１１の両面に、絶縁体膜１２と対向電極１４を順に積層した両面キャパシタを有する薄膜半導体デバイスを実現できる。この両面キャパシタにより容量の大きなＴＦＴを実現できる。この場合にも、半導体デバイス間の薄膜半導体層を除去して各半導体デバイスを電気的に絶縁したアイランド構造とすることもできる。
なお、前述の半導体デバイス（例えばＭＩＳ型トランジスタ）やダブルゲート構造のＭＩＳ型トランジスタを有する薄膜半導体デバイスには、薄膜半導体層１１の両側にキャパシタ、つまり両面キャパシタを更に有することが好ましい。また、前述の半導体デバイス（例えばＭＩＳ型トランジスタ）やダブルゲート構造のＭＩＳ型トランジスタを有する薄膜半導体デバイスは、透明電極を更に有することが好ましい。
また、前述の半導体デバイス（例えばＭＩＳ型トランジスタ）やダブルゲート構造のＭＩＳ型トランジスタを有する薄膜半導体デバイスは、各タイプのＭＩＳ型トランジスタへの光の入射を妨げる遮光層を更に有することが望ましい。遮光層を設けることで、入射光によりトランジスタが誤動作するのを防ぐことができる。
なお、膜厚が数百Å〜略１μｍの薄膜半導体層に形成したＭＩＳトランジスタと、薄膜半導体の両側に形成したキャパシタと、対向電極を形成する透明電極と、透明電極対間に配置された液晶層とを組み合わせることにより、液晶ディスプレイを形成できる。また同様に、膜厚が数百Å〜略１μｍの薄膜半導体層に形成したダブルゲート構造のＭＩＳトランジスタと、薄膜半導体の両側に形成したキャパシタと、対向電極を形成する透明電極と、透明電極対間に配置された液晶層とを組み合わせることでも、液晶ディスプレイを形成できる。
このように、膜厚が非常に薄い半導体層を使用して生成した非常に結晶性が高いＴＦＴを用いることができるため、ＴＦＴを小型化でき、開口率の高い液晶ディスプレイを実現できる。また、この液晶ディスプレイでは、トランジスタへの光の入射を妨げる遮光層を更に設けることにより、トランジスタの誤動作のない液晶ディスプレイを実現できる。
本発明の一態様によれば、多孔質層の上面に形成した薄膜半導体層を用いて半導体デバイスの形成プロセスを実行し、形成した半導体デバイスを第２の基体を接着又は接合してから第１の基体から剥離する手法を採用するため、第１の基体を繰り返し利用でき、薄膜半導体デバイスの製造コストを低下することができる。また、多孔質層を下地として生成するため結晶性の良い薄膜半導体層を形成でき、特性に優れた半導体デバイスを実現できる。
また、本発明の一態様によれば、第２の基体側に半導体デバイスを転写した後、分離面となった薄膜半導体層を部分的に除去して半導体デバイス間を電気的に絶縁する。このため、確実に素子間を分離することができる。また本発明の一態様によれば、第２の基体側に半導体デバイスを転写した後、分離面となった薄膜半導体層に半導体デバイスをさらに形成することができる。このため、比較的容易にダブルゲート構造のトランジスタや両面キャパシタを製造することができる。
以下、薄膜単結晶シリコンＴＦＴの製造方法について、本発明の実施形態を説明する。なお、本明細書で特に図示又は記載されない特質は、当該技術分野において知られているものから選択されても良い。
（１）第１の実施形態
本実施形態では、シングルゲートトランジスタと、片面キャパシタと、片面遮光板とを有する液晶ディスプレイの製造方法について説明する。ここでは、図５−１〜図５−６を参照し、一連の製造工程ａ１〜ａ３６を説明する。
(a1)シリコン基板
まず、シリコン（Ｓｉ）基板２１を用意する。このシリコン基板２１としては、例えば、Ｐ型、ボロン（Ｂ）ドープ、ＣＺ法、劈開面（100）、８インチの単結晶シリコン基板を用いる。言うまでもなく、シリコン基板を規定する各要素は、前述した用件に限られるものではない。
(a2)陽極化成
次に、シリコン基板２１を陽極化成し、表面を多孔質化させる。陽極化成は、電界溶液としてＨＦ：Ｃ２Ｈ５ＯＨ＝１：１を用いる。電流密度を途中で変化させることにより、２層構造の多孔質シリコン２２を作成した。
(a3)シリコンエピタキシャル成長
多孔質シリコン２２を下地として、シリコンをエピタキシャル成長させる。この例の場合、膜厚１００ｎｍのエピタキシャルＳｉ層２３を成膜した。
(a4)熱酸化
次に、シリコン基板を熱酸化し、エピタキシャルＳｉ層２３の表面に酸化膜２４を形成する。
(a5)イオン注入（チャネル）
次に、エピタキシャルＳｉ層２３にボロンをイオン注入する。このイオン注入はチャネル層のドーピングに相当する。本実施形態では、チャネル層をＰ型にするため、ボロンを注入した。もし、チャネル層をＮ型にするときは、例えばリンをドープするとよい。
(a6)レジストパターニング
この後、レジスト２５を用いて、パターンを作成する。キャパシタの電極部分を作成するためである。
(a7)イオン注入（キャパシタ電極）
次に、高濃度のヒ素を注入し、キャパシタの電極部分を高濃度のＮ型（Ｎ＋＋）にする。なお、イオン注入後に、レジスト２５を除去する。
(a8)ポリシリコンＣＶＤ
次に、ポリシリコン層２６をＣＶＤ（Chemical Vapor Deposition） 法により成膜する。このポリシリコン層２６は、ゲート電極材となる。
(a9)ドライエッチング（フロントゲート形成）
次に、ポリシリコン層２６をドライエッチングして、ゲート電極を形成する。この電極はフロントゲートの役目をする。
(a10)イオン注入（ＬＤＤ）
次に、全面にＬＤＤ（Lightly
Doped Drain） 用のイオン注入を行う。本実施例ではリンを注入し、ＬＤＤ層をＮ型（Ｎ＋）にする。
(a11)二酸化シリコンＣＶＤ
次に、全面にＳｉＯ２ 膜２７をＣＶＤ（Chemical Vapor Deposition）法により成膜する。
(a12)ドライエッチング（サイドウォール形成）
次に、全面をドライエッチングして、サイドウォールを形成する。
(a13)イオン注入（ソース・ドレイン）
次に、イオン注入を行い、ソース・ドレイン領域を作成する。本実施形態では砒素を注入し、ソース・ドレインを高濃度のＮ型（Ｎ＋＋）にする。
(a14)二酸化シリコンＣＶＤ
次に、ＳｉＯ２ 膜２８をＣＶＤ法により成膜する。
(a15)ドライエッチング（コンタクトホール形成）
次に、フロントゲートから電極を取り出すため、コンタクトホールをドライエッチングにより形成する。
(a16)Ａｌスパッタ
次に、電極を形成するため、導電性の電極材料層２９を成膜する。電極材料には、集積回路を形成するのに一般的に用いられる材料を使用する。具体的には、Ａｌ、Ｗ、Ｔｉ、Ｃｕ、Ｃｏ、Ｍｇ、Ｐｔ、Ａｕ等の重金属やＷＳｉ、ＴｉＳｉ、ＣｏＳｉ等のシリコンと金属との合金（シリサイド）である。これ以外の材料でも、導電性であれば使用することができる。本実施形態では、Ａｌをスパッタによって成膜する。
(a17)ドライエッチング（電極形成）
次に、不必要な電極材料をドライエッチングして電極部材を形成する。
(a18)二酸化シリコンＣＶＤ
次に、ＳｉＯ２ 膜３０をＣＶＤ法により成膜する。
(a19)ドライエッチング（コンタクトホール形成）
次に、多層配線を形成するため、コンタクトホールをドライエッチングにより形成する。
(a20)メタルスパッタ（ＢＬＫ部材）
次に、ＴＦＴ部分を遮光するために遮光層３１を成膜する。遮光層の材料には、光を遮光する特徴をもつものであれば使用することができる。具体的には、Ａｌ、Ｗ、Ｔｉ、Ｃｕ、Ｃｏ等の重金属やＷＳｉ、ＴｉＳｉ等のシリコンと金属との合金（シリサイド）等である。これ以外の材料でも、遮光性の材料であれば使用することができる。本実施形態では、Ｔｉをスパッタによって成膜する。
(a21)ドライエッチング（ＢＬＫ形成）
次に、不必要な遮光材料をドライエッチングして、遮光部材を形成する。
(a22)接着剤塗布
次に、表面に接着剤を塗布し、接着層３２を形成する。接着層の材料は、接着性の材料を用いる。具体的には、市販の接着剤や粘着材を用いる。他の接合材料として、接着層には、ＳＯＧ（Spin On Glass）やＰＳＧ（Phospho Silicate Glass）、ＢＰＳＧ（Boron Phosphorous
silicate glass）、ゾルゲル等の材料を用いることができる。これらは、塗布してから支持基板と密着させ、高温にすることにより接合することができる性質の材料である。
これらの接合材料は、表面を研磨して平らにしてから接着すると接着力が高くなる。他の接合材料として、温度を加えると接着する性質の材料を用いることができる。例えば、太陽電池の製造でよく用いられるＥＶＡ（エチレン-酢ビ共重合樹脂）である。他の接着材料として、何度も剥がすことができる粘着性の材料を用いてもよい。本実施形態では、市販のボンドを用いて接着する。
(a23)ガラス基板と接着
次に、ガラス基板３３を半導体デバイスに接着する。ガラス基板３３は、特許請求の範囲における第２の基体の一例である。このとき、ＴＦＴ層とガラス基板との間に気泡が入らないようにするのが望ましい。例えば、真空ラミネーターを用いて、真空中で接着すれば、気泡が入らない。このように真空雰囲気を作り出す装置を用いて、真空雰囲気中で、接合作業を行うとよい。本実施形態では、真空ラミネーターを用いて接着する。
(a24)剥離
半導体デバイスがガラス基板３３に固着されると、多層構造の多孔質シリコン２２の部分で、支持基板（シリコン基板２１）からＴＦＴ部分を剥離する。剥離された半導体基板（シリコン基板２１）は、再利用することができる。ここでの剥離は、多孔質シリコン２２の側面に外力を加えて物理的な欠損を作ってから機械的に剥ぎ取る方法や超高圧水流によって切断する方法など既知の方法を使用する。
(a25)多孔質シリコン除去
次に、剥離面に残存する多孔質シリコン２２を除去する。多孔質シリコンは、薬液によるエッチングや、ガス雰囲気によるドライエッチングによって除去することができる。除去装置にスピンエッチャーを用いると、均一で、凹凸の少ない表面を作成することができる。また、研磨装置やＣＭＰ（Chemical Mechanical Polish）を用いても良い。薬液は、多孔質シリコンをエッチングできる性質の材料を用いるとよい。例えば、フッ酸と硝酸の混合液、フッ酸と硝酸、酢酸の混合液、フッ酸と過酸化水素水の混合液等である。本実施形態では、スピンエッチャーを用い、フッ酸と硝酸の混合液でエッチングを行った。
(a26)ドライエッチング（ＳＯＩアイランド形成）
次に、剥離面に露出したエピタキシャルＳｉ層２３をドライエッチングし、ＳＯＩアイランドを形成する。
(a27)二酸化シリコンＣＶＤ
次に、ＳｉＯ２ 膜３４をＣＶＤ法により成膜する。
(a28)ドライエッチング（コンタクトホール形成）
次に、コンタクトホールを形成するため、ＳｉＯ２
膜３４をドライエッチングする。
(a29)メタルスパッタ（ＢＬＫ部材）
次に、ＴＦＴ部分を遮光するため遮光層３５を成膜する。遮光層の材料は、光を遮光する特徴をもつものであれば良い。具体的には、Ａｌ、Ｗ、Ｔｉ、Ｃｕ、Ｃｏ等の重金属やＷＳｉ、ＴｉＳｉ等のシリコンと金属との合金等である。これ以外の材料でも、遮光性を有する材料であれば使用できる。本実施形態では、タングステン（Ｗ）をスパッタによって成膜した。
(a30)ドライエッチング
次に、不必要な遮光層３５をドライエッチングして、遮光部材を形成する。
(a31)二酸化シリコンＣＶＤ
次に、ＳｉＯ２ 膜３６をＣＶＤ法により成膜する。
(a32)ドライエッチング（コンタクトホール形成）
次に、コンタクトホールを形成するため、ＳｉＯ２
膜３６をドライエッチングする。
(a33)ＩＴＯスパッタ
次に、透明電極層３７を成膜する。透明電極は、一般的にＴＦＴや太陽電池、有機EL素子に用いられる材料を用いることができる。例えば、ＩＴＯ、ＺｎＯ、ＳｎＯ等である。本実施形態では、ＩＴＯをスパッタによって成膜する。
(a34)ウェットエッチング（透明電極形成）
次に、不必要な透明電極材料をエッチングして、透明電極部材を形成する。
(a35)ＴＦＴユニット完成
以上でＴＦＴユニット（部材）が完成する。
(a36)対向基板を貼り付け、液晶封入（ＬＣＤパネル完成）
更に、ＴＦＴに対向電極３９を配線したガラス基板４０を向かい合うように配置し、その隙間に液晶材料３８を注入すれば液晶表示装置が完成する。図６に、本実施形態で製造される液晶表示装置の断面構造を模式的に示す。
（２）第２の実施形態
本実施形態では、ダブルゲートトランジスタと、両面キャパシタと、両面遮光板とを有する液晶ディスプレイの製造方法について説明する。ここでは、図７―１〜図７−４を参照し、一連の製造工程ｂ１〜ｂ２３を説明する。なお、図７−１〜図７−４には、図５−１〜図５−６と対応する部分に同じ符号を付して示す。
(b1)第１の実施形態の（a1）〜(a17)工程までと同じ工程
この工程では、第１の実施形態の(ａ1) 工程〜(ａ17)工程まで同じプロセスが実施される。従って、同じ層構造が得られる。
(b2)二酸化シリコンＣＶＤ
次に、ＳｉＯ２ 膜３０をＣＶＤ法により成膜する。
(b3)ドライエッチング（コンタクトホール形成）
次に、コンタクトホールを形成するため、ＳｉＯ２
膜３０をドライエッチングする。
(b4)メタルスパッタ
次に、ＴＦＴ部分を遮光するために遮光層３１を成膜する。遮光層の材料には、光を遮光する特徴をもつものであれば使用することができる。具体的には、Ａｌ、Ｗ、Ｔｉ、Ｃｕ、Ｃｏ等の重金属やＷＳｉ、ＴｉＳｉ等のシリコンと金属との合金（シリサイド）等である。これ以外の材料でも、遮光性の材料であれば使用することができる。本実施形態では、Ｔｉをスパッタによって成膜する。
(b5)ドライエッチング（ＢＬＫ形成）
次に、不必要な遮光材料をドライエッチングして、遮光部材を形成する。
(b6)接着剤塗布
次に、表面に接着剤を塗布し、接着層３２を形成する。接着層の材料は、接着性の材料を用いる。具体的には、市販の接着剤や粘着材を用いる。他の接合材料として、接着層には、ＳＯＧやＰＳＧ、ＢＰＳＧ、ゾルゲル等の材料を用いることができる。これらは、塗布してから、支持基板と密着させて、高温にすることにより接合することができる性質の材料である。これらの接合材料は、表面を研磨して平らにしてから接着すると接着力が高くなる。他の接合材料として、温度を加えると接着する性質の材料を用いることができる。例えば、太陽電池の製造でよく用いられるＥＶＡである。他の接着材料として、何度も剥がすことができる粘着性の材料を用いてもよい。本実施形態では、ＳＯＧを塗布する。ＳＯＧの塗布後、ベーキングし、表面を平らにするため研磨した。
(b7)ガラス基板と接着
次に、ガラス基板３３を接着層３２に接着する。このとき、ＴＦＴ層とガラス基板との間に気泡が入らないようにするのが望ましい。本実施例では、ガラス基板とＴＦＴが形成されたＳｉ基板をウェット洗浄して、表面に親水性処理を施した。その後、貼り合わせを行った。貼り合わせの後、高温雰囲気でアニールした。
(b8)剥離
半導体デバイスがガラス基板３３に固着されると、多層構造の多孔質シリコン２２の部分で、支持基板（シリコン基板２１）からＴＦＴ部分を剥離する。剥離された半導体基板は、再利用することができる。
(b9)多孔質シリコン除去
次に、剥離面に残存する多孔質シリコン２２を除去する。本実施形態では、スピンエッチャーを用い、フッ酸と硝酸の混合液でエッチングを行った。
(b10)ドライエッチング（ＳＯＩアイランド形成）
次に、剥離面に露出したエピタキシャルＳｉ層２３をドライエッチングし、ＳＯＩアイランドを形成する。
(b11)二酸化シリコンＣＶＤ
次に、ＳｉＯ２ 膜３４をＣＶＤ法により成膜する。このＳｉＯ２
膜３４は、バックゲートのゲート酸化膜の役目を果たす。同時に、両面キャパシタの絶縁材料の役目を果たす。もし、誘電率の高い材料を用いれば、キャパシタの容量を増大することができる。かかる材料としては、例えばＳｉＮ、ＰＺＴ、ＳＢＴ、Ａｌ２０３、ＨｆＯ等がある。また、一般的な半導体素子に用いられる高誘電体材料を使用することもできる。本実施形態では、前述の通り、ＳｉＯ２
膜３４をＣＶＤ法により成膜した。
(b12)ドライエッチング（コンタクトホール形成）
次に、コンタクトホールを形成するため、ＳｉＯ２
膜３４をドライエッチングする。
(b13)メタルスパッタ（ＢＬＫ部材）
次に、バックゲートと両面キャパシタの導電性電極材料となる導電層４１を成膜する。電極材料には、半導体集積回路を作成するのに一般的に用いられる導電性材料を使用することができる。具体的には、Ａｌ、Ｗ、Ｔｉ、Ｃｕ、Ｃｏ、Ｍｇ等の重金属やＷＳｉ、ＴｉＳｉ等のシリコンと金属との合金等である。これ以外の材料でも、導電性であれば使用することができる。本実施形態では、アルミニウム（Ａｌ）をスパッタによって成膜した。
(b14)ドライエッチング
次に、導電層４１のうち不必要な電極材料部分をドライエッチングにより取り除き、電極部材を形成する。
(b15)二酸化シリコンＣＶＤ
次に、ＳｉＯ２ 膜４２をＣＶＤ法により成膜する。
(b16)メタルスパッタ（ＢＬＫ部材）
次に、ＴＦＴ部分を遮光するため遮光層３５を成膜する。遮光層の材料は、光を遮光する特徴をもつものであれば良い。具体的には、Ａｌ、Ｗ、Ｔｉ、Ｃｕ、Ｃｏ等の重金属やＷＳｉ、ＴｉＳｉ等のシリコンと金属との合金等である。これ以外の材料でも、遮光性の材料であれば使用することができる。本実施形態では、タングステンシリサイド（ＷＳｉ）をＣＶＤ法により成膜した。
(b17)ドライエッチング（ＢＬＫ形成）
次に、不必要な遮光層３５をドライエッチングして、遮光部材を形成する。
(b18)二酸化シリコンＣＶＤ
次に、ＳｉＯ２ 膜３６をＣＶＤ法により成膜する。
(b19)ドライエッチング（コンタクトホール形成）
次に、コンタクトホールを形成するため、ＳｉＯ２
膜３６をドライエッチングする。コンタクトホールは、透明電極とドレイン部分を電気的に導通させるように形成する。
(b20)ＩＴＯスパッタ
この後、透明電極３７を形成する。なお、透明電極材料には、第１の実施形態の（a33 ）工程で詳述したように、一般的な透明電極材料を用いることができる。本実施形態では、ＩＴＯを使用する。
(b21)ウェットエッチング（透明電極形成）
次に、不必要な透明電極材料をエッチングして、透明電極部材を形成する。
(b22)ＴＦＴユニット完成
以上でＴＦＴユニット（部材）が完成する。
(b23)対向基板を貼り付け、液晶封入（ＬＣＤパネル完成）
更に、ＴＦＴに対向電極３９を配線したガラス基板４０を向かい合うように配置し、その隙間に液晶材料３８を注入すれば液晶表示装置が完成する。図８に、本実施形態で製造される液晶表示装置の断面構造を模式的に示す。
（３）第３の実施形態
本実施形態では、ダブルゲートトランジスタと、片面キャパシタと、両面遮光板とを有する液晶ディスプレイの製造方法について説明する。ここでは、図９−１〜図９−４を参照し、一連の製造工程ｃ１〜ｃ１５を説明する。なお、図９−１〜図９−４には、図５−１〜図５−６、図７−１〜図７−４と対応する部分に同じ符号を付して示す。
(c1)第１の実施形態の(a1)〜(a27)工程までと同じ工程
この工程では、第１の実施形態の(a1)工程〜(a27) 工程まで同じプロセスが実施される。ここでは、ＳｉＯ２
膜３４をＣＶＤ法により成膜する。ＳｉＯ２ 膜３４は、第２の実施形態の(b13) 工程と同様、バックゲートのゲート酸化膜と両面キャパシタの絶縁材料の役目を果たす。もし、誘電率の高い材料を用いれば、キャパシタの容量を増大することができる。本実施形態では、前述の通り、ＳｉＯ２
膜３４をＣＶＤ法により成膜した。
(c2)ドライエッチング（コンタクトホール形成）
次に、コンタクトホールを形成するため、ＳｉＯ２
膜３４をドライエッチングする。
(c3)ドライエッチング（サイド遮光板用穴形成）
次に、ＴＦＴの外周部分を囲むように、ＳｉＯ２
膜３４をドライエッチングする。そして、ＴＦＴのサイド領域を遮光するようにトレンチ溝４３を形成する。
(c4)メタルスパッタ（ＢＬＫ部材）
次に、バックゲートと両面キャパシタの導電性電極材料となる導電層４１を成膜する。電極材料には、半導体集積回路を作成するのに一般的に用いられる導電性材料を使用することができる。この際、トレンチ溝４３を完全に埋めるような材料と成膜方法を用いるのが好ましい。具体的には、Ａｌ、Ｗ、Ｔｉ、Ｃｕ、Ｃｏ、Ｍｇ、Ｐｔ、Ａｕ等の重金属やＷＳｉ、ＴｉＳｉ等のＳｉと金属との合金等である。勿論、これ以外の材料でも、導電性であれば使用することができる。本実施形態では、ＷＳｉをＣＶＤ法によって成膜した。この導電層４１は、後の工程の透明電極との接合配線に使用する。
(c5)ドライエッチング（ＢＬＫ形成）
次に、不必要な電極材料（遮光材料）をドライエッチングし、電極部材を形成する。この電極部材は、図中上下方向と横方向からの光の入射を遮断する遮光層としても機能する。
(c6)二酸化シリコンＣＶＤ
次に、ＳｉＯ２ 膜４２をＣＶＤ法により成膜する。
(c7)ドライエッチング（コンタクトホール形成）
次に、コンタクトホールを形成するため、ＳｉＯ２
膜４２をドライエッチングする。コンタクトホールは、透明電極（後述する透明電極３７）とドレイン部分を電気的に導通させるように形成する。
(c8)メタルスパッタ（ＢＬＫ部材）
次に、ＴＦＴ部分を遮光するために、遮光層３５を成膜する。この遮光層３５は、後の工程の透明電極との接合配線に使用する。遮光層の材料は、光を遮光する特性を有するものであれば使用可能である。具体的には、Ａｌ、Ｗ、Ｔｉ、Ｃｕ、Ｃｏ等の重金属やＷＳｉ、ＴｉＳｉ等のシリコンと金属との合金等である。これ以外の材料でも、遮光性を有する材料であれば使用できる。本実施形態では、チタンシリサイド（ＴｉＳｉ）をＣＶＤ法によって成膜した。
(c9)ドライエッチング（ＢＬＫ形成）
次に、不必要な遮光層３５をドライエッチングして、遮光部材を形成する。
(c10)二酸化シリコンＣＶＤ
次に、ＳｉＯ２ 膜３６をＣＶＤ法により成膜する。
(c11)ドライエッチング（コンタクトホール形成）
次に、コンタクトホールを形成するため、ＳｉＯ２
膜３６をドライエッチングする。コンタクトホールは、透明電極とドレイン部分を電気的に導通させるように形成する。
(c12)ＩＴＯスパッタ
次に、透明電極層３７を成膜する。透明電極は、第１の実施形態の(a33) 工程と同様、一般的な透明電極材料を用いる。本実施形態では、ＩＴＯをスパッタによって成膜する。
(c13)ウェットエッチング（透明電極形成）
次に、不必要な透明電極材料をエッチングして、透明電極部材を形成する。
(c14)ＴＦＴユニット完成
以上でＴＦＴユニット（部材）が完成する。
(c15)対向基板を貼り付け、液晶封入（ＬＣＤパネル完成）
更に、ＴＦＴに対向電極３９を配線したガラス基板４０を向かい合うように配置し、その隙間に液晶材料３８を注入すれば液晶表示装置が完成する。図１０に、本実施形態で製造される液晶表示装置の断面構造を模式的に示す。
（４）第４の実施形態
本実施形態では、ダブルゲートトランジスタと、両面キャパシタと、完全（４面）遮光板とを有する液晶ディスプレイの他の製造方法について説明する。ここでは、図１１―１〜図１１−６を参照し、一連の製造工程ｄ１〜ｄ２６を説明する。なお、図１１−１〜図１１−６には、前述の他の実施形態の説明に用いた図面と対応する部分に同じ符号を付して示す。
(d1)第１の実施形態の(a1)〜(a19)工程までと同じ工程
この工程では、第１の実施形態の(a1)〜(a19) 工程までと同じプロセスが実施される。従って、同じ層構造が得られる。なお、図は、最上層のＳｉＯ２ 膜３０をドライエッチングしてコンタクトホールを形成した状態を表している。
(d2)Ａｌスパッタ
次に、多層配線を形成するため、導電性の電極材料を堆積し、導電層４４を形成する。電極材料は、半導体集積回路を作成するのに一般的に用いられる材料を使用する。具体的には、Ａｌ、Ｗ、Ｔｉ、Ｃｕ、Ｃｏ、Ｍｇ、Ｐｔ、Ａｕ等の重金属やＷＳｉ、ＴｉＳｉ、ＣｏＳｉ等のシリコンと金属との合金（シリサイド）等である。これ以外の材料でも、導電性があれば使用できる。本実施形態では、Ａｌをスパッタによって成膜した。
(d3)ドライエッチング（電極形成）
次に、不必要な多層配線材料をドライエッチングして、電極部材を形成する。
(d4)二酸化シリコンＣＶＤ
次に、ＳｉＯ２ 膜４５をＣＶＤ法により成膜する。
(d5)メタルスパッタ（ＢＬＫ材料）
次に、ＴＦＴ部分を遮光するために遮光層３１を成膜する。遮光層の材料には、光を遮光する特徴をもつものであれば使用することができる。具体的には、Ａｌ、Ｗ、Ｔｉ、Ｃｕ、Ｃｏ等の重金属やＷＳｉ、ＴｉＳｉ等のシリコンと金属との合金（シリサイド）等である。これ以外の材料でも、遮光性の材料であれば使用することができる。本実施形態では、Ｔｉをスパッタによって成膜する。
(d6)ドライエッチング（ＢＬＫ形成）
次に、不必要な遮光材料をドライエッチングして、遮光部材を形成する。
(d7)接着剤塗布
次に、表面に接着剤を塗布し、接着層３２を形成する。第１の実施形態の(a22) 工程と同様に、接着層の材料には接着性の材料を用いる。本実施形態では、ゾルゲルを用いる。
(d8)ガラス基板と接着
次に、ガラス基板３３を半導体デバイスに接着する。本実施形態の場合、接着後に熱アニールする。
(d9)剥離
半導体デバイスがガラス基板３３に固着されると、多層構造の多孔質シリコン２２の部分で、支持基板（シリコン基板２１）からＴＦＴ部分を剥離する。剥離された半導体基板（シリコン基板２１）は、再利用する
(d10)多孔質シリコン除去
次に、剥離面に残存する多孔質シリコン２２を除去する。多孔質シリコンの除去には、スピンエッチャーを用いて、フッ酸と硝酸の混合液でエッチングを行った。
(d11)ドライエッチング（ＳＯＩアイランド形成）
次に、剥離面に露出したエピタキシャルＳｉ層２３をドライエッチングし、ＳＯＩアイランドを形成する。
(d12)二酸化シリコンＣＶＤ
次に、ＳｉＯ２ 膜３４をＣＶＤ法により成膜する。このＳｉＯ２
膜３４は、第２の実施形態の(b13) 工程と同様、バックゲートのゲート酸化膜と両面キャパシタの絶縁材料の役目を果たす。もし、誘電率の高い材料を用いれば、キャパシタの容量を増大することができる。本実施形態では前述のように、ＳｉＯ２
膜３４をＣＶＤ法により成膜した。
(d13)ドライエッチング（コンタクトホール形成）
次に、コンタクトホールを形成するため、ＳｉＯ２
膜３４をドライエッチングする。
(d14)ドライエッチング（サイド遮光板用穴形成）
次に、第３の実施形態と同様、ＴＦＴの外周部分を囲むように、ＳｉＯ２
膜３４をドライエッチングする。そして、ＴＦＴのサイド領域を遮光するようにトレンチ溝４３を形成する。
(d15)メタルスパッタ（ＢＬＫ部材）
次に、バックゲートと両面キャパシタの導電性電極材料となる導電層４１を成膜する。電極材料には、半導体集積回路を作成するのに一般的に用いられる導電性材料を使用することができる。この際、トレンチ溝４３を完全に埋めるような材料と成膜方法を用いるのが好ましい。具体的には、Ａｌ、Ｗ、Ｔｉ、Ｃｕ、Ｃｏ、Ｍｇ、Ｐｔ、Ａｕ等の重金属やＷＳｉ、ＴｉＳｉ等のＳｉと金属との合金等である。勿論、これ以外の材料でも、導電性であれば使用することができる。本実施形態では、ＷＳｉをＣＶＤ法によって成膜した。この導電層４１は、後の工程の透明電極との接合配線に使用する。
(d16)ドライエッチング（ＢＬＫ形成）
次に、不必要な電極材料をドライエッチングし、電極部材を形成する。この電極部材は、図中上下方向と横方向からの光の入射を遮断する遮光層としても機能する。
(d17)二酸化シリコンＣＶＤ
次に、ＳｉＯ２ 膜４２をＣＶＤ法により成膜する。
(d18)ドライエッチング（コンタクトホール形成）
次に、コンタクトホールを形成するため、ＳｉＯ２
膜４２をドライエッチングする。
(d19)メタルスパッタ（ＢＬＫ部材）
次に、ＴＦＴ部分を遮光するために、遮光層３５を成膜する。この遮光層３５は、後の工程の透明電極との接合配線に使用する。遮光層の材料は、光を遮光する特徴をもつものであれば使用することができる。具体的には、Ａｌ、Ｗ、Ｔｉ、Ｃｕ、Ｃｏ等の重金属やＷＳｉ、ＴｉＳｉ等のシリコンと金属との合金等である。これ以外の材料でも、遮光性の材料であれば使用することができる。本実施形態では、チタンシリサイド（ＴｉＳｉ）をＣＶＤ法によって成膜した。
(d20)ドライエッチング（ＢＬＫ形成）
次に、不必要な遮光層３５をドライエッチングして、遮光部材を形成する。
(d21)二酸化シリコンＣＶＤ
次に、ＳｉＯ２ 膜３６をＣＶＤ法により成膜する。
(d22)ドライエッチング（コンタクトホール形成）
次に、コンタクトホールを形成するため、ＳｉＯ２
膜３６をドライエッチングする。コンタクトホールは、透明電極とドレイン部分を電気的に導通させるように形成する。
(d23)ＩＴＯスパッタ
次に、透明電極層３７を成膜する。電極材料には、第１の実施形態の(a33)工程と同様、一般的な透明電極材料を用いる。本実施形態では、ＩＴＯをスパッタによって成膜する。
(d24)ウェットエッチング（透明電極形成）
次に、不必要な透明電極材料をエッチングして、透明電極部材を形成する。
(d25)ＴＦＴユニット完成
以上でＴＦＴユニット（部材）が完成する。
(d26)対向基板を貼り付け、液晶封入（ＬＣＤパネル完成）
更に、ＴＦＴに対向電極３９を配線したガラス基板４０を向かい合うように配置し、その隙間に液晶材料３８を注入すれば液晶表示装置が完成する。図１２に、本実施形態で製造される液晶表示装置の断面構造を模式的に示す。
（５）第５の実施形態
本実施形態では、ダブルゲートトランジスタと、両面キャパシタと、完全（４面）遮光板（サイドウォールなし）とを有する液晶ディスプレイの他の製造方法について説明する。ここでは、図１３−１〜図１３−３を参照し、一連の製造工程ｅ１〜ｅ５を説明する。なお、図１３には、前述の他の実施形態の説明に用いた図面と対応する部分に同じ符号を付して示す。
(e1)第１の実施形態の(a1) 〜(a10)工程までと同じ工程
第１の実施形態の(a1)〜(a10)
工程までと同じプロセスが実施される。この段階では、ドライエッチングにより電極部材に加工されたポリシリコン層２６の上面にＳｉＯ２ 膜２７が堆積された層構造が得られている。
(e2)レジスタパターン形成
次に、レジストパターンに従ってドライエッチングする。レジスタパターンは、ＬＤＤ構造が形成されるように行う。
(e3)第１の実施形態の(a13)〜(a18)工程までと同じ工程
次に、第１の実施形態の(a13)〜(a18)工程までと同じプロセスを実施する。すなわち、イオン注入によるソース・ドレイン領域の形成、コンタクトホールの形成、電極形成等の工程が実施される。
(e4)第４の実施形態の(d1)〜(d25)工程までと同じ工程
次に、第４の実施形態の(d1)〜(d25)工程までと同じプロセスを実施する。すなわち、多層配線電極を形成する工程、遮光層を形成する工程、ガラス基板との接着及びシリコン基板２１からの剥離その他の工程が順に実施され、ＴＦＴユニットが完成される。
(e5)対向基板を貼り付け、液晶封入（ＬＣＤパネル完成）
更に、ＴＦＴに対向電極３９を配線したガラス基板４０を向かい合うように配置し、その隙間に液晶材料３８を注入すれば液晶表示装置が完成する。この構造は、図１２と同様の断面構造となる。
（６）第６の実施形態
本実施形態では、ダブルゲートトランジスタと、両面キャパシタと、完全（４面）遮光板とを有する液晶ディスプレイの製造方法について説明する。なお、この実施形態は、ポリシリコンゲートを配線として使用するものである。ここでは、図１４を参照し、一連の工程ｆ１〜ｆ４を説明する。なお、図１４には、前述の他の実施形態の説明に用いた図面と対応する部分に同じ符号を付して示す。
(f1)第１の実施形態の(a1) 〜(a18)工程までと同じ工程
第１の実施形態の(a1) 〜(a18)工程までと同じプロセスが実施される。なおここでは、ゲート電極上部へのコンタクトホール形成は行われない。形成するのはソース部分へのコンタクトホールのみである。
(f2)第１の実施形態の(a20)〜(a27)工程までと同じ工程
次に、第１の実施形態の(a19)工程をスキップして、(a20）〜(a27)工程までと同じプロセスが実施される。すなわち、遮光層３１を積層する工程、ガラス基板との接着及びシリコン基板２１からの剥離、ＳＯＩアイランドの形成その他の工程が順に実施される。
(f3)第４の実施形態の(d13)〜(d25)工程までと同じ工程
次に、第４の実施形態の(d13)〜(d25)工程までと同じプロセスが実施される。すなわち、ＴＦＴユニットの完成までの処理が実施される。
(f4)対向基板を貼り付け、液晶封入（ＬＣＤパネル完成）
更に、ＴＦＴに対向電極３９を配線したガラス基板４０を向かい合うように配置し、その隙間に液晶材料３８を注入すれば液晶表示装置が完成する。この構造は、図１５と同様の断面構造となる。
（７）第７の実施形態
本実施形態では、前述した第４の実施形態の変形例を説明する。ここでは、図１６にＴＦＴユニットの層構造例と完成した液晶表示装置の層構造例を示す。また、図１７に概念的な断面構造を示す。なお、図１６の場合も、前述した他の実施形態の説明に用いた図面と対応する部分に同じ符号を付して示す。
図１６に示す層構造と第４の実施形態との相違点の一つは、ソース電極が多層電極４４になっており、ゲート電極は１層になっている点である。もう一つの相違点は、両面キャパシタの電極部材（金属材料）４６を形成し、遮光層３５との間に絶縁層４７を設けた点である。
（８）第８の実施形態
本実施形態では、前述した第１の実施形態と第２の実施形態とを組み合わせた変形例を説明する。すなわち、本実施形態では、シングルゲートトランジスタ（ＬＤＤなし）と、両面キャパシタと、片面遮光板を有する液晶ディスプレイの構造例を示す。ここでは、図１８に製造した液晶表示装置の概念的な断面構造を示す。なお、図１８の場合も、前述した他の実施形態の説明に用いた図面と対応する部分に同じ符号を付して示す。
本発明に係る製造方法は、例えば以下の用途にも適用し得る。まず、前述のように液晶表示装置用のＴＦＴトランジスタに限らず、固体撮像素子（ＣＣＤ）やＣＭＯＳセンサー、半導体集積回路、太陽電池にも応用できる。特に、透明電極の部分を薄膜半導体にすれば、ＣＣＤやＣＭＯＳセンサーとして使用できる。また、第２の基体としての材質を選択することにより、曲面を持つＴＦＴデバイス、ＣＣＤデバイス、ＣＭＯＳセンサーに応用できる。
本発明の基本プロセスの一つを示す図である。 本発明の基本層構造（シングルゲート構造）の一つを示す図である。 本発明の基本層構造（ダブルゲート構造）の一つを示す図である。 本発明の基本層構造（両面キャパシタ構造）の一つを示す図である。 第１の実施形態の製造プロセスを示す図である。 第１の実施形態の製造プロセスを示す図である。 第１の実施形態の製造プロセスを示す図である。 第１の実施形態の製造プロセスを示す図である。 第１の実施形態の製造プロセスを示す図である。 第１の実施形態の製造プロセスを示す図である。 第１の実施形態で製造した液晶表示装置の概略断面構造を示す図である。 第２の実施形態の製造プロセスを示す図である。 第２の実施形態の製造プロセスを示す図である。 第２の実施形態の製造プロセスを示す図である。 第２の実施形態の製造プロセスを示す図である。 第２の実施形態で製造した液晶表示装置の概略断面構造を示す図である。 第３の実施形態の製造プロセスを示す図である。 第３の実施形態の製造プロセスを示す図である。 第３の実施形態の製造プロセスを示す図である。 第３の実施形態の製造プロセスを示す図である。 第３の実施形態で製造した液晶表示装置の概略断面構造を示す図である。 第４の実施形態の製造プロセスを示す図である。 第４の実施形態の製造プロセスを示す図である。 第４の実施形態の製造プロセスを示す図である。 第４の実施形態の製造プロセスを示す図である。 第４の実施形態の製造プロセスを示す図である。 第４の実施形態の製造プロセスを示す図である。 第４の実施形態で製造した液晶表示装置の概略断面構造を示す図である。 第５の実施形態の製造プロセスを示す図である。 第５の実施形態の製造プロセスを示す図である。 第５の実施形態の製造プロセスを示す図である。 第６の実施形態の製造プロセスを示す図である。 第６の実施形態で製造した液晶表示装置の概略断面構造を示す図である。 第７の実施形態の製造プロセスを示す図である。 第７の実施形態で製造した液晶表示装置の概略断面構造を示す図である。 第８の実施形態で製造した液晶表示装置の概略断面構造を示す図である。
符号の説明
１，６ ；基体
２ ；多孔質層
３、１１ ；薄膜半導体層
２１ ；シリコン基板
２２ ；多孔質シリコン
２３ ；エピタキシャルＳｉ層
２６ ；ポリシリコン層
２９ ；電極材料層
３１，３５；遮光層
３２ ；接着層
３３，４０；ガラス基板
３７ ；透明電極層
３８ ；液晶材料
３９ ；対向電極
４１，４４；導電層
４６ ；電極部材

Claims (8)

  1. 第１の基体上に多孔質層を形成する工程と、当該多孔質層から薄膜半導体層を直接成長させる工程と、前記薄膜半導体層を導電領域とする半導体デバイスを形成するとともに、前記半導体デバイスのための配線層を当該薄膜半導体層の上層に形成する工程とが順次実行され、その後、これら成膜層の表面に第２の基体を接着又は接合する剥離前のプロセスと、
    前記多孔質層の部分で前記第１の基体を剥離し、前記薄膜半導体層を第２の基体側の剥離面から露出させる工程と、当該露出工程の直後に前記薄膜半導体層のうち該当部分だけを剥離面側から部分的に除去することにより、前記薄膜半導体層を使用する半導体デバイスと他の半導体デバイスとの間を電気的に絶縁する工程とが順次実行される剥離後のプロセスと
    を含む薄膜半導体デバイスの製造方法。
  2. 請求項１に記載の薄膜半導体デバイスの製造方法において、
    前記剥離前のプロセスは、
    前記配線層の上部に遮光層を形成する工程を有する薄膜半導体デバイスの製造方法。
  3. 請求項１に記載の薄膜半導体デバイスの製造方法において、
    前記剥離後のプロセスは、
    前記薄膜半導体層の部分的な除去工程に続き、剥離面の表面に絶縁層を形成する工程と、
    絶縁層の上層に遮光層を形成する工程とを有する薄膜半導体デバイスの製造方法。
  4. 請求項１に記載の薄膜半導体デバイスの製造方法において、
    前記半導体デバイスは、
    前記多孔質層から直接成長された薄膜半導体層を一方の電極とし、他方の電極を当該薄膜半導体層の両面側にそれぞれ形成する両面キャパシタを含む薄膜半導体デバイスの製造方法。
  5. 請求項１に記載の薄膜半導体デバイスの製造方法において、
    前記半導体デバイスは、
    前記多孔質層から直接成長された薄膜半導体層をチャネルとし、ゲート電極を当該薄膜半導体層の両面側にそれぞれ形成するダブルゲート構造のトランジスタを含む薄膜半導体デバイスの製造方法。
  6. 請求項１に記載の薄膜半導体デバイスの製造方法において、
    前記第２の基体の接着又は接合には、接着性の材料を添加した接着層を使用する薄膜半導体デバイスの製造方法。
  7. 請求項１に記載の薄膜半導体デバイスの製造方法において、
    前記第２の基体の接着又は接合は、前記成膜層の表面と前記第２の基体の表面とを接した状態での加熱処理により行う薄膜半導体デバイスの製造方法。
  8. 請求項１に記載の薄膜半導体デバイスの製造方法において、
    前記薄膜半導体層のうち該当部分だけを剥離面側から部分的に除去する工程は、エッチング処理又はレーザー照射による切断処理により実行する薄膜半導体デバイスの製造方法。
JP2003323871A 2003-09-17 2003-09-17 薄膜半導体デバイスの製造方法 Expired - Fee Related JP4554180B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003323871A JP4554180B2 (ja) 2003-09-17 2003-09-17 薄膜半導体デバイスの製造方法
US10/939,437 US7626200B2 (en) 2003-09-17 2004-09-14 Process for fabricating a thin film semiconductor device, thin film semiconductor device, and liquid crystal display
CNB2004100903283A CN100394563C (zh) 2003-09-17 2004-09-17 制作薄膜半导体器件的工艺以及液晶显示器
CN200710089611A CN100578808C (zh) 2003-09-17 2004-09-17 薄膜半导体器件、其制造工艺以及液晶显示器
US11/507,510 US7696020B2 (en) 2003-09-17 2006-08-22 Process for fabricating a thin film semiconductor device, thin film semiconductor device, and liquid crystal display
US12/385,340 US7804094B2 (en) 2003-09-17 2009-04-06 Process for fabricating a thin film semiconductor device, thin film semiconductor device, and liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003323871A JP4554180B2 (ja) 2003-09-17 2003-09-17 薄膜半導体デバイスの製造方法

Publications (3)

Publication Number Publication Date
JP2005093625A JP2005093625A (ja) 2005-04-07
JP2005093625A5 JP2005093625A5 (ja) 2005-09-29
JP4554180B2 true JP4554180B2 (ja) 2010-09-29

Family

ID=34270043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003323871A Expired - Fee Related JP4554180B2 (ja) 2003-09-17 2003-09-17 薄膜半導体デバイスの製造方法

Country Status (3)

Country Link
US (3) US7626200B2 (ja)
JP (1) JP4554180B2 (ja)
CN (2) CN100578808C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11652000B2 (en) 2020-08-19 2023-05-16 Kioxia Corporation Semiconductor device, method of manufacturing semiconductor device, and method of recycling substrate
US12148666B2 (en) 2020-08-19 2024-11-19 Kioxia Corporation Semiconductor device, method of manufacturing semiconductor device, and method of recycling substrate

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7105448B2 (en) * 2003-02-28 2006-09-12 Semiconductor Energy Laboratory Co., Ltd. Method for peeling off semiconductor element and method for manufacturing semiconductor device
JP2004311955A (ja) * 2003-03-25 2004-11-04 Sony Corp 超薄型電気光学表示装置の製造方法
JP4554180B2 (ja) * 2003-09-17 2010-09-29 ソニー株式会社 薄膜半導体デバイスの製造方法
JP4165655B2 (ja) * 2005-02-25 2008-10-15 本田技研工業株式会社 電解装置、電気化学反応型膜装置及び多孔質導電体
TWI285059B (en) * 2005-04-15 2007-08-01 Au Optronics Corp Fabrication method for organic electroluminescent element comprising an LTPS-TFT
US7352029B2 (en) * 2005-04-27 2008-04-01 International Business Machines Corporation Electronically scannable multiplexing device
US7385234B2 (en) * 2005-04-27 2008-06-10 International Business Machines Corporation Memory and logic devices using electronically scannable multiplexing devices
US7432149B2 (en) * 2005-06-23 2008-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS on SOI substrates with hybrid crystal orientations
US7611937B2 (en) * 2005-06-24 2009-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. High performance transistors with hybrid crystal orientations
US7709313B2 (en) * 2005-07-19 2010-05-04 International Business Machines Corporation High performance capacitors in planar back gates CMOS
FR2893750B1 (fr) * 2005-11-22 2008-03-14 Commissariat Energie Atomique Procede de fabrication d'un dispositif electronique flexible du type ecran comportant une pluralite de composants en couches minces.
KR101157983B1 (ko) * 2005-12-26 2012-06-25 엘지디스플레이 주식회사 박막 패턴의 제조방법 및 이를 이용한 평판표시소자의제조방법
US8389976B2 (en) * 2006-12-29 2013-03-05 Intel Corporation Methods of forming carbon nanotube transistors for high speed circuit operation and structures formed thereby
JP5322408B2 (ja) 2007-07-17 2013-10-23 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP2009200315A (ja) * 2008-02-22 2009-09-03 Hitachi Ltd 半導体装置の製造方法
JP5496540B2 (ja) * 2008-04-24 2014-05-21 株式会社半導体エネルギー研究所 半導体基板の作製方法
US7947523B2 (en) * 2008-04-25 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing photoelectric conversion device
US8563397B2 (en) 2008-07-09 2013-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2010045287A (ja) * 2008-08-18 2010-02-25 Sony Corp 素子の移載方法
JP2010114106A (ja) * 2008-11-04 2010-05-20 Canon Inc 機能性領域の移設方法、ｌｅｄアレイ、ｌｅｄプリンタヘッド、及びｌｅｄプリンタ
JP5276412B2 (ja) * 2008-11-04 2013-08-28 キヤノン株式会社 機能性領域の移設方法、ｌｅｄアレイ、ｌｅｄプリンタヘッド、及びｌｅｄプリンタ
JP5583951B2 (ja) * 2008-11-11 2014-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5487625B2 (ja) * 2009-01-22 2014-05-07 ソニー株式会社 半導体装置
JP5521339B2 (ja) * 2009-02-05 2014-06-11 信越半導体株式会社 多層膜付き半導体ウェーハの製造方法及び半導体デバイスの製造方法
JP5494115B2 (ja) * 2010-03-29 2014-05-14 ソニー株式会社 表示装置及び電子機器
FR2970811B1 (fr) * 2011-01-24 2013-01-25 Commissariat Energie Atomique Dispositif a effet de champ muni d'une contre-électrode amincie et procédé de réalisation
WO2013009833A1 (en) * 2011-07-11 2013-01-17 King Abdullah University Of Science And Technology Integrated circuit manufacturing for low-profile and flexible devices
JP2015128003A (ja) * 2013-12-27 2015-07-09 ソニー株式会社 表示装置および電子機器
CN105981131B (zh) 2014-02-10 2019-12-03 伦斯勒理工学院 半导体的选择性电化学蚀刻
CN105097941B (zh) * 2015-05-28 2019-02-26 京东方科技集团股份有限公司 一种薄膜晶体管及其制造方法、阵列基板、显示装置
US9768109B2 (en) * 2015-09-22 2017-09-19 Qualcomm Incorporated Integrated circuits (ICS) on a glass substrate
JP6870926B2 (ja) * 2016-06-22 2021-05-12 株式会社半導体エネルギー研究所 表示装置、表示モジュール、および電子機器
US10847421B2 (en) 2016-06-24 2020-11-24 Svagos Technik, Inc. Semiconductor layer separation from single crystal silicon substrate by infrared irradiation of porous silicon separation layer
CN106935658B (zh) 2017-05-05 2021-03-26 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2737780B2 (ja) * 1987-08-24 1998-04-08 ソニー株式会社 Ｍｏｓトランジスタ
JP2666293B2 (ja) * 1987-08-31 1997-10-22 ソニー株式会社 Ｍｏｓトランジスタの製造方法
JPS6453459U (ja) 1987-09-30 1989-04-03
JP3176072B2 (ja) * 1991-01-16 2001-06-11 キヤノン株式会社 半導体基板の形成方法
TW211621B (ja) * 1991-07-31 1993-08-21 Canon Kk
JP3092761B2 (ja) * 1991-12-02 2000-09-25 キヤノン株式会社 画像表示装置及びその製造方法
US6107213A (en) * 1996-02-01 2000-08-22 Sony Corporation Method for making thin film semiconductor
JP3893645B2 (ja) * 1996-03-18 2007-03-14 ソニー株式会社 薄膜半導体装置およびｉｃカードの製造方法
JP3948035B2 (ja) * 1996-10-18 2007-07-25 ソニー株式会社 張り合わせｓｏｉ基板の作成方法
EP0840381A3 (en) * 1996-10-31 1999-08-04 Sony Corporation Thin-film semiconductor device and its manufacturing method and apparatus and thin-film semiconductor solar cell module and its manufacturing method
US6127199A (en) * 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
JP3647176B2 (ja) * 1996-12-27 2005-05-11 キヤノン株式会社 半導体基材及び太陽電池の製造方法及びその製造装置
JP3647191B2 (ja) * 1997-03-27 2005-05-11 キヤノン株式会社 半導体装置の製造方法
JP3492142B2 (ja) * 1997-03-27 2004-02-03 キヤノン株式会社 半導体基材の製造方法
EP0926709A3 (en) * 1997-12-26 2000-08-30 Canon Kabushiki Kaisha Method of manufacturing an SOI structure
JPH11214720A (ja) * 1998-01-28 1999-08-06 Canon Inc 薄膜結晶太陽電池の製造方法
US6331208B1 (en) * 1998-05-15 2001-12-18 Canon Kabushiki Kaisha Process for producing solar cell, process for producing thin-film semiconductor, process for separating thin-film semiconductor, and process for forming semiconductor
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4008133B2 (ja) * 1998-12-25 2007-11-14 株式会社半導体エネルギー研究所 半導体装置
TW491952B (en) * 1999-09-27 2002-06-21 Seiko Epson Corp Optoelectic apparatus and electronic apparatus
JP2001237403A (ja) * 2000-02-21 2001-08-31 Rohm Co Ltd 半導体装置の製法および超薄型半導体装置
JP2002229473A (ja) * 2001-01-31 2002-08-14 Canon Inc 表示装置の製造方法
JP4554180B2 (ja) * 2003-09-17 2010-09-29 ソニー株式会社 薄膜半導体デバイスの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11652000B2 (en) 2020-08-19 2023-05-16 Kioxia Corporation Semiconductor device, method of manufacturing semiconductor device, and method of recycling substrate
US12148666B2 (en) 2020-08-19 2024-11-19 Kioxia Corporation Semiconductor device, method of manufacturing semiconductor device, and method of recycling substrate

Also Published As

Publication number Publication date
US7626200B2 (en) 2009-12-01
CN100394563C (zh) 2008-06-11
JP2005093625A (ja) 2005-04-07
US20050059219A1 (en) 2005-03-17
CN100578808C (zh) 2010-01-06
US20060281235A1 (en) 2006-12-14
US7696020B2 (en) 2010-04-13
CN101026187A (zh) 2007-08-29
US7804094B2 (en) 2010-09-28
US20090224267A1 (en) 2009-09-10
CN1599067A (zh) 2005-03-23

Similar Documents

Publication Publication Date Title
JP4554180B2 (ja) 薄膜半導体デバイスの製造方法
JP3187086B2 (ja) 半導体装置および半導体装置の作製方法
JP2008124392A (ja) 半導体装置、その製造方法及び表示装置
US9466651B2 (en) Flexible active matrix display
TW200903806A (en) Power MOSFET structure and manufacturing method for the same
US5650664A (en) Connector effecting an improved electrical connection and a semiconductor apparatus using such connector
TWI285763B (en) Thin film transistor and method for manufacturing same
KR100350753B1 (ko) 실리콘전극과금속전극사이에배리어금속층을갖는반도체장치및그의제조방법
TW200423407A (en) Fabricating method of low temperature poly-silicon film and low temperature poly-silicon thin film transistor
JP3324518B2 (ja) 半導体装置の製造方法
TWI288845B (en) Array substrate, liquid crystal display, and method of manufacturing array substrate
JP3171673B2 (ja) 薄膜トランジスタ及びその製造方法
JP3371121B2 (ja) 半導体製造方法
JP2003297848A (ja) 半導体装置の製造方法
JP2009088500A (ja) Ｓｏｉ基板の作製方法
JP2005072350A (ja) 半導体装置、その製造方法および回路の製造方法
JP2561572B2 (ja) 絶縁ゲイト型電界効果トランジスタの作製方法
JP4115586B2 (ja) 半導体装置の作製方法
JP2007242723A (ja) 電気光学装置の製造方法
JPH11284199A (ja) 半導体装置およびその作製方法
TW202329256A (zh) 半導體裝置的製造方法及半導體裝置
JP3310654B2 (ja) 半導体装置
JPH0542137B2 (ja)
CN108878456A (zh) 结晶金属氧化物层的制造方法、主动元件基板及制造方法
JP2010256910A (ja) 表示デバイスおよびその製法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050727

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070403

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070724

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070910

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20070928

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081218

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20081225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100525

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100714

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees