JP4480415B2 - Wiring board manufacturing method - Google Patents
Wiring board manufacturing method Download PDFInfo
- Publication number
- JP4480415B2 JP4480415B2 JP2004046664A JP2004046664A JP4480415B2 JP 4480415 B2 JP4480415 B2 JP 4480415B2 JP 2004046664 A JP2004046664 A JP 2004046664A JP 2004046664 A JP2004046664 A JP 2004046664A JP 4480415 B2 JP4480415 B2 JP 4480415B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating
- insulating base
- wiring
- uncured
- thermosetting resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000004020 conductor Substances 0.000 claims description 86
- 239000000758 substrate Substances 0.000 claims description 50
- 229920005989 resin Polymers 0.000 claims description 48
- 239000011347 resin Substances 0.000 claims description 48
- 239000011521 glass Substances 0.000 claims description 44
- 229920001187 thermosetting polymer Polymers 0.000 claims description 42
- 239000004744 fabric Substances 0.000 claims description 33
- 239000000463 material Substances 0.000 claims description 27
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 17
- 238000010030 laminating Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 15
- 239000011889 copper foil Substances 0.000 claims description 13
- 238000010438 heat treatment Methods 0.000 claims description 10
- 238000003825 pressing Methods 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 6
- 239000000843 powder Substances 0.000 description 11
- 239000002184 metal Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002966 varnish Substances 0.000 description 6
- 239000010949 copper Substances 0.000 description 4
- 239000003365 glass fiber Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000001723 curing Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 2
- 229910001152 Bi alloy Inorganic materials 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910001128 Sn alloy Inorganic materials 0.000 description 2
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- BPXVHIRIPLPOPT-UHFFFAOYSA-N 1,3,5-tris(2-hydroxyethyl)-1,3,5-triazinane-2,4,6-trione Chemical compound OCCN1C(=O)N(CCO)C(=O)N(CCO)C1=O BPXVHIRIPLPOPT-UHFFFAOYSA-N 0.000 description 1
- KOMNUTZXSVSERR-UHFFFAOYSA-N 1,3,5-tris(prop-2-enyl)-1,3,5-triazinane-2,4,6-trione Chemical compound C=CCN1C(=O)N(CC=C)C(=O)N(CC=C)C1=O KOMNUTZXSVSERR-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- BJELTSYBAHKXRW-UHFFFAOYSA-N 2,4,6-triallyloxy-1,3,5-triazine Chemical compound C=CCOC1=NC(OCC=C)=NC(OCC=C)=N1 BJELTSYBAHKXRW-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 229920006015 heat resistant resin Polymers 0.000 description 1
- 238000005470 impregnation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000003999 initiator Substances 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- ZFSLODLOARCGLH-UHFFFAOYSA-N isocyanuric acid Chemical compound OC1=NC(O)=NC(O)=N1 ZFSLODLOARCGLH-UHFFFAOYSA-N 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920001955 polyphenylene ether Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000004094 surface-active agent Substances 0.000 description 1
- 239000000454 talc Substances 0.000 description 1
- 229910052623 talc Inorganic materials 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000009941 weaving Methods 0.000 description 1
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
本発明は半導体素子や抵抗器等の電子部品を搭載するための配線基板の製造方法に関する。 The present invention relates to a method for manufacturing a wiring board for mounting electronic components such as semiconductor elements and resistors.
従来、半導体素子や抵抗器等の電子部品を搭載するために用いられる配線基板として、ガラス繊維の束から成る縦糸および横糸で織ったガラスクロスに熱硬化性樹脂を含浸させた絶縁性基材から成る絶縁基体と銅箔から成る配線導体とが交互に複数積層された積層基板の上面から下面にかけて内面にスルーホール導体が被着されたスルーホールが形成されており、絶縁基体を挟んで上下に位置する配線導体同士がスルーホール導体により電気的に接続されて成る多層プリント配線基板が知られている。このような多層プリント配線基板は、まず、表面に銅箔が被着された絶縁基体を準備するとともに絶縁基体の表面に被着した銅箔をエッチングして所定パターンの配線導体を形成し、次に配線導体が形成された絶縁基体を熱硬化性樹脂から成る接着材を間に挟んで複数枚積層圧着して積層基板を製作し、次にドリル加工により積層基板を貫通するスルーホールを形成し、しかる後、スルーホールの内面に銅めっきを被着して上下に位置する配線導体間を電気的に接続するスルーホール導体を形成することによって製作される。 Conventionally, as a wiring board used for mounting electronic components such as semiconductor elements and resistors, from an insulating base material in which a glass cloth woven with warp yarns and weft yarns made of glass fiber bundles is impregnated with a thermosetting resin Through-holes with through-hole conductors attached to the inner surface are formed from the upper surface to the lower surface of the laminated substrate in which a plurality of alternately laminated insulating bases and wiring conductors made of copper foil are laminated. There is known a multilayer printed wiring board in which wiring conductors positioned are electrically connected by through-hole conductors. In such a multilayer printed wiring board, first, an insulating base having a copper foil deposited on the surface thereof is prepared, and the copper foil deposited on the surface of the insulating base is etched to form a wiring conductor having a predetermined pattern. A multilayer substrate is manufactured by laminating and laminating a plurality of insulating substrates each having a wiring conductor formed thereon with an adhesive made of a thermosetting resin in between, and then a through-hole penetrating the multilayer substrate is formed by drilling. Thereafter, the through hole conductor is formed by depositing copper plating on the inner surface of the through hole to electrically connect the wiring conductors located above and below.
ところで近時の電子機器の小型化、高密度化に伴って、半導体素子等の電子部品を搭載するための配線基板に対する配線密度向上の要求も益々高まってきている。しかしながら、上述の多層プリント配線基板は、上下の配線導体同士を接続するためのスルーホール導体が積層基板を貫通して設けられており、各絶縁基体におけるスルーホールの占有面積が大きなものとなるために配線密度を高くすることが困難であった。 By the way, with recent miniaturization and higher density of electronic devices, there is an increasing demand for improvement in wiring density for wiring boards for mounting electronic components such as semiconductor elements. However, in the multilayer printed wiring board described above, through-hole conductors for connecting the upper and lower wiring conductors are provided through the multilayer substrate, and the area occupied by the through-holes in each insulating base becomes large. It was difficult to increase the wiring density.
このような問題点を解決するために、積層基板の表裏を貫通するスルーホール構造に代えて、各絶縁基体層毎に必要箇所にだけ貫通孔を形成し、この貫通孔に貫通導体を充填して上下の各配線導体間を電気的に接続したインナービアホール構造の配線基板が実用化されている。このようなインナービアホール構造の配線基板は、ガラス繊維束から成る縦糸および横糸で織られたガラスクロスに熱硬化性樹脂を含浸させた未硬化の絶縁性基材にレーザ加工により貫通孔を形成した後、それらの貫通孔内に金属粉末および熱硬化性樹脂を含有する貫通導体用の導体ペーストを充填し、次にその絶縁性基材の上下面に銅箔から成る配線導体を転写法により被着させ、次に配線導体が被着された複数の絶縁性基材を積層するとともに上下から加圧しながら加熱することにより絶縁基材および導体ペーストを熱硬化させることによって製作される。なお、絶縁基材用のガラスクロスに熱硬化性樹脂を含浸させるには、ロール状に巻かれたガラスクロスのロールから長尺帯状のガラスクロスを引き出して熱硬化性樹脂のワニスが入った含浸槽に浸漬した後、加熱ゾーンを通して乾燥させる方法が採用されている。
しかしながら、絶縁基体を構成する絶縁性基材は、縦糸および横糸で織られたガラスクロスに熱硬化性樹脂を含浸させる際に、ガラスクロスが引き出される方向、即ち縦糸方向に張力が加わった状態で熱硬化性樹脂のワニスが含浸され乾燥される。このためワニスが乾燥された後の未硬化の絶縁性基材にはワニスを含浸させる際に加えられた張力による応力が残留した状態となっている。そして、このような残留応力を有する絶縁性基材を使用して配線基板を作製すると、各絶縁基体を形成するための複数の絶縁性基材を積層して上下から加圧しながら加熱する際に、熱硬化性樹脂が硬化前に一旦流動化することに伴って絶縁性基材に残留していた応力が開放され、その結果、ガラスクロスの縦糸方向に大きく収縮するという現象が発生する。このため絶縁性基材から成る絶縁基体に形成した貫通導体や配線導体が所定の位置から大きくずれてしまいやすく、貫通導体と配線導体とが正確かつ確実に接続されずに配線導体と貫通導体との電気的な接続信頼性が低いという問題があった。 However, the insulating base material constituting the insulating base is a state in which tension is applied in the direction in which the glass cloth is drawn out, that is, in the warp direction when the glass cloth woven with warp and weft is impregnated with the thermosetting resin. A thermosetting resin varnish is impregnated and dried. For this reason, the uncured insulating base material after the varnish is dried is in a state where stress due to the tension applied when the varnish is impregnated remains. And when an insulating base material having such a residual stress is used to produce a wiring board, a plurality of insulating base materials for forming each insulating base are stacked and heated while pressing from above and below. As the thermosetting resin is once fluidized before curing, the stress remaining on the insulating substrate is released, and as a result, a phenomenon occurs that the glass cloth contracts greatly in the warp direction of the glass cloth. For this reason, the through conductor and the wiring conductor formed on the insulating base made of an insulating base material are likely to be greatly displaced from a predetermined position, and the wiring conductor and the through conductor are not connected accurately and reliably. There was a problem that the electrical connection reliability of the was low.
またさらに絶縁性基材の一方向への収縮が大きいことにより、作製された配線基板に大きな反りが発生し、その配線基板への半導体素子等の電子部品の実装が困難であるという問題があった。 Furthermore, since the shrinkage in one direction of the insulating base material is large, the produced wiring board is greatly warped, and it is difficult to mount an electronic component such as a semiconductor element on the wiring board. It was.
本発明は、かかる従来の問題点に鑑み案出されたものであり、その目的は、貫通導体と配線導体とが正確かつ確実に接続されており両者の電気的な接続信頼性が高いとともに、反りが小さく電子部品の実装が容易な配線基板を提供することにある。 The present invention has been devised in view of such conventional problems, and its purpose is that the through conductor and the wiring conductor are connected accurately and reliably, and the electrical connection reliability of both is high, It is an object of the present invention to provide a wiring board with small warpage and easy mounting of electronic components.
本発明の配線基板の製造方法は、ガラス製の縦糸およびガラス製の横糸で織られたガラスクロスに未硬化の熱硬化性樹脂を含浸させた複数の絶縁性基材を準備する工程と、複数の前記絶縁性基材を積層方向で隣接する前記絶縁性基材同士の前記縦糸および前記横糸の方向が互いに直交するように積層してなる未硬化の絶縁基体を複数形成する工程と、前記絶縁基体を複数形成する工程の後、前記絶縁基体を未硬化のままで前記熱硬化性樹脂の流動開始温度以上の温度に加熱しながらプレスする工程と、プレスされた未硬化の前記絶縁基体に、該絶縁基体を厚み方向に貫通する貫通孔を複数形成する工程と、前記貫通孔内に未硬化の熱硬化性樹脂を含む導体ペーストを充填する工程と、前記貫通孔内に前記導体ペーストが充填された未硬化の前記絶縁基体の表面に銅箔から成る配線導体を転写法により被着させる工程と、前記配線導体が被着された前記絶縁基体を複数積層する工程と、積層された前記絶縁基体および前記貫通孔内に充填された前記導体ペーストを熱硬化させる工程と、を具備することを特徴とするものである。
The method for manufacturing a wiring board according to the present invention includes a step of preparing a plurality of insulating base materials in which a glass cloth woven with glass warp and glass weft is impregnated with an uncured thermosetting resin, a step of forming a plurality of said warp and uncured insulating substrate direction of the weft is stacked so as to be perpendicular to each other of the insulating substrate which are adjacent the insulating base in the laminating direction of the insulating After the step of forming a plurality of bases, the step of pressing while heating the insulating base body to a temperature equal to or higher than the flow start temperature of the thermosetting resin while leaving the base body uncured, and the pressed uncured insulating base body , Forming a plurality of through holes penetrating the insulating substrate in the thickness direction, filling the through holes with a conductive paste containing an uncured thermosetting resin, and filling the through holes with the conductive paste. Before uncured A step of depositing a wiring conductor made of copper foil on the surface of an insulating substrate by transfer method, the steps of the wiring conductors are stacked with the insulating substrate are deposited, laminated the insulating substrate and the through hole it is characterized in that it comprises a and a step of thermally curing the conductive paste filled in.
本発明の配線基板の製造方法は、ガラス製の縦糸およびガラス製の横糸で織られたガラスクロスに未硬化の熱硬化性樹脂を含浸させた複数の絶縁性基材を積層して成る絶縁基体を未硬化のままで熱硬化性樹脂の流動開始温度以上の温度に加熱しながらプレスすることから、プレスの際に絶縁基体の各絶縁性基材に含有される熱硬化性樹脂が流動して各絶縁性基材に残留する応力が開放される。その後、絶縁基体に貫通孔を形成するとともに貫通孔内に導体ペーストを充填し、さらに絶縁基体の表面に配線導体を転写により被着させ、最後に絶縁基体および導体ペーストを熱硬化させることから、絶縁基体および導体ペーストを熱硬化させる際に絶縁基体に一方向に偏った収縮が発生することはない。したがって、絶縁基体に形成した貫通導体や配線導体が所定の位置から大きくずれることはなく、貫通導体と配線導体とが正確かつ確実に接続され両者の電気的な接続信頼性が高いとともに、反りが小さく電子部品の実装が容易な配線基板を提供することができる。 The method for producing a wiring board according to the present invention comprises an insulating substrate formed by laminating a plurality of insulating base materials impregnated with uncured thermosetting resin on a glass cloth woven with glass warp and glass weft. Is pressed while being heated to a temperature equal to or higher than the flow start temperature of the thermosetting resin, and the thermosetting resin contained in each insulating substrate of the insulating substrate flows during the pressing. The residual stress on each insulating substrate is released. Then, through holes are formed in the insulating substrate and filled with a conductor paste, and further, a wiring conductor is deposited on the surface of the insulating substrate by transfer, and finally the insulating substrate and the conductor paste are thermally cured. When the insulating substrate and the conductive paste are thermally cured, the insulating substrate does not shrink in one direction. Therefore, the through conductor and the wiring conductor formed on the insulating base do not greatly deviate from the predetermined position, the through conductor and the wiring conductor are connected accurately and reliably, and the electrical connection reliability between them is high, and the warp is prevented. A small wiring board on which electronic components can be easily mounted can be provided.
また、本発明の配線基板の製造方法は、絶縁基体の複数の絶縁性基材におけるガラスクロスの縦糸および横糸の方向が積層方向で隣接する絶縁性基材のガラスクロスの縦糸および横糸に対してそれぞれ直交している場合、絶縁基体を熱硬化させる際に積層方向で隣接する絶縁性基材の収縮が相互に作用して平均化されるので極めて安定した収縮の配線基板を提供することができる。 In addition, the method of manufacturing a wiring board according to the present invention provides the warp and weft of the glass cloth of the insulating substrate adjacent to each other in the laminating direction. When they are orthogonal to each other, when the insulating substrate is thermally cured, the shrinkage of the insulating bases adjacent in the stacking direction interacts and is averaged, so that it is possible to provide a wiring board with extremely stable shrinkage. .
次に、本発明の配線基板の製造方法を添付の図面に基づいて詳細に説明する。図1は本発明の製造方法により製造される配線基板の実施の形態例を示す断面図であり、図中、1はガラスクロス、2は熱硬化性樹脂、3は絶縁性基材、4は絶縁基体、5は配線導体、6は貫通導体である。 Next, a method for manufacturing a wiring board according to the present invention will be described in detail with reference to the accompanying drawings. FIG. 1 is a cross-sectional view showing an embodiment of a wiring board manufactured by the manufacturing method of the present invention, in which 1 is a glass cloth, 2 is a thermosetting resin, 3 is an insulating substrate, 4 is An insulating substrate, 5 is a wiring conductor, and 6 is a through conductor.
本発明の製造方法により製造される配線基板は、ガラスクロス1に熱硬化性樹脂2を含浸させた絶縁性基材3を複数積層して成る絶縁基体4の上下面に銅箔から成る配線導体5が被着形成されているとともに絶縁基体4を挟んで上下に位置する配線導体5同士が絶縁基体4に設けられた貫通導体6により電気的に接続されている。なお、本例では2枚の絶縁性基材3が積層されることにより絶縁基体4が形成されており、そのような絶縁基体4が4層積層され、さらに最表層にソルダーレジスト層7が形成された例を示している。
A wiring board manufactured by the manufacturing method of the present invention has a wiring conductor made of copper foil on the upper and lower surfaces of an
絶縁性基材3を構成するガラスクロス1は、ガラス繊維の束から成る縦糸および横糸が平織りや綾織り、朱子織等に織られて成り、絶縁性基材3に機械的な強度を与えるとともに絶縁性基材3の熱膨張係数を小さいものとするための補強部材として機能する。なお、ガラスクロス1の厚みが10μmより薄いと、縦糸および横糸が非常に細くなり均等に織ることが困難となる傾向にあり、50μmより厚いと、絶縁基体4が不要に厚くなり配線基板の薄型化が困難となる傾向にある。したがって、ガラスクロス1の厚みは10〜50μmであることが好ましい。また、ガラスクロス1の表面には、熱硬化性樹脂2との密着性を向上させるために、シランカップリング処理がなされていることが好ましい。また、ガラスクロス1は通常Eガラスと呼ばれるガラスが使用されているが、DガラスやSガラスあるいは高誘電率ガラス等を用いてもよい。
The
ガラスクロス1に含浸された熱硬化性樹脂2は、エポキシ樹脂やビスマレイミドトリアジン樹脂、変性ポリフェニレンエーテル樹脂等から成り、絶縁性基材3に良好な絶縁性を付与するとともに絶縁性基材3同士や絶縁基体4と配線導体5とを強固に接合させるための接着剤として機能する。
The
複数の絶縁性基材3が積層されて成る絶縁基体4は、配線導体5および貫通導体6を支持する支持体として機能し、その上下面に銅箔から成る配線導体5が形成されているとともに上面から下面にかけて金属粉末および熱硬化性樹脂を含有する導電性材料から成る貫通導体6が形成されている。そして、この配線基板においては、絶縁基体4を挟んで上下に位置する配線導体5同士が絶縁基体4を貫通する貫通導体6を介して電気的に接続されることにより立体的な高密度配線が可能となっている。
The
また、配線基板の最表層に形成されたソルダーレジスト層7は、例えばアクリル変性エポキシ樹脂等の感光性樹脂と光開始剤等とから成る混合物に30〜70質量%のシリカやタルク等の無機粉末フィラーを含有させた絶縁材料から成り、最表層の配線導体5同士の電気的な絶縁信頼性を高めるとともに、最表層の配線導体5と絶縁基体4との接合強度を向上させる機能を有する。
The solder resist layer 7 formed on the outermost layer of the wiring board is made of, for example, 30 to 70% by mass of inorganic powder such as silica or talc in a mixture of a photosensitive resin such as an acrylic-modified epoxy resin and a photoinitiator. It is made of an insulating material containing a filler, and has a function of improving the electrical insulation reliability between the
次に、上述した配線基板を本発明の製造方法に従って製造する方法を説明する。先ず、図2(a)に示すように、ガラス繊維束から成る縦糸および横糸で織られたガラスクロス1に未硬化の熱硬化性樹脂2を含浸させた絶縁性基材3を2枚ずつ準備する。なお、熱硬化性樹脂2には界面活性剤や無機フィラー等が添加されていてもよい。このような絶縁性基材3は、ロール状に巻かれたガラスクロス1のロールから長尺帯状のガラスクロス1を引き出して熱硬化性樹脂2のワニスが入った含浸槽に浸漬した後、加熱ゾーンを通して熱硬化性樹脂2を乾燥させることによって製作される。このとき、ガラスクロス1が引き出される方向、即ち縦糸方向に張力が加わった状態で未硬化の熱硬化性樹脂2が含浸され乾燥される。そのため熱硬化性樹脂2が乾燥された後の未硬化の絶縁性基材3には熱硬化性樹脂2を含浸させる際に加えられた張力による応力が残留した状態となっている。
Next, a method for manufacturing the above-described wiring board according to the manufacturing method of the present invention will be described. First, as shown in FIG. 2 (a), two insulating base materials 3 each prepared by impregnating an uncured
次に、図2(b)に示すように、2枚の絶縁性基材3を積層して未硬化の絶縁基体4を形成するとともに絶縁基体4を未硬化のままで熱硬化性樹脂2の流動開始温度以上の温度に加熱しながらプレスする。このとき、絶縁基体4の各絶縁性基材3に含有される熱硬化性樹脂2が加熱およびプレスにより流動して各絶縁性基材3に残留する応力が開放される。なお、絶縁基体4は、積層された絶縁性基材3のガラスクロス1の縦糸および横糸の方向が上下の絶縁性基材3のガラスクロス1の縦糸および横糸に対してそれぞれ直交するようにして積層されることが好ましい。このように絶縁性基材3のガラスクロス1の縦糸および横糸の方向が上下の絶縁性基材3のガラスクロス1の縦糸および横糸に対してそれぞれ直交するようにして積層されることにより、後述するように、絶縁基体4を熱硬化させる際に上下の絶縁性基材3の収縮が相互に作用して平均化されるので極めて安定した収縮の配線基板を提供することができる。
Next, as shown in FIG. 2 (b), two insulating substrates 3 are laminated to form an uncured
次に、図2(c)に示すように、プレスされた未硬化の絶縁基体4にレーザ加工により貫通導体6を形成するための複数の貫通孔Hを形成する。
Next, as shown in FIG. 2C, a plurality of through holes H for forming through
次に、図2(d)に示すように、未硬化の絶縁基体4に形成された貫通孔Hの内部に未硬化の熱硬化性樹脂を含有する導体ペースト6pをスクリーン印刷法を採用して充填する。導体ペースト6pは、例えば錫と銀とビスマスと銅との合金から成る金属粉末とトリアリルシアヌレートやトリアリルイソシアヌレート、トリスエポキシプロピルイソシアヌレート、トリス(2−ヒドロキシエチル)イソシアヌレート等のトリアジン系熱硬化性樹脂とを含有して成る。なお、導体ペースト6pにおける金属粉末の含有量が80質量%より少ないと、熱硬化性樹脂により金属粉末同士の接続が妨げられて貫通導体6の電気抵抗が高いものとなってしまう傾向にあり、95質量%を超えると、導体ペースト6pの粘度が上がりすぎて絶縁基体4に設けた貫通孔内に良好に埋め込むことが困難となる傾向にある。したがって、導体ペースト6pにおける金属粉末の含有量は80〜95質量%が好ましい。また、導体ペースト6pに含有される金属粉末が錫と銀とビスマスと銅との合金から成る場合、錫を70〜90質量%含有することが好ましい。さらに、金属粉末の平均粒径は5〜10μmが好ましい。
Next, as shown in FIG. 2 (d), a
次に、図2(e)に示すように、貫通孔H内に導体ペースト6pが充填された未硬化の絶縁基体4の表面に配線導体5を転写法を採用して被着させる。絶縁基体4の表面に配線導体5を転写法により被着させるには、まず、配線導体5となる厚みが10〜30μm程度の銅箔をポリエチレンテレフタレート等の耐熱性樹脂から成る転写フィルムの片面に接着剤を介して貼着し、次にこの銅箔をフォトリソグラフィー技術を採用して所定のパターンにエッチングすることにより転写フィルム上に配線導体5を形成し、このようにして転写フィルム上に形成された配線導体5を未硬化の絶縁基体4の表面に熱プレスを用いて熱圧着して埋入させた後、転写フィルムを剥離することによって被着させる方法が採用される。なお、熱圧着は加熱に先行して加圧のみを行なう方が良い。加熱を先に行なうと、熱によって転写フィルムが伸び、配線導体5と貫通導体6との正確な位置合わせが困難となる傾向がある。したがって、熱圧着は加熱に先行して加圧のみを行なうことが好ましい。
Next, as shown in FIG. 2E, the
次に図2(f)に示すように、このようにして貫通導体6用の導体ペースト6pが充填されるとともに配線導体5が転写された未硬化の絶縁基体4を複数枚作製するとともに図2(g)に示すように積層し、これを熱プレス機を用いて150〜200℃の温度で数時間加熱しながらプレスして絶縁基体4および導体ペースト6pを熱硬化させることにより、複数の絶縁基体4および配線導体5が積層一体化されるとともに絶縁基体4を挟んで上下に位置する配線導体5同士が絶縁基体4を貫通する貫通導体6により電気的に接続された配線基板が完成する。このとき、積層された各絶縁基体4は、ガラスクロス1に熱硬化性樹脂2を含浸させる際に各絶縁性基材3に残留した応力が絶縁基体4を未硬化のままで熱硬化性樹脂2の流動開始温度以上の温度に加熱しながらプレスすることにより予め開放されていることから、絶縁基体4および導体ペースト6pが熱硬化する際に絶縁基体4に一方向に偏った収縮が発生することはない。したがって、本発明の配線基板の製造方法によれば、絶縁基体4に形成した貫通導体6や配線導体5が所定の位置から大きくずれることはなく、貫通導体6と配線導体5とが正確かつ確実に接続され両者の電気的な接続信頼性が高いとともに、反りが小さく電子部品の実装が容易な配線基板を提供することができる。さらに、各絶縁基体4における絶縁性基材3のガラスクロス1の縦糸および横糸の方向を上下の絶縁性基材3のガラスクロス1の縦糸および横糸に対してそれぞれ直交するようにして積層すると、絶縁基体4を熱硬化させる際に上下の絶縁性基材3の収縮が相互に作用して平均化されるので極めて安定した収縮の配線基板を提供することができる。
Next, as shown in FIG. 2 (f), a plurality of uncured insulating
最後に、図2(h)に示すように、配線基板の上下面に必要に応じてソルダーレジスト層7を被着させてもよい。このようなソルダーレジスト層7は、感光性樹脂と光開始剤と無機粉末フィラーとから成る未硬化の樹脂フィルムを最外層の絶縁基体4の表面に被着させるか、あるいは、感光性樹脂と光開始材と無機粉末フィラーとから成る未硬化の樹脂ワニスを最外層の絶縁基体4の表面に塗布して未硬化の感光性樹脂層を形成し、しかる後、その未硬化の感光性樹脂層を露光および現像して最表層の配線導体5の一部を露出させる開口部を形成した後、紫外線硬化および熱硬化させることにより形成される。
Finally, as shown in FIG. 2 (h), a solder resist layer 7 may be applied to the upper and lower surfaces of the wiring board as required. Such a solder resist layer 7 is formed by depositing an uncured resin film made of a photosensitive resin, a photoinitiator, and an inorganic powder filler on the surface of the outermost insulating
かくして、本発明の配線基板によれば、配線導体5と貫通導体6とが正確かつ確実に接続されており両者の電気的な接続信頼性が高いとともに、反りが小さく電子部品の実装が容易な配線基板を提供することができる。
Thus, according to the wiring board of the present invention, the
なお、本発明の配線基板は上述の実施の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であり、例えば上述の実施形態例では絶縁基体4は2枚の絶縁性基材3を積層することによって形成されていたが、絶縁基体4は3枚以上の絶縁性基材3を積層することによって形成されていてもよい。さらに上述の実施の形態例では、上下面に銅箔から成る配線導体5および上面から下面にかけて貫通導体6が形成された絶縁基体4が複数積層されることにより、本発明の配線基板が形成されていたが、上下面に銅箔から成る配線導体5および上面から下面にかけて貫通導体6が形成された1層のみの絶縁基体4により本発明の配線基板が形成されてもよい。さらにまた、上下面に銅箔から成る配線導体5および上面から下面にかけて貫通導体6が形成された絶縁基体4が単独あるいは複数積層された配線基板の表面に熱硬化性樹脂から成る絶縁層と銅めっきから成る配線導体とから成るビルドアップ配線部を積層してビルドアップ配線基板としてもよい。
The wiring board of the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the gist of the present invention. For example, in the above-described embodiment, an insulating substrate is used. 4 is formed by laminating two insulating bases 3, but the insulating
1:ガラスクロス
2:熱硬化性樹脂
3:絶縁性基材
4:絶縁基体
5:配線導体
6:貫通導体
6p:貫通導体6用の導体ペースト
1: Glass cloth 2: Thermosetting resin 3: Insulating substrate 4: Insulating substrate 5: Wiring conductor 6: Through
Claims (1)
複数の前記絶縁性基材を積層方向で隣接する前記絶縁性基材同士の前記縦糸および前記横糸の方向が互いに直交するように積層してなる未硬化の絶縁基体を複数形成する工程と、
前記絶縁基体を複数形成する工程の後、前記絶縁基体を未硬化のままで前記熱硬化性樹脂の流動開始温度以上の温度に加熱しながらプレスする工程と、
プレスされた未硬化の前記絶縁基体に、該絶縁基体を厚み方向に貫通する貫通孔を複数形成する工程と、
前記貫通孔内に未硬化の熱硬化性樹脂を含む導体ペーストを充填する工程と、
前記貫通孔内に前記導体ペーストが充填された未硬化の前記絶縁基体の表面に銅箔から成る配線導体を転写法により被着させる工程と、
前記配線導体が被着された前記絶縁基体を複数積層する工程と、
積層された前記絶縁基体および前記貫通孔内に充填された前記導体ペーストを熱硬化させる工程と、
を具備することを特徴とする配線基板の製造方法。
Preparing a plurality of insulating base materials in which a glass cloth woven with glass warp and glass weft is impregnated with an uncured thermosetting resin;
And wherein the step of the warp and the direction of the weft between the insulating substrate to form a plurality of uncured insulating substrate formed by laminating with each other perpendicularly to the adjacent plurality of the insulating substrate in the laminating direction,
After the step of forming a plurality of the insulating bases, the step of pressing while heating the insulating base to a temperature equal to or higher than the flow start temperature of the thermosetting resin without being cured;
Forming a plurality of through-holes penetrating the insulating base in the thickness direction in the pressed uncured insulating base;
Filling a conductive paste containing an uncured thermosetting resin in the through hole;
Attaching a wiring conductor made of copper foil to the surface of the uncured insulating base filled with the conductive paste in the through-hole by a transfer method;
A step of laminating a plurality of the insulating bases to which the wiring conductors are deposited;
Thermosetting the laminated insulating substrate and the conductive paste filled in the through hole ; and
A method for manufacturing a wiring board, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004046664A JP4480415B2 (en) | 2004-02-23 | 2004-02-23 | Wiring board manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004046664A JP4480415B2 (en) | 2004-02-23 | 2004-02-23 | Wiring board manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005236216A JP2005236216A (en) | 2005-09-02 |
JP4480415B2 true JP4480415B2 (en) | 2010-06-16 |
Family
ID=35018814
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004046664A Expired - Fee Related JP4480415B2 (en) | 2004-02-23 | 2004-02-23 | Wiring board manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4480415B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109792846A (en) * | 2016-10-05 | 2019-05-21 | 松下知识产权经营株式会社 | The manufacturing method of multilayer printed-wiring board, multilayer printed-wiring board |
-
2004
- 2004-02-23 JP JP2004046664A patent/JP4480415B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109792846A (en) * | 2016-10-05 | 2019-05-21 | 松下知识产权经营株式会社 | The manufacturing method of multilayer printed-wiring board, multilayer printed-wiring board |
Also Published As
Publication number | Publication date |
---|---|
JP2005236216A (en) | 2005-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5888627A (en) | Printed circuit board and method for the manufacture of same | |
US6664127B2 (en) | Method of manufacturing multi-layer printed wiring board | |
US7002080B2 (en) | Multilayer wiring board | |
US6531661B2 (en) | Multilayer printed circuit board and method of making the same | |
US6329603B1 (en) | Low CTE power and ground planes | |
US4769270A (en) | Substrate for a printed circuit board | |
RU2327311C2 (en) | Method of integration of components to plate-base | |
WO2004064467A1 (en) | Multilayer wiring board, method for producing the same, and method for producing fiber reinforced resin board | |
US6528733B2 (en) | Multi-layer circuit board and method of manufacturing same | |
US20140318834A1 (en) | Wiring board and method for manufacturing the same | |
CN101257773B (en) | Method of manufacturing multi-layered printed circuit board | |
US8525041B2 (en) | Multilayer wiring board and method for manufacturing the same | |
JP6643956B2 (en) | Printed wiring board and manufacturing method thereof | |
WO2010030059A1 (en) | Multi layer circuit board and manufacturing method of the same | |
US20190380203A1 (en) | Wiring substrate | |
JP6674016B2 (en) | Printed wiring board and manufacturing method thereof | |
JP4480415B2 (en) | Wiring board manufacturing method | |
JP3969477B2 (en) | Multilayer wiring board and manufacturing method thereof | |
JP4070193B2 (en) | Wiring board and electronic component mounting structure | |
JP2005217029A (en) | Wiring board | |
JP3440174B2 (en) | Multilayer printed wiring board and method of manufacturing the same | |
JP3230727B2 (en) | Multilayer printed wiring board and method of manufacturing the same | |
JPH10303556A (en) | Manufacture of printed wiring board | |
JP5198302B2 (en) | Wiring board manufacturing method | |
JP2004200501A (en) | Wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100216 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100316 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4480415 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140326 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |