JP4478012B2 - 裏面照射型ホトダイオードアレイ及びその製造方法 - Google Patents
裏面照射型ホトダイオードアレイ及びその製造方法 Download PDFInfo
- Publication number
- JP4478012B2 JP4478012B2 JP2004504299A JP2004504299A JP4478012B2 JP 4478012 B2 JP4478012 B2 JP 4478012B2 JP 2004504299 A JP2004504299 A JP 2004504299A JP 2004504299 A JP2004504299 A JP 2004504299A JP 4478012 B2 JP4478012 B2 JP 4478012B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- surface side
- photodiode array
- concentration impurity
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 42
- 239000000758 substrate Substances 0.000 claims description 127
- 239000004065 semiconductor Substances 0.000 claims description 117
- 239000012535 impurity Substances 0.000 claims description 90
- 238000000034 method Methods 0.000 claims description 26
- 239000011347 resin Substances 0.000 claims description 20
- 229920005989 resin Polymers 0.000 claims description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000005498 polishing Methods 0.000 claims description 7
- 206010034972 Photosensitivity reaction Diseases 0.000 claims description 3
- 230000036211 photosensitivity Effects 0.000 claims description 3
- 239000010408 film Substances 0.000 description 22
- 230000008569 process Effects 0.000 description 11
- 235000012431 wafers Nutrition 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 238000009825 accumulation Methods 0.000 description 7
- 238000002591 computed tomography Methods 0.000 description 5
- 238000003491 array Methods 0.000 description 4
- 238000003384 imaging method Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000002600 positron emission tomography Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000004570 mortar (masonry) Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14634—Assemblies, i.e. Hybrid structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Measurement Of Radiation (AREA)
- Light Receiving Elements (AREA)
Description
本発明は、裏面照射型ホトダイオードアレイ及びその製造方法に関する。
三次元実装技術が多くの分野で研究されている。従来、三次元実装においては、基板上下面を貫通する孔を形成し、この孔を介して一方面側の電極を他方面側に引き出すことが行われている。
ところが、このような三次元実装における貫通孔形成工程では、通常ICPプラズマエッチングを用いるが、ウエハの厚さは３００μｍ〜４００μｍ程度と厚いため、貫通孔を形成するためには多大な時間を要する。また、ICPプラズマエッチング装置によるエッチング処理はウエハ１枚／１回であるので、複数枚のウエハを同時に処理することができないため、結果として１枚のウエハ当たりに貫通孔を形成するのに多大な時間を要する。したがってこのようなエッチング技術を用いていたのでは、一度のエッチングで少量の製品しか形成できない製品、すなわち、大面積ホトダイオードアレイは工業的な量産ができない。例えば、孔の形成に１ウエハ当たり数時間も要して数個の大面積ホトダイオードアレイを形成しても工業的には成立しない。
本発明は、このような課題に鑑みてなされたものであり、量産が可能な裏面照射型ホトダイオードアレイ及びその製造方法を提供することを目的とする。
上述の課題を解決するため、本発明に係る裏面照射型ホトダイオードアレイの製造方法は、（ａ）第一導電型の半導体基板の光入射面である一方面側に第一導電型の高濃度不純物領域を形成する工程と、（ｂ）工程（ａ）の後に、前記半導体基板の前記一方面側に支持基板を貼り合わせる工程と、（ｃ）前記工程（ｂ）の後に、前記半導体基板の他方面側を研磨して前記半導体基板を薄膜化する工程と、（ｄ）前記工程（ｃ）の後に、前記半導体基板の前記他方面側に第一導電型の高濃度不純物領域及び複数のホトダイオードを形成し、各ホトダイオードは第一導電型の前記半導体基板とこれに形成された第二導電型の不純物領域からなり、各導電型の一方をカソードとし他方をアノードとする工程と、（ｅ）前記工程（ｄ）の後に、前記半導体基板の前記他方面側の前記高濃度不純物領域から前記一方面側の前記高濃度不純物領域に到達する孔を形成する工程と、（ｆ）前記工程（ｅ）の後に、前記一方面側と前記他方面側の前記高濃度不純物領域を、前記孔に第一導電型の不純物添加領域及び金属電極膜を形成することで、電気的に接続する工程と、（ｇ）前記工程（ｆ）の後に、前記支持基板を除去する工程と、を備え、（ｈ）前記工程（ｇ）の後に、前記他方面側の高濃度不純物領域及び前記第二導電型の不純物領域を、バンプを介して回路基板に電気的に接続する工程と、備えていることを特徴とする。ホトダイオードのアノード及びカソードの一方は、半導体基板の一方面側及び他方面側のいずれか一方に位置し、他方は残りの面側に位置する。
この製造方法によれば、研磨工程によってホトダイオードアレイが薄膜化されるので、孔の形成時間が短縮され、且つ、この孔を介して半導体基板の両面側に形成された高濃度不純物領域を接続するので、ホトダイオードのアノード及びカソードを半導体基板の同一面（他方面）側に電気的に導くことができる。薄膜化による基板強度の低下、更にはウエハ破損に係る問題は、ウエハ製造中に、半導体基板の一方面側には支持基板が設けられるので、これを補強することができる。かかる発明によって、複数のホトダイオードを備えたホトダイオードアレイが工業的に初めて量産可能となる。更に、このホトダイオードアレイは裏面照射型であるため、信号雑音比が高く、高精度の光検出装置に用いることができることとなる。
また、前記半導体基板及び前記高濃度不純物領域は第一導電型（例えばｎ型）であって、前記複数のホトダイオードは複数の第二導電型（例えばｐ型）不純物領域と半導体基板とで構成され、いずれかの前記ホトダイオードの前記一方面側に位置するアノード又はカソードは前記他方面側に電気的に導かれている構成とすることができる。
また、前記工程（ａ）と工程（ｂ）の間において、前記半導体基板の一方面側の全面に前記高濃度不純物領域より浅い第一導電型の全面不純物半導体層を形成する工程を備えると、この全面不純物半導体層はアキュムレーション層として機能する。
また、前記工程（ａ）と工程（ｂ）の間において、前記半導体基板の一方面側に酸化膜を形成する工程を備える場合には、これを保護膜として機能させることができる。
また、本発明の裏面照射型ホトダイオードアレイの製造方法は、前記工程（ｆ）と工程（ｇ）の間において、前記孔内に樹脂を埋め込む工程を更に備えることを特徴とする。孔内に樹脂を埋め込むことによって、半導体基板の強度を向上させることができる。
また、前記工程（ｆ）と工程（ｇ）の間において、前記孔内に埋め込む樹脂は感光性を有し、この樹脂となるフォトレジストを前記半導体基板の他方面側の全面に塗布する工程と、前記半導体基板の他方面側の電極形成予定領域のフォトレジストのみ除去する工程と、フォトレジストが除去された領域に電極を形成する工程と、を更に備え、前記電極形成予定領域は、前記孔の位置に形成される電極、及び、前記他方面側の前記高濃度不純物領域上に形成される電極が形成される予定の領域であることが好ましい。この場合には、フォトレジストを用いた通常のフォトリソグラフィプロセスにより樹脂を埋設できるとともに、当該フォトレジストによって電極の露出を行うことができる。
更に、三次元実装という観点から、上述の裏面照射型ホトダイオードアレイの製造方法は、前記ホトダイオードのアノード及びカソードが回路基板に電気的に接続されるよう、前記半導体基板の前記他方面側をバンプを介して前記回路基板に取り付ける工程を更に備えることが好ましい。この場合、バンプによって回路基板に電気的に接続されるホトダイオードのアノード及びカソードの接続配線は回路基板方向、すなわち、半導体基板厚み方向に延びることができるので、実装面積を小さくすることができる。すなわち、平面方向にデッドスペースが小さくなるため半導体基板横方向（二次元的に）に複数の裏面照射型ホトダイオードアレイを配列することができるようになり、全体として、更に大面積の撮像装置を提供することができる。
なお、このような大面積の裏面照射型ホトダイオードアレイは、X線、γ線を可視光に変換するシンチレータと組み合わせることで、コンピュータ断層撮影（ＣＴ）装置や陽電子放射断層撮影（ＰＥＴ）装置に適用することができる。
また、本発明の裏面照射型ホトダイオードアレイは上述の方法によって作製することができ、第一導電型の半導体基板の光入射面である一方面側及び他方面側に第一導電型の高濃度不純物領域が形成され、前記高濃度不純物領域同士は前記半導体基板を厚み方向に貫通する孔に設けられた第一導電型の不純物添加領域及び金属電極膜を介して電気的に接続され、前記他方面側には、複数の第二導電型の不純物領域が設けられて、第一導電型の前記半導体基板と共に複数のホトダイオードを構成している裏面照射型ホトダイオードアレイにおいて、前記孔内には樹脂が充填されており、前記他方面側の前記高濃度不純物領域及び前記第二導電型の不純物領域は、バンプを介して回路基板に電気的に接続されることを特徴とする。
この裏面照射型ホトダイオードアレイは三次元実装上の及び製造方法上の利点を有すると共に、孔内の樹脂が裏面照射型ホトダイオードの基板強度低下を抑制することができる。
また、前記半導体基板の一方面側の全面に前記高濃度不純物領域より浅い第一導電型の全面不純物半導体層を備えることが好ましい。
この場合、全面不純物半導体層をアキュムレーション層として機能させることができ、高性能の検出を行うことができるようになる。
本発明によれば、量産が可能な裏面照射型ホトダイオードアレイ及びその製造方法を提供することができる。
以下、実施の形態に係る裏面照射型ホトダイオードアレイについて説明する。なお、同一要素には同一符号を用い、重複する説明は省略する。
図１Ａ〜図１Ｊは実施の形態に係る裏面照射型ホトダイオードアレイの製造方法を説明するための説明図であり、裏面照射型ホトダイオードアレイの縦断面構成を示す。以下、詳説する。
この製造方法では、以下の工程（１）〜（１０）を順次実行する。
工程（１）
まず、Ｓｉからなる半導体基板（ウエハ）１を用意する。半導体基板１の伝導型はｎ型であり、比抵抗は１ｋΩ・ｃｍ程度である。半導体基板１の比抵抗は低容量、低ノイズ、高速応答のバランスを考慮して設定される。次に、半導体基板１の裏面側（一方面側）に所定間隔離隔した厚さ数μｍのｎ型高濃度不純物領域１ｎを複数形成する（図１Ａ）。ここで、「裏面」とは、最終的に製造される裏面照射型ホトダイオードにおける光入射面のことであって、説明の便宜上用いる規定であり、図面の下側の面ではないことに留意されたい。また、高濃度不純物領域１ｎはｎ型であり、燐の拡散によって形成され、高濃度とは、少なくとも１×１０17ｃｍ-3以上のキャリア濃度を有する領域を意味するものとする。
工程（２）
次に、半導体基板１の同じ裏面側の全面に薄い不純物半導体１ｎｃを形成する（図１Ｂ）。不純物半導体層１ｎｃの伝導型はｎ型であって不純物濃度は高濃度である。なお、この形成工程に用いられる不純物は砒素であり、イオン注入の飛程が燐の拡散深さよりも小さく設定されているため、その深さが浅くなる（０．１μｍ以下）。この層の形成方法はイオン注入法であり、例えば、注入エネルギーは８０ｋｅｖ、ドーズ量は２×１０15ｃｍ-2とする。この層の深さは浅いため、光検出器の性能としては高感度となる。
工程（３）
次に、半導体基板１の裏面側に酸化膜２を熱酸化により形成する（図１Ｃ）。
工程（４）
更に、半導体基板１の裏面側に支持基板３を貼り合わせる（図１Ｄ)。この支持基板３の材料は、後述のように後工程で除去するため、特別な材料である必要はなく、例えば一般的に入手し易い数１０Ω・ｃｍ程度のｐ型のシリコンを用いる。貼り合わせ工程では、酸化膜２を介して支持基板３を半導体基板１に押し付け、１０００℃以下の熱を加えて貼り合せる。
工程（５）
しかる後、支持基板３を表面側（裏面とは逆の面：他方面）から研磨し、半導体基板１を所定の厚さまで薄膜化する（図１Ｅ）。この鏡面研磨工程後の半導体基板１の厚みは、例えば数１０μｍ〜１５０μｍであり、好適には５０μｍ〜1００μｍ程度である。
工程（６）
次に、半導体基板１の表面側に所定間隔離隔した複数のｎ型高濃度不純物領域１ｎ’及び複数のｐ型不純物領域１ｐを形成し、更に、半導体基板１の表面側に熱酸化によって酸化膜（ＳｉＯ2）４を形成する（図１Ｆ）。ｎ型高濃度不純物領域１ｎ’は燐を拡散することによって形成される。また、ｐ型不純物領域１ｐはホウ素を基板内に拡散又はイオン注入することによって形成される。かかるｐ型不純物領域１ｐはｎ型の半導体基板１とＰＮ接合を構成することにより、ホトダイオードが構成される。このホトダイオードは半導体基板１の表面側に位置することとなる。また、このホトダイオードはアバランシェホトダイオードやＰＩＮホトダイオードとすることもできる。
工程（７）
次に、半導体基板１の表面側から裏面側に到達する孔Ｈを形成する（図１Ｇ）。この孔Ｈは半導体基板１の表面側の酸化膜４を利用して、高濃度不純物領域１ｎ’上に開口を有するマスクを形成し、かかるマスクを介して半導体基板１の表面をエッチングすることによって行う。エッチングの際には酸化膜４をマスクとするように、当該酸化膜４をホトリソグラフィによってパターニングすることもできる。このエッチングには等方性のウエットエッチングを用いることができるし、常圧プラズマエッチング（ＡＤＰ）等の等方性のドライエッチングを用いることもできる。ウエットエッチングの際のエッチング液としては、ＨＦ／ＨＮＯ3等を用いることができる。
このようなエッチング方法を用いれば、比較的生産性の高いエッチングが可能となるばかりでなく、孔Ｈの形状はすり鉢状、すなわち、テーパー状となるため、後段の電極形成におけるステップカバレージが向上する。孔Ｈは半導体基板１の表面側の高濃度不純物領域１ｎ’の露出側面と裏面側の高濃度不純物領域１ｎの露出側面と半導体基板１のエッチングされた側面とが孔Ｈの内面を構成することとなる。
工程（８）
更に、孔Ｈの側面から半導体基板１内にｎ型不純物を添加し、表面側のｎ型高濃度不純物領域１ｎ’と裏面側のｎ型高濃度不純物領域１ｎとを電気的に接続する（図１Ｈ）。この不純物添加領域を符号ｈ１で示す。この不純物添加工程は、上記マスクを残したままで或いは酸化膜４をマスクとして、ｎ型不純物のイオン注入又は拡散を半導体基板１の表面側から行うことにより実行することができる。
工程（９）
次に、直列抵抗を低減するため、孔Ｈの内面上にアルミニウムからなる金属電極膜ｈ２を形成する。これはカソード共通電極を形成し、半導体基板１の表面まで延びている。金属電極膜ｈ２の形成前に、半導体基板１のｐ型不純物領域１ｐの表面が露出するように酸化膜４をパターニングしておけば、金属電極膜ｈ２と同時にｐ型不純物領域１ｐのコンタクトを形成することができる。しかる後、孔Ｈの内面を埋めるように感光性樹脂：（ポリイミド等のフォトレジスト）Ｒを半導体基板１の表面上に塗布し、ホトリソグラフィー工程によりアルミニウムからなる金属電極を露出させる。更に、この露出した金属電極部にＮｉ、Ａｕを順次メッキすることにより、ホトダイオードアレイに電極ＯＭを形成する。また、孔Ｈの電極ＯＭ上に感光性樹脂Ｒが形成される。
最後に支持基板３をグラインド及びドライエッチングにより完全に除去し、光入射面となる酸化膜２を露出させる。
次にダイシングにより所定のチップサイズに切り出すことにより、半導体基板の一方の表面側（他方面側）にのみ電極を有する裏面照射型ホトダイオードアレイが完成する（図１Ｉ）。
工程（１０）
このホトダイオードアレイチップは、上下を逆転させて、すなわち、半導体基板１の表面側が回路基板Ｃ側に位置し、光入射面が裏面となるように配置する。すなわち、半導体基板１をＡｕ又は半田等からなるバンプＢを介して回路基板Ｃ上に配置し、かかるバンプＢによって上記ホトダイオードの電極ＯＭを回路基板Ｃ上の配線に電気的に接続する（図１Ｊ）。ホトダイオードのカソード、すなわち、ｎ型半導体基板１及びｎ型高濃度不純物領域１ｎは、金属電極膜ｈ２及び不純物添加領域ｈ１を介して半導体基板１の表面側に位置する電極ＯＭに接続されている。また、ホトダイオードのアノード、すなわち、ｐ型不純物領域１ｐは金属電極膜ｈ２及び電極ＯＭに接続されている。これらの電極は、それぞれバンプＢを介して回路基板Ｃのカソード用配線及びアノード用配線に接続される。
以上、説明したように、上述の裏面照射型ホトダイオードアレイの製造方法は、（ａ）半導体基板１の一方面（裏面）側に高濃度不純物領域１ｎを形成する工程と、（ｂ）半導体基板１の裏面側に支持基板３を貼り合わせる工程と、（ｃ）半導体基板１の他方面（表面）側を研磨して半導体基板１を薄膜化する工程と、（ｄ）半導体基板１の表面側に高濃度不純物領域１ｎ’及び複数のホトダイオードを形成する工程と、（ｅ）半導体基板１の表面側の高濃度不純物領域１ｎ’から裏面側の高濃度不純物領域１ｎに到達する孔Ｈを形成する工程と、（ｆ）裏面側と表面側の高濃度不純物領域１ｎ，１ｎ’を孔Ｈを介して電気的に接続する工程と、（ｇ）前記工程（ｆ）の後に支持基板３を除去する工程とを備える。ホトダイオードのアノード及びカソードの一方は、半導体基板の一方面側及び他方面側のいずれか一方に位置し、他方は残りの面側に位置する。
この製造方法によれば、研磨工程によってホトダイオードアレイ、すなわち、半導体基板１が所定の厚さに薄膜化されるので、孔Ｈの形成時間が短縮され、且つ、この孔Ｈを介して半導体基板１の両面側に形成された高濃度不純物領域１ｎ，１ｎ’を接続するので、ホトダイオードのアノード及びカソードを半導体基板１の同一面（表面）側に電気的に導くことができる。薄膜化によって基板強度は低下するが、半導体基板１の裏面側には支持基板が設けられるので、前処理（プロセス）工程の間は、これを補強することができ、かかる構成によって、複数のホトダイオードを備えたホトダイオードアレイが工業的に初めて量産可能となる。更に、このホトダイオードアレイは裏面照射型であるため、信号雑音比が高く、高精度の検出装置に用いることができることとなる。
また、上述の裏面照射型ホトダイオードアレイの製造方法は、孔Ｈ内に樹脂Ｒを埋め込む工程を更に備えており、孔Ｈ内に樹脂を埋め込むことによって、半導体基板１の強度を向上させることができる。
また、この孔Ｈ内に埋め込む樹脂は感光性を有し、上述の製造方法は、この樹脂となるフォトレジストを半導体基板１の他方面（表面）側の全面に塗布する工程と、半導体基板１の他方面側の電極（ｈ２、ＯＭ）形成予定領域のフォトレジストのみ除去する工程と、フォトレジストが除去された領域に電極ｈ２を形成する工程とを更に備えているので、フォトレジストを用いた通常のフォトリソグラフィプロセスにより樹脂Ｒを埋設できるとともに、電極形成前にフォトレジストでパターニングされた酸化膜によってコンタクトを形成した電極の露出を行うことができる。
また、半導体基板１及び高濃度不純物領域１ｎ，１ｎ’は第一導電型（上記ではｎ型）であって、複数のホトダイオードは複数の第二導電型（上記ではｐ型）不純物領域１ｐと半導体基板１とで構成され、いずれかのホトダイオードの一方面（裏面）側に位置するアノード又はカソードは他方面（表面）側に電気的に導かれている。
また、上述の製造方法では、半導体基板１の一方面側の全面に高濃度不純物領域より浅い第一導電型（上記ではｎ型）の全面不純物半導体層１ｎｃを形成する工程を備えているので、この全面不純物半導体層１ｎｃはアキュムレーション層として機能させることができる。
また、上述の製造方法では、半導体基板１の一方面側（裏面）に酸化膜２を形成する工程を備えているので、これを保護膜として機能させることができる。
更に、三次元実装という観点から、上述の裏面照射型ホトダイオードアレイの製造方法は、ホトダイオードのアノード及びカソードが回路基板Ｃに電気的に接続されるよう、半導体基板１の表面側をバンプＢを介して回路基板Ｃに取り付ける工程を備えている。この場合、バンプＢによって回路基板Ｃに電気的に接続されるホトダイオードのアノード及びカソードの接続配線は回路基板方向、すなわち、半導体基板１の厚み方向に延びることができるので、実装面積を小さくすることができる。
また、上述の裏面照射型ホトダイオードアレイは、半導体基板１の裏面側及び表面側に高濃度不純物領域１ｎ，１ｎ’が形成され、それぞれが半導体基板１の表面側にＰＮ接合が形成されたホトダイオードのアノード及びカソードに選択的に接続された裏面照射型ホトダイオードアレイにおいて、高濃度不純物領域１ｎ，１ｎ’同士は半導体基板１を厚み方向に貫通する孔Ｈを介して電気的に接続されており、孔Ｈ内には樹脂Ｒが充填されている（図１Ｊ参照）。
この裏面照射型ホトダイオードアレイは三次元実装上の及び製造方法上の利点を有すると共に、孔内の樹脂が裏面照射型ホトダイオードの基板強度低下を抑制することができる。
また、上記裏面照射型ホトダイオードアレイの構造によれば、半導体基板１及び高濃度不純物領域１ｎ，１ｎ’は第一導電型（上記ではｎ型）であって、半導体基板１の他方面側に形成されたホトダイオードは第二導電型（上記ではｐ型）不純物領域１ｐと半導体基板１とで構成され、半導体基板１の一方面側の全面に高濃度不純物領域１ｎより浅い第一導電型の全面不純物半導体層１ｎｃがあるので、全面不純物半導体層１ｎｃをアキュムレーション層として機能させることができ、高性能の検出を行うことができるようになる。
図２は図１Ｊに示した裏面照射型ホトダイオードアレイＰＤＡを回路基板Ｃ上に複数備えてなる撮像装置の説明図である。上述の構成によれば、三次元実装が可能となるので、複数の平面方向にデッドスペースの少ない裏面照射型ホトダイオードアレイＰＤＡを隙間なく二次元的に配列することができる。すなわち、全体として、更に大面積の撮像装置を提供することができる。
なお、このような大面積の裏面照射型ホトダイオードアレイは、Ｘ線コンピュータ断層撮影（ＣＴ）装置、具体的にはパネル状のマルチＸ線ＣＴ装置や陽電子放射断層撮影（ＰＥＴ）装置に適用することができる。このような装置の場合には、光入射面上に二次元的に分割されたシンチレータ（ＢＧＯ、ＣＳＯ、ＣＷＯ等）を設ける。
なお、上述の研磨工程においては、機械研磨の他、化学研磨を用いることができ、半導体基板１の露出面は鏡面加工することができる。また、裏面側の全面不純物半導体層１ｎｃはアキュムレーション層として機能する。アキュムレーション層はグランド電位とすることもできるが、逆バイアスが印加されるように、正電位を与えることもできる。
また、上述の裏面照射型ホトダイオードアレイは、アキュムレーション層となる全面不純物半導体層を薄く形成することができるため、紫外感度を向上させることができる。
また、支持基板３の除去前の工程において、電極ＯＭ形成や共通電極取り出し穴埋めを行った後に、半導体基板１にダイシングテープを貼り付け、ダイシング（完全にチップを分離するダイシングでなくとも、半導体基板１がチップとして分離される位置（酸化膜４まで達する位置）までダイシングブレードを入れる）を行った後、貼り合わせた支持基板３を機械研磨及びドライエッチングによって除去することもできる。この場合には通常のブレードダイシングの他にもレーザ等のほかの方式も採用できる。
この製造方法では、ダイシング終了までのすべての工程が厚いウエハのままで行われるため、プロセスの生産性は高く、歩留を向上させることが可能な画期的な片面電極ホトダイオード生産方式となる。しかも、バンプＢを介してバイアスが印加でき、単なるゼロバイアスのホトダイオードのみならず、高速、低ノイズセンサー（ＰＩＮホトダイオード、アバランシェホトダイオード）も実現できる。
本発明の裏面照射型ホトダイオードアレイ及びその製造方法によれば、量産が可能となる。
本発明は、裏面照射型ホトダイオードアレイ及びその製造方法に利用することができる。
１・・・半導体基板、１ｎ・・・高濃度不純物領域、３・・・支持基板、１ｎ’・・・高濃度不純物領域、Ｈ・・・孔。
Claims (7)
- 裏面照射型ホトダイオードアレイの製造方法において、
（ａ）第一導電型の半導体基板の光入射面である一方面側に第一導電型の高濃度不純物領域を形成する工程と、
（ｂ）前記工程（ａ）の後に、前記半導体基板の前記一方面側に支持基板を貼り合わせる工程と、
（ｃ）前記工程（ｂ）の後に、前記半導体基板の他方面側を研磨して前記半導体基板を薄膜化する工程と、
（ｄ）前記工程（ｃ）の後に、前記半導体基板の前記他方面側に第一導電型の高濃度不純物領域及び複数のホトダイオードを形成し、各ホトダイオードは第一導電型の前記半導体基板とこれに形成された第二導電型の不純物領域からなり、各導電型の一方をカソードとし他方をアノードとする工程と、
（ｅ）前記工程（ｄ）の後に、前記半導体基板の前記他方面側の前記高濃度不純物領域から前記一方面側の前記高濃度不純物領域に到達する孔を形成する工程と、
（ｆ）前記工程（ｅ）の後に、前記一方面側と前記他方面側の前記高濃度不純物領域を、前記孔に第一導電型の不純物添加領域及び金属電極膜を形成することで、電気的に接続する工程と、
（ｇ）前記工程（ｆ）の後に、前記支持基板を除去する工程と、
を備え、
（ｈ）前記工程（ｇ）の後に、前記他方面側の高濃度不純物領域及び前記第二導電型の不純物領域を、バンプを介して回路基板に電気的に接続する工程と、
備えていることを特徴とする裏面照射型ホトダイオードアレイの製造方法。 - 前記工程（ａ）と工程（ｂ）の間において、前記半導体基板の一方面側の全面に前記高濃度不純物領域より浅い第一導電型の全面不純物半導体層を形成する工程を備えることを特徴とする請求項１に記載の裏面照射型ホトダイオードアレイの製造方法。
- 前記工程（ａ）と工程（ｂ）の間において、前記半導体基板の一方面側に酸化膜を形成する工程を備えることを特徴とする請求項１に記載の裏面照射型ホトダイオードアレイの製造方法。
- 前記工程（ｆ）と工程（ｇ）の間において、前記孔内に樹脂を埋め込む工程を更に備えることを特徴とする請求項１に記載の裏面照射型ホトダイオードアレイの製造方法。
- 前記工程（ｆ）と工程（ｇ）の間において、前記孔内に埋め込む樹脂は感光性を有し、この樹脂となるフォトレジストを前記半導体基板の他方面側の全面に塗布する工程と、前記半導体基板の他方面側の電極形成予定領域のフォトレジストのみ除去する工程と、フォトレジストが除去された領域に電極を形成する工程と、を更に備え、
前記電極形成予定領域は、前記孔の位置に形成される電極、及び、前記他方面側の前記高濃度不純物領域上に形成される電極が形成される予定の領域である、
ことを特徴とする請求項４に記載の裏面照射型ホトダイオードアレイの製造方法。 - 第一導電型の半導体基板の光入射面である一方面側及び他方面側に第一導電型の高濃度不純物領域が形成され、前記高濃度不純物領域同士は前記半導体基板を厚み方向に貫通する孔に設けられた第一導電型の不純物添加領域及び金属電極膜を介して電気的に接続され、前記他方面側には、複数の第二導電型の不純物領域が設けられて、第一導電型の前記半導体基板と共に複数のホトダイオードを構成している裏面照射型ホトダイオードアレイにおいて、
前記孔内には樹脂が充填されており、
前記他方面側の前記高濃度不純物領域及び前記第二導電型の不純物領域は、バンプを介して回路基板に電気的に接続されることを特徴とする裏面照射型ホトダイオードアレイ。 - 前記半導体基板の一方面側の全面に前記高濃度不純物領域より浅い第一導電型の全面不純物半導体層を備えることを特徴とする請求項６に記載の裏面照射型ホトダイオードアレイ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002136206 | 2002-05-10 | ||
| JP2002136206 | 2002-05-10 | ||
| PCT/JP2003/005852 WO2003096427A1 (en) | 2002-05-10 | 2003-05-09 | Rear surface irradiation photodiode array and method for producing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2003096427A1 JPWO2003096427A1 (ja) | 2005-09-15 |
| JP4478012B2 true JP4478012B2 (ja) | 2010-06-09 |
Family
ID=29416780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004504299A Expired - Fee Related JP4478012B2 (ja) | 2002-05-10 | 2003-05-09 | 裏面照射型ホトダイオードアレイ及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JP4478012B2 (ja) |
| CN (1) | CN100388503C (ja) |
| AU (1) | AU2003235925A1 (ja) |
| DE (1) | DE10392637B4 (ja) |
| WO (1) | WO2003096427A1 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6927383B2 (en) * | 2002-07-26 | 2005-08-09 | Raytheon Company | Radiation hardened visible P-I-N detector |
| JP4331033B2 (ja) | 2004-03-29 | 2009-09-16 | 浜松ホトニクス株式会社 | 半導体光検出素子及びその製造方法 |
| JP2006073852A (ja) * | 2004-09-03 | 2006-03-16 | Dainippon Printing Co Ltd | センサーパッケージおよびその製造方法 |
| JP4841834B2 (ja) * | 2004-12-24 | 2011-12-21 | 浜松ホトニクス株式会社 | ホトダイオードアレイ |
| KR100718878B1 (ko) * | 2005-06-28 | 2007-05-17 | (주)실리콘화일 | 3차원 구조를 갖는 이미지 센서의 분리형 단위화소 및 그제조방법 |
| US8049256B2 (en) * | 2006-10-05 | 2011-11-01 | Omnivision Technologies, Inc. | Active pixel sensor having a sensor wafer connected to a support circuit wafer |
| JP5281252B2 (ja) * | 2007-03-05 | 2013-09-04 | 新光電気工業株式会社 | 照度検出装置 |
| KR100872719B1 (ko) * | 2007-04-17 | 2008-12-05 | 동부일렉트로닉스 주식회사 | 이미지 센서 및 그의 제조방법 |
| JP4644696B2 (ja) | 2007-05-30 | 2011-03-02 | 富士フイルム株式会社 | 裏面照射型撮像素子及びその製造方法 |
| EP2924465B1 (en) * | 2007-07-03 | 2017-11-29 | Hamamatsu Photonics K.K. | Back-illuminated distance measuring sensor and distance measuring device |
| JP4966897B2 (ja) * | 2008-03-25 | 2012-07-04 | 株式会社フジクラ | 半導体パッケージの製造方法 |
| JP5185206B2 (ja) | 2009-02-24 | 2013-04-17 | 浜松ホトニクス株式会社 | 半導体光検出素子 |
| JP5185205B2 (ja) | 2009-02-24 | 2013-04-17 | 浜松ホトニクス株式会社 | 半導体光検出素子 |
| JP5185208B2 (ja) | 2009-02-24 | 2013-04-17 | 浜松ホトニクス株式会社 | フォトダイオード及びフォトダイオードアレイ |
| JP5185207B2 (ja) | 2009-02-24 | 2013-04-17 | 浜松ホトニクス株式会社 | フォトダイオードアレイ |
| JP2010283223A (ja) * | 2009-06-05 | 2010-12-16 | Hamamatsu Photonics Kk | 半導体光検出素子及び半導体光検出素子の製造方法 |
| JP5261304B2 (ja) * | 2009-07-13 | 2013-08-14 | 浜松ホトニクス株式会社 | 半導体光検出素子及び半導体光検出素子の製造方法 |
| JP5363222B2 (ja) * | 2009-07-13 | 2013-12-11 | 浜松ホトニクス株式会社 | 半導体光検出素子及び半導体光検出素子の製造方法 |
| JP2010199602A (ja) * | 2010-04-16 | 2010-09-09 | Sony Corp | 固体撮像素子及びその製造方法 |
| JP5223883B2 (ja) * | 2010-05-17 | 2013-06-26 | ソニー株式会社 | 固体撮像素子 |
| JP5925711B2 (ja) | 2013-02-20 | 2016-05-25 | 浜松ホトニクス株式会社 | 検出器、ｐｅｔ装置及びｘ線ｃｔ装置 |
| US10818816B2 (en) * | 2017-11-22 | 2020-10-27 | Advanced Semiconductor Engineering, Inc. | Optical device with decreased interference |
| JP7148261B2 (ja) * | 2018-04-16 | 2022-10-05 | 浜松ホトニクス株式会社 | 裏面入射型半導体光検出素子 |
| JP7089930B2 (ja) * | 2018-04-16 | 2022-06-23 | 浜松ホトニクス株式会社 | 半導体光検出素子 |
| JP7089931B2 (ja) * | 2018-04-16 | 2022-06-23 | 浜松ホトニクス株式会社 | 裏面入射型半導体光検出素子の製造方法 |
| JP7034816B2 (ja) * | 2018-04-16 | 2022-03-14 | 浜松ホトニクス株式会社 | 裏面入射型半導体光検出素子 |
| JP7364343B2 (ja) * | 2019-02-26 | 2023-10-18 | 浜松ホトニクス株式会社 | 光検出装置の製造方法、及び光検出装置 |
| FR3094141A1 (fr) * | 2019-03-18 | 2020-09-25 | Commissariat à l'Energie Atomique et aux Energies Alternatives | procede de fabrication d’un composant optoelectronique a transmission optique en face arriere |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55128870A (en) * | 1979-03-26 | 1980-10-06 | Semiconductor Res Found | Electrostatic induction thyristor and semiconductor device |
| JPH01205465A (ja) * | 1988-02-10 | 1989-08-17 | Sony Corp | 固体撮像装置及びその製造方法 |
| JPH04286160A (ja) * | 1991-03-14 | 1992-10-12 | Fujitsu Ltd | 光検知器及びその製造方法 |
| JP4522531B2 (ja) * | 2000-04-04 | 2010-08-11 | 浜松ホトニクス株式会社 | 半導体エネルギー検出素子 |
| JP3713418B2 (ja) * | 2000-05-30 | 2005-11-09 | 光正 小柳 | ３次元画像処理装置の製造方法 |
-
2003
- 2003-05-09 JP JP2004504299A patent/JP4478012B2/ja not_active Expired - Fee Related
- 2003-05-09 WO PCT/JP2003/005852 patent/WO2003096427A1/ja active Application Filing
- 2003-05-09 CN CNB038105020A patent/CN100388503C/zh not_active Expired - Lifetime
- 2003-05-09 DE DE10392637.2T patent/DE10392637B4/de not_active Expired - Lifetime
- 2003-05-09 AU AU2003235925A patent/AU2003235925A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2003096427A1 (ja) | 2005-09-15 |
| AU2003235925A1 (en) | 2003-11-11 |
| WO2003096427A1 (en) | 2003-11-20 |
| CN100388503C (zh) | 2008-05-14 |
| DE10392637B4 (de) | 2014-09-04 |
| CN1653617A (zh) | 2005-08-10 |
| DE10392637T5 (de) | 2005-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4478012B2 (ja) | 裏面照射型ホトダイオードアレイ及びその製造方法 | |
| US6933489B2 (en) | Back illuminated photodiode array and method of manufacturing the same | |
| EP1835539B1 (en) | Photodiode array and method of manufacturing the same | |
| KR100969123B1 (ko) | 검출기 | |
| US7420257B2 (en) | Backside-illuminated photodetector | |
| US7810740B2 (en) | Back illuminated photodiode array, manufacturing method and semiconductor device thereof | |
| EP1605515B1 (en) | Photodiode array, method for manufacturing same, and radiation detector | |
| US20100108893A1 (en) | Devices and Methods for Ultra Thin Photodiode Arrays on Bonded Supports | |
| CN110349982B (zh) | 包含单个光子雪崩二极管spad结构的半导体装置及传感器 | |
| JP4482455B2 (ja) | 裏面入射型ホトダイオードアレイ、その製造方法及び半導体装置 | |
| JP4220808B2 (ja) | ホトダイオードアレイおよびその製造方法並びに放射線検出器 | |
| JP4220818B2 (ja) | ホトダイオードアレイおよびその製造方法並びに放射線検出器 | |
| US20130334639A1 (en) | Photodiode with reduced dead-layer region | |
| EP2665096B1 (en) | A method of wafer-scale integration of semiconductor devices and semiconductor device | |
| De Vos et al. | Hybrid backside illuminated CMOS imager for high-end Applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090901 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091102 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091215 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100212 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100309 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100312 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4478012 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |