JP4333505B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4333505B2 JP4333505B2 JP2004200448A JP2004200448A JP4333505B2 JP 4333505 B2 JP4333505 B2 JP 4333505B2 JP 2004200448 A JP2004200448 A JP 2004200448A JP 2004200448 A JP2004200448 A JP 2004200448A JP 4333505 B2 JP4333505 B2 JP 4333505B2
- Authority
- JP
- Japan
- Prior art keywords
- heat sink
- semiconductor device
- resin
- wiring board
- electronic element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
また、請求項1に記載の発明では、第1の配線基板(41)および第2の配線基板(42)は、セラミックからなるセラミック基板であることが好ましい。
それによれば、第1の配線基板(41)および第2の配線基板(42)の熱膨脹率を、シリコンからなる第1の電子素子(10)及び第2の電子素子(20)や鉄系金属からなるヒートシンク(30)の熱膨脹率に近づけることができるため、各部材間を接着している接着材などの信頼性を向上することができる。
本例では、第1の電子素子10は、制御素子としてのマイコン11および制御IC12からなる。これらは、シリコン半導体などの半導体基板(半導体チップ)に対して半導体プロセスを用いて、トランジスタなどの素子を形成してなるものである。
また、本実施形態の半導体装置100回路構成は、上記図5に示されるものと同様である。多少繰り返しになるが、本実施形態の半導体装置100の回路構成等について、上記図5および上記図6を参照して簡単に述べておく。
このように、本半導体装置100においては、制御素子10に対して、それよりも電流量および発熱量の大きいパワー素子20から、大きな熱が伝わる。
ここで、本実施形態の半導体装置100のように、制御素子10とパワー素子20とを内蔵した大規模トランスファーモールドにおいては、耐ヒートサイクル性に関連する熱応力が課題となる。
また、本実施形態では、上記図1(b)に示したように、ヒートシンク30における一面と他面との間の側面に、突起部31が形成されており、突起部31が樹脂70に食い込んでいる。そして、このことも、耐ヒートサイクル性に関連する熱応力に対する対策の1つである。
ここで、本実施形態の種々の変形例について述べておく。図3は、上記図1に示したヒートシンク30以外に、本実施形態に適用可能なヒートシンク30の種々の例を示す概略断面図である。
なお、上記実施形態では、第1の電子素子が制御素子であり、第2の電子素子がパワー素子であったが、本発明における各電子素子としては、第2の電子素子が第1の電子素子よりも大電流が流れ且つ大きい発熱を行うものであればよく、制御素子やパワー素子などに限定されない。
20、21、22、23、24 パワーMOS素子(リレー素子)、
30 ヒートシンク
30c ヒートシンクの搭載面
30d ヒートシンクの凹部
31 ヒートシンクの突起部
41 第1の配線基板
42 第2の配線基板
53、54 検査端子
70 樹脂
232 吊りリード
Claims (14)
- 第1の電子素子(10)と前記第1の電子素子(10)よりも大きい電流が流れ且つ大きい発熱を行う第2の電子素子(20)とを備える半導体装置において、
ヒートシンク(30)と、
前記ヒートシンク(30)の一面上に搭載され、それぞれ分離された第1の配線基板(41)、第2の配線基板(42)とを備え、
前記第1の電子素子(10)及び前記第2の電子素子(20)はSiから構成されているとともに、前記第1の配線基板(41)および前記第2の配線基板(42)は、セラミックからなるセラミック基板であり、
前記第1の電子素子(10)、前記第2の電子素子(20)、前記第1の配線基板(41)、前記第2の配線基板(42)および前記ヒートシンク(30)は、樹脂(70)によってモールドされているものであって、
前記第1の電子素子(10)は、前記第1の配線基板(41)の上に実装され、前記第2の電子素子(20)は、前記第2の配線基板(42)の上に実装されており、
前記ヒートシンクは、Feからなり、前記第2の電子素子(20)からの一時的な発熱を蓄熱して前記第1の電子素子(10)への熱伝導を抑制するものであることを特徴とする半導体装置。 - 前記ヒートシンク(30)は、前記第1の配線基板(41)と前記第2の配線基板(42)との間に位置する部位が、切り欠き部(32)となっているものであることを特徴とする請求項1に記載の半導体装置。
- 前記ヒートシンク(30)の他面は、前記樹脂(70)から露出していることを特徴とする請求項1または2に記載の半導体装置。
- 前記ヒートシンク(30)における前記一面と前記他面との間の側面に、突起部(31)が形成されており、前記突起部(31)が前記樹脂(70)に食い込んでいることを特徴とする請求項3に記載の半導体装置。
- 前記第2の電子素子は、パワー素子(20)であり、
前記第1の電子素子は、前記パワー素子(20)を制御するための制御素子(10)であることを特徴とする請求項1ないし4のいずれか1つに記載の半導体装置。 - 前記第2の電子素子は、パワー素子(20)であり、
前記第1の電子素子は、前記パワー素子(20)を制御するための制御素子(10)であり、
前記樹脂(70)のガラス転移温度が、前記パワー素子(20)の動作可能な最高温度よりも高いことを特徴とする請求項3または4に記載の半導体装置。 - 複数の前記第2の電子素子(20)を備え、該複数の前記第2の電子素子(20)には半導体化されたリレー素子が含まれていることを特徴とする請求項1ないし6のいずれか1つに記載の半導体装置。
- 前記第2の電子素子(20)と前記第2の配線基板(42)とを接合する接合部材の厚みを100μm以下にしたことを特徴とする請求項7に記載の半導体装置。
- 前記第1の電子素子(10)、前記第2の電子素子(20)、前記第1の配線基板(41)、前記第2の配線基板(42)および前記ヒートシンク(30)は樹脂(70)によってモールドされ、前記ヒートシンク(30)の他面は前記樹脂(70)から露出しており、前記ヒートシンク(30)の周囲に設けられた信号端子(51、52)と、前記ヒートシンク(30)と接合された前記信号端子(51、52)の吊りリード(232)とを備え、前記樹脂(70)の端部のうち前記吊りリード(232)の周囲に位置する部位では、前記吊りリード(232)の直上に位置する部分が、前記吊りリード(232)の直下に位置する部分よりも引っ込んでいることを特徴とする請求項7に記載の半導体装置。
- 前記ヒートシンク(30)の周囲に設けられた信号端子(51、52)と検査端子(53、54)とを備え、前記信号端子(51、52)は前記ヒートシンク(30)の前記搭載面(30c)と平行な方向に延びるように配置されているとともに、前記検査端子(53、54)は前記信号端子(51、52)の延在方向に対して直交する方向に延びるように配置されていることを特徴とする請求項7に記載の半導体装置。
- 前記樹脂(70)のうち前記検査端子(53、54)が配置され部位には凹部(30d)が形成されており、前記検査端子(53、54)は奥まって配置されていることを特徴とする請求項10に記載の半導体装置。
- 前記樹脂(70)のうち互いに対向する端部の一方に前記第1の信号端子(51)が配置され、当該端部の他方に前記第2の信号端子(52)が配置され、前記第1および第2の信号端子(51、52)の突出方向が1方向にそろっていることを特徴とする請求項10または11に記載の半導体装置。
- 前記樹脂(70)のうち互いに対向する端部の一方に前記第1の検査端子(53)が配置され、当該端部の他方に前記第2の検査端子(54)が配置され、前記第1および第2の検査端子(53、54)の突出方向が1方向にそろっていることを特徴とする請求項10ないし12のいずれか1つに記載の半導体装置。
- 請求項7に記載の半導体装置は、前記第1の電子素子(10)及び前記第2の電子素子(20)により駆動される駆動体及びコネクター(301)と電気的に接続されるとともに、前記コネクターと前記第1の電子素子(10)及び前記第2の電子素子(20)との間に接続され外部からのノイズを除去するコンデンサ(420)は、前記樹脂(70)の表面に直接搭載されることを特徴とする。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004200448A JP4333505B2 (ja) | 2004-04-14 | 2004-07-07 | 半導体装置 |
DE102005016830A DE102005016830A1 (de) | 2004-04-14 | 2005-04-12 | Halbleitervorrichtung und Verfahren zu ihrer Herstellung |
US11/105,548 US7843700B2 (en) | 2004-04-14 | 2005-04-14 | Semiconductor device |
US12/923,968 US8179688B2 (en) | 2004-04-14 | 2010-10-19 | Semiconductor device |
US13/359,776 US20120120610A1 (en) | 2004-04-14 | 2012-01-27 | Semiconductor device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004118889 | 2004-04-14 | ||
JP2004200448A JP4333505B2 (ja) | 2004-04-14 | 2004-07-07 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009113480A Division JP5257229B2 (ja) | 2004-04-14 | 2009-05-08 | 半導体装置およびヒートシンク |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005328015A JP2005328015A (ja) | 2005-11-24 |
JP4333505B2 true JP4333505B2 (ja) | 2009-09-16 |
Family
ID=35474088
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004200448A Expired - Fee Related JP4333505B2 (ja) | 2004-04-14 | 2004-07-07 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4333505B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5257229B2 (ja) * | 2004-04-14 | 2013-08-07 | 株式会社デンソー | 半導体装置およびヒートシンク |
JP2007184424A (ja) * | 2006-01-06 | 2007-07-19 | Nec Electronics Corp | 半導体装置 |
JP4609504B2 (ja) * | 2008-03-04 | 2011-01-12 | 株式会社豊田自動織機 | 電子機器 |
JP2011243839A (ja) * | 2010-05-20 | 2011-12-01 | Mitsubishi Electric Corp | 電力用半導体装置 |
JP6057498B2 (ja) * | 2011-03-09 | 2017-01-11 | 株式会社三社電機製作所 | 半導体装置 |
CN102354688A (zh) * | 2011-10-11 | 2012-02-15 | 深圳市威怡电气有限公司 | 一种功率模块 |
JP6289792B1 (ja) * | 2017-09-28 | 2018-03-07 | 三菱電機株式会社 | 半導体装置、および、半導体装置の製造方法 |
-
2004
- 2004-07-07 JP JP2004200448A patent/JP4333505B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005328015A (ja) | 2005-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070075419A1 (en) | Semiconductor device having metallic lead and electronic device having lead frame | |
US7439452B2 (en) | Multi-chip module packaging with thermal expansion coefficiencies | |
JP2008118067A (ja) | パワーモジュール及びモータ一体型コントロール装置 | |
JP5257229B2 (ja) | 半導体装置およびヒートシンク | |
JP2008141140A (ja) | 半導体装置 | |
JP4333505B2 (ja) | 半導体装置 | |
JP2002222903A (ja) | 半導体パッケージ及び半導体装置 | |
JP4305356B2 (ja) | 半導体装置 | |
JP5065864B2 (ja) | 電力制御モジュール | |
WO2022138068A1 (ja) | 半導体パッケージおよびこれを用いた電子装置 | |
JP2003273319A (ja) | 両面電極半導体素子を有する電子回路装置及び該電子回路装置の製造方法 | |
JP2009141150A (ja) | 半導体装置 | |
JP2005332918A (ja) | 電子装置 | |
JP2007184475A (ja) | 半導体装置 | |
JP4552810B2 (ja) | 半導体装置 | |
JP4400575B2 (ja) | 電子装置の製造方法 | |
JP2004048084A (ja) | 半導体パワーモジュール | |
JP4534613B2 (ja) | 電子装置 | |
JP5164780B2 (ja) | 変速制御装置および電子回路封入装置 | |
JP7469969B2 (ja) | パワーモジュール | |
WO2018150449A1 (ja) | 半導体モジュールおよびその製造方法と、これを備えた駆動装置、電動パワーステアリング装置 | |
JP4225246B2 (ja) | 電子装置の製造方法 | |
JP4443503B2 (ja) | 半導体装置及びその製造方法 | |
JP2007158288A (ja) | 負荷駆動用電子装置 | |
JP6887476B2 (ja) | 半導体パワーモジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060731 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080902 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080909 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090508 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090602 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090615 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4333505 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130703 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |