[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4311376B2 - 半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器 - Google Patents

半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器 Download PDF

Info

Publication number
JP4311376B2
JP4311376B2 JP2005168373A JP2005168373A JP4311376B2 JP 4311376 B2 JP4311376 B2 JP 4311376B2 JP 2005168373 A JP2005168373 A JP 2005168373A JP 2005168373 A JP2005168373 A JP 2005168373A JP 4311376 B2 JP4311376 B2 JP 4311376B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor substrate
electrically connected
semiconductor device
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005168373A
Other languages
English (en)
Other versions
JP2006344737A (ja
Inventor
春樹 伊東
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005168373A priority Critical patent/JP4311376B2/ja
Priority to US11/433,901 priority patent/US7495331B2/en
Priority to KR1020060045642A priority patent/KR20060128640A/ko
Priority to EP06011084A priority patent/EP1732215B1/en
Priority to TW095119256A priority patent/TWI325686B/zh
Priority to CNA2006100887627A priority patent/CN1877989A/zh
Publication of JP2006344737A publication Critical patent/JP2006344737A/ja
Priority to US12/237,750 priority patent/US8012864B2/en
Application granted granted Critical
Publication of JP4311376B2 publication Critical patent/JP4311376B2/ja
Priority to US12/947,861 priority patent/US8004077B2/en
Priority to US13/185,039 priority patent/US8294260B2/en
Priority to US13/624,324 priority patent/US8673767B2/en
Priority to US14/156,806 priority patent/US8896104B2/en
Priority to US14/521,614 priority patent/US20150041992A1/en
Priority to US16/016,329 priority patent/US10361144B2/en
Priority to US16/016,327 priority patent/US10283438B2/en
Priority to US16/016,285 priority patent/US10262923B2/en
Priority to US16/154,711 priority patent/US10312182B2/en
Priority to US16/435,143 priority patent/US10424533B1/en
Priority to US16/569,596 priority patent/US10636726B2/en
Priority to US16/665,707 priority patent/US10727166B2/en
Priority to US16/939,304 priority patent/US11205608B2/en
Priority to US17/555,795 priority patent/US20220115296A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H03H9/0552—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement the device and the other elements being mounted on opposite sides of a common substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Acoustics & Sound (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器に関する。
近年、携帯電話やテレビ受像機等の電子機器において、例えば、共振子や帯域フィルタ等として弾性表面波素子（以下、適宜「ＳＡＷ（Surface Acoustic Wave）素子」と称する）を備えた電子部品が使用されている。下記特許文献１、２にはＳＡＷ素子を備えた電子部品に関する技術の一例が開示されている。特許文献１には、ＳＡＷ素子とそのＳＡＷ素子を駆動制御する集積回路とを同一の空間に配置した電子部品のパッケージに関する技術が開示されている。また、特許文献２には、ＳＡＷ素子を第１基板に実装し、集積回路を第２基板に実装した電子部品のパッケージに関する技術が開示されている。
特開２００２−２９０１８４号公報 特開２００２−２９０２００号公報
ところで、ＳＡＷ素子を備えた電子部品が実装される電子機器の小型化の要求に伴って、ＳＡＷ素子等の電子素子が実装される半導体装置や電子素子が実装された電子部品自体の小型化も要求されている。しかしながら、上述の特許文献１の構成では、ＳＡＷ素子と集積回路とを並列に配置する構成であるため、小型化が困難である。同様に、特許文献２の構成では、ＳＡＷ素子を実装した第１基板と集積回路を実装した第２基板とを重ねるように配置する構成であるため、薄型化（小型化）が困難である。
また、ＳＡＷ素子を備えた電子部品のみならず、特に水晶振動子、圧電振動子、圧電音叉等の気密封止が必要な電子素子を備えた電子部品の小型化も要求される。
本発明は、上記の課題を解決するためになされたものであって、小型化，薄型化及び高機能化を実現することが可能な半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器を提供することを目的とする。
上記目的を達成するために、本発明は、以下の手段を提供する。
本発明の半導体装置は、半導体基板と、
前記半導体基板の第１の面に設けられた外部接続端子と、前記半導体基板の第１の面に設けられるとともに、前記外部接続端子と電気的に接続された第１電極と、該第１電極と電気的に接続され、前記半導体基板の第１の面に設けられるとともに、前記半導体基板の第１の面と対向する第２の面に設けられる電子素子と電気的に接続される第２電極と、前記半導体基板の第２の面に設けられるとともに、前記第２電極に至る溝と、該溝の内部に設けられるとともに、前記第２電極の裏面と電気的に接続された導電部とを備え、前記外部接続端子、前記第１電極、前記第２電極、前記導電部、前記電子素子の順に電気的に接続されていることを特徴とする。
本発明に係る半導体装置では、第２電極に至る溝の内部に導電部を形成することにより、第２電極が導電部を介して電子素子と電気的に接続することが可能となり、また、第１電極が外部接続端子と電気的に接続されているため、外部機器（例えば、回路基板）等と接続可能な半導体装置全体の小型化，薄型化及び高機能化を実現することが可能となる。
また、本発明の半導体装置は、前記半導体基板の第１の面に設けられるとともに、前記第１電極と前記外部接続端子とを電気的に接続させる配線と、前記半導体基板と前記外部接続端子との間に設けられた応力緩和層とを備えることが好ましい。
本発明に係る半導体装置では、配線を介して第１電極と外部接続端子とを電気的に接続させることにより、半導体装置に再配置配線が形成されるので、外部接続端子の形状，配置の自由度が広がる。また、応力緩和層を設けることにより、外部機器等と半導体装置との接続信頼性が高いものとなる。
また、本発明の半導体装置は、前記第２電極の表面には、前記配線と同一の材料の金属膜が設けられていることが好ましい。
本発明に係る半導体装置では、一般的に配線の材料としては、耐腐食性の高い材料が用いられている。したがって、第２電極の表面にも配線と同一の材料の金属膜を設けることにより、第２電極の表面の腐食を防止することができるので、電気的不良の発生を防止することが可能となる。
また、本発明の半導体装置は、前記半導体基板の第２の面に、前記導電部と電気的に接続された他面電極を備えることが好ましい。
本発明に係る半導体装置では、導電部と電気的に接続された他面電極を備えることにより、例えば、電子素子の電極形状に応じた他面電極を形成することで、電子素子との接続形態（実装形態）の設計の自由度を向上させることができる。
また、本発明の半導体装置の製造方法は、半導体基板の第１の面に第１電極を形成する工程と、前記半導体基板の第１の面に前記第１電極と電気的に接続する第２電極を形成する工程と、前記半導体基板上に前記第１電極と前記外部接続端子とを電気的に接続する配線を形成する工程と、前記半導体基板と前記外部接続端子との間に応力緩和層を形成する工程と、前記半導体基板の第１の面に対向する第２の面から前記第２電極に向かって前記半導体基板に溝を形成する工程と、前記溝の側壁に絶縁膜を形成する工程と、前記溝に前記第２の面に設けられる電子素子と前記第２電極とを電気的に接続する導電部を形成する工程とを有し、前記外部接続端子、前記第１電極、前記第２電極、前記導電部、前記電子素子の順に電気的に接続されていることを特徴とする。
本発明に係る半導体装置の製造方法では、第２電極が形成されていない半導体基板の第２の面から溝を形成するため、第２電極と電気的に接続させる導電部を形成し易い。また、溝の側壁に絶縁膜を形成した後、溝に第２電極と電気的に接続された導電部を形成するので、導電部と半導体基板とは良好に絶縁が取れた状態になるため、第２電極から導電部を介して電子素子に正確に電圧を供給することができ、電子素子を良好に駆動させることが可能となる。
また、本発明の半導体装置の製造方法は、前記溝を形成する工程は、フォトリソグラフィ法及びエッチング法を用いることが好ましい。
本発明に係る半導体装置の製造方法では、シリコン基板に溝をフォトリソグラフィ及びエッチングにより形成するため、高精度に形成することができる。
また、本発明の半導体装置の製造方法は、前記半導体装置の第２の面に設けられる他面電極と、前記導電部とを一体に形成することが好ましい。
本発明に係る半導体装置の製造方法では、他面電極と導電部とを一体に形成することにより、効率良く半導体装置を製造することができ、半導体装置の低コスト化を実現することが可能となる。
また、本発明の半導体装置の製造方法は、前記半導体装置を同一の基板に複数同時に形成した後、前記基板を前記半導体装置毎に切断することが好ましい。
本発明に係る半導体装置の製造方法では、基板上に複数の半導体装置を同時に形成し、その後、その基板を半導体装置毎に切断することで、効率良く半導体装置を製造することができ、半導体装置の低コスト化を実現できる。
本発明の電子部品は、半導体基板と、前記半導体基板の第１の面に設けられた外部接続端子と、前記半導体基板の第１の面に設けられるとともに、前記外部接続端子と電気的に接続された第１電極と、該第１電極と電気的に接続され、前記半導体基板の第１の面に設けられるとともに、前記半導体基板の第１の面と対向する第２の面に設けられる電子素子と電気的に接続される第２電極と、前記半導体基板の第２の面に設けられるとともに、前記第２電極に至る溝と、該溝の内部に設けられるとともに、前記第２電極の裏面と電気的に接続された導電部と、前記半導体基板の第２の面に設けられ、前記導電部と電気的に接続された電子素子と、前記電子素子を封止する封止部材とを備え、前記外部接続端子、前記第１電極、前記第２電極、前記導電部、前記電子素子の順に電気的に接続されていることを特徴とする。
本発明に係る電子部品では、半導体基板の第２の面に電子素子を設け、この電子素子と導電部とを電気的に接続させることにより、第２電極が導電部を介して電子素子と電気的に接続することが可能となる。また、第１電極が外部接続端子と電気的に接続しているため、外部機器等と接続可能な電子部品全体の小型化及び薄型化を実現することが可能となる。さらに、電子素子は封止部材によって封止されているので、電子部品全体の小型化及び薄型化を実現しつつ、電子素子を良好に駆動させることが可能となる。
また、本発明の電子部品は、前記封止部材が前記半導体基板の第２の面から離間されて配置されるとともに、前記電子素子が前記封止部材側に設けられていることが好ましい。
本発明に係る電子部品では、電子素子が封止部材側に設けられているため、電子素子と導電部とを電気的に接続させることで、電子素子の封止を行うことができる。したがって、簡易な構成により、封止された電子部品を得ることが可能となる。
また、本発明の電子部品は、前記半導体基板の第２の面と前記半導体基板の第２の面から離間されて配置された前記封止部材との間に支持基板が設けられ、前記電子素子が、前記支持基板上に設けられていることが好ましい。
本発明に係る電子部品では、支持基板に電子素子が設けられているため、電子素子を良好に支持した状態で電子素子と導電部とを電気的に接続させることができる。したがって、電子素子を良好に駆動させることができる。
また、本発明の電子部品は、前記電子素子が、前記半導体基板の第２の面から離間されて配置された支持基板に保持され、前記封止部材が、前記支持基板に保持された電子素子を封止するとともに、前記電子素子と電気的に接続された電子素子電極を備えることが好ましい。
本発明に係る電子部品では、支持基板に保持された電子素子が封止部材により封止されているため、封止部材に設けられた電子素子電極と導電部とを電気的に接続させることにより、小型化，薄型化を実現しつつ、電子素子を良好に駆動させることができる。
前記半導体基板の第２の面に、前記導電部と前記電子素子とを電気的に接続させた他面電極を備えることが好ましい。
本発明に係る電子部品では、導電部と電子素子とを電気的に接続させた他面電極を備えることにより、例えば、電子素子の電極形状に応じた他面電極を形成することで、電子素子と第２電極との導通状態を良好にすることが可能となる。
本発明の回路基板は、上記の電子部品が実装されていることを特徴とする。
本発明に係る回路基板では、小型化・薄型化が実現された電子部品が実装された回路基板（プリント配線板等）を提供することができる。したがって、この回路基板を電子機器等に実装した際にも、電子機器全体の大型化を防止することができる。
本発明の電子機器は、上記の電子部品が実装されていることを特徴とする。
本発明に係る電子機器では、小型化・薄型化が実現された電子部品が実装された電子機器を提供することができる。したがって、小型化された電子機器を得ることができる。
[半導体装置の一実施形態]
次に、本発明の半導体装置の一実施形態について、図１から図６を参照して説明する。
本実施形態に係る半導体装置１は、図１に示すように、シリコン基板（半導体基板）１０と、シリコン基板１０の第１の面１０ａに形成され、外部機器であるプリント配線板（回路基板）Ｐに電気的に接続される接続部２０とを備えている。
シリコン基板１０は、図１に示すように、第１の面１０ａから対向する第２の面１０ｂに第２電極２３に至る溝１１が形成されており、この溝１１の内部には導電性材料が充填された導電部１２が設けられている。また、溝１１の側壁には絶縁膜１３が設けられており、導電部１２とシリコン基板１０とは電気的に絶縁されている。
また、シリコン基板１０の第２の面１０ｂの表面には、溝１１が形成された領域以外の領域に裏面絶縁層１４が形成されている。この裏面絶縁層１４上には、電子素子として、例えば、弾性表面波素子「ＳＡＷ（Surface Acoustic Wave）素子」の電極に応じた裏面電極（他面電極）１５が、図３に示すように形成されている。
接続部２０は、シリコン基板１０の第１の面１０ａ上に設けられた下地層２１と、下地層２１の複数の所定領域のそれぞれに設けられた第１電極２２及び第２電極２３と、これら電極２２，２３が設けられた領域以外の領域に設けられた第１絶縁層２４と、この第１絶縁層２４上に形成された配線部３０とを備えている。この下地層２１は、例えば酸化珪素（ＳｉＯ２）、窒化珪素（Ｓｉ３Ｎ４）等の絶縁性材料によって形成されている。また、第１，第２電極２２，２３の材料としては、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、あるいは、これらを含む合金等が挙げられる。
なお、シリコン基板１０には、図２に示すように、複数の電極が形成されていても構わないが、本実施形態では、第１電極２２及び第２電極２３のみについて説明する。
また、第２電極２３は、第１絶縁層２４に覆われていても構わない。
なお、不図示ではあるが、下地層２１の下には、例えばトランジスタ，メモリ素子を有する集積回路が形成されている。そして、この集積回路が、第１電極２２及び第２電極２３と電気的に接続されている。
配線部３０は、図１及び図２に示すように、第１絶縁層２４上に設けられた第１電極２２と電気的に接続された第１配線（配線）３１と、第２電極２３の表面に設けられた金属膜３２と、この第１配線（配線）３１及び金属膜３２上に設けられた第２絶縁層（応力緩和層）３３と、第２絶縁層３３上に形成されるとともに、第１配線３１と電気的に接続された第２配線（配線）３４と、第２配線３４上に形成された第３絶縁層３５とを備えている。また、第１配線３１の一部が第２絶縁層３３より露出してランド部３６を形成しており、このランド部３６と第２配線３４とが電気的に接続されている。さらに、第２配線３４上にはバンプ（外部接続端子）３７が設けられ、半導体装置１はこのバンプ３７を介してプリント配線板Ｐに電気的に接続されている。また、第３絶縁層３５は、第２絶縁層３３上及び第２配線３４上のバンプ３７が形成される領域以外の領域を覆うように設けられている。
また、第１電極２２は、第１配線３１及び第２配線３４を介してバンプ３７と電気的に接続されている。また、第２電極２３は、シリコン基板１０の第１の面１０ａ上に設けられた下地層２１上に形成されとともに、溝１１により一部が露出されている。これにより、この第２電極２３は、第２電極２３の裏面２３ａで溝１１の内部の導電部１２の一端部１２ａと電気的に接続されている。また、導電部１２の他端部１２ｂは、シリコン基板１０の第２の面１０ｂに設けられた裏面電極１５と電気的に接続されている。すなわち、第２電極２３はシリコン基板１０の第２の面１０ｂに設けられる電子素子と電気的に接続されるようになっている。
また、第１，第２配線３１，３４の材料としては、金（Ａｕ）、銅（Ｃｕ）、銀（Ａｇ）、チタン（Ｔｉ）、タングステン（Ｗ）、チタンタングステン（ＴｉＷ）、窒化チタン（ＴｉＮ）、ニッケル（Ｎｉ）、ニッケルバナジウム（ＮｉＶ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、パラジウム（Ｐｄ）等が挙げられる。この第１，第２配線３１，３４としては、上述した材料の単層構造であっても良いし、複数組み合わせて積層構造にしても良い。
また、第１，第２，第３絶縁層２４，３３，３５は、樹脂（合成樹脂）によって形成されている。これら第１，第２，第３絶縁層２４，３３，３５を形成するための形成材料としては、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、アクリル樹脂、フェノール樹脂、ＢＣＢ（benzocyclobutene）及びＰＢＯ（polybenzoxazole）等、絶縁性がある材料であれば良い。
なお、第１絶縁層２４は、酸化珪素（ＳｉＯ２）、窒化珪素（Ｓｉ３Ｎ４）等の絶縁性材料によって形成されていても良い。
また、金属膜３２の材料は、第１，第２配線３１，３４と同一の材料であることが好ましい。金属膜３２の材料としては、Ａｕ、ＴｉＷ、Ｃｕ、Ｃｒ、Ｎｉ、Ｔｉ、Ｗ、ＮｉＶ、Ａｌ等の金属を使用することができる。また、金属膜３２は、これらの金属を積層して形成することも可能である。なお、金属膜（積層構造の場合、少なくとも１層）３２は、電極よりも耐腐食性の高い材料、例えばＡｕ、ＴｉＷ、Ｃｒを用いて形成することが好ましい。これにより、電極の腐食を阻止して、電気的不良の発生を防止することが可能になるからである。
［半導体装置の製造方法］
次に、図４及び図５を参照しながら半導体装置１の製造方法について説明する。ここで、本実施形態においては、半導体装置１は同一のシリコン基板（基板）１００上に複数（図６参照）同時に一括して形成されるが、簡単のため図４及び図５においては１つの半導体装置１を形成する場合が示されている。
まず、図４（ａ）に示すように、シリコン基板１０の第１の面１０ａ上に下地層２１を形成した後、下地層２１上に第１，第２電極２２，２３を形成する。そして、第１，第２電極２２，２３上に第１絶縁層２４を形成し、周知のフォトリソグラフィ法及びエッチング法により、第１，第２電極２２，２３を覆う絶縁材料を除去する。なお、第２電極２３を覆う絶縁材料は必ずしも除去しなくても良い。次いで、第１電極２２を含む第１絶縁層２４上には第１配線３１を形成し、第２電極２３の表面には金属膜３２を形成する。第１配線３１の形成方法としては、例えば、ＴｉＷ、Ｃｕの順にスパッタ法により形成した後、Ｃｕをめっき法で形成することにより行われる。
次に、第１配線３１及び金属膜３２を覆うように第２絶縁層３３を形成し、周知のフォトリソグラフィ法により、第２絶縁層３３のランド部３６に対応する領域が除去され、第１配線３１の一部が露出されてランド部３６となる。そして、ランド部３６に接続するように、第２絶縁層３３上に第２配線３４が形成され、その後、第２絶縁層３３上及び第２配線３４上のバンプ３７が形成される領域以外の領域を覆うように第３絶縁層３５を設けることにより、図４（ａ）に示すような形態となる。
次に、図４（ｂ）に示すように、シリコン基板１０の第２の面１０ｂ上にフォトレジスト４０をマスクとして用い、ドライエッチングにより、第２電極２３に対応したシリコン基板１０及び下地層２１を除去する。これにより、図４（ｃ）に示すように、シリコン基板１０の第２の面１０ｂから、第１の面１０ａに設けられた第２電極２３の裏面２３ａが露出するまでエッチングを行い、溝１１を形成する。
なお、フォトレジスト４０をマスクとしたが、これに限ることはなく、例えば、ハードマスクとしてＳｉＯ２膜を用いても良く、フォトレジストマスク及びハードマスクを併用しても良い。また、エッチング方法としてはドライエッチングに限らず、ウエットエッチング、レーザ加工、あるいはこれらを併用しても良い。
次に、図５（ａ）に示すように、シリコン基板１０の第２の面１０ｂ及び溝１１の内壁に裏面絶縁層１４及び絶縁膜１３を形成する。裏面絶縁層１４及び絶縁膜１３は、電流リークの発生、酸素及び水分等による半導体基板１０の浸食等を防止するために設けられ、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）を用いて形成した正珪酸四エチル（Tetra Ethyl Ortho Silicate：Ｓｉ（ＯＣ２Ｈ５）４：以下、ＴＥＯＳという）、すなわちＰＥ−ＴＥＯＳ、及び、オゾンＣＶＤを用いて形成したＴＥＯＳ、すなわちＯ３−ＴＥＯＳまたはＣＶＤを用いて形成した酸化珪素（ＳｉＯ２）を用いることができる。なお、裏面絶縁層１４及び絶縁膜１３は、絶縁性があれば、他の物でも良く、樹脂でもよい。そして、第２電極２３の裏面２３ａ部分に設けられた絶縁膜１３をドライエッチングあるいはレーザ加工により除去することで、図５（ｂ）に示すように、溝１１の側壁のみに絶縁層１３が設けられた形態となる。
次に、電気化学プレーティング（ＥＣＰ）法を用いて、溝１１の内部にめっき処理が施され、その溝１１の内側に導電部１２を形成するための導電性材料を配置し、導電部１２の一端部１２ａと露出した第２電極２３とが、第２電極２３の裏面２３ａで電気的に接続される。導電部１２を形成するための導電性材料としては、例えば銅（Ｃｕ）を用いることができ、導電部１２には銅（Ｃｕ）が埋め込まれる。本実施形態における導電部１２を形成する工程には、例えば、ＴｉＮ、Ｃｕをスパッタ法で形成（積層）する工程と、Ｃｕをめっき法で形成する工程とが含まれる。なお、ＴｉＷ、Ｃｕをスパッタ法で形成（積層）する工程と、Ｃｕをめっき法で形成する工程とが含まれたものであってもよい。なお、導電部１２の形成方法としては、上述した方法に限らず、導電ペースト、溶融金属、金属ワイヤ等を埋め込んでもよい。
また、本実施形態では、溝１１の内部を導電部１２で埋め込んでいるが、完全に埋め込まなくても、溝１１の内壁に導電部１２を設けて、第２電極２３の裏面２３ａで電気的に接続される形態でも良い。
導電部１２を形成した後、シリコン基板１０の第２の面１０ｂにこの導電部１２と電気的に接続されるように裏面電極１５を形成することにより、図５（ｃ）に示すような形態となる。なお、裏面電極１５は、導電部１２と同時、すなわち、一体的に形成しても良い。次に、シリコン基板１０の第１の面１０ａ側に設けられた第２配線３４上に、例えば鉛フリーはんだからなるバンプ３７を搭載する。なお、バンプ３７を設ける際には、はんだボールを第２配線３４上に搭載する形態でもよいし、はんだペーストを第２配線３４上に印刷する形態でもよい。
そして、図６に示すように、ダイシング装置１１０によって、シリコン基板１００が半導体装置１毎にダイシング（切断）される。このように、シリコン基板１００上に複数の半導体装置１を略同時に形成し、その後、そのシリコン基板１００を半導体装置１毎に切断することで、図１に示す半導体装置１を得ることができる。このようにして、効率良く半導体装置１を製造することができ、半導体装置１の低コスト化を実現できる。
本実施形態に係る半導体装置１によれば、第２電極２３に至る溝１１の内部に導電部１２を形成することにより、第２電極２３が、導電部１２を介して電子素子と電気的に接続することが可能となり、また、第１電極２２がバンプ３７と電気的に接続されているため、外部機器等と接続可能な半導体装置１全体の小型化，薄型化及び高機能化を実現することが可能となる。
［電子部品の第１実施形態］
次に、上述した半導体装置１に電子素子としてＳＡＷ素子（電子素子）６０が実装された電子部品５０の第１実施形態について、図７を参照して説明する。なお、以下に説明する各実施形態において、上述した一実施形態に係る半導体装置１と構成を共通とする箇所には同一符号を付けて、説明を省略することにする。
本実施形態の電子部品５０に用いられる半導体装置５１は、裏面電極１５を設けていない点以外は上述した半導体装置１と同一の構成を有している。
電子部品５０は、図８に示すように、圧電薄膜（図示略）とこの圧電薄膜に接する櫛歯電極６１とを備えている。そして、電子部品５０は、図７に示すように、シリコン基板１０の第２の面１０ｂ側に、導電部１２の他端部１２ｂと電気的に接続されるように、直接電子素子６０が形成されている。また、不図示ではあるが、シリコン基板１０の第１の面１０ａ側には、例えばトランジスタ，メモリ素子を有する集積回路が形成されている。そして、導電部１２の一端部１２ａが、この集積回路と第２電極２３を介して電気的に接続されている。したがって、シリコン基板１０の第２の面１０ｂに設けられた電子素子６０と、シリコン基板１０の第１の面１０ａ側に設けられた集積回路とが導電部１２を介して電気的に接続されている。
また、電子部品５０は、シリコン基板１０の第２の面１０ｂとの間でＳＡＷ素子６０を封止する封止部材５２を備えている。本実施形態において封止部材５２はガラス基板によって形成されているが、シリコン基板であってもよい。封止部材５２は、シリコン基板１０の第２の面１０ｂから離間された位置に設けられている。シリコン基板１０の第２の面１０ｂの周縁部と封止部材５２の内面５２ａの周縁部とは、接着剤層５３により接着されている。接着剤層５３は、例えばポリイミド樹脂等の合成樹脂で形成されている。そして、シリコン基板１０の第２の面１０ｂと、封止部材５２の内面５２ａと、接着剤層５３とで囲まれた内部空間５５は略密閉（気密封止）されており、その内部空間５５にＳＡＷ素子６０が配置された構成となっている。
［電子部品の製造方法］
次に、電子部品５０の製造方法について説明する。
まず、上述した半導体装置１の製造方法と同様の工程により、導電部１２まで形成した後、シリコン基板１０の第２の面１０ｂにＳＡＷ素子６０を形成する。このＳＡＷ素子６０を形成する工程には、圧電薄膜を形成する工程と、圧電薄膜に接するように、図８に示すような櫛歯電極６１を形成する工程と、保護膜（図示略）を形成する工程とが含まれる。さらには、ＳＡＷ素子６０を形成する工程には、プラズマ等をＳＡＷ素子６０に照射して周波数調整を行う工程が含まれる。圧電薄膜の形成材料としては、酸化亜鉛（ＺｎＯ）、窒化アルミニウム（ＡｌＮ）、ニオブ酸リチウム（ＬｉＮｂＯ３）、タンタル酸リチウム（ＬｉＴａＯ３）、ニオブ酸カリウム（ＫＮｂＯ３）等が挙げられる。櫛歯電極６１の形成材料としては、アルミニウムを含む金属が挙げられる。保護膜の形成材料としては、酸化珪素（ＳｉＯ２）、窒化珪素（Ｓｉ３Ｎ４）、窒化チタン（ＴｉＮ）等が挙げられる。そして、形成されるＳＡＷ素子６０は、シリコン基板１０の第２の面１０ｂで、導電部１２の他端部１２ｂと電気的に接続される。
次に、シリコン基板１０の第２の面１０ｂ及び封止部材５２の内面５２ａのうち少なくとも一方に、接着剤層５３を形成するための接着剤が設けられる。接着剤層５３としては、例えば感光性のポリイミド接着剤等を使用することができる。そして、その接着剤層５３を介して、シリコン基板１０の第２の面１０ｂと封止部材５２の内面５２ａとが対向するように、それらシリコン基板１０と封止部材５２とが接合される。これにより、図７に示すような形態が得られる。
ここで、封止は、内部空間５５を真空にする真空封止、内部空間５５をＮ２、Ａｒ、Ｈｅ等の所定ガスで置換するガス置換封止等してもよい。なお、シリコン基板１０と封止部材５２とを接合するとき、シリコン基板１０の第２の面１０ｂの周縁部に沿って金属突起を設け、封止部材５２の内面５２ａに、前記金属突起と接着するための金属層を設け、それら金属突起及び金属層を介してシリコン基板１０と封止部材５２とを接合するようにしてもよい。封止部材５２にガラスを用いた場合には、封止後に、レーザー等によりＳＡＷ素子６０の周波数調整が可能となる。その後、シリコン基板１０の第１の面１０ａ側に設けられた第２配線３４上に、例えば鉛フリーはんだからなるバンプ３７が搭載される。なお、バンプ３７を設ける際には、はんだボールを第２配線３４上に搭載する形態でもよいし、はんだペーストを第２配線３４上に印刷する形態でもよい。
その後、この電子部品５０も半導体装置１と同様に、同一のシリコン基板（基板）上に半導体装置５０，ＳＡＷ素子６０及び封止部材５２等を同時に一括して形成している。そこで、この電子部品５０を半導体装置１と同様にしてダイシング装置１１０によって、電子部品５０毎にダイシング（切断）される。これにより、電子部品５０を低コストで製造できる。製造された電子部品５０は、バンプ３７を介してプリント配線板Ｐ等に搭載される。
本実施形態に係る電子部品５０によれば、シリコン基板１０の第２の面１０ｂ側にＳＡＷ素子６０を設け、導電部１２の他端部１２ｂとこのＳＡＷ素子６０とを接続したので、シリコン基板１０の第１の面１０ａ側にＳＡＷ素子６０を駆動制御する集積回路を設けておくことで、導電部１２を介してＳＡＷ素子６０と集積回路とを電気的に接続することができる。したがって、電子部品５０全体の小型化・薄型化を実現しつつ、ＳＡＷ素子６０を良好に駆動することができる。そして、ＳＡＷ素子６０は封止部材５２によって第２の面１０ｂとの間で封止されるので、小型化・薄型化を実現しつつ、ＳＡＷ素子６０を良好に封止することができ、ＳＡＷ素子６０を良好に駆動することができる。
［電子部品の第２実施形態］
次に、上述した半導体装置１に電子素子としてＳＡＷ素子７１が実装された電子部品７０の第２実施形態について、図９を参照して説明する。なお、以下に説明する各実施形態において、上述した第１実施形態に係る電子部品５０と構成を共通とする箇所には同一符号を付けて、説明を省略することにする。
本実施形態に係る電子部品７０は、ＳＡＷ素子７１が、シリコン基板１０の第２の面１０ｂに形成されておらず、シリコン基板１０の第２の面１０ｂから離間された位置に配された封止部材５２に設けられている点で第１実施形態と異なる。
ＳＡＷ素子７１は、シリコン基板１０の第２の面１０ｂと対向する封止部材５２の内面５２ａに設けられている。また、ＳＡＷ素子７１には、シリコン基板１０の第２の面１０ｂと対向する面に端子７２が設けられている。
半導体装置７３には、シリコン基板１０の第２の面１０ｂの溝１１上に裏面電極（他面電極）５４が形成されている。そして、この裏面電極５４と導電部１２の他端部１２ｂとが電気的に接続されている。裏面電極５４は、ＳＡＷ素子７１の端子７２に対応した位置に形成されている。すなわち、第２電極２３は、シリコン基板１０の第２の面１０ｂに設けられるＳＡＷ素子７１と導電部１２及び裏面電極５４を介して電気的に接続されるようになっている。
また、封止部材５２は、シリコン基板、水晶基板、シリコン及びダイヤを有する基板によって構成されている。
電子部品７０の製造方法としては、封止部材５２の内面５２ａ上に予めＳＡＷ素子７１を形成しておき、その後、シリコン基板１０の第２の面１０ｂに形成され裏面電極５４と、封止部材５２の内面５２ａ上に形成されたＳＡＷ素子７１の端子７２とが電気的に接続するように、シリコン基板１０と封止部材５２とを接着剤層５３を介して接合することにより、図９に示す電子部品７０が得られる。なお、裏面電極５４と端子５１とは、接着剤層３０の収縮による圧接でもよい。
本実施形態に係る電子部品７０によれば、シリコン基板１０とは別の部材、すなわち、封止部材５２にＳＡＷ素子７１を設けることにより、シリコン基板１０に掛かる熱応力、膜応力の影響を受けにくいため、良好な特性を得ることができる。
［電子部品の第３実施形態］
次に、上述した半導体装置１に電子素子としてＳＡＷ素子８１が実装された電子部品８０の第３実施形態について、図１０を参照して説明する。
本実施形態に係る電子部品８０は、ＳＡＷ素子８１は、シリコン基板１０の第２の面１０ｂに形成されておらず、ＳＡＷ素子８１が支持基板８２上に設けられている点で、第２実施形態と異なる。
支持基板８２は、シリコン基板１０の第２の面１０ｂとシリコン基板１０の第２の面１０ｂから離間された位置に配された封止部材５２との間に設けられている。また、ＳＡＷ素子８１は、シリコン基板１０の第２の面１０ｂと対向する支持基板８２の面８２ａ側に設けられている。さらに、ＳＡＷ素子８１は、電子部品７０の第２実施形態と同様に、シリコン基板１０の第２の面１０ｂと対向する面に端子８３が設けられている。そして、この端子８３と裏面電極５４とが電気的に接続されている。
本実施形態に係る電子部品８０によれば、シリコン基板１０とは別の部材、すなわち、支持基板８２にＳＡＷ素子８１を設けることにより、シリコン基板１０に掛かる熱応力、膜応力の影響を受けにくいため、良好な特性を得ることができる。また、支持基板８２により、ＳＡＷ素子８１を良好に支持した状態で、ＳＡＷ素子８１と導電部１２とを電気的に接続させることが可能となる。
［電子部品の第４実施形態］
次に、上述した半導体装置１に電子素子としてＡＴ振動子（水晶振動子）９１が実装された電子部品９０の第４実施形態について、図１１を参照して説明する。
本実施形態に係る電子部品９０は、ＡＴ振動子９１が、支持基板９２に保持された状態で封止部材９３により封止されている点で第２実施形態と異なる。
支持基板９２は、シリコン基板１０の第２の面１０ｂから離間されて配置されており、ＡＴ振動子９１が、シリコン基板１０の第２の面１０ｂと対向する支持基板９２の内面９２ａに設けられている。そして、ＡＴ振動子９１は、支持基板９２とシリコン基板１０の第２の面１０ｂとの間に設けられたガラス基板からなる封止部材９３により封止されている。そして、支持基板９２の内面９２ａと、封止部材９３の内面９３ａとで囲まれた内部空間９５は略密閉（気密封止）されている。
また、封止部材９３には、シリコン基板１０の第２の面１０ｂと対向する面に電子素子電極９４が設けられている。そして、この電子素子電極９４と裏面電極５４とが電気的に接続されている。すなわち、第２電極２３は、シリコン基板１０の第２の面１０ｂに設けられる導電部１２及び裏面電極５４を介して、ＡＴ振動子９１と電気的に接続されるようになっている。
また、シリコン基板１０の第２の面１０ｂの周縁部と支持基板９２の周縁部及び第２の面１０ｂと封止部材９３との間は、封止樹脂９６により封止されている。
本実施形態に係る電子部品９０によれば、封止部材９３により支持基板９２に保持されたＡＴ振動子が封止されているため、封止部材９３に設けられた電子素子電極９４と導電部１２とを電気的に接続させることにより、小型化，薄型化を実現しつつ、電子素子を良好に駆動させることができる。
＜電子機器＞
図１２は、上述した電子部品５０，７０，８０，９０を搭載した電子機器の一例を示す図であって、携帯電話３００を示す図である。小型化・薄型化及び高機能化が実現された本発明の電子部品を搭載したので、小型の携帯電話３００が実現される。
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記半導体装置１の一実施形態において裏面電極１５を設けたが、電子部品の電極が直接導電部１２の他端部１２ｂに接続されていても良い。
また、電子素子６０，７１，８１，９１と接続する裏面電極１５，５４の表面あるいは導電部１２の他端部１２ｂの表面には、金属接続しやすいように、金などの表面処理、あるいはロウ材（ＳｎＡｇめっき等）を設けることが好ましい。また、上記各本実施形態においても、最終工程でダイシングする形態の他に、適切な工程（途中工程）で個片化するようにしてもよい。
さらに、封止部材５２，９３をガラス基板によって構成した場合、そのガラス基板からなる封止部材５２，９３をダイシング（切断）する際には、図６を参照して説明したダイシング装置１１０によってダイシングすることもできるが、レーザを照射することによってダイシングを行うことや、ドライエッチング又はウエットエッチングの手法を用いてダイシングを行うこともできる。
また、本発明に係る電子素子としては、第１，第２，第３実施形態においてＳＡＷ素子を用いて説明したが、これに限らす、封止を必要とする素子、例えば、水晶振動子、圧電振動子、圧電音叉等であってもよい。また、第４実施形態においてはＡＴ振動子（水晶振動子）を用いて説明したが、これに限らす、封止を必要とする素子、例えば、ＳＡＷ素子、圧電振動子、圧電音叉等であってもよい。
また、必要に応じては、シリコン基板１０に接続部３０を形成した後、シリコン基板１０の薄型化を行うことも可能である。シリコン基板１０を薄くする方法としては、まず、紫外光（ＵＶ光）の照射により剥離可能な接着剤で、シリコン基板１０の第１の面１０ａ側に不図示のガラス板を貼り付ける。このガラス板はＷＳＳ（Wafer Support System）と呼ばれるものの一部であって、シリコン基板１０をガラス板に支持した後、このガラス板を貼り付けた状態で、シリコン基板１０の第２の面１０ｂに対して研磨処理、ドライエッチング処理、あるいはウエットエッチング処理等の所定の処理を施す。これにより、シリコン基板１０が薄くされる。
本発明の一実施形態に係る半導体装置を示す断面図である。 図１の半導体装置のＡ矢視における平面図である。 図１の半導体装置のＢ矢視における平面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の第１実施形態に係る電子部品を示す断面図である。 図７の電子部品の電極を示す平面図である。 本発明の第２実施形態に係る電子部品を示す断面図である。 本発明の第３実施形態に係る電子部品を示す断面図である。 本発明の第４実施形態に係る電子部品を示す断面図である。 本発明の電子部品が搭載された電子機器を示す図である。
符号の説明
Ｐ…プリント配線板（回路基板）、１，５１，７３…半導体装置、１０…シリコン基板（半導体基板）、１０ａ…シリコン基板の第１の面、１０ｂ…シリコン基板の第２の面、１１…溝、１２…導電部、１５，５４…裏面電極（他面電極）、２２…第１電極、２３…第２電極、２３ａ…第２電極の裏面、３１…第１配線層（配線層）、３３…第２絶縁層（応力緩和層）、３４…第２配線層（配線層）、３７…バンプ（外部接続端子）、５０，７０，８０，９０…電子部品、５２，９３…封止部材、６０，７１，８１，９１…ＳＡＷ素子（電子素子）、９２…支持基板、９４…電子素子電極、１００…シリコン基板（基板）、３００…電子機器

Claims (15)

  1. 半導体基板と、
    前記半導体基板の第１の面に設けられた外部接続端子と、
    前記半導体基板の第１の面に設けられるとともに、前記外部接続端子と電気的に接続された第１電極と、
    前記半導体基板に設けられた集積回路を介して前記第１電極と電気的に接続され、前記半導体基板の第１の面に設けられるとともに、前記半導体基板の第１の面と対向する第２の面に設けられる電子素子と電気的に接続される第２電極と、
    前記半導体基板の第２の面に設けられるとともに、前記第２電極に至る溝と、
    該溝の内部に設けられるとともに、前記第２電極の裏面と電気的に接続された導電部とを備え、
    前記外部接続端子、前記第１電極、前記集積回路、前記第２電極、前記導電部、前記電子素子の順に電気的に接続されていることを特徴とする半導体装置。
  2. 前記半導体基板の第１の面に設けられるとともに、前記第１電極と前記外部接続端子とを電気的に接続させる配線と、
    前記半導体基板と前記外部接続端子との間に設けられた応力緩和層とを備えることを特徴とする請求項１に記載の半導体装置。
  3. 前記第２電極の表面には、前記配線と同一の材料の金属膜が設けられていることを特徴とする請求項２に記載の半導体装置。
  4. 前記半導体基板の第２の面に、前記導電部と電気的に接続された他面電極を備えることを特徴とする請求項１から請求項３のいずれか１項に記載の半導体装置。
  5. 半導体基板の第１の面に第１電極を形成する工程と、
    前記半導体基板の第１の面に前記半導体基板に設けられた集積回路を介して前記第１電極と電気的に接続される第２電極を形成する工程と、
    前記半導体基板上に前記第１電極と前記外部接続端子とを電気的に接続する配線を形成する工程と、
    前記半導体基板と前記外部接続端子との間に応力緩和層を形成する工程と、
    前記半導体基板の第１の面に対向する第２の面から前記第２電極に向かって前記半導体基板に溝を形成する工程と、
    前記溝の側壁に絶縁膜を形成する工程と、
    前記溝に前記第２の面に設けられる前記電子素子と前記第２電極とを電気的に接続する導電部を形成する工程とを有し、
    前記外部接続端子、前記第１電極、前記集積回路、前記第２電極、前記導電部、前記電子素子の順に電気的に接続されていることを特徴とする半導体装置の製造方法。
  6. 前記溝を形成する工程は、フォトリソグラフィ法及びエッチング法を用いることを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 前記半導体装置の第２の面に設けられる他面電極と、前記導電部とを一体に形成することを特徴とする請求項５または請求項６に記載の半導体装置の製造方法。
  8. 前記半導体装置を同一の基板に複数同時に形成した後、前記基板を前記半導体装置毎に切断することを特徴とする請求項５から請求項７のいずれか１項に記載の半導体装置の製造方法。
  9. 半導体基板と、
    前記半導体基板の第１の面に設けられた外部接続端子と、
    前記半導体基板の第１の面に設けられるとともに、前記外部接続端子と電気的に接続された第１電極と、
    前記半導体基板に設けられた集積回路を介して前記第１電極と電気的に接続され、前記半導体基板の第１の面に設けられるとともに、前記半導体基板の第１の面と対向する第２の面に設けられる電子素子と電気的に接続される第２電極と、
    前記半導体基板の第２の面に設けられるとともに、前記第２電極に至る溝と、
    該溝の内部に設けられるとともに、前記第２電極の裏面と電気的に接続された導電部と、
    前記半導体基板の第２の面に設けられ、前記導電部と電気的に接続された電子素子と、
    前記電子素子を封止する封止部材とを備え、
    前記外部接続端子、前記第１電極、前記集積回路、前記第２電極、前記導電部、前記電子素子の順に電気的に接続されていることを特徴とする電子部品。
  10. 前記封止部材が前記半導体基板の第２の面から離間されて配置されるとともに、前記電子素子が前記封止部材側に設けられていることを特徴とする請求項９に記載の電子部品。
  11. 前記半導体基板の第２の面と前記半導体基板の第２の面から離間されて配置された前記封止部材との間に支持基板が設けられ、
    前記電子素子が、前記支持基板上に設けられていることを特徴とする請求項９に記載の電子部品。
  12. 前記電子素子が、前記半導体基板の第２の面から離間されて配置された支持基板に保持され、
    前記封止部材が、前記支持基板に保持された電子素子を封止するとともに、前記電子素子と電気的に接続された電子素子電極を備えることを特徴とする請求項９に記載の電子部品。
  13. 前記半導体基板の第２の面に、前記導電部と前記電子素子とを電気的に接続させた他面電極を備えることを特徴とする請求項９から請求項１２のいずれか１項に記載の電子部品。
  14. 請求項９から請求項１３のいずれか１項に記載の電子部品が実装されていることを特徴とする回路基板。
  15. 請求項９から請求項１３のいずれか１項に記載の電子部品が実装されていることを特徴とする電子機器。
JP2005168373A 2005-06-08 2005-06-08 半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器 Active JP4311376B2 (ja)

Priority Applications (21)

Application Number Priority Date Filing Date Title
JP2005168373A JP4311376B2 (ja) 2005-06-08 2005-06-08 半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器
US11/433,901 US7495331B2 (en) 2005-06-08 2006-05-12 Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus
KR1020060045642A KR20060128640A (ko) 2005-06-08 2006-05-22 반도체 장치, 반도체 장치의 제조 방법, 전자 부품, 회로기판, 및 전자 기기
TW095119256A TWI325686B (en) 2005-06-08 2006-05-30 Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus
EP06011084A EP1732215B1 (en) 2005-06-08 2006-05-30 Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus
CNA2006100887627A CN1877989A (zh) 2005-06-08 2006-06-05 半导体装置、半导体装置的制造方法、电子器件、电路基板及电子设备
US12/237,750 US8012864B2 (en) 2005-06-08 2008-09-25 Manufacturing method for interconnection having stress-absorbing layer between the semiconductor substrate and the external connection terminal
US12/947,861 US8004077B2 (en) 2005-06-08 2010-11-17 Interconnection of land section to wiring layers at center of external connection terminals in semiconductor device and manufacturing thereof
US13/185,039 US8294260B2 (en) 2005-06-08 2011-07-18 Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus
US13/624,324 US8673767B2 (en) 2005-06-08 2012-09-21 Manufacturing method for semiconductor device
US14/156,806 US8896104B2 (en) 2005-06-08 2014-01-16 Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus
US14/521,614 US20150041992A1 (en) 2005-06-08 2014-10-23 Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus
US16/016,285 US10262923B2 (en) 2005-06-08 2018-06-22 Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus
US16/016,329 US10361144B2 (en) 2005-06-08 2018-06-22 Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus
US16/016,327 US10283438B2 (en) 2005-06-08 2018-06-22 Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus
US16/154,711 US10312182B2 (en) 2005-06-08 2018-10-08 Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus
US16/435,143 US10424533B1 (en) 2005-06-08 2019-06-07 Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus
US16/569,596 US10636726B2 (en) 2005-06-08 2019-09-12 Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus
US16/665,707 US10727166B2 (en) 2005-06-08 2019-10-28 Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus
US16/939,304 US11205608B2 (en) 2005-06-08 2020-07-27 Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus
US17/555,795 US20220115296A1 (en) 2005-06-08 2021-12-20 Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005168373A JP4311376B2 (ja) 2005-06-08 2005-06-08 半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008056820A Division JP2008211806A (ja) 2008-03-06 2008-03-06 半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器

Publications (2)

Publication Number Publication Date
JP2006344737A JP2006344737A (ja) 2006-12-21
JP4311376B2 true JP4311376B2 (ja) 2009-08-12

Family

ID=37103014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005168373A Active JP4311376B2 (ja) 2005-06-08 2005-06-08 半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器

Country Status (6)

Country Link
US (16) US7495331B2 (ja)
EP (1) EP1732215B1 (ja)
JP (1) JP4311376B2 (ja)
KR (1) KR20060128640A (ja)
CN (1) CN1877989A (ja)
TW (1) TWI325686B (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4311376B2 (ja) 2005-06-08 2009-08-12 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器
US7932179B2 (en) * 2007-07-27 2011-04-26 Micron Technology, Inc. Method for fabricating semiconductor device having backside redistribution layers
US8089195B2 (en) 2007-12-17 2012-01-03 Resonance Semiconductor Corporation Integrated acoustic bandgap devices for energy confinement and methods of fabricating same
GB0817831D0 (en) * 2008-09-30 2008-11-05 Cambridge Silicon Radio Ltd Improved packaging technology
JP2012056194A (ja) * 2010-09-09 2012-03-22 Seiko Epson Corp 圧電素子、圧電アクチュエーター、液体噴射ヘッド、および液体噴射装置
US8569861B2 (en) 2010-12-22 2013-10-29 Analog Devices, Inc. Vertically integrated systems
US8742564B2 (en) * 2011-01-17 2014-06-03 Bai-Yao Lou Chip package and method for forming the same
JP2013098209A (ja) * 2011-10-28 2013-05-20 Seiko Epson Corp 回路基板、電子デバイス、電子機器、及び回路基板の製造方法
WO2014054362A1 (ja) * 2012-10-02 2014-04-10 株式会社村田製作所 電子部品及び電子モジュール
US9445536B1 (en) 2013-08-30 2016-09-13 Integrated Device Technology, Inc. Crystal oscillator fabrication methods using dual-deposition of mounting cement and dual-curing techniques
US9397151B1 (en) 2013-08-30 2016-07-19 Integrated Device Technology, Inc. Packaged integrated circuits having high-Q inductors therein and methods of forming same
WO2015048563A2 (en) 2013-09-27 2015-04-02 The Regents Of The University Of California Engaging the cervical spinal cord circuitry to re-enable volitional control of hand function in tetraplegic subjects
JP2016058596A (ja) * 2014-09-11 2016-04-21 ソニー株式会社 電子デバイス、部品実装基板及び電子機器
CN104505385B (zh) * 2014-12-18 2018-01-19 西安紫光国芯半导体有限公司 一种半导体用通孔/接触孔
WO2017039275A1 (ko) 2015-08-31 2017-03-09 한양대학교 산학협력단 반도체 패키지 구조체, 및 그 제조 방법
US12117415B2 (en) 2017-05-15 2024-10-15 Analog Devices International Unlimited Company Integrated ion sensing apparatus and methods
EP3974021B1 (en) 2017-06-30 2023-06-14 ONWARD Medical N.V. A system for neuromodulation
JP6635605B2 (ja) * 2017-10-11 2020-01-29 国立研究開発法人理化学研究所 電流導入端子並びにそれを備えた圧力保持装置及びｘ線撮像装置
US10730743B2 (en) 2017-11-06 2020-08-04 Analog Devices Global Unlimited Company Gas sensor packages
EP3720338A1 (en) 2017-12-05 2020-10-14 Ecole Polytechnique Federale de Lausanne (EPFL) A system for planning and/or providing neuromodulation
EP3653256B1 (en) 2018-11-13 2022-03-30 ONWARD Medical N.V. Control system for movement reconstruction and/or restoration for a patient
TW202034478A (zh) * 2019-02-04 2020-09-16 日商索尼半導體解決方案公司 電子裝置
EP3695878B1 (en) 2019-02-12 2023-04-19 ONWARD Medical N.V. A system for neuromodulation
US11587839B2 (en) 2019-06-27 2023-02-21 Analog Devices, Inc. Device with chemical reaction chamber
EP3827871A1 (en) 2019-11-27 2021-06-02 ONWARD Medical B.V. Neuromodulation system
US12057746B2 (en) 2020-04-08 2024-08-06 Board Of Regents, The University Of Texas System High torque density double stator permanent magnet electric machine
CN113644040B (zh) * 2020-04-27 2024-03-01 中芯国际集成电路制造(上海)有限公司 封装结构及其形成方法
JP7538015B2 (ja) 2020-11-27 2024-08-21 京セラ株式会社 圧電共振デバイス
TWI790168B (zh) * 2022-05-11 2023-01-11 天光材料科技股份有限公司 圖案化半導體層之方法

Family Cites Families (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4221047A (en) * 1979-03-23 1980-09-09 International Business Machines Corporation Multilayered glass-ceramic substrate for mounting of semiconductor device
US4322778A (en) * 1980-01-25 1982-03-30 International Business Machines Corp. High performance semiconductor package assembly
US4837176A (en) * 1987-01-30 1989-06-06 Motorola Inc. Integrated circuit structures having polycrystalline electrode contacts and process
US5028983A (en) * 1988-10-28 1991-07-02 International Business Machines Corporation Multilevel integrated circuit packaging structures
US5108541A (en) * 1991-03-06 1992-04-28 International Business Machines Corp. Processes for electrically conductive decals filled with inorganic insulator material
US5502667A (en) * 1993-09-13 1996-03-26 International Business Machines Corporation Integrated multichip memory module structure
US5973396A (en) * 1996-02-16 1999-10-26 Micron Technology, Inc. Surface mount IC using silicon vias in an area array format or same size as die array
US6809421B1 (en) 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
JPH10321762A (ja) 1997-05-15 1998-12-04 Matsushita Electric Ind Co Ltd 半導体装置
JP3184493B2 (ja) 1997-10-01 2001-07-09 松下電子工業株式会社 電子装置の製造方法
US6222276B1 (en) * 1998-04-07 2001-04-24 International Business Machines Corporation Through-chip conductors for low inductance chip-to-chip integration and off-chip connections
JP3563604B2 (ja) * 1998-07-29 2004-09-08 株式会社東芝 マルチチップ半導体装置及びメモリカード
US6153929A (en) * 1998-08-21 2000-11-28 Micron Technology, Inc. Low profile multi-IC package connector
TW508704B (en) 1998-12-16 2002-11-01 Seiko Epson Corp Semiconductor chip
WO2000044043A1 (fr) 1999-01-22 2000-07-27 Hitachi, Ltd. Dispositif a semi-conducteurs et son procede de fabrication
JP2000311982A (ja) 1999-04-26 2000-11-07 Toshiba Corp 半導体装置と半導体モジュールおよびそれらの製造方法
JP2001094390A (ja) 1999-09-20 2001-04-06 Toshiba Corp 弾性表面波デバイスおよびその製造方法
JP2001127243A (ja) * 1999-10-26 2001-05-11 Sharp Corp 積層半導体装置
EP1198003B1 (en) * 2000-03-23 2013-08-28 Seiko Epson Corporation Method of manufacturing a semiconductor device and electronic device
JP3879816B2 (ja) * 2000-06-02 2007-02-14 セイコーエプソン株式会社 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器
WO2001098150A1 (fr) * 2000-06-23 2001-12-27 Tetra Laval Holdings & Finance S.A. Procede et appareil de remplissage, et recipient destine au remplissage et a l'emballage
EP1167828B1 (en) * 2000-06-30 2004-02-18 Van Doorne's Transmissie B.V. Continuous variable transmission
IT1316734B1 (it) * 2000-07-07 2003-05-12 Korg Italy S P A Dispositivo elettronico avvalentesi di piu' sequecers capaci difunzionare in maniera indipendente o coordinata
US20020020898A1 (en) * 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
US7151036B1 (en) * 2002-07-29 2006-12-19 Vishay-Siliconix Precision high-frequency capacitor formed on semiconductor substrate
JP3864697B2 (ja) 2000-11-14 2007-01-10 セイコーエプソン株式会社 弾性表面波素子
US6506681B2 (en) * 2000-12-06 2003-01-14 Micron Technology, Inc. Thin flip—chip method
JP4422323B2 (ja) * 2000-12-15 2010-02-24 株式会社ルネサステクノロジ 半導体装置
JP3535461B2 (ja) 2001-01-10 2004-06-07 新光電気工業株式会社 半導体装置の製造方法及び半導体装置
JP2002208656A (ja) 2001-01-11 2002-07-26 Mitsubishi Electric Corp 半導体装置
KR100352236B1 (ko) 2001-01-30 2002-09-12 삼성전자 주식회사 접지 금속층을 갖는 웨이퍼 레벨 패키지
JP3444420B2 (ja) 2001-03-26 2003-09-08 セイコーエプソン株式会社 弾性表面波装置及びその製造方法
JP2002290184A (ja) 2001-03-28 2002-10-04 Seiko Epson Corp 弾性表面波装置及びその製造方法
JP2002359347A (ja) 2001-03-28 2002-12-13 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP4685273B2 (ja) 2001-05-31 2011-05-18 京セラキンセキ株式会社 圧電発振器とその製造方法
JP4039012B2 (ja) 2001-07-05 2008-01-30 エプソントヨコム株式会社 圧電発振器
US6696320B2 (en) * 2001-09-30 2004-02-24 Intel Corporation Low profile stacked multi-chip package and method of forming same
JP4292748B2 (ja) 2002-03-13 2009-07-08 セイコーエプソン株式会社 半導体装置の製造方法
JP2003282790A (ja) 2002-03-20 2003-10-03 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
EP1754986B1 (en) 2002-04-01 2012-12-05 Ibiden Co., Ltd. Optical communication device and optical communication device manufacturing method
JP2003309296A (ja) 2002-04-12 2003-10-31 Nikon Corp 集積回路装置及びその製造方法、並びに、圧電振動子及びその製造方法
TWI229435B (en) 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
KR100484148B1 (ko) * 2002-07-27 2005-04-18 삼성전자주식회사 개선된 비트율 제어 방법과 그 장치
US6800930B2 (en) * 2002-07-31 2004-10-05 Micron Technology, Inc. Semiconductor dice having back side redistribution layer accessed using through-silicon vias, and assemblies
US6903442B2 (en) 2002-08-29 2005-06-07 Micron Technology, Inc. Semiconductor component having backside pin contacts
JP2004128063A (ja) 2002-09-30 2004-04-22 Toshiba Corp 半導体装置及びその製造方法
US7030481B2 (en) * 2002-12-09 2006-04-18 Internation Business Machines Corporation High density chip carrier with integrated passive devices
JP3918794B2 (ja) * 2002-12-10 2007-05-23 セイコーエプソン株式会社 圧電発振器およびその製造方法並びに電子機器
JP4221756B2 (ja) 2002-12-27 2009-02-12 セイコーエプソン株式会社 圧電発振器およびその製造方法
JP2004235719A (ja) 2003-01-28 2004-08-19 Toyo Commun Equip Co Ltd 圧電発振器とその製造方法
JP4149289B2 (ja) 2003-03-12 2008-09-10 株式会社ルネサステクノロジ 半導体装置
JP3800335B2 (ja) 2003-04-16 2006-07-26 セイコーエプソン株式会社 光デバイス、光モジュール、半導体装置及び電子機器
JP2004327527A (ja) 2003-04-22 2004-11-18 Seiko Epson Corp 電子装置及びその製造方法並びに電子機器
US7141874B2 (en) * 2003-05-14 2006-11-28 Matsushita Electric Industrial Co., Ltd. Electronic component packaging structure and method for producing the same
JP2004364041A (ja) * 2003-06-05 2004-12-24 Fujitsu Media Device Kk 弾性表面波デバイス及びその製造方法
US6977357B2 (en) * 2003-07-09 2005-12-20 Lincoln Global, Inc. Welding wire positioning system
JP4112448B2 (ja) 2003-07-28 2008-07-02 株式会社東芝 電気光配線基板及び半導体装置
JP4268480B2 (ja) 2003-08-27 2009-05-27 京セラ株式会社 電子部品封止用基板およびそれを用いた電子装置
JP4247611B2 (ja) 2003-09-24 2009-04-02 セイコーエプソン株式会社 半導体装置
US7081411B2 (en) 2003-10-18 2006-07-25 Northrop Grumman Corporation Wafer etching techniques
KR100621992B1 (ko) * 2003-11-19 2006-09-13 삼성전자주식회사 이종 소자들의 웨이퍼 레벨 적층 구조와 방법 및 이를이용한 시스템-인-패키지
US7293834B2 (en) * 2004-04-21 2007-11-13 Oakworks, Inc. Articulating table
JP2006109400A (ja) 2004-09-13 2006-04-20 Seiko Epson Corp 電子部品、回路基板、電子機器、電子部品の製造方法
CN100525097C (zh) 2004-09-13 2009-08-05 精工爱普生株式会社 电子零件和电子零件的制造方法
JP4311376B2 (ja) * 2005-06-08 2009-08-12 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器
JP4766143B2 (ja) * 2008-09-15 2011-09-07 株式会社デンソー 半導体装置およびその製造方法
JP5763703B2 (ja) 2013-04-24 2015-08-12 本田技研工業株式会社 自動変速機の制御装置

Also Published As

Publication number Publication date
US11205608B2 (en) 2021-12-21
US20090029505A1 (en) 2009-01-29
US10262923B2 (en) 2019-04-16
US20110062566A1 (en) 2011-03-17
CN1877989A (zh) 2006-12-13
TW200742249A (en) 2007-11-01
US20180301393A1 (en) 2018-10-18
EP1732215B1 (en) 2012-03-28
TWI325686B (en) 2010-06-01
US20200066616A1 (en) 2020-02-27
US10312182B2 (en) 2019-06-04
EP1732215A3 (en) 2007-02-14
US20130026640A1 (en) 2013-01-31
KR20060128640A (ko) 2006-12-14
US20200357724A1 (en) 2020-11-12
JP2006344737A (ja) 2006-12-21
US20190295927A1 (en) 2019-09-26
US20110266690A1 (en) 2011-11-03
US8012864B2 (en) 2011-09-06
US20180301394A1 (en) 2018-10-18
US8896104B2 (en) 2014-11-25
US8294260B2 (en) 2012-10-23
US8673767B2 (en) 2014-03-18
US20060278983A1 (en) 2006-12-14
US20150041992A1 (en) 2015-02-12
EP1732215A2 (en) 2006-12-13
US8004077B2 (en) 2011-08-23
US10283438B2 (en) 2019-05-07
US20220115296A1 (en) 2022-04-14
US10361144B2 (en) 2019-07-23
US20200006200A1 (en) 2020-01-02
US20190043786A1 (en) 2019-02-07
US10424533B1 (en) 2019-09-24
US20180301395A1 (en) 2018-10-18
US20140131890A1 (en) 2014-05-15
US10636726B2 (en) 2020-04-28
US7495331B2 (en) 2009-02-24
US10727166B2 (en) 2020-07-28

Similar Documents

Publication Publication Date Title
JP4311376B2 (ja) 半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器
JP2006109400A (ja) 電子部品、回路基板、電子機器、電子部品の製造方法
KR20200000058A (ko) 표면 탄성파 소자 패키지 및 그 제조 방법
JP5170282B2 (ja) 電子部品の製造方法
JP5569473B2 (ja) 電子部品、回路基板及び電子機器
JP2008211806A (ja) 半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器
JP5516511B2 (ja) 電子部品、回路基板及び電子機器
JP5773027B2 (ja) 電子部品及び電子機器
WO2018221172A1 (ja) フィルタ装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090421

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090504

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120522

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4311376

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130522

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140522

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250