JP4302194B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4302194B2 JP4302194B2 JP12300197A JP12300197A JP4302194B2 JP 4302194 B2 JP4302194 B2 JP 4302194B2 JP 12300197 A JP12300197 A JP 12300197A JP 12300197 A JP12300197 A JP 12300197A JP 4302194 B2 JP4302194 B2 JP 4302194B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- pixel electrodes
- liquid crystal
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133357—Planarisation layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133553—Reflecting elements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/48—Flattening arrangements
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明が属する技術分野】
本願発明は、液晶表示装置（ＬＣＤ）の作製方法に関する。特に、半導体薄膜を利用したアクティブマトリクス型液晶表示装置（以下、ＡＭ−ＬＣＤと呼ぶ）の作製方法に関する。また、本願発明はその様な表示装置を具備した電気光学装置に応用することが可能である。
【０００２】
なお、本明細書中において「半導体装置」とは、半導体を利用することで機能する装置全てを指している。従って、上記表示装置および電気光学装置も半導体装置の範疇に含まれる。ただし、明細書中では区別しやすい様に表示装置や電気光学装置といった言葉を使い分けることにする。
【０００３】
【従来の技術】
近年、ＡＭ−ＬＣＤを投射型表示ディスプレイとして用いたプロジェクター等の開発が活発に進められている。また、モバイルコンピュータやビデオカメラ用の直視型表示ディスプレイとしての需要も高まっている。
【０００４】
ここで従来のアクティブマトリクス型表示装置における画素マトリクス回路の構成の概略を図２（Ａ）、（Ｂ）に示す。なお、画素マトリクス回路とは液晶に印加される電界を制御するための薄膜トランジスタ（ＴＦＴ）をマトリクス状に配置した回路であり、ＡＭ−ＬＣＤの画像表示領域を構成する。
【０００５】
図２（Ａ）に示すのは、画素マトリクス回路を上面から見た図である。ここでは水平方向に設けられた複数のゲイト線２０１と垂直方向に設けられた複数のソース線２０２とで囲まれた領域が画素領域となる。そして、複数のゲイト線２０１および複数のソース線２０２の各交差部にはそれぞれＴＦＴ２０３が形成されている。また、各ＴＦＴにはそれぞれに画素電極２０４が接続されている。
【０００６】
従って、画素マトリクス回路は複数のゲイト線２０１および複数のソース線２０２とで囲まれてマトリクス状に形成された複数の画素領域からなり、個々の画素領域にはＴＦＴ２０３と画素電極２０４とが設けられた構成となっている。
【０００７】
また、画素マトリクス回路の断面構造を図２（Ｂ）に示す。図２（Ｂ）において、２０５は絶縁表面を有する基板、２０６、２０７は基板２０５上に形成された画素ＴＦＴであり、図２（Ａ）のＴＦＴ２０３に相当する。
【０００８】
また、画素ＴＦＴ２０６、２０７にはそれぞれ画素電極２０８、２０９が接続されている。この画素電極２０８、２０９は図２（Ａ）の画素電極２０４に相当する。この画素電極２０８、２０９は通常１枚の金属薄膜をパターニングすることにより得られる。
【０００９】
従って、従来構造の画素マトリクス回路は、画素電極間に電極の境界部（以下、単に境界部と呼ぶ）２１０、２１１が必ず存在する。即ち、必然的に画素電極の膜厚分に相当する段差が形成されてしまうのである。この様な段差では液晶材料の配向不良が生じて表示画像が乱れる。また、段差部での入射光の乱反射がコントラストを低下させたり、光の利用効率を低下させる原因となる。
【００１０】
また、図２（Ｂ）からも明らかな様に、半導体素子や各配線の交差部の上方ではその形状を反映した状態で画素電極２０８、２０９が形成される。この様な段差も上記問題を生じる原因となる。
【００１１】
特に、プロジェクターなどに用いる投射型ディスプレイは、 1〜2inch 程度の極めて高精細な小型ディスプレイを拡大投影するため、上述の問題が顕在化してしまう。
【００１２】
【発明が解決しようとする課題】
以上の様な問題に対して、従来はブラックマスク（またはブラックマトリクス）によって画像の乱れる領域を遮蔽してコントラスト比を高めていた。また、近年では素子の微細化が進み、高開口率を目的とした遮蔽領域の制御性が求められる様になったためＴＦＴ側基板にブラックマスクを設ける構成が主流となってきている。
【００１３】
しかしながら、ＴＦＴ側基板にブラックマスクを設ける構成とした場合、パターニング工程の増加、寄生容量の増加、開口率の低下等の諸問題が生じてしまう。この様なことから、前述の諸問題を起こさずにコントラスト比を確保する技術が望まれている。
【００１４】
本願発明は上記問題点を解決し、簡易な手段により極めて高精細なアクティブマトリクス型表示装置を形成するための手段を開示するものである。
【００１５】
【課題を解決するための手段】
本明細書で開示する発明の構成は、
絶縁表面を有する基板上に形成された絶縁膜を平坦化する工程と、
前記絶縁膜上に複数の電極を形成する工程と、
前記複数の電極を覆う絶縁層を形成する工程と、
前記複数の電極の表面および前記絶縁層の表面を両表面が同一平面をなす様に平坦化し、前記複数の電極の境界部を前記絶縁層で埋め込む工程と、
前記平坦化は、前記電極の厚さの２０％以下の精度でもって行われることを特徴とする特徴とする。
【００１６】
また、他の発明の構成は、
第１の基板および透光性を有する第２の基板と、
前記第１の基板と前記第２の基板との間に挟持された液晶層と、
を少なくとも含む半導体装置の作製方法であって、
前記第１の基板上に形成された絶縁膜を平坦化する工程と、
前記絶縁膜上にストライプ状の電極を形成する工程と、
前記ストライプ状の電極を覆う絶縁層を形成する工程と、
前記ストライプ状の電極の表面および前記絶縁層の表面を両表面が同一平面をなす様に平坦化し、前記ストライプ状の電極の境界部を前記絶縁層で埋め込む工程と、
前記平坦化は、前記電極の厚さの２０％以下の精度でもって行われることを特徴とする。
【００１７】
また、他の発明の構成は、
絶縁表面を有する基板上に複数の半導体素子を形成する工程と、
層間絶縁膜を形成する工程と、
前記層間絶縁膜を平坦化する工程と、
前記層間絶縁膜上に前記半導体素子と電気的に接続する画素電極を形成する工程と、
前記画素電極を覆う絶縁層を形成する工程と、
前記画素電極の表面および前記絶縁層の表面を両表面が同一平面をなす様に平坦化し、前記画素電極の境界部を前記絶縁層で埋め込む工程と、
前記平坦化は、前記電極の厚さの２０％以下の精度でもって行われることを特徴とする。
【００１８】
また、他の発明の構成は、
マトリクス状に形成された複数の半導体素子および該複数の半導体素子の各々に接続された複数の画素電極を有する基板と、
前記基板上に保持された液晶層と、
を少なくとも含む半導体装置の作製方法であって、
層間絶縁膜を形成する工程と、
前記層間絶縁膜を平坦化する工程と、
前記層間絶縁膜上に前記半導体素子と電気的に接続する画素電極を形成する工程と、
前記画素電極を覆う絶縁層を形成する工程と、
前記画素電極の表面および前記絶縁層の表面を両表面が同一平面をなす様に平坦化し、前記画素電極の境界部を前記絶縁層で埋め込む工程と、
前記平坦化は、前記電極の厚さの２０％以下の精度でもって行われることを特徴とする。
【００１９】
上記構成において、液晶層が保持された状態の典型例としては、複数の画素電極を有する基板（第１の基板）と第１の基板に対向する対向基板（第２の基板）との間に液晶層が挟持されている状態を言う。なお、液晶層としてＰＤＬＣ（ポリマ分散型液晶）を使用する場合、液晶層自体が固体化するので第２の基板を必要としない場合もありうる。
【００２０】
また、半導体素子としては薄膜トランジスタ（ＴＦＴ）が代表的であるが、その他にも絶縁ゲイト型電界効果トランジスタ（ＩＧＦＥＴ）、薄膜ダイオード、ＭＩＭ（Metal-Insulator-Metal ）素子、バリスタ素子等でも良い。
【００２１】
平坦化を電極の厚さの２０％以内とすることで、液晶層の厚さに凹凸が影響をすることを抑制することができる。特に反射型の液晶パネルの場合には、液晶層の厚さに不均一性起因する表示の不良が顕在化するので、本明細書で開示する発明を利用することは有用である。
【００２２】
一般に画素電極の膜厚は１００〜３００ｎｍ程度である。従って、絶縁膜や配向膜の平坦性は２０〜６０ｎｍ程度以下に抑えればよい。例えば、図１２に示すような構造において、ａやｂで示される値を２０〜６０ｎｍとすればよい。
【００２３】
平坦化は画素電極の厚さの２０％以内とすることが好ましいが、実用上は画素電極の５０％以内とするのでも効果がある。
【００２４】
また、平坦性の程度としては、図１３示すような表面状態を得るとして、θの値が１５°以内となるような平坦性を実現すればよい。このようにすることでその上に形成される反射画素電極で反射される光を光学変調に有効に利用することができる。勿論、図１３に示す状態において、ｃの値を２０〜６０ｎｍ以下とすることが重要である。
【００２５】
また、平坦性の程度を示すパラメータの望ましい限定条件としては、図１４に示すように反射電極の反射面で反射される光の光量が光軸方向からの１５°のぶれの円錐形状の中において、７０％（入射光量に対して）以上あるようにすることは有効である。
【００２６】
これらの限定条件は、他のパラメータと組み合わせることにより、さらに有用となる。即ち、これらのパラメータの限定条件、あるいは各パラメータの限定条件を組み合わせたものをで規定される条件を満たすように平坦性を確保することで、発明の効果をより高いものとして得ることができる。
【００２７】
【発明の実施の形態】
ここでは本願発明についての簡単な説明を図１を用いて行う。図１（Ａ）において、１０１は絶縁表面を有する基板、１０２は基板１０１上に形成された第１の画素ＴＦＴ、１０３は第２の画素ＴＦＴである。さらに、第１および第２の画素ＴＦＴ１０２、１０３は層間絶縁膜１０４に覆われている。層間絶縁膜１０４は後に形成する画素電極とＴＦＴとを電気的に絶縁するための絶縁膜である。
【００２８】
本発明の第１の特徴は、予め層間絶縁膜１０４を厚めに堆積しておいて、平坦化工程（特に機械的な研磨による平坦化）を施すことにある。この層間絶縁膜１０４の研磨工程は、後述するが後に画素電極を形成する際に重要な役割を果たす。なお、図１（Ａ）において１０５で示される点線は、研磨工程前の層間絶縁膜１０４の形状を示しており、機械的な研磨工程によって層間絶縁膜１０４の凹凸が平坦化されることを表している。
【００２９】
この平坦化は、残存する凹凸が画素電極の厚さの１０％以内となるように行うことが重要である。
【００３０】
なお、機械的な研磨としては代表的にはＣＭＰ（化学機械研磨）技術が挙げられる。ＣＭＰ技術は薬液による化学的なエッチングと研磨材（砥粒）による機械的な研磨によって薄膜表面を平坦化する技術である。
【００３１】
また、機械的な研磨以外にもドライエッチング法を利用したエッチバック技術を用いる事もできる。エッチバック技術は平坦度ではＣＭＰ技術に見劣りするが、装置の増設を特に必要としない点、処理中にパーティクル（ゴミ）を発生しない点などの利点を有する。
【００３２】
次に、平坦化された層間絶縁膜１０４上に金属薄膜（図示せず）を成膜し、パターニングを施して画素電極１０６、１０７を形成する。本発明では層間絶縁膜１０４を平坦化してあるため、形成された画素電極１０６、１０７は極めて平坦な表面を有する。（図１（Ｂ））
【００３３】
画素電極１０６、１０７は、それぞれ画素ＴＦＴ１０２、１０３とコンタクトホールを介して接続する。また、画素電極１０６、１０７は絶縁層１０８で覆われている。この時、絶縁層１０８を厚めに堆積することで境界部１０９、１１０は完全に埋め込まれた状態となる。
【００３４】
そして、本発明の第２の特徴は、絶縁層１０８に対して機械的な研磨を施して境界部１０９、１１０のみに絶縁層１０８が残存させることにある。そして、この工程により図１（Ｃ）に示す様な状態で埋め込み絶縁層１１２、１１３を形成する。なお、図１（Ｂ）において１１１で示される点線は、研磨工程前の絶縁層１０８の形状を示しており、機械的な研磨工程によって絶縁層１０８が削られていく様子を表している。
【００３５】
この様にして絶縁層１０８を研磨していくと、やがて画素電極１０６、１０７の表面が現れる。この状態で研磨を止めても図１（Ｃ）に示す状態を得ることはできるが、さらに研磨を進行させて画素電極表面も同時に平坦化することは有効である。この場合、研磨処理の条件を適宜変更（砥粒を細かくする等）して画素電極表面が最も好ましい状態となる様にすれば良い。
【００３６】
図１（Ｃ）に示す様な最終的な状態では、画素電極間に形成される境界部１０９、１１０は完全に埋め込み絶縁層１１２、１１３で埋め込まれた状態となる。この時、画素電極１０６、１０７の表面と埋め込み絶縁層１１２、１１３の表面とは同一平面を成している。
【００３７】
この時、前述の様に本発明の第１の特徴とした層間絶縁膜１０４の研磨工程が重要な役割を果たしている。その事について以下に説明する。
【００３８】
例えば層間絶縁膜１０４の研磨工程を行わなかった場合、１０５で示される形状がそのまま画素電極１０６、１０７および絶縁層１０８の形状に反映してしまうことになる。また、境界部１０９、１１０は、一般的には開口率を稼ぐため必然的にＴＦＴ上（ソース配線上）に形成される。そのため、境界部１０９、１１０は実効的な画素電極面（ＴＦＴや配線と重ならない最も平坦な面）よりも高い位置に形成される。
【００３９】
従って、この状態で絶縁層１０８を機械的に研磨していくと、まずＴＦＴ上に位置する画素電極表面が最も早く露出する。そのため、上述の実効的な画素電極面を研磨する頃にはＴＦＴ上の画素電極および埋め込み絶縁層の研磨がかなり進行し、均一な研磨処理が困難なものとなってしまう。
【００４０】
また、層間絶縁膜１０４を厚く堆積してＴＦＴ等による凹凸を平坦化することも考えられるが、層間絶縁膜１０４を成膜しただけでは必ず表面にうねりなどの凹凸が少なからず存在する。その場合、うねりを平坦化するためには後に形成する絶縁層１０８を厚めに形成し、機械的な研磨工程も長めに行う必要があり、スループットの低下、発生するパーティクルの増加等の問題を招くことになる。
【００４１】
以上の様に、画素電極を形成する前に予め機械的な研磨工程によって層間絶縁膜を平坦化しておくことは非常に有効な手段である。即ち、本発明は図１（Ｂ）に示す研磨工程によって図１（Ｃ）に示す状態を得ることが最大の目的であるが、図１（Ｂ）に示す研磨工程を効率的に行うために図１（Ａ）に示す研磨工程を施すことに特徴がある。
【００４２】
そして、図１（Ｃ）に示す様に画素電極間の隙間（境界部）を埋め込み絶縁層によって埋め込み、不要な段差を排除する。この様にすることで従来の様な液晶材料の配向不良や段差部での光の乱反射等の問題を生じない極めて高精細なアクティブマトリクス型表示装置を得ることができる。
【００４３】
【実施例】
〔実施例１〕
本実施例では本発明を利用して反射型ＬＣＤの画素マトリクス回路を作製する工程例を図３、４を用いて説明する。なお、本発明は画素の平坦化に関する技術であるため、ＴＦＴ構造自体は本実施例に限定されるものではない。
【００４４】
まず、絶縁表面を有する基板３０１を用意する。本実施例ではガラス基板上に下地膜として酸化珪素膜を形成する。基板３０１の上には結晶性珪素膜でなる活性層３０２〜３０４を形成する。なお、本実施例では３つのＴＦＴのみ記載することになるが実際には１００万個以上のＴＦＴが画素マトリクス回路内に形成される。
【００４５】
本実施例では非晶質珪素膜を熱結晶化させて結晶性珪素膜を得ている。そして、その結晶性珪素膜を通常にフォトリソ工程でパターニングして活性層３０２〜３０４を得る。なお、本実施例では結晶化の際に結晶化を助長する触媒元素（ニッケル）を添加している。この技術については特開平7-130652号公報に詳細に記載されている。
【００４６】
次に、ゲイト絶縁膜３０５として150 nmの厚さの酸化珪素膜を形成し、その上に0.2wt%のスカンジウムを含有させたアルミニウム膜（図示せず）を成膜し、パターニングによりゲイト電極の原型となる島状パターンを形成する。
【００４７】
本実施例では、ここで特開平7-135318号公報に記載された技術を利用する。なお、詳細は同公報を参考にすると良い。
【００４８】
まず、上記島状パターン上にパターニングで使用したレジストマスクを残したまま、３％のシュウ酸水溶液中で陽極酸化を行う。この時、白金電極を陰極として２〜３ｍＶの化成電流を流し、到達電圧は８Ｖとする。こうして、多孔質状の陽極酸化膜３０６〜３０８が形成される。
【００４９】
その後、レジストマスクを除去した後に３％の酒石酸のエチレングリコール溶液をアンモニア水で中和した溶液中で陽極酸化を行う。この時、化成電流は５〜６ｍＶとし、到達電圧は１００Ｖとすれば良い。こうして、緻密な陽極酸化膜３０９〜３１１が形成される。
【００５０】
そして、上記工程によってゲイト電極３１２〜３１４が画定する。なお、画素マトリクス回路ではゲイト電極の形成と同時に１ライン毎に各ゲイト電極を接続するゲイト線も形成されている。（図３（Ａ））
【００５１】
次に、ゲイト電極３１２〜３１４をマスクとしてゲイト絶縁膜３０５をエッチングする。エッチングはＣＦ4 ガスを用いたドライエッチング法により行う。これにより３１５〜３１７で示される様な形状のゲイト絶縁膜が形成される。
【００５２】
そして、この状態で一導電性を付与する不純物イオンをイオン注入法またはプラズマドーピング法により添加する。この場合、画素マトリクス回路をＮ型ＴＦＴで構成するならばＰ（リン）イオンを、Ｐ型ＴＦＴで構成するならばＢ（ボロン）イオンを添加すれば良い。
【００５３】
なお、上記不純物イオンの添加工程は２度に分けて行う。１度目は８０ｋｅＶ程度の高加速電圧で行い、ゲイト絶縁膜３１５〜３１７の端部（突出部）の下に不純物イオンのピークがくる様に調節する。そして、２度目は５ｋｅＶ程度の低加速電圧で行い、ゲイト絶縁膜３１５〜３１７の端部（突出部）の下には不純物イオンが添加されない様に調節する。
【００５４】
こうしてＴＦＴのソース領域３１８〜３２０、ドレイン領域３２１〜３２３、低濃度不純物領域（ＬＤＤ領域とも呼ばれる）３２４〜３２６、チャネル形成領域３２７〜３２９が形成される。（図３（Ｂ））
【００５５】
この時、ソース／ドレイン領域は 300〜500 Ω／□のシート抵抗が得られる程度に不純物イオンを添加することが好ましい。また、低濃度不純物領域はＴＦＴの性能に合わせて最適化を行う必要がある。また、不純物イオンの添加工程が終了したら熱処理を行い、不純物イオンの活性化を行う。
【００５６】
次に、第１の層間絶縁膜３３０として酸化珪素膜を 400nmの厚さに形成し、その上にソース電極３３１〜３３３、ドレイン電極３３４〜３３６を形成する。（図３（Ｃ））
【００５７】
次に、第２の層間絶縁膜３３７として酸化珪素膜を 0.5〜1 μｍの厚さに形成する。なお、高密度プラズマソース等を利用して緻密な酸化珪素膜を形成すると、後のＣＭＰ研磨の際の平坦度が向上するので好ましい。また、ＣＭＰ研磨の条件さえ最適化すれば第２の層間絶縁膜３３７として有機性樹脂膜を用いることも可能である。有機性樹脂膜としては、ポリイミド、ポリアミド、ポリイミドアミド、アクリル等を用いることができる。
【００５８】
そして、第２の層間絶縁膜３３７を形成したら、１回目のＣＭＰ研磨工程を行う。この工程により第２の層間絶縁膜３３７は平坦化され、凹凸のない平坦面を得ることができる。この平坦化は、残存する凹凸の高さ（山の頂上と谷の底の間の鉛直方向の距離）が後に形成される画素電極の厚さの１０％以内となる条件で行う。（図３（Ｄ））
【００５９】
次に、 1wt% のチタンを添加したアルミニウム膜を 100nmの厚さに成膜し、パターニングにより画素電極３３８〜３４０を形成する。勿論、他の金属材料を用いても構わない。
【００６０】
次に、画素電極３３８〜３４０を覆って絶縁層３４１を形成する。なお、本実施例の様にソース配線３３１〜３３３上に境界部が形成される様に画素電極を形成すると、ソース配線３３１〜３３３がブラックマスクとして機能するので、絶縁層３４１が透光性であっても構わない。
【００６１】
しかしながら、より確実な遮光機能を確保するために、絶縁層３４１としては黒色顔料またはカーボンを分散させた有機性樹脂膜（ＰＳＧ等の溶液塗布系酸化珪素膜でも良い）等の様に遮光性を有する絶縁膜を用いることが望ましい。こうすることでソース配線が細くなった場合や斜め方向からの光に対しても確実な遮光機能を果たすことができる。
【００６２】
また、使用する液晶材料よりもできるだけ比誘電率の低い材料を用いることで、画素電極間における横方向電界の形成を抑制することもできる。
【００６３】
こうして図４（Ａ）に示す状態が得られる。図４（Ａ）に示す状態が得られたら、２回目のＣＭＰ研磨工程を行い、画素電極３３８〜３４０の隙間に埋め込まれた埋め込み絶縁層３４２〜３４４を形成する。この時、画素電極３３８〜３４０の表面と埋め込み絶縁層３４２〜３４４の表面とがほぼ一致するので、優れた平坦面を得ることができる。（図４（Ｂ））
【００６４】
この状態を上面から見た図を図６に示す。図６は画素マトリクス回路に注目した簡略図であり、図４（Ｂ）の構造は図６においてＡ−Ａ’で切った断面図に相当する。また、図６における各符号は図４（Ａ）、（Ｂ）で用いた符号に対応している。
【００６５】
図６に示す様に、画素電極はマトリクス状に配置され、その隙間（境界部）が埋め込み絶縁層３４２〜３４４で埋め込まれる。従って、埋め込み絶縁層３４２〜３４４はそれぞれ符号を付けてあるが、実際にはマトリクス状に一体化している。
【００６６】
以上の様にして、画素マトリクス回路が完成する。実際には画素ＴＦＴを駆動する駆動回路等も同一基板上に同時形成される。この様な基板は通常ＴＦＴ側基板またはアクティブマトリクス基板と呼ばれる。本明細書中ではアクティブマトリクス基板のことを第１の基板と呼ぶことにする。
【００６７】
第１の基板が完成したら、透光性基板３４５に対向電極３４６を形成した対向基板（本明細書中ではこの基板を第２の基板と呼ぶことにする）を貼り合わせ、それらの間に液晶層３４７を挟持する。こうして図４（Ｃ）に示す様な反射型ＬＣＤが完成する。
【００６８】
なお、このセル組み工程は公知の方法に従って行えば良い。また、液晶層に二色性色素を分散させたり、対向基板にカラーフィルターを設けたりすることも可能である。その様な液晶層の種類、カラーフィルターの有無等はどの様なモードで液晶を駆動するかによって変化するので実施者が適宜決定すれば良い。
【００６９】
本実施例では示さなかったが、画素電極の上面にカラーフィルターを配置した構成おしてもよい。
【００７０】
本実施例に示すような作製工程で得られる液晶パネルは、反射画素電極の平坦性が優れているので、画素電極の上にカラーフィルターを配置する構成が有効なものとなる。また、誘電体膜を単層または多層に配置し、特定の波長帯域や特定の偏光状態の光を選択的に反射するような構造としてもよい。この構成は、ダイクロイックミラーや偏光ビームスプリッターに利用されているものと同じ原理である。
【００７１】
一般に反射電極の表面に平坦性に問題がある場合、反射電極の表面にカラーフィルターを配置することは、色ムラや不鮮明な表示の要因となる好ましくない。
【００７２】
〔実施例２〕
本実施例では本発明を利用して透過型ＬＣＤの画素マトリクス回路を作製する工程例を図５を用いて説明する。なお、途中までは実施例１に示した反射型ＬＣＤの作製工程と同一であるので、ここでは異なる点のみについて説明する。
【００７３】
図３（Ｄ）に示す様な１回目のＣＭＰ研磨工程まで終了したら、図５に示す様に画素電極５０１、５０２を形成する。本実施例では画素電極５０１、５０２の材料として透明導電膜（ＩＴＯ、ＳｎＯ2 等）を用いる。また、この時、画素電極５０１、５０２はＴＦＴ上に重ならない様に形成しておく。
【００７４】
次に、画素電極５０１、５０２を覆って絶縁層５０３を形成する。なお、本実施例では絶縁層５０３として黒色顔料を分散させたポリイミド等を用いる。透過型の場合、ＴＦＴの活性層も遮光する必要があるため、遮光性を有する絶縁膜を用いることが好ましい。（図５（Ａ））
【００７５】
次に、２回目のＣＭＰ研磨工程を行い、画素電極５０１、５０２と同一平面をなす埋め込み絶縁層５０４、５０５を形成する。（図５（Ｂ）
【００７６】
この状態を上面から見た図を図７に示す。図７は画素マトリクス回路に注目した簡略図であり、図５（Ｂ）の構造は図７においてＡ−Ａ’で切った断面図に相当する。また、図７における各符号は図５（Ａ）、（Ｂ）で用いた符号に対応している。
【００７７】
図７に示す様に、複数の画素電極はマトリクス状に配置され、その境界部が一体化した埋め込み絶縁層で埋め込まれる。また、本実施例では、埋め込み絶縁層がＴＦＴ上にも形成されるため、活性層に光があたって抵抗が変化することを抑制する効果も得られる。
【００７８】
以上の様にして、透過型ＬＣＤのＴＦＴ側基板が完成する。ＴＦＴ側基板が完成したら、通常のセル組み工程によって透光性基板５０６、対向電極５０７でなる対向基板とＴＦＴ側基板との間に液晶層５０８を挟持する。こうして図５（Ｃ）に示す様な透過型ＬＣＤが完成する。
【００７９】
なお、本実施例において、画素電極３３８〜３４０自体を機械的に研磨して平坦化することも有効である。その際、直視型ディスプレイとするならば微細な凹凸を有した表面状態とし、投射型ディスプレイとするならば表面を鏡面状態とすすることが好ましい。
【００８０】
〔実施例３〕
実施例１で示した作製工程では、第２の層間絶縁膜３３７および埋め込み用の絶縁層３４１のみを平坦化する例を示した。しかし、本発明では第１の層間絶縁膜３３０に対して平坦化工程を行っても構わない。
【００８１】
また、層間絶縁膜を積層構造で構成する場合に、各層の形成ごとに平坦化工程を行っても良い。
【００８２】
本発明は、画素電極を形成する前に十分な平坦度を確保しておき、さらに画素電極を埋め込み絶縁層で埋め込むことで画素電極表面の平坦度も高めている。従って、平坦化工程の回数は多い分には何ら問題はなく、むしろ好ましい。
【００８３】
〔実施例４〕
本実施例では、アクティブマトリクス駆動を行うための半導体素子として、実施例１で示したＴＦＴとは異なる構造のＴＦＴを利用する場合の例について説明する。なお、本実施例で説明する構造のＴＦＴは実施例２に対しても容易に適用することができる。
【００８４】
実施例１では代表的なトップゲイト型ＴＦＴであるコプレナー型ＴＦＴを一例として記載したが、ボトムゲイト型ＴＦＴであっても構わない。図８に示すのはボトムゲイト型ＴＦＴの代表例である逆スタガ型ＴＦＴを用いた例である。
【００８５】
図８において、８０１はガラス基板、８０２、８０３はゲイト電極、８０４はゲイト絶縁膜、８０５、８０６は活性層である。活性層８０５、８０６は意図的に不純物を添加しない珪素膜で構成される。
【００８６】
また、８０７、８０８はソース電極、８０９、８１０はドレイン電極であり、８１１、８１２はチャネルストッパー（またはエッチングストッパー）となる窒化珪素膜である。即ち、活性層８０５、８０６のうち、チャネルストッパー８１１、８１２の下に位置する領域が実質的にチャネル形成領域として機能する。
【００８７】
以上までが逆スタガ型ＴＦＴの基本構造である。本実施例では、この様な逆スタガ型を有機性樹脂膜でなる層間絶縁膜８１３で覆って平坦化し、その上に画素電極８１４、８１５を形成する構成とする。勿論、画素電極間の隙間は本発明を利用して埋め込み絶縁層８１６、８１７によって埋め込まれる。
【００８８】
また、次に本発明の半導体素子として絶縁ゲイト型電界効果トランジスタ（ＩＧＦＥＴ）を形成した場合の例について説明する。なお、ＩＧＦＥＴはＭＯＳＦＥＴとも呼ばれ、シリコンウェハー上に形成されたトランジスタを指す。
【００８９】
図９において、９０１はガラス基板、９０２、９０３はソース領域、９０４、９０５はドレイン領域である。ソース／ドレイン領域はイオン注入で不純物を添加し、熱拡散させることで形成できる。なお、９０６は素子分離用の酸化物であり、通常のＬＯＣＯＳ技術を用いて形成できる。
【００９０】
次に、９０７はゲイト絶縁膜、９０８、９０９はゲイト電極、９１０は第１の層間絶縁膜、９１１、９１２はソース電極、９１３、９１４はドレイン電極である。その上を第２の層間絶縁膜９１５で平坦化し、その平坦面上に画素電極９１６、９１７を形成する。画素電極間の隙間は本発明を利用して埋め込み絶縁層９１８、９１９によって埋め込まれる。
【００９１】
なお、本実施例で示したＩＧＦＥＴ、トップゲイト型またはボトムゲイト型ＴＦＴ以外にも、薄膜ダイオード、ＭＩＭ素子、バリスタ素子等を用いたアクティブマトリクスディスプレイに対しても本発明は適用できる。
【００９２】
以上、本実施例に示した様に、本発明はあらゆる構造の半導体素子を用いた反射型ＬＣＤまたは透過型ＬＣＤに対して適用可能である。
【００９３】
特に、反射型液晶ＬＣＤは半導体素子上を平坦化してその上に画素電極を形成することで、画素面積を最大限に活用できる利点を有する。本発明はその利点をさらに効果的に利用する上で有効な技術である。そのため、本発明を利用した反射型ＬＣＤは高い解像度と高い開口率を実現することができる。
【００９４】
〔実施例５〕
本願発明は、単純マトリクス型の液晶表示装置に対しても適用することが可能である。この場合、一対の基板の各々にストライプ状の電極を形成し、互いの電極が直交する様に基板を貼り合わせて液晶層を挟持する。
【００９５】
なお、この場合、一方を透光性基板とすれば他方は透光性でも遮光性でも構わない。ただし、透光性基板側に形成するストライプ状の電極は透明導電膜で構成する必要がある。
【００９６】
本実施例では、透光性基板と対をなす基板側にアルミニウムまたはアルミニウムを主成分とする材料でストライプ状の電極を形成し、ストライプ状に延在する電極間の隙間を絶縁層で埋め込む。
【００９７】
単純マトリクス型ＬＣＤに本発明を適用した場合、絶縁層として液晶層よりも比誘電率の低い材料（有機性樹脂材料等）を用いることで隣接する電極間のクロストークを低減する効果も得られる。
【００９８】
〔実施例６〕
本発明を適用して形成される反射型ＬＣＤでは様々な液晶の表示モードを利用することができる。例えば、ＥＣＢ（電界制御複屈折）モード、ＰＣＧＨ（相転移型ゲスト・ホスト）モード、ＯＣＢモード、ＨＡＮモード、ＰＤＬＣ型ゲスト・ホストモードが挙げられる。
【００９９】
ＥＣＢモードは液晶層に印加する電圧を変化させて液晶の配向を変え、その時生じる液晶層の複屈折の変化を一対の偏光板で検出してカラー表示を行う表示モードである。この場合、カラーフィルターを利用しない方式もとれるため、明るい表示が可能である。
【０１００】
また、ＰＣＧＨモードはホスト液晶に対して二色性色素をゲスト分子に混合し、液晶に印加する電圧によって液晶分子の配向状態を変化させ、液晶層の光吸収率を変化させる表示モードである。この場合、偏光板を用いない方式がとれるため、高いコントラストを得ることができる。
【０１０１】
また、ＰＤＬＣモードは液晶中に高分子を分散させた（または高分子中に液晶を分散させた）ポリマー分散型液晶を用いる表示モードである。この場合、偏光板が不要であるため明るい表示が可能である。また、固体のポリマー分散型液晶を利用すれば対向側にガラス基板を用いない構成とすることも可能である。
【０１０２】
これらの様々な表示モードは、その特徴に応じて偏光板の有無、カラーフィルターの有無を自由に設定することができる。例えば、ＰＣＧＨモードの場合には偏光板が不要なので、カラーフィルターを用いた単板式としても明るい表示を実現することができる。
【０１０３】
〔実施例７〕
本実施例では、本発明を表示ディスプレイとして用いた電気光学装置の一例について説明する。まず、実施例１に示した反射型ＬＣＤを三板式プロジェクターに適用した場合について、図１０（Ａ）を用いて説明する。
【０１０４】
図１０（Ａ）において、メタルハライドランプ、ハロゲンランプ等の光源１１から出力されたＲ（赤）、Ｂ（青）、Ｇ（緑）を含む光は、偏光ビームスプリッタ１２で反射され、クロスダイクロイックミラー１３に進む。
【０１０５】
なお、偏光ビームスプリッタとは光の偏光方向によって反射したり透過したりする機能を有した光学フィルターである。この場合、光源１１からの光は偏光ビームスプリッタ１２で反射される様な偏光を与えてある。
【０１０６】
この時、クロスダイクロイックミラー１３では、Ｒに対応する液晶パネル１４の方向にＲ成分光が反射され、Ｂに対応する液晶パネル１５の方向にＢ成分光が反射される。また、Ｇ成分光はクロスダイクロイックミラー１３を透過し、Ｇに対応する液晶パネル１６に入射する。
【０１０７】
各液晶パネルは１４〜１６は、画素がオフ状態にある時は入射光の偏光方向を変化させないで反射する様に液晶分子が配向している。また、画素がオン状態にある時は液晶層の配向状態が変化し、入射光の偏光方向もそれに伴って変化する様に構成されている。
【０１０８】
これらの液晶パネル１４〜１６で反射された光は再びクロスダイクロイックミラー１３で反射（Ｇ成分光だけは透過）して合成され、再び偏光ビームスプリッタ１２へと入射する。
【０１０９】
この時、オン状態にある画素領域で反射された光は偏光方向が変化するため偏光ビームスプリッタ１２を透過する。一方、オフ状態にある画素領域で反射された光は偏光方向が変化しないため偏光ビームスプリッタ１３で反射される。
【０１１０】
この様に、画素マトリクス回路にマトリクス状に配置された画素領域を複数の半導体素子でオン／オフ制御することによって、特定の画素領域で反射された光のみが偏光ビームスプリッタ１２を透過できる様になる。この動作は各液晶パネル１４〜１６に共通である。
【０１１１】
以上の様にして偏光ビームスプリッタ１２を透過した画像情報を含む光は投影レンズ等で構成される光学系レンズ１７で拡大投影されてスクリーン１８上に映し出される。
【０１１２】
本発明を利用した反射型ＬＣＤは、画素電極間を埋め込むことで高い解像度と高い開口率とを実現している。また、画素電極の平坦化を行った場合には高い反射率を実現している。そのため、図１０（Ａ）の投射型プロジェクターの様に画像を拡大投影する電気光学装置においても優れた表示性能を実現できる。
【０１１３】
次に、実施例２に示した透過型ＬＣＤを三板式プロジェクターに適用した場合について図１０（Ｂ）を用いて説明する。
【０１１４】
図１０（Ｂ）において、１９はハロゲンランプ等の光源、２０はリフレクターである。ＲＧＢ成分を含んだ光はまずダイクロイックミラー２１に入射し、ここでＲ成分光のみ反射される。そして、Ｒ成分光はリフレクター２２で反射され、Ｒに対応する液晶パネル２３へ入射する。
【０１１５】
また、ダイクロイックミラー２１を透過した光はダイクロイックミラー２４に入射し、ここでＢ成分光のみが反射される。反射されたＢ成分光はＢに対応する液晶パネル２５へ入射する。また、ダイクロイックミラー２４を透過したＧ成分光はＧに対応する液晶パネル２６へと入射する。
【０１１６】
そして、Ｒ成分光はダイクロイックミラー２７でＢ成分光と合成され、ダイクロイックミラー２８へ入射する。また、Ｇ成分光はリフレクター２９で反射されてダイクロイックミラー２８へと入射する。ここでＲＢＧ全ての成分光が合成され、投影レンズ３０によって拡大投影されてスクリーン３１に映し出される。
【０１１７】
本発明を利用した透過型ＬＣＤも高い解像度と高い開口率とを実現しているため、優れた表示性能を有する電気光学装置を構成することができる。特に、開口率が高いという点は本発明の透過型ＬＣＤの最も大きな利点である。
【０１１８】
〔実施例８〕
本実施例では、本発明による液晶表示装置を適用しうる応用製品（電気光学装置）について図１１を用いて説明する。本発明を利用した電気光学装置としてはビデオカメラ、スチルカメラ、プロジェクター、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話等）などが挙げられる。
【０１１９】
図１１（Ａ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２００１、カメラ部２００２、受像部２００３、操作スイッチ２００４、表示装置２００５で構成される。本発明の反射型ＬＣＤを表示装置２００５に適用すると、さらに小型化および低消費電力化が図れる。
【０１２０】
図１１（Ｂ）はヘッドマウントディスプレイであり、本体２１０１、表示装置２１０２、バンド部２１０３で構成される。本発明の反射型ＬＣＤを表示装置２１０２に適用することで大幅に装置の小型化が図れる。
【０１２１】
図１１（Ｃ）はフロント型プロジェクターであり、本体２２０１、光源２２０２、表示装置２２０３、光学系２２０４、スクリーン２２０５で構成される。表示装置２２０３に本発明の透過型ＬＣＤを採用することで高精細な画像が実現される。
【０１２２】
図１１（Ｄ）は携帯電話であり、本体２３０１、音声出力部２３０２、音声入力部２３０３、表示装置２３０４、操作スイッチ２３０５、アンテナ２３０６で構成される。本発明を表示装置２３０４に適用することで視認性に優れた表示モニタを搭載することができる。
【０１２３】
図１１（Ｅ）はビデオカメラであり、本体２４０１、表示装置２４０２、音声入力部２４０３、操作スイッチ２４０４、バッテリー２４０５、受像部２４０６で構成される。本発明を表示装置２４０２に適用することで、屋外での撮影にも十分に耐えうる表示性能が実現できる。
【０１２４】
図１１（Ｆ）はリア型プロジェクターであり、本体２５０１、光源２５０２、表示装置２５０３、偏光ビームスプリッタ２５０４、リフレクター２５０５、２５０６、スクリーン２５０７で構成される。本発明の反射型ＬＣＤを表示装置２４０２に適用することで、装置の薄型化および高精細な画像を実現できる。
【０１２５】
なお、図１１（Ａ）、（Ｂ）、（Ｄ）、（Ｅ）に示す様に直視型ディスプレイとする場合、画素電極表面に凹凸を形成することは有効である。これにより光の散乱効果が高まり、視野角、視認性が向上する。逆に、図１１（Ｃ）、（Ｆ）に示す様に投射型ディスプレイとする場合、画素電極表面を鏡面状態にすることが好ましい。これにより光の乱反射が低減され、色ずれや解像度の低下が抑えられる。
【０１２６】
以上の様に、本発明の応用範囲は極めて広く、あらゆる分野の表示媒体に適用することが可能である。特に、液晶表示装置をプロジェクターの様な投射型表示装置に用いる場合には、非常に高い解像度が要求される。その様な場合において、本発明は非常に有効な技術である。
【０１２７】
また、モバイルコンピュータ、携帯電話、ビデオカメラに代表される携帯情報端末機器は装置の小型化および低消費電力化が望まれる。その様な場合において、バックライトの不要な本発明の反射型ＬＣＤは有効である。
【０１２８】
【発明の効果】
本発明を利用した液晶表示装置は、マトリクス状に配置された個々の画素電極の隙間（画素と画素との切れ間）が埋め込み絶縁層で埋め込まれた構成となる。この時、画素電極表面と埋め込み絶縁層の表面とは概略一致するため、画素電極間の隙間に生じる段差部はほぼ完全に平坦化する。
【０１２９】
従って、上記段差部に起因する液晶材料の配向不良、入射光の乱反射によるコントラスト低下といった諸問題が解決される。また、予め画素電極の下地となる層間絶縁膜を平坦化してあるので画素電極は完全に平坦な状態となる。
【０１３０】
以上により、高い開口率および反射率を有した高精細な表示性能を有する液晶表示装置を実現することが可能である。
【図面の簡単な説明】
【図１】 本発明の概略を説明するための図。
【図２】 従来の画素マトリクス回路の構成を示す図。
【図３】 反射型ＬＣＤの作製工程を示す図。
【図４】 反射型ＬＣＤの作製工程を示す図。
【図５】 透過型ＬＣＤの作製工程を示す図。
【図６】 画素マトリクス回路を上面から見た図。
【図７】 画素マトリクス回路を上面から見た図。
【図８】 アクティブマトリクス基板の構造を示す図。
【図９】 アクティブマトリクス基板の構造を示す図。
【図１０】 プロジェクタの構成を示す図。
【図１１】 本発明の応用製品の一例を説明するための図。
【図１２】 平坦性を説明する図。
【図１３】 平坦性を説明する図。
【図１４】 平坦性を説明する図。
【符号の説明】
１０１ ガラス基板
１０２、１０３ 画素ＴＦＴ
１０４ 層間絶縁膜
１０５ 研磨工程前の層間絶縁膜の形状
１０６、１０７ 画素電極
１０８ 埋め込み用の絶縁層
１０９、１１０ 境界部
１１１ 研磨工程前の埋め込み用の絶縁層の形状
１１２、１１３ 埋め込み絶縁層
【発明が属する技術分野】
本願発明は、液晶表示装置（ＬＣＤ）の作製方法に関する。特に、半導体薄膜を利用したアクティブマトリクス型液晶表示装置（以下、ＡＭ−ＬＣＤと呼ぶ）の作製方法に関する。また、本願発明はその様な表示装置を具備した電気光学装置に応用することが可能である。
【０００２】
なお、本明細書中において「半導体装置」とは、半導体を利用することで機能する装置全てを指している。従って、上記表示装置および電気光学装置も半導体装置の範疇に含まれる。ただし、明細書中では区別しやすい様に表示装置や電気光学装置といった言葉を使い分けることにする。
【０００３】
【従来の技術】
近年、ＡＭ−ＬＣＤを投射型表示ディスプレイとして用いたプロジェクター等の開発が活発に進められている。また、モバイルコンピュータやビデオカメラ用の直視型表示ディスプレイとしての需要も高まっている。
【０００４】
ここで従来のアクティブマトリクス型表示装置における画素マトリクス回路の構成の概略を図２（Ａ）、（Ｂ）に示す。なお、画素マトリクス回路とは液晶に印加される電界を制御するための薄膜トランジスタ（ＴＦＴ）をマトリクス状に配置した回路であり、ＡＭ−ＬＣＤの画像表示領域を構成する。
【０００５】
図２（Ａ）に示すのは、画素マトリクス回路を上面から見た図である。ここでは水平方向に設けられた複数のゲイト線２０１と垂直方向に設けられた複数のソース線２０２とで囲まれた領域が画素領域となる。そして、複数のゲイト線２０１および複数のソース線２０２の各交差部にはそれぞれＴＦＴ２０３が形成されている。また、各ＴＦＴにはそれぞれに画素電極２０４が接続されている。
【０００６】
従って、画素マトリクス回路は複数のゲイト線２０１および複数のソース線２０２とで囲まれてマトリクス状に形成された複数の画素領域からなり、個々の画素領域にはＴＦＴ２０３と画素電極２０４とが設けられた構成となっている。
【０００７】
また、画素マトリクス回路の断面構造を図２（Ｂ）に示す。図２（Ｂ）において、２０５は絶縁表面を有する基板、２０６、２０７は基板２０５上に形成された画素ＴＦＴであり、図２（Ａ）のＴＦＴ２０３に相当する。
【０００８】
また、画素ＴＦＴ２０６、２０７にはそれぞれ画素電極２０８、２０９が接続されている。この画素電極２０８、２０９は図２（Ａ）の画素電極２０４に相当する。この画素電極２０８、２０９は通常１枚の金属薄膜をパターニングすることにより得られる。
【０００９】
従って、従来構造の画素マトリクス回路は、画素電極間に電極の境界部（以下、単に境界部と呼ぶ）２１０、２１１が必ず存在する。即ち、必然的に画素電極の膜厚分に相当する段差が形成されてしまうのである。この様な段差では液晶材料の配向不良が生じて表示画像が乱れる。また、段差部での入射光の乱反射がコントラストを低下させたり、光の利用効率を低下させる原因となる。
【００１０】
また、図２（Ｂ）からも明らかな様に、半導体素子や各配線の交差部の上方ではその形状を反映した状態で画素電極２０８、２０９が形成される。この様な段差も上記問題を生じる原因となる。
【００１１】
特に、プロジェクターなどに用いる投射型ディスプレイは、 1〜2inch 程度の極めて高精細な小型ディスプレイを拡大投影するため、上述の問題が顕在化してしまう。
【００１２】
【発明が解決しようとする課題】
以上の様な問題に対して、従来はブラックマスク（またはブラックマトリクス）によって画像の乱れる領域を遮蔽してコントラスト比を高めていた。また、近年では素子の微細化が進み、高開口率を目的とした遮蔽領域の制御性が求められる様になったためＴＦＴ側基板にブラックマスクを設ける構成が主流となってきている。
【００１３】
しかしながら、ＴＦＴ側基板にブラックマスクを設ける構成とした場合、パターニング工程の増加、寄生容量の増加、開口率の低下等の諸問題が生じてしまう。この様なことから、前述の諸問題を起こさずにコントラスト比を確保する技術が望まれている。
【００１４】
本願発明は上記問題点を解決し、簡易な手段により極めて高精細なアクティブマトリクス型表示装置を形成するための手段を開示するものである。
【００１５】
【課題を解決するための手段】
本明細書で開示する発明の構成は、
絶縁表面を有する基板上に形成された絶縁膜を平坦化する工程と、
前記絶縁膜上に複数の電極を形成する工程と、
前記複数の電極を覆う絶縁層を形成する工程と、
前記複数の電極の表面および前記絶縁層の表面を両表面が同一平面をなす様に平坦化し、前記複数の電極の境界部を前記絶縁層で埋め込む工程と、
前記平坦化は、前記電極の厚さの２０％以下の精度でもって行われることを特徴とする特徴とする。
【００１６】
また、他の発明の構成は、
第１の基板および透光性を有する第２の基板と、
前記第１の基板と前記第２の基板との間に挟持された液晶層と、
を少なくとも含む半導体装置の作製方法であって、
前記第１の基板上に形成された絶縁膜を平坦化する工程と、
前記絶縁膜上にストライプ状の電極を形成する工程と、
前記ストライプ状の電極を覆う絶縁層を形成する工程と、
前記ストライプ状の電極の表面および前記絶縁層の表面を両表面が同一平面をなす様に平坦化し、前記ストライプ状の電極の境界部を前記絶縁層で埋め込む工程と、
前記平坦化は、前記電極の厚さの２０％以下の精度でもって行われることを特徴とする。
【００１７】
また、他の発明の構成は、
絶縁表面を有する基板上に複数の半導体素子を形成する工程と、
層間絶縁膜を形成する工程と、
前記層間絶縁膜を平坦化する工程と、
前記層間絶縁膜上に前記半導体素子と電気的に接続する画素電極を形成する工程と、
前記画素電極を覆う絶縁層を形成する工程と、
前記画素電極の表面および前記絶縁層の表面を両表面が同一平面をなす様に平坦化し、前記画素電極の境界部を前記絶縁層で埋め込む工程と、
前記平坦化は、前記電極の厚さの２０％以下の精度でもって行われることを特徴とする。
【００１８】
また、他の発明の構成は、
マトリクス状に形成された複数の半導体素子および該複数の半導体素子の各々に接続された複数の画素電極を有する基板と、
前記基板上に保持された液晶層と、
を少なくとも含む半導体装置の作製方法であって、
層間絶縁膜を形成する工程と、
前記層間絶縁膜を平坦化する工程と、
前記層間絶縁膜上に前記半導体素子と電気的に接続する画素電極を形成する工程と、
前記画素電極を覆う絶縁層を形成する工程と、
前記画素電極の表面および前記絶縁層の表面を両表面が同一平面をなす様に平坦化し、前記画素電極の境界部を前記絶縁層で埋め込む工程と、
前記平坦化は、前記電極の厚さの２０％以下の精度でもって行われることを特徴とする。
【００１９】
上記構成において、液晶層が保持された状態の典型例としては、複数の画素電極を有する基板（第１の基板）と第１の基板に対向する対向基板（第２の基板）との間に液晶層が挟持されている状態を言う。なお、液晶層としてＰＤＬＣ（ポリマ分散型液晶）を使用する場合、液晶層自体が固体化するので第２の基板を必要としない場合もありうる。
【００２０】
また、半導体素子としては薄膜トランジスタ（ＴＦＴ）が代表的であるが、その他にも絶縁ゲイト型電界効果トランジスタ（ＩＧＦＥＴ）、薄膜ダイオード、ＭＩＭ（Metal-Insulator-Metal ）素子、バリスタ素子等でも良い。
【００２１】
平坦化を電極の厚さの２０％以内とすることで、液晶層の厚さに凹凸が影響をすることを抑制することができる。特に反射型の液晶パネルの場合には、液晶層の厚さに不均一性起因する表示の不良が顕在化するので、本明細書で開示する発明を利用することは有用である。
【００２２】
一般に画素電極の膜厚は１００〜３００ｎｍ程度である。従って、絶縁膜や配向膜の平坦性は２０〜６０ｎｍ程度以下に抑えればよい。例えば、図１２に示すような構造において、ａやｂで示される値を２０〜６０ｎｍとすればよい。
【００２３】
平坦化は画素電極の厚さの２０％以内とすることが好ましいが、実用上は画素電極の５０％以内とするのでも効果がある。
【００２４】
また、平坦性の程度としては、図１３示すような表面状態を得るとして、θの値が１５°以内となるような平坦性を実現すればよい。このようにすることでその上に形成される反射画素電極で反射される光を光学変調に有効に利用することができる。勿論、図１３に示す状態において、ｃの値を２０〜６０ｎｍ以下とすることが重要である。
【００２５】
また、平坦性の程度を示すパラメータの望ましい限定条件としては、図１４に示すように反射電極の反射面で反射される光の光量が光軸方向からの１５°のぶれの円錐形状の中において、７０％（入射光量に対して）以上あるようにすることは有効である。
【００２６】
これらの限定条件は、他のパラメータと組み合わせることにより、さらに有用となる。即ち、これらのパラメータの限定条件、あるいは各パラメータの限定条件を組み合わせたものをで規定される条件を満たすように平坦性を確保することで、発明の効果をより高いものとして得ることができる。
【００２７】
【発明の実施の形態】
ここでは本願発明についての簡単な説明を図１を用いて行う。図１（Ａ）において、１０１は絶縁表面を有する基板、１０２は基板１０１上に形成された第１の画素ＴＦＴ、１０３は第２の画素ＴＦＴである。さらに、第１および第２の画素ＴＦＴ１０２、１０３は層間絶縁膜１０４に覆われている。層間絶縁膜１０４は後に形成する画素電極とＴＦＴとを電気的に絶縁するための絶縁膜である。
【００２８】
本発明の第１の特徴は、予め層間絶縁膜１０４を厚めに堆積しておいて、平坦化工程（特に機械的な研磨による平坦化）を施すことにある。この層間絶縁膜１０４の研磨工程は、後述するが後に画素電極を形成する際に重要な役割を果たす。なお、図１（Ａ）において１０５で示される点線は、研磨工程前の層間絶縁膜１０４の形状を示しており、機械的な研磨工程によって層間絶縁膜１０４の凹凸が平坦化されることを表している。
【００２９】
この平坦化は、残存する凹凸が画素電極の厚さの１０％以内となるように行うことが重要である。
【００３０】
なお、機械的な研磨としては代表的にはＣＭＰ（化学機械研磨）技術が挙げられる。ＣＭＰ技術は薬液による化学的なエッチングと研磨材（砥粒）による機械的な研磨によって薄膜表面を平坦化する技術である。
【００３１】
また、機械的な研磨以外にもドライエッチング法を利用したエッチバック技術を用いる事もできる。エッチバック技術は平坦度ではＣＭＰ技術に見劣りするが、装置の増設を特に必要としない点、処理中にパーティクル（ゴミ）を発生しない点などの利点を有する。
【００３２】
次に、平坦化された層間絶縁膜１０４上に金属薄膜（図示せず）を成膜し、パターニングを施して画素電極１０６、１０７を形成する。本発明では層間絶縁膜１０４を平坦化してあるため、形成された画素電極１０６、１０７は極めて平坦な表面を有する。（図１（Ｂ））
【００３３】
画素電極１０６、１０７は、それぞれ画素ＴＦＴ１０２、１０３とコンタクトホールを介して接続する。また、画素電極１０６、１０７は絶縁層１０８で覆われている。この時、絶縁層１０８を厚めに堆積することで境界部１０９、１１０は完全に埋め込まれた状態となる。
【００３４】
そして、本発明の第２の特徴は、絶縁層１０８に対して機械的な研磨を施して境界部１０９、１１０のみに絶縁層１０８が残存させることにある。そして、この工程により図１（Ｃ）に示す様な状態で埋め込み絶縁層１１２、１１３を形成する。なお、図１（Ｂ）において１１１で示される点線は、研磨工程前の絶縁層１０８の形状を示しており、機械的な研磨工程によって絶縁層１０８が削られていく様子を表している。
【００３５】
この様にして絶縁層１０８を研磨していくと、やがて画素電極１０６、１０７の表面が現れる。この状態で研磨を止めても図１（Ｃ）に示す状態を得ることはできるが、さらに研磨を進行させて画素電極表面も同時に平坦化することは有効である。この場合、研磨処理の条件を適宜変更（砥粒を細かくする等）して画素電極表面が最も好ましい状態となる様にすれば良い。
【００３６】
図１（Ｃ）に示す様な最終的な状態では、画素電極間に形成される境界部１０９、１１０は完全に埋め込み絶縁層１１２、１１３で埋め込まれた状態となる。この時、画素電極１０６、１０７の表面と埋め込み絶縁層１１２、１１３の表面とは同一平面を成している。
【００３７】
この時、前述の様に本発明の第１の特徴とした層間絶縁膜１０４の研磨工程が重要な役割を果たしている。その事について以下に説明する。
【００３８】
例えば層間絶縁膜１０４の研磨工程を行わなかった場合、１０５で示される形状がそのまま画素電極１０６、１０７および絶縁層１０８の形状に反映してしまうことになる。また、境界部１０９、１１０は、一般的には開口率を稼ぐため必然的にＴＦＴ上（ソース配線上）に形成される。そのため、境界部１０９、１１０は実効的な画素電極面（ＴＦＴや配線と重ならない最も平坦な面）よりも高い位置に形成される。
【００３９】
従って、この状態で絶縁層１０８を機械的に研磨していくと、まずＴＦＴ上に位置する画素電極表面が最も早く露出する。そのため、上述の実効的な画素電極面を研磨する頃にはＴＦＴ上の画素電極および埋め込み絶縁層の研磨がかなり進行し、均一な研磨処理が困難なものとなってしまう。
【００４０】
また、層間絶縁膜１０４を厚く堆積してＴＦＴ等による凹凸を平坦化することも考えられるが、層間絶縁膜１０４を成膜しただけでは必ず表面にうねりなどの凹凸が少なからず存在する。その場合、うねりを平坦化するためには後に形成する絶縁層１０８を厚めに形成し、機械的な研磨工程も長めに行う必要があり、スループットの低下、発生するパーティクルの増加等の問題を招くことになる。
【００４１】
以上の様に、画素電極を形成する前に予め機械的な研磨工程によって層間絶縁膜を平坦化しておくことは非常に有効な手段である。即ち、本発明は図１（Ｂ）に示す研磨工程によって図１（Ｃ）に示す状態を得ることが最大の目的であるが、図１（Ｂ）に示す研磨工程を効率的に行うために図１（Ａ）に示す研磨工程を施すことに特徴がある。
【００４２】
そして、図１（Ｃ）に示す様に画素電極間の隙間（境界部）を埋め込み絶縁層によって埋め込み、不要な段差を排除する。この様にすることで従来の様な液晶材料の配向不良や段差部での光の乱反射等の問題を生じない極めて高精細なアクティブマトリクス型表示装置を得ることができる。
【００４３】
【実施例】
〔実施例１〕
本実施例では本発明を利用して反射型ＬＣＤの画素マトリクス回路を作製する工程例を図３、４を用いて説明する。なお、本発明は画素の平坦化に関する技術であるため、ＴＦＴ構造自体は本実施例に限定されるものではない。
【００４４】
まず、絶縁表面を有する基板３０１を用意する。本実施例ではガラス基板上に下地膜として酸化珪素膜を形成する。基板３０１の上には結晶性珪素膜でなる活性層３０２〜３０４を形成する。なお、本実施例では３つのＴＦＴのみ記載することになるが実際には１００万個以上のＴＦＴが画素マトリクス回路内に形成される。
【００４５】
本実施例では非晶質珪素膜を熱結晶化させて結晶性珪素膜を得ている。そして、その結晶性珪素膜を通常にフォトリソ工程でパターニングして活性層３０２〜３０４を得る。なお、本実施例では結晶化の際に結晶化を助長する触媒元素（ニッケル）を添加している。この技術については特開平7-130652号公報に詳細に記載されている。
【００４６】
次に、ゲイト絶縁膜３０５として150 nmの厚さの酸化珪素膜を形成し、その上に0.2wt%のスカンジウムを含有させたアルミニウム膜（図示せず）を成膜し、パターニングによりゲイト電極の原型となる島状パターンを形成する。
【００４７】
本実施例では、ここで特開平7-135318号公報に記載された技術を利用する。なお、詳細は同公報を参考にすると良い。
【００４８】
まず、上記島状パターン上にパターニングで使用したレジストマスクを残したまま、３％のシュウ酸水溶液中で陽極酸化を行う。この時、白金電極を陰極として２〜３ｍＶの化成電流を流し、到達電圧は８Ｖとする。こうして、多孔質状の陽極酸化膜３０６〜３０８が形成される。
【００４９】
その後、レジストマスクを除去した後に３％の酒石酸のエチレングリコール溶液をアンモニア水で中和した溶液中で陽極酸化を行う。この時、化成電流は５〜６ｍＶとし、到達電圧は１００Ｖとすれば良い。こうして、緻密な陽極酸化膜３０９〜３１１が形成される。
【００５０】
そして、上記工程によってゲイト電極３１２〜３１４が画定する。なお、画素マトリクス回路ではゲイト電極の形成と同時に１ライン毎に各ゲイト電極を接続するゲイト線も形成されている。（図３（Ａ））
【００５１】
次に、ゲイト電極３１２〜３１４をマスクとしてゲイト絶縁膜３０５をエッチングする。エッチングはＣＦ4 ガスを用いたドライエッチング法により行う。これにより３１５〜３１７で示される様な形状のゲイト絶縁膜が形成される。
【００５２】
そして、この状態で一導電性を付与する不純物イオンをイオン注入法またはプラズマドーピング法により添加する。この場合、画素マトリクス回路をＮ型ＴＦＴで構成するならばＰ（リン）イオンを、Ｐ型ＴＦＴで構成するならばＢ（ボロン）イオンを添加すれば良い。
【００５３】
なお、上記不純物イオンの添加工程は２度に分けて行う。１度目は８０ｋｅＶ程度の高加速電圧で行い、ゲイト絶縁膜３１５〜３１７の端部（突出部）の下に不純物イオンのピークがくる様に調節する。そして、２度目は５ｋｅＶ程度の低加速電圧で行い、ゲイト絶縁膜３１５〜３１７の端部（突出部）の下には不純物イオンが添加されない様に調節する。
【００５４】
こうしてＴＦＴのソース領域３１８〜３２０、ドレイン領域３２１〜３２３、低濃度不純物領域（ＬＤＤ領域とも呼ばれる）３２４〜３２６、チャネル形成領域３２７〜３２９が形成される。（図３（Ｂ））
【００５５】
この時、ソース／ドレイン領域は 300〜500 Ω／□のシート抵抗が得られる程度に不純物イオンを添加することが好ましい。また、低濃度不純物領域はＴＦＴの性能に合わせて最適化を行う必要がある。また、不純物イオンの添加工程が終了したら熱処理を行い、不純物イオンの活性化を行う。
【００５６】
次に、第１の層間絶縁膜３３０として酸化珪素膜を 400nmの厚さに形成し、その上にソース電極３３１〜３３３、ドレイン電極３３４〜３３６を形成する。（図３（Ｃ））
【００５７】
次に、第２の層間絶縁膜３３７として酸化珪素膜を 0.5〜1 μｍの厚さに形成する。なお、高密度プラズマソース等を利用して緻密な酸化珪素膜を形成すると、後のＣＭＰ研磨の際の平坦度が向上するので好ましい。また、ＣＭＰ研磨の条件さえ最適化すれば第２の層間絶縁膜３３７として有機性樹脂膜を用いることも可能である。有機性樹脂膜としては、ポリイミド、ポリアミド、ポリイミドアミド、アクリル等を用いることができる。
【００５８】
そして、第２の層間絶縁膜３３７を形成したら、１回目のＣＭＰ研磨工程を行う。この工程により第２の層間絶縁膜３３７は平坦化され、凹凸のない平坦面を得ることができる。この平坦化は、残存する凹凸の高さ（山の頂上と谷の底の間の鉛直方向の距離）が後に形成される画素電極の厚さの１０％以内となる条件で行う。（図３（Ｄ））
【００５９】
次に、 1wt% のチタンを添加したアルミニウム膜を 100nmの厚さに成膜し、パターニングにより画素電極３３８〜３４０を形成する。勿論、他の金属材料を用いても構わない。
【００６０】
次に、画素電極３３８〜３４０を覆って絶縁層３４１を形成する。なお、本実施例の様にソース配線３３１〜３３３上に境界部が形成される様に画素電極を形成すると、ソース配線３３１〜３３３がブラックマスクとして機能するので、絶縁層３４１が透光性であっても構わない。
【００６１】
しかしながら、より確実な遮光機能を確保するために、絶縁層３４１としては黒色顔料またはカーボンを分散させた有機性樹脂膜（ＰＳＧ等の溶液塗布系酸化珪素膜でも良い）等の様に遮光性を有する絶縁膜を用いることが望ましい。こうすることでソース配線が細くなった場合や斜め方向からの光に対しても確実な遮光機能を果たすことができる。
【００６２】
また、使用する液晶材料よりもできるだけ比誘電率の低い材料を用いることで、画素電極間における横方向電界の形成を抑制することもできる。
【００６３】
こうして図４（Ａ）に示す状態が得られる。図４（Ａ）に示す状態が得られたら、２回目のＣＭＰ研磨工程を行い、画素電極３３８〜３４０の隙間に埋め込まれた埋め込み絶縁層３４２〜３４４を形成する。この時、画素電極３３８〜３４０の表面と埋め込み絶縁層３４２〜３４４の表面とがほぼ一致するので、優れた平坦面を得ることができる。（図４（Ｂ））
【００６４】
この状態を上面から見た図を図６に示す。図６は画素マトリクス回路に注目した簡略図であり、図４（Ｂ）の構造は図６においてＡ−Ａ’で切った断面図に相当する。また、図６における各符号は図４（Ａ）、（Ｂ）で用いた符号に対応している。
【００６５】
図６に示す様に、画素電極はマトリクス状に配置され、その隙間（境界部）が埋め込み絶縁層３４２〜３４４で埋め込まれる。従って、埋め込み絶縁層３４２〜３４４はそれぞれ符号を付けてあるが、実際にはマトリクス状に一体化している。
【００６６】
以上の様にして、画素マトリクス回路が完成する。実際には画素ＴＦＴを駆動する駆動回路等も同一基板上に同時形成される。この様な基板は通常ＴＦＴ側基板またはアクティブマトリクス基板と呼ばれる。本明細書中ではアクティブマトリクス基板のことを第１の基板と呼ぶことにする。
【００６７】
第１の基板が完成したら、透光性基板３４５に対向電極３４６を形成した対向基板（本明細書中ではこの基板を第２の基板と呼ぶことにする）を貼り合わせ、それらの間に液晶層３４７を挟持する。こうして図４（Ｃ）に示す様な反射型ＬＣＤが完成する。
【００６８】
なお、このセル組み工程は公知の方法に従って行えば良い。また、液晶層に二色性色素を分散させたり、対向基板にカラーフィルターを設けたりすることも可能である。その様な液晶層の種類、カラーフィルターの有無等はどの様なモードで液晶を駆動するかによって変化するので実施者が適宜決定すれば良い。
【００６９】
本実施例では示さなかったが、画素電極の上面にカラーフィルターを配置した構成おしてもよい。
【００７０】
本実施例に示すような作製工程で得られる液晶パネルは、反射画素電極の平坦性が優れているので、画素電極の上にカラーフィルターを配置する構成が有効なものとなる。また、誘電体膜を単層または多層に配置し、特定の波長帯域や特定の偏光状態の光を選択的に反射するような構造としてもよい。この構成は、ダイクロイックミラーや偏光ビームスプリッターに利用されているものと同じ原理である。
【００７１】
一般に反射電極の表面に平坦性に問題がある場合、反射電極の表面にカラーフィルターを配置することは、色ムラや不鮮明な表示の要因となる好ましくない。
【００７２】
〔実施例２〕
本実施例では本発明を利用して透過型ＬＣＤの画素マトリクス回路を作製する工程例を図５を用いて説明する。なお、途中までは実施例１に示した反射型ＬＣＤの作製工程と同一であるので、ここでは異なる点のみについて説明する。
【００７３】
図３（Ｄ）に示す様な１回目のＣＭＰ研磨工程まで終了したら、図５に示す様に画素電極５０１、５０２を形成する。本実施例では画素電極５０１、５０２の材料として透明導電膜（ＩＴＯ、ＳｎＯ2 等）を用いる。また、この時、画素電極５０１、５０２はＴＦＴ上に重ならない様に形成しておく。
【００７４】
次に、画素電極５０１、５０２を覆って絶縁層５０３を形成する。なお、本実施例では絶縁層５０３として黒色顔料を分散させたポリイミド等を用いる。透過型の場合、ＴＦＴの活性層も遮光する必要があるため、遮光性を有する絶縁膜を用いることが好ましい。（図５（Ａ））
【００７５】
次に、２回目のＣＭＰ研磨工程を行い、画素電極５０１、５０２と同一平面をなす埋め込み絶縁層５０４、５０５を形成する。（図５（Ｂ）
【００７６】
この状態を上面から見た図を図７に示す。図７は画素マトリクス回路に注目した簡略図であり、図５（Ｂ）の構造は図７においてＡ−Ａ’で切った断面図に相当する。また、図７における各符号は図５（Ａ）、（Ｂ）で用いた符号に対応している。
【００７７】
図７に示す様に、複数の画素電極はマトリクス状に配置され、その境界部が一体化した埋め込み絶縁層で埋め込まれる。また、本実施例では、埋め込み絶縁層がＴＦＴ上にも形成されるため、活性層に光があたって抵抗が変化することを抑制する効果も得られる。
【００７８】
以上の様にして、透過型ＬＣＤのＴＦＴ側基板が完成する。ＴＦＴ側基板が完成したら、通常のセル組み工程によって透光性基板５０６、対向電極５０７でなる対向基板とＴＦＴ側基板との間に液晶層５０８を挟持する。こうして図５（Ｃ）に示す様な透過型ＬＣＤが完成する。
【００７９】
なお、本実施例において、画素電極３３８〜３４０自体を機械的に研磨して平坦化することも有効である。その際、直視型ディスプレイとするならば微細な凹凸を有した表面状態とし、投射型ディスプレイとするならば表面を鏡面状態とすすることが好ましい。
【００８０】
〔実施例３〕
実施例１で示した作製工程では、第２の層間絶縁膜３３７および埋め込み用の絶縁層３４１のみを平坦化する例を示した。しかし、本発明では第１の層間絶縁膜３３０に対して平坦化工程を行っても構わない。
【００８１】
また、層間絶縁膜を積層構造で構成する場合に、各層の形成ごとに平坦化工程を行っても良い。
【００８２】
本発明は、画素電極を形成する前に十分な平坦度を確保しておき、さらに画素電極を埋め込み絶縁層で埋め込むことで画素電極表面の平坦度も高めている。従って、平坦化工程の回数は多い分には何ら問題はなく、むしろ好ましい。
【００８３】
〔実施例４〕
本実施例では、アクティブマトリクス駆動を行うための半導体素子として、実施例１で示したＴＦＴとは異なる構造のＴＦＴを利用する場合の例について説明する。なお、本実施例で説明する構造のＴＦＴは実施例２に対しても容易に適用することができる。
【００８４】
実施例１では代表的なトップゲイト型ＴＦＴであるコプレナー型ＴＦＴを一例として記載したが、ボトムゲイト型ＴＦＴであっても構わない。図８に示すのはボトムゲイト型ＴＦＴの代表例である逆スタガ型ＴＦＴを用いた例である。
【００８５】
図８において、８０１はガラス基板、８０２、８０３はゲイト電極、８０４はゲイト絶縁膜、８０５、８０６は活性層である。活性層８０５、８０６は意図的に不純物を添加しない珪素膜で構成される。
【００８６】
また、８０７、８０８はソース電極、８０９、８１０はドレイン電極であり、８１１、８１２はチャネルストッパー（またはエッチングストッパー）となる窒化珪素膜である。即ち、活性層８０５、８０６のうち、チャネルストッパー８１１、８１２の下に位置する領域が実質的にチャネル形成領域として機能する。
【００８７】
以上までが逆スタガ型ＴＦＴの基本構造である。本実施例では、この様な逆スタガ型を有機性樹脂膜でなる層間絶縁膜８１３で覆って平坦化し、その上に画素電極８１４、８１５を形成する構成とする。勿論、画素電極間の隙間は本発明を利用して埋め込み絶縁層８１６、８１７によって埋め込まれる。
【００８８】
また、次に本発明の半導体素子として絶縁ゲイト型電界効果トランジスタ（ＩＧＦＥＴ）を形成した場合の例について説明する。なお、ＩＧＦＥＴはＭＯＳＦＥＴとも呼ばれ、シリコンウェハー上に形成されたトランジスタを指す。
【００８９】
図９において、９０１はガラス基板、９０２、９０３はソース領域、９０４、９０５はドレイン領域である。ソース／ドレイン領域はイオン注入で不純物を添加し、熱拡散させることで形成できる。なお、９０６は素子分離用の酸化物であり、通常のＬＯＣＯＳ技術を用いて形成できる。
【００９０】
次に、９０７はゲイト絶縁膜、９０８、９０９はゲイト電極、９１０は第１の層間絶縁膜、９１１、９１２はソース電極、９１３、９１４はドレイン電極である。その上を第２の層間絶縁膜９１５で平坦化し、その平坦面上に画素電極９１６、９１７を形成する。画素電極間の隙間は本発明を利用して埋め込み絶縁層９１８、９１９によって埋め込まれる。
【００９１】
なお、本実施例で示したＩＧＦＥＴ、トップゲイト型またはボトムゲイト型ＴＦＴ以外にも、薄膜ダイオード、ＭＩＭ素子、バリスタ素子等を用いたアクティブマトリクスディスプレイに対しても本発明は適用できる。
【００９２】
以上、本実施例に示した様に、本発明はあらゆる構造の半導体素子を用いた反射型ＬＣＤまたは透過型ＬＣＤに対して適用可能である。
【００９３】
特に、反射型液晶ＬＣＤは半導体素子上を平坦化してその上に画素電極を形成することで、画素面積を最大限に活用できる利点を有する。本発明はその利点をさらに効果的に利用する上で有効な技術である。そのため、本発明を利用した反射型ＬＣＤは高い解像度と高い開口率を実現することができる。
【００９４】
〔実施例５〕
本願発明は、単純マトリクス型の液晶表示装置に対しても適用することが可能である。この場合、一対の基板の各々にストライプ状の電極を形成し、互いの電極が直交する様に基板を貼り合わせて液晶層を挟持する。
【００９５】
なお、この場合、一方を透光性基板とすれば他方は透光性でも遮光性でも構わない。ただし、透光性基板側に形成するストライプ状の電極は透明導電膜で構成する必要がある。
【００９６】
本実施例では、透光性基板と対をなす基板側にアルミニウムまたはアルミニウムを主成分とする材料でストライプ状の電極を形成し、ストライプ状に延在する電極間の隙間を絶縁層で埋め込む。
【００９７】
単純マトリクス型ＬＣＤに本発明を適用した場合、絶縁層として液晶層よりも比誘電率の低い材料（有機性樹脂材料等）を用いることで隣接する電極間のクロストークを低減する効果も得られる。
【００９８】
〔実施例６〕
本発明を適用して形成される反射型ＬＣＤでは様々な液晶の表示モードを利用することができる。例えば、ＥＣＢ（電界制御複屈折）モード、ＰＣＧＨ（相転移型ゲスト・ホスト）モード、ＯＣＢモード、ＨＡＮモード、ＰＤＬＣ型ゲスト・ホストモードが挙げられる。
【００９９】
ＥＣＢモードは液晶層に印加する電圧を変化させて液晶の配向を変え、その時生じる液晶層の複屈折の変化を一対の偏光板で検出してカラー表示を行う表示モードである。この場合、カラーフィルターを利用しない方式もとれるため、明るい表示が可能である。
【０１００】
また、ＰＣＧＨモードはホスト液晶に対して二色性色素をゲスト分子に混合し、液晶に印加する電圧によって液晶分子の配向状態を変化させ、液晶層の光吸収率を変化させる表示モードである。この場合、偏光板を用いない方式がとれるため、高いコントラストを得ることができる。
【０１０１】
また、ＰＤＬＣモードは液晶中に高分子を分散させた（または高分子中に液晶を分散させた）ポリマー分散型液晶を用いる表示モードである。この場合、偏光板が不要であるため明るい表示が可能である。また、固体のポリマー分散型液晶を利用すれば対向側にガラス基板を用いない構成とすることも可能である。
【０１０２】
これらの様々な表示モードは、その特徴に応じて偏光板の有無、カラーフィルターの有無を自由に設定することができる。例えば、ＰＣＧＨモードの場合には偏光板が不要なので、カラーフィルターを用いた単板式としても明るい表示を実現することができる。
【０１０３】
〔実施例７〕
本実施例では、本発明を表示ディスプレイとして用いた電気光学装置の一例について説明する。まず、実施例１に示した反射型ＬＣＤを三板式プロジェクターに適用した場合について、図１０（Ａ）を用いて説明する。
【０１０４】
図１０（Ａ）において、メタルハライドランプ、ハロゲンランプ等の光源１１から出力されたＲ（赤）、Ｂ（青）、Ｇ（緑）を含む光は、偏光ビームスプリッタ１２で反射され、クロスダイクロイックミラー１３に進む。
【０１０５】
なお、偏光ビームスプリッタとは光の偏光方向によって反射したり透過したりする機能を有した光学フィルターである。この場合、光源１１からの光は偏光ビームスプリッタ１２で反射される様な偏光を与えてある。
【０１０６】
この時、クロスダイクロイックミラー１３では、Ｒに対応する液晶パネル１４の方向にＲ成分光が反射され、Ｂに対応する液晶パネル１５の方向にＢ成分光が反射される。また、Ｇ成分光はクロスダイクロイックミラー１３を透過し、Ｇに対応する液晶パネル１６に入射する。
【０１０７】
各液晶パネルは１４〜１６は、画素がオフ状態にある時は入射光の偏光方向を変化させないで反射する様に液晶分子が配向している。また、画素がオン状態にある時は液晶層の配向状態が変化し、入射光の偏光方向もそれに伴って変化する様に構成されている。
【０１０８】
これらの液晶パネル１４〜１６で反射された光は再びクロスダイクロイックミラー１３で反射（Ｇ成分光だけは透過）して合成され、再び偏光ビームスプリッタ１２へと入射する。
【０１０９】
この時、オン状態にある画素領域で反射された光は偏光方向が変化するため偏光ビームスプリッタ１２を透過する。一方、オフ状態にある画素領域で反射された光は偏光方向が変化しないため偏光ビームスプリッタ１３で反射される。
【０１１０】
この様に、画素マトリクス回路にマトリクス状に配置された画素領域を複数の半導体素子でオン／オフ制御することによって、特定の画素領域で反射された光のみが偏光ビームスプリッタ１２を透過できる様になる。この動作は各液晶パネル１４〜１６に共通である。
【０１１１】
以上の様にして偏光ビームスプリッタ１２を透過した画像情報を含む光は投影レンズ等で構成される光学系レンズ１７で拡大投影されてスクリーン１８上に映し出される。
【０１１２】
本発明を利用した反射型ＬＣＤは、画素電極間を埋め込むことで高い解像度と高い開口率とを実現している。また、画素電極の平坦化を行った場合には高い反射率を実現している。そのため、図１０（Ａ）の投射型プロジェクターの様に画像を拡大投影する電気光学装置においても優れた表示性能を実現できる。
【０１１３】
次に、実施例２に示した透過型ＬＣＤを三板式プロジェクターに適用した場合について図１０（Ｂ）を用いて説明する。
【０１１４】
図１０（Ｂ）において、１９はハロゲンランプ等の光源、２０はリフレクターである。ＲＧＢ成分を含んだ光はまずダイクロイックミラー２１に入射し、ここでＲ成分光のみ反射される。そして、Ｒ成分光はリフレクター２２で反射され、Ｒに対応する液晶パネル２３へ入射する。
【０１１５】
また、ダイクロイックミラー２１を透過した光はダイクロイックミラー２４に入射し、ここでＢ成分光のみが反射される。反射されたＢ成分光はＢに対応する液晶パネル２５へ入射する。また、ダイクロイックミラー２４を透過したＧ成分光はＧに対応する液晶パネル２６へと入射する。
【０１１６】
そして、Ｒ成分光はダイクロイックミラー２７でＢ成分光と合成され、ダイクロイックミラー２８へ入射する。また、Ｇ成分光はリフレクター２９で反射されてダイクロイックミラー２８へと入射する。ここでＲＢＧ全ての成分光が合成され、投影レンズ３０によって拡大投影されてスクリーン３１に映し出される。
【０１１７】
本発明を利用した透過型ＬＣＤも高い解像度と高い開口率とを実現しているため、優れた表示性能を有する電気光学装置を構成することができる。特に、開口率が高いという点は本発明の透過型ＬＣＤの最も大きな利点である。
【０１１８】
〔実施例８〕
本実施例では、本発明による液晶表示装置を適用しうる応用製品（電気光学装置）について図１１を用いて説明する。本発明を利用した電気光学装置としてはビデオカメラ、スチルカメラ、プロジェクター、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話等）などが挙げられる。
【０１１９】
図１１（Ａ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２００１、カメラ部２００２、受像部２００３、操作スイッチ２００４、表示装置２００５で構成される。本発明の反射型ＬＣＤを表示装置２００５に適用すると、さらに小型化および低消費電力化が図れる。
【０１２０】
図１１（Ｂ）はヘッドマウントディスプレイであり、本体２１０１、表示装置２１０２、バンド部２１０３で構成される。本発明の反射型ＬＣＤを表示装置２１０２に適用することで大幅に装置の小型化が図れる。
【０１２１】
図１１（Ｃ）はフロント型プロジェクターであり、本体２２０１、光源２２０２、表示装置２２０３、光学系２２０４、スクリーン２２０５で構成される。表示装置２２０３に本発明の透過型ＬＣＤを採用することで高精細な画像が実現される。
【０１２２】
図１１（Ｄ）は携帯電話であり、本体２３０１、音声出力部２３０２、音声入力部２３０３、表示装置２３０４、操作スイッチ２３０５、アンテナ２３０６で構成される。本発明を表示装置２３０４に適用することで視認性に優れた表示モニタを搭載することができる。
【０１２３】
図１１（Ｅ）はビデオカメラであり、本体２４０１、表示装置２４０２、音声入力部２４０３、操作スイッチ２４０４、バッテリー２４０５、受像部２４０６で構成される。本発明を表示装置２４０２に適用することで、屋外での撮影にも十分に耐えうる表示性能が実現できる。
【０１２４】
図１１（Ｆ）はリア型プロジェクターであり、本体２５０１、光源２５０２、表示装置２５０３、偏光ビームスプリッタ２５０４、リフレクター２５０５、２５０６、スクリーン２５０７で構成される。本発明の反射型ＬＣＤを表示装置２４０２に適用することで、装置の薄型化および高精細な画像を実現できる。
【０１２５】
なお、図１１（Ａ）、（Ｂ）、（Ｄ）、（Ｅ）に示す様に直視型ディスプレイとする場合、画素電極表面に凹凸を形成することは有効である。これにより光の散乱効果が高まり、視野角、視認性が向上する。逆に、図１１（Ｃ）、（Ｆ）に示す様に投射型ディスプレイとする場合、画素電極表面を鏡面状態にすることが好ましい。これにより光の乱反射が低減され、色ずれや解像度の低下が抑えられる。
【０１２６】
以上の様に、本発明の応用範囲は極めて広く、あらゆる分野の表示媒体に適用することが可能である。特に、液晶表示装置をプロジェクターの様な投射型表示装置に用いる場合には、非常に高い解像度が要求される。その様な場合において、本発明は非常に有効な技術である。
【０１２７】
また、モバイルコンピュータ、携帯電話、ビデオカメラに代表される携帯情報端末機器は装置の小型化および低消費電力化が望まれる。その様な場合において、バックライトの不要な本発明の反射型ＬＣＤは有効である。
【０１２８】
【発明の効果】
本発明を利用した液晶表示装置は、マトリクス状に配置された個々の画素電極の隙間（画素と画素との切れ間）が埋め込み絶縁層で埋め込まれた構成となる。この時、画素電極表面と埋め込み絶縁層の表面とは概略一致するため、画素電極間の隙間に生じる段差部はほぼ完全に平坦化する。
【０１２９】
従って、上記段差部に起因する液晶材料の配向不良、入射光の乱反射によるコントラスト低下といった諸問題が解決される。また、予め画素電極の下地となる層間絶縁膜を平坦化してあるので画素電極は完全に平坦な状態となる。
【０１３０】
以上により、高い開口率および反射率を有した高精細な表示性能を有する液晶表示装置を実現することが可能である。
【図面の簡単な説明】
【図１】 本発明の概略を説明するための図。
【図２】 従来の画素マトリクス回路の構成を示す図。
【図３】 反射型ＬＣＤの作製工程を示す図。
【図４】 反射型ＬＣＤの作製工程を示す図。
【図５】 透過型ＬＣＤの作製工程を示す図。
【図６】 画素マトリクス回路を上面から見た図。
【図７】 画素マトリクス回路を上面から見た図。
【図８】 アクティブマトリクス基板の構造を示す図。
【図９】 アクティブマトリクス基板の構造を示す図。
【図１０】 プロジェクタの構成を示す図。
【図１１】 本発明の応用製品の一例を説明するための図。
【図１２】 平坦性を説明する図。
【図１３】 平坦性を説明する図。
【図１４】 平坦性を説明する図。
【符号の説明】
１０１ ガラス基板
１０２、１０３ 画素ＴＦＴ
１０４ 層間絶縁膜
１０５ 研磨工程前の層間絶縁膜の形状
１０６、１０７ 画素電極
１０８ 埋め込み用の絶縁層
１０９、１１０ 境界部
１１１ 研磨工程前の埋め込み用の絶縁層の形状
１１２、１１３ 埋め込み絶縁層
Claims (5)
- 複数の半導体素子上に設けられた第１の層間絶縁膜に対して第１の平坦化処理を行い、
前記第１の層間絶縁膜上に第２の層間絶縁膜を形成し、
前記第２の層間絶縁膜に対して第２の平坦化処理を行い
前記第２の層間絶縁膜上に複数の反射画素電極を形成し、
前記第２の層間絶縁膜上及び前記複数の反射画素電極上に絶縁膜を形成し、
前記絶縁膜の研磨若しくはエッチバックを行うことによって、前記複数の反射画素電極の隙間に埋込絶縁層を形成するとともに、前記複数の反射画素電極の表面に対して第３の平坦化処理を行い、
前記複数の反射画素電極の表面に接してカラーフィルターを設けることを特徴とする半導体装置の作製方法。 - 複数の半導体素子上に設けられた第１の層間絶縁膜に対して第１の平坦化処理を行い、
前記第１の層間絶縁膜上に、高密度プラズマソースを用いて形成された酸化珪素膜からなる第２の層間絶縁膜を形成し、
前記第２の層間絶縁膜に対してＣＭＰ研磨による第２の平坦化処理を行い、
前記第２の層間絶縁膜上に複数の反射画素電極を形成し、
前記第２の層間絶縁膜上及び前記複数の反射画素電極上に絶縁膜を形成し、
前記絶縁膜の研磨若しくはエッチバックを行うことによって、前記複数の反射画素電極の隙間に埋込絶縁層を形成するとともに、前記複数の反射画素電極の表面に対して第３の平坦化処理を行い、
前記複数の反射画素電極の表面に接してカラーフィルターを設けることを特徴とする半導体装置の作製方法。 - 請求項１又は請求項２において、
前記カラーフィルター上に、液晶材料を設け、
前記埋込絶縁層の材料は、前記液晶材料よりも比誘電率が低い材料を用いることを特徴とする半導体装置の作製方法。 - 請求項１乃至請求項３のいずれか一項において、
前記埋込絶縁層の材料は、遮光性を有する材料を用いることを特徴とする半導体装置の作製方法。 - 請求項１乃至請求項４のいずれか一項において、
前記複数の画素電極の表面と前記埋込絶縁層の表面とが同一平面をなすように前記研磨若しくは前記エッチバックを行うことを特徴とする半導体装置の作製方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12300197A JP4302194B2 (ja) | 1997-04-25 | 1997-04-25 | 半導体装置の作製方法 |
| US09/064,176 US6556264B1 (en) | 1997-04-25 | 1998-04-22 | Method of manufacturing an active matrix-type liquid crystal device using a semiconductor thin film having an organic resin interlayer insulating film |
| US10/422,773 US7006177B2 (en) | 1997-04-25 | 2003-04-25 | Semiconductor device and method of manufacturing the same |
| US11/288,217 US20060077336A1 (en) | 1997-04-25 | 2005-11-29 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12300197A JP4302194B2 (ja) | 1997-04-25 | 1997-04-25 | 半導体装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10303428A JPH10303428A (ja) | 1998-11-13 |
| JP4302194B2 true JP4302194B2 (ja) | 2009-07-22 |
Family
ID=14849817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12300197A Expired - Fee Related JP4302194B2 (ja) | 1997-04-25 | 1997-04-25 | 半導体装置の作製方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US6556264B1 (ja) |
| JP (1) | JP4302194B2 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7202497B2 (en) * | 1997-11-27 | 2007-04-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US6429132B1 (en) * | 1998-12-23 | 2002-08-06 | Aurora Systems, Inc. | Combination CMP-etch method for forming a thin planar layer over the surface of a device |
| WO2001018774A1 (en) * | 1999-09-08 | 2001-03-15 | Matsushita Electric Industrial Co., Ltd. | Electric circuit board, tft array substrate using the same, and liquid crystal display |
| KR100679096B1 (ko) * | 1999-12-30 | 2007-02-05 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
| US6661025B2 (en) * | 2000-09-22 | 2003-12-09 | Seiko Epson Corporation | Method of manufacturing electro-optical apparatus substrate, electro-optical apparatus substrate, electro-optical apparatus and electronic apparatus |
| JP3941440B2 (ja) * | 2000-11-17 | 2007-07-04 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法、並びに投射型表示装置 |
| JP2002319679A (ja) * | 2001-04-20 | 2002-10-31 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| TWI269248B (en) * | 2002-05-13 | 2006-12-21 | Semiconductor Energy Lab | Display device |
| JP4202091B2 (ja) * | 2002-11-05 | 2008-12-24 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型液晶表示装置の作製方法 |
| JP3938112B2 (ja) * | 2002-11-29 | 2007-06-27 | セイコーエプソン株式会社 | 電気光学装置並びに電子機器 |
| CN100370491C (zh) * | 2002-12-10 | 2008-02-20 | 株式会社半导体能源研究所 | 发光装置及其制作方法 |
| JP2004200358A (ja) * | 2002-12-18 | 2004-07-15 | Nikon Corp | 固体撮像素子の色分解装置 |
| US8125601B2 (en) * | 2003-01-08 | 2012-02-28 | Samsung Electronics Co., Ltd. | Upper substrate and liquid crystal display device having the same |
| JP2004247610A (ja) * | 2003-02-14 | 2004-09-02 | Canon Inc | 基板の製造方法 |
| WO2004086487A1 (ja) | 2003-03-26 | 2004-10-07 | Semiconductor Energy Laboratory Co. Ltd. | 半導体装置およびその作製方法 |
| US7061570B2 (en) | 2003-03-26 | 2006-06-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| US7423343B2 (en) * | 2003-08-05 | 2008-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Wiring board, manufacturing method thereof, semiconductor device and manufacturing method thereof |
| US7202155B2 (en) | 2003-08-15 | 2007-04-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing wiring and method for manufacturing semiconductor device |
| JP4619060B2 (ja) * | 2003-08-15 | 2011-01-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7893438B2 (en) * | 2003-10-16 | 2011-02-22 | Samsung Mobile Display Co., Ltd. | Organic light-emitting display device including a planarization pattern and method for manufacturing the same |
| US7211840B2 (en) * | 2003-10-31 | 2007-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Transistor |
| KR100731731B1 (ko) * | 2004-11-11 | 2007-06-22 | 삼성에스디아이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
| WO2008133888A1 (en) | 2007-04-24 | 2008-11-06 | Cabot Corporation | Low structure carbon black and method of making same |
| JP5292066B2 (ja) * | 2007-12-05 | 2013-09-18 | 株式会社半導体エネルギー研究所 | 表示装置 |
| WO2011032067A1 (en) | 2009-09-14 | 2011-03-17 | Bracco Diagnostics Inc. | In-line gas adaptor for endoscopic apparatus |
| US9057915B2 (en) * | 2012-05-29 | 2015-06-16 | International Business Machines Corporation | Liquid crystal integrated circuit and method to fabricate same |
| CN113945279B (zh) * | 2021-09-14 | 2023-09-12 | 中国科学院上海技术物理研究所 | 空间光学遥感仪器太阳漫反射定标孔径因子的测试方法 |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0327336B1 (en) | 1988-02-01 | 1997-12-10 | Semiconductor Energy Laboratory Co., Ltd. | Electronic devices incorporating carbon films |
| JP2799875B2 (ja) | 1989-05-20 | 1998-09-21 | 株式会社リコー | 液晶表示装置 |
| JP2757207B2 (ja) | 1989-05-24 | 1998-05-25 | 株式会社リコー | 液晶表示装置 |
| US5240801A (en) | 1989-11-20 | 1993-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Image-forming member for electrophotography and manufacturing method for the same |
| JP3172167B2 (ja) * | 1990-07-12 | 2001-06-04 | セイコーエプソン株式会社 | 電気光学装置および電気光学装置の製造方法 |
| US5946561A (en) | 1991-03-18 | 1999-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| CN1052568C (zh) | 1992-07-06 | 2000-05-17 | 株式会社半导体能源研究所 | 形成半导体器件的方法 |
| JP2860226B2 (ja) * | 1993-06-07 | 1999-02-24 | シャープ株式会社 | 液晶表示装置およびその製造方法 |
| US5673127A (en) * | 1993-12-01 | 1997-09-30 | Matsushita Electric Industrial Co., Ltd. | Display panel and display device using a display panel |
| JP3543351B2 (ja) * | 1994-02-14 | 2004-07-14 | 株式会社日立製作所 | アクティブマトリクス型液晶表示装置 |
| JP2864464B2 (ja) * | 1994-12-22 | 1999-03-03 | 日本ビクター株式会社 | 反射型アクティブ・マトリクス・ディスプレイ・パネル及びその製造方法 |
| US5652667A (en) * | 1995-02-03 | 1997-07-29 | Victor Company Of Japan, Ltd. | Liquid crystal display apparatus |
| JP2694126B2 (ja) * | 1995-02-06 | 1997-12-24 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 液晶表示装置及びその製造方法 |
| JP3349332B2 (ja) * | 1995-04-28 | 2002-11-25 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 反射式空間光変調素子配列及びその形成方法 |
| JP3108861B2 (ja) * | 1995-06-30 | 2000-11-13 | キヤノン株式会社 | アクティブマトリクス基板、該基板を用いた表示装置、及びこれらの製造方法 |
| SG49972A1 (en) * | 1995-07-19 | 1998-06-15 | Sony Corp | Reflective guest host liquid-crystal display device |
| JP3143592B2 (ja) * | 1995-09-14 | 2001-03-07 | キヤノン株式会社 | 表示装置 |
| JPH09127495A (ja) * | 1995-11-06 | 1997-05-16 | Sharp Corp | 液晶表示装置 |
| JPH09191111A (ja) | 1995-11-07 | 1997-07-22 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| KR100223899B1 (ko) * | 1996-01-15 | 1999-10-15 | 구자홍 | 액정표시장치의 구조 및 제조방법 |
| US5866919A (en) * | 1996-04-16 | 1999-02-02 | Lg Electronics, Inc. | TFT array having planarized light shielding element |
| US6049132A (en) * | 1996-07-12 | 2000-04-11 | Kawasaki Steel Corporation | Multiple metallization structure for a reflection type liquid crystal display |
| US6163055A (en) * | 1997-03-24 | 2000-12-19 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device and manufacturing method thereof |
| JP3390633B2 (ja) | 1997-07-14 | 2003-03-24 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2000031488A (ja) | 1997-08-26 | 2000-01-28 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US6008876A (en) * | 1998-12-03 | 1999-12-28 | National Semiconductor Corporation | Polished self-aligned pixel for a liquid crystal silicon light valve |
-
1997
- 1997-04-25 JP JP12300197A patent/JP4302194B2/ja not_active Expired - Fee Related
-
1998
- 1998-04-22 US US09/064,176 patent/US6556264B1/en not_active Expired - Fee Related
-
2003
- 2003-04-25 US US10/422,773 patent/US7006177B2/en not_active Expired - Fee Related
-
2005
- 2005-11-29 US US11/288,217 patent/US20060077336A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20030193627A1 (en) | 2003-10-16 |
| JPH10303428A (ja) | 1998-11-13 |
| US20060077336A1 (en) | 2006-04-13 |
| US7006177B2 (en) | 2006-02-28 |
| US6556264B1 (en) | 2003-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4302194B2 (ja) | 半導体装置の作製方法 | |
| KR100536076B1 (ko) | 표시장치 | |
| US6339459B1 (en) | Liquid crystal display device | |
| US9983334B2 (en) | Micro lens array substrate, electro-optical device, and electronic apparatus | |
| US8848143B2 (en) | Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus | |
| US20100283923A1 (en) | Liquid crystal device and electronic apparatus | |
| JP3934731B2 (ja) | アクティブマトリクス型液晶表示装置の作製方法、アクティブマトリクス型液晶表示装置、電気光学装置 | |
| JP3934201B2 (ja) | アクティブマトリクス型表示装置およびその作製方法 | |
| JP4712601B2 (ja) | 単純マトリクス型液晶表示装置の作製方法 | |
| JP2008046336A (ja) | 液晶表示装置及びプロジェクターシステム | |
| US9857622B2 (en) | Microlens array substrate, electro-optical device, and electronic apparatus | |
| JP4172283B2 (ja) | 液晶装置、及び電子機器 | |
| JP5786600B2 (ja) | 電気光学装置およびその製造方法、並びに電子機器 | |
| JP3423592B2 (ja) | 表示装置用基板とその製造方法及び液晶表示装置及び投射型液晶表示装置 | |
| JPH10268359A (ja) | 半導体装置およびその作製方法 | |
| JP2005010480A (ja) | 配向基板、配向基板の製造方法、液晶装置および電子機器 | |
| JP2015200766A (ja) | マイクロレンズアレイ基板、マイクロレンズアレイ基板の製造方法、液晶装置、電子機器 | |
| JP2011059229A (ja) | 電気光学装置及び電気光学装置の製造方法並びに電子機器 | |
| JP2009222978A (ja) | 電気光学装置の製造方法、電気光学装置および投射型表示装置 | |
| JP2009276712A (ja) | 電気光学装置、電気光学装置の製造方法、および投射型表示装置 | |
| JP2007065013A (ja) | 液晶装置及びその製造方法、並びに電子機器 | |
| JP2011215446A (ja) | 液晶装置、液晶装置の製造方法、および投射型表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040423 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040423 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080228 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090115 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090223 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090421 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090422 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130501 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130501 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140501 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |