JP4394999B2 - 受動素子内蔵配線基板およびその製造方法 - Google Patents

Description

本発明は、キャパシタ、抵抗、インダクタンス等の受動素子を内蔵した配線基板と、このような配線基板を製造するための製造方法に関する。

近年、半導体チップでは、ＩＣ、ＬＳＩ等の集積回路素子の高密度化が進むとともに、動作速度が年々上昇している。このような集積回路素子の動作速度が上昇すると、半導体チップ内部で発生するスイッチングノイズが集積回路素子を誤動作させる要因になるという問題があった。スイッチングノイズを低減させるためには、電源バスラインと接地バスラインとの間にキャパシタを配置することが有効である。
このようなキャパシタやインダクター等の受動素子が必要な場合、半導体チップと同様に、多層配線基板に外付けで実装することが行なわれている。しかし、キャパシタを外付け部品として配線基板上に配置すると、キャパシタと半導体チップの間の接続距離が長くなって配線インダクタンスが大きくなるため、キャパシタの効果が不充分となってしまう。このため、キャパシタ等の受動素子はできるだけ集積回路素子に近いことが求められており、半導体チップに直接形成することが望ましい。しかし、この場合、半導体チップの面積が増大してコスト高となり、また、製造工程が複雑で長くなるため、キャパシタの不良によって半導体チップ自体の製造歩留まりが低下してしまうという問題があった。

これらの問題に対応するために、半導体チップを配線基板に実装する場合に用いられる中間基板（インターポーザ、あるいは半導体チップキャリア）に、キャパシタを内蔵させることが提案されている（特許文献１、２）。
また、コア基板上に積層した多層配線層にキャパシタを内蔵する方法が提案されている（特許文献３）。
特開平８−１４８５９５号公報 特開２００１−３２６２９８号公報 特開平７−３０２５８号公報

しかしながら、特許文献１に示される半導体装置は、ベース基板上に厚膜キャパシタを有するガラスセラミックスからなるチップキャリアが接続される構造を有し、誘電体層を薄くすることが困難であるため、キャパシタの特性に限界があった。また、特許文献２には、キャパシタをもつセラミックスからなるインターポーザを備えた構成が開示されているが、インターポーザを用いる方法では、キャパシタの誘電体層の材料、厚さ、キャパシタの位置、大きさ等を予め決めておかなければならないという問題があった。
また、特許文献３に記載されるキャパシタを内蔵した回路基板は、多層配線層に内蔵されたキャパシタが埋め込みになるため、電極の大きさも固定され、キャパシタの位置、大きさ等を予め決める必要があり、仕様変更に柔軟に対応できないという問題があった。さらに、ガラスやチタン酸バリウム等の誘電体材料を使用したキャパシタを内蔵する多層配線基板は、製造工程に高温焼成を必要としたり、工程が複雑で長いものであり、製造歩留まりの向上に支障を来たしていた。

本発明は、上記のような実情に鑑みてなされたものであり、受動素子を内蔵しながらも小型化が可能で、かつ、受動素子の位置、大きさ等の変更に容易に対応できる受動素子内蔵配線基板と、このような受動素子内蔵配線基板を簡便に製造するための製造方法を提供することを目的とする。

このような目的を達成するために、本発明の受動素子内蔵配線基板は、コア基板と、該コア基板上に電気絶縁層を介して形成された配線と、該電気絶縁層の薄膜部位を介して一対の電極が対向するように構成されたキャパシタと、を備え、前記コア基板は、内壁面に下地導電薄膜を有し導電材料により表裏の導通がなされた複数のスルーホールを備え、前記キャパシタを構成する一対の電極の一方は、抵抗配線を介して配線に接続されており、前記キャパシタと前記抵抗配線からなるフィルタ回路を具備し、前記抵抗配線を介してキャパシタに接続されている前記配線は、前記コア基板のスルーホール内の前記導電材料に接続されており、前記抵抗配線は、前記下地導電薄膜と同じ材料からなり、クロム、チタン、窒化チタン、ニッケル、バナジウムの少なくとも１種を含有するような構成とした。
本発明の他の態様として、前記キャパシタを構成する電気絶縁層の薄膜部位の厚みは、０．２〜１０μｍの範囲であるような構成とした。

本発明の他の態様として、前記電気絶縁層は、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂、エポキシ樹脂の少なくとも１種からなるような構成とした。
本発明の他の態様として、前記コア基板は、ＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲内であるような構成とした。
本発明の他の態様として、配線はパターンコイルからなるインダクタを含み、前記キャパシタと前記インダクタからなるフィルタ回路を具備するような構成とした。

本発明の他の態様として、前記キャパシタは、前記電気絶縁層の薄膜部位を介して交互に積層された複数対の電極からなるような構成とした。
本発明の他の態様として、前記キャパシタを構成する複数の前記薄膜部位の厚みが異なるような構成、前記キャパシタを構成する複数対の電極からの配線引出し方向は、前記薄膜部位を介して対向する電極において異なる方向であるような構成とした。
本発明の受動素子内蔵配線基板の製造方法は、コア材の一方の面に微細孔を形成し、該微細孔の内壁面とコア材表面にクロム、チタン、窒化チタン、ニッケル、バナジウムの少なくとも１種を含有する下地導電薄膜を形成し、その後、前記微細孔内に導電材料を充填する工程と、前記コア材の前記下地導電薄膜上に下部電極と配線を形成する工程と、該下部電極と配線を覆うように電気絶縁薄膜を形成する工程と、前記下部電極上に位置する電気絶縁薄膜が露出して薄膜部位となるように前記電気絶縁薄膜上に電気絶縁層を形成する工程と、前記薄膜部位を被覆するように上部電極を形成してキャパシタとするとともに、前記電気絶縁層上に配線を形成する工程と、前記コア材の他方の面を研磨して前記微細孔を露出させてスルーホールを形成してコア基板とする工程と、を有し、前記キャパシタを構成する電極と配線の形成では、前記下地導電薄膜を給電層として電解めっきにより行い、その後、電極と配線とを接続するための抵抗配線として前記下地導電薄膜の所望部位を残し、不要の下地導電薄膜を除去することにより、前記キャパシタと前記抵抗配線とからなるフィルタ回路を形成するような構成とした。

本発明の他の態様として、下部電極と配線を覆うように電気絶縁薄膜を形成する前記工程において、前記下部電極上に位置し、かつ、前記下部電極を含む電極数が奇数となるように、複数の電極を電気絶縁薄膜を介して積層するような構成とした。
本発明の他の態様として、キャパシタを構成する複数の前記電気絶縁薄膜を異なる厚みで形成するような構成とし、キャパシタを構成する前記電極からの配線を、前記電気絶縁薄膜を介して対向する電極において異なる方向へ引き出すような構成とした。

また、本発明の受動素子内蔵配線基板の製造方法は、コア材の一方の面に微細孔を形成し、該微細孔の内壁面とコア材表面にクロム、チタン、窒化チタン、ニッケル、バナジウムの少なくとも１種を含有する下地導電薄膜を形成し、その後、前記微細孔内に導電材料を充填する工程と、前記コア材の前記下地導電薄膜上に下部電極と配線を形成する工程と、該下部電極と配線を覆い、かつ、下部電極上に薄膜部位を設けるように電気絶縁層を積層する工程と、前記薄膜部位を被覆するように上部電極を形成してキャパシタとするとともに、前記電気絶縁層上に配線を形成する工程と、前記コア材の他方の面を研磨して前記微細孔を露出させてスルーホールを形成してコア基板とする工程と、を有し、前記キャパシタを構成する電極と配線の形成では、前記下地導電薄膜を給電層として電解めっきにより行い、その後、電極と配線とを接続するための抵抗配線として前記下地導電薄膜の所望部位を残し、不要の下地導電薄膜を除去することにより、前記キャパシタと前記抵抗配線とからなるフィルタ回路を形成するような構成とした。
本発明の他の態様として、下部電極と配線を覆い、かつ、下部電極上に薄膜部位を設けるように電気絶縁層を積層する前記工程において、電気絶縁層の形成と電極の形成を繰り返すことにより、前記下部電極上に位置し、かつ、前記下部電極を含む電極数が奇数となるように、複数の電極を前記薄膜部位を介して積層するような構成とした。
本発明の他の態様として、キャパシタを構成する複数の前記薄膜部位を異なる厚みで形成するような構成とし、キャパシタを構成する前記電極からの配線を、前記薄膜部位を介して対向する電極において異なる方向へ引き出すような構成とした。

本発明の他の態様として、前記薄膜部位の形成が、電気絶縁層をエッチングすることにより行なわれるような構成、あるいは、前記薄膜部位の形成が、電気絶縁層形成時の露光量制御により行なうような構成とした。
本発明の他の態様として、キャパシタを構成する上部電極と配線が形成された電気絶縁層上に、さらに電気絶縁層を介して配線を形成するような構成とした。
本発明の他の態様として、前記キャパシタに接続する配線にパターンコイルからなるインダクタを形成し、該インダクタとキャパシタとでフィルタ回路を形成するような構成とした。

本発明の受動素子内蔵配線基板では、キャパシタが一対の電極と電気絶縁層により構成され、誘電体材料（例えば、誘電率が１２以上である材料）を使用していないため、従来の多層配線基板の製造装置をそのまま使用することができ、製造が容易であるとともに小型化が可能であり、また、抵抗配線を介してキャパシタと配線を接続したり、配線にインダクターを設ける場合には、フィルター回路等を構成することも可能であり、さらに、キャパシタを構成する電気絶縁層の薄膜部位の厚みや位置、電極面積を変更することが容易であり、受動部品の位置、大きさ等の変更に容易に対応することができる。

以下、本発明の実施の形態について図面を参照して説明する。
［受動素子内蔵配線基板］
図１は、本発明の受動素子内蔵配線基板の一実施形態を示す部分縦断面図である。図１において、本発明の受動素子内蔵配線基板１は、コア基板２と、このコア基板２の一方の面に形成された配線１２ａ，１２ｂ，１２ｃ，１２ｄと、キャパシタ１０、抵抗配線１３とを備えている。

受動素子内蔵配線基板１を構成するコア基板２は、コア材２′に複数のスルーホール７が形成されたものであり、配線やキャパシタ、抵抗配線が形成されたコア材２′の面には電気絶縁層３が形成されている。また、各スルーホール７の内壁面には電気絶縁層３、下地導電薄膜４が形成され、スルーホール７内には導電材料５が充填され、この導電材料５によりスルーホール７を介した表裏の導通がなされている。スルーホール７は内径が略同一であるストレート形状、一端の開口径が他端の開口径よりも大きいテーパー形状、中央部の内径が両端の開口径と異なる形状等、いずれであってもよい。

受動素子内蔵配線基板１を構成するコア基板２の電気絶縁層３上には、抵抗配線１３が配設され、この抵抗配線１３上に、キャパシタ１０を構成する下部電極１１ａと配線１２ａが形成されており、配線１２ａは所望のスルーホール７の導電材料５に接続されている。また、電気絶縁層１４の薄膜部位１４ａを介して上部電極１１ｂが下部電極１１ａと対向する位置に配設され、キャパシタ１０が構成されているとともに、電気絶縁層１４上には配線１２ｂが形成されている。電気絶縁層１４は、電気絶縁薄膜１５と電気絶縁層１６との積層であり、電気絶縁層１６は、下部電極１１ａ上に位置する電気絶縁薄膜１５上には積層されておらず、電気絶縁薄膜１５が電気絶縁層１４の薄膜部位１４ａをなしている。また、上部電極１１ｂは、ビア部１８ａにて所定のスルーホール７の導電材料５に接続されている。

上記のキャパシタ１０、配線１２ｂ上には、電気絶縁層１７を介しビア部１８ｂにて所望の配線１２ｂに接続されるように形成された配線１２ｃと、この配線１２ｃ上に更に電気絶縁層１７を介しビア部１８ｃにて所望の配線１２ｃに接続されるように形成された配線１２ｄを備えている。
上述のような本発明の受動素子内蔵配線基板１では、コア基板２上に受動素子であるキャパシタ１０と抵抗配線１３を備えるので、外付けで受動素子を実装する場合に比べて、半導体装置の小型化が可能となる。また、キャパシタ１０と抵抗配線１３とによりフィルタ回路が形成されている。尚、抵抗配線１３は、スルーホール７の内壁面に形成されている下地導電薄膜４と同じ材料からなるものであってよい。また、図示例では、受動素子としてキャパシタ１０と抵抗配線１３を備えているが、受動素子の種類、個数には特に制限はない。例えば、受動素子として、パターンコイルからなるインダクタを配線中に備えてもよく、この場合、キャパシタとインダクタからなるフィルタ回路を形成することができる。

本発明では、コア基板２のＸＹ方向（コア基板２の表面に平行な平面）の熱膨張係数が２〜２０ｐｐｍ、好ましくは２．５〜１７ｐｐｍの範囲内であることが望ましい。このようなコア基板２は、例えば、シリコン、セラミック、ガラス、ガラス−エポキシ複合材料等のコア材２′を用いて作製することができる。尚、本発明では、熱膨張係数はＴＭＡ（サーマルメカニカルアナリシス）により測定するものである。
電気絶縁層３は、二酸化珪素、窒化珪素等の電気絶縁膜とすることができ、例えば、コア材２′の材質がシリコンである場合、コア材２′を熱酸化することにより電気絶縁膜３としてもよい。尚、コア材２′が酸化ケイ素、ガラス等の電気絶縁材料からなる場合、電気絶縁層３はなくてもよい。

下地導電薄膜４は、クロム、チタン、窒化チタン、ニッケル、バナジウム等の１種、または２種以上を含有する薄膜とすることができる。また、スルーホール７内に充填される導電材料５は、銀ペースト、銅ペースト等の公知の導電性ペーストであってよく、また、銅、銀、金、ニッケル等の導電材料であってもよい。
コア基板２上に設けられたキャパシタ１０を構成する電極１１ａ，１１ｂ、配線１２ａａ，１２ｂ，１２ｃ，１２ｄの材質、および、ビア部１８ａ，１８ｂ，１８ｃの材質は、銅、銀、金、クロム、アルミニウム等の導電材料とすることができる。

また、キャパシタ１０を構成する電気絶縁層１４の薄膜部位１４ａ（電気絶縁薄膜１５）の材質は、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂、エポキシ樹脂等であってよく、薄膜部位１４ａの厚みは、電極１１ａ，１１ｂの面積、電気絶縁薄膜１５の誘電率とともに、キャパシタ１０の容量を決定するものであり、適宜設定することができるが、例えば、０．２〜１０μｍの範囲で設定することが好ましい。
また、抵抗配線１３は、クロム、チタン、窒化チタン、ニッケル、バナジウム等の１種、または２種以上を含有するものとすることができ、要求される抵抗特性に応じて、材質、線幅等を設定することができる。
また、電気絶縁層１５，１７の材質は、エポキシ樹脂、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の有機絶縁性材料、これらの有機材料とガラス繊維等を組み合わせたもの等の絶縁材料とすることができる。

図２は、本発明の受動素子内蔵配線基板の他の実施形態を示す部分縦断面図である。図２において、本発明の受動素子内蔵配線基板２１は、コア基板２２と、このコア基板２２の一方の面に電気絶縁層を介して形成された配線３２ａ，３２ｂ，３２ｃ，３２ｄと、キャパシタ３０、抵抗配線３３とを備えている。
受動素子内蔵配線基板２１を構成するコア基板２２は、上述の受動素子内蔵配線基板１を構成するコア基板２と同様のものであり、コア材２２′に複数のスルーホール２７が形成されたものであり、配線やキャパシタ、抵抗配線が形成されたコア材２２′の面には電気絶縁層２３が形成されている。また、各スルーホール２７の内壁面には電気絶縁層２３、下地導電薄膜２４が形成され、スルーホール２７内には導電材料２５が充填されている。

また、コア基板２２の電気絶縁層２３上には、抵抗配線３３が配設され、この抵抗配線３３上に、キャパシタ３０を構成する下部電極３１ａと配線３２ａが形成されており、配線３２ａは所望のスルーホール２７の導電材料２５に接続されている。また、電気絶縁層３４の薄膜部位３４ａを介して上部電極３１ｂが下部電極３１ａと対向する位置に配設され、キャパシタ３０が構成されている。この上部電極３１ｂは、ビア部３８ａにて所望のスルーホール２７の導電材料２５に接続されており、また、電気絶縁層３４上には配線３２ｂが形成されている。
上記のキャパシタ３０、配線３２ｂ上には、電気絶縁層３７を介しビア部３８ｂにて所望の配線３２ｂに接続されるように形成された配線３２ｃと、この配線３２ｃ上に更に電気絶縁層３７を介しビア部３８ｃにて所望の配線３２ｃに接続されるように形成された配線３２ｄを備えている。

上述のような本発明の受動素子内蔵配線基板２１では、コア基板２２上に受動素子であるキャパシタ３０と抵抗配線３３を備えるので、外付けで受動素子を実装する場合に比べて、半導体装置の小型化が可能となる。また、キャパシタ３０と抵抗配線３３とによりフィルタ回路が形成されている。
このような受動素子内蔵配線基板２１を構成する電気絶縁層３４は、キャパシタ３０を構成する薄膜部位３４ａを有するものであり、その材質は、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等であってよく、薄膜部位３４ａの厚みは、例えば、０．２〜１０μｍの範囲で適宜設定することが好ましい。

尚、受動素子内蔵配線基板２１を構成するコア基板２２の材質、電気絶縁層２３の材質、下地導電薄膜２４の材質、電極３１ａ，３１ｂの材質、配線３２ａ，３２ｂ，３２ｃ，３２ｄの材質、抵抗配線３３の材質、ビア部３８ａ，３８ｂ，３８ｃの材質、電気絶縁層３７の材質は、それぞれ、上述の受動素子内蔵配線基板１を構成する該当部材の材質と同様とすることができる。
本発明の受動素子内蔵配線基板は、上述の実施形態に示されるものに限定されるものではない。上述の実施形態では、コア基板２，２２を構成する電気絶縁層３，２３上にキャパシタ１０，３０、抵抗配線１３，３３等の受動素子が配設されているが、その配設位置には特に限定はなく、例えば、コア基板と受動素子との間に多層配線が配設されたものであってもよく、また、多層配線の所望の配線層の中に受動素子を配設したものであってもよい。

また、上述の実施形態では、キャパシタ１０，３０を構成する下部電極１１ａ，３１ａが抵抗配線１３，３３に直接接続されているが、配線を介して下部電極１１ａ，３１ａが抵抗配線１３，３３に接続されたものであってもよい。
図３は、コア基板と受動素子との間に配線が配設された本発明の受動素子内蔵配線基板の実施形態の一例を示す部分縦断面図である。図３において、本発明の受動素子内蔵配線基板４は、コア基板４２と、このコア基板４２の一方の面に形成された配線５２ａ，５２ｂ，５２ｃ，５２ｄと、キャパシタ５０、抵抗配線５３とを備えている。
受動素子内蔵配線基板４１を構成するコア基板４２は、上述の受動素子内蔵配線基板１を構成するコア基板２と同様のものであり、コア材４２′に複数のスルーホール４７が形成されたものであり、配線やキャパシタ、抵抗配線が形成されたコア材４２′の面には電気絶縁層４３が形成されている。また、各スルーホール４７の内壁面には電気絶縁層４３、下地導電薄膜４４が形成され、スルーホール４７内には導電材料４５が充填されている。

また、コア基板４２の電気絶縁層４３上には、抵抗配線５３が配設され、この抵抗配線５３上に配線５２ａが形成されており、配線５２ａは所望のスルーホール４７の導電材料４５に接続されている。また、抵抗配線５３、配線５２ａ上には、電気絶縁層５７を介しビア部５８ａにて抵抗配線５３に接続されるように形成された下部電極５１ａと、所望のスルーホール４７の導電材料４５に接続されるように形成された配線５２ｂとを備えている。また、電気絶縁層５４の薄膜部位５４ａを介して上部電極５１ｂが下部電極５１ａと対向する位置に配設され、キャパシタ５０が構成されているとともに、電気絶縁層５４上には配線５２ｃが形成されている。電気絶縁層５４は、電気絶縁薄膜５５と電気絶縁層５６との積層であり、電気絶縁層５６は、下部電極５１ａ上に位置する電気絶縁薄膜５５上には積層されておらず、電気絶縁薄膜５５が電気絶縁層５４の薄膜部位５４ａをなしている。

上記のキャパシタ５０、配線５２ｃ上には、電気絶縁層５７を介しビア部５８ｃにて所望の配線５２ｃ、上部電極５１ｂに接続されるように形成された配線５２ｄを備えている。
上記の受動素子内蔵配線基板４１のキャパシタ５０の構造は、図１に示されるキャパシタ１０と同様の構造であるが、図２に示されるキャパシタ３０のような構造であってもよいことは勿論である。
また、本発明の受動素子内蔵配線基板は、キャパシタを構成する電極数を２対以上にして静電容量を増大したものであってもよい。図４、図５は、このようなキャパシタを備えた本発明の受動素子内蔵配線基板の実施形態を示す部分縦断面図である。図４には、図１に示される本発明の受動素子内蔵配線基板のキャパシタ１０を基本構造とするキャパシタ６０を拡大して示しており、図５には、図２に示される本発明の受動素子内蔵配線基板のキャパシタ３０を基本構造とするキャパシタ８０を拡大して示している。

図４に示されるキャパシタ６０は、コア基板（図示せず）上に配設された抵抗配線１３上に設けられた下部電極１１ａと、この下部電極１１ａ上に電気絶縁薄膜１５ａ，１５ｂ，１５ｃを介してそれぞれ積層された上部電極１１ｂ、下部電極１１ａ、上部電極１１ｂとで構成されている。下部電極１１ａと上部電極１１ｂ間に介在する電気絶縁薄膜１５ａ，１５ｂ，１５ｃは、それぞれ薄膜部位１４ａ，１４ｂ，１４ｃをなしている。但し、最上部の上部電極１１ｂは、薄膜部位１４ｃを残すように形成された電気絶縁層１６上にも所望のパターンで形成されている。そして、電気絶縁薄膜１５ａ，１５ｂ，１５ｃと電気絶縁層１６との積層が電気絶縁層１４を構成している。上記の２枚の下部電極１１ａは、ビア部１９ａで導通され、また、２枚の上部電極１１ｂもビア部１９ｂで導通されている。このようなキャパシタ６０の静電容量は、上述のキャパシタ１０の約４倍となる。

尚、上記のキャパシタ６０では、２枚の下部電極１１ａの配線引出し方向と、２枚の上部電極１１ｂの配線引き出し方向は、異なることが好ましく、例えば、両者の方向が９０°の角度をなすように設定することができる。また、電気絶縁薄膜１５ａ，１５ｂ，１５ｃの厚み（薄膜部位１４ａ，１４ｂ，１４ｃの厚み）は同一でも、また、それぞれ異なる厚みであってもよい。

図５に示されるキャパシタ８０は、コア基板（図示せず）上に配設された抵抗配線３３上に設けられた下部電極３１ａと、この下部電極３１ａ上に電気絶縁層３４Ａの薄膜部位３４ａ、電気絶縁層３４Ｂの薄膜部位３４ｂ、電気絶縁層３４Ｃの薄膜部位３４ｃを介してそれぞれ積層された上部電極３１ｂ、下部電極３１ａ、上部電極３１ｂとで構成されている。但し、最上部の上部電極３１ｂは、電気絶縁層３４Ｃ上にも所望のパターンで形成されている。そして、電気絶縁層３４Ａ，３４Ｂ，３４Ｃの積層が電気絶縁層３４を構成している。また、上記の２枚の下部電極３１ａはビア部３９ａで導通され、２枚の上部電極３１ｂもビア部３９ｂで導通されている。このようなキャパシタ８０の静電容量は、上述のキャパシタ３０の約４倍となる。
尚、上記のキャパシタ８０においても、２枚の下部電極３１ａの配線引出し方向と、２枚の上部電極３１ｂの配線引き出し方向は、異なることが好ましく、例えば、両者の方向が９０°の角度をなすように設定することができる。また、薄膜部位３４ａ，３４ｂ，３４ｃの厚みは同一でも、また、それぞれ異なる厚みであってもよい。

［受動素子内蔵配線基板の製造方法］
次に、本発明の受動素子内蔵配線基板の製造方法を図面を参照しながら説明する。
図６〜図８は、本発明の受動素子内蔵配線基板の製造方法の一実施形態を示す工程図であり、図１に示される受動素子内蔵配線基板１を例としたものである。
本発明の受動素子内蔵配線基板の製造方法では、まず、コア基板用のコア材２′の一方の面２′ａに所定のマスクパターン８を形成し、このマスクパターン８をマスクとしてサンドブラストによりコア材２′に所定の大きさで微細孔７′を穿設する（図６（Ａ））。

コア材２′は、上述の受動素子内蔵配線基板１の説明で挙げた材料を使用することができる。微細孔７′の穿設は、ＩＣＰ−ＲＩＥ(Inductively Coupled Plasma-Reactive Ion Etching：誘導結合プラズマ−反応性イオンエッチング)法によるドライエッチング加工により行なうことができる。また、サンドブラストにより微細孔７′を穿設してもよい。微細孔７′の開口径は、例えば、５〜２００μｍ、好ましくは１０〜１７５μｍの範囲内で適宜設定することができ、マスクパターン８の開口径により調整することができる。また、微細孔７′の深さは、作製するコア基板の厚み（例えば、５０〜３００μｍの範囲）を考慮して適宜設定することができる。

次に、マスクパターン８を除去し、電気絶縁層３をコア材２′の表面および微細孔７′内壁面に成膜する（図６（Ｂ））。この電気絶縁層３は、プラズマＣＶＤ法等の真空成膜法を用いて二酸化珪素膜、窒化珪素等の絶縁膜として形成することができる。また、塗布方法により珪素酸化物の懸濁液、あるいはベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の絶縁性樹脂をコア材面に塗布し熱硬化させて形成することができる。さらに、例えば、コア材２′の材質がシリコンである場合、熱酸化によりコア材２′の表面に二酸化珪素膜を形成して電気絶縁層３とすることができる。
尚、上記のマスクパターン８が窒化シリコン等の電気絶縁性の膜である場合、マスクパターン８を除去することなく、電気絶縁層３を構成するものとして使用し、さらに、コア材２′の表面および微細孔７′内壁面に電気絶縁層３を成膜してもよい。

次に、微細孔７′が形成された面の電気絶縁層３上に下地導電薄膜４を形成し（図６（Ｃ））、次いで、微細孔７′内に導電材料５を充填する（図６（Ｄ））。下地導電薄膜４は、無電解めっきによりクロム、チタン、窒化チタン、ニッケル、バナジウム等の薄膜、あるいは、これらを含有する薄膜（例えば、銅とクロムからなる薄膜）として形成することができ、また、スパッタリング法や蒸着法等の真空成膜法により下地導電薄膜４を形成してもよい。微細孔７′内に充填する導電材料５としては、銀ペースト、銅ペースト等の導電性ペーストを用いることができ、微細孔７′内への充填方法は、スクリーン印刷等により行い、次いで熱処理することにより導電性を付与することができる。また、下地導電薄膜４を給電層として電解めっきにより銅、銀、金、ニッケル等の導電材料で埋め込みめっきを行なって微細孔７′内に導電材料５を充填してもよい。

次に、コア材２′の表面２′ａに形成された下地導電薄膜４上に所望のレジストパターンを形成し、下地導電薄膜４を給電層として電解めっきにより銅、銀、金、ニッケル等により下部電極１１ａと配線１２ａを形成する。その後、下部電極１１ａと配線１２ａとを接続するための抵抗配線１３としての下地導電薄膜４を残すように、下地導電薄膜４を所望のパターンでパターニングする（図７（Ａ））。
次に、下部電極１１ａと配線１２ａ、および抵抗配線１３を覆うように電気絶縁薄膜１５を形成する（図７（Ｂ））。この電気絶縁薄膜１５は、塗布方法によりベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂、エポキシ樹脂等の絶縁性樹脂を塗布し熱硬化させて形成することができる。本発明の製造方法では、下部電極１１ａ上に形成される電気絶縁薄膜１５の膜厚が、キャパシタの電極間距離を決定するものであり、電気絶縁薄膜１５の膜厚は０．８〜１０μｍの範囲で適宜設定することが好ましい。

その後、下部電極１１ａ上に位置する電気絶縁薄膜１５を露出させるように電気絶縁層１６を形成して、電気絶縁薄膜１５と電気絶縁層１６の積層体である電気絶縁層１４を形成する。この電気絶縁層１４は、薄膜部位１４ａを下部電極１１ａ上に有するものである。次いで、上部電極１１ｂ、配線１２ｂ、ビア部１８ａを形成する（図７（Ｃ））。これにより、キャパシタ１０が形成される。

電気絶縁層１６の形成は、例えば、塗布方法によりベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂、エポキシ樹脂等の感光性の絶縁性樹脂を塗布し、その後、フォトリソグラフィーにより下部電極１１ａ上に位置する電気絶縁薄膜１５が露出するようにパターニングして形成することができる。また、上部電極１１ｂ、配線１２ｂ、ビア部１８ａの形成は、例えば、以下のようにして行なうことができる。まず、電気絶縁層１４に、ウエットエッチング、あるいは、炭酸ガスレーザー、ＵＶ−ＹＡＧレーザー等を用いて所望の微細孔７′内の導電材料５が露出するように小径の穴部を形成する。そして、洗浄後、穴部内および電気絶縁層１４上に無電解めっきにより導電層を形成し、この導電層上にドライフィルムレジストをラミネートして所望のパターン露光、現像を行うことにより絶縁パターンを形成する。次に、この絶縁パターンをマスクとして、上記の穴部を含む露出部に電解めっきにより導電材料を析出させてビア部１８ａと上部電極１１ｂ、配線１２ｂを形成し、その後、絶縁パターンと導電層を除去する。また、スパッタリング法等の真空成膜法により、上記の穴部内および電気絶縁層１４上に導電層を形成し、この導電層上にマスクパターンを形成し、導電層をエッチングしてビア部１８ａと上部電極１１ｂ、配線１２ｂを形成し、その後、マスクパターンを除去してもよい。

次いで、受動素子としてのキャパシタ１０を覆うように電気絶縁層を介して配線を形成する（図８（Ａ））。この配線形成は、例えば、キャパシタ１０を覆うように電気絶縁層１７を形成し、ウエットエッチング、あるいは、炭酸ガスレーザー、ＵＶ−ＹＡＧレーザー等を用いて配線１２ｂ、あるいは上部電極１１ｂの所望の箇所が露出するように小径の穴部を電気絶縁層１７の所定位置に形成する。そして、洗浄後、穴部内および電気絶縁層１７上に無電解めっきにより導電層を形成し、この導電層上にドライフィルムレジストをラミネートして所望のパターン露光、現像を行うことにより絶縁パターンを形成する。その後、この絶縁パターンをマスクとして、上記の穴部を含む露出部に電解めっきにより導電材料を析出させてビア部１８ｂと配線１２ｃを形成し、絶縁パターンと導電層を除去する。また、スパッタリング法等の真空成膜法により、上記の穴部内および電気絶縁層１７上に導電層を形成し、この導電層上にマスクパターンを形成し、導電層をエッチングしてビア部１８ｂと配線１２ｃを形成し、その後、マスクパターンを除去してもよい。この操作を繰り返すことにより、電気絶縁層１７を介して配線１２ｄ、ビア部１８ｃを形成する。

次に、コア材２′の裏面２′ｂ側を研磨して微細孔７′を裏面に露出させてスルーホール７を形成する。これにより受動素子内蔵配線基板１が得られる（図８（Ｂ））。コア材２′の研磨は、ダイヤモンドグラインダーのような研磨装置等により行うことができる。
尚、図３に示されるような、コア基板と受動素子との間に配線が配設された本発明の受動素子内蔵配線基板を上述の方法により製造する場合には、キャパシタ５０を形成する前に、コア基板４２に電気配線層５７、ビア部５８ａを形成し、その後、下部電極５１ａ、配線層５２ｂを形成する。
また、図４に示されるような多層構成のキャパシタ６０は、上述の電極形成と電気絶縁薄膜の形成を繰り返すことにより形成することができる。

図９は、本発明の受動素子内蔵配線基板の製造方法の他の実施形態を示す工程図であり、図２に示される受動素子内蔵配線基板２１を例としたものである。
本発明の受動素子内蔵配線基板の製造方法では、まず、コア基板用のコア材２２′を用いて、上述の製造方法の図６（Ａ）〜図７（Ａ）と同様の操作を行なって、コア材２２′に形成された電気絶縁層３３上に、下部電極３１ａ、配線３２ａと、これらを接続するための抵抗配線３３を形成する（図９（Ａ））。
次に、下部電極３１ａと配線３２ａ、および抵抗配線３３を覆うように電気絶縁層３４を形成し、次いで、上部電極３１ｂ、配線３２ｂ、ビア部３８ａを形成する（図９（Ｂ））。これにより、キャパシタ３０が形成される。

電気絶縁層３４は、例えば、塗布方法によりベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂、エポキシ樹脂等の感光性の絶縁性樹脂を塗布し、その後、フォトリソグラフィー工程にて、下部電極３１ａ上に薄膜部位３４ａを残すように露光量を制御してパターニングすることにより形成できる。また、塗布方法によりベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂、エポキシ樹脂等の絶縁性樹脂を塗布し熱硬化させた後、所望のマスクを形成してエッチングにより下部電極３１ａ上に薄膜部位３４ａを残すようにパターニングして電気絶縁層３４を形成してもよい。本発明の製造方法では、下部電極３１ａ上に形成される電気絶縁層３４の薄膜部位３４ａの膜厚が、キャパシタの電極間距離を決定するものであり、薄膜部位３４ａの膜厚は０．２〜１０μｍの範囲で適宜設定することが好ましい。
尚、上部電極３１ｂ、配線３２ｂ、ビア部３８ａの形成は、上述の製造方法における上部電極１１ｂ、配線１２ｂ、ビア部１８ａの形成と同様に行なうことができる。

次いで、受動素子としてのキャパシタ３０を覆うように電気絶縁層３７を介して配線３２ｃ、ビア部３８ｂ、および、電気絶縁層３７を介して配線３２ｄ、ビア部３８ｃを形成し、その後、コア材２２′の裏面を研磨してスルーホール２７を形成する。これにより受動素子内蔵配線基板２１が得られる（図９（Ｃ））。
尚、図３に示されるような、コア基板と受動素子との間に配線が配設された本発明の受動素子内蔵配線基板を上述の方法により製造する場合には、コア材２２′上に所望の配線を形成し、その後に、キャパシタ３０を形成する。

また、図５に示されるような多層構成のキャパシタ８０は、上述の電極形成と、電気絶縁層への薄膜部位の形成を繰り返すことにより形成することができる。但し、図５に示されるように、電気絶縁層３４Ａ，３４Ｂを、それぞれ薄膜部位３４ａ，３４ｂが形成された状態で略平坦とするには、上述の露光量の制御、エッチング量の制御で同様に対応することができる。
上述の本発明の製造方法では、従来からキャパシタに使用されている誘電体材料（例えば、誘電率が１２以上のもの）を使用することなく、電気絶縁材料を用いてキャパシタ１０、３０を形成するので、従来の多層配線基板製造用の装置を使用することができるとともに、製造工程に高温焼成が不要である。また、キャパシタを構成する電気絶縁層の薄膜部位の厚みや位置、電極面積を変更することが容易であり、受動素子の位置、大きさ等の変更に容易に対応することができる。

次に、具体的実施例を挙げて本発明を更に詳細に説明する。
［実施例１］
コア材として、厚み３００μｍのシリコンウエハを準備し、このコア材の一方の面にプラズマＣＶＤ法で窒化シリコン膜（厚み５μｍ）を形成した。次に、窒化シリコン膜上に、ポジ型フォトレジスト（東京応化工業（株）製 ＯＦＰＲ−８００）を塗布し、スルーホール形成用のフォトマスクを介して露光、現像することによりレジストパターンを形成した。次いで、ＣＦ₄をエッチングガスとして、レジストパターンから露出している窒化シリコンをドライエッチングし、その後、レジストを剥離して、窒化シリコンからなるマスクパターンを形成した。このマスクパターンは直径が１００μｍである円形開口を１５０〜５００μｍピッチで有するものであった。

次に、ＩＣＰ−ＲＩＥ装置により窒化シリコン膜をマスクとしてコア材をトレンチエッチングして、深さ２５０μｍの微細孔を形成した。トレンチエッチングは、ＣＦ₆をエッチングガスとして使用した。
次いで、微細孔が形成されたコア材に熱酸化処理（１０５０℃、２０分間）を施し、微細孔内壁面を含むコア材表面に酸化シリコン膜および窒化シリコン膜からなる電気絶縁層を形成した。

次に、電気絶縁層上にスパッタリング法によりクロムと銅からなる下地導電薄膜（厚み０．５μｍ）を形成し、次いで、銅粒子を含有する導電性ペーストをスクリーン印刷により微細孔内に充填し、硬化処理（１７０℃、２０分間）を施した。その後、コア材の表面に硬化突出した導電性ペーストを研磨して、スルーホール内に充填された導電性ペーストの表面とコア材の表面とが同一面となるようにしてコア基板を得た。このコア基板は、微細孔の開口径が１００μｍで、導電材料により微細孔内部が充填されたものとなった。
次に、微細孔の開口部が存在する面の下地導電薄膜上に、めっき用の液状レジスト（東京応化工業（株）製 ＬＡ９００）をスピンコート法により塗布し、フォトマスクを介して露光、現像して厚み５μｍのレジストパターンを形成した。その後、下地導電薄膜を給電層として電解めっきにより、レジストパターンから露出している下地導電薄膜上に銅めっきを行なって、厚み４μｍの下部電極と配線を形成した。

次いで、レジストパターンを除去し、露出した下地導電薄膜上に、ネガ型フォトレジスト（ＪＳＲ（株）製 ＴＨＢ）を塗布し、抵抗配線形成用のフォトマスクを介して露光、現像することによりレジストパターンを形成した。次いで、過マンガン酸水溶液を用いてエッチングにより不要な下地導電薄膜を除去して、下部電極と配線を接続するクロムと銅からなる抵抗配線を形成した。
次に、下部電極、配線および抵抗配線を覆うように、コア基板上にベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）をスピンコーターにより塗布し、光硬化を行なって厚み１μｍの電気絶縁薄膜を形成した。次いで、この電気絶縁薄膜上に、ベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）をスピンコーターにより塗布し乾燥し、その後、露光、現像を行い、下部電極上の電気絶縁薄膜が露出するように電気絶縁層（厚み７μｍ）を形成した。これにより、上記の電気絶縁薄膜と電気絶縁層との積層であり、下部電極上に厚み１μｍの薄膜部位を有する電気絶縁層を形成した。

次に、現像液を用いてウエットエッチングを行うことにより所定のスルーホール内の導電材料が露出するように小径の穴部（内径２５μｍ）を上記の積層構造の電気絶縁層に形成した。そして、洗浄後、穴部内および電気絶縁層上にスパッタリング法によりアルミニウムからなる導電層を形成し、この導電層上にドライフィルムレジスト（旭化成（株）製ＡＰＲ）をラミネートした。次いで、フォトマスクを介し露光、現像して電極形成用のマスクパターンを導電層上に形成し、このマスクパターンをマスクとして導電層をアルカリ溶液によりエッチングし、その後、マスクパターンをアセトンにより除去した。これにより、上部電極と配線を電気絶縁層上に形成した。この上部電極は、電気絶縁層の薄膜部位を介して上記の下部電極と対向するものであり、また、穴部に形成されたビア部により所定のスルーホール内の導電性ペーストに接続されたものであった。
上述のようにして、キャパシタを形成した。

次に、上記のキャパシタを覆うようにコア基板上にベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）をスピンコーターにより塗布、乾燥して厚み７μｍの電気絶縁層を形成した。次に、露光、現像を行って、キャパシタの上部電極、配線の所定の箇所が露出するように小径の穴部（内径２５μｍ）を電気絶縁層の所定位置に形成した。そして、洗浄後、穴部内および電気絶縁層上にスパッタリング法によりクロムと銅からなる導電層を形成し、この導電層上に液状レジスト（東京応化工業（株）製ＬＡ９００）を塗布した。次いで、配線形成用のフォトマスクを介し露光、現像して配線形成用の絶縁パターンを形成した。この絶縁パターンをマスクとして電解銅めっき（厚み４μｍ）を行い、その後、絶縁パターンと導電層を除去した。これにより、電気絶縁層を介して配線をコア基板上に形成した。上記の配線はビア部（径２５μｍ）により下層の配線と接続されたものであった。

更に、同様の操作を行い、電気絶縁層を介して配線を形成した。これにより多層配線を形成した。
次いで、多層配線を形成した面に粘着テープを貼り、ダイヤモンドグラインダーによりシリコンウエハを２００μｍの厚みまで研磨して、微細孔を露出させてスルーホールとした。
これにより、図１に示されるような本発明の受動素子内蔵配線基板を得た。この受動素子内蔵配線基板が備えるキャパシタの静電容量を測定した結果、０．１μＦ／ｃｍ²であり、十分な静電容量をもつことが確認された。また、このキャパシタは、クロムと銅からなる抵抗配線を介して配線に接続されてフィルタ回路を構成するものであった。

［実施例２］
まず、実施例１と同様にして、コア基板上に下部電極、配線および抵抗配線を形成した。
次に、下部電極、配線および抵抗配線を覆うように、コア基板上にベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）をスピンコーターにより塗布し乾燥した。その後、フォトマスクを介して露光、現像を行って電気絶縁層を形成した。この露光工程では、露光時間を調整して、現像後に、下部電極上に厚み０．５μｍの電気絶縁層が形成されて薄膜部位となるとともに、他の部位の厚みは７μｍとなるようにした。

次いで、実施例１と同様に、上部電極、配線を形成し、さらに多層配線を形成し、その後、シリコンウエハを研磨して、図２に示されるような本発明の受動素子内蔵配線基板を得た。この受動素子内蔵配線基板が備えるキャパシタの静電容量を測定した結果、１μＦ／ｃｍ²であり、十分な静電容量をもつことが確認された。また、このキャパシタは、クロムと銅からなる抵抗配線を介して配線に接続されてフィルタ回路を構成するものであった。

小型で高信頼性が要求される半導体装置や各種電子機器への用途にも適用できる。

本発明の受動素子内蔵配線基板の一実施形態を示す概略縦断面図である。 本発明の受動素子内蔵配線基板の他の実施形態を示す概略縦断面図である。 本発明の受動素子内蔵配線基板の他の実施形態を示す概略縦断面図である。 本発明の受動素子内蔵配線基板の他の実施形態を示すキャパシタ部位の拡大縦断面図である。 本発明の受動素子内蔵配線基板の他の実施形態を示すキャパシタ部位の拡大縦断面図である。 本発明の受動素子内蔵配線基板の製造方法の一実施形態を示す工程図である。 本発明の受動素子内蔵配線基板の製造方法の一実施形態を示す工程図である。 本発明の受動素子内蔵配線基板の製造方法の一実施形態を示す工程図である。 本発明の受動素子内蔵配線基板の製造方法の他の実施形態を示す工程図である。

符号の説明

１，２１，４１…受動素子内蔵配線基板
２，２２，４２…コア基板
３，２３，４３…電気絶縁層
４，２４，４４…下地導電薄膜
５，２５，４５…導電材料
７，２７，４７…スルーホール
１０，３０，５０，６０，８０…キャパシタ
１１ａ，３１ａ，５１ａ…下部電極
１１ｂ、３１ｂ，５１ｂ…上部電極
１２ａ，１２ｂ，１２ｃ，１２ｄ，３２ａ，３２ｂ，３２ｃ，３２ｄ，５２ａ，５２ｂ，５２ｃ，５２ｄ…配線
１３，３３，５３…抵抗配線
１４，３４，５４…電気絶縁層
１４ａ，３４ａ，５４ａ…薄膜部位
１５，５５…電気絶縁薄膜
１６，１７，３７，５６…電気絶縁層
１８ａ，１８ｂ，１８ｃ，３８ａ，３８ｂ，３８ｃ，５８ａ，５８ｂ，５８ｃ…ビア部

Claims (20)

1. コア基板と、該コア基板上に電気絶縁層を介して形成された配線と、該電気絶縁層の薄膜部位を介して一対の電極が対向するように構成されたキャパシタと、を備え、
   前記コア基板は、内壁面に下地導電薄膜を有し導電材料により表裏の導通がなされた複数のスルーホールを備え、
   前記キャパシタを構成する一対の電極の一方は、抵抗配線を介して配線に接続されており、前記キャパシタと前記抵抗配線からなるフィルタ回路を具備し、
   前記抵抗配線を介してキャパシタに接続されている前記配線は、前記コア基板のスルーホール内の前記導電材料に接続されており、
   前記抵抗配線は、前記下地導電薄膜と同じ材料からなり、クロム、チタン、窒化チタン、ニッケル、バナジウムの少なくとも１種を含有することを特徴とした受動素子内蔵配線基板。
2. 前記キャパシタを構成する電気絶縁層の薄膜部位の厚みは、０．２〜１０μｍの範囲であることを特徴とする請求項１に記載の受動素子内蔵配線基板。
3. 前記電気絶縁層は、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂、エポキシ樹脂の少なくとも１種からなることを特徴とする請求項１または請求項２に記載の受動素子内蔵配線基板。
4. 前記コア基板は、ＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲内であることを特徴とする請求項１乃至請求項３のいずれかに記載の受動素子内蔵配線基板。
5. 配線はパターンコイルからなるインダクタを含み、前記キャパシタと前記インダクタからなるフィルタ回路を具備することを特徴とする請求項１乃至請求項４のいずれかに記載の受動素子内蔵配線基板。
6. 前記キャパシタは、前記電気絶縁層の薄膜部位を介して交互に積層された複数対の電極からなることを特徴とする請求項１乃至請求項５のいずれかに記載の受動素子内蔵配線基板。
7. 前記キャパシタを構成する複数の前記薄膜部位の厚みが異なることを特徴とする請求項６に記載の受動素子内蔵配線基板。
8. 前記キャパシタを構成する複数対の電極からの配線引出し方向は、前記薄膜部位を介して対向する電極において異なる方向であることを特徴とする請求項６または請求項７に記載の受動素子内蔵配線基板。
9. コア材の一方の面に微細孔を形成し、該微細孔の内壁面とコア材表面にクロム、チタン、窒化チタン、ニッケル、バナジウムの少なくとも１種を含有する下地導電薄膜を形成し、その後、前記微細孔内に導電材料を充填する工程と、
   前記コア材の前記下地導電薄膜上に下部電極と配線を形成する工程と、
   該下部電極と配線を覆うように電気絶縁薄膜を形成する工程と、
   前記下部電極上に位置する電気絶縁薄膜が露出して薄膜部位となるように前記電気絶縁薄膜上に電気絶縁層を形成する工程と、
   前記薄膜部位を被覆するように上部電極を形成してキャパシタとするとともに、前記電気絶縁層上に配線を形成する工程と、
   前記コア材の他方の面を研磨して前記微細孔を露出させてスルーホールを形成してコア基板とする工程と、を有し、
   前記キャパシタを構成する電極と配線の形成では、前記下地導電薄膜を給電層として電解めっきにより行い、その後、電極と配線とを接続するための抵抗配線として前記下地導電薄膜の所望部位を残し、不要の下地導電薄膜を除去することにより、前記キャパシタと前記抵抗配線とからなるフィルタ回路を形成することを特徴とした受動素子内蔵配線基板の製造方法。
10. 下部電極と配線を覆うように電気絶縁薄膜を形成する前記工程において、前記下部電極上に位置し、かつ、前記下部電極を含む電極数が奇数となるように、複数の電極を電気絶縁薄膜を介して積層することを特徴とした請求項９に記載の受動素子内蔵配線基板の製造方法。
11. キャパシタを構成する複数の前記電気絶縁薄膜を異なる厚みで形成することを特徴とした請求項１０に記載の受動素子内蔵配線基板の製造方法。
12. キャパシタを構成する前記電極からの配線を、前記電気絶縁薄膜を介して対向する電極において異なる方向へ引き出すことを特徴とした請求項１０または請求項１１に記載の受動素子内蔵配線基板の製造方法。
13. コア材の一方の面に微細孔を形成し、該微細孔の内壁面とコア材表面にクロム、チタン、窒化チタン、ニッケル、バナジウムの少なくとも１種を含有する下地導電薄膜を形成し、その後、前記微細孔内に導電材料を充填する工程と、
    前記コア材の前記下地導電薄膜上に下部電極と配線を形成する工程と、
    該下部電極と配線を覆い、かつ、下部電極上に薄膜部位を設けるように電気絶縁層を積層する工程と、
    前記薄膜部位を被覆するように上部電極を形成してキャパシタとするとともに、前記電気絶縁層上に配線を形成する工程と、
    前記コア材の他方の面を研磨して前記微細孔を露出させてスルーホールを形成してコア基板とする工程と、を有し、
    前記キャパシタを構成する電極と配線の形成では、前記下地導電薄膜を給電層として電解めっきにより行い、その後、電極と配線とを接続するための抵抗配線として前記下地導電薄膜の所望部位を残し、不要の下地導電薄膜を除去することにより、前記キャパシタと前記抵抗配線とからなるフィルタ回路を形成することを特徴とした受動素子内蔵配線基板の製造方法。
14. 下部電極と配線を覆い、かつ、下部電極上に薄膜部位を設けるように電気絶縁層を積層する前記工程において、電気絶縁層の形成と電極の形成を繰り返すことにより、前記下部電極上に位置し、かつ、前記下部電極を含む電極数が奇数となるように、複数の電極を前記薄膜部位を介して積層することを特徴とした請求項１３に記載の受動素子内蔵配線基板の製造方法。
15. キャパシタを構成する複数の前記薄膜部位を異なる厚みで形成することを特徴とした請求項１４に記載の受動素子内蔵配線基板の製造方法。
16. キャパシタを構成する前記電極からの配線を、前記薄膜部位を介して対向する電極において異なる方向へ引き出すことを特徴とした請求項１４または請求項１５に記載の受動素子内蔵配線基板の製造方法。
17. 前記薄膜部位の形成は、電気絶縁層をエッチングすることにより行なうことを特徴とする請求項１３乃至請求項１６のいずれかに記載の受動素子内蔵配線基板の製造方法。
18. 前記薄膜部位の形成は、電気絶縁層形成時の露光量制御により行なうことを特徴とする請求項１３乃至請求項１６のいずれかに記載の受動素子内蔵配線基板の製造方法。
19. キャパシタを構成する上部電極と配線が形成された電気絶縁層上に、さらに電気絶縁層を介して配線を形成することを特徴とする請求項９乃至請求項１８のいずれかに記載の受動素子内蔵配線基板の製造方法。
20. 前記キャパシタに接続する配線にパターンコイルからなるインダクタを形成し、該インダクタとキャパシタとでフィルタ回路を形成することを特徴とする請求項９乃至請求項１９のいずれかに記載の受動素子内蔵配線基板の製造方法。

Images